KR19980039841A - Circuit to supply stable clock to private exchange system - Google Patents
Circuit to supply stable clock to private exchange system Download PDFInfo
- Publication number
- KR19980039841A KR19980039841A KR1019960058958A KR19960058958A KR19980039841A KR 19980039841 A KR19980039841 A KR 19980039841A KR 1019960058958 A KR1019960058958 A KR 1019960058958A KR 19960058958 A KR19960058958 A KR 19960058958A KR 19980039841 A KR19980039841 A KR 19980039841A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- exchange system
- private exchange
- circuit
- outputting
- Prior art date
Links
Landscapes
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Abstract
가. 청구범위에 기재된 발명이 속하는 기술분야end. The technical field to which the invention described in the claims belongs
사설교환기시스템Private Exchange System
나. 발명이 해결하려고 하는 기술적 과제I. The technical problem that the invention is trying to solve
사설교환기시스템으로 공급되는 클럭이 절체 또는 절단되는 순간과 다시 클럭이 공급되는 순간에 형성되어 있던 통화로가 끊기는 현상을 방지한다.It prevents the disconnection of the established call path at the moment when the clock supplied to the private exchange system is switched or disconnected and the clock is supplied again.
다. 발명의 해결 방법의 요지All. Summary of the Solution of the Invention
인가되는 클럭을 선택하여 출력하는 클럭선택부와, 상기 클럭선택부에서 출력되는 클럭을 인가받아 안정된 클럭을 생성하여 출력하는 안정화부와, 상기 안정화부에서 출력되는 신호를 입력받아 동기화하는 동기화부로 구성된다.A clock selector for selecting and outputting an applied clock, a stabilizer for generating a stable clock by receiving the clock output from the clock selector, and a synchronization unit for receiving and synchronizing a signal output from the stabilizer do.
라. 발명의 중요한 용도la. Important uses of the invention
사설교환기시스템으로 안정된 클럭을 공급하여 통화중에 통화로 차단되는 것을 방지할 수 있다.A stable clock can be supplied to the private exchange system to prevent the call from being blocked during a call.
Description
본 발명은 사설교환기시스템에 안정된 클럭을 공급하는 회로에 관한 것으로, 특히 사설교환기시스템에 공급되는 클럭의 절체 또는 절단시에 통화로의 상태를 그대로 유지하기 위해 사설교환기시스템에 안정된 클럭을 공급하는 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for supplying a stable clock to a private exchange system, and more particularly to a circuit for supplying a stable clock to a private exchange system in order to maintain the state of a call path when switching or cutting a clock supplied to a private exchange system. It is about.
통상적으로 사설교환기시스템은 일정한 구동 동작을 제어하기 위한 클럭의 공급이 필요하다.Typically, private exchange systems require the supply of a clock to control certain drive operations.
도1은 종래의 사설교환기시스템으로 클럭을 공급하는 회로의 블록 구성을 나타내는 도면으로서, 다중화부100과 위상동기부110으로 구성된다.FIG. 1 is a block diagram of a circuit for supplying a clock to a conventional private exchange system, which is comprised of a multiplexer 100 and a phase synchronizer 110. As shown in FIG.
도1을 참조하면, 다중화부100는 n개의 기준클럭REF1,REF2,...,REFn을 인가받아 다중화하여 위상동기부110으로 출력한다. 위상동기부110은 상기 다중화부100에서 출력되는 신호를 입력받아 선택된 클럭의 위상을 동기화하여 사설교환기시스템으로 공급한다.Referring to FIG. 1, the multiplexer 100 receives n reference clocks REF1, REF2,..., REFn, multiplexes them, and outputs them to the phase synchronizer 110. The phase synchronizer 110 receives the signal output from the multiplexer 100 and synchronizes the phase of the selected clock to the private exchange system.
이러한 종래의 사설교환기시스템으로 동작에 필요한 클럭을 공급하는 회로에서 손실LOSS1,LOSS2,...,LOSSn에 의해 기준클럭REF1,REF2,...,REFn의 절단이 발생되거나 기준클럭REF1,REF2,...,REFn이 절체되는 순간 또는 상기 클럭이 절단 또는 절체 후 다시 공급되는 순간에 형성되어 있던 통화로가 끊기는 현상이 발생되는 문제점이 있다.Loss of reference clocks REF1, REF2, ..., REFn is generated by the loss LOSS1, LOSS2, ..., LOSSn in the circuit supplying the clock required for operation in such a conventional private exchange system or the reference clocks REF1, REF2, There is a problem that a disconnection of a communication path formed at the moment when ..., REFn is switched or when the clock is supplied again after cutting or switching.
따라서, 본 발명의 목적은 사설교환기시스템으로 안정된 클럭을 공급하는 회로를 제공함에 있다.Accordingly, it is an object of the present invention to provide a circuit for supplying a stable clock to a private exchange system.
본 발명의 다른 목적은 안정된 통화로를 형성하기 위한 사설교환기시스템의 클럭 공급 회로를 제공함에 있다.Another object of the present invention is to provide a clock supply circuit of a private exchange system for forming a stable communication path.
이러한 목적들을 달성하기 위한 본 발명은 인가되는 클럭을 선택하여 출력하는 클럭선택부와, 상기 클럭선택부에서 출력되는 클럭을 인가받아 안정된 클럭을 생성하여 출력하는 안정화부와, 상기 안정화부에서 출력되는 신호를 입력받아 동기화하는 동기화부로 구성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a clock selector for selecting and outputting an applied clock, a stabilizer for generating and outputting a stable clock by receiving a clock output from the clock selector, and outputting from the stabilizer. Characterized in that it comprises a synchronization unit for receiving and synchronizing the signal.
도 1은 종래의 사설교환기시스템에 클럭을 공급하는 회로의 블록 구성을 나타내는 도면.1 is a block diagram of a circuit for supplying a clock to a conventional private exchange system.
도 2는 본 발명의 실시예에 따른 사설교환기시스템에 클럭을 공급하는 회로의 블록 구성을 나타내는 도면.2 is a block diagram of a circuit for supplying a clock to a private exchange system according to an embodiment of the present invention;
도 3은 본 발명의 실시예에 따른 안정화부의 구체적인 블록 구성을 나타내는 도면.3 is a view showing a specific block configuration of the stabilization unit according to an embodiment of the present invention.
이하 본 발명을 구체적인 실시예에 따른 첨부된 도면들을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings according to a specific embodiment of the present invention will be described in detail.
도2는 본 발명의 실시예 따른 사설교환기시스템으로 클럭을 공급하는 회로의 블록 구성을 나타내는 도면으로서, 다중화부100과 안정화부200과 위상동기부110으로 구성된다.FIG. 2 is a block diagram of a circuit for supplying a clock to a private exchange system according to an embodiment of the present invention, and includes a multiplexer 100, a stabilizer 200, and a phase synchronizer 110. As shown in FIG.
도3은 본 발명의 실시예에 따른 사설교환기시스템의 클럭을 공급하는 회로의 블록 중에서 안정화부200에 대한 구체적인 회로 구성을 나타내는 도면으로서, 위상검출기302와 저역통과필터304와 전압제어발진기306과 분주기308로 구성된다.3 is a block diagram illustrating a specific circuit configuration of the stabilization unit 200 among the blocks of the circuit for supplying the clock of the private exchange system according to the embodiment of the present invention, wherein the phase detector 302, the low pass filter 304, and the voltage controlled oscillator 306 are divided. Cycle 308.
도2를 참조하면, 다중화부100는 n개의 기준클럭REF1,REF2,...,REFn을 인가받아 다중화하여 안정화부200으로 출력한다. 본 발명의 실시예에 따른 안정화부200은 다중화부100으로부터 출력되는 신호를 입력받아 안정된 클럭을 발생하여 위상동기부110으로 출력한다.Referring to FIG. 2, the multiplexer 100 receives n reference clocks REF1, REF2,..., REFn and multiplexes the multiplexed outputs to the stabilizer 200. Stabilizer 200 according to an embodiment of the present invention receives a signal output from the multiplexer 100 generates a stable clock and outputs to the phase synchronizer 110.
도3을 참조하면, 본 발명의 실시예에 따른 안정화부200은 위상검출기302와 저역통과필터304와 전압제어발진기306과 분주기308로 구성되어, 다중화부100으로부터 출력되는 신호를 입력받아 안정된 클럭을 발생한다. 위상검출기302는 다중화부100에서 출력되는 신호와 분주기308로부터 분주신호를 인가받아 위상을 검출하여 이에 대응되는 신호를 저역통과필터304로 출력한다. 저역통과필터304는 위상검출기302에서 출력되는 신호를 입력받아 설정된 저역의 신호만을 통과시켜 전압제어발진기306으로 출력한다. 전압제어발진기306는 저역통과필터304를 통과한 신호를 입력받아 소정 전압을 발생한다. 분주기308는 전압제어발진기306에서 출력되는 신호를 입력받아 상기 신호의 주파수를 분주하여 소정 분주신호를 출력한다. 분주기308에서 생성되는 상기 분주신호는 위상검출기302로 궤환 입력되고, 위상동기부110으로 입력된다.Referring to FIG. 3, the stabilization unit 200 according to the embodiment of the present invention includes a phase detector 302, a low pass filter 304, a voltage controlled oscillator 306, and a divider 308, and receives a signal output from the multiplexer 100 to stabilize the clock. Occurs. The phase detector 302 receives the signal output from the multiplexer 100 and the divided signal from the divider 308, detects a phase, and outputs a signal corresponding thereto to the low pass filter 304. The low pass filter 304 receives the signal output from the phase detector 302 and passes only the set low frequency signal to the voltage controlled oscillator 306. The voltage controlled oscillator 306 receives a signal passing through the low pass filter 304 and generates a predetermined voltage. The divider 308 receives a signal output from the voltage controlled oscillator 306 and divides the frequency of the signal to output a predetermined divided signal. The divided signal generated by the divider 308 is fed back to the phase detector 302 and input to the phase synchronizer 110.
위상동기부110은 안정화부200에서 출력되는 신호를 입력받아 동기화하여 사설사설교환기시스템으로 공급한다.The phase synchronizer 110 receives a signal output from the stabilizer 200 and synchronizes it to supply the private private exchange system.
상술한 바와 같이 본 발명은 사설교환기시스템으로 공급되는 클럭의 절체, 절단 및 재유입시에도 항상 통화중인 상태의 통화로를 안정적으로 유지할 수 있는 이점이 있다.As described above, the present invention has the advantage that it is possible to stably maintain a communication path in a busy state even when switching, cutting, and reflowing a clock supplied to a private exchange system.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960058958A KR19980039841A (en) | 1996-11-28 | 1996-11-28 | Circuit to supply stable clock to private exchange system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960058958A KR19980039841A (en) | 1996-11-28 | 1996-11-28 | Circuit to supply stable clock to private exchange system |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980039841A true KR19980039841A (en) | 1998-08-17 |
Family
ID=66482744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960058958A KR19980039841A (en) | 1996-11-28 | 1996-11-28 | Circuit to supply stable clock to private exchange system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980039841A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100819268B1 (en) * | 2001-09-05 | 2008-04-02 | 삼성전자주식회사 | Apparatus for synchronizing base stations in a wireless private exchange system |
-
1996
- 1996-11-28 KR KR1019960058958A patent/KR19980039841A/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100819268B1 (en) * | 2001-09-05 | 2008-04-02 | 삼성전자주식회사 | Apparatus for synchronizing base stations in a wireless private exchange system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20070049566A (en) | Switchable pll circuit | |
US7242740B2 (en) | Digital phase-locked loop with master-slave modes | |
US6362670B1 (en) | Controlled slew reference switch for a phase locked loop | |
US5530726A (en) | Method and apparatus for switching of duplexed clock system | |
KR19980039841A (en) | Circuit to supply stable clock to private exchange system | |
US20070079163A1 (en) | Transmitting apparatus | |
KR100257344B1 (en) | Digital pll circuit | |
KR100328757B1 (en) | A error preventing device of clock signal with switchover for transmission system | |
CA2272658A1 (en) | Synchronization means of an assembly | |
KR19990005630A (en) | Various Synchronous Clock Generators | |
KR100337839B1 (en) | Circuit for controlling synchronous clock in digital switch | |
KR100293939B1 (en) | Apparatus for supplying clock of multi line telecommunication system | |
JPS63228821A (en) | Protecting circuit for phase locked loop | |
KR20020053238A (en) | clock and frame sync signal stability device of the duplex system | |
KR19980085920A (en) | Transfer Clock Synchronizer and Phase Compensation Circuit | |
KR0164127B1 (en) | Apparatus of maintaining a clock synchronization | |
KR20020014167A (en) | Clock driving apparatus for hitless switching | |
KR100228379B1 (en) | Apparatus for providing a clock in dual system | |
KR200211213Y1 (en) | System clock unit switching device | |
KR100259913B1 (en) | A circuit and method for providing variable clock in data communication system | |
KR19990040672U (en) | PLEL clock implementation for U interface in all electronic switch | |
KR20040083860A (en) | Apparatus for network synchronization and switching in ATM exchange | |
JP2000013366A (en) | Clock changeover circuit | |
KR20010003942A (en) | Synchronous clock generation system using dpll in pbx system | |
KR20000011956U (en) | Dual Inductive Synchronous Clock Supply System in Synchronous Optical Transmission |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
SUBM | Submission of document of abandonment before or after decision of registration | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990528 Effective date: 20040128 |