KR19980039485A - 집적회로 내장형 공급전원 지연회로 - Google Patents

집적회로 내장형 공급전원 지연회로 Download PDF

Info

Publication number
KR19980039485A
KR19980039485A KR1019960058509A KR19960058509A KR19980039485A KR 19980039485 A KR19980039485 A KR 19980039485A KR 1019960058509 A KR1019960058509 A KR 1019960058509A KR 19960058509 A KR19960058509 A KR 19960058509A KR 19980039485 A KR19980039485 A KR 19980039485A
Authority
KR
South Korea
Prior art keywords
current
output
output value
inverting
charging
Prior art date
Application number
KR1019960058509A
Other languages
English (en)
Other versions
KR100228384B1 (ko
Inventor
권종기
김규동
김욱
오창준
이종렬
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019960058509A priority Critical patent/KR100228384B1/ko
Priority to US08/877,408 priority patent/US5886550A/en
Publication of KR19980039485A publication Critical patent/KR19980039485A/ko
Application granted granted Critical
Publication of KR100228384B1 publication Critical patent/KR100228384B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Pulse Circuits (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
집적회로 내장형 공급전원 지연회로.
2. 발명이 해결하려고 하는 기술적 과제
그 구조가 단순하고, 커패시턴스 또는 MOS 커패시턴스에서의 전류 방전에 의한 지연 및 음 되돌림(negative feedback)에 의한 재생 동작으로 일정 시점후 매우 안정된 공급전원을 인가하도록 하고자 함.
3. 발명의 해결방법의 요지
공급전압을 충전하는 수단과 전류를 공급하는 수단과 충전수단의 출력값을 반전시키는 수단과 반전수단의 출력 값에 의해 제어되어 전류공급수단의 출력을 스위칭하는 수단과 스위칭수단의 제어를 받아 충전수단의 출력 값을 방전시키는 전류반복수단과 반전수단의 출력값에 의해 제어되어 충전수단의 출력 값을 접지전위로 변환시키는 전위값 변환수단, 및 반전수단의 출력값을 입력받아 반전, 비반전된 신호를 출력하는 버퍼링수단을 구비함
4. 발명의 중요한 용도
안정된 공급전원을 요하는 집적회로에 이용됨.

Description

집적회로 내장형 공급전원 지연회로
본 발명은 집적회로 내장형 공급전원(power-on) 지연회로에 관한 것이다.
집적회로(IC: Integrated Circuit) 내장형 공급전원 지연회로는 안정화된 회로 동작을 위하여 불안정한 전원이 공급되었을 때, 일정 시간동안 지연시킨 후, 집적회로 내부의 각 회로에 안정된 전원 전압을 공급하기 위한 제어 전원을 공급하는 회로이다.
특히, 정확한 기준전압이나 전류를 발생하여 공급하는 바이어스회로나, 전원 전압에 민감한 회로는 안정된 공급전원이 요구되고 있다. 일반적으로 공급전원은 전체 회로의 안정성에 미치는 영향이 크므로 이를 안정화시키는 연구가 진행되어 왔다.
이러한 종래의 회로로는 공급전원 리셋 회로에서 커패시터의 충/방전을 플립플롭 등의 제어 로직을 이용하고, 비교기로 상태를 감시하는 예가 있고, 또한 교류전원에 대한 다단에서의 시간 지연 및 정류기와 릴레이를 이용한 복잡한 회로인 순서전원 지연회로가 있다.
그러나, 상기와 같은 종래의 공급전원 지연회로는 그 구조가 복잡하고, 주로 전자 시스템에서의 별개 소자를 이용한 경우로 집적회로에 내장하여 사용하는데는 부적한 문제점이 있었다.
따라서, 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 그 구조가 단순하고, 커패시턴스 또는 MOS 커패시턴스에서의 전류 방전에 의한 지연 및 음 되돌림(negative feedback)에 의한 재생(regeneration) 동작으로 일정 시점후 매우 안정된 공급전원을 인가하도록 하여 회로동작의 안정화를 극대화할 수 있는 집적회로 내장형 공급전원 지연회로를 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 집적회로 내장형 공급전원(power-on) 지연회로의 개념도,
도 2 는 본 발명에 따른 집적회로 내장형 공급전원 지연회로의 상세도,
도 3 은 본 발명에 따른 출력단의 버퍼회로의 구성도,
도 4 는 본 발명에 따른 공급전원 지연회로의 동작 타이밍도.
상기 목적을 달성하기 위한 본 발명은, 집적회로에 내장되는 공급전원 지연회로에 있어서, 공급전압 VDD를 입력받아 충전하는 수단; 전류를 공급하는 수단; 상기 충전수단의 출력 값을 반전시키는 수단; 상기 반전수단의 출력 값에 의해 제어되어 상기 전류공급수단의 출력을 스위칭하는 스위칭수단; 상기 스위칭수단의 제어를 받아 상기 충전수단의 출력 값을 방전시키는 전류반복수단; 상기 반전수단의 출력값에 의해 제어되어 상기 충전수단의 출력 값을 접지전위로 변환시키는 전위 값 변환수단; 및 상기 반전수단의 출력값을 입력받아 반전, 비반전된 신호를 출력하는 버퍼링수단을 구비한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
도 1 은 본 발명에 따른 집적회로 내장형 공급전원(power-on) 지연회로의 개념도이고, 도 2 는 본 발명에 따른 집적회로 내장형 공급전원 지연회로의 상세도를 나타낸다.
본 발명의 공급전원 지연회로는 크게 지연 및 재생회로와 버퍼회로로 구성되고, 지연 및 재생회로는 MOS 커패시턴스, 전류원 및 스위치, 전류반복기, CMOS 인버터로 구성되며, 출력단은 두 개의 인버터로 구성되어 반전 또는 비반전된 출력전압을 생성한다.
재생회로는 공급전원 VDD가 공급되면, 전류-커패시턴스 지연 동작과 음 되돌림(negative feedback)에 의한 재생(regeneration) 동작으로 일정 시점이 지난 후, 매우 안정된 공급전원 제어 전원을 만드는 역할을 한다.
본 발명은 전류-커패시턴스 지연회로 부분인 커패시터 C1과 NMOS 트랜지스터 Mn2, 전류원 Is 와 전류반복기 NMOS 트랜지스터 Mn3 및 Mn2를 연결하는 스위치 SW, 음 되돌림(negative feedback)회로를 구성하는 인버터 등으로 구성된 지연 및 재생회로와 출력단에 연결된 버퍼회로로 구성되어 있다.
도 2 와 도 4 를 통해 본 발명의 동작을 보다 상세히 살펴보면, 도 4 의 전류-커패시턴스 지연동작 및 재생 동작에 의한 출력도에서 먼저, 공급전원 VDD가 시점 t1에서 본 회로에 공급되면, 노드 N1의 전압레벨 VN1은 PMOS 트랜지스터 Mp1의 게이트와 소오스/드레인 양단의 기생 커패시턴스에 의해 전압 VDD에 가까운 전압레벨이 된다.
또한, 노드 N2의 전압레벨 VN2는 PMOS 트랜지스터 Mp4와 NMOS 트랜지스터 Mn4로 된 인버터에 의하여 접지 전위 상태가 되고, 이때, 전류원과 전류반복기 사이에서 온/오프 스위치 역할을 하는 PMOS 트랜지스터 Mp3는 도통되고, NMOS 트랜지스터 Mn1은 도통되지 않는다.
공급전원 전압 VDD에 의해 PMOS 트랜지스터 Mp1의 게이트 커패시턴스에 충전된 전류는 롱(long) 채널 NMOS 트랜지스터 Mn2를 통하여 서서히 방전된다. 이 때, 방전되는 전류의 크기는 전류원인 PMOS 트랜지스터 Mp2의 크기와 전류반복기를 구성하고 있는 NMOS 트랜지스터 Mn3 및 Mn2의 크기 및 전원전압 VDD에 의해 결정된다.
이에 따라 노드 N1의 전압 레벨 VN1의 크기는 서서히 감소된다. 이 상태는 노드 N1의 전압 레벨 VN1이 인버터를 구성하는 NMOS 트랜지스터 Mn4의 문턱 전압 Vth과 같은 크기가 되는 시점 t2까지 계속된다.
이 때, 노드 N1의 전압 레벨 VN1은 인버터의 입력신호로 인가되고, 인버터의 출력은 반전된 전압으로 출력되어 음 되돌림(negative feedback) 경로에 의해 NMOS 트랜지스터 Mn1를 도통하게 되고, 시점 t2와 시점 t3사이에서 재생 동작영역에 들게 되어 노드 N1과 노드 N2의 전압레벨은 확실한 논리레벨을 유지하게 된다.
이 전압레벨들은 다음단의 CMOS 버퍼에 의해 안정된 공급전원 제어 전압 VOUT 및 VOUTB를 발생하게 된다.
도 3 은 본 발명에 따른 출력 버퍼단 버퍼의 회로로서, CMOS 인버터로 구성되어 있다.
따라서, 본 발명은 전원전압 VDD가 공급되면 전류크기 및 커패시턴스의 크기에 따라 시간 t2 만큼의 지연동작 후에 안정된 공급전원 제어 신호 전압들을 만들어 집적회로에 공급하여 안정된 동작을 하게 한다.
이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것이 아니다.
상기와 같이 이루어지는 본 발명은 안정화된 전원을 공급하기 위해 일정시간 지연 후, 공급전원 제어 신호 전압을 생성하여 집적회로 내부의 각 회로에 안정된 전원을 공급함으로써 전체 회로의 안정성을 높이는 효과가 있다.

Claims (9)

  1. 집적회로에 내장되는 공급전원 지연회로에 있어서,
    공급전압 VDD를 입력받아 충전하는 수단;
    전류를 공급하는 수단;
    상기 충전수단의 출력 값을 반전시키는 수단;
    상기 반전수단의 출력 값에 의해 제어되어 상기 전류공급수단의 출력을 스위칭하는 스위칭수단;
    상기 스위칭수단의 제어를 받아 상기 충전수단의 출력 값을 방전시키는 전류반복수단;
    상기 반전수단의 출력값에 의해 제어되어 상기 충전수단의 출력 값을 접지전위로 변환시키는 전위 값 변환수단; 및
    상기 반전수단의 출력값을 입력받아 반전, 비반전된 신호를 출력하는 버퍼링수단을 구비한 공급전원 지연회로.
  2. 제 1 항에 있어서,
    상기 충전수단은,
    공급전압 VDD를 게이트 전극에 입력받고, 소오스/드레인 영역이 상호 결합된 기생 커패시턴스에 의해 실제적으로 공급전압 VDD의 레벨로 충전시키는 PMOS 트랜지스터를 포함한 것을 특징으로 하는 공급전원 지연회로.
  3. 제 1 항에 있어서,
    상기 전류공급수단은,
    드레인 영역의 출력을 게이트 전극에 연결시켜 공급전압 VDD를 소오스 영역으로 입력받아 전류를 공급하는 PMOS 트랜지스터를 포함한 것을 특징으로 하는 공급전원 지연회로.
  4. 제 1 항에 있어서,
    상기 스위칭수단은,
    상기 반전수단의 출력값을 게이트 전극에 입력받아 제어되며, 상기 전류공급수단의 출력을 상기 전류반복수단에 제공하는 PMOS 트랜지스터를 포함한 것을 특징으로 하는 공급전원 지연회로.
  5. 제 1 항에 있어서,
    상기 전류반복수단은,
    상기 스위칭수단의 출력을 게이트 전극에 입력받아 제어되며, 상기 충전수단의 출력을 접지전위로 방전시키는 제1 NMOS 트랜지스터, 및
    상기 스위칭수단의 출력을 게이트 전극에 입력받아 제어되며, 상기 스위칭수단의 출력을 접지전위로 방전시키는 제2 NMOS 트랜지스터를 포함한 것을 특징으로 하는 공급전원 지연회로.
  6. 제 1 항에 있어서,
    상기 전위 값 변환수단은,
    상기 반전수단의 출력 값을 게이트 전극에 입력받아 제어되며, 상기 충전수단의 출력 값을 접지전위로 변환시키는 NMOS 트랜지스터를 포함한 것을 특징으로 하는 공급전원 지연회로.
  7. 제 6 항에 있어서,
    상기 충전수단에 충전된 전류의 방전되는 전류의 크기는,
    상기 전류공급수단인 PMOS 트랜지스터의 크기와 상기 전류반복수단인 제1 및 제2 NMOS 트랜지스터의 크기 및 전원 전압 VDD에 의해 결정되도록 구성된 것을 특징으로 하는 공급전원 지연회로.
  8. 제 1 항에 있어서,
    상기 버퍼링수단은,
    두개의 인버터를 구비하여 반전 및 비반전 신호를 출력하는 CMOS 인버터를 포함한 것을 특징으로 하는 공급전원 지연회로.
  9. 제 7 항에 있어서,
    상기 충전수단에 의해 충전된 전압 값이 NMOS 트랜지스터와 PMOS 트랜지스터로 구성된 상기 반전수단의 NMOS 트랜지스터의 문턱 전압과 같아지는 시점까지 지연되도록 구성된 것을 특징으로 하는 공급전원 지연회로.
KR1019960058509A 1996-11-27 1996-11-27 집적회로 내장형 공급전원 지연회로 KR100228384B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960058509A KR100228384B1 (ko) 1996-11-27 1996-11-27 집적회로 내장형 공급전원 지연회로
US08/877,408 US5886550A (en) 1996-11-27 1997-06-16 Integrated circuit built-in type supply power delay circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960058509A KR100228384B1 (ko) 1996-11-27 1996-11-27 집적회로 내장형 공급전원 지연회로

Publications (2)

Publication Number Publication Date
KR19980039485A true KR19980039485A (ko) 1998-08-17
KR100228384B1 KR100228384B1 (ko) 1999-11-01

Family

ID=19484035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960058509A KR100228384B1 (ko) 1996-11-27 1996-11-27 집적회로 내장형 공급전원 지연회로

Country Status (2)

Country Link
US (1) US5886550A (ko)
KR (1) KR100228384B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163196A (en) * 1998-04-28 2000-12-19 National Semiconductor Corporation Micropower delay circuit
US6611918B1 (en) * 1999-12-21 2003-08-26 Intel Corporation Method and apparatus for changing bias levels to reduce CMOS leakage of a real time clock when switching to a battery mode of operation
JP3820913B2 (ja) * 2001-05-16 2006-09-13 ヤマハ株式会社 パワー・オン/オフ・リセット回路
WO2016027010A1 (fr) 2014-08-19 2016-02-25 Whylot Sas Moteur ou génératrice synchrone électromagnétique à plusieurs entrefers et flux magnétique diagonal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633107A (en) * 1984-11-20 1986-12-30 Harris Corporation CMOS power-up reset circuit for gate arrays and standard cells
KR930001672B1 (ko) * 1988-12-31 1993-03-08 삼성전기 주식회사 군지연 사전 보정회로
JP2816508B2 (ja) * 1991-12-16 1998-10-27 三菱電機株式会社 電源投入検出回路
JP3037031B2 (ja) * 1993-08-02 2000-04-24 日本電気アイシーマイコンシステム株式会社 パワーオン信号発生回路
EP0665648A1 (en) * 1994-01-31 1995-08-02 STMicroelectronics S.r.l. Circuit for recovering initial condictions when starting-up an integrated circuit device

Also Published As

Publication number Publication date
KR100228384B1 (ko) 1999-11-01
US5886550A (en) 1999-03-23

Similar Documents

Publication Publication Date Title
US5936443A (en) Power-on reset signal generator for semiconductor device
US5136181A (en) Power-on-reset circuit
US6404254B2 (en) Latch circuit and semiconductor integrated circuit having the latch circuit with control signal having a large voltage amplitude
JPH043110B2 (ko)
US6411554B1 (en) High voltage switch circuit having transistors and semiconductor memory device provided with the same
US20050140406A1 (en) Power-on reset device
EP0052504B1 (en) Semiconductor buffer circuit
KR0157885B1 (ko) 전원 공급 감지 회로
JPH0865149A (ja) 準静的無損失ゲート
KR100228384B1 (ko) 집적회로 내장형 공급전원 지연회로
US6617916B1 (en) Semiconductor integrated circuit
JPH04239221A (ja) 半導体集積回路
US6650152B2 (en) Intermediate voltage control circuit having reduced power consumption
KR20000022571A (ko) 알씨 지연시간 안정화 회로
KR100211122B1 (ko) 반도체 집적 회로 장치용 발진 회로
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
US6163196A (en) Micropower delay circuit
US11422582B2 (en) Low power reference voltage generating circuit
JP2005236654A (ja) 半導体mos集積回路
KR100215761B1 (ko) 반도체 메모리장치의 레벨 쉬프트회로
KR100340901B1 (ko) 단안정 멀티바이브레이터
KR930000407B1 (ko) 컴퓨터 리셋트 회로
JPH1174772A (ja) 電源電圧切換回路
KR0154728B1 (ko) 고전압 발생기를 가지는 반도체 메모리 장치의 초기 충전회로
KR100207488B1 (ko) 고 전압 클럭 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100802

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee