KR19980039142A - 고체 촬상 소자 - Google Patents

고체 촬상 소자 Download PDF

Info

Publication number
KR19980039142A
KR19980039142A KR1019960058103A KR19960058103A KR19980039142A KR 19980039142 A KR19980039142 A KR 19980039142A KR 1019960058103 A KR1019960058103 A KR 1019960058103A KR 19960058103 A KR19960058103 A KR 19960058103A KR 19980039142 A KR19980039142 A KR 19980039142A
Authority
KR
South Korea
Prior art keywords
reset
region
reset gate
charge
bccd
Prior art date
Application number
KR1019960058103A
Other languages
English (en)
Other versions
KR100236070B1 (ko
Inventor
최인규
박찬
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960058103A priority Critical patent/KR100236070B1/ko
Publication of KR19980039142A publication Critical patent/KR19980039142A/ko
Application granted granted Critical
Publication of KR100236070B1 publication Critical patent/KR100236070B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76833—Buried channel CCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 고체 촬상 소자에 관한 것으로, 특히 리셋 게이트 영역의 구조를 달리하여 파티션 노이즈(Partition Noise)를 최소화 할 수 있도록한 고체 촬상 소자에 관한 것이다.
이와 같은 본 발명의 고체 촬상 소자는 반도체 기판과, 상기 반도체 기판의 표면에 형성되는 반대 도전형의 웰 영역과, 상기 웰 영역의 표면에 형성되는 BCCD와, 상기 BCCD 상측에 형성되어 인가되는 전압의 레벨에 따라 하측의 포텐셜 레벨을 변화시키는 리셋 게이트와, 상기의 리셋 게이트의 일측에 구성되어 전하를 센싱하는 플로우팅 디퓨전 영역과, 상기의 리셋 게이트의 타측에 형성되어 센싱이 끝난 전하를 리셋시키는 리셋 드레인 영역과, 상기 리셋 드레인 영역으로 갈수록 고농도로 도핑되어 리셋 게이트 하측의 BCCD 영역에 형성되는 틸트 이온 주입 영역을 포함하여 구성된다.

Description

고체 촬상 소자
본 발명은 고체 촬상 소자에 관한 것으로, 특히 리셋 게이트 영역의 구조를 달리하여 파티션 노이즈(Partition Noise)를 최소화 할 수 있도록한 고체 촬상 소자에 관한 것이다.
일반적으로 고체 촬상 소자는 일정 간격을 갖고 매트릭스 형태로 배열되어 빛의 신호를 전기적인 신호로 변환하여 영상 전하를 생성하는 복수개의 광전 변환영역과, 수직 방향의 광전 변환 영역의 사이에 각각 형성되어 광전 변환 영역에서생성된 영상 전하를 수직 방향으로 전송하는 복수개의 수직 전하 전송 영역과, 수직 전송된 영상 전하를 수평으로 전송하기 위한 수평 전하 전송 영역과, 상기 수평방향으로 전송된 영상 전하를 센싱하여 주변회로부로 출력하는 플로우팅 디퓨전 영역으로 크게 구성된다.
이하, 첨부된 도면을 참고하여 종래 기술의 고체 촬상 소자에 관하여 설명하면 다음과 같다.
도 1은 일반적인 플로우팅 디퓨전 영역의 레이 아웃도이고, 도 2는 도 1의 A-A' 선에 따른 구조 단면도이다.
플로우팅 디퓨전 영역(FD)은 수평 전하 전송 영역의 최종단에 구성되는 것으로 그 구조는 다음과 같다.
먼저, N-SUB(1)에 형성되는 P-Well(2)과, 그 P-Well(2)의 표면에 형성되는 BCCD영역과, 수평 전하 전송 영역과의 인터페이스부에 형성되는 오프셋 게이트(OG)(5)와, 상기 오프셋 게이트(5)를 통해 입력되는 전하에 의한 전위 변화를 검출해내는 플로우팅 게이트 디텍터부(6)와, 상기 플로우팅 게이트 디텍터부(6)에서 센싱이 끝난 전하를 리셋 드레인 영역(3)으로 트랜스퍼시키는 리셋 게이트(4)등으로 구성된다.
상기의 오프셋 게이트(5)와 리셋 드레인 영역(3)은 DC 바이어스에 의해 그 전위가 고정되어 있다.
그리고 플로우팅 디퓨전 영역은 N+로 이루어져 있기 때문에 광전 변환 영역과 BCCD처럼 디플리션 모드가 아니고 스키밍 모드(Skimming Mode)에서 동작하게 된다.
그리고 플로우팅 게이트 디텍터부(6)에서 센싱이 끝난 전하를 리셋 드레인 영역(3)으로 트랜스퍼시키기 위해 리셋 게이트(4)에 인가되는 High 클럭은 리셋 게이트(4)하측에 형성되는 채널 포텐셜이 리셋 드레인 영역(3)보다 높아지지 앞도록 하는데 이는 리셋 게이트(4)영역에서의 파티션 노이즈(Partition Noise)를 줄이기 위한 것이다.
파티션 노이즈는 리셋 게이트(4)영역과 리셋 드레인 영역(3)의 포텐셜 레벨의 차이 때문에 해당 클럭킹으로 전송되어온 전하들이 완전하게 트랜스퍼되지 못하고 잔류하게되어 다른 클럭에 해당하는 전하들에 섞여 발생하는 화질 저하 현상을 말한다.
상기와 같은 구조를 갖는 고체 촬상 소자의 전하 검출 영역의 구성에서 종래기술의 리셋 게이트 영역의 구조에 대하여 설명하면 다음과 같다.
도 3은 종래 기술의 리셋 게이트의 구조 단면도 및 포텐셜 프로파일이다.
리셋 게이트 영역은 수평 전하 전송 영역과 오프셋 게이트를 사이에 두고 구성되는 것으로 플로우팅 디퓨전 영역에서 센싱이 끝난 전하를 리셋 드레인 영역으로 트랜스퍼시키는 부분을 말한다.
종래 기술의 리셋 게이트는 도 3에서와 같이, BCCD의상측에 구성되고, 그 양측에 플로우팅 디퓨전 영역과 리셋 드레인 영역(3)이 구성된다.
상기의 리셋 게이트(4)에 High전압(10V)을 인가하여 하측의 포텐셜 레벨을 변화시키면 플로우팅 디퓨전 영역에서 센싱이 끝난 전하가 리셋 드레인 영역(3)으로 이동된다.
이때의 각 부분의 포텐셜 레벨은 도 3에서와 같이 플로우팅 디퓨전 영역이 가장 높고 리셋 드레인 영역(3)이 가장 낮다. (이때, 일반적으로 포텐셜 레벨은 도면상에서 높게 도시되는 부분을 높다고 표현하고 낮게 도시되는 부분을 낮다고 표현하고 있으나, 실제 소자에서는 도면에 높게 도시되는 부분의 포텐셜 레벨이 낮은것이고 낮게 도시된 부분의 포텐셜 레벨이 높은 것이다.)
상기와 같이 전하의 리셋 동작이 끝나면 상기의 리셋 게이트(4)에 인가되는 전압의 레벨이 Low(V)가 된다.
상기 리셋 게이트(4)에 인가되는 전압의 레벨이 낮아지면 리셋 게이트(4) 하측에는 베리어층이 형성되어 리셋 드레인 영역(3)과 플로우팅 디퓨전 영역의 전하 이동을 차단하게 된다.
상기와 같은 전하의 리셋 동작을 전하 전송 영역에 가해지는 클럭에 따라 반복하여 전송되어진 전하의 센싱 및 리셋 동작을 계속하게 된다.
이와 같은 종래 기술의 고체 촬상 소자에 있어서는 리셋 게이트에 인가되는 전압의 레벨을 변화시켜 센싱이 끝난 전하를 리셋 드레인 영역으로 트랜스퍼시키게 된다.
그러나 리셋 게이트 영역의 전위 분포가 수평적으로 되어 있기 때문에 트랜스퍼 동작이 끝나고 다시 베리어층을 형성할 때 전하가 완전하게 리셋되지 않고 플로우팅 디퓨전 영역으로 다시 흘러 들어 파티션 노이즈를 발생시키게 된다.
본 발명은 상기와 같은 종래 기술의 고체 촬상 소자의 문제점을 해결하기 위하여 안출한 것으로, 리셋 게이트 영역의 구조를 달리하여 파티션 노이즈(Partition Noise)를 최소화 할 수 있도록한 고체 촬상 소자를 제공하는데 그 목적이 있다.
도 1은 일반적인 플로우팅 디퓨전 영역의 레이 아웃도
도 2는 도 1의 A-A' 선에 따른 구조 단면도
도 3은 종래 기술의 리셋 게이트의 구조 단면도 및 포텐셜 프로파일
도 4는 본 발명에 따른 리셋 게이트의 구조 단면도 및 포텐셜 프로파일
* 도면의 주요부분에 대한 부호의 설명
30. N-SUB 31. P-Well 32. 플로우팅 디퓨전 영역
33. 리셋드레인영역 34. BCCD 35. 틸트이온 주입영역
36. 리셋 게이트
파티션 노이즈를 제거하기 위한 본 발명의 고체 촬상 소자는 반도체 기판과, 상기 반도체 기판의 표면에 형성되는 반대 도전형의 웰 영역과, 상기 웰 영역의 표면에 형성되는 BCCD와, 상기 BCCD 상측에 형성되어 인가되는 전압의 레벨에 따라 하측의 포텐셜 레벨을 변화시키는 리셋 게이트와, 상기의 리셋 게이트의 일측에 구성되어 전하를 센싱하는 플로우팅 디퓨전 영역과, 상기의 리셋 게이트의 타측에 형성되어 센싱이 끝난 전하를 리셋시키는 리셋 드레인 영역과, 상기 리셋 드레인 영역으로 갈수록 고농도로 도핑되어 리셋 게이트 하측의 BCCD 영역에 형성되는 틸트이온 주입 영역을 포함하여 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 고체 촬상 소자에 관하여 상세히 설명하면 다음과 같다.
도 4는 본 발명에 따른 리셋 게이트의 구조 단면도 및 포텐셜 프로파일이다. 본 발명의 고체 촬상 소자는 리셋 게이트 영역의 이온 주입에 의한 베리어층의 포덴셜 프로파일이 수평이 아닌 경사를 갖도록한 것으로 그 구성은 다음과 같다.
먼저, N-SUB(30)에 형성되는 P-Well(31)과, 상기의 P-Well(31)의 표면에 형성되는 BCCD(34)와, 상기 BCCD(34)에 경사를 갖고 기판과 동일 도전형의 불순물 주입으로 형성되는 틸트 이온 주입 영역(35)과, 상기의 BCCD(34)와 틸트 이온 주입영역(35)상에 형성되어 전하의 리셋 동작시에 인가되는 전압의 레벨에 따라 하측의 포텐셜 레벨을 변화시키는 리셋 게이트(36)와, 상기의 리셋 게이트(36)의 일측에 구성되어 수평 전하 전송 영역(도면에 도시되지 않음)에서 전송되어 온 전하를 센싱하는 플로우팅 디퓨전 영역(32)과, 상기의 플로우팅 디퓨전 영역(32)에서 센싱이 끝난 전하를 리셋 게이트의 동작에 따라 리셋시키는 리셋 드레인 영역(33)으로 구성된다.
상기의 리셋 게이트(36)영역에 형성된 틸트 이온 주입 영역(35)은 리셋 게이트 영역의 포텐셜 프로파일이 수평이 아닌 경사를 갖도록하여 리셋 동작이 정확하게 이루어지도록 하기위한 것이다.
상기와 같이 구성된 본 발명의 고체 촬상 소자의 리셋 게이트(36)에 High(10V)의 바이어스가 걸리게 되면 리셋 게이트(36)하측의 베리어층이 없어지게 되는데, 이때, BCCD(34)영역내의 틸트 이온 주입 영역(35)에 의해 리셋 게이트(36) 하측 베리어층의 포텐셜 레벨이 단차를 갖고 내려가게 된다.
그러므로 플로우팅 디퓨전 영역(32)에서 센싱이 끝난 전하가 리셋 드레인 영역(33)으로 원활하게 트랜스퍼된다.
상기의 리셋 동작이 끝나고 리셋 게이트(36)에 Low(OV) 바이어스가 걸리면 리셋 게이트(36)의 하측의 포텐셜 레벨이 다시 변하여 베리어층으로 작용한다.
즉, 플로우팅 디퓨전 영역(32)과 리셋 드레인 영역(33)사이에 전위 장벽을 형성한다.
이때, 리셋 게이트(36)의 하측의 포텐셜 프로파일이 플로우팅 디퓨전 영역(32)에서 리셋 드레인 영역(33)으로 경사를 갖고 형성되므로 트랜스퍼되던 전하가 다시 플로우팅 디퓨전 영역(32)으로 넘어가는 경우가 발생하지 않는다.
본 발명의 고체 촬상 소자는 리셋 게이트 하측의 베리어층에 틸트 이온 주입 영역을 형성하여 플로우팅 디퓨전 영역에서 센싱이 끝난 전하의 리셋 동작시에 전하가 완전하게 리셋 드레인 영역으로 트랜스퍼되도록 한다.
그러므로 리셋되어야할 전하가 다시 플로우팅 디퓨전 영역으로 넘어와 발생하는 파티션 노이즈를 없애는 효과가 있다.

Claims (4)

  1. 반도체 기판과, 상기 반도체 기판의 표면에 형성되는 반대 도전형의 웰 영역과, 상기 웰 영역의 표면에 형성되는 BCCD와, 상기 BCCD 상측에 형성되어 인가되는 전압의 레벨에 따라 하측의 포텐셜 레벨을 변화시키는 리셋 게이트와, 상기의 리셋 게이트의 일측에 구성되어 전하를 센싱하는 플로우팅 디퓨전 영역과, 상기의 리셋 게이트의 타측에 형성되어 센싱이 끝난 전하를 리셋시키는 리셋드레인 영역과, 상기 리셋 드레인 영역으로 갈수록 고농도로 도핑되어 리셋 게이트 하측의 BCCD 영역에 형성되는 틸트 이온 주입 영역을 포함하여 구성되는 것을 특징으로 하는 고체 촬상 소자.
  2. 제 1 항에 있어서, 틸트 이온 주입 영역은 기판과 동일 도전형의 불순물이 도핑되는 것을 특징으로 하는 고체 촬상 소자.
  3. 제 1 항에 있어서, 플로우팅 디퓨전 영역에서 센싱이 끝난 전하의 리셋 동작시에는 리셋 게이트에 High의 클럭 신호가 인가되는 것을 특징으로 하는 고체 촬상 소자.
  4. 제 3 항에 있어서, 전하의 리셋 동작이 끝나면 리셋 게이트에는 Low의 클럭신호가 인가되고 그 하측에는 포텐셜 프로파일이 경사를 갖는 전위 장벽층이 형성되는 것을 특징으로 하는 고체 촬상 소자.
KR1019960058103A 1996-11-27 1996-11-27 고체 촬상 소자 KR100236070B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960058103A KR100236070B1 (ko) 1996-11-27 1996-11-27 고체 촬상 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960058103A KR100236070B1 (ko) 1996-11-27 1996-11-27 고체 촬상 소자

Publications (2)

Publication Number Publication Date
KR19980039142A true KR19980039142A (ko) 1998-08-17
KR100236070B1 KR100236070B1 (ko) 1999-12-15

Family

ID=19483831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960058103A KR100236070B1 (ko) 1996-11-27 1996-11-27 고체 촬상 소자

Country Status (1)

Country Link
KR (1) KR100236070B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003499A (ko) * 1999-06-23 2001-01-15 김영환 고체 촬상 소자 및 그 제조방법
KR100364792B1 (ko) * 1999-11-03 2002-12-16 주식회사 하이닉스반도체 고체촬상소자
KR100790214B1 (ko) * 2001-11-06 2008-01-02 매그나칩 반도체 유한회사 씨모스 이미지 센서 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154561A (ja) * 1987-12-11 1989-06-16 Hitachi Ltd 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003499A (ko) * 1999-06-23 2001-01-15 김영환 고체 촬상 소자 및 그 제조방법
KR100364792B1 (ko) * 1999-11-03 2002-12-16 주식회사 하이닉스반도체 고체촬상소자
KR100790214B1 (ko) * 2001-11-06 2008-01-02 매그나칩 반도체 유한회사 씨모스 이미지 센서 및 그 제조방법

Also Published As

Publication number Publication date
KR100236070B1 (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
KR970007711B1 (ko) 오버-플로우 드레인(ofd)구조를 가지는 전하결합소자형 고체촬상장치
JP3200436B2 (ja) Ｃｃｄ撮像器及びその駆動方法
KR101159032B1 (ko) 고체 촬상 소자
US20100118173A1 (en) Method and apparatus for controlling charge transfer in CMOS sensors with an implant by the transfer gate
JPS5819080A (ja) 固体撮像素子
JPH02168670A (ja) 固体撮像装置およびその製造方法
US20040245433A1 (en) Solid-state imaging device and method for driving the same
KR100265269B1 (ko) 수직 오버플로우 드레인 및 저항성 게이트 전하 전송소자를 가지는 고체촬상소자 및 그 제어방법
KR960004467B1 (ko) 고체촬상장치
KR100712154B1 (ko) 고체 촬상 장치
US5402459A (en) Frame transfer image sensor with electronic shutter
JPH0518465B2 (ko)
EP0453530B1 (en) Solid-state image sensor
KR100539253B1 (ko) 폴리실리콘 콘택 스터드를 갖는 ｃｍｏｓ 이미지 디바이스
US4616249A (en) Solid state image pick-up element of static induction transistor type
US5256891A (en) CCD electrode structure for image sensors
KR100236070B1 (ko) 고체 촬상 소자
US5047862A (en) Solid-state imager
US7323671B1 (en) Method and apparatus for varying a CMOS sensor control voltage
US7495274B2 (en) Method and apparatus for controlling charge transfer in CMOS sensors with a graded transfer-gate work-function
JP2001189441A (ja) 光電変換装置
JPH05291553A (ja) 固体撮像素子
EP0487989A2 (en) Solid-state imaging device
KR100198638B1 (ko) 고체 촬상 소자
KR100198647B1 (ko) 고체 촬상 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 17

EXPY Expiration of term