KR19980038433A - Metal wiring formation method - Google Patents
Metal wiring formation method Download PDFInfo
- Publication number
- KR19980038433A KR19980038433A KR1019960057334A KR19960057334A KR19980038433A KR 19980038433 A KR19980038433 A KR 19980038433A KR 1019960057334 A KR1019960057334 A KR 1019960057334A KR 19960057334 A KR19960057334 A KR 19960057334A KR 19980038433 A KR19980038433 A KR 19980038433A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- insulating film
- metal wiring
- substrate
- Prior art date
Links
Abstract
본 발명은 금속배선 형성방법에 관한 것으로서 기판 상에 절연막을 형성하는 공정과, 상기 절연막 상에 소정 부분을 노출시키는 접촉 홀을 형성하는 공정과, 상기 접촉 홀의 내부 표면 및 절연막 상에 스퍼터링 방법으로 타겟에서 금속 입자를 떼어내고, 이 금속 입자를 실리콘을 포함하는 가스와 반응시켜 생성된 물질은 화학기상증착 방법으로 상기 기판과 좁촉되도록 증착하여 저저항층을 형성하는 공정과, 상기 저저항층 상에 장벽층과 도전층을 형성하는 공정을 구비한다. 따라서, 저저항층을 화학기상증착 방법으로 형성하므로 두께 제어가 용이하며 저온 공정이 가능할 뿐만 아니라 저저항층이 수축되지 않으므로 장벽층에 크랙이 발생되는 것을 방지할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal wiring, comprising: forming an insulating film on a substrate; forming a contact hole exposing a predetermined portion on the insulating film; and sputtering on the inner surface of the contact hole and the insulating film. Removing the metal particles from the metal and reacting the metal particles with a gas containing silicon to deposit a narrow layer with the substrate by chemical vapor deposition to form a low resistance layer; A process of forming a barrier layer and a conductive layer is provided. Therefore, since the low resistance layer is formed by the chemical vapor deposition method, the thickness control is easy and the low temperature process is not only possible, and the low resistance layer is not contracted, thereby preventing cracks in the barrier layer.
Description
도 1(A)내지 (C)는 종래 기술에 따른 금속배선 형성방법을 도시하는 제조공정도,1 (A) to (C) is a manufacturing process diagram showing a metal wiring forming method according to the prior art,
도 2(A)내지 (C)는 본 발명에 따른 금속배선 형성방법을 도시하는 제조공정도.2 (A) to (C) is a manufacturing process diagram showing a metal wiring forming method according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
31 : 기판 33 : 확산영역31 substrate 33 diffusion region
35 : 접촉 홀 37 : 절연막35 contact hole 37 insulating film
39 : 저저항층 41 : 장벽층39: low resistance layer 41: barrier layer
43 : 도전층43: conductive layer
본 발명은 금속배선 형성방법에 관한 것으로서, 특히, 공정 수를 줄이면서 소자의 불량을 감소시킬 수 있는 금속배선 형성방법에 관한 것이다.The present invention relates to a metal wiring forming method, and more particularly, to a metal wiring forming method that can reduce the defect of the device while reducing the number of processes.
반도체장지가 고집적화 및 고밀도화에 따라 단위 소자의 크기가 감소된다. 그러므로, 배선 등의 선폭이 좁아져 접촉 홀의 종횡비(aspectratio)가 증가되어 배선 형성공정이 어려위지고 있다.As the semiconductor device becomes more integrated and denser, the size of the unit device is reduced. Therefore, the line width of wiring and the like becomes narrow, the aspect ratio of the contact hole is increased, and the wiring forming process is difficult.
도 1(A) 내지 (C)는 종래 기술에 따른 금속배선 형성방법을 도시하는 제조공정도이다.1 (A) to (C) are manufacturing process diagrams showing a metal wiring forming method according to the prior art.
도 1(A)를 참조하면, 불순물이 고능도로 도핑된 확산영역(13)이 형성된 기판(11) 상에 신화실리콘 등으로 이루어진 절연막(15)을 두껍게 형성한다. 상기에서 기판(11)을 확산영역(13)이 형성된 반도체기판으로 설명하였으나 반도체기판에 형성된 금속 배선일 수도 있다. 그리고, 절연막(15)의 소정 부분을 포토리쏘그래피(photolithography) 방법으로 제거하여 확산영역(l3)을 노출시키는 접촉 홀(17)을 형성한다.Referring to FIG. 1A, an insulating film 15 made of silicon nitride or the like is thickly formed on a substrate 11 on which a diffusion region 13 doped with impurities is formed. Although the substrate 11 is described as a semiconductor substrate on which the diffusion region 13 is formed, it may be a metal wiring formed on the semiconductor substrate. Then, a predetermined portion of the insulating film 15 is removed by photolithography to form a contact hole 17 exposing the diffusion region l3.
도 1(B)를 참조하면, 접촉 홀(17)의 내부 표면 및 절연막(l5) 상에 Ti와 TiN을 스퍼터링 방법 순차적으로 증착하여 제 1 장벽층(19)과 제 2장벽층(21)을 형성한다. 그리고, 열처리 공정하여 기판(11)과 제 1 장벽층(19) 사이에 TiN2로 이루어진 저저항층(23)을 형성한다.Referring to FIG. 1B, Ti and TiN are sequentially deposited on the inner surface of the contact hole 17 and the insulating film l5 to sequentially deposit the first barrier layer 19 and the second barrier layer 21. Form. The low resistance layer 23 made of TiN 2 is formed between the substrate 11 and the first barrier layer 19 by heat treatment.
도 1(C)를 참조하면, 제 2 장벽층(21) 상에 알루미늄 등을 스퍼터링 등의 방법으로 증착하여 도전층(25)을 형성한다.Referring to FIG. 1C, the conductive layer 25 is formed by depositing aluminum or the like on the second barrier layer 21 by sputtering or the like.
그러나, 상술한 종래 기술에 따른 금속배선 형성방법은 스퍼터링 방법으로 제 1 장벽층 증착시 종횡비가 큰 접촉 홀의 하부에 두께를 제어하기 어려워 저저항층을 원하는 두께로 형성하기 어려운 문제점이 있었다. 기판과 제 1 장벽층을 고온에서 열처리 할 뿐만 아니라 형성되는 저지향층이 수축되어 제 2 장벽층에 크랙을 유발시키는 문제점이 있었다.However, the metal wiring forming method according to the prior art described above has a problem in that it is difficult to control the thickness of the lower portion of the contact hole having a high aspect ratio when the first barrier layer is deposited by the sputtering method, and thus it is difficult to form the low resistance layer to a desired thickness. In addition to heat treatment of the substrate and the first barrier layer at a high temperature, there is a problem that the formed barrier layer is contracted to cause cracks in the second barrier layer.
따라서, 본 발명의 목적은 증착되는 저저항층의 두께 제어가 용이한 금속배선 형성방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method for forming a metal wiring that is easy to control the thickness of the low resistance layer is deposited.
본 발명의 다른 목적은 저저항층을 고온의 열처리 없이 형성할 수 있는 금속배선 형성방법을 제공함에 있다.Another object of the present invention to provide a method for forming a metal wiring that can form a low resistance layer without high temperature heat treatment.
본 발명의 또 다른 목적은 저저항층이 수축되는 것을 방지하여 장벽층에 크랙이 발생되는 것을 방지할 수 있는 금속배선 형성방법을 제공함에 있다.Still another object of the present invention is to provide a method for forming a metal wiring, which can prevent the low resistance layer from shrinking, thereby preventing cracks in the barrier layer.
상기 목적들을 달성하기 위한 본 발명에 따른 금속배선 형성방법은 기판 상에 절연막을 형성하는 공정과, 상기 절연막 상에 소정 부분을 노출시키는 접촉 홀을 형성하는 공정과, 상기 접촉 홀의 내부 표면 및 절연막상에 스퍼터링 방법으로 타겟에서 금속 입자를 떼어내고, 이 금속 입자를 실리콘을 포함하는 가스와 반응시켜 생성된 물질은 화학기상증착 방법으로 상기 기판과 접촉되도록 증착하여 저저항층을 형성하는 공정과, 상기 저저항층 상에 장벽층과 도전층을 형성하는 공정을 구비한다.According to an aspect of the present invention, there is provided a method for forming a metal wiring, a process of forming an insulating film on a substrate, a process of forming a contact hole exposing a predetermined portion on the insulating film, and an inner surface of the contact hole and an insulating film. Removing the metal particles from the target by a sputtering method, and reacting the metal particles with a gas containing silicon to deposit the materials formed in contact with the substrate by chemical vapor deposition to form a low resistance layer; A step of forming a barrier layer and a conductive layer on the low resistance layer is provided.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2(A) 내지 (C)는 본 발명에 따른 금속배선 형성방법을 도시하는 제조공정도이다.2 (A) to (C) is a manufacturing process diagram showing a metal wiring forming method according to the present invention.
도 2(A)를 참조하면, 불순물이 고농도로 도핑된 확산영역(33)이 형성된 기판(31) 상에 산화실리콘 등으로 이루어진 절연막(35)을 두껍게 형성한다. 상기에서 기판(31)을 확산영역(33)이 형성된 반도체기판으로 설명하였으나 반도체기판에 형성된 금속 배선일 수도 있다. 그리고, 절연막(35)의 소정 부분을 포토리쏘그래피 방법으로 제거하여 확산영역(33)을 노출시키는 접촉 홀(37)을 형성한다.Referring to FIG. 2A, an insulating film 35 made of silicon oxide or the like is thickly formed on the substrate 31 on which the diffusion region 33 doped with a high concentration of impurities is formed. Although the substrate 31 is described as a semiconductor substrate having the diffusion region 33 formed therein, the substrate 31 may be a metal wiring formed on the semiconductor substrate. Then, a predetermined portion of the insulating film 35 is removed by a photolithography method to form a contact hole 37 exposing the diffusion region 33.
도 2(B)를 참조하면, 접촉 홀(37)의 내부 표면 및 절연막(35) 상에 TiN2을 스퍼터링 및 화학기상증착 방법을 혼합하여 접촉 홀(37)을 통해 확산영역(33)과 접촉되어 전기적으로 연결되는 저저항층(39)을 형성한다. 상기에서, 저저항층(39)은 10-3∼ 10-4Torr의 압력을 갖는 챔버(도시되지않음)에서 스퍼터링 방법으로 타겟(도시되지 않음)으로부터 Ti 입자를 떼어내고, 이 타겟에서 떨어저 나온 Ti 입자를 1 ∼ 10 SCCM 정도로 공급되는 SiH4와 하기 식과 같이 반응하여 생성된 TiSi2를 화학기상증착 방법으로 증착하므로써 형성된다.Referring to FIG. 2B, the TiN 2 is sputtered and chemical vapor deposition mixed on the inner surface of the contact hole 37 and the insulating layer 35 to contact the diffusion region 33 through the contact hole 37. Thereby forming a low resistance layer 39 that is electrically connected. In the above, the low resistance layer 39 separates Ti particles from a target (not shown) by a sputtering method in a chamber (not shown) having a pressure of 10 -3 to 10 -4 Torr, and drops from the target. the Ti particles from the 1 ~ 10 TiSi 2 generated by the reaction as the expression to the SiH 4 to be supplied about SCCM is formed by deposited by chemical vapor deposition method.
Ti + 2SiH4→ TiSi2+ 4H2 Ti + 2SiH 4 → TiSi 2 + 4H 2
상기에서 침버 내의 온도는 380 ∼ 450℃ 정도의 낮온 온도를 유지한다.In the above, the temperature in the chamber is maintained at a low temperature of about 380 ~ 450 ℃.
도 2(C)를 참조하면, 저저항층(39) 상에 TiN 등을 스퍼터링 방법으로 증착하여 장벽층(41)을 형성한다. 그리고, 장벽층(41) 상에 알루미늄등을 스피터링 등의 방법으로 증착하여 텅스텐 동을 화학기상증착 방법으로 증착하여 도전층(43)을 형성한다.Referring to FIG. 2C, a barrier layer 41 is formed by depositing TiN or the like on the low resistance layer 39 by a sputtering method. Then, aluminum or the like is deposited on the barrier layer 41 by sputtering or the like, and tungsten copper is deposited by chemical vapor deposition to form a conductive layer 43.
상술한 바와 같이 본 발명에 따른 금속배선 형성방법은 저저항층을380 ∼ 450℃ 정도의 저온에서 Ti 입자를 타겟으로부터 스퍼터링 방법에 의해 떼어내고, 떼어진 Ti 입자를 공급되는 SiH4와 반응하여 생성된 TiSi2를 화학기상증착 방법으로 증착하여 저저항층을 형성한다.As described above, the metal wiring forming method according to the present invention generates the low resistance layer by separating the Ti particles from the target by a sputtering method at a low temperature of about 380 to 450 ° C. and reacting the separated Ti particles with the supplied SiH 4. The deposited TiSi 2 is deposited by chemical vapor deposition to form a low resistance layer.
따라서, 본 발명은 저저항층을 화학기상증삭 방법으로 형성하므로 두께 제어가 용이하며 저온 공정이 가능할 뿐만 아니라 저저항층이 수축되지 않으므로 장벽층에 크랙이 발생되는 것을 방지할 수 있는 잇점이 있다.Therefore, the present invention is advantageous in that the low-resistance layer is formed by a chemical vapor deposition method, so that thickness control is easy, low-temperature processing is possible, and the low-resistance layer is not contracted, thereby preventing cracks in the barrier layer.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960057334A KR19980038433A (en) | 1996-11-26 | 1996-11-26 | Metal wiring formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960057334A KR19980038433A (en) | 1996-11-26 | 1996-11-26 | Metal wiring formation method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980038433A true KR19980038433A (en) | 1998-08-05 |
Family
ID=66483359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960057334A KR19980038433A (en) | 1996-11-26 | 1996-11-26 | Metal wiring formation method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980038433A (en) |
-
1996
- 1996-11-26 KR KR1019960057334A patent/KR19980038433A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100274317B1 (en) | Fabricating method of filling up hole of chemical vapor deposition | |
| US6051492A (en) | Method of manufacturing a wiring layer in semiconductor device | |
| KR100477816B1 (en) | Method for forming titanium silicide contact of semiconductor device | |
| JPH06181212A (en) | Manufacture of semiconductor device | |
| JP2004000006U6 (en) | Semiconductor device | |
| US5998297A (en) | Method of etching copper or copper-doped aluminum | |
| WO1993011558A1 (en) | Method of modifying contact resistance in semiconductor devices and articles produced thereby | |
| KR0161889B1 (en) | Formation method of wiring in semiconductor device | |
| KR19980038433A (en) | Metal wiring formation method | |
| KR100545538B1 (en) | Method for manufacturing contact with doped region of semiconductor device | |
| US7442639B2 (en) | Method of forming plug of semiconductor device | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| JP3149912B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100639458B1 (en) | Method of fabricating the diffusion barrier layer using TaSiN layer and method of fabricating the metal interconnection using the method | |
| US7488681B2 (en) | Method for fabricating Al metal line | |
| US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
| KR100250455B1 (en) | Method of manufacturing metal line of semiconductor device using copper thin film | |
| KR100640162B1 (en) | A method for forming metal wire using difference of gas partial pressure in semiconductor device | |
| KR100215540B1 (en) | Method for forming metal film in semiconductor device | |
| KR0183772B1 (en) | Forming method of titanium nitride thin film | |
| KR0150989B1 (en) | Formation wiring method for semiconductor device | |
| JP3085745B2 (en) | Method for manufacturing semiconductor device | |
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| JPH07130849A (en) | Semiconductor device and its manufacture | |
| JPH04324636A (en) | Semiconductor device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |