KR19980032136A - 반도체 기판 표면을 연마하여 평탄한 표면 형상을 형성하기 위한 반도체 기판 연마 방법 - Google Patents

반도체 기판 표면을 연마하여 평탄한 표면 형상을 형성하기 위한 반도체 기판 연마 방법 Download PDF

Info

Publication number
KR19980032136A
KR19980032136A KR1019970022225A KR19970022225A KR19980032136A KR 19980032136 A KR19980032136 A KR 19980032136A KR 1019970022225 A KR1019970022225 A KR 1019970022225A KR 19970022225 A KR19970022225 A KR 19970022225A KR 19980032136 A KR19980032136 A KR 19980032136A
Authority
KR
South Korea
Prior art keywords
polishing
semiconductor substrate
chelating agent
main
polishing step
Prior art date
Application number
KR1019970022225A
Other languages
English (en)
Other versions
KR100257427B1 (ko
Inventor
이즈미히로히고
Original Assignee
아사무라다카시
신닛폰세테쓰가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사무라다카시, 신닛폰세테쓰가부시끼가이샤 filed Critical 아사무라다카시
Publication of KR19980032136A publication Critical patent/KR19980032136A/ko
Application granted granted Critical
Publication of KR100257427B1 publication Critical patent/KR100257427B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

반도체 기판의 표면을 평탄화하는 반도체 기판의 연마 방법은 주 연마 단계와, 마무리 연마 단계를 포함한다. 주 연마 단계는 제 1 연마액을 이용하여 반도체 기판의 표면을 연마하는데 이용된다. 마무리 연마 단계는 킬레이트제를 사용하여 반도체 기판의 표면을 연마하는데 이용된다. 따라서, 금속성 오염물은 적은 수의 공정 단계에 의해 연마된 후에 반도체 기판으로부터 효율적으로 제거된다.

Description

반도체 기판 표면을 연마하여 평탄한 표면 형상을 형성하기 위한 반도체 기판 연마 방법
본 발명은 반도체 기판의 연마 방법에 관한 것이며, 특히 반도체 기판의 표면을 연마하기 위한 평탄한 표면 형상을 형성하기 위한 반도체 기판의 연마 방법에 관한 것이다.
최근에, 반도체의 대량 생산라인에는 CMP(화학적 기계적 연마 ; Chemical Mechanical Polishing)를 이용하는 평탄화(leveling) 기술의 도입이 활발하게 이뤄지고 있다. 종래 기술에 따라 이러한 CMP를 이용하는 반도체 기판의 연마 방법은 이에 부착된 연마포를 구비한 연마 스톨(스톨 ; stool)상에 연마액을 먼저 분무하는 단계와, 회전 또는 진동하는 스톨상에 기판 지지 베이스에 의해 유지되는 기판을 연마하도록 적당한 압력으로 미는 단계와, 연마할 기판의 표면을 연마(주 연마)하는 단계와, 그 후에 주 연마후에 발생할 스크래치 및 먼지를 제거하기 위해 순수(pure water)를 사용하여 기판을 연마(마무리 연마)하는 단계를 포함한다.
그러나, 마무리 연마의 완료시에 금속성 불순물로 인해 반도체 기판의 표면의 금속성 오염 상태는 정밀한 에칭 정밀도를 요구하는 반도체 집적 회로(반도체 칩)의 제조 요건을 전혀 만족시키지 못하며, 세정(기계적 세정, 알칼리성 화학 용액으로 세정, 산성 화학 용액 및 킬레이트제로 세정 및 다음 공정 단계를 실행하기 위한 사전세정)이 연마후에 세정 단계로서 더 필요하다.
연마제(연마 용액)를 이용하는 반도체 기판의 연마 방법은 예를 들면 일본 특허 출원 공개 제 2-278822 호(미국 특허 제 4,954,142 호 및 제 5,084,071 호에 대응함)에 기술되어 있다. 상기 공보에는 연마제와, 전이 금속의 킬레이트 염을 사용하는 연마(에칭)가 기술되어 있다. 그러나, 연마제 및 킬레이트 염이 혼합되고, 반도체 기판의 표면이 이 혼합물을 이용하여 연마될 때, 금속성 오염물을 제거하기 위해 기계적 세정 단계 또는 산 또는 알칼리성 화학 용액을 이용하는 세정 단계에 의한 연속 세정 단계가 필요하다. 따라서, 상기 특허 공보의 기술은 연마 단계후의 세정 단계를 간략화하지 못했다.
상술한 바와 같이, 종래 기술의 반도체 기판의 연마 방법에 따르면 연마 단계(주 연마 단계)후에 다양한 세정 단계를 실행해야 한다. 또한 종래 기술의 반도체 기판의 연마 방법에 따르면, 산성 화학 용액으로 세정하면 알루미늄 배선이 부식되는 문제점과, 알루미늄 배선의 부식을 초래하는 세정이 생략될 때 잔류 금속에 의한 금속성 오염물의 문제점이 있다. 종래 기술의 반도체 기판의 연마 방법의 이러한 문제점은 이후에 보다 상세히 설명한다.
본 발명의 목적은 적은 수의 공정 단계에 의해 연마하여 반도체 기판으로부터 금속성 오염물을 효율적으로 제거할 수 있는 반도체 기판의 연마 방법을 제공하는 것이다. 본 발명의 다른 목적은 알루미늄 배선의 부식을 초래함이 없이 금속성 오염물을 충분히 제거할 수 있는 반도체 기판의 연마 방법을 제공하는 것이다.
본 발명에 따르면, 반도체 기판의 표면을 평탄화하기 위한 반도체 기판의 연마 방법으로서, 상기 반도체 기판의 표면을 제 1 연마액을 사용하여 연마하기 위한 주 연마 단계와, 상기 주 연마 단계후에 상기 반도체 기판의 표면을 킬레이트제를 사용하여 연마하기 위한 마무리 연마 단계를 포함하는 반도체 기판 연마 방법을 제공한다.
주 연마 단계 및 마무리 연마 단계는 동일한 연마 스톨 및 동일한 연마포를 사용하여 실행될 수 있다. 주 연마 단계는 제 1 연마 스톨 및 제 1 연마포를 이용하여 실행될 수 있으며, 마무리 연마 단계는 제 2 연마 스톨 및 제 2 연마포를 이용하여 실행될 수 있다.
마무리 연마 단계는 킬레이트제와, 주 연마 단계에서 사용된 제 1 연마 용액을 이용하여 실행될 수 있다. 바람직하게, 제 1 연마 용액은 슬러리 함유 입자 및 알칼리성 전이 금속을 포함한다.
마무리 연마 단계는 킬레이트제와, 주 연마 단계에 사용한 제 1 연마 용액과 상이한 제 2 연마 용액을 이용하여 실행될 수 있다. 바람직하게, 제 1 연마 용액은 슬러리 함유 연마 입자 및 알칼리성 전이 금속을 포함하며, 제 2 연마 용액은 슬러리 함유 연마 입자 및 암모니아 또는 아민을 포함한다.
킬레이트제는 구연산, 에틸렌디아민테트라아세트산, 하이드록시에틸렌 N-디아민트리아세트산, 암모니아트리아세트산, 디에틸렌트리아민펜타아세트산 및 에탄올디글루신에이트로 구성된 그룹으로부터 선택된 적어도 하나의 성분일 수 있다. 킬레이트제의 체적 농도는 0.01% 내지 20%이다.
도 1은 반도체 기판 연마 장치의 예를 도시하는 개략적인 단면도,
도 2a는 본 발명에 따른 반도체 기판의 연마 방법의 제 1 실시예의 주 연마 공정을 설명하기에 유용한 개략적인 단면도,
도 2b는 본 발명에 따른 반도체 기판의 연마 방법의 제 1 실시예의 마무리 연마 공정을 설명하기 위한 개략적인 단면도,
도 3a는 본 발명에 따른 반도체 기판의 연마 방법의 제 2 실시예의 주 연마 공정을 설명하기에 유용한 개략적인 단면도,
도 3b는 본 발명에 따른 반도체 기판의 연마 방법의 제 2 실시예의 마무리 연마 공정을 설명하기에 유용한 개략적인 단면도,
도 3c는 도 3b에 도시된 반도체 기판의 연마 방법의 제 2 실시예의 마무리 연마 방법의 변형예를 설명하기에 유용한 개략적인 단면도,
도 4a는 본 발명에 따른 반도체 기판의 연마 방법의 제 3 실시예의 주 연마 공정을 설명하기에 유용한 개략적인 단면도,
도 4b는 본 발명에 따른 반도체 기판의 연마 방법의 제 3 실시예의 마무리 연마 공정을 설명하기에 유용한 개략적인 단면도,
도 4c는 도 4b에 도시된 반도체 기판의 연마 방법의 제 3 실시예의 마무리 연마 공정의 변형예를 설명하기에 유용한 개략적인 단면도,
도 5a 내지 도 5f는 본 발명의 반도체 기판의 연마 방법이 적용되는 반도체 제조 공정의 예를 각기 도시하는 개략적인 단면도,
도 6a는 본 발명의 반도체 기판의 연마 방법이 적용되는 반도체 기판 연마 장치의 다른 예를 도시하는 개략적인 단면도,
도 6b는 도 6a에 도시된 반도체 기판 연마 장치에서 기판 지지 베이스부를 도시하는 평면도,
도 6c는 도 6b에 도시한 기판 지지 베이스부의 X-X 선 단면도.
*도면의 주요부분에 대한 부호의 설명*
1, 11, 21 : 반도체 기판2, 12, 22 : 기판 지지 베이스
3, 13, 17, 23 : 연마액 공급 기구3a, 13a, 17a, 23a : 연마액
4, 14 : 연마포5, 15 : 연마 스톨
6, 16, 26, 33 : 킬레이트 공급 기구6a, 16a, 33a : 킬레이트제
18, 38 : 혼합물 공급 기구18a, 38a : 혼합물
24 : 제 1 연마포25 : 제 1 연마 스톨
34 : 제 2 연마포35 : 제 2 연마 스톨
본 발명은 첨부 도면과 관련해서 설명한 하기의 바람직한 실시예로부터 보다 확실히 이해될 수 있다.
본 발명에 따른 반도체 기판의 연마 방법의 바람직한 실시예를 설명하기에 앞서 먼저 반도체 연마 장치의 예와, 종래 기술에 따른 반도체 기판의 연마 방법의 문제점을 도 1을 참조하여 설명한다.
도 1은 반도체 기판 연마 장치의 예를 도시한 것이다. 도 1에는 반도체 기판(101), 반도체 지지 베이스(플레이트)(102), 연마액 공급 기구(연마액 공급부)(103), 연마포(연마 패드)(104) 및 연마 스톨(스톨 ; stool)(105)이 도시되어 있다. 여기에서, 반도체 기판 연마 장치는 도 5a 내지 도 5f를 참조하여 이후에 설명하는 바와 같이 반도체 집적 회로(반도체 칩)의 제조 단계의 각각에서 반도체 기판을 연마하는데 사용된다. 그런데, 연마제(연마액)(103a)는 실리카(SiO2), 산화세륨(CeO2), 알루미나(Al2,O3) 등과 같은 연마 입자와, 알칼리성 슬러리(수산화칼륨: KOH, 암모니아: NH4OH, 아민 등)로 구성된다.
반도체 기판 연마 장치에서, 반도체 기판(101)은 지지 기판 베이스(102)에 의해 지지되며, 적당한 압력으로 도 1에 도시한 바와 같이 스톨(105)상에 배치된 연마포(104)로 밀려진다. 여기에서, 지지 기판(12)은 제 1 방향(예를 들면 시계 방향)으로 회전하는 반면에, 스톨(105)은 제 2 방향(예를 들면 반시계 방향)으로 회전한다. 달리 말하면, 스톨(105) 및 지지 기판 베이스(102)는 동일한 회전축에 대해 상호 반대 방향으로 회전한다. 반도체 기판(101)이 연마될 때, 연마액 공급 기구(103)에 의해 연마액(103a)이 사용된다. 그런데, 지지 기판 베이스(102) 및 스톨(105)은 그 회전에 부가하여 흔들릴(진동) 수 있다.
본 발명에 따른 반도체 기판의 연마 방법은 예를 들면 도 1에 도시된 반도체 기판 연마 장치를 이용하며, 먼저 이에 끼워맞춰진 연마포(104)를 가진 스톨(105)상에 연마액(103a)을 분무하고, 회전 또는 흔들리는 스톨(105)로 기판 지지 베이스(102)에 의해 유지되는 반도체 기판(연마할 기판: 반도체 웨이퍼)을 적당한 압력으로 밀고, 약 2 내지 5 분동안 반도체 기판을 연마하거나, 달리 말하면 필름 두께에 의하면 수천 옹스트롬(Å)(주 연마)까지 연마한다. 따라서, 이러한 주 연마로부터 야기되는 기판 표면상의 스크래치 및 먼지를 제거하기 위해서, 연마(마무리 연마)는 약 30 초 동안 순수를 이용하여 실행된다.
여기에서, 연마 장치 자체, 연마포(104) 또는 연마액(103a)으로부터의 금속성 불순물로 인한 반도체 기판의 금속성 오염 상태는 예를 들면 철의 경우에 표면 농도로 약 7.9 × 1010 기압/㎠ 이다.
말하자면, 최근의 0.3㎛ 보다 크지 않은 설계 규정에 의거하여 정밀 에칭에 필요한 반도체 집적 회로의 제조시의 다음 제조 공정으로 처리하기 위해서, 예를 들면 반도체 기판(101)의 표면의 금속성 오염 상태는 약 1010 기압/㎠ 보다 크지 않은 오염 수준을 유지해야 한다. 따라서, 금속성 오염 상태가 예를 들면 약 7.9 × 1010 기압/㎠ 이라면, 적어도 하기의 4개 단계가 약 1010 기압/㎠ 이하의 금속성 오염 상태를 유지하는데 필요하다.
하기의 4개 단계는,
1) 브러시에 의한 연마로 인해 미립자가 부착하는 것을 제거하기 위한 기계적 세정 단계,
2) 미립자를 완전히 제거하기 위해 알칼리성 화학 용액의 세정 단계,
3) 금속성 오염물을 제거하기 위해 산성 화학 용액 또는 킬레이트제에 의한 세정 단계,
4) 다음 반도체 장치 제조 공정을 실행하기 위한 사전세정단계이다.
상술한 종래 기술에 따른 반도체 기판의 연마 방법은 금속성 오염물을 제거하기 위해 그리고 상태에 따라서 적어도 4개 단계(1 내지 4)가 필요하며, 각 세정 단계는 몇번씩 실행되어야 한다. 모든 단계후에, 많은 수의 단계가 실행되어야 한다. 경우에 따라서는 매우 묽은 산성 화학 용액에 의한 세정이 실행되어야 하지만, 알루미늄으로 제조된 배선이 반도체 기판상에 이미 형성되어 있으면, 이러한 알루미늄 배선이 소정의 비율로 부식되는 문제가 있다. 따라서, 양품률이 떨어지는 것이 불가피하게 발생한다. 알루미늄 배선의 부식을 회피하기 위해서, 부식 기능을 가진 화학 용액을 알루미늄에 가하는 세정 단계는 방지되며, 이에 의한 다른 문제점은 금속성 오염물이 충분히 제거되지 않는 경우가 발생된다.
이후에서는 본 발명에 따른 반도체 기판의 연마 방법의 각 실시예를 첨부 도면을 참조하여 보다 상세히 설명한다.
도 2a는 본 발명에 따른 연마 방법의 제 1 실시예의 연마 공정을 설명하기에 유용한 개략적인 단면도이며, 도 2b는 본 발명에 따른 반도체 기판의 연마 방법의 제 1 실시예의 마무리 연마 공정을 설명하기 위한 개략적인 단면도이다. 또한, 하기의 실시예의 각각은 예로서 본 발명의 연마 방법이 도 1에 도시한 반도체 연마 장치에 적용되는 경우를 나타내지만, 각 실시예는 도 6a 내지 도 6c에 도시된 다른 다양한 반도체 기판 연마 장치에 유사하게 적용될 수 있다.
도 2a 및 도 2b에는 반도체 기판(1), 기판 지지 베이스(플레이트)(2), 연마액 공급 기구(연마액 공급부)(3), 연마포(연마 패드)(4), 연마 스톨(스톨)(5) 및 킬레이트제 공급 기구(킬레이트제 공급부)(6)가 도시되어 있다. 이러한 제 1 실시예의 반도체 기판의 연마 방법은 도 5a 내지 도 5f를 참조하여 이후에 설명하게 되는 집적 회로(반도체 칩)를 제조하기 위한 각 단계에서 실시된다. 또한, 이 연마 방법은 도 3a 및 도 3b(도 3c)의 제 2 실시예와, 도 4a 및 도 4b(도 4c)의 제 3 실시예의 반도체 기판의 연마 방법도 포함한다.
먼저, 도 2a에 도시한 바와 같이, 제 1 실시예의 반도체 기판의 연마 방법의 주 연마 방법에 있어서, 반도체 기판(1)은 기판 지지 베이스(2)에 의해 유지되며, 연마액 공급 기구(3)로부터의 연마액(3a)은 연마포(4)에 공급된다. 연마액(3a)이 공급되는 동안에, 반도체 기판(1)은 스톨(5)상의 연마포(4)로 밀려지며, 반도체 기판(1)의 표면은 약 2 내지 약 5분동안 연마된다(주 연마). 따라서, 반도체 기판의 표면은 필름 두께에 의하면 수천 옹스트롬(Å)까지 제거(연마)한다. 여기에서, 도 2a에 도시한 제 1 실시예의 주 연마 단계는 상술한 종래 기술의 방법의 주 연마 단계에 대응한다.
구체적으로, 주 연마 단계 동안에 사용된 연마액(3a)은 예를 들면 실리카 등과 같은 연마 입자 및 수산화칼륨 또는 질산철을 가진 혼합물(혼합액)이다.
따라서, 제 1 실시예의 마무리 단계에서, 킬레이트제(6a)는 킬레이트제 공급 기구(6)로부터 상술한 주 연마 단계에 계속해서 연마포(4)까지 공급되며, 반도체 기판(1)의 표면의 연마(마무리 연마)는 도 2b에 도시한 바와 같이 약 30초 동안 실시된다. 이러한 마무리 연마는 주 연마로 인한 반도체 기판(1)의 표면의 먼지 및 스크래치를 제거하도록 이뤄진다.
여기에서, 본래 킬레이트제는 킬레이트 염을 형성하도록 금속과 화합되고 반도체 기판의 표면으로부터의 금속성 오염물을 제거하는 기능을 갖고 있다. 따라서, 반도체 기판의 연마후에 세정 단계에 사용된 화학 용액으로서 사용되는 경우의 예이다. 그러나 이 실시예에서 킬레이트제는 연마 동안에 첨가된다. 따라서, 킬레이트 반응을 화학기계적으로 증진시키는 기능은 상술한 통상의 킬레이트 반응에 부가하여 연마포로부터 압력과 연마 시약내의 연마제를 수용하는 반도체 기판의 표면에 적용된다. 따라서, 킬레이트 염은 연마의 마무리후에 이뤄지는 세정의 효과보다 효율적으로 형성되며, 금속성 오염물이 제거될 수 있다.
달리 말하면, 반도체 기판(1)의 표면은 도 2a에 도시한 연마액(3a)을 이용하는 주 연마 단계에 의해 반응성 상태로 연마되며(벗겨지며), 킬레이트제(6a)를 이용하는 마무리 연마 단계가 이러한 주 연마 단계에 계속해서 실행되기 때문에 반도체 기판(1)의 표면상의 먼지, 스크래치등은 반도체 기판(1)의 표면과 오염 물질이 화합하기 전에 효율적으로 제거될 수 있다. 달리 말하면, 본 실시예의 마무리 연마 단계에서의 킬레이트제는 통상의 킬레이트 반응이 아닌 킬레이트 반응에 의해 반도체 기판(1)의 표면상으로 부유하는(단단히 결합되지 않음) 금속(오염 물질)을 쉽게 제거한다. 이러한 이유 때문에 오염 물질은 효율적으로 제거될 수 있다.
이때에, 연마후에 반도체 기판(1)의 표면상의 금속성 오염 상태는 표면 오염으로 약 8.9 × 1010 기압/㎠의 낮은 오염 상태(약 1010 기압/㎠ 이하)이며, 따라서, 과거에 필요했던 약 1010 기압/㎠ 보다 크지 않은 오염 수준으로 감소시키기 위한 각 단계는 필요없게 된다.
달리 말하면, 본 제 1 실시예에 따르면, 반도체 기판(1)의 표면의 금속성 오염 상태는 예를 들면 약 8.9 × 1010 기압/㎠ 까지 낮아지며, 종래 기술에 따른 연마 방법에서 필수불가결한 연마후의 하기의 3개 세정 단계, 즉
1) 브러시에 의한 연마로 인해 미립자가 부착하는 것을 제거하기 위한 기계적 세정 단계,
2) 미립자를 완전히 제거하기 위해 알칼리성 화학 용액의 세정 단계,
3) 금속성 오염물을 제거하기 위해 산성 화학 용액 또는 킬레이트제에 의한 세정 단계에서 제거될 수 있다.
본 발명의 제 1 실시예가 상술한 바와 같이 세정 단계 3)에서 산성 화학 용액의 필요성이 없기 때문에, 산성 화학 용액으로 인한 부식의 문제점은 알루미늄으로 제조된 배선이 반도체 기판(1)상에 형성될 때 조차도 야기되지 않는다.
상술한 제 1 실시예의 효과는 후술하는 제 2 실시예 및 제 3 실시예에서도 동일하게 성취될 수 있다.
도 3a는 본 발명에 따른 반도체 기판의 연마 방법의 제 2 실시예의 주 연마 공정을 설명하기에 유용한 개략적인 단면도이며, 도 3b는 본 발명에 따른 반도체 기판의 연마 방법의 제 2 실시예의 마무리 연마 공정을 설명하기에 유용한 개략적인 단면도이다. 도 3a 및 도 3b에는 반도체 기판(11), 지지 베이스(12), 연마액 공급 기구(13), 연마포(14), 연마 스톨(스톨)(15) 및 킬레이트제 공급 기구(16)가 도시되어 있다.
도 3a에 도시한 바와 같이, 본 실시예에 따른 반도체 기판의 연마 방법의 제 2 실시예의 주 연마 단계는 상술한 제 1 실시예의 주 연마 단계와 동일하다. 달리 말하면, 반도체 기판(11)은 기판 지지 베이스(12)에 의해 유지되며, 연마액(13a)은 연마액 공급 기구(13)로부터 연마포(14)까지 공급된다. 연마액(13a)이 공급되는 동안에, 반도체 기판(11)은 연마포(14)로 밀려지고, 반도체 기판(11)의 표면은 압력이 가해지는 동안에 약 2 내지 약 5분 동안 연마(주 연마)되어, 표면이 필름 두께로 수천 옹스트롬(Å)으로 제거된다. 여기에서, 연마액(13a)은 제 1 실시예에 사용된 연마액(13a)과 동일하다.
다음에, 주 가공 동안에 반도체 기판(11)의 표면에 가해진 가공 손상을 제거하기 위해서, 킬레이트제(16a)는 도 3b에 도시한 바와 같이 킬레이트제 공급 기구(16)로부터 연마포(14)까지 공급되며, 적은 양의 연마액(13a)이 마무리 연마 단계를 실행하도록 연마액 공급 기구(13)로부터 연마포(14)까지 공급된다. 따라서, 반도체 기판(11)의 표면은 연마액(13a)에 의해 다소 연마되며, 반도체 기판(11)의 먼지 및 스크래치는 킬레이트제(16a)에 의해 제거된다. 제 2 실시예의 마무리 연마 단계에 사용하게 될 마무리 화학 용액은 도 3a에 도시된 주 연마시에 사용된 연마액 공급 기구(13)로부터의 동일한 연마액(13a)일 수 있으며, 또는 다른 연마액 공급 기구(17)로부터의 연마액일 수 있다.
부언하면, 마무리 연마 단계용으로만 제공된 연마액 공급 기구(17)로부터의 연마액(17a)과, 킬레이트제 공급 기구(16)로부터의 킬레이트제(16a)가 마무리 연마 단계에 사용된다면, 마무리 연마 단계에 대부분 적당한 연마액(17a)이 선택될 수 있다. 구체적으로, 마무리 연마 단계에 사용된 연마액(17a)의 예로는 실리카 등과 같은 연마 입자와, 알칼리성 전이 금속을 포함하지 않은 암모니아 또는 아민을 구비한 혼합물(혼합액)이다
도 3c는 도 3b에 도시된 반도체 기판의 연마 방법의 제 2 실시예의 마무리 연마 방법의 변형예를 설명하기에 유용한 개략적인 단면도이다. 도 3c에서, 참조부호(18)는 연마액 및 킬레이트제의 혼합물 공급 기구이다.
도 3c에 도시한 바와 같이, 마무리 연마 단계는 연마액 및 킬레이트제의 혼합물 공급 기구(18)로부터 공급된 연마액 및 킬레이트제를 포함하는 혼합물(18a)을 이용하여 실행될 수 있다. 혼합물(18a)에 포함된 연마액은 주 연마 단계용으로 사용된 연마액(13a)이나 마무리 연마 단계용으로만 제공된 연마액(17a)과 동일하며, 혼합물(18a)내에 포함된 킬레이트제는 상술한 제 2 실시예에서의 마무리 연마 단계에 사용된 킬레이트제(16a)와 동일하다.
도 4a는 본 발명에 따른 반도체 기판의 연마 방법의 제 3 실시예의 주 연마 공정을 설명하기에 유용한 개략적인 단면도이며, 도 4b는 본 발명에 따른 반도체 기판의 연마 방법의 제 3 실시예의 마무리 연마 공정을 설명하기에 유용한 개략적인 단면도이다. 도 4a에는 반도체 기판(21), 지지 베이스(22), 연마액 공급 기구(23), 제 1 연마포(24), 제 1 연마 스톨(스톨)(25) 및 킬레이트제 공급 기구(26), 제 2 연마포(34) 및 제 2 연마 스톨(스톨)(35)이 도시되어 있다.
먼저 도 4a에 도시한 바와 같이, 반도체 장치의 연마 방법의 제 3 실시예의 주 연마 단계는 상술한 제 1 및 제 2 실시예의 주 연마 단계와 동일하다. 달리 말하면, 반도체 기판(21)은 기판 지지 베이스(22)에 의해 지지되며, 연마액(23a)은 연마액 공급 기구(23)로부터 제 1 연마포(24)까지 공급된다. 연마액(23a)이 공급되는 동안에 반도체 기판(21)은 제 1 스톨(25)상의 제 1 연마포(24)로 밀려지며, 압력이 가해지는 동안에 약 2 내지 약 5분 동안 표면이 연마(주 연마)되어, 필름 두께로 수천 옹스트롬(Å)(주 연마)까지 반도체 기판의 표면을 제거(연마)한다. 여기에서, 연마액(23a)은 제 1 실시예에 사용된 연마액(3a)과 동일하다.
다음에, 도 4b에 도시한 바와 같이, 제 3 실시예는 도 4a에 도시한 주 연마 단계에 사용된 제 1 연마포(24) 및 제 1 스톨(25)과 상이한 제 2 연마포(34) 및 제 2 스톨(35)을 이용함으로써 그리고 제 2 연마포(34)와 제 2 스톨(35)상에 배치된 킬레이트제 공급 기구(33)로부터의 킬레이트제(33a)를 이용함으로써 마무리 연마를 실행한다.
달리 말하면, 제 3 실시예의 이러한 마무리 연마 단계에서, 반도체 기판(21)은 주 연마 단계로부터 발생된 금속성 오염물에 노출된 연마액(23a)과 제 1 연마포(24)로부터 신속히 분리되며, 연마 스톨(제 2 스톨)(35) 및 제 2 연마포(34)는 마무리 연마 단계에 사용된 주 연마 단계에 사용된 것과 상이하다. 따라서, 마무리 연마의 세정 효과는 더 개선된다.
도 4c는 도 4b에 도시된 반도체 기판의 연마 방법의 제 3 실시예의 마무리 연마 공정의 변형예를 설명하기에 유용한 개략적인 단면도이다. 도 4c에서, 참조부호(38)는 연마액 및 킬레이트제의 혼합물 공급 기구이다.
도 4c에 도시한 바와 같이, 마무리 연마 단계는 연마액 및 킬레이트제의 혼합물 공급 기구(38)로부터 공급된 연마액 및 킬레이트제를 포함한 혼합물(38a)을 이용하여 실행될 수 있다. 혼합물(38a)내에 포함된 연마액은 주 연마 단계용으로 유용한 연마액(23a) 또는 마무리 연마 단계용으로만 제공된 연마액[연마액(17a)에 대응함]과 동일하며, 혼합물(38a)내에 포함된 킬레이트제는 상술한 제 3 실시예에서 마무리 연마 단계용으로 사용된 킬레이트제(33a)와 동일하다.
달리 말하면, 알칼리성 금속을 포함하지 않은 암모니아 또는 아민의 슬러리는 마무리 연마 단계용의 연마액으로 사용되는 것이 바람직하다. 왜냐하면, 알칼리성 금속(예를 들면 수산화칼륨)을 함유한 슬러리가 마무리 단계에서 사용된다면, 알칼리성 금속은 반도체 기판상에 잔류하고 새로운 오염원이 된다.
상술한 제 1 내지 제 3 실시예에서, 구연산, 에틸렌디아민테트라아세트산, 하이드록시에틸렌 N-디아민트리아세트산, 암모니아트리아세트산, 디에틸렌트리아민펜타아세트산 및 에탄올디글루신에이트로 구성된 그룹으로부터 선택된 적어도 하나의 성분이 킬레이트제용으로 선택되어 사용될 수 있다. 킬레이트제의 체적 농도(vol%)는 0.01% 내지 20%가 바람직하다. 킬레이트제의 체적 농도가 0.01% 보다 작으면, 킬레이트제의 양은 충분하지 않으며, 상술한 세정 효과는 충분히 성취되지 않는다. 한편, 킬레이트제의 체적 농도가 20%보다 크다면, 킬레이트제의 양은 킬레이트제 자체로 인한 잔류 유기 물질이 문제가 된다. 따라서, 킬레이트제의 체적 농도는 0.01% 내지 20%의 범위로 설정되는 것이 바람직하며, 반도체 기판의 표면상에서 발생한 스크래치 및 주 연마로 인해 표면에 부착하는 먼지가 충분히 그리고 확실하게 제거될 수 있다.
보다 구체적으로, 연마의 완료시에 반도체 기판상의 잔류 철 오염물의 표면 농도(전류 철 오염 농도)는 제 1 , 제 2 및 제 3 실시예 모두에서 상술한 바와 같이 약 8.9 × 1010 기압/㎠ 이며, 잔류 철 오염 농도는 종래 기술에 따른 연마 방법에 의한 7.9 × 1010 기압/㎠ 의 수치와 비교해서 상당히 감소될 수 있다.
도 5a 내지 도 5f는 본 발명의 반도체 기판의 연마 방법이 적용되는 반도체 제조 공정의 예를 각기 도시하는 개략적인 단면도이다.
도 5a는 스토퍼를 구비하지 않은 인터레벨 절연막의 평탄화의 예를 도시한 것이며, 도 5b는 스토퍼를 구비한 인터레벨 절연막의 평탄화의 예를 도시한 것이다. 도 5a 및 도 5b에는 제 1 인터레벨 절연막(211), 배리어 층(212, 214), 제 1 층 배선(213), 절연막(215) 및 스토퍼 절연막(216)이 도시되어 있다.
도 5a에 도시한 예에서, 반도체 기판은 절연막(인터레벨 절연막)(215)을 평탄화 또는 평평화하기 위한 본 발명의 연마 방법을 적용함으로써 위치(C1-C1)까지 연마된다. 도 5b에 도시한 실시예에서, 반도체 기판은 절연막을 스토퍼 절연막(216)까지 평탄화하도록 본 발명의 연마 방법을 적용함으로써 위치(C2-C2)까지 연마된다.
도 5c는 비아구멍을 가리기 위한 평탄화의 예를 도시한 것이며, 도 5d는 이중 물결무늬(가려진) 배선의 평탄화의 예를 도시한 것이다. 도 5a 및 도 5b에는 배리어 층(217), 블랭킷 금속 층(218) 및 비아구멍(219)이 도시되어 있다. 이러한 방법에 의해 절연막(215)은 제 2 층 인터레벨 절연막을 구성한다.
도 5c에 도시된 예는 반도체 기판이 본 발명의 연마 방법을 적용함으로써 위치(C3-C3)까지 연마되며, 그에 따라 표면이 평탄화되며, 그내로 가려진 금속막(218)을 구비한 비아구멍(219)이 형성는 경우를 도시한 것이다. 도 5d에 도시한 예는 반도체 기판이 본 발명의 연마 방법을 적용함으로써 위치(C4-C4)까지 연마되고, 제 2 층 배선(218＇)이 비아구멍(219)상에 형성되는 경우를 도시한 것이다.
도 5e는 깊은 홈을 가리기 위한 평탄화의 예를 도시한 것이다. 도면에는 깊은 홈(220), 패드 산화막(221), 실리콘 질화막(222) 및 다결정 실리콘막(223)이 도시되어 있다.
도 5e에 도시된 예는 반도체 기판이 본 발명의 연마 방법을 적용함으로써 위치(C5-C5)까지, 즉 실리콘 질화막(222)까지 연마되어, 가려지는 평탄화 깊은 홈을 형성하는 경우를 도시한 것이다.
도 5f는 가려지는 얕은 홈의 평탄화의 예를 도시한 것이다. 도면에는 패드 산화막(224), 실리콘 질화막(225) 및 가려진 절연막(226)이 도시되어 있다.
도 5f에 도시된 실시예는 반도체 기판이 본 발명의 연마 방법을 적용함으로써 위치(C6-C6)까지, 즉 실리콘 질화막(225)까지 연마되어, 평탄화된 얕은 홈(장치 분리 영역)(227) 및 장치 영역(228)이 형성되는 경우를 도시한 것이다.
상술한 도 5a 내지 도 5f는 본 발명이 적용되는 몇몇 예를 나타낸 것이며, 물론 본 발명에 따른 반도체 기판의 연마 방법은 다른 다양한 반도체 제조 공정이 적용될 수 있다.
도 6a 내지 도 6c는 본 발명에 따른 반도체 기판의 연마 방법이 적용되는 반도체 기판의 다른 예를 도시한 것이다. 도 6a는 반도체 기판 연마 장치의 개략적인 단면도이며, 도 6b는 반도체 기판 연마 장치내의 기판 지지 베이스부를 도시하는 평면도이며, 도 6c는 도 6b에 도시한 기판 지지 베이스부의 X-X 선 단면도이다. 도 6a 내지 도 6c에는 반도체 기판(41), 기판 지지 베이스(플레이트)(42), 연마액 공급 기구(연마액 공급부)(43), 연마포(연마 패드)(44), 스톨(45) 및 킬레이트제 공급 기구(킬레이트제 공급부)(46)가 도시되어 있다.
도 6a에 도시된 반도체 기판 연마 장치에서, 연마포(44)는 중심으로서 가공 중심(L1)과 회전하는 연마 스톨(스톨)(45)상에 배치되며, 지지 기판(42)에 의해 지지된 반도체 기판(41)은 적당한 압력에서 연마포(44)로 밀려진다. 여기에서, 스톨(45)은 중공이며, 이러한 스톨(45)을 통해 유동하도록 야기된 냉각액은 반도체 기판(41)과 연마포(44)사이의 마찰열로 인한 온도 상승을 제어한다.
도 6b 및 도 6c에 도시한 바와 같이, 반도체 기판(41)은 예를 들면 왁스(47)에 의해 지지 베이스(42)에 의해 지지되며, 지지 베이스(42)는 가공 헤드(40)에 선회 끼워맞춰진다. 지지 베이스(42)는 중심이 스톨(45)의 회전축(가공 중심)과 상이한 축(L2)과 회전할 수 있으며, 그 복합 회전은 반도체 기판(41)을 연마하기 위해 이용된다. 다수의 지지 베이스(42)[가공 헤드(40)]는 가공 중심(L1) 둘레에 배치될 수 있다.
반도체 기판 연마 장치는 또한 주 연마 단계에 사용된 연마액(43a)을 공급하기 위한 연마액 공급 기구(43)와, 마무리 연마 단계에 사용된 킬레이트제(46a)를 공급하기 위한 킬레이트제 공급 기구(46)를 포함한다.
상술한 바와 같이, 본 발명에 따른 반도체 기판 연마 방법은 광범위한 연마 장치에 적용될 수 있다.
상술한 바와 같이, 본 발명에 따른 반도체 기판 연마 방법은 킬레이트제를 이용하여 반도체 기판의 표면을 연마하고, 그에 따라 연마후에 반도체 기판의 표면의 세정 단계를 간략화할 수 있으며, 반도체 기판상에 형성된 알루미늄 배선 등의 부식을 방지하면서 먼지를 효율적으로 제거할 수 있다.
본 발명의 많은 상이한 실시예가 본 발명의 정신 및 영역을 벗어남이 없이 이뤄질 수 있으며, 본 발명은 본 명세서에 기술한 특정 실시예에 의해 제한되지 않으며, 단지 특허청구범위에 의해서만 한정된다.
본 발명에 따르면, 킬레이트제를 이용하여 반도체 기판 표면을 연마함으로써 연마후의 반도체 기판 표면의 세정 공정을 간략화함과 동시에 반도체 기판상에 형성된 알루미늄 배선 등의 부식을 방지하면서 효율적으로 먼지 및 오염물을 제거하는 효과가 있다.

Claims (20)

  1. 반도체 기판의 표면을 평탄화하기 위한 반도체 기판의 연마 방법에 있어서,
    상기 반도체 기판의 표면을 제 1 연마액을 사용하여 연마하기 위한 주 연마 단계와,
    상기 주 연마 단계후에 상기 반도체 기판의 표면을 킬레이트제를 사용하여 연마하기 위한 마무리 연마 단계를 포함하는 반도체 기판 연마 방법.
  2. 제 1 항에 있어서,
    상기 주 연마 단계 및 상기 마무리 연마 단계는 동일한 연마 스톨(polishing stool) 및 동일한 연마포(polishing cloth)를 사용하여 실행되는 반도체 기판 연마 방법.
  3. 제 2 항에 있어서,
    상기 마무리 연마 단계는 상기 킬레이트제와, 상기 주 연마 단계에 사용된 상기 제 1 연마액을 사용하여 실행되는 반도체 기판 연마 방법.
  4. 제 2 항에 있어서,
    상기 마무리 연마 단계는 상기 킬레이트제와, 상기 주 연마 단계에 사용된 상기 제 1 연마액과 상이한 제 2 연마액을 사용하여 실행되는 반도체 기판 연마 방법.
  5. 제 4 항에 있어서,
    상기 제 1 연마액은 슬러리 함유 연마 입자 및 알칼리성 전이 금속을 포함하며, 상기 제 2 연마액은 슬러리 함유 연마 입자 및 암모니아 또는 아민을 포함한 반도체 기판 연마 방법.
  6. 제 1 항에 있어서,
    상기 주 연마 단계는 상기 제 1 연마 스톨 및 제 1 연마포를 사용하여 실행되며, 상기 마무리 연마 단계는 제 2 연마 스톨 및 제 2 연마포를 사용하여 실행되는 반도체 기판 연마 방법.
  7. 제 6 항에 있어서,
    상기 마무리 연마 단계는 상기 킬레이트제와, 상기 주 연마 단계에 사용된 상기 제 1 연마액을 사용하여 실행되는 반도체 기판 연마 방법.
  8. 제 6 항에 있어서,
    상기 마무리 연마 단계는 상기 킬레이트제와, 상기 주 연마 단계에 사용된 상기 제 1 연마액과 상이한 제 2 연마액을 사용하여 실행되는 반도체 기판 연마 방법.
  9. 제 8 항에 있어서,
    상기 제 1 연마액은 슬러리 함유 연마 입자 및 알칼리성 전이 금속을 포함하며, 상기 제 2 연마액은 슬러리 함유 연마 입자 및 암모니아 또는 아민을 포함한 반도체 기판 연마 방법.
  10. 제 1 항 내지 제 9 항중 어느 한 항에 있어서,
    상기 킬레이트제는 구연산, 에틸렌디아민테트라아세트산, 하이드록시에틸렌 N-디아민트리아세트산, 암모니아트리아세트산, 디에틸렌트리아민펜타아세트산 및 에탄올디글루신에이트로 구성된 그룹으로부터 선택된 적어도 하나의 성분인 반도체 기판 연마 방법.
  11. 제 10 항에 있어서,
    상기 킬레이트제의 체적 농도가 0.01% 내지 20% 인 반도체 기판 연마 방법.
  12. 반도체 기판의 표면을 평탄화하기 위한 반도체 기판의 연마 방법에 있어서,
    상기 반도체 기판의 표면을 제 1 연마액을 사용하여 연마하기 위한 주 연마 단계와,
    상기 주 연마 단계후에 상기 반도체 기판의 표면을 킬레이트제를 사용하여 연마하기 위한 마무리 연마 단계를 포함하며; 상기 주 연마 단계 및 상기 마무리 연마 단계는 동일한 연마 스톨 및 동일한 연마포를 사용하여 실행되는 반도체 기판 연마 방법.
  13. 제 12 항에 있어서,
    상기 마무리 연마 단계는 상기 킬레이트제와, 상기 주 연마 단계에 사용된 상기 제 1 연마액과 상이한 제 2 연마액을 사용하여 실행되는 반도체 기판 연마 방법.
  14. 제 13 항에 있어서,
    상기 제 1 연마액은 슬러리 함유 연마 입자 및 알칼리성 전이 금속을 포함하며, 상기 제 2 연마액은 슬러리 함유 연마 입자 및 암모니아 또는 아민을 포함한 반도체 기판 연마 방법.
  15. 반도체 기판의 표면을 평탄화하기 위한 반도체 기판의 연마 방법에 있어서,
    상기 반도체 기판의 표면을 제 1 연마액을 사용하여 연마하기 위한 주 연마 단계와,
    상기 주 연마 단계후에 상기 반도체 기판의 표면을 킬레이트제를 사용하여 연마하기 위한 마무리 연마 단계를 포함하며; 상기 주 연마 단계는 제 1 연마 스톨 및 제 1 연마포를 사용하여 실행되며, 상기 마무리 연마 단계는 제 2 연마 스톨 및 제 2 연마포를 사용하여 실행되는 반도체 기판 연마 방법.
  16. 제 15 항에 있어서,
    상기 마무리 연마 단계는 상기 킬레이트제와, 상기 주 연마 단계에 사용된 상기 제 1 연마액을 사용하여 실행되는 반도체 기판 연마 방법.
  17. 제 15 항에 있어서,
    상기 마무리 연마 단계는 상기 킬레이트제와, 상기 주 연마 단계에 사용된 상기 제 1 연마액과 다른 제 2 연마액을 사용하여 실행되는 반도체 기판 연마 방법.
  18. 제 17 항에 있어서,
    상기 제 1 연마액은 슬러리 함유 연마 입자 및 알칼리성 전이 금속을 포함하며, 상기 제 2 연마액은 슬러리 함유 연마 입자 및 암모니아 또는 아민을 포함한 반도체 기판 연마 방법.
  19. 제 15 항 내지 제 18 항중 어느 한 항에 있어서,
    상기 킬레이트제는 구연산, 에틸렌디아민테트라아세트산, 하이드록시에틸렌 N-디아민트리아세트산, 암모니아트리아세트산, 디에틸렌트리아민펜타아세트산 및 에탄올디글루신에이트로 구성된 그룹으로부터 선택된 적어도 하나의 성분인 반도체 기판 연마 방법.
  20. 제 19 항에 있어서,
    상기 킬레이트제의 체적 농도가 0.01% 내지 20% 인 반도체 기판 연마 방법.
KR1019970022225A 1996-05-31 1997-05-30 반도체기판표면을연마하여평탄한표면형상을형성하기위한반도체기판연마방법 KR100257427B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP96-161060 1996-05-31
JP16106096 1996-05-31
JP28037196 1996-10-01
JP96-280371 1996-10-01

Publications (2)

Publication Number Publication Date
KR19980032136A true KR19980032136A (ko) 1998-07-25
KR100257427B1 KR100257427B1 (ko) 2000-05-15

Family

ID=26487330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022225A KR100257427B1 (ko) 1996-05-31 1997-05-30 반도체기판표면을연마하여평탄한표면형상을형성하기위한반도체기판연마방법

Country Status (1)

Country Link
KR (1) KR100257427B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693640B1 (ko) * 1998-12-17 2007-03-14 지멘스 악티엔게젤샤프트 반도체의 화학적 기계적 연마동안 금속 제거율을증진시키는 방법
KR101232813B1 (ko) * 2009-09-30 2013-02-13 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 스택 장치의 제작을 위한 관통-베이스 웨이퍼 비아를 노출시키는 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693640B1 (ko) * 1998-12-17 2007-03-14 지멘스 악티엔게젤샤프트 반도체의 화학적 기계적 연마동안 금속 제거율을증진시키는 방법
KR101232813B1 (ko) * 2009-09-30 2013-02-13 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 스택 장치의 제작을 위한 관통-베이스 웨이퍼 비아를 노출시키는 방법

Also Published As

Publication number Publication date
KR100257427B1 (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
EP1011131B1 (en) Methods for enhancing the metal removal rate during the chemical-mechanical polishing process of a semiconductor
US5876508A (en) Method of cleaning slurry remnants after the completion of a chemical-mechanical polish process
US6099662A (en) Process for cleaning a semiconductor substrate after chemical-mechanical polishing
US6171436B1 (en) Apparatus for removing slurry particles
US5972124A (en) Method for cleaning a surface of a dielectric material
US5827781A (en) Planarization slurry including a dispersant and method of using same
US6046112A (en) Chemical mechanical polishing slurry
US5786275A (en) Process of fabricating wiring structure having metal plug twice polished under different conditions
JP3114156B2 (ja) 洗浄方法および装置
KR0183826B1 (ko) 연마공정 후처리용 세정 용액 및 그를 이용하는 세정 방법
JP2008235608A (ja) 研磨方法及び研磨装置
US6227949B1 (en) Two-slurry CMP polishing with different particle size abrasives
US6153526A (en) Method to remove residue in wolfram CMP
JP2001205554A (ja) 研磨装置
US6300246B1 (en) Method for chemical mechanical polishing of semiconductor wafer
US5906949A (en) Chemical-mechanical polishing process
US7297632B2 (en) Scratch reduction for chemical mechanical polishing
US6517416B1 (en) Chemical mechanical polisher including a pad conditioner and a method of manufacturing an integrated circuit using the chemical mechanical polisher
KR100257427B1 (ko) 반도체기판표면을연마하여평탄한표면형상을형성하기위한반도체기판연마방법
US7344989B2 (en) CMP wafer contamination reduced by insitu clean
US6248002B1 (en) Obtaining the better defect performance of the fuse CMP process by adding slurry polish on more soft pad after slurry polish
JP2003179020A (ja) 研磨布テクスチャの転写防止方法
US20060157450A1 (en) Method for improving hss cmp performance
JP4028911B2 (ja) 半導体基板の研磨方法および研磨装置
JP2002270566A (ja) 洗浄液および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090225

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee