KR19980031824A - 반도체 웨이퍼 분석용 시료제작방법 - Google Patents
반도체 웨이퍼 분석용 시료제작방법 Download PDFInfo
- Publication number
- KR19980031824A KR19980031824A KR1019960051386A KR19960051386A KR19980031824A KR 19980031824 A KR19980031824 A KR 19980031824A KR 1019960051386 A KR1019960051386 A KR 1019960051386A KR 19960051386 A KR19960051386 A KR 19960051386A KR 19980031824 A KR19980031824 A KR 19980031824A
- Authority
- KR
- South Korea
- Prior art keywords
- analysis
- specimen
- sample
- semiconductor wafer
- analytical
- Prior art date
Links
- 238000004458 analytical method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract description 21
- 230000000694 effects Effects 0.000 abstract description 3
- 238000012916 structural analysis Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 21
- 239000000523 sample Substances 0.000 description 15
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000538 analytical sample Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005464 sample preparation method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011176 pooling Methods 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/32—Polishing; Etching
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
- G01N33/0095—Semiconductive materials
Landscapes
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Physics & Mathematics (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Food Science & Technology (AREA)
- Medicinal Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Sampling And Sample Adjustment (AREA)
Abstract
웨이퍼 상에 형성된 막질의 구조분석에 정확성을 기할 수 있는 반도체 웨이퍼 분석용 시료제작방법에 관한 것이다.
본 발명은, 일정크기의 분석용 시편을 제작하는 단계, 상기 분석용 시편 하부에 링을 접착시키는 단계 및 상기 분석용 시편 전면을 폴리싱하는 단계를 구비하여 이루어진다.
따라서, 분석용 시편의 두께가 균일하고 넓게 형성되므로 분석공정의 신뢰성이 향상되는 효과가 있다.
Description
본 발명은 반도체 웨이퍼 분석용 시료제작방법에 관한 것으로서, 보다 상세하게는 웨이퍼 상에 형성된 막질의 구조분석에 정확성을 기할 수 있는 반도체 웨이퍼 분석용 시료제작방법에 관한 것이다.
통상, 반도체소자는 확산공정, 산화공정, 금속공정 등이 반복적으로 수행됨에 따라 웨이퍼 상에는 다중의 막질이 형성된다.
그러므로, 반도체소자 제조공정이 진행된 웨이퍼 가운데 임의로 몇장의 웨이퍼를 추출한 후, 시편을 제작하여 웨이퍼 상에 형성된 막질의 구조를 분석하여 웨이퍼의 공정불량여부를 검사하는 분석공정을 진행하고 있다.
상기 분석공정은 통상 투과전자현미경(Transmission Electron Microscopy)을 이용하여 수행하고 있다.
도1은 투과전자현미경을 이용한 종래의 반도체 웨이퍼 분석용 시료제작방법을 설명하기 위한 공정 순서도이다.
도1을 참조하면, 먼저 특정공정이 진행된 웨이퍼를 가로 5 ㎜ 세로 4 ㎜ 정도로 절단하여 2개의 분석용 시편(10)을 제작한다.
이어서, 분석용 시편(10)을 서로 접착시킨다.
이어서, 분석용 시편(10)를 지지하는 다수의 더미용 시편(12)을 상기 분석용 시편(10) 상부 및 하부에 본드를 이용하여 접착하고 130 ℃ 정도의 온도에서 가열한 후, 상온에서 30분 정도의 대기시간을 가진 후, 약 2.3 ㎜ 정도의 두께를 가지도록 수직적으로 분석용 시편(10)을 절단한다.
이어서, 절단된 분석용 시편(10)을 초음파 커터(Ultrasonic Cutter)를 이용하여 원형으로 커팅한다.
이어서, 원형으로 커팅된 분석용 시편(10) 외부에 구리로 만든 링(14)을 끼운다음 딤퍼(Dimper)를 이용하여 상부직경이 500 ㎛ 정도가 되도록 식각하는 딤풀링(Dimpling)공정을 수행한다. 상기 식각된 영역은 상부 직경과 하부 직경이 차이가 나는 우물형상을 하고 있다.
이어서, 이온 밀링(Ion Milling)공정을 수행하여 분석용 시편 내부에 지름 2.3 ㎜ 정도의 구멍(16)을 낸 후, 형성된 구멍(16)의 주변부 약 1.54 ㎜2을 분석함으로서 웨이퍼 상에 형성된 막질의 구조를 분석하는 작업이 이루어진다.
그러나, 시료제작공정 가운데 딤풀링공정 및 이온 밀링공정을 수행하여 지름 2.3 ㎜ 정도의 홀을 형성하기 어렵고, 설령 홀을 형성한다고 해도 홀의 주변부는 곡면형태를 취하고 있으므로 두께 균일도가 불량하여 분석 데이타의 신뢰성이 결여되는 문제점이 있었다.
또한, 웨이퍼 상에 다중 금속막이 형성되어 있을 경우에는 각 금속막의 식각률이 차이가 있어서 상대적으로 높은 식각률을 가지는 금속막은 많이 식각되고 상대적으로 낮은 식각률을 가지는 금속막은 적게 식각되는 문제점이 있었다.
또한, 시료가 딤풀된 원형의 지름이 보통 500 ㎛ 정도이며 최종 시료가 이온 밀링된 후에는 홀이 나므로 최대분석 가능한 면적은 얇은 부위 및 두꺼운 부위를 합쳐서 약 1.54 ㎜2의 면적을 갖는데 차세대 디바이스 분석에 있어서는 좀더 넓고 얇은 부위를 갖는 시료제작이 요구되고 있으나 전술한 요구에 부응하지 못하는 문제점이 있었다.
본 발명의 목적은, 신뢰성이 높은 웨이퍼 분석공정을 진행할 수 있는 반도체 웨이퍼 분석용 시료제작방법을 제공하는 데 있다.
도1은 종래의 반도체 웨이퍼 분석용 시료제작방법을 설명하기 위한 공정 순서도이다.
도2는 본 발명에 따른 반도체 웨이퍼 분석용 시료제작방법의 일 실시예를 설명하기 위한 공정순서도이다.
*도면의 주요부분에 대한 부호의 설명*
10, 20 : 분석용 시편 12, 22 : 더미용 시편
14, 24 : 링 16 : 구멍
26 : 스테이지
상기 목적을 달성하기 위한 본 발명에 따른 반도체 웨이퍼 분석용 시료제작방법은, 일정크기의 분석용 시편을 제작하는 단계, 상기 분석용 시편 하부에 링을 접착시키는 단계 및 상기 분석용 시편 전면을 폴리싱하는 단계를 구비하여 이루어진다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도2는 본 발명에 따른 반도체 웨이퍼 분석용 시료제작방법의 일 실시예를 설명하기 위한 공정순서도이다.
도2를 참조하면, 먼저, 특정공정이 진행된 웨이퍼를 가로 5 ㎜ 세로 4 ㎜ 정도로 절단하여 두개의 분석용 시편(20)을 제작한다.
이어서, 분석용 시편(20)을 서로 접착한다.
이어서, 분석용 시편(20)을 지지하는 다수의 더미용 시편(22)을 상기 분석용 시편(20) 상부 및 하부에 본드를 이용하여 접착하고 130 ℃ 정도의 온도에서 가열한 후, 상온에서 30분 정도의 대기시간을 가진 후, 약 2.3 ㎜ 정도의 두께를 가지도록 수직적으로 분석용 시편(20)을 절단한다.
이어서, 절단된 분석용 시편(20)을 초음파 커터(Ultrasonic Cutter)를 이용하여 원형으로 커팅한다.
이어서, 원형으로 커팅된 분석용 시료(20)의 저면에 구리링 등의 링(24)을 접착시킨다.
이어서, 하부에 링(24)이 부착된 원형의 분석용 시편(20)을 스테이지(26)로 이동시켜 전면 폴리싱(Polishing)한다. 이에 따라서 분석용 시편(20)의 전체 두께는 5 ㎛ 이하로 균일하게 형성되고, 분석면적도 기존의 시료보다 약 2배(3.14 ㎜2)이상 증가된다.
이어서, 폴리싱된 상기 분석용 시편(20)의 전체면적을 투과전자현미경을 이용하여 분석하는 공정이 진행된다.
따라서, 본 발명에 의하면 종래의 딤풀링공정을 생략하고 분석용 시료 전면을 폴리싱함으로서 분석용 시료 전면에 균일도가 향상되고 시료가 얇아져 분석에 정확성을 기할 수 있고, 다중 금속막이 형성된 웨이퍼의 경우에도 전체적으로 얇은 두께를 가지는 양질의 시료를 제작할 수 있는 효과가 있다.
또한, 분석 가능한 면적도 기존의 시료보다 약 2배(3.14 ㎜2)이상 확보가능한 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (1)
- 일정크기의 분석용 시편을 제작하는 단계;상기 분석용 시편 하부에 링을 접착시키는 단계; 및상기 분석용 시편 전면을 폴리싱하는 단계;를 구비하여 이루어지는 반도체 웨이퍼 분석용 시료제작방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051386A KR19980031824A (ko) | 1996-10-31 | 1996-10-31 | 반도체 웨이퍼 분석용 시료제작방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051386A KR19980031824A (ko) | 1996-10-31 | 1996-10-31 | 반도체 웨이퍼 분석용 시료제작방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980031824A true KR19980031824A (ko) | 1998-07-25 |
Family
ID=66519883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960051386A KR19980031824A (ko) | 1996-10-31 | 1996-10-31 | 반도체 웨이퍼 분석용 시료제작방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980031824A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000055166A (ko) * | 1999-02-03 | 2000-09-05 | 정광은 | 전자복사장치에서 저온시 첫 복사 제어 방법 |
-
1996
- 1996-10-31 KR KR1019960051386A patent/KR19980031824A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000055166A (ko) * | 1999-02-03 | 2000-09-05 | 정광은 | 전자복사장치에서 저온시 첫 복사 제어 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10101246B2 (en) | Method of preparing a plan-view transmission electron microscope sample used in an integrated circuit analysis | |
| US20040004186A1 (en) | Method for a plan-view transmission electron microscopy sample preparation technique for via and contact characterization | |
| CN111398325B (zh) | Tem样品制备方法 | |
| CN106289909A (zh) | 制备透射电子显微镜样品的方法 | |
| CA1205576A (en) | Method of manufacturing an integrated circuit device | |
| US6734427B1 (en) | TEM/SEM sample preparation | |
| KR19980031824A (ko) | 반도체 웨이퍼 분석용 시료제작방법 | |
| KR100636029B1 (ko) | 시편 보호막 형성 방법 및 이를 이용한 투과전자현미경분석용 시편 제조 방법 | |
| KR20080058682A (ko) | 투과 전자현미경용 시편 제조방법 | |
| CN104297037A (zh) | 一种tem样品的制备方法 | |
| US5993291A (en) | Specimen block preparation for TEM analysis | |
| US6294396B1 (en) | Monitoring barrier metal deposition for metal interconnect | |
| KR100694580B1 (ko) | 투과 전자현미경 분석용 시편 제조방법 | |
| CN113447339A (zh) | 一种用于pcb孔铜晶粒分析的样品的制备方法 | |
| KR0150675B1 (ko) | 투과전자현미경을 이용한 불량 분석을 위한 시편 제조방법 | |
| KR100620728B1 (ko) | 투과 전자현미경 분석용 시편 제조방법 | |
| KR100588639B1 (ko) | 웨이퍼 테스트용 투과 전자 현미경 시편 제작 방법 | |
| KR100382608B1 (ko) | 투과전자현미경을 위한 시료 제작방법_ | |
| TWI738568B (zh) | 一種故障分析用的半導體試片的製備方法 | |
| KR20050112261A (ko) | 투과전자현미경 분석용 시편의 제작 방법. | |
| US11835492B2 (en) | Method for preparing sample for wafer level failure analysis | |
| KR20070054811A (ko) | 2종의 분석 현미경에 적용되는 분석시편의 제작 방법 | |
| KR20040031279A (ko) | 투과 전자현미경 분석용 시편 제조방법 | |
| US6764573B2 (en) | Wafer thinning techniques | |
| JPH11132922A (ja) | 透過電子顕微鏡用試料とその作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |