KR19980030832A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR19980030832A KR19980030832A KR1019960050312A KR19960050312A KR19980030832A KR 19980030832 A KR19980030832 A KR 19980030832A KR 1019960050312 A KR1019960050312 A KR 1019960050312A KR 19960050312 A KR19960050312 A KR 19960050312A KR 19980030832 A KR19980030832 A KR 19980030832A
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity type
- well
- type impurity
- mask
- semiconductor substrate
- Prior art date
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 있어서, 한 번의 마스크 공정으로 투윈 웰을 형성함으로써 공정 단계를 줄이고 소자의 제조 수율을 향상시킬 수 있는 반도체 소자의 웰 형성방법에 관한 것으로, 제 1 전도 타입 반도체 기판 상에 산화막을 형성하는 단계; 반도체 기판 상에 제 1 전도 타입과 반대인 제 2 전도 타입 불순물을 주입하는 단계; 산화막 상부에 감광막 패턴을 형성하는 단계; 감광막을 마스크로하여 제 1 전도 타입 불순물을 주입하는 단계; 감광막 패턴을 제거하는 단계; 반도체 기판 상에 주입된 제 1 및 제 2 전도 타입 불순물에 대한 드라이브인을 실시하여 제 1 및 제 2 전도 타입의 웰 영역을 형성하는 단계; 및, 산화막을 제거하는 단계를 포함하는 것을 특징으로 하고, 제 2 전도 타입 불순물의 도스량은 제 1 전도타입 불순물의 도스량의 2배인 것을 특징으로 하며, 제 1 전도 타입 불순물은 마스크 패턴 없이 반도체 기판 전면에 이온 주입하는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method for forming a well of a semiconductor device in which a two-well well is formed by a single mask process, thereby reducing process steps and improving production yield. Forming an oxide film on the substrate; Implanting a second conductivity type impurity opposite to the first conductivity type on the semiconductor substrate; Forming a photoresist pattern on the oxide film; Implanting a first conductivity type impurity using the photosensitive film as a mask; Removing the photoresist pattern; Performing drive-in on the first and second conductivity type impurities implanted on the semiconductor substrate to form well regions of the first and second conductivity type; And removing the oxide film, wherein the dose of the second conductivity type impurity is twice the dose of the first conductivity type impurity, and the first conductivity type impurity is a semiconductor without a mask pattern. It is characterized in that the ion implantation on the entire surface of the substrate.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 한 번의 마스크 공정을 통하여 투윈(twin) 웰을 형성할 수 있는 반도체 소자의 웰 형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a well of a semiconductor device capable of forming a twin well through a single mask process.
도 1A 내지 도 1D는 종래의 반도체 소자의 트윈 웰 형성방법을 설명하기 위한 공정 단면도이다.1A to 1D are cross-sectional views for describing a twin well forming method of a conventional semiconductor device.
먼저, 도 1A에 도시된 바와 같이, 반도체 기판(1) 상부에 이온 주입 공정을 위한 소정의 산화막(2)을 형성하고, 그 상부에 이후 P웰 및 N웰의 형성 시 이온 주입 마스크 패턴을 형성시키기 위하여, 포토리소그라피로 소정의 정렬 마스크로서 작용하는 키(Key) 마스크(3) 패턴을 형성한다. 이 키 마스크(3)는 투윈 웰을 형성하기 위한 제 1 마스크이다.First, as shown in FIG. 1A, a predetermined oxide film 2 for an ion implantation process is formed on the semiconductor substrate 1, and an ion implantation mask pattern is formed on the P well and the N well thereafter. In order to do this, photolithography forms a pattern of a key mask 3 which acts as a predetermined alignment mask. This key mask 3 is a first mask for forming the two wells.
이어서, 도시되지는 않았지만 키 마스크(3)를 이용하여 웰이 형성되지 않는 부분의 산화막(2)을 식각하고, 공지된 방법으로 키 마스크(3)를 제거한다.Subsequently, although not shown, the oxide film 2 in the portion where the well is not formed is etched using the key mask 3, and the key mask 3 is removed by a known method.
도 1B에 도시된 바와 같이, 상기 식각 공정에 의해 식각되지 않은 산화막(2) 상부, 즉 웰이 형성될 부분에 포토리소그라피를 통하여 제 2 마스크(4) 패턴을 형성한다. 그런 다음, 제 2 마스크(4)를 이온 주입 마스크로하여 B를 이온 주입 소오스로 하는 P웰 이온 주입 공정을 실시한다.As shown in FIG. 1B, the second mask 4 pattern is formed through photolithography on the oxide film 2 that is not etched by the etching process, that is, the portion where the well is to be formed. Then, a P well ion implantation step is performed in which the second mask 4 is used as an ion implantation mask and B is an ion implantation source.
도 1C에 도시된 바와 같이, 공지된 방법으로 제 2 마스크(2)를 제거하고, 다시 산화막(2) 상부에 포토리소그라피를 통하여 제 3 마스크(5) 패턴을 형성한다. 그런 다음, 제 3 마스크(5)를 이온 주입 마스크로 이용하여 P를 이온 주입 소오스로 하는 N웰 이온 주입 공정을 실시한다.As shown in FIG. 1C, the second mask 2 is removed by a known method, and again the third mask 5 pattern is formed on the oxide film 2 through photolithography. Then, using the third mask 5 as an ion implantation mask, an N well ion implantation process is performed in which P is an ion implantation source.
도 1D에 도시된 바와 같이, 공지된 방법으로 제 3 마스크(5)를 제거한다. 이어서, 상기 이온 주입을 통하여 반도체 기판(1) 상에 주입된 이온에 대한 웰 드라이브 인 공정을 실시하여 P웰(6) 및 N웰(7) 영역을 형성하고, 공지된 방법으로 산화막(2)을 제거하면 반도체 소자의 트윈 웰이 형성된다.As shown in FIG. 1D, the third mask 5 is removed in a known manner. Subsequently, a well drive-in process is performed on the ions implanted on the semiconductor substrate 1 through the ion implantation to form regions of the P well 6 and the N well 7, and the oxide film 2 is well-known. When removing the, twin wells of the semiconductor device are formed.
그러나, 상기한 종래의 투윈웰 형성방법은 P 타입 웰과 N 타입 웰을 형성하기 위하여, 3번씩이나 마스크 공정을 실시해야 하기 때문에, 생산성이 크게 저하될 뿐만 아니라, 거듭되는 마스크 공정으로 인하여 소정의 디펙트가 발생하게 되어 소자의 제조 수율이 저하되는 문제가 있게 된다.However, in the above-described conventional two-win well forming method, since the mask process has to be performed three times in order to form the P type well and the N type well, the productivity is not significantly reduced and the predetermined mask process is repeated due to the repeated mask process. Defect occurs and there is a problem that the manufacturing yield of the device is lowered.
이에, 본 발명은 상기한 문제점을 감안하여 창출된 것으로서, 한 번의 마스크 공정으로 투윈 웰을 형성함으로써 공정 단계를 줄이고 소자의 제조 수율을 향상시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device capable of reducing process steps and improving device manufacturing yield by forming a two-well well in one mask process. .
도 1A 내지 도 1D는 종래의 투윈(twin) 웰 형성방법을 설명하기 위한 공정 단면도.1A to 1D are cross-sectional views illustrating a conventional twin well forming method.
도 2A 내지 도 2C는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 나타낸 공정 단면도.2A to 2C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
11 : 반도체 기판12 : 희생 산화막11: semiconductor substrate 12: sacrificial oxide film
13 : 감광막14 : N 웰13: photosensitive film 14: N well
15 : P 웰15: P well
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 제 1 전도 타입 반도체 기판 상에 산화막을 형성하는 단계; 상기 반도체 기판 상에 상기 제 1 전도 타입과 반대인 제 2 전도 타입 불순물을 주입하는 단계; 상기 산화막 상부에 감광막 패턴을 형성하는 단계; 상기 감광막을 마스크로하여 제 1 전도 타입 불순물을 주입하는 단계; 상기 감광막 패턴을 제거하는 단계; 상기 반도체 기판 상에 주입된 상기 제 1 및 제 2 전도 타입 불순물에 대한 드라이브인을 실시하여 제 1 및 제 2 전도 타입의 웰 영역을 형성하는 단계; 및, 상기 산화막을 제거하는 단계를 포함하는 것을 특징으로 한다.A semiconductor device manufacturing method according to the present invention for achieving the above object comprises the steps of forming an oxide film on a first conductivity type semiconductor substrate; Implanting a second conductivity type impurity opposite to the first conductivity type on the semiconductor substrate; Forming a photoresist pattern on the oxide layer; Implanting first conductivity type impurities using the photoresist as a mask; Removing the photoresist pattern; Performing drive-in on the first and second conductivity type impurities implanted on the semiconductor substrate to form well regions of the first and second conductivity type; And removing the oxide film.
또한, 상기 제 2 전도 타입 불순물의 도스량은 상기 제 1 전도타입 불순물의 도스량의 2배인 것을 특징으로 하고, 상기 제 1 전도 타입 불순물은 마스크 패턴 없이 상기 반도체 기판 전면에 이온 주입하는 것을 특징으로 한다.The dose of the second conductivity type impurity may be twice the dose of the first conductivity type impurity, and the first conductivity type impurity is implanted into the entire surface of the semiconductor substrate without a mask pattern. do.
상기 구성으로 된 본 발명에 의하면, 반도체 기판 전면에 제 1 전도 타입 불순물을 주입 한 후, 마스크 패턴을 이용하여 반도체 기판 상에 제 2 전도 타입 불순물을 상기 제 1 전도 타입 불순물의 2배의 도스량으로 주입함으로써, 한 번에 걸친 마스크 공정으로 투윈 웰을 형성할 수 있게 된다.According to the present invention having the above constitution, after the first conductivity type impurity is injected into the entire surface of the semiconductor substrate, the dose amount of the second conductivity type impurity is twice as large as that of the first conductivity type impurity on the semiconductor substrate using a mask pattern. By injecting into, it is possible to form a two-well well in a single mask process.
[실시예]EXAMPLE
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.
도 2A 내지 도 2C는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.2A to 2C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
먼저, 도 2A에 도시된 바와 같이, P타입 또는 N타입 반도체 기판(11) 상부에 이온 주입 공정을 위한 소정의 희생 산화막(12)을 형성한다. 그런 다음, 반도체 기판(11) 전면에 P를 이온 주입 소오스로 하는 N웰 이온 주입 공정을 실시한다.First, as shown in FIG. 2A, a predetermined sacrificial oxide film 12 for an ion implantation process is formed on the P-type or N-type semiconductor substrate 11. Then, an N well ion implantation process is performed on the entire surface of the semiconductor substrate 11 with P as an ion implantation source.
도 2B에 도시된 바와 같이, 희생 산화막(12) 상부에 감광막(13)을 도포하고, 포토리소그라피를 통하여 P웰 형성을 위한 감광막(13) 마스크 패턴을 형성한다. 그런 다음, 감광막(13) 마스크 패턴을 이온 주입 마스크로하여 B를 이온 주입 소오스로 하는 P웰 이온 주입 공정을 실시한다. 이때, 상기 P웰 이온 주입 공정은 반도체 기판(11) 전면에 주입된 P 영역을 다시 상기 B 영역으로 전환되도록 하기 위하여, 상기 B의 도스 량을 상기 P의 도스량의 2배 정도로하여 실시한다.As shown in FIG. 2B, a photosensitive film 13 is coated on the sacrificial oxide film 12, and a photosensitive film 13 mask pattern for forming a P well is formed through photolithography. Then, a P well ion implantation process is performed in which B is an ion implantation source using the photosensitive film 13 mask pattern as an ion implantation mask. In this case, the P well ion implantation process is performed by making the dose of B about twice as much as the dose of P in order to convert the P region implanted on the entire surface of the semiconductor substrate 11 back to the B region.
그 후, 도시되지는 않았지만, 반도체 기판(11) 상에 이후에 소정의 정렬 마크를 제공하도록, 감광막(13) 마스크를 이용하여 하부의 희생 산화막(12)을 식각한다.Thereafter, although not shown, the lower sacrificial oxide film 12 is etched using the photosensitive film 13 mask so as to provide a predetermined alignment mark later on the semiconductor substrate 11.
도 2C에 도시된 바와 같이, 공지된 방법으로 감광막(13)을 제거하고, 반도체 기판(11) 상에 주입된 이온에 대한 웰 드라이브 인 공정을 실시한다. 이어서, 공지된 방법으로 희생 산화막(12)을 제거함으로써 N웰(14) 및 P웰(15) 영역을 형성한다. 여기서, 상기 희생 산화막(12)의 식각시 도 2C에 자세하게 도시되진 않았지만, 반도체 기판(11)이 소정 부분 트렌치됨에 따라 소정의 정렬 마크가 형성되게 된다.As shown in FIG. 2C, the photosensitive film 13 is removed by a known method, and a well drive-in process for ions implanted on the semiconductor substrate 11 is performed. Subsequently, the N well 14 and P well 15 regions are formed by removing the sacrificial oxide film 12 in a known manner. Although not shown in detail in FIG. 2C when the sacrificial oxide layer 12 is etched, a predetermined alignment mark is formed as the semiconductor substrate 11 is partially trenched.
상기 실시예에 의하면, 반도체 기판 전면에 N웰 이온 주입 공정을 실시한 후, 마스크 패턴을 이용하여 P웰 이온 주입 공정을 실시함으로써, 한 번에 걸친 마스크 공정으로 투윈 웰을 형성할 수 있게 된다.According to the above embodiment, the N well ion implantation process is performed on the entire surface of the semiconductor substrate, and then the P well ion implantation process is performed using the mask pattern, thereby forming the two wells by a single mask process.
이에 따라, 공정 단계를 줄일 수 있게 되어 여러 차례의 공정을 통한 디펙트의 발생을 억제할 수 있게 됨으로써 소자의 제조 수율을 향상시킬 수 있을 뿐만 아니라, 생산성을 크게 향상시킬 수 있게 된다.Accordingly, it is possible to reduce the process step to suppress the occurrence of defects through a number of processes to improve the production yield of the device, as well as to significantly improve the productivity.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can variously deform and implement within the range which does not deviate from the technical summary of this invention.
이상 설명한 바와 같이 본 발명에 의하면, 공정 단계를 줄이고 소자의 제조 수율을 향상시킬 수 있는 반도체 소자의 제조방법을 실현할 수 있게 된다.As described above, according to the present invention, it is possible to realize a semiconductor device manufacturing method capable of reducing the process steps and improving the production yield of the device.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960050312A KR19980030832A (en) | 1996-10-30 | 1996-10-30 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960050312A KR19980030832A (en) | 1996-10-30 | 1996-10-30 | Manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980030832A true KR19980030832A (en) | 1998-07-25 |
Family
ID=66316839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960050312A KR19980030832A (en) | 1996-10-30 | 1996-10-30 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980030832A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101395323B1 (en) * | 2013-02-18 | 2014-05-16 | (주) 다알 | Door opening and closing tester |
-
1996
- 1996-10-30 KR KR1019960050312A patent/KR19980030832A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101395323B1 (en) * | 2013-02-18 | 2014-05-16 | (주) 다알 | Door opening and closing tester |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100239402B1 (en) | Method for manufacturing semiconductor device | |
KR100268920B1 (en) | Method for manufacturing of semiconductor device | |
KR19980030832A (en) | Manufacturing method of semiconductor device | |
KR19980030516A (en) | Well Forming Method of Semiconductor Device | |
KR100224786B1 (en) | Method of manufacturing dual gate of semiconductor device | |
KR20050069111A (en) | Method for fabricating self-alinged bipolar transistor | |
KR100258881B1 (en) | Method for manufacturing semiconductor device | |
KR100232212B1 (en) | Method of manufacturing semiconductor device | |
KR100897474B1 (en) | Method for Fabricating Bipolar Transistor | |
KR960000228B1 (en) | Making method of ldd structure using photo-resist | |
KR0155894B1 (en) | Method of fabricating twin well | |
KR0179019B1 (en) | Fabricating method of high voltage device | |
KR100198632B1 (en) | Manufacturing method of semiconductor device | |
KR100354869B1 (en) | Method for forming a isolation film | |
KR100236104B1 (en) | Semiconductor device making method | |
KR100239455B1 (en) | Method for fabricating semiconductor device | |
KR19980048209A (en) | Semiconductor device and manufacturing method | |
KR100226743B1 (en) | Method of forming a device isolation film of semiconductor device | |
KR100218372B1 (en) | Method of manufacturing dual gate of semiconductor device | |
JPS60240131A (en) | Manufacture of semiconductor device | |
KR0151190B1 (en) | Transistor | |
KR100198672B1 (en) | Method for forming double isolation region of bipolar transistor | |
KR100290877B1 (en) | Method for coating semiconductor device | |
KR970006740B1 (en) | Method for manufacturing thin film transistor | |
KR100226856B1 (en) | Manufacturing method of a mesfet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |