KR19980028369A - Device Separator Formation Method of Semiconductor Device - Google Patents

Device Separator Formation Method of Semiconductor Device Download PDF

Info

Publication number
KR19980028369A
KR19980028369A KR1019960047415A KR19960047415A KR19980028369A KR 19980028369 A KR19980028369 A KR 19980028369A KR 1019960047415 A KR1019960047415 A KR 1019960047415A KR 19960047415 A KR19960047415 A KR 19960047415A KR 19980028369 A KR19980028369 A KR 19980028369A
Authority
KR
South Korea
Prior art keywords
film
oxide
oxide film
forming
device isolation
Prior art date
Application number
KR1019960047415A
Other languages
Korean (ko)
Inventor
김승준
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960047415A priority Critical patent/KR19980028369A/en
Publication of KR19980028369A publication Critical patent/KR19980028369A/en

Links

Landscapes

  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자 분리막 형성방법에 관한 것으로, 얕은 트랜치를 이용한 소자분리 공정중 소자 분리영역으로 예정된 질화막 식각시 반도체 기판을 함께 식각함에 의해 트랜치를 형성하지않고, 소자 분리영역으로 예정된 영역의 질화막이 제거된 부위 양 측벽에 형성시킨 산화막 스페이서를 이용하여 하부의 노출된 반도체 기판을 식각하여 트랜치를 형성함으로써, 게이트 산화막 성장후에 단이 형성된 종래의 게이트 산화막으로 형성되지 않고 양호한 형상의 게이트 산화막이 얻어지도록 하여 높은 게이트 전압에도 정상적인 소자의 동작이 이뤄질 수 있게 하여 반도체 소자의 신뢰성을 향상시킬 수 있다.The present invention relates to a method of forming a device isolation layer of a semiconductor device, wherein during the device isolation process using a shallow trench, the semiconductor substrate is not etched by etching the semiconductor substrate together when the nitride film is etched as the device isolation region. By etching the lower exposed semiconductor substrate using oxide spacers formed on both sidewalls of the nitride removed region, a trench is formed to form a gate oxide film having a good shape without forming a conventional gate oxide film having a stage formed after the gate oxide film growth. It is possible to achieve the operation of the normal device even at a high gate voltage to improve the reliability of the semiconductor device.

Description

반도체 소자의 소자 분리막 형성방법Device Separator Formation Method of Semiconductor Device

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 특히 얕은 트랜치(shallow trench)를 이용하여 소자분리막을 형성하는 소자분리공정에서 산화막 스페이서를 이용하여 트랜치를 형성한 후 게이트 산화막을 형성함으로써 게이트 산화막 성장이후에도 정상적인 소자의 동작이 이뤄지도록 하여 반도체 소자의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation film of a semiconductor device. In particular, in the device isolation process of forming a device isolation film using a shallow trench, a gate oxide film is formed by forming a gate oxide film using a trench using an oxide spacer. The present invention relates to a method of forming a device isolation film of a semiconductor device capable of improving the reliability of a semiconductor device by allowing a normal device operation to be performed even after growth.

얕은 트랜치를 이용하여 반도체 소자 분리막을 형성하는 종래의 기술에 대해 첨부 도면을 참조하여 살펴보기로 한다.A conventional technique for forming a semiconductor device isolation layer using a shallow trench will be described with reference to the accompanying drawings.

도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 소자분리막 형성 공정단계를 도시한 단면도이다.1A to 1F are cross-sectional views illustrating a device isolation film forming process step of a semiconductor device according to the prior art.

도 1a를 참조하면, 반도체 기판(1)상에 패드 산화막(3), 질화막(5)을 차례로 형성하고, 상기 질화막(5)상부에 감광막 패턴(7)을 형성한다.Referring to FIG. 1A, a pad oxide film 3 and a nitride film 5 are sequentially formed on the semiconductor substrate 1, and a photosensitive film pattern 7 is formed on the nitride film 5.

다음 상기 감광막 패턴(7)을 이용하여 하부의 질화막(5), 패드 산화막(3)을 식각하되, 이때 반도체 기판(1)도 일정깊이 식각하여 트랜치(10)를 형성 한다.Next, the lower nitride layer 5 and the pad oxide layer 3 are etched using the photoresist pattern 7, but the semiconductor substrate 1 is also etched at a predetermined depth to form the trench 10.

도 1b를 참조하면, 감광막(7)를 제거한 후 전체 구조 상부에 산화막(9)을 증착한다.Referring to FIG. 1B, an oxide film 9 is deposited on the entire structure after removing the photosensitive film 7.

도 1c를 참조하면, 평탄화 식각공정 또는 시.엠.피(Chemical Mechanical Polishing: 이하 CMP 라 함.) 공정으로 상기 증착된 산화막(9)을 평탄화 시킨다.Referring to FIG. 1C, the deposited oxide layer 9 is planarized by a planarization etching process or a chemical mechanical polishing (CMP) process.

도 1d를 참조하면, 노출된 질화막(5)을 식각하여 제거한다.Referring to FIG. 1D, the exposed nitride film 5 is etched and removed.

도 1e를 참조하면, 게이트 산화막(3)을 성장시킨다. 이때 성장된 게이트 산화막(3)과 산화막(9)을 채워진 트랜치(10)의 경계부에서는 도 1f에 도시한 것 처럼, 턱(A 부)이 형성된다.Referring to FIG. 1E, the gate oxide film 3 is grown. At this time, a jaw (part A) is formed at the boundary between the grown gate oxide film 3 and the trench 10 filled with the oxide film 9, as shown in FIG. 1F.

상기와 같은 형상으로 게이트 산화막(3)이 성장될 경우에는 저 전압에도 게이트 산화막(3)이 쉽게 파괴되어 반도체 소자의 신뢰성을 저하시키게 되는 문제점이 있다.When the gate oxide film 3 is grown in the above shape, the gate oxide film 3 is easily destroyed even at a low voltage, thereby lowering the reliability of the semiconductor device.

따라서 본 발명은 상기의 문제점을 해결하기 위하여 질화막 식각시 트랜치를 형성하지 않고 산화막 스페이서를 노출된 질화막 양 측벽에 형성시킨 다음 산화막 스페이를 이용하여 하부의 노출된 반도체 기판을 식각하여 트랜치를 형성함으로써 양호한 형태의 게이트 산화막을 형성하여 높은 게이트 전압에도 정상적인 소자의 동작이 이뤄질 수 있는 반도체 소자의 소자 분리막 형성방법을 제공함에 그 목적이 있다.Therefore, in order to solve the above problems, the present invention is advantageous by forming oxide spacers on both exposed sidewalls of the nitride nitride layer without forming trenches during the etching of the nitride layer, and then etching the lower exposed semiconductor substrate using the oxide spacer to form a trench. It is an object of the present invention to provide a method of forming a device isolation layer of a semiconductor device in which a normal operation of a device may be performed even at a high gate voltage by forming a gate oxide film having a shape.

도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 소자분리막 제조 공정도1A to 1F illustrate a process of fabricating an isolation layer of a semiconductor device according to the related art.

도 2a 내지 도 2g는 본 발명의 기술에 따른 반도체 소자의 소자분리막 제조 공정도2A through 2G are diagrams illustrating a process of fabricating an isolation layer of a semiconductor device according to the present disclosure.

* 도면의 주요부분에 대한 설명* Description of the main parts of the drawings

1,21 : 반도체 기판 3,23 : 패드 산화막1,21: semiconductor substrate 3,23: pad oxide film

5,25 : 질화막 7,27 : 감광막5,25 nitride film 7,27 photosensitive film

9,31 : 산화막 28 : 스페이서 형성용 산화막9,31 oxide film 28 oxide film for spacer formation

29 : 산화막 스페이서29: oxide film spacer

상기 목적을 달성하기위한 본 발명의 소자 분리막 형성방법에 의하면, 반도체 기판 상부에 패드 산화막, 질화막을 차례로 증착하는 단계와, 상기 질화막 상부에 소자 분리용 마스크를 형성하는 단계와, 상기 소자 분리 마스크를 이용하여 소자분리 영역으로 예정된 영역의 질화막을 식각하는 단계와, 전체 구조 상부에 소정두께의 산화막을 형성하는 단계와, 상기 산화막을 식각하여 상기 질화막의 양측벽에 산화막 스페이서를 형성하는 단계와, 상기 산화막 스페이서를 이용하여 하부에 노출된 반도체 기판을 식각하여 소정깊이의 트랜치를 형성하는 단계와, 전체 구조 상부에 산화막을 증착하여 상기 트랜치 내부를 채우는 단계와, 평탄화 식각공정으로 상부의 산화막을 평탄화하는 단계와, 상기 평탄화 식각으로 노출된 질화막을 제거하는 단계와, 크리닝 공정후 게이트 산화막을 성장시키는 단계로 구성되는 것을 특징으로 한다.According to the device isolation film forming method of the present invention for achieving the above object, the step of depositing a pad oxide film, a nitride film on the semiconductor substrate in turn, forming a device isolation mask on the nitride film, and the device isolation mask Etching the nitride film of the region intended as the device isolation region, forming an oxide film having a predetermined thickness on the entire structure, etching the oxide film to form oxide spacers on both sidewalls of the nitride film, and Etching the semiconductor substrate exposed to the lower portion using an oxide spacer to form a trench having a predetermined depth, depositing an oxide layer over the entire structure to fill the trench, and planarizing the oxide layer on the upper portion by a planarization etching process. Removing the nitride film exposed by the planarization etching; After the turning step is characterized in that consisting of a step of growing a gate oxide film.

이하 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 상세한 설명을 하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2g는 본 발명의 방법에 따른 반도체 소자의 소자분리막 제조공정 단계를 도시한 단면도이다.2A to 2G are cross-sectional views illustrating a process of fabricating an isolation layer of a semiconductor device in accordance with the method of the present invention.

도 2a를 참조하면, 반도체 기판(21) 상부에 패드 산화막(23), 질화막(25)을 순서대로 증착한다.Referring to FIG. 2A, a pad oxide film 23 and a nitride film 25 are sequentially deposited on the semiconductor substrate 21.

다음 상기 질화막(25) 상부에 소자 분리용 마스크(27)를 형성한다.Next, a device isolation mask 27 is formed on the nitride film 25.

도 2b를 참조하면, 상기 소자 분리 마스크(27)를 이용하여 소자분리영역으로 예정된 영역의 질화막(25)을 식각한다.Referring to FIG. 2B, the nitride film 25 in the region intended as the device isolation region is etched using the device isolation mask 27.

다음 전체 구조 상부에 소정두께의 산화막(28)을 증착한다.Next, an oxide film 28 having a predetermined thickness is deposited on the entire structure.

이때, 상기 상기 소자분리 영역으로 예정된 부위의 질화(25)막 식각후 스페이서 형성을 위해 증착되는 산화막(28)의 두께는 150∼1500Å로 한다.In this case, the thickness of the oxide film 28 deposited to form a spacer after the nitride 25 film is etched to the device isolation region is 150 to 1500 mW.

도 2c를 참조하면, 상기 산화막(28)을 식각하여 상기 질화막(25)의 측벽에 산화막(28)을 잔류시켜 산화막 스페이서(29)를 형성한다.Referring to FIG. 2C, the oxide film 28 is etched to leave the oxide film 28 on the sidewall of the nitride film 25 to form an oxide film spacer 29.

다음 상기 산화막 스페이서(29)를 이용하여 노출된 반도체 기판(21)을 식각하여 소정깊이의 트랜치(30)를 형성한다.Next, the exposed semiconductor substrate 21 is etched using the oxide spacer 29 to form a trench 30 having a predetermined depth.

이때, 상기 산화막 스페이서(29) 일측 하부의 길이(B)는 150∼1500Å로 한다.At this time, the length B of one side lower portion of the oxide spacer 29 is set to 150 to 1500 mW.

도 2d를 참조하면, 전체 구조 상부에 산화막(31)을 증착하여 트랜치(30)내부를 채운다.Referring to FIG. 2D, an oxide film 31 is deposited on the entire structure to fill the inside of the trench 30.

한편, 상기 트랜치 형성후 전체 구조 상부에 산화막(31)을 형성하는 단계에서, 전체구조 상부에 산화막(31)을 증착하기전 산화막 스페이서(29)를 별도로 제거한 다음, 소자특성을 향상시키기 위해 이온주입 공정을 실시한 후 산화막(31)을 증착할 수도 있다.Meanwhile, in the step of forming the oxide film 31 over the entire structure after the trench formation, the oxide spacer 29 is separately removed before the oxide film 31 is deposited over the entire structure, and then ion implanted to improve device characteristics. After the process, the oxide film 31 may be deposited.

도 2e를 참조하면, 평탄화 식각 또는 CMP 공정을 이용하여 상부의 산화막(31)을 평탄화 한다.Referring to FIG. 2E, the upper oxide layer 31 is planarized by using a planarization etching or a CMP process.

이때, 상기 평탄화 식각 후, 산화막(31)과 질화막(23)은 같은 높이로 형성되어 함께 노출된다.In this case, after the planarization etching, the oxide layer 31 and the nitride layer 23 are formed at the same height and exposed together.

도 2f를 참조하면, 노출된 질화막(23)을 제거한다.Referring to FIG. 2F, the exposed nitride film 23 is removed.

도 2g를 참조하면, 크리닝(cleaning) 공정을 거친 후 게이트 산화막(23)을 성장시킨다.Referring to FIG. 2G, the gate oxide layer 23 is grown after a cleaning process.

상기 성장된 게이트 산화막(23)에서는 상기 종래의 형성된 게이트 산화막(도 1e 의 3)에서와 같이 턱이 진 형상이 되지 않고 정상적으로 성장된 형상을 하고 있음을 알 수 있다.It can be seen that the grown gate oxide film 23 has a shape in which the jaw is normally grown, rather than a chin, as in the conventional gate oxide film (3 in FIG. 1E).

이상 상술한 바와같이, 본 발명의 방법에 따라 얕은 트랜치를 이용한 소자분리 공정중 소자 분리영역으로 예정된 부위의 질화막 식각시 트랜치를 함께 형성하지 않고, 식각된 질화막 양측벽에 형성시킨 산화막 스페이서를 이용하여 하부의 노출된 반도체 기판을 식각하여 트랜치를 형성함으로써, 게이트 산화막 성장후에도 단이 형성된 종래의 게이트 산화막으로 형성되지 않고 양호한 형상의 게이트 산화막이 얻어지도록하여 높은 게이트 전압에도 정상적인 소자의 동작이 이뤄질 수 있게 하여 반도체 소자의 신뢰성을 향상시킬 수 있다As described above, the oxide spacers formed on both sidewalls of the etched nitride film are not formed when the nitride film is etched into the device isolation region during the device isolation process using the shallow trench according to the method of the present invention. By forming the trench by etching the exposed semiconductor substrate in the lower portion, the gate oxide film having a good shape can be obtained without forming a conventional gate oxide film having a stage even after the gate oxide film growth so that normal operation of the device can be achieved even at a high gate voltage. It is possible to improve the reliability of the semiconductor device

Claims (5)

반도체 기판 상부에 패드 산화막, 질화막을 차례로 증착하는 단계와, 상기 질화막 상부에 소자 분리용 마스크를 형성하는 단계와, 상기 소자 분리 마스크를 이용하여 소자분리 영역으로 예정된 영역의 질화막을 식각하는 단계와, 전체 구조 상부에 소정두께의 산화막을 형성하는 단계와, 상기 산화막을 식각하여 상기 질화막의 양측벽에 산화막 스페이서를 형성하는 단계와, 상기 산화막 스페이서를 이용하여 하부에 노출된 반도체 기판을 식각하여 소정깊이의 트랜치를 형성하는 단계와,전체 구조 상부에 산화막을 증착하여 상기 트랜치 내부를 채우는 단계와, 평탄화 식각공정으로 상부의 산화막을 평탄화하는 단계와, 상기 평탄화 식각으로 노출된 질화막을 제거하는 단계와, 크리닝 공정후 게이트 산화막을 성장시키는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.Depositing a pad oxide film and a nitride film on the semiconductor substrate in order, forming a device isolation mask on the nitride film, etching the nitride film in a region intended as an device isolation region by using the device isolation mask; Forming an oxide film having a predetermined thickness over the entire structure, etching the oxide film to form oxide spacers on both sidewalls of the nitride film, and etching a semiconductor substrate exposed to the lower portion using the oxide spacers to a predetermined depth. Forming a trench in the trench; depositing an oxide layer over the entire structure to fill the trench; planarizing the oxide layer on the planar etching process; removing the nitride layer exposed by the planarization etching process; And growing a gate oxide film after the cleaning process. Isolation film forming method of the semiconductor device. 제 1항에 있어서, 상기 소자분리 영역으로 예정된 부위의 질화막 식각후 스페이서 형성을 위해 증착되는 산화막의 두께는 150∼1500Å인것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein a thickness of an oxide layer deposited to form a spacer after the nitride layer is etched into the device isolation region is 150 to 1500 kW. 제 1항에 있어서, 상기 산화막 스페이서 일측 하부의 길이(B)는 150~1500Å인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein the length B of one lower side of the oxide spacer is 150 μm to 1500 μm. 제 1항에 있어서, 상기 트랜치 형성 공정후 전체구조 상부에 산화막증착시 산화막 스페이서를 별도로 제거한 다음, 이온주입 공정을 실시한 후 산화막을 증착하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The method of claim 1, wherein after the trench forming process, the oxide spacer is separately removed when the oxide film is deposited on the entire structure, and the oxide film is deposited after the ion implantation process. 제 1항에 있어서, 상기 평탄화공정으로 CMP 공정을 이용하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.2. The method of claim 1, wherein a CMP process is used as the planarization process.
KR1019960047415A 1996-10-22 1996-10-22 Device Separator Formation Method of Semiconductor Device KR19980028369A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960047415A KR19980028369A (en) 1996-10-22 1996-10-22 Device Separator Formation Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960047415A KR19980028369A (en) 1996-10-22 1996-10-22 Device Separator Formation Method of Semiconductor Device

Publications (1)

Publication Number Publication Date
KR19980028369A true KR19980028369A (en) 1998-07-15

Family

ID=66290017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960047415A KR19980028369A (en) 1996-10-22 1996-10-22 Device Separator Formation Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR19980028369A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325607B1 (en) * 1999-05-27 2002-02-25 황인길 Shallow trench isolation manufacturing method
KR20030056661A (en) * 2001-12-28 2003-07-04 동부전자 주식회사 Method for providing an isolated device in a shallow trench isolation process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325607B1 (en) * 1999-05-27 2002-02-25 황인길 Shallow trench isolation manufacturing method
KR20030056661A (en) * 2001-12-28 2003-07-04 동부전자 주식회사 Method for providing an isolated device in a shallow trench isolation process

Similar Documents

Publication Publication Date Title
US6174785B1 (en) Method of forming trench isolation region for semiconductor device
KR100355776B1 (en) Process for manufacturing patterned silicon-on-insulator layers with self-aligned trenches and resulting product
KR100256830B1 (en) Method for forming planarized field isolation regions
JPH10144782A (en) Method for forming division area
KR19980028369A (en) Device Separator Formation Method of Semiconductor Device
KR100402100B1 (en) Method for fabricating element isolating film of semiconductor device and structure of the same
KR100756774B1 (en) Manufacturing method for semiconductor device
KR100383758B1 (en) Method of forming an isolation layer in a semiconductor device
KR100641922B1 (en) Semiconductor device and method for manufacturing the same
KR20010060988A (en) Manufacturing method for isolation in semiconductor device
US6852606B1 (en) Method for forming isolation layer of semiconductor device and semiconductor device
KR100607762B1 (en) Method for forming shallow trench isolation of semiconductor element
KR20000045299A (en) Method for manufacturing semiconductor device
KR100209927B1 (en) Method for isolating semiconductor device
KR0142984B1 (en) Method of forming the elements isolation film on the semiconductor device
KR100205328B1 (en) Method for forming isolation film of semiconductor device
KR100338943B1 (en) Method for forming isolation region of semiconductor device
KR100309810B1 (en) Method of forming an isolation layer in a semiconductor device
KR100319625B1 (en) Fabricating method of semiconductor device
KR20010003615A (en) A method for forming trench type isolation layer in semiconductor device
KR100223911B1 (en) Method of forming an element isolation film in a semiconductor device
KR100329607B1 (en) Method for forming isolation layer in semiconductor device
KR970009273B1 (en) Method for forming the field oxide on the semiconductor element
KR100480896B1 (en) Method for manufacturing STI of semiconductor device
KR100567027B1 (en) Method for minimizing hump in shallow trench isolation

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination