KR19980028355A - 반도체 장치에서 패킷 프로토콜에 의한 데이타 전송 방법 - Google Patents

Abstract

본 발명은 반도체 장치에서 패킷 프로토콜에 의한 데이타 전송 방법에 관한 것으로, 특히 차세대 고속 데이타 전송을 위한 반도체 장치에서 전송되는 패킷의 전체 데이타 사이즈를 반도체 장치 동작 모드에 따라 가변적인 데이타 사이즈로 전송되도록 하므로써, 고속의 데이타 전송을 가능케 함과 동시에, 상기 가변적인 패킷 사이즈에 따라 상기 패킷 데이타를 저장하는 저장수단 또한 부분적으로 동작시키므로써, 전력 소모를 감소시키는 반도체 장치에서 패킷 프로토콜에 의한 데이타 전송 방법에 관한 것이다.

Description

반도체 장치에서 패킷 프로토콜에 의한 데이타 전송 방법

본 발명은 반도체 장치에서 패킷 프로토콜에 의한 데이타 전송 방법에 관한 것으로, 특히 차세대 고속 데이타 전송을 위한 반도체 장치에서 전송되는 패킷의 전체 데이타 사이즈를 반도체 장치 동작 모드에 따라 가변적인 데이타 사이즈로 전송되도록 하므로써, 고속의 데이타 전송을 가능케 함과 동시에 소비 전력을 감소시키는 반도체 장치에서 패킷 프로토콜에 의한 데이타 전송 방법에 관한 것이다.

일반적으로 반도체 장치의 메모리 셀을 동작시키기 위해서는 동작시키고자 하는 셀을 선택하여야 하는 바, 이러한 일련의 동작을 명령하기 위해 전송하는 데이타는 디-램의 경우 대표적인 신호는 라스(RAS) 신호가 입력된 후 입력되는 어드레스를 로우 어드레스로 인지하고, 그 다음 카스(CAS) 신호가 입력된 후 입력되는 어드레스를 컬럼 어드레스로 인지하여 구동시키고자 하는 셀을 설정하였다.

그리고 현재에는 고속의 동작을 요하는 차세대 메모리에서 사용하는 패킷 데이타 전송방식이 있는 바, 이는 셀을 설정하는데 있어 필요로 되는 데이타를 패킷화하여 전송하는 방식이다.

종래 패킷 포맷을 도면을 참조하여 설명하면 도 1에 도시된 바와 같이, 먼저 전체 메모리 소자 내의 복수의 슬레이브 중 하나를 선택하는 슬레이브 식별 번호(ID 데이타)가 실리고, 그 다음은 동작에 따른 명령어와 뱅크를 구분하는 명령어가 실리며, 그 다음은 워드라인을 선택하기 위한 로우 어드레스가 실리고, 그 다음은비트 라인을 선택하기 위한 컬럼 어드레스가 실린다.

상기와 같은 포맷으로 구성된 패킷이 전송되면 메모리 소자는 설정된 셀을 통해 일련의 동작을 하게 되는 바, 이때 연속적으로 입력되는 상기 패킷 데이타 중 로우 어드레스가 현재 동작 중인 셀의 로우 어드레스와, 일치하지 않는 어드레스로 입력되면 이를 미스(MISS)모드라 칭하며, 이 미스 모드는 패킷의 입력에 따라 설정된 셀에서 출력 데이타가 나오는데 까지 소요되는 시간이 매우 긴편이다.

반대로 현재 동작 중인 셀의 로우 어드레스와, 상기 패킷 데이타의 로우 어드레스가 동일한 어드레스로 입력되면 이를 히트(HIT)모드라 칭하며, 이 모드는 패킷의 입력에 따라 설정된 셀에서 출력 데이타가 나오는데 까지 소요되는 시간이 매우 짧은 편이다.

그리고 상기 각 모드 내에서 특별히 기타 데이타에 의해 동작되는 모드를 스페셜(SPECIAL) 모드라 칭한다.

그런데 현재 사용하고 있는 반도체 소자에서 행해지고 있는 동작이 로우 어드레스는 일정기간 동안 변하지 않고 컬럼 어드레스만 변하는 상태에서 행해지는 동작(예 : 블럭 라이트 등)인 상기 히트 모드 상태라고 가정한다면, 종래와 같은 패킷 포맷으로 데이타를 전송할시 비효율적인 점이 있다.

이는 히트 모드일 경우에는 로우 어드레스가 변하지 않기 때문에 로우 어드레스를 패킷에 실을 필요가 엾는데, 종래에는 히트 모드일 경우나 미스 모드일 경우 모두에 동일한 패킷 포맷으로 데이타를 전송하므로써, 불필요한 로우 어드레스가 입력되는 시간 만큼 데이타 출력 속도가 지연되는 것이다.

그리고 상기 로우 어드레스의 입력로 인해 패킷 입력을 위해 사용되는 버퍼수단이 항상 동작되어야 하므로써, 그 만큼 전력을 소모하는 문제점이 있다.

본 발명에서는 상기에 기술한 바와 같은 종래 문제점을 해결하기 위해, 각 모드에 따라 입력되는 패킷의 포맷을 다르게 하여 패킷의 전체 데이타 사이즈를 가변시키므로써, 불필요한 데이타의 전송을 제거하여 고속 동작이 가능게 하는데 목적이 있다.

본 발명의 다른 목적은 상기와 같은 포맷으로 송신되는 패킷을 수신하는 측의 버퍼 수단을, 패킷의 포맷에 따라 가변적으로 동작시켜 전력 소모를 감소시키데 있다.

도 1은 반도체 장치에서 송신되는 데이타의 일반적인 패킷 포맷도.

도 2는 본 발명에 의해 제시된 패킷 포맷 중 미스 모드일 경우 송신되는 패킷 포맷도.

도 3은 본 발명에 의해 제시된 패킷 포맷 중 히트 모드일 경우 송신되는 패킷 포맷도.

도 4는 본 발명에 의해 제시된 패킷 포맷 중 히트모드에 속한 스페셜 모드일 경우 송신되는 패킷 포맷도.

도 5는 본 발명에 의한 패킷으로 송신된 데이타를 저장하는 버퍼 구조도.

도 6은 본 발명에 의한 패킷으로 송신된 데이타를 저장하는 버퍼 구조의 다른 실시예도.

* 도면의 주요부분에 대한 부호의 설명

1 : 로우 어드레스 버퍼 2 : 컬럼 어드레스 버퍼

3 : 공유 버퍼 4 : 제 1 스위치 수단

5 : 제 2 스위치 수단 6 : 제 1 래치 수단

7 : 제 2 래치 수단

상기와 같은 목적을 달성하기 위해 본 발명에서는 반도체 장치의 데이타 전송 방법에 있어서, 반도체 장치의 고속 동작을 위해, 반도체 장치 내의 복수개의 메모리 셀 중 특징 셀을 선택하기 위해 전송하는 패킷의 전체 데이타 사이즈를, 현재 반도체 장치에서 동작되고 있는 모드 상태에 따라 가변적인 패킷 데이타 사이즈로 전송하는 것을 특징으로 한다.

또한 상기와 같은 제 2 목적을 달성하기 위해, 반도체 장치가 히트 모드로 동작되고 있는 경우 상기 전송방법 의해 전송된 패킷을 저장하는 저장수단을, 상기패킷 포맷에 따라 전체 저장수단 중 로우 어드레스를 입력받는 저장 수단을 오프시켜, 저장 수단의 부분적인 동작이 이루어지도록 하므로써, 전체 전력 소모를 감소시키는 것을 특징으로 한다.

상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 2는 본 발명에 의해 제시된 패킷 포맷도로써, 미스 모드일시 입력되는 패킷 포맷도이다.

포맷 순서는 먼저 전체 메모리 소자 내의 복수의 슬레이브 중 하나를 선택하는 슬레이브 식별 번호(ID 데이타)가 실리고, 그 다음은 동작에 따른 명령어와 뱅크를 구분하는 명령어가 실리며, 그 다음은 비트라인을 선택하기 위한 컬럼 어드레스가 실리고, 그 다음은 워드 라인을 선택하기 위한 로우 어드레스가 실린다.

이와 같은 포맷은 패킷의 노말 사이즈에 해당하는 포맷으로써, 종래와 비교하면 로우 어드레스와 컬럼 어드레스가 패킷에 실리는 순서가 변한 것이다.

도 3은 본 발명에 의해 제시된 패킷 포맷도로써, 히트 모드일시 입력되는 패킷 포맷도이다.

포맷 순서는 먼저 전체 메모리 소자 내의 복수의 슬레이브 중 하나를 선택하는 슬레이브 식별 번호(ID 데이타)가 실리고, 그 다음은 동작에 따른 명령어와 뱅크를 구분하는 명령어가 실리며, 그 다음은 비트라인을 선택하기 위한 컬럼 어드레스가 실린다.

이와 같은 포맷은 패킷의 노말 사이즈에서 로우 어드레스 데이타를 제의한 사이즈이다.

이처럼 히트 모스시에는 로우 어드레스를 전송하지 않으므로써, 데이타의 출력시간을 지연시키는 것을 방지하는 잇점이 있는 바, 이 입력 버퍼의 사용은 로우 어드레스에 대한 버퍼를 구동시키지 않아도 되므로 그 만큼 전력 소모를 감소시킨다.

이에 대한 상세한 설명은 하기에서 입력 버퍼 구성에 대한 설명을 할때 언급하기로 하겠다.

도 4는 본 발명에 의해 제시된 패킷 포맷도로써, 스페셜 모드일시 입력되는 패킷 포맷도이다.

포맷 순서는 먼저 전체 메모리 소자 내의 복수의 슬레이브 중 하나를 선택하는 슬레이브 식별 번호(ID 데이타)가 실리고, 그 다음은 동작에 따른 명령어와 뱅크를 구분하는 명령어가 실리며, 그 다음은 스페셜 모드로 동작하기위한 스페셜 모드 데이타가 실린다.

이 스페셜 모드는 상기 히트 모드상에서 수행되는 스페셜 모드로써 역시 로우 어드레스는 입력되지 않는다.

참고로 상기 패킷에 실리는 데이타는 평균 8비트 데이타로 실리며, 데이타의 오류 검출을 위해 각 데이타의 마지막 비트에 패리티 비트를 첨가하여 9비트 데이타로 실리며, 데이타의 양에 따라 8(비트) * N(N은 자연수), 또는 9(비트) * N(N은 자연수)의 양으로 실리게 된다.

또한 상기 패킷은 일정크기의 폭인 M 비트를 갖는 버스를 통해 메모리 부분에 입력되는데 이때 입력되는 신호의 레벨은 'TTL'레벨이거나, 일정 기준 전위를 중심으로 작은 량의 진폭을 갖게 되어 전체적인 신호의 진폭이 'TTL' 레벨의 진폭보다 작은 경우 모두 가능하며, 상기 버스에는 직렬의 저항을 연결하여 버스를 통한 신호가 일정기준 전위를 가질 수 있도록 한다.

도 5는 본 발명에 의해 제시된 패킷 포맷에 따라 사용되는 입력 버퍼의 구조를 나타내는 블럭도로, 로우 어드레스가 입력되면 이를 저장하는 로우 어드레스 버퍼(1)와, 컬럼 어드레스가 입력되면 이를 저장하는 컬럼 어드레스 버퍼(2)를 포함하며, 상기 각 저장된 어드레스를 각각 내부 로우 및 컬럼 어드레스로 출력한다. 이때 상기 본 발명에 의한 히트 모드를 설명할때 잠시 언급한 바와 있는 버퍼의 부분적인 사용을 상세히 설명하면, 종래에는 모드에 관계없이 컬럼 어드레스와 로우 어드레스가 패킷에 실려 입력되므로 항상 컬럼 어드레스 버퍼(2)와 로우 어드레스 버퍼(1)가 동작하게 된다.

따라서 상기 각 버퍼(2,1)를 구동시키는데 전력이 소모되게 된다.

그러나 본 발명에서는 히트 모드시에는 상기 로우 어드레스가 패킷에서 제외된 상태이기 때문에 로우 어드레스 버퍼(1)는 동작을 시키지 않는다. 이에 따라 종래 두개의 버퍼를 동작시키는데 소모되던 전력이 절반으로 감소되는 잇점이 있는 것이다.

도 6은 본 발명에 의해 제시된 패킷 데이타 전송 방법에 따라 구현된 입력버퍼의 구조를 나타내는 블럭도로, 입력되는 모든 어드레스를 공통으로 저장하는 공유 버퍼(3)와, 상기 공유 버퍼(3)에서 출력되는 어드레스가 로우 어드레스에 대한 데이타일 경우 작동하는 제 1 스위치 수단(4)과, 상기 공유 버퍼(3)에서 출력되는 어드레스가 컬럼 어드레스에 대한 데이타일 경우 작동하는 제 2 스위치 수단(5)과, 상기 제 1 스위치 수단(4)의 동작에 의해 출력되는 데이타를 래치시키는 제 1 래치 수단(6) 및 상기 제 2 스위치 수단(5)의 동작에 의해 출력되는 데이타를 래치시키는 제 2 래치 수단(7)을 포함하며, 상기 각각의 레치 수단(6,7)에서 출력되는 데이타는 각각 내부 로우 어드레스와 내부 컬럼 어드레스로 출력된다.

참고로 상기 각 스위치 수단(4,5)이 어드레스의 종류에 따라 스위칭되는 것은 패킷 내에 실린 데이타에 따라 이미 회로적으로 동작되도록 구현되어 있음은 물론이다.

아울러 본 발명에 의해 제시된 패킷 데이타 전송방식은 모든 반도체 소자에 적용 가능한 방식으로써, 디-램 셀은 물론 래치형으로 구현된 S-램, 전원이 손실되어도 데이타가 손실되지 않는 롬 등, 그 이의의 모든 소자에 적용 가능하다.

이상에서 상세히 설명한 바와 같이 본 발명은 패킷에 실리는 데이타의 순서와, 모드에 따라 필요치 않은 데이타를 패킷에서 제외시켜 반도체 장치의 동작 속도를 향상시킴과 동시에 부분적인 버퍼의 사용으로 전력 소모를 감소시키는 잇점이 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며,당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구위에 속하는 것으로 보아야 할 것이다.

Claims (10)

1. 반도체 장치의 데이타 전송 방법에 있어서, 반도체 장치의 고속 동작을 위해, 반도체 장치 내의 복수개의 메모리 셀 중 특징 셀을 선택하기 위해 전송하는 패킷의 전체 데이타 사이즈를, 현재 반도체 장치에서 동작되고 있는 모드 상태에 따라 가변적인 패킷 데이타 사이즈로 전송하는 것을 특징으로 하는 반도체 장치에서 패킷 프로토콜에 의한 데이타 전송 방법.
2. 제 1 항에 있어서, 상기 패킷의 전체 데이타 사이즈는 미스 모드일 경우 노말 데이타 사이즈로 전송되는 것을 특징으로 하는 반도체 장치에서 패킷 프로토콜에 의한 데이타 전송방법.
3. 제 2 항에 있어서, 상기 미스 모드일 경우 패킷의 포맷은 전체 메모리 소자 내의 복수의 슬레이브 중 하나를 선택하는 슬레이브 식별 번호(ID 데이타)와, 이어 동작에 따른 명령어와 뱅크를 구분하는 명령어와, 이어 비트라인을 선택하기 위한 컬럼 어드레스 및 워드 라인을 선택하기 위한 로우 어드레스를 포함하는 포맷인 것을 특징으로 하는 반도체 장치에서 패킷 프로토콜에 의한 데이타 전송 방법.
4. 제 1 항에 있어서, 상기 패킷의 전체 데이타 사이즈는 히트 모드일 경우 노말 데이타 사이즈에서 로우 어드레스 데이타를 제외시킨 데이타 사이즈로 전송되는 것을 특징으로 하는 반도체 장치에서 패킷 프로토콜에 의한 데이타 전송 방법.
5. 제 4 항에 있어서, 상기 히트 모드일 경우 패킷의 포맷은 전체 메모리 소자 내의 복수의 슬레이브 중 하나를 선택하는 슬레이브 식별 번호(ID 데이타)와, 이어 동작에 따른 명령어와 뱅크를 구분하는 명령어 및 비트라인을 선택하기 위한 컬럼 어드레스를 포함하는 포맷인 것을 특징으로 하는 반도체 장치에서 패킷 프로토콜에 의한 데이타 전송 방법.
6. 제 1 항에 있어서, 상기 패킷의 전체 데이타 사이즈는 히트 모드에 속하는 스페셜 모드일 경우 노말 데이타 사이즈에서 로우 어드레스 데이타를 제외시킨 데이타 사이즈로 전송되는 것을 특징으로 하는 반도체 장치에서 패킷 프로토콜에 의한 데이타 전송 방법.
7. 제 6 항에 있어서, 상기 히트 모드에 속하는 스페셜 모드일 경우 패킷의 포맷은 전체 메모리 소자 내의 복수의 슬레이브 중 하나를 선택하는 슬레이브 식별 번호(ID 데이타)와, 이어 동작에 따른 명령어와 뱅크를 구분하는 명령어 및 스페셜 모드로 동작하기 위한 스페셜 모드 데이타를 포함하는 포맷인 것을 특징으로 하는 반도체 장치에서 패킷 프로토콜에 의한 데이타 전송 방법.
8. 반도체 장치가 히트 모드로 동작되고 있는 경우 제 1 항에 의해 전송된 패킷을 저장하는 저장수단을, 상기 패킷 포맷에 따라 전체 저장수단 중 로우 어드레스를 입력받는 저장 수단을 오프시켜, 저장 수단의 부분적인 동작이 이루어지도록 하므로써, 전체 전력 소모를 감소시키는 것을 특징으로 하는 반도체 장치에서 패킷 프로토콜에 의한 데이타 전송 방법.
9. 제 8 항에 있어서, 상기 저장 수단은 전송된 패킷 데이타 중 로우 어드레스를 수신하여 저장하는 버퍼 수단과, 컬럼 어드레스를 수신하여 저장하는 버퍼 수단을 독립적으로 사용해 입력되는 데이타를 각각 저장하는 것을 특징으로 하는 반도체 장치에서 패킷 프로토콜에 의한 데이타 전송 방법.
10. 제 8 항에 있어서, 상기 저장 수단은 전송된 패킷 데이타 중 로우 어드레스 데이타와 컬럼 어드레스 데이타를 공통으로 저장하는 공유 버퍼를 사용하며, 상기 공유 버퍼수단에서 출력되는 데이타를 반도체 장치의 동작 모드 상태에 따라 동작되는 스위치 수단을 통해 각각 구분시켜 로우 어드레스 래치 수단과 컬럼어드레스 래치 수단으로 출력되도록 하는 것을 특징으로 하는 반도체 장치에서 패킷 프로토콜에 의한 데이타 전송 방법.