KR19980027373A

KR19980027373A - Communication method between processors with shared memory

Info

Publication number: KR19980027373A
Application number: KR1019960046099A
Authority: KR
Inventors: 하문수
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-10-15
Filing date: 1996-10-15
Publication date: 1998-07-15

Abstract

본 발명은 공유메모리를 갖는 송신프로세서와 수신프로세서간의 통신방법에 관한 것으로서, 상기 공유메모리내에 단위버퍼를 마련하는 단계와, 상기 단위버퍼를 헤드 영역과 데이타 영역으로 할당하는 단계와, 상기 송신프로세서로부터 상기 단위버퍼의 데이타 영역내에 데이타를 저장하고 동시에 상기 헤드 영역에 저장된 값을 일단위 증가시키는 단계와, 상기 수신프로세서가 상기 헤드 영역에 저장된 값을 소정의 기준값과 비교하여 상호 상이할 경우 상기 데이타를 인출하는 동시에 상기 소정의 기준값을 일단위 증가시키는 단계를 포함한다. 이에 의해, 공유메모리를 갖는 프로세서들사이에서 효율적인 통신이 가능하게 된다.The present invention relates to a communication method between a transmitting processor and a receiving processor having a shared memory, the method comprising: providing a unit buffer in the shared memory, allocating the unit buffer to a head area and a data area; Storing data in the data area of the unit buffer and simultaneously increasing the value stored in the head area by one unit; and when the receiving processor compares the value stored in the head area with a predetermined reference value, the data is stored. Simultaneously withdrawing the predetermined reference value by one unit. This enables efficient communication between processors having a shared memory.

Description

Communication method between processors with shared memory

본 발명은 공유메모리를 갖는 프로세서간의 통신방법에 관한 것으로, 특히 공유메모리내에 할당된 링버퍼를 사용하여 효율적인 통신수행이 가능한 프로세서간 통신방법에 관한 것이다.The present invention relates to a communication method between processors having a shared memory, and more particularly, to an inter-processor communication method capable of performing efficient communication using a ring buffer allocated in a shared memory.

두개 이상의 프로세서가 설치된 시스템에서, 프로세서간의 통신은 메모리의 일부분을 모든 프로세서가 접근할 수 있도록 공유메모리로 할당하는 방법이 가장 일반적으로 사용되며, 공유메모리는 기본적으로 우편함과 같이 프로세서들 사이에서 오가는 메시지의 집중지 역할을 한다.In systems with two or more processors, communication between processors is most commonly used to allocate a portion of memory to shared memory for all processors to access, and shared memory is basically a message that comes and goes between processors, such as a mailbox. It serves as a focal point for

이러한 방법에서, 송신프로세서는 요구명령이나 메시지 등의 데이타를 공유메모리내에 설정된 우편함에 저장하고, 공유메모리내에 있는 상태비트를 이용하여 수신프로세서를 지시하거나 의미있는 정보가 저장되어 있음을 알리게 되고, 수신프로세서는 송신프로세서로부터 메시지 등의 데이타가 도착했는지 알기 위해 상태비트를 주기적으로 검사하게 된다. 따라서 프로세서들은 폴링(polling)을 통해서만 상대 프로세서의 요구를 인식할 수 있기 때문에 응답시간이 상당히 필요하게 된다.In this method, the sending processor stores data such as a request command or a message in a mailbox set in the shared memory, instructs the receiving processor using a status bit in the shared memory, or informs that meaningful information is stored. The processor periodically checks the status bit to see if data such as a message has arrived from the sending processor. Therefore, since the processors can recognize the request of the other processor only by polling, the response time is quite necessary.

보다 효율적인 방법은, 인터럽트 신호를 통하여 송신프로세서가 수신프로세서에게 직접 알려주는 방법이 있다. 이것은 소프트웨어에 의한 외부 인터럽트를 사용하여 구현되는데, 수신프로세서의 작업수행중에 송신프로세서가 외부 인터럽트 조건을 만들어 내는 프로그램 명령을 사용하여 수신프로세서에게 새로운 정보가 삽입되었음을 알려주는 방법이다.A more efficient method is that the transmitting processor directly informs the receiving processor through an interrupt signal. This is implemented using an external interrupt by software, which is a way for the sending processor to inform the receiving processor that new information has been inserted using a program instruction that generates an external interrupt condition during the processing of the receiving processor.

그런데, 공유메모리내의 우편함을 사용하여 통신하는 방법에서는, 송신프로세서에 의해 저장된 메시지 등의 데이타가 수신프로세서에 의해 처리되는 하나의 동작이 완료되어야만 송신프로세서는 새로운 데이타를 전달할 수 있게 된다. 따라서 통신처리속도를 높이기 위해서는 수신프로세서가 상태비트를 검사하는 주기가 짧아져야 하는데 이것은 전체적인 시스템 성능을 저하시키게 된다는 문제점이 있다. 또한 인터럽트를 사용하는 방식은, 프로세서들간에 인터럽트처리에 관련된 하드웨어 장치와 인터럽트 처리를 위한 별도의 프로그램이 지원되어야 하는 등 시스템 전체에 많은 개선이 필요함으로, 비교적 간단한 시스템에서는 적용에 많은 어려움이 따른다.However, in the method of communicating by using a mailbox in the shared memory, the transmitting processor can transfer new data only when one operation in which data such as a message stored by the transmitting processor is processed by the receiving processor is completed. Therefore, in order to increase the communication speed, the receiving processor needs to check the status bit for a shorter period, which may reduce the overall system performance. In addition, the method of using an interrupt requires many improvements in the entire system, such as hardware devices related to interrupt processing and separate programs for interrupt processing between processors, so that it is difficult to apply in a relatively simple system.

따라서 본 발명의 목적은, 공유메모리를 갖는 프로세서간에 별다른 하드웨어의 개선없이도 사용가능한 효율적인 통신방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide an efficient communication method that can be used between processors having a shared memory without any significant hardware improvements.

도 1은 본 발명에 따른 통신방법이 사용되는 시스템의 개략적인 블럭도,1 is a schematic block diagram of a system in which a communication method according to the present invention is used;

도 2는 본 발명에 사용되는 버퍼의 구성도,2 is a configuration diagram of a buffer used in the present invention;

도 3은 본 발명에 따른 송신프로세서의 데이타 전달과정을 나타낸 흐름도,3 is a flowchart illustrating a data transfer process of a transmission processor according to the present invention;

도 4는 본 발명에 따른 수신프로세서의 데이타 수신과정을 나타낸 흐름도,4 is a flowchart illustrating a data receiving process of a receiving processor according to the present invention;

도 5는 본 발명의 다른 실시예에 사용되는 버퍼의 구성도이다.5 is a configuration diagram of a buffer used in another embodiment of the present invention.

상기 목적은, 본 발명에 따라, 공유메모리를 갖는 송신프로세서와 수신프로세서간의 통신방법에 있어서, 상기 공유메모리내에 단위버퍼를 마련하는 단계와, 상기 단위버퍼를 헤드 영역과 데이타 영역으로 할당하는 단계와, 상기 송신프로세서로부터 상기 단위버퍼의 데이타 영역내에 데이타를 저장하고 동시에 상기 헤드 영역에 저장된 값을 일단위 증가시키는 단계와, 상기 수신프로세서가 상기 헤드 영역에 저장된 값을 소정의 기준값과 비교하여 상호 상이할 경우 상기 데이타를 인출하는 동시에 상기 소정의 기준값을 일단위 증가시키는 단계를 포함하는 것을 특징으로 하는 통신방법에 의해 달성된다.According to the present invention, there is provided a communication method between a transmitting processor and a receiving processor having a shared memory, the method comprising: providing a unit buffer in the shared memory, allocating the unit buffer to a head area and a data area; Storing data in the data area of the unit buffer from the transmitting processor and simultaneously increasing the value stored in the head area by one unit; and the receiving processor compares the value stored in the head area with a predetermined reference value. If so, the step of withdrawing the data and at the same time increasing the predetermined reference value by a communication method characterized in that it comprises a.

이때 단위버퍼내에 테일 영역을 더 마련하고 상기 소정의 기준값은 상기 테일 영역에 저장되도록 하며, 헤드 영역에 저장된 값과 테일 영역에 저장된 값이 소정의 값에 도달하는 경우 다시 초기값으로 복귀하도록 하여 단위버퍼를 순환적인 구조로 사용하는 것이 바람직하다. 또한 단위버퍼는 복수할 수 있으며, 이들 복수개의 버퍼는 파라미터버퍼, 함수버퍼 및 리턴값버퍼로 사용하여 보다 많은 정보가 한번에 전달되도록 할 수 있다.In this case, a tail region is further provided in a unit buffer, and the predetermined reference value is stored in the tail region, and when the value stored in the head region and the value stored in the tail region reach a predetermined value, the unit is returned to the initial value again. It is preferable to use the buffer in a circular structure. In addition, a plurality of unit buffers may be used, and the plurality of buffers may be used as parameter buffers, function buffers, and return value buffers to allow more information to be transferred at once.

이하, 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도 1은 본 발명에 따른 통신방법이 적용되는 시스템을 개략적으로 나타낸 블럭도이다. 도면에서, 두개의 프로세서(1,2)가 있고, 이들은 모두 공유메모리(10)에 접근할 수 있다. 두개의 프로세서(1,2)중에서 메시지등의 데이타를 저장하는 프로세서를 송신프로세서(1)로 하고, 송신프로세서(1)로부터 저장된 데이타를 읽어가는 프로세서를 수신프로세서(2)로 한다.1 is a block diagram schematically illustrating a system to which a communication method according to the present invention is applied. In the figure, there are two processors (1, 2), all of which can access the shared memory (10). Among the two processors 1 and 2, a processor that stores data such as a message is referred to as a transmission processor 1, and a processor that reads stored data from the transmission processor 1 as a reception processor 2.

공유메모리(10)내에는, 도 2에 도시한 바와 같이, 헤드(head)(11)와 테일(tail)(12) 및 데이타 영역(13)을 갖는 단위버퍼를 마련한다. 헤드(11)는 송신프로세서(1)가 데이타 영역(13)에 데이타를 저장할 때 참조하는 포인터값이 저장되며, 테일(12)은 수신프로세서(2)가 데이타 영역(13)에 저장된 데이타를 읽어올때 참조하는 포인터가 저장되는 곳이다. 테일(12)은 공유메모리(10)에 설치되지 않고, 수신프로세서(2)내의 레지스터 등을 이용하는 것도 가능하다.In the shared memory 10, as shown in Fig. 2, a unit buffer having a head 11, a tail 12, and a data area 13 is provided. The head 11 stores a pointer value which is referred to when the transmitting processor 1 stores data in the data area 13, and the tail 12 reads data stored in the data area 13 by the receiving processor 2; This is where the pointer to be referenced when it comes is stored. The tail 12 is not provided in the shared memory 10, and it is also possible to use a register or the like in the receiving processor 2.

송신프로세서(1)와 수신프로세서(2)의 통신방법은, 도 3 및 도 4에 나타낸 흐름도와 같다. 먼저, 송신프로세서(1)에 의한 데이타 전달과정은, 도 3에 나타낸 바와 같이, 헤드(11)에 초기값을 저장 하는 것으로 시작된다(단계 31). 헤드(11)에 저장되는 초기값은 데이타 영역(13)의 시작번지가 되고, 송신프로세서(1)는 헤드(11)에 저장된 값이 가리키는 데이타 영역(13)의 번지에 데이타를 저장하게 된다(단계 32). 데이타의 저장후에는 헤드(11)에 저장된 헤드값을 증가시킨다(단계 33). 헤드값의 증가는 데이타 영역(13)내에서 사용가능한 다음번지를 지정하기 위함이므로 시스템에서 사용하는 데이타 길이에 따라 소정의 값이 증가되어야 한다. 헤드값 증가후에는, 헤드값과 최고값의 크기를 비교한다(단계 34). 이때 최고값은 데이타 영역(13)의 마지막 번지가 사용되어, 데이타가 정해진 데이타 영역(13)을 벗어나서 저장되는 것을 방지한다.The communication method of the transmission processor 1 and the reception processor 2 is the same as the flowchart shown in FIG. First, the data transfer process by the transmitting processor 1 begins by storing an initial value in the head 11, as shown in FIG. The initial value stored in the head 11 becomes the start address of the data area 13, and the transmission processor 1 stores the data in the address of the data area 13 indicated by the value stored in the head 11 ( Step 32). After the data is stored, the head value stored in the head 11 is increased (step 33). The increase in the head value is for designating the next available address in the data area 13, so that a predetermined value must be increased according to the data length used in the system. After the head value increases, the head value and the maximum value are compared (step 34). The highest value at this time is used as the last address of the data area 13 to prevent data from being stored out of the defined data area 13.

헤드값이 최고값을 초과하는 경우에는, 헤드(11)에 초기값을 저장하여(단계 31), 단위버퍼가 순환적인 구조로 사용할 수 있게 한다. 또 헤드값이 최고값보다 작은 경우에는 계속하여 위의 과정을 반복하여 데이타를 저장함으로써(단계 32), 수신프로세서(2)가 데이타 영역(13)에서 데이타를 읽어가는 것과 관계없이 복수개의 데이타를 연속하여 전달할 수 있다.If the head value exceeds the maximum value, the initial value is stored in the head 11 (step 31), so that the unit buffer can be used in a cyclical structure. If the head value is smaller than the maximum value, the above process is repeated to store the data (step 32), so that a plurality of pieces of data can be stored regardless of whether the receiving processor 2 reads the data from the data area 13. Can be delivered continuously.

도 4는 수신프로세서(2)가 데이타를 읽어오는 과정을 나타낸 흐름도이다. 수신프로세서(2)는 먼저 테일(12)에 초기값을 저장한다(단계 41). 테일(12)에 저장되는 초기값도 헤드(11)의 사용에서와 같이, 데이타 영역(13)의 시작번지가 저장된다. 초기값의 저장후, 수신프로세서(2)는 테일(12)에 저장된 테일값을 헤드에 저장된 헤드값과 비교한다(단계 42). 비교결과, 테일값과 헤드값이 같은 경우에는, 송신프로세서(1)로부터 데이타가 전달되지 않은 상태를 나타내므로 수신프로세서(2)는 데이타를 읽을 필요가 없게 된다. 이와는 달리 테일값과 헤드값이 다른 경우에는, 송신프로세서(1)로부터 데이타가 전달된 상태이므로, 수신프로세서(2)는 데이타 영역(13)에서 저장된 데이타를 읽어온다(단계 43). 수신프로세서(2)는 데이타를 읽고나서는 테일(12)에 저장된 테일값을 증가시키고(단계 44), 테일값이 최고값을 초과하는지 여부를 검사하게 된다(단계 45). 최고값은 헤드값에서와 같이 데이타 영역(13)의 마지막 번지가 사용된다. 만일 테일값이 최고값을 넘게 되면 테일(12)에 초기값을 다시 저장하고(단계 41), 최고값보다 작은 경우에는, 테일값이 헤드값과 같아질때까지 계속 데이타를 읽어오게 되므로, 복수개의 데이타 수신이 가능해진다.4 is a flowchart illustrating a process of reading data by the receiving processor 2. The receiving processor 2 first stores an initial value in the tail 12 (step 41). The initial value stored in the tail 12 is also stored in the start address of the data area 13, as in the use of the head 11. After storing the initial value, the receiving processor 2 compares the tail value stored in the tail 12 with the head value stored in the head (step 42). As a result of the comparison, when the tail value and the head value are the same, the data is not transmitted from the transmitting processor 1, so that the receiving processor 2 does not need to read the data. On the other hand, when the tail value and the head value are different, since the data is transferred from the transmitting processor 1, the receiving processor 2 reads the stored data in the data area 13 (step 43). After receiving the data, the receiving processor 2 increases the tail value stored in the tail 12 (step 44) and checks whether the tail value exceeds the maximum value (step 45). The maximum value is the last address of the data area 13 as in the head value. If the tail value exceeds the maximum value, the initial value is stored in the tail 12 again (step 41). If the tail value is smaller than the maximum value, data is continuously read until the tail value is equal to the head value. Data reception is possible.

헤드(11)나 테일(12)에 저장된 값을 최고값과 비교하고, 최고값을 초과하게 되면 다시 초기값을 입력하도록 함으로써 버퍼는, 도 5에 나타낸 바와 같은, 링버퍼와 같은 구성을 갖는다. 도면에서는 헤드값이 테일값보다 하나 앞선 번지를 가리키고 있는 경우로, 송신프로세서(1)에 의해 데이타가 전달되어 있는 상태를 나타내며, 송신프로세서(1)의 헤드값증가와 수신프로세서(2)의 테일값증가에 의해 헤드(11)와 테일(12)은 반시계방향으로 회전하여 다시 초기의 위치에 도달하게 된다.By comparing the value stored in the head 11 or the tail 12 with the highest value, and exceeding the maximum value, the initial value is input again so that the buffer has the same configuration as the ring buffer as shown in FIG. In the drawing, the head value indicates the address that is one point ahead of the tail value, and represents a state in which data is transmitted by the transmitting processor 1, and the increase in the head value of the transmitting processor 1 and the tail of the receiving processor 2 are shown. As the value increases, the head 11 and the tail 12 rotate counterclockwise to reach the initial position again.

상술한 버퍼는 공유메모리(10)내에 복수개를 설치하여 더 많은 정보가 한 번에 전달되도록 할 수 있다. 예를 들어, 도 6에서 나타낸 바와 같이, 별도의 함수버퍼(103), 파라미터버퍼(106), 리턴값버퍼(109)를 각각 마련하여 사용할 수 있다. 이 경우, 함수버퍼(103)에는 함수를 저장되고, 파라미터버퍼(106)에는 함수에 사용되는 파라미터가 저장된다. 그리고 함수의 처리결과 리턴값이 발생한 경우에는 리턴값버퍼(109)에 저장된다.The above-described buffer may be provided in plural in the shared memory 10 so that more information may be transmitted at once. For example, as illustrated in FIG. 6, separate function buffers 103, parameter buffers 106, and return value buffers 109 may be provided and used, respectively. In this case, the function buffer 103 stores a function, and the parameter buffer 106 stores a parameter used for the function. When a return value is generated as a result of the processing of the function, it is stored in the return value buffer 109.

각 버퍼(103,106,109)에는 헤드(101,104,107)와 테일(102,105,108)이 설정되어 있으므로 통신방법은 앞서 설명한 바와 같다. 단지 리턴값버퍼(109)는 수신프로세서(2)로부터 송신프로세서(1)로 데이타가 전달되는 과정이므로, 이 경우에는 앞서의 설명과 반대로 되어, 수신프로세서(2)가 리턴값버퍼(109)에 데이타를 저장하고, 송신프로세서(1)가 저장된 데이타를 읽어가게 된다.Since the heads 101, 104, 107 and the tails 102, 105, and 108 are set in the buffers 103, 106 and 109, the communication method is as described above. Since only the return value buffer 109 is a process in which data is transferred from the receiving processor 2 to the transmitting processor 1, in this case, it is reversed from the above description, so that the receiving processor 2 transmits to the return value buffer 109. The data is stored, and the transmission processor 1 reads the stored data.

상기한 예에서는 두개의 프로세서간의 통신방법에 대해 설명하였으나, 이에 국한되지 않고, 공유메모리를 갖는 복수개의 프로세서간의 통신에도 이러한 방법을 사용하여 통신효율을 높일 수 있다.In the above example, the communication method between two processors has been described, but the present invention is not limited thereto, and the communication efficiency can be increased by using the method for communication between a plurality of processors having a shared memory.

이상 설명한 바와 같이, 본 발명에 따르면, 공유메모리내에 마련된 헤드와 테일 및 데이타 영역을 갖는 단위버퍼를 사용하여 통신효율을 높일수 있는 통신방법이 제공된다. 또, 단위버퍼를 순환적인 링버퍼로 구성하여 공유메모리의 사용을 효율적으로 할 수 있다는 부가적 효과도 제공된다.As described above, according to the present invention, there is provided a communication method that can increase communication efficiency by using a unit buffer having a head, a tail and a data area provided in a shared memory. In addition, an additional effect is provided that the unit buffer can be constituted by a cyclic ring buffer to efficiently use the shared memory.

Claims

In a communication method between a transmitting processor and a receiving processor having a shared memory,

Providing a unit buffer in the shared memory;

Allocating the unit buffer to a head region and a data region;

Storing data in the data area of the unit buffer from the transmitting processor and simultaneously increasing the value stored in the head area by one unit;

And if the receiving processor compares the value stored in the head region with a predetermined reference value, withdraws the data and increments the predetermined reference value by one unit when the values are different from each other.

The method of claim 1,

And a tail region is further provided in the unit buffer, and the predetermined reference value is stored in the tail region.

The method of claim 2,

And when the value stored in the head region and the value stored in the tail region reach a predetermined value, return to the initial value.

In the third,

The unit buffer is characterized in that a plurality of present.

The method of claim 4, wherein

The plurality of unit buffers comprises a parameter buffer, a function buffer and a return value buffer.