KR19980027104A

KR19980027104A - Atm 교환기에서 채널 그룹의 atm 셀 순서 보장 회로

Info

Publication number: KR19980027104A
Application number: KR1019960045769A
Authority: KR
Inventors: 권택근
Original assignee: 정장호; 엘지정보통신 주식회사
Priority date: 1996-10-14
Filing date: 1996-10-14
Publication date: 1998-07-15
Also published as: KR100200555B1

Abstract

본 발명은 ATM 교환기(Asynchronous Transfer Mode Exchange)에 관한 것으로, 특히 ATM 교환기의 ATM셀 처리 속도를 입력되는 ATM셀 속도보다 높이더라도 채널 그룹의 ATM셀 순서를 보장하여 고성능의 ATM 교환기에 적합하도록 한 ATM 교환기에서 채널 그룹의 ATM셀 순서 보장 회로에 관한 것이다.

종래 ATM 교환기에서 다수의 포트로 형성된 채널 그룹은 순간적으로 폭주하는 트래픽에는 우수한 성능을 보장하지만 ATM 교환기의 처리 속도를 높일 경우에는 입출력되는 ATM셀의 순서가 서로 다르게 되는 문제점이 있었다.

본 발명에 의해 ATM 교환기의 처리 속도를 높일 경우에도 카운터부에서 채널 그룹의 ATM셀이 몇 개가 처리되는지 검사하고 처리된 ATM셀의 수를 디코더에서 복호화하여 순서제어부에 인가하므로서 다음 ATM셀의 위치를 조정하여 입출력되는 ATM셀의 순서를 유지할 수 있다.

Description

ATM 교환기에서 채널 그룹의 ATM셀 순서 보장 회로

현재 급속도로 발전하는 정보화 시대에 들어서면서, 교류되는 정보 또한 많아짐에 따라 고속/다중의 통신 시스템이 필요하게 되었다. 이에 따라, BISDN(Broad Informatied Digital Network)의 구조가 제안되었고 ATM 교환기가 이에 맞는 교환기로서의 역활을 수행하게 되었다.

즉, 채널 그룹을 하나 이상의 포트로 구성하여 순간적으로 폭주하는 트래픽에도 데이타의 손실을 줄일 수 있고 해당 교환기의 처리 속도를 보다 빠르게 수행하는 경우에도 순간적으로 폭주하는 트래픽에 의한 데이타 손실을 줄일 수 있도록 하기 위한 ATM 교환기가 최근에 다양하게 개발되고 있는 중이다.

이러한 종래의 기술에 의한 ATM 교환기에서 채널 그룹의 제공에 대한 구성은 도 1에 도시된 바와 같이, ATM셀을 입력받는 다수개의 입력포트(I1∼I4)와, 해당 다수개의 입력포트(I1∼I4)를 통해 인가되는 ATM셀을 채널 그룹을 형성하여 해당 형성된 채널 그룹에 따라 스위칭하는 스위칭부(10)와, 해당 스위칭부(10)로부터 인가되는 스위칭된 ATM셀을 출력하는 다수개의 출력포트(O1~O4)를 포함하여 이루어진다.

상술한 바와 같이 구성된 ATM 교환기는 다음과 같이 동작한다.

도 1에서 보는 바와 같이, 예를 들어 제1입력포트(I1)를 통하여 입력되는 ATM셀이 스위칭부(10)에 의해 두 개의 출력포트(O3,O4)로 형성된 채널 그룹으로 스위칭될 경우에 해당 스위칭된 ATM셀의 일부는 물리적으로 제3출력포트(O3)를 통해 출력되고 해당 스위칭된 ATM셀의 나머지 일부는 제4출력포트(O4)를 통해 출력된다.

이때, 해당 채널 그룹은 물리적으로 다른 출력포트, 예로, 제3출력포트(O3)와 제4출력포트(O4)를 통해 출력되는 ATM셀을 동일한 목적지로 전송되도록 한다. 따라서, 해당 채널 그룹 내에서 임의의 다른 출력포트(O1~O4)를 통해 출력되어도 최종 목적지는 동일하므로 순간적으로 트래픽이 폭주하는 경우에도 ATM셀의 손실을 줄일 수 있다.

그런데, 해당 제3출력포트(O3)와 제4출력포트(O4)를 통해 출력되는 ATM셀의 순서와 해당 제1입력포트(I1)를 통해 입력된 ATM셀의 순서가 동일해야 하는데, 해당 두 순서가 동일하기 위해서 해당 스위칭부(10)에서 하나의 ATM셀을 처리하는 시간이 일정하여야 한다.

예로, 도 1에 나타낸 바와 같은 다섯 개의 ATM셀 처리 시간을 각각 t1에서 t5라 하면, 해당 제1입력포트(I1)를 통해 입력되는 제1ATM셀(1)을 t1에 제3출력포트(O3)로 출력하고 제2ATM셀(2)을 t2에 제4출력포트(O4)로 출력하는 방식으로 t3과 t4와 t5에 각각의 ATM셀(3,4,5)을 제3출력포트(O3)와 제4출력포트(O4)로 교대로 출력한다. 즉, 해당 스위칭부(10)에서 하나의 ATM셀을 처리하는 시간(t1~t5)이 해당 제1입력포트(I1)를 통해 입력되는 ATM셀의 도착 시간과 동일해야 한다.

그러나, 해당 스위칭부(10)의 ATM셀 처리 속도가 해당 제1입력포트(I1)를 통해 입력되는 ATM셀의 도착 속도보다 빠르면, 해당 채널 그룹을 형성하는 제3출력포트(O3)와 제4출력포트(O4)를 통해 무작위로 출력되어 해당 제1입력포트(I1)를 통해 입력된 ATM셀의 순서를 유지하지 못하게 된다.

예를 들어, 도 2에 도시된 바와 같이 해당 제1입력포트(I1)를 통해 입력된 ATM셀이 해당 스위칭부(10)의 입력버퍼에 일시적으로 저장되어 있고 해당 스위칭부(10)에서 한 번에 하나 이상의 해당 ATM셀을 처리할 수 있다고 한다면, 제1처리 시간(t1)에서 해당 제1ATM셀(1)과 제2ATM셀(2)이 동시에 스위칭 처리되어 해당 각 출력포트(O3,O4)를 통해 출력되고 제2처리 시간(t2)에서 해당 제3ATM셀(3)이 스위칭 처리되어 해당 제3출력포트(O3)를 통해 출력된다. 그런데, 제3처리 시간(t3)에서 해당 제4ATM셀(4)과 제5ATM셀(5)이 동시에 스위칭 처리되면, 해당 제3출력포트(O3)와 제4출력포트(O4)를 통해 순서대로 출력하게 되므로, 예로, 해당 스위칭부(10)의 ATM셀 처리 속도가 해당 제1입력포트(I1)를 통해 ATM셀의 도착 속도에 비해 약 50(%) 더 증가하는 경우에 해당 제3출력포트(O3)와 제4출력포트(O4)를 통해 출력되는 ATM셀의 순서는 1,2,3,5,4로 될 것이다.

이와 같이, 종래 ATM 교환기에서 다수의 포트로 형성된 채널 그룹은 순간적으로 폭주하는 트래픽에는 우수한 성능을 보장하지만 ATM 교환기의 처리 속도를 높일 경우에는 입출력되는 ATM셀의 순서가 서로 다르게 되는 문제점이 있었다.

상기한 문제점을 해결하기 위해, 본 발명은 입력되는 ATM셀의 속도보다 처리 속도가 높은 ATM 교환기에서 다중 포트로 형성된 채널 그룹을 제공할 경우에 입출력되는 ATM셀 순서가 서로 동일하도록 보장하여 고성능의 ATM 교환기에 적합하도록 한 ATM 교환기에서 채널 그룹의 ATM셀 순서 보장 회로를 제공하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명은 다수개의 입력포트를 통해 입력되는 ATM셀을 채널 그룹을 형성하고 해당 형성된 채널 그룹에 따라 스위칭하는 스위칭부를 구비하는 ATM 교환기에서 채널 그룹의 ATM셀 순서 보장 회로에 있어서, 복호화된 NOC의 값에 따라 상기 스위칭부로부터 인가되는 스위칭된 ATM셀의 순서를 조정하여 인가하는 순서제어부와; 상기 순서제어부로부터 인가되는 ATM셀의 수를 계산하여 NOC의 값을 인가하는 카운터부와; 상기 순서제어부로부터 인가되는 순서 조정된 ATM셀을 잠시 저장하였다가 각 출력포트로 출력하는 다수개의 버퍼와; 상기 카운터부로부터 인가되는 NOC의 값을 복호화하여 상기 복호화된 NOC의 값을 상기 순서제어부에 인가하는 디코더를 더 포함하여 이루어진 것을 특징으로 한다.

도 1은 종래 ATM 교환기에서 채널 그룹의 제공에 따른 구성 블록도.

도 2는 도 1에 있어 ATM셀 순서가 위반되는 예를 나타낸 블록도.

도 3은 본 발명의 실시예에 따른 ATM 교환기에서 채널 그룹의 ATM셀 순서 보장 회로를 나타낸 구성 블록도.

도 4는 도 3에 있어 순서제어부의 구성을 나타낸 예시도.

도 5는 도 3에 있어 순서제어부의 ATM셀 순서 보장에 대한 예시도.

* 도면의 주요부분에 대한 부호의 설명 *

20 : 스위칭부 21 : 순서제어부

22 : 카운터부 23 : 버퍼

24 : 디코더

본 발명의 실시예에 따른 ATM 교환기에서 채널 그룹의 ATM셀 순서 보장 회로는 도 3에 도시된 바와 같이, 스위칭부(21)와, 순서제어부(21)와, 카운터부(22)와, 다수개의 버퍼(23)와, 디코더(24)를 포함하여 이루어진다.

상기 스위칭부(21)는 다수개의 입력포트(I1∼I4)를 통해 입력되는 ATM셀을 채널 그룹을 형성하고 해당 형성된 채널 그룹에 따라 스위칭한다.

상기 순서제어부(21)는 상기 디코더(24)로부터 복호화된 NOC의 값에 따라 상기 스위칭부(21)로부터 인가되는 스위칭된 ATM셀의 순서를 조정하여 인가한다.

상기 카운터부(22)는 상기 순서제어부(21)로부터 인가되어 상기 버퍼(23)에 잠시 저장되는 ATM셀의 수를 계산하여 NOC(Number Of Cells)의 값을 인가한다.

상기 버퍼(23)는 상기 순서제어부(21)로부터 인가되는 순서가 조정된 ATM셀을 잠시 저장하였다가 각 출력포트(O1~O4)로 출력한다.

상기 디코더(24)는 상기 카운터부(22)로부터 인가되는 NOC의 값을 복호화하여 상기 복호화된 NOC의 값을 상기 순서제어부(21)에 인가한다.

본 발명의 실시예에 따른 ATM 교환기에서 채널 그룹의 ATM셀 순서 보장을 위한 동작을 다음과 같이 설명한다.

도 3에 도시된 바와 같이 4개의 입력포트(C1~C4)로 형성된 채널 그룹에 있어서, 먼저 스위칭부(20)에서 스위칭된 ATM셀은 해당 채널 그룹을 형성하는 4개의 입력포트(C1~C4)를 통해 순서제어부(21)로 입력된다. 여기서, 해당 채널 그룹은 물리적으로는 도 3과 같이 4개의 입력포트(C1~C4)로 구성되지만 논리적으로 하나의 채널로 한꺼번에 최대 4개까지의 ATM셀이 해당 순서제어부(21)로 입력될 수 있다. 따라서, 한 개의 ATM셀이 해당 순서제어부(21)로 입력될 경우에는 제1입력포트(C1)를 통해 입력되고 두 개의 ATM셀이 입력될 경우에는 제2입력포트(C2)가 사용된다.

그리고, 카운터부(22)는 상기 순서제어부(21)로부터 출력되어 각 버퍼(23)에 저장되는 ATM셀의 수를 세는데, 예로, 상기 순서제어부(21)에서 1개의 ATM셀이 출력되면 해당 카운터부(22)로부터 출력되는 NOC의 값은 1이고 3개의 ATM셀이 출력되면 해당 카운터부(22)로부터 출력되는 NOC의 값은 3이 된다.

또한, 디코더(24)는 상기 카운터부(22)로부터 인가되는 NOC의 값을 복호화하고 해당 복호화된 NOC의 값을 상기 순서제어부(21)에 인가하는데, 즉 예를 들어 해당 NOC의 값이 0이면 해당 복호화된 NOC의 값을 `000'로 인가하고 해당 NOC의 값이 1이면 `001'로 인가한다.

이에, 상기 순서제어부(21)는 상기 디코더(24)로부터 인가되는 복호화된 NOC의 값에 따라 순서를 조정하기 위해 버퍼(23)를 결정하는데, 도 4에 도시된 바와 같이 상기 복호화된 NOC의 값이 `001'인 경우에 이전의 ATM셀이 제1버퍼(23-1)에까지 저장되어 있으므로 해당 제1입력포트(C1)를 통해 입력되는 ATM셀은 제2버퍼(23-2)에 저장되도록 하여 ATM셀의 순서를 유지한다. 또한, 도 5에 도시된 바와 같이 상기 복호화된 NOC의 값이 `000'인 경우에는 상기 순서제어부(21)로 입력되는 두 개의 ATM셀은 제1버퍼(23-1)와 제2버퍼(23-2)에 각각 저장하고, 상기 복호화된 NOC의 값이 `010'인 경우에 상기 순서제어부(21)로 입력되는 세 개의 ATM셀을 순서대로 저장하기 위해서 제3버퍼(23-3), 제4버퍼(23-4) 및 제1버퍼(23-1)에 각각 저장되도록 한다.

그런데, 여기서 중요한 것은 상기 버퍼(23)에서 모든 ATM셀이 출력포트(O1~O4)를 통해 출력된 경우에는 상기 카운터부(22)에 계신되는 NOC의 값을 0으로 설정하여 새로운 ATM셀이 제1버퍼(23-1)부터 저장될 수 있도록 해야 한다.

이렇게, 상기 순서제어부(21)를 사용하여 ATM셀의 순서를 조정할 경우에 도 3에 도시된 바와 같이 입출력되는 ATM셀의 순서가 서로 동일하게 유지될 수 있음을 알 수 있다. 즉, 제1처리 시간(t1)에 제1ATM셀(1)과 제2ATM셀(2)이 제3버퍼(23-3)와 제4버퍼(23-4)에 각각 저장되어 상기 카운터부(22)는 ATM셀의 수를 계산하여 NOC의 값을 `2'로 상기 디코더(24)에 인가하고 상기 디코더(24)는 복호화된 NOC의 값을 `010'으로 상기 순서제어부(21)에 인가하므로, 제2처리 시간(t2)에 제3ATM셀(3)이 스위칭부(20)를 통해 인가되면 상기 순서제어부(21)에서 제3버퍼(23-3)에 저장되도록 한다. 이때, 상기 NOC의 값은 `1'이 되어 다음 ATM셀의 처리 시간(t3)에 제4ATM셀(4)과 제5ATM셀(5)이 제4버퍼(23-4)와 제3버퍼(23-3)에 각각 순서대로 저장되도록 한다.

상술한 바와 같은 동작 수행으로 ATM 교환기의 처리 속도를 높이는 경우에도 상기 채널 그룹 내의 ATM셀의 순서를 보장할 수 있어 상기 스위칭부(20)의 부하가 90(%)일 때 ATM 교환기의 처리 속도를 50(%) 더 증가시키면 상기 스위칭부(20)의 부하가 60(%)일 때의 성능을 얻을 수 있다.

예를 들어, ATM 교환기에서 155(Mbit/s)의 인터페이스는 2.7(μs)마다 하나의 셀이 입력될 수 있는데, 입력 부하가 90(%)일 때 약 27(μs)에 아홉 개의 셀이 입력된다. 그러나, ATM 교환기의 처리 속도를 ATM셀의 입력 속도에 비하여 50(%) 더 증가시키면 하나의 ATM셀의 처리 시간은 2.7/1.5이고 최대 15개의 셀을 처리할 수 있다. 그러므로, 상기 스위칭부(20)의 실제 부하는 9/15, 즉 60(%)로 떨어짐을 알 수 있어 상기 스위칭부(20)의 과부하로 인한 ATM셀의 손실 확률을 줄일 수 있다.

한편, 일반 교환기를 이용하여 상기 순서제어부(21)로 입력되는 ATM셀에 새로운 출력포트 주소를 부여함으로서 상기와 같은 동작을 수행할 수 있는데, 상기 순서제어부(21)로 입력되는 ATM셀에 출력포트 주소값을 부여할 때 상기 NOC의 값을 더하고 해당 더한 값으로 스위칭한다. 즉, 도 5a에 도시된 두 개의 ATM셀에 출력포트 주소값을 1과 2로 각각 부여할 수 있고 도 5b에 도시된 세 개의 ATM셀에 출력포트 주소값을 3, 4 및 1로 각각 부여할 수 있다.

이상과 같이, 본 발명에 의해 ATM 교환기의 처리 속도를 높일 경우에도 카운터부에서 채널 그룹의 ATM셀이 몇 개가 처리되는지 검사하고 처리된 ATM셀의 수를 디코더에서 복호화하여 순서제어부에 인가하므로서 다음 ATM셀의 위치를 조정하여 채널 그룹 내에서 ATM셀의 순서를 유지할 수 있다.

Claims

다수개의 입력포트(I1∼I4)를 통해 입력되는 ATM셀을 채널 그룹을 형성하고 해당 형성된 채널 그룹에 따라 스위칭하는 스위칭부(21)를 구비하는 ATM 교환기에서 채널 그룹의 ATM셀 순서 보장 회로에 있어서, 복호화된 NOC의 값에 따라 상기 스위칭부(21)로부터 인가되는 스위칭된 ATM셀의 순서를 조정하여 인가하는 순서제어부(21)와; 상기 순서제어부(21)로부터 인가되는 ATM셀의 수를 계산하여 NOC의 값을 인가하는 카운터부(22)와; 상기 순서제어부(21)로부터 인가되는 순서 조정된 ATM셀을 잠시 저장하였다가 각 출력포트(O1~O4)로 출력하는 다수개의 버퍼(23)와; 상기 카운터부(22)로부터 인가되는 NOC의 값을 복호화하여 상기 복호화된 NOC의 값을 상기 순서제어부(21)에 인가하는 디코더(24)를 포함하여 이루어진 것을 특징으로 하는 ATM 교환기에서 채널 그룹의 ATM셀 순서 보장 회로.