KR19980024543U - Screen magnifier when changing mode of FPD monitor - Google Patents

Screen magnifier when changing mode of FPD monitor Download PDF

Info

Publication number
KR19980024543U
KR19980024543U KR2019960037932U KR19960037932U KR19980024543U KR 19980024543 U KR19980024543 U KR 19980024543U KR 2019960037932 U KR2019960037932 U KR 2019960037932U KR 19960037932 U KR19960037932 U KR 19960037932U KR 19980024543 U KR19980024543 U KR 19980024543U
Authority
KR
South Korea
Prior art keywords
signal
sync
output
image signals
pll
Prior art date
Application number
KR2019960037932U
Other languages
Korean (ko)
Inventor
고형일
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR2019960037932U priority Critical patent/KR19980024543U/en
Publication of KR19980024543U publication Critical patent/KR19980024543U/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/14—Solving problems related to the presentation of information to be displayed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 고안은 플랫 판넬 디스플레이(Flat Panel Display; 이하 FPD라 약칭함) 모니터의 모드 변환시 화면 확대 장치에 관한 것으로, 콘트롤러로부터 출력되는 수직 동기 신호(V-SYNC)를 인가 받고 인가된 수직 동기 신호(V-SYNC)에 따라 리드(Read) 수평 동기 신호(R.H-SYNC)를 출력하는 제 1 R-PLL과, 상기 제 1 R-PLL로 부터 출력되는 리드(Read) 수평 동기 신호(R.H-SYNC)를 인가 받고 인가된 리드(Read) 수평 동기 신호(R.H-SYNC)에 따라 LCD 모니터의 화면 사이즈(Size)를 확대하기 위한 리드(Read) 클럭 신호(R.CLK)를 출력하는 제 2 R-PLL과, 상기 제 2 R-PLL로부터 출력되는 리드(Read) 클럭 신호(R.CLK)에 따라 저장된 영상 신호(R,G,B)를 동기화시키고 상기 콘트롤러로부터 인가되는 리드 인에이블(Read Enable) 신호(R.ENABLE)를 인가 받아 동기화된 영상 신호(R,G,B)를 출력하는 메모리부로부터 출력되는 영상 신호(R,G,B)를 표시하는 LCD 판넬를 구성하여, 해상도의 확대에 따른 화면 사이즈(Size)를 손쉽게 조절하는 효과가 있다.The present invention relates to a screen magnification device when a mode of a flat panel display (FPD) abbreviation is changed. A vertical synchronizing signal (V-SYNC) output from a controller is applied to the vertical synchronizing signal (VPD) The first R-PLL outputting the read horizontal synchronization signal RH-SYNC and the read horizontal synchronization signal RH-SYNC outputted from the first R-PLL according to -SYNC. A second R-PLL for outputting a read clock signal R.CLK for enlarging the screen size of the LCD monitor according to an applied read horizontal sync signal RH-SYNC; According to a read clock signal R.CLK output from the second R-PLL, the stored image signals R, G, and B are synchronized, and a read enable signal applied from the controller R.ENABLE) is output from the memory unit for outputting the synchronized video signal (R, G, B) By configuring the LCD panel for displaying the image signals (R, G, B), there is an effect of easily adjusting the screen size according to the expansion of the resolution.

Description

FPD 모니터의 모드 변환시 화면 확대 장치Screen magnifier when changing mode of FPD monitor

본 고안은 플랫 판넬 디스플레이(Flat Panel Display; 이하 FPD라 약칭함) 모니터의 모드 변환시 화면 확대 장치에 관한 것으로, 특히 위상 동기 루프회로를 이용하여 모드 변환시 변환된 모드에 따라 화면 사이즈(Size)를 제어하기 위한 FPD 모니터의 모드 변환시 화면 확대 장치에 관한 것이다.The present invention relates to a screen magnification device during mode switching of a flat panel display (FPD) monitor. In particular, a phase locked loop circuit is used to control the screen size according to the converted mode. It relates to a screen magnification device during mode conversion of the FPD monitor.

일반적으로 현재 많이 사용되고 있는 디스플레이 모니터로 브라운관을 많이 사용하고 있다.In general, CRTs are used a lot as display monitors that are widely used today.

이러한 브라운관은 소비 전력이 많고, 또한, 부피가 커서 이동용이나 휴대용으로 사용하기에 불편한 점이 있다.These CRTs consume a lot of power, and are bulky, which is inconvenient to use for mobile or portable use.

따라서 불편한 점을 해결하기 위해 FPD라는 디스플레이 소자를 개발하게 되었다.Therefore, to solve the inconvenience, the display device called FPD has been developed.

FPD의 종류로는 플라즈마(Plasma)를 이용한 박막 디스플레이(Display)와, 액정 디스플레이(Liquid Crystal Display; 이하 LCD라 약칭함), 발광 다이오드 디스플레이(Light Emitting Diode Display) 등 여러 종류가 개발을 하기 위해 노력하고 있다.Various kinds of FPD include Plasma, Liquid Crystal Display (hereinafter abbreviated as LCD), Light Emitting Diode Display, etc. Doing.

이 중에서 최근 상업성있도록 성공적으로 개발된 대표적인 것이 액정 디스 플레이(Liquid Crystal Display) 소자이다.Among them, a liquid crystal display device has been successfully developed to be commercially available recently.

이러한 LSD 소자는 현재 노트북(Note Book)컴퓨터에서 휴대용 모니터로 많이 사용되고 있으며, 특히 화면 사이즈(Size)를 확대하여 일반 가정에서 브라운관을 채용한 TV 화면 사이즈(Size)로도 최근 개발되어 있다.Such LSD devices are widely used as portable monitors in notebook computers, and have recently been developed as TV screen sizes employing CRTs in general homes by increasing the screen size.

이러한 FPD 모니터 중에서 LCD 모니터의 회로의 불럭을 첨부된 도면을 이용하여 설명하면 다음과 같다.Among the FPD monitors, the block of the LCD monitor will be described with reference to the accompanying drawings.

도 1은 종래의 액정 디스플레이 모니터를 나타낸 블럭도이다.1 is a block diagram showing a conventional liquid crystal display monitor.

개인용 컴퓨터(Personal Computer; 이하 PC로 칭함)(100)는 사용자가 사용한 키보드 신호를 인가받아 처리하고 처리된 결과에 따라 데이터를 발생하는 CPU(110)와, 상기 CPU(110)로부터 출력되는 데이터를 인가 받아 영상 신호(R,G,B)로 처리 하고 처리된 영상 신호(R,G,B)와 상기 영상 신호(R,G,B)를 동기화시키기 위한 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하는 비디오 카드(120)로 되어 있다.A personal computer (hereinafter referred to as a PC) 100 receives a keyboard signal used by a user, processes the CPU signal, and generates data according to the processed result, and the data output from the CPU 110. A horizontal synchronization signal (H-SYNC) and vertical for processing the received image signal (R, G, B) and synchronizing the processed image signal (R, G, B) with the image signal (R, G, B). The video card 120 outputs the synchronization signal V-SYNC.

또한, 상기 PC(100) 내에 있는 비디오 카드(120)로부터 출력되는 영상 신호(R,G,B) 및 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받는 LCD 모니터(200)는 상기 비디오 카드(120)로부터 출력되는 영상 신호(R,G,B)를 인가 받아 증폭하기 위한 증폭기(201)와, 상기 증폭기(201)에서 증폭되어 출력되는 아날로그(Analog) 영상 신호(R,G,B)를 디지탈 신호로 변환하기 위한 제 1 아날로그/디지탈 변환기(Analog To Converter; 이하 AD 변환부라 약칭함)(202)와, 상기 비디오 카드(120)로부터 출력되는 수평 및 수직 동기 신호(H/V-SYNC)를 별도로 검출하는 동기 신호 검출부(203)와, 상기 동기 신호 검출부(203)에서 검출된 수평 및 수직 동기 신호(H/V-SYNC)를 인가 받고 인가된 수평 및 수직 동기 신호(H/V-SYNC)에 따라 클럭 주파수를 발생하는 제 1 위상 동기 루프(Phase Locked Loop; 이하 PLL이라 약칭함)(204)와, 온 스크린 디스플레이(On Screen Display; 이하 OSD라 약칭함) 데이터를 발생하며 디지탈 신호를 아날로그(Analog) 신호로 변환하는 변환기(Digital To Converter; 이하 DA 변환부라 약칭함)를 내장한 마이콤(205)과, 상기 마이콤(205)으로부터 출력되는 OSD데이터를 인가 받고 인가된 OSD 데이터를 OSD 신호로 출력하는 OSD부(206)와, 상기 OSD부(206)로부터 출력되는 OSD 신호를 인가 받고 인가된 OSD 신호를 디지탈 신호로 변환하기 위한 제 2 AD 변환부(207)와, 상기 제 2 AD 변환부(207)로부터 출력되는 OSD 신호와 상기 제 1 AD 변환부(202)로부터 출력되는 영상 신호(R,G,B)를 인가 받아 선택적으로 출력 하는 멀티플렉서(208)와, 상기 멀티플렉서(208)에서 선택적으로 출력되는 영상 신호(R,G,B) 및 OSD 신호의 출력 타이밍(Timing)을 설정하는 제 1 게이트 어레이(209)와, 상기 제 1 게이트 어레이(209)로부터 출력되는 영상 신호(R,G,B)를 저장하고 변환하는 제 2 게이트 어레이(210)와, 상기 제 2 게이트 어레이(210)로부터 출력되는 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 표시하는 LDC 판넬(211)로 구성되어 있다.In addition, the LCD monitor receiving the image signal (R, G, B) and the horizontal synchronizing signal (H-SYNC) and the vertical synchronizing signal (V-SYNC) output from the video card 120 in the PC 100 ( 200 is an amplifier 201 for receiving and amplifying image signals R, G, and B output from the video card 120, and an analog image signal (amplified and output from the amplifier 201). A first analog-to-digital converter (hereinafter referred to as AD converter) 202 for converting R, G, and B into a digital signal, and horizontal and vertical synchronization signals output from the video card 120. A sync signal detector 203 for separately detecting (H / V-SYNC) and horizontal and vertical sync applied with the horizontal and vertical sync signals H / V-SYNC detected by the sync signal detector 203. PLL (Phase Locked Loop) generating a clock frequency according to the signal H / V-SYNC (hereinafter, PLL) 204 and an On Screen Display (OSD), which generates data and converts a digital signal into an analog signal, abbreviated as DA converter. ), An OSD unit 206 for receiving the OSD data output from the microcomputer 205 and outputting the applied OSD data as an OSD signal, and an OSD output from the OSD unit 206. A second AD converter 207 for receiving a signal and converting the applied OSD signal into a digital signal, an OSD signal output from the second AD converter 207 and the first AD converter 202. A multiplexer 208 that receives the output image signals R, G, and B and selectively outputs the output signal, and output timings of the image signals R, G, and B that are selectively output from the multiplexer 208 and the OSD signal ( First gate array 209 for setting Timing), and A second gate array 210 that stores and converts the image signals R, G, and B output from the first gate array 209, and an image signal R, which is output from the second gate array 210. LDC panel 211 displaying the applied image signal (R, G, B) is applied to the G, B.

이와 같이 구성된 종래의 LCD 모니터의 동작을 설명하면 다음과 같다.The operation of the conventional LCD monitor configured as described above is as follows.

사용자가 프로그램을 실행하기 위해 PC(100)에 데이터를 인가하면, 인가된 데이터를 CPU(110)에서 입력받는다.When a user applies data to the PC 100 to execute a program, the applied data is received by the CPU 110.

이러한 데이터를 입력받은 CPU(110)는 인가된 데이터에 따라 프로그램을 실행하고 실행된 결과에 따라 영상 데이터를 출력하게 된다.The CPU 110 receiving such data executes a program according to the applied data and outputs image data according to the executed result.

이와 같이 출력되는 영상 데이터는 비디오 카드(120)에서 인가 받는다.The video data output in this way is applied by the video card 120.

영상 데이터를 인가 받은 비디오 카드(120)는 인가된 영상 데이터를 처리 하여 영상 신호(R,G,B)를 출력한다.The video card 120 receiving the image data processes the applied image data and outputs the image signals R, G, and B.

또한, 출력되는 영상 신호(R,G,B)를 동기화시키기 위한 수평 및 수직 동기 신호(H/V-SYNC)를 출력한다.In addition, the horizontal and vertical synchronization signals H / V-SYNC for synchronizing the output image signals R, G, and B are output.

비디오 카드(120)로부터 출력되는 영상 신호(R,G,B)는 LCD 모니터(200)의 증폭기(201)에서 인가 받는다.The image signals R, G, and B output from the video card 120 are applied by the amplifier 201 of the LCD monitor 200.

영상 신호(R,G,B)를 인가 받은 증폭기(201)는 인가된 영상 신호(R,G,B)를 증폭한다.The amplifier 201 receiving the image signals R, G and B amplifies the applied image signals R, G and B.

이와 같이 증폭된 영상 신호(R,G,B)는 아날로그(Analog) 신호이므로 제 1 AD 변환부(202)를 통해서 디지탈 영상 신호(R,G,B)로 변환된다.Since the amplified video signals R, G, and B are analog signals, they are converted into digital video signals R, G, and B through the first AD converter 202.

제 1 AD 변환부(202)를 통해서 디지탈로 변환되어 출력되는 영상 신호(R,G,B)는 멀티플렉서(208)로 인가된다.The image signals R, G, and B that are digitally converted and output through the first AD converter 202 are applied to the multiplexer 208.

한편, PC(100) 내에 있는 비디오 카드(120)로부터 출력되는 영상 신호(R,G,B)를 동기화시키기 위한 수평 및 수직 동기 신호(H/V-SYNC)는 동기 신호 검출부(203)에서 검출한다.On the other hand, the synchronization signal detector 203 detects the horizontal and vertical synchronization signals H / V-SYNC for synchronizing the image signals R, G, and B output from the video card 120 in the PC 100. do.

수평 및 수직 동기 신호(H/V-SYNC)를 검출하는 동기 신호 검출부(203)는The sync signal detector 203 for detecting the horizontal and vertical sync signals H / V-SYNC

검출된 수평 및 수직 동기 신호(H/V-SYNC)를 PLL(204)로 인가한다.The detected horizontal and vertical synchronization signals H / V-SYNC are applied to the PLL 204.

수평 및 수직 동기 신호(H/V-SYNC)를 인가 받은 PLL(204)은 인가된 수평 및 수직 동기 신호(H/V-SYNC)를 이용하여 설정된 클럭 주파수를 출력한다.The PLL 204 receiving the horizontal and vertical synchronizing signals H / V-SYNC outputs a clock frequency set using the horizontal and vertical synchronizing signals H / V-SYNC.

이와 같이 PLL(204)에서 출력되는 클럭 주파수는 AD 변환부(202)로 인가 된다.As such, the clock frequency output from the PLL 204 is applied to the AD converter 202.

클럭 주파수를 인가 받은 AD 변환부(202)를 통해서 디지탈 영상 신호(R,G,B)로 변환되어 출력되는 영상 신호(R,G,B)를 클럭 주파수에 따라 샘플링(Sampling)을 하게 된다.The A / D converter 202 receives a clock frequency to convert the digital image signals R, G, and B into the digital image signals R, G, and B according to the clock frequency.

이러한 제 1 AD 변환부(202)에서 샘플링(Sampling)되어 출력되는 영상 신호(R,G,B)를 멀티플렉서(208)에서 인가 받는다.The multiplexer 208 receives the image signals R, G, and B that are sampled and output by the first AD converter 202.

또한, OSD 제어 프로그램을 내장한 마이콤(205)은 OSD 조정 신호를 입력받 는다.In addition, the microcomputer 205 having an OSD control program receives an OSD adjustment signal.

이러한 OSD 조정 신호를 인가 받은 마이콤(205)은 인가된 OSD 조정 신호에 따른 OSD 신호를 출력하게 된다.The microcomputer 205 receiving the OSD adjustment signal outputs an OSD signal according to the applied OSD adjustment signal.

출력되는 OSD 신호는 아날로그 신호이므로 제 2 AD 변환부(207)를 통해서 디지탈 신호로 변환시키게 된다.Since the output OSD signal is an analog signal, the OSD signal is converted into a digital signal through the second AD converter 207.

제 2 AD 변환부(207)를 통해 변환된 OSD 신호는 멀티플렉서(208)로 인가 된다.The OSD signal converted by the second AD converter 207 is applied to the multiplexer 208.

이와 같이 제 2 AD 변환부(207)로부터 출력되는 OSD 신호와 제 1 AD 변환부(203)로부터 출력되는 영상 신호(R,G,B)를 멀티플렉서(208)에서 인가 받는다.In this way, the multiplexer 208 receives the OSD signal output from the second AD converter 207 and the image signals R, G, and B output from the first AD converter 203.

인가된 OSD 신호와 영상 신호(R,G,B)는 멀티플렉서(208)로 인가되는 선택 신호에 따라 선택적으로 출력된다.The applied OSD signal and the image signals R, G, and B are selectively output according to the selection signal applied to the multiplexer 208.

예를 들어, 만일 사용자가 OSD 화면을 표시하기 위해 LCD 모니터(200)의 제어 버튼들(Buttons)(도시 않음)을 사용하게 되면, LCD 모니터(200)의 제어 버튼들(Buttons)에서 출력되는 OSD 선택 신호를 마이콤(205)과 OSD(206)를 통해서 출력된다.For example, if the user uses the control buttons (not shown) of the LCD monitor 200 to display the OSD screen, the OSD output from the control buttons of the LCD monitor 200. The selection signal is output through the microcomputer 205 and the OSD 206.

출력된 OSD 선택 신호는 제 2 AD 변환부(207)에서 디지탈 신호로 변환되어 멀티플렉서(208)로 인가된다.The output OSD selection signal is converted into a digital signal by the second AD converter 207 and applied to the multiplexer 208.

이와 같은 OSD 선택 신호를 인가 받은 멀티플렉서(208)는 인가된 OSD 선택 신호에 따라 OSD 신호를 출력하게 된다.The multiplexer 208 receiving the OSD selection signal outputs the OSD signal according to the applied OSD selection signal.

반대로, OSD 선택 신호가 인가되지 않으면, 멀티플렉서(208)는 제 1 AD 변환부(203)로부터 인가되는 영상 신호(R,G,B)를 출력하게 된다.On the contrary, when the OSD selection signal is not applied, the multiplexer 208 outputs the image signals R, G, and B applied from the first AD converter 203.

멀티플렉서(27)에서 선택적으로 출력되는 영상 신호(R,G,B) 및 OSD 신호는 제 1 게이트 어레이(209)로 인가된다. 영상 신호(R,G,B) 및 OSD 신호를 인가 받은 제 1 게이트 어레이(209)는 PLL(204)로부터 인가되는 수평 및 수직 동기 신호(H/V-SYNC)를 인가 받고 인가된 수평 및 수직 동기 신호(H/V-SYNC)에 따른 출력 타이밍(Timing)을 설정하게 된다.The image signals R, G, and B and the OSD signal selectively output from the multiplexer 27 are applied to the first gate array 209. The first gate array 209 receiving the image signals R, G, and B and the OSD signal receives the horizontal and vertical synchronizing signals H / V-SYNC applied from the PLL 204 and is applied to the horizontal and vertical signals. The output timing according to the synchronization signal H / V-SYNC is set.

그리고, OSD 기능을 사용할 경우에는 수평 및 수직 동기 신호(H/V-SYNC)를 이용하여 LCD 화면의 정해진 위치에 영상 신호 대신 OSD 신호를 출력하는 기능을 가지고 있다.In addition, when the OSD function is used, the OSD signal is output instead of the video signal at a predetermined position on the LCD screen by using the horizontal and vertical sync signals (H / V-SYNC).

여기에서, 비디오 카드(120)로부터 입력되는 영상 신호(R,G,B)의 피크 대 피크(Peak to Peak) 전압은 0.7VPP이다.Here, the peak to peak voltage of the video signals R, G, and B input from the video card 120 is 0.7 V PP .

그리고, OSD부(206)에서 출력되는 OSD 신호의 피크 대 피크(Peak to Peak) 전압은 5VPP이다.In addition, the peak-to-peak voltage of the OSD signal output from the OSD unit 206 is 5V PP .

따라서, 영상 신호(R,G,B) 및 OSD 신호를 멀티플렉서(208)에서 스위칭(Switching) 할 때 전압 값이 다르므로 신호 처리가 불가능하게 된다.Therefore, when switching the image signal (R, G, B) and the OSD signal in the multiplexer 208, the voltage value is different, the signal processing is impossible.

이를 위해서 영상 신호(R,G,B)를 OSD 신호와 같은 피크 피크 (Peak to Peak) 전압인 5VPP로 증폭하기 위해서 증폭기(201)를 통해서 영상 신호(R,G,B)의 피크 대 피크 (Peak to Peak) 전압을 5VPP로 증폭한 것이다.To this end, the peak-to-peak of the image signals R, G, and B is passed through the amplifier 201 to amplify the image signals R, G, and B to 5V PP , which is a peak to peak voltage, such as an OSD signal. Peak to Peak voltage is amplified to 5V PP .

이와 같이 멀티플렉서(208)에서 선택되어 출력되는 영상 신호(R,G,B)는 제 1 게이트 어레이(209)를 통해서 출력 타이밍(Timing)이 조종되어 출력된다.As described above, the image timings R, G, and B selected and output by the multiplexer 208 are controlled by the output timing through the first gate array 209.

제 1 게이트 어레이(209)로부터 출력되는 영상 신호(R,G,B)는 제 2 게이트 어레이(210)를 통해서 디스플레이에 적합하도록 영상 신호(R,G,B)를 저장하고 저장된 데이터를 변환하게 된다.The image signals R, G, and B output from the first gate array 209 store the image signals R, G, and B through the second gate array 210 so as to be suitable for display and convert the stored data. do.

제 2 게이터 어레이(210)에서 변환된 영상 신호(R,G,B)는 LCD 판넬부(211)로 인가된다.The image signals R, G, and B converted by the second gator array 210 are applied to the LCD panel unit 211.

영상 신호(R,G,B)를 인가 받은 LCD 판넬부(211)는 인가된 영상 신호(R,G,B)를 표시하게 된다.The LCD panel 211 receiving the image signals R, G, and B displays the applied image signals R, G, and B.

이때, 영상 신호(R,G,B)가 디스플레이 되는 화면의 해상도의 종류는 VGA (640×480), SVGA(800×600), XGA(1024×768), EWS(1280×1024) 등으로 있다.In this case, the resolution of the screen on which the image signals R, G, and B are displayed is VGA (640 × 480), SVGA (800 × 600), XGA (1024 × 768), EWS (1280 × 1024), or the like. .

이러한 종래의 LCD 모니터는 하나의 비디오 모드에 셋팅됨으로 인해서 비디오 카드의 모드 변환시 LCD 모니터 화면에 표시되는 영상 신호의 사이즈(Size)가 현재 표시되는 화면 사이즈(Size)와 불일치를 이루는 문제점이 있다.Since the conventional LCD monitor is set to one video mode, there is a problem that the size of the video signal displayed on the LCD monitor screen is inconsistent with the currently displayed screen size when the video card is switched between modes.

따라서, 본 고안은 전술한 종래의 LCD 모니터에 발생되는 문제점을 해결하고자 수평 동기 신호를 읽는 속도를 조절하여 FPD 모니터의 해상도 변환시 발생되는 영상 신호의 사이즈(Size)를 조정하는 FPD 모니터의 모드 변환시 화면 확대 장치를 제공하는 것을 목적으로 한다.Therefore, the present invention is designed to solve the problems of the conventional LCD monitor described above, by adjusting the speed of reading the horizontal synchronizing signal to adjust the size of the image signal generated during the resolution conversion of the FPD monitor. It is an object to provide an enlargement apparatus.

도 1은 종래에 일반적으로 사용되는 FPD 모니터의 블럭도,1 is a block diagram of a FPD monitor generally used in the prior art,

도 2는 본 고안에 따른 FPD 모니터의 블럭도,2 is a block diagram of an FPD monitor according to the present invention;

도 3은 본 고안에 따른 파형도이다.3 is a waveform diagram according to the present invention.

도 2는 본 고안에 따른 FPD 모니터의 블럭도로, 영상 신호(R,G,B)와 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하는 PC(10)와, 상기 PC(10)로부터 출력되는 영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 디지탈 신호를 변환시키는 LCD 모니터(20) 내에 있는 AD 변환부(21)와, 상기 PC(10)로부터 출력되는 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받고 인가된 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)에 따라 상기 PC(10)로부터 출력되는 영상 신호(R,G,B)의 해상도를 판별하고 인가된 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYCN)와 영상 신호(R,G,B)를 저장 및 출력하기 위한 라이트 인에이블(Write Enable) 신호(W.ENABLE) 및 리드 인에이블(Read Enable) 신호(R.ENABLE)를 출력하는 콘트롤러(22)와, 상기 콘트롤러(22)로부터 출력되는 수평 동기 신호(H-SYNC)를 인가 받고 인가된 수평 동기 신호(H-SYNC)에 따라 영상 신호(R,G,B)를 동기화하기 위한 라이트(Write) 클럭 신호(W.CLK)를 발생하고 발생된 라이트(Write) 클럭 신호(W.CLK)를 출력하는 라이트(Write) 위상 동기 루프(이하 W-PLL로 칭함)(23)과, 상기 AD 변환부(21)로부터 출력되는 영상 신호(R,G,B)를 상기 W-PLL(23)로부터 출력되는 라이트(Write) 클럭 신호(W.CLK)에 동기화 시키고 동기화된 영상 신호(R,G,B)를 상기 콘트롤러(22)로부터 인가되는 라이트 인에이블(Write Enable) 신호(W.ENABLE)에 따라 저장하는 메모리부(24)와, 상기 콘트롤러(22)로부터 출력되는 수직 동기 신호(V-SYNC)를 인가 받고 인가된 수직 동기 신호(V-SYNC)에 따라 리드(Read) 수평 동기 신호(R.H-SYNC)를 출력하는 제 1 리드(Read)-위상 동기 루프(이하 제 1 R-PLL로 약칭함)(25)과, 상기 제 1 R-PLL(25)로부터 출력되는 리드(Read) 수평 동기 신호(R.H-SYNC)를 인가 받고 인가된 리드(Read) 수평 동기 신호(R.H-SYNC)에 따라 LCD 모니터의 화면 사이즈(Size)를 확대하기 위한 리드(Read) 클럭 신호(R.CLK)를 출력하는 제 2 R-PLL(26)과, 상기 제 2 R-PLL(26)로부터 출력되는 리드(Read) 클럭 신호(R.CLK)에 따라 저장된 영상 신호(R,G,B)를 동기화시키고 상기 콘트롤러(22)로부터 인가되는 리드 인에이블(Read Enable) 신호(R.ENABLE)를 인가 받아 동기화된 영상 신호(R,G,B)를 출력하는 메모리부(24)로부터 출력되는 영상 신호(R,G,B)를 표시하는 LCD 판넬(27)로 구성되어 있다.2 is a block diagram of an FPD monitor according to the present invention, a PC 10 for outputting an image signal (R, G, B), a horizontal synchronizing signal (H-SYNC) and a vertical synchronizing signal (V-SYNC), and An AD converter 21 in the LCD monitor 20 that receives the image signals R, G, and B output from the PC 10 and converts the applied image signals R, G, and B into digital signals; In response to the horizontal sync signal H-SYNC and the vertical sync signal V-SYNC output from the PC 10 and applied to the horizontal sync signal H-SYNC and the vertical sync signal V-SYNC. The resolution of the image signals R, G and B output from the PC 10 is determined, and the applied horizontal synchronization signal H-SYNC and the vertical synchronization signal V-SYCN and the image signals R, G and B Controller 22 for outputting a write enable signal (W.ENABLE) and a read enable signal (R.ENABLE) for storing and outputting the output signal from the controller 22. Horizontal sync signal (H -SYNC is generated and generates a write clock signal W.CLK for synchronizing the image signals R, G, and B according to the horizontal sync signal H-SYNC. ) Write phase-locked loop 23 (hereinafter referred to as W-PLL) 23 for outputting clock signal W.CLK and video signals R, G, and B outputted from AD converter 21. Is synchronized to the write clock signal W.CLK output from the W-PLL 23 and the write enable signal is applied from the controller 22 to the synchronized image signals R, G, and B. Memory unit 24 for storing according to the enable signal (W.ENABLE) and the vertical synchronizing signal (V-SYNC) output from the controller 22 is applied according to the applied vertical synchronizing signal (V-SYNC). A first read-phase synchronous loop (hereinafter abbreviated to first R-PLL) 25 which outputs a read horizontal synchronization signal RH-SYNC, and the first R-PLL 25 Read output from ) Read clock signal (R.CLK) for enlarging the screen size of the LCD monitor according to the read horizontal sync signal (RH-SYNC) applied with the horizontal sync signal (RH-SYNC). ) And the stored image signals R, G, and B according to the second R-PLL 26 and the read clock signal R. CLK outputted from the second R-PLL 26. The video signal outputted from the memory unit 24 for synchronizing and outputting the synchronized video signals R, G, and B by receiving a read enable signal R.ENABLE applied from the controller 22. It consists of the LCD panel 27 which displays (R, G, B).

이와 같은 구성에 따른 동작을 설명하면 다음과 같다.Referring to the operation according to the configuration as follows.

PC(10) 내에서 프로그램이 실행되어 영상 신호(R,G,B)가 발생하면 발생된 영상 신호(R,G,B)는 LCD 모니터(20)로 인가된다. 이때 PC(10)는 LCD 모니터(20)로 인가되는 영상 신호(R,G,B)를 동기화시키기 위한 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하게 된다.When the program is executed in the PC 10 to generate the image signals R, G and B, the generated image signals R, G and B are applied to the LCD monitor 20. At this time, the PC 10 outputs the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V-SYNC for synchronizing the image signals R, G, and B applied to the LCD monitor 20.

이와 같이 PC(10)로부터 출력되는 영상 신호(R,G,B)를 LCD 모니터(20) 내에 있는 AD 변환부(21)에서 인가 받는다.In this way, the image signals R, G, and B output from the PC 10 are applied by the AD converter 21 in the LCD monitor 20.

영상 신호(R,G,B)를 인가 받은 AD 변환부(21)는 인가된 아날로그 영상 신호(R,G,B)를 디지탈 영상 신호(R,G,B)로 변환하게 된다.The AD converter 21 receiving the image signals R, G, and B converts the applied analog image signals R, G, and B into digital image signals R, G, and B.

또한, PC(10)로부터 출력되는 영상 신호(R,G,B)를 동기화 시키기 위한 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 콘트롤러(22)에서 인가 받는다. 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받은 콘트롤러(22)로 인가된 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)에 따라 PC(10)로부터 출력되는 영상 신호(R,G,B)의 해상도를 판별하게 된다.In addition, the controller 22 receives the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V-SYNC for synchronizing the image signals R, G, and B output from the PC 10. The PC 10 according to the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V-SYNC applied to the controller 22 receiving the horizontal synchronizing signal H-SYNC and the vertical synchronizing signal V-SYNC. The resolution of the video signals R, G, and B output from the video signal is determined.

또한, 인가된 수평 동기 신호(H-SYNC)를 W-PLL(23)으로 인가한다.In addition, the applied horizontal synchronizing signal H-SYNC is applied to the W-PLL 23.

수평 동기 신호(H-SYNC)를 인가 받은 W-PLL(23)는 인가된 수평 동기 신호(H-SYNC)에 따른 라이트(Write) 클럭 신호(W.CLK)를 출력하게 된다.The W-PLL 23 receiving the horizontal synchronizing signal H-SYNC outputs a write clock signal W.CLK according to the applied horizontal synchronizing signal H-SYNC.

이와 같이 W-PLL(23)로부터 출력되는 라이트(Write) 클럭 신호(W.CLK)를 인가 받은 메모리부(24)는 인가된 라이트(Write) 클럭 신호(W.CLK)에 따라 상기 AD 변환부(21)로부터 출력되는 영상 신호(R,G,B)를 동기화시키게 된다.As such, the memory unit 24 receiving the write clock signal W.CLK output from the W-PLL 23 receives the AD converter according to the applied write clock signal W.CLK. The video signals R, G, and B output from 21 are synchronized.

동기화된 영상 신호(R,G,B)는 콘트롤러(22)로부터 출력되는 라이트 인에이블(Write Enable) 신호(W.ENABLE)를 인가 받아 라이트(Write) 클럭 신호(W.CLK)에 동기화된 영상 신호(R,G,B)를 저장하게 된다.The synchronized video signals R, G, and B receive the write enable signal W.ENABLE output from the controller 22 and are synchronized with the write clock signal W.CLK. The signals R, G, and B are stored.

한편, 콘트롤러(22)로부터 출력되는 수직 동기 신호(V-SYNC)를 인가 받은 제 1 R-PLL(25)는 인가된 수직 동기 신호(V-SYNC)에 따른 리드(Read) 수평 동기 신호(R.H-SYNC)를 제 2 R-PLL(26)에서 인가 받고 인가된 리드(Read) 수평 동기 신호(R.H-SYNC)에 따라 LCD 모니터의 화면 사이즈(Size)를 확대하기 위한 리드(Read) 클럭 신호(R.CLK)를 출력한다.Meanwhile, the first R-PLL 25 receiving the vertical synchronizing signal V-SYNC output from the controller 22 receives the read horizontal synchronizing signal RH according to the applied vertical synchronizing signal V-SYNC. Read clock signal for enlarging the screen size of the LCD monitor according to the read horizontal sync signal RH-SYNC applied to the second R-PLL 26. R.CLK).

이와 같이 제 2 R-PLL(26)로부터 출력되는 리드(Read) 클럭 신호(R.CLK)를 메모리부(24)에서 인가 받는다.In this way, the read clock signal R. CLK output from the second R-PLL 26 is applied by the memory unit 24.

인가된 리드(Read) 클럭 신호(R.CLK)에 따라 메모리부(24)는 저장된 영상 신호(R,G,B)를 동기화하게 된다.The memory unit 24 synchronizes the stored image signals R, G, and B according to the applied read clock signal R. CLK.

이와 같이 리드(Read) 클럭 신호(R.CLK)에 따라 동기화된 영상 신호(R,G,B)는 콘트롤러(22)로부터 출력되는 리드 인에이블(Read Enable) 신호(R.ENABLE)를 인가 받고 리드(Read) 클럭 신호(R.CLK)에 따라 동기화된 영상 신호(R,G,B)를 출력하게 된다.As such, the image signals R, G, and B synchronized according to the read clock signal R. CLK receive a read enable signal R. ENABLE output from the controller 22. The synchronized video signals R, G, and B are output according to the read clock signal R. CLK.

메모리부924)로부터 출력되는 영상 신호(R,G,B)를 인가 받은 LCD 판넬(27) 인가된 영상 신호(R,G,B)를 제 2 R-PLL(26)으로부터 인가되는 리드(Read) 클럭 신호(R.CLK)에 따라 영상 신호(R.G.B)를 표시하고 상기 제 1 R-PLL(25)로부터 출력되는 리드(Read) 수평 동기 신호(R.H-SYNC) 및 상기 콘트롤러(22)로부터 출력되는 수직 동기 신호(V-SYNC)에 따라 동기화하여 표시하게 된다.The LCD panel 27 receiving the image signals R, G, and B output from the memory unit 924 reads the applied image signals R, G, and B from the second R-PLL 26. ) Display the image signal RGB according to the clock signal R.CLK and output from the read horizontal synchronization signal RH-SYNC output from the first R-PLL 25 and the controller 22. According to the vertical synchronization signal (V-SYNC) is displayed in synchronization.

이와 같이 LCD 모니터 화면에 표시되는 해상도에 따라 화면 사이즈(Size)를 조절하여 발생된 파형을 첨부된 도면을 이용하여 설명하면 다음과 같다.The waveform generated by adjusting the screen size according to the resolution displayed on the LCD monitor screen is described with reference to the accompanying drawings.

도 3은 본 고안에 따른 파형도이다.3 is a waveform diagram according to the present invention.

첨부된 도 2를 참조하여 설명하면 도시된 바와 같이 파형(가)은 PC(10)로 부터 출력되는 수평 동기 신호(H-SYNC)를 메모리부(24)에 저장시 나타나는 라이트(Write) 수평 동기 신호(W.H-SYNC)의 출력 파형의 수(가령, 4개의 펄스(a ∼ d)라고 가정한다.)를 도시하고 있다.Referring to FIG. 2, as shown in FIG. 2, the waveform A indicates a write horizontal synchronization that appears when the horizontal synchronization signal H-SYNC output from the PC 10 is stored in the memory unit 24. The number of output waveforms of the signal WH-SYNC (assuming, for example, four pulses a to d) is shown.

이때, PC(10)로부터 인가되는 영상 신호(R,G,B)의 해상도가 높아지면, 메모리부(24)에 저장된 영상 신호(R,G,B)를 빠르게 리드(Read)하면 파형(나)에 도시된 것과 같이 하나의 펄스를 추가하게 된다.At this time, when the resolution of the image signals R, G, and B applied from the PC 10 increases, when the image signals R, G, and B stored in the memory unit 24 are quickly read, the waveform (i. As shown in Figure 1, one pulse is added.

즉, 하나의 펄스를 추가함으로써 LCD 모니터 화면에 표시되는 영상 신호(R,G,B)의 상을 확대하게 된다.That is, by adding one pulse, the image of the image signals R, G, and B displayed on the LCD monitor screen is enlarged.

즉, 펄스 파형의 개수를 5개(a1 ∼ e1)로 리드(Read)하게 된다.That is, the number of pulse waveforms is read as five (a1 to e1).

또한, 메모리부(24)에 저장된 수평 동기 신호(H-SYNC)를 리드(Read)시 발생하는 리드(Read) 수평 동기 신호(R.H-SYNC)의 파형의 수를 도시하고 있다.In addition, the number of waveforms of the read horizontal synchronization signal R.H-SYNC generated when the horizontal synchronization signal H-SYNC stored in the memory unit 24 is read is shown.

또한, 파형(다)은 확대된 LCD 모니터 화면의 사이즈(Size)를 축소시 리드(Read)된 리드(Read) 수평 동기 신호(R.H-SYNC)를 저장하면, 리드(Read) 수평 동기 신호(R.H-SYNC')를 발생하게 된다.In addition, when the waveform (C) stores the read horizontal sync signal RH-SYNC read when the size of the enlarged LCD monitor screen is reduced, the read horizontal sync signal RH -SYNC ').

즉, 리드(Read) 수평 동기 신호(R.H-SYNC')의 파형의 개수를 4개(a2 ∼ d2)로 출력하게 한다.That is, the number of waveforms of the read horizontal synchronization signal R.H-SYNC 'is output as four (a2 to d2).

이와 같은 LCD 모니터 화면의 사이즈(Size)를 확대하기 위한 조건은The condition for enlarging the size of the LCD monitor screen is

파형 (가)Waveform (A)

- - - - - - - ×W.H-SYNC ≤ R.H-SYNC ＜ W.H-SYNC-------× W.H-SYNC ≤ R.H-SYNC <W.H-SYNC

파형 (나)Waveform (I)

라는 부등식을 만족하게 된다.The inequality is satisfied.

이상과 같이 LCD 모니터와 같은 구성을 같은 모든 FPD 모니터에 적용될수 있다.As described above, the same configuration as the LCD monitor can be applied to all the same FPD monitors.

이상에서 설명한 바와 같이 본 고안은 PC로부터 인가되는 영상 신호의 해상도의 확대에 따른 화면 사이즈(Size)를 손쉽게 조절하는 효과가 있다.As described above, the present invention has an effect of easily adjusting the screen size according to the expansion of the resolution of the image signal applied from the PC.

Claims (2)

영상 신호(R,G,B)를 인가 받고 인가된 영상 신호(R,G,B)를 디지탈 신호를 변환시키는 AD 변환부와,An AD converter for receiving a video signal (R, G, B) and converting the applied video signal (R, G, B) into a digital signal; 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받고 영상 신호(R,G,B)의 해상도를 판별하고 영상 신호(R,G,B)를 저장 및 출력하기 위한 라이트 인에이블(Write Enable) 신호(W.ENABLE) 및 리드 인에이블(Read Enable) 신호(R.ENABLE)를 출력하는 콘트롤러와,Light for receiving the horizontal sync signal H-SYNC and the vertical sync signal V-SYNC to determine the resolution of the image signals R, G, and B, and to store and output the image signals R, G, and B. A controller that outputs a write enable signal (W.ENABLE) and a read enable signal (R.ENABLE); 상기 콘트롤러(22)로부터 출력되는 수평 동기 신호(H-SYNC)를 인가 받고 인가된 수평 동기 신호(H-SYNC)에 따라 영상 신호(R,G,B)를 동기화하기 위한 라이트(Write) 클럭 신호(W.CLK)를 발생하고 발생된 라이트(Write) 클럭 신호(W.CLK)를 출력하는 W-PLL과,A write clock signal for synchronizing the image signals R, G, and B according to the horizontal synchronization signal H-SYNC received from the controller 22 and receiving the horizontal synchronization signal H-SYNC. W-PLL which generates (W.CLK) and outputs the generated write clock signal (W.CLK), 상기 AD 변환부로부터 출력되는 영상 신호(R,G,B)를 상기 W-PLL로부터 출력되는 라이트(Write) 클럭 신호(W.CLK)에 동기화 시키고 동기화된 영상 신호(R,G,B)를 상기 콘트롤러로부터 인가되는 라이트 인에이블(Write Enable) 신호(W.ENABLE)에 따라 저장하는 메모리부와,The image signals R, G, and B output from the AD converter are synchronized with the write clock signal W.CLK and the synchronized image signals R, G, and B are output from the W-PLL. A memory unit to store according to a write enable signal (W.ENABLE) applied from the controller; 상기 콘트롤러로부터 출력되는 수직 동기 신호(V-SYNC)를 인가 받고 인가된 수직 동기 신호(V-SYNC)에 따라 리드(Read) 수평 동기 신호(R.H-SYNC)를 출력하는 제 1 R-PLL과,A first R-PLL that receives the vertical synchronizing signal V-SYNC output from the controller and outputs a read horizontal synchronizing signal R.H-SYNC according to the applied vertical synchronizing signal V-SYNC; 상기 제 1 R-PLL로부터 출력되는 리드(Read) 수평 동기 신호(R.H-SYNC)를 인가 받고 인가된 리드(Read) 수평 동기 신호(R.H-SYNC)에 따라 LCD 모니터의 화면 사이즈(Size)를 확대하기 위한 리드(Read) 클럭 신호(R.CLK)를 출력하는 제 2 R-PLL과,In response to the read horizontal sync signal RH-SYNC output from the first R-PLL, the screen size of the LCD monitor is enlarged according to the read horizontal sync signal RH-SYNC. A second R-PLL for outputting a read clock signal R.CLK for 상기 제 2 R-PLL로부터 출력되는 리드(Read) 클럭 신호(R.CLK)에 따라 저장된 영상 신호(R,G,B)를 동기화시키고 상기 콘트롤러로부터 인가되는 리드 인에이블(Read Enable) 신호(R.ENABLE)를 인가 받아 동기화된 영상 신호(R,G,B)를 출력하는 메모리부로부터 출력되는 영상 신호(R,G,B)를 표시하는 LCD 판넬를 포함하는 FPD 모니터의 모드 변환시 화면 확대 장치According to the read clock signal R.CLK output from the second R-PLL, the stored image signals R, G, and B are synchronized, and a read enable signal R applied from the controller. Screen enlargement device during mode conversion of an FPD monitor including an LCD panel displaying an image signal (R, G, B) output from a memory unit for outputting synchronized image signals (R, G, B) by receiving .ENABLE) 제 1 항에 있어서,The method of claim 1, 상기 제 2 R-PLL에서 LCD 모니터 화면의 사이즈(Size)를 확대하기 위한 조건은,The condition for enlarging the size of the LCD monitor screen in the second R-PLL is 파형(가)의 개수Number of waveforms ──────── × W.H-SYNC ≤ R.H-SYNC ＜ W.H-SYNC──────── × W.H-SYNC ≤ R.H-SYNC <W.H-SYNC 파형(나)의 개수Number of waveforms (b) 로된 부등식을 만족하는 것을 특징으로 하는 FPD 모니터의 모드 변환시 화면 확대 장치Screen magnification apparatus during mode conversion of FPD monitor characterized by satisfying
KR2019960037932U 1996-10-31 1996-10-31 Screen magnifier when changing mode of FPD monitor KR19980024543U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960037932U KR19980024543U (en) 1996-10-31 1996-10-31 Screen magnifier when changing mode of FPD monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960037932U KR19980024543U (en) 1996-10-31 1996-10-31 Screen magnifier when changing mode of FPD monitor

Publications (1)

Publication Number Publication Date
KR19980024543U true KR19980024543U (en) 1998-07-25

Family

ID=53981879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960037932U KR19980024543U (en) 1996-10-31 1996-10-31 Screen magnifier when changing mode of FPD monitor

Country Status (1)

Country Link
KR (1) KR19980024543U (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100405656B1 (en) * 2001-04-09 2003-11-14 엘지전자 주식회사 Control apparatus for access of hierarchical memory of video communication terminal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100405656B1 (en) * 2001-04-09 2003-11-14 엘지전자 주식회사 Control apparatus for access of hierarchical memory of video communication terminal

Similar Documents

Publication Publication Date Title
US6097437A (en) Format converter
US7191402B2 (en) Method and apparatus for adjusting contrast and sharpness for regions in a display device
US7286126B2 (en) Apparatus for and method of processing display signal
US6812915B2 (en) Liquid crystal display device
KR100596586B1 (en) Apparatus and method for automatically controlling screen status of Liquid Crystal Display
KR200172661Y1 (en) A flat panel display apparatus having on screen display function
GB2333659A (en) Automatically controlling images on flat panel display
KR100265702B1 (en) High resolution flat panel display apparatus
KR19980024543U (en) Screen magnifier when changing mode of FPD monitor
KR19980048821A (en) Scan rate controller
KR200148842Y1 (en) Circuit controlling vertical screen size of fixed two-dimensional display device
KR100207315B1 (en) Plate display device
KR200142986Y1 (en) Flat panel display driving apparatus using feature connector
KR100218909B1 (en) Contrast adjusting circuit in an lcd monitor
KR20000007611A (en) Device and method for adjusting frequency and location of sampling
KR100525006B1 (en) Display device and semiconductor device for adjusting contrast and sharpness for regions in a display device
KR100598411B1 (en) Compensation apparatus for horizontal synchronous signal in liquid crystal display
KR200160667Y1 (en) Video signal delay circuit of flat panel display apparatus
KR100261583B1 (en) Lcd monitor with a sampling control function
KR100516052B1 (en) How to transmit video parameters using blank sections
KR100277025B1 (en) Mode search method and device of monitor
KR100265703B1 (en) Lcd monitor with a display centering function
KR100265705B1 (en) Flat panel display apparatus with auto adjusting image and control method of the same
KR20010081557A (en) Apparatus for stabilizing sync signal of flat monitor
KR20000002329A (en) Plat panel display apparatus having image location automatic control function and control method of the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid