KR19980017448A - 실리콘박막의 결정화 방법 - Google Patents

실리콘박막의 결정화 방법 Download PDF

Info

Publication number
KR19980017448A
KR19980017448A KR1019960037228A KR19960037228A KR19980017448A KR 19980017448 A KR19980017448 A KR 19980017448A KR 1019960037228 A KR1019960037228 A KR 1019960037228A KR 19960037228 A KR19960037228 A KR 19960037228A KR 19980017448 A KR19980017448 A KR 19980017448A
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
crystallization
forming
amorphous silicon
Prior art date
Application number
KR1019960037228A
Other languages
English (en)
Other versions
KR100234388B1 (ko
Inventor
황장원
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960037228A priority Critical patent/KR100234388B1/ko
Publication of KR19980017448A publication Critical patent/KR19980017448A/ko
Application granted granted Critical
Publication of KR100234388B1 publication Critical patent/KR100234388B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

시드층을 안정적으로 제공하여 균일하고 그레인의 크기가 큰 다결정실리콘층을 얻을 수 있는 실리콘박막의 결정화 방법에 대해 기재되어 있다. 이 방법은 투명기판상에 시드층을 형성하는 단계와, 상기 시드층상에 결정화를 위한 개구부를 구비한 절연막을 형성하는 단계와, 상기 절연막상에 결정화할 비정질 실리콘박막을 형성하는 단계와, 상기 비정질 실리콘박막상에 레이저를 조사하여 이를 결정화하는 단계를 구비하여 이루어진 것을 특징으로 한다. 따라서, 결정화하려는 비정질 실리콘박막을 모두 용융시켜도 상기한 별도의 시드층에 의하여 항상 결정화를 위한 시드가 제공되므로 공정의 마아진을 크게 할 수 있음은 물론, 실리콘박막을 충분히 용융시킬 수 있으므로 다결정실리콘의 그레인 크기가 증가된다. 또한, 상기 개구부를 중심으로 결정화가 진행되므로 결정화의 위치를 조정하기 용이하며 그레인의 크기도 균일하게 되어 소자특성의 균일도를 높일 수 있게 된다.

Description

실리콘박막의 결정화 방법
본 발명은 실리콘박막의 결정화 방법에 관한 것으로, 특히 레이저 (laser)를 이용한 실리콘박막의 결정화 방법에 관한 것이다.
실리콘기판상에 제작된 MOS(Metal Oxide Semiconductor) 트랜 지스터에서 기판과 연계되어 원하지 않는 기생용량이나 기생 트랜지스터 등이 생성되어 누설전류를 증가시키고 스위칭속도를 저하시키는 등의 문제가 발생된다. 이러한 문제를 해소하기 위한 방안으로 산화막 등의 절연막상에 실리콘박막을 형성하고 여기에 소자를 형성하는 SOI(Silicon On Insulator) 기술이 제안되어 활발히 사용되고 있다. 상기 SOI 구조에서는 산화막과 같은 절연막상에 실리콘박막을 증착하므로 최초로 증착된 박막은 비정질(amorphous) 상태이며 여기에 소자를 형성하기 위해서는 결정화가 선행되어야 한다.
한편, 지금까지의 표시장치(display units)의 대명사이던 음극선관 (CRT: Cathode-Ray Tube)를 대신하여 저전력소모 및 경박단소화가 가능한 새로운 표시소자로서 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), EL(Electro-Luminescence)등의 각종 표시장치가 개발되었는데, 그 중에서도 특히 LCD는 전기장에 의하여 분자의 배열이 변화하는 액정의 광학적 성질을 이용하는 액정기술과 반도체기술을 융합한 대표적인 평판 표시장치이다. 이러한 LCD의 스위칭소자로 박막트랜지스터(Thin Film Transistor; 이하, TFT로 약하여 칭함)가 사용되고 있는데, 이 TFT의 채널로 사용되는 반도체층을 다결정실리콘으로 제작(이하, 다결정실리콘- TFT라 칭함)하려는 경우에도, 먼저 유리기판상에 형성된 비정질 상태의 실리콘박막을 결정화해야 할 필요가 있다. 즉, SOI 구조에서는 물론, LCD의 스위칭소자인 TFT를 형성하기 위해서도 비정질의 실리콘박막을 결정화하는 공정이 필수적임을 알 수 있다.
상기 다결정실리콘-TFT의 반도체층인 다결정실리콘을 형성하는 대표적인 결정화 방법은 레이저를 이용하는 방법이다.
도 1은 종래 실리콘박막의 결정화 방법을 설명하기 위한 단면도로서, 도면부호 100은 투명기판을, 10은 상기 투명기판(100)상에 형성된 비정질 상태의 실리콘박막을 각각 나타낸다.
상기 도 1을 참조하여 종래 실리콘박막의 결정화 방법을 설명하면, 이 방법은 단순히 레이저를 비정질의 실리콘박막에 조사하여 실리콘 박막을 일시적으로 용융 및 냉각시킴으로써 결정화를 수행한다. 이 때, 조사하는 레이저의 에너지밀도에 따라 비정질 실리콘박막의 용융정도 및 그에 따른 결정화의 상태가 변화한다.
예를 들어, 레이저의 에너지 밀도를 높이면 비정질 실리콘박막은 표면으로 부터 더 깊은 곳까지 용융되는데 에너지밀도가 증가할 수록 용융되는 양이 많아지며, 소정의 임계 에너지밀도 이상에서는 비정질 실리콘박막이 완전히 용융되어 버린다. 결정화되는 다결정실리콘의 그레인(grain)의 크기는 조사되는 레이저의 에너지밀도에 비례한다(즉, 비정질 실리콘박막이 많이 용융될수록 그레인 크기가 증가된다). 이는 임계 에너지 이하의 에너지밀도에서는 비정질 실리콘박막의 윗쪽(표면쪽) 만이 용융되었다가 냉각되는 과정을 통해 작은 그레인으로 결정화되는 것이며, 임계 에너지밀도에 근접한 레이저의 에너지밀도에서는 아랫쪽의 소량의 비정질 실리콘박막만 남고 나머지는 거의 용융된 상태(nearly complete melting) 이므로 용융되지 않는 실리콘박막이 시드(seed)로서 작용하여, 결국 큰 그레인으로 결정화된다. 다만, 레이저의 에너지 밀도를 상기에서 언급한 임계 에너지밀도 이상으로 하여 비정질 실리콘박막이 완전히 용융되면, 시드로서 작용할 아무런 실리콘박막도 남지 않으며, 불규칙한 핵형성 및 결정성장에 의거하여 결정화가 일어나기 때문에 오히려 그레인의 크기가 감소되어 버린다.
다결정실리콘-TFT는 가능한 한 그레인의 크기가 큰 다결정 실리콘층을 이용하여 제작하는 것이 유리하며, 이때문에 종래에는 레이저의 에너지밀도를 임계 에너지밀도에 가능한 한 근접하도록 하여 최소한의 시드 역할을 담당할 비정질 실리콘박막만이 남도록 하는 방법을 사용하였다. 그러나, 종래의 방법에서 큰 그레인을 얻을 수 있는 에너지밀도의 구간은 매우 좁기 때문에 공정수행시의 혀용가능한 마아진 (margin)의 폭이 매우 작은 어려움이 있었다.
또한, 결정화한 다결정실리콘에 있어서 그레인이 임의로 위치하기 때문에, 이러한 조건의 결정화영역을 예컨대 TFT의 채널영역이 형성되는 반도체패턴으로 사용할 경우에는 균일한 소자특성을 확보하기 어려운 문제점이 있다. 즉, 종래의 방법에 의하면, 재결정화시에 시드로서 작용하는 용융되지 않은 영역이 재결정화 영역중에 불규칙하게 분포되게 된다. 불규칙하게 분포된 시드중에서 서로간의 거리가 소정거리 이상으로 되면, 재결정화가 원활이 이루어지지 못하게 되는 문제가 발생된다.
본 발명이 이루고자 하는 기술적 과제는, 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 별도의 시드층을 구비함으로써 결정화를 위한 공정상의 마아진을 크게하는 한편, 그레인의 크기와 분포가 균일한 다결정실리콘을 제조함으로써 균일한 소자특성을 얻을 수 있도록 한 실리콘박막의 결정화 방법을 제공하는데 있다.
도 1은 종래 실리콘박막의 결정화 방법을 설명하기 위한 단면도.
도 2a 내지 도 2c는 본 발명에 따른 실리콘박막의 결정화 방법을 설명하기 위한 공정순서도.
도 3은 박막트랜지스터의 채널이 형성되는 영역의 결정성을 조절하기 위한 개구부의 배열예를 나타낸 도면.
상기 과제를 이루기 위하여 본 발명에 의한 실리콘박막의 결정화 방법은, 투명기판상에 시드층을 형성하는 단계; 상기 시드층상에 결정화를 위한 개구부를 구비한 절연막을 형성하는 단계; 상기 절연막상에 결정화할 비정질 실리콘박막을 형성하는 단계; 및 상기 비정질 실리콘박막상에 레이저를 조사하여 결정화하는 단계를 구비하여 이루어진 것을 특징으로 한다.
따라서, 본 발명에 의한 실리콘박막의 결정화 방법에 의하면, 결정화하려는 비정질 실리콘박막을 모두 용융시켜도 상기한 별도의 시드층에 의하여 항상 결정화를 위한 시드가 제공되므로 공정의 마아진을 크게 할 수 있음은 물론, 실리콘박막을 충분히 용융시킬 수 있으므로 다결정실리콘의 그레인 크기가 증가된다. 또한, 상기 개구부를 중심으로 결정화가 진행되므로 결정화의 위치를 조정하기 용이하며, 그레인의 크기도 균일하게 되어 소자특성의 균일도를 높일 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명을 설명하기로 한다.
도 2a 내지 도 2c는 본 발명에 따른 실리콘박막의 결정화 방법을 설명하기 위한 공정순서도로서, 도 1에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 도면부호를 붙이고 그 설명은 생략하기로 한다.
도 2a는 시드층(20)의 형성공정을 도시한 것으로, 투명기판(100) 상에 시드층(20) 예컨대 비정질 실리콘박막 혹은 다결정실리콘막을 소정두께로 증착한다.
도 2b는 절연막(22) 및 개구부(30)의 형성공정을 도시한 것으로, 먼저 상기 시드층(20)위에 절연막(22) 예컨대 산화막을 소정두께로 증착한 후, 이 절연막(22)에 대하여 통상의 사진식각공정을 실시함으로써 도시된 바와 같이 개구부(30)를 형성한다.
도 2c는 반도체층(24)의 형성공정을 도시한 것으로, 상기 개구부가 형성된 결과물 전면에 반도체층(24) 예컨대 비정질 실리콘박막을 소정 두께로 형성한다.
다음으로, 상기 비정질 실리콘박막(24)에 레이저를 조사하여 상기 비정질 실리콘박막(24)을 결정화한다. 이때, 조사하는 레이저의 에너지밀도를 상기 비정질 실리콘박막(24)이 완전히 용융되는 임계 에너지밀도 이상으로 하는 경우에도, 상기 절연막(22)의 하부에 위치하는 시드층(20)이 시드로 작용하기 때문에 개구부를 중심으로 상기 비정질 실리콘박막(24)이 다결정실리콘으로 결정화된다.
즉, 종래의 방법에서는 조사하는 레이저의 에너지밀도를 엄정하게 제어하여 시드로 작용할 최소량의 비정질 실리콘박막이 남도록 해야만 하였으나, 본 발명에 의하면 결정화하려는 상기 비정질 실리콘박막(24)이 완전히 용융되어도 상기 시드층(20)에 의해 결정화가 안정적으로 진행되며, 이에 따라 공정상의 허용 마아진이 대폭적으로 향상된다.
또한, 상기 비정질 실리콘박막(24)을 충분히 용융시키므로 그레인의 크기도 종래의 방법에 비하여 증가된다.
한편, 본 발명에 의하면 상기 도 2c에서 알 수 있는 바와 같이 결정화가 상기 절연막(22)의 개구부를 중심으로 진행되므로 개구부의 배열을 조절하여 결정화를 자유롭게 조절할 수 있다. 상기 개구부 주변의 그레인의 크기 분포는 조사되는 레이저의 에너지밀도는 물론 개구부의 크기와 모양등에 따라 변화한다. 따라서, 개구부의 크기와 모양, 및 수와 배열등을 조절하여 결정화를 조절할 수 있게 된다. 예를 들어, TFT의 경우에 소자의 특성에 가장 큰 영향을 미치는 부분은 채널이 형성되는 영역인 바, 이 부근에 상기 개구부를 적절히 배치하면 균일한 그레인의 다결정실리콘을 형성할 수 있게 된다.
도 3은 TFT의 채널이 형성되는 영역의 결정성을 조절하기 위하여 상기 절연막(22)상의 개구부의 배열예를 나타낸 도면으로, 도면부호 30은 반도체층의 박막패턴을 나타내고, 35는 게이트전극의 박막패턴을 나타낸다. 또한, 도면부호 d는 개구부간의 거리를 나타낸다.
도 3을 참조하면, 상술한 바와 같이 TFT의 채널은 상기 반도체층의 박막패턴(30)과 게이트전극의 박막패턴(35)이 교차하는 영역에 형성되며, 본 발명에서는 도 3에 도시한 바와 같이 TFT의 채널이 형성되는 영역에 간격(d)로 배열된 개구부를 설치하여, 모든 채널영역이 시드의 영향하에 재결정화 되도록 함으로써 일정한 그레인 크기를 갖는 다결정실리콘으로 결정화할 수 있게 된다. 즉, 비정질 실리콘박막의 결정화는 상기 개구부를 중심으로 진행되며, 이에 따라 TFT의 채널영역은 균일하고, 그레인의 크기가 큰 다결정실리콘으로 결정화된다.
상술한 본 발명에 의하면, 결정화할 영역을 충분히 용융시킨 상태에서의 결정화가 가능하므로 공정상의 허용 마아진이 확대되고 결정화된 다결정실리콘의 그레인이 종래에 비하여 확대되는 효과를 얻을 수 있다.
또한, 균일하고 집중적인 결정화가 필요한, 예컨대 TFT의 채널영역과 같은 영역에 대해서 시드층을 제공하기 위한 개구부를 적절히 배치함으로써 결정화의 균일도를 높일 수 있으며, 이로써 제작이 완료된 소자들에 있어서 균일한 소자특성을 확보할 수 있게 된다.

Claims (2)

  1. 투명기판상에 시드층을 형성하는 단계;
    상기 시드층상에 결정화를 위한 개구부를 구비한 절연막을 형성하는 단계;
    상기 절연막상에 결정화할 비정질 실리콘박막을 형성하는 단계; 및
    상기 비정질 실리콘박막상에 레이저를 조사하여 이를 결정화하는 단계를 구비하여 이루어진 것을 특징으로 하는 실리콘박막의 결정화 방법.
  2. 제 1 항에 있어서, 상기 절연막에 구비된 개구부는,
    균일한 결정화가 가능한 간격으로 배열된 것을 특징으로 하는 실리콘박막의 결정화 방법.
KR1019960037228A 1996-08-30 1996-08-30 실리콘박막의 결정화 방법 KR100234388B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960037228A KR100234388B1 (ko) 1996-08-30 1996-08-30 실리콘박막의 결정화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960037228A KR100234388B1 (ko) 1996-08-30 1996-08-30 실리콘박막의 결정화 방법

Publications (2)

Publication Number Publication Date
KR19980017448A true KR19980017448A (ko) 1998-06-05
KR100234388B1 KR100234388B1 (ko) 1999-12-15

Family

ID=19472001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960037228A KR100234388B1 (ko) 1996-08-30 1996-08-30 실리콘박막의 결정화 방법

Country Status (1)

Country Link
KR (1) KR100234388B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482461B1 (ko) * 1998-10-28 2005-09-02 비오이 하이디스 테크놀로지 주식회사 폴리실리콘-박막 트랜지스터의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02194522A (ja) * 1989-01-23 1990-08-01 Fuji Electric Co Ltd Ｓｏｉ基板の製造方法
JP2993107B2 (ja) * 1990-11-20 1999-12-20 セイコーエプソン株式会社 半導体薄膜の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482461B1 (ko) * 1998-10-28 2005-09-02 비오이 하이디스 테크놀로지 주식회사 폴리실리콘-박막 트랜지스터의 제조방법

Also Published As

Publication number Publication date
KR100234388B1 (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
US7507645B2 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
US7781765B2 (en) Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
US6755909B2 (en) Method of crystallizing amorphous silicon using a mask
US7635640B2 (en) Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same
US20110171769A1 (en) Laser mask and crystallization method using the same
KR20050066315A (ko) 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
CN100356506C (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
KR100269312B1 (ko) 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
US7456428B2 (en) Manufacturing method of semiconductor film and image display device
KR100234388B1 (ko) 실리콘박막의 결정화 방법
KR100484399B1 (ko) 실리콘의 결정화용 마스크 및 결정화 방법
WO2003060602A1 (en) Thin film transistor and liquid crystal display
KR20010087667A (ko) 박막트랜지스터형 어레이기판의 액티브층 제조방법
KR19980031001A (ko) 실리콘박막의 결정화 방법
US7696449B2 (en) Silicon crystallizing device
KR19980060717A (ko) 실리콘박막의 결정화방법
KR100243276B1 (ko) 레이저 어닐링을 이용한 다결정실리콘 박막의 제조방법 및 이를 이용한 박막 트랜지스터의 제조방법
KR100397762B1 (ko) 비정질 실리콘 박막의 결정화 방법
KR100579176B1 (ko) 반도체 소자 및 그 형성 방법
KR20060049678A (ko) 액정표시장치의 입출력 보호에 적합한 트랜지스터 구조 및회로
KR20020005815A (ko) 전자 빔을 이용한 액정표시기용 비정질 실리콘 박막의결정화 방법
KR20020012983A (ko) 액정표시기용 비정질 실리콘 박막의 결정화 방법
KR20040089918A (ko) 레이저 어닐링 방법을 적용한 다결정 실리콘 막 제조 방법
KR20030026471A (ko) 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070827

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee