KR19980015755A

KR19980015755A - 산화막 화학기계적 연마공정후 두께 평탄화 개선을 위한 역 평탄화 pe-산화막 형성방법

Info

Publication number: KR19980015755A
Application number: KR1019960035193A
Authority: KR
Inventors: 이수웅
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-08-23
Filing date: 1996-08-23
Publication date: 1998-05-25

Abstract

반도체 장치의 산화막 화학 기계적 연마 공정 진행후 두께의 평탄화(uniformity) 개선을 위한 역 평탄화(uniformity) PE-산화막을 제조하는 방법을 개시한다.

화학기계적 연마공정(CMP)의 최종 평탄화(uniformity)개선을 위해 화학기계적 연마 공정전 가운데 부분에 얇은 플라즈마 PE-TEOS 산화막을 형성하는 단계; 상기 항목에서 PE-SiH4계의 산화막을 사용하는 단계; 전항에서 산화막 형성시 Si 소오스(source)로 SiH2Cl2를 이용하는 단계; 산화막에 N2 또는 NH3 등의 가스를 첨가하여 PE-SiON계의 막을 형성하는 단계; 화학기계적 연마공정에 적용 가능한 SiN, BN 등의 막을 이용하는 단계; PE-TEOS막 형성시 스페이싱(spacing)을 과도히 좁혀 가운데 부분이 낮은 PE-TEOS 산화막을 형성하는 단계를 통하여 반도체 장치의 산화막 화학 기계적 연마 공정 진행후 두께의 평탄화(uniformity)를 개선할 수 있는 역평탄화 PE-산화막을 제조하는 방법을 제공하는 것이다.

Description

산화막 화학기계적 연마공정후 두께 평탄화 개선을 위한 역 평탄화 PE-산화막 형성방법

본 발명은 반도체 장치의 산화막 화학 기계적 연마 공정(Chemical Mechanical Polishing) 진행후 두께의 평탄화(uniformity) 개선을 위한 역 평탄화(uniformity) PE-산화막을 제조하는 방법에 관한 것이다.

집적회로의 집적도가 증가함과 더불어 다층배선 공정이 실용화됨에 따라, 층간절연막의 글로벌(Global) 평탄화의 중요성이 더해오고 있으며, 이런 가운데 새로운 평탄화 기술로서 주목받기 시작한 것이 CMP 장치를 이용한 평탄화방법이다.

CMP 장치는 폴리싱 패드와 연마제를 이용한 기계적 성분과 슬러리(slurry) 용액 내의 화학적 성분에 의해서 웨이퍼의 표면을 기계-화학적으로 연마한다. 이 때문에, 당초에는 청정(Clean)도 문제 등 실용성에 의문을 갖기도 했으나, 종래 방법에 비해 수직방향의 형상 제어성이 뛰어나서 실용화에 대한 기대가 커지고 있다. 이런 상황을 감안하여 반도체 제조장치 메이커에서도 양산 레벨에 대응할 수 있는 CMP 장치에 대한 연구가 심화되고 있는 실정이다.

종래의 로직(logic) 또는 디램 장치(DRAM device)에 있어서 CMP를 이용한 평탄화 공정이 많이 사용되고 있다. 이 때 많이 사용하는 막질로는 틈 메꿈(gap fill)특성이 유리한 O3-TEOS USG를 쓰나, 이 막의 낮은 D/R 때문에 보통은 O3-TEOS위에 플라즈마 TEOS 산화막 또는 플라즈마 SiH4 산화막의 이중막을 증착한 후 화학 기계적 연마 공정을 진행한다. 그러나 O3-TEOS USG는 평탄화(uniformity) 경향이 공정 조건에 따라 거의 변하지 않기 때문에 (하드웨어 조건에 따라 평탄화가 정해짐), 만일 O3-TEOS USG의 웨이퍼내 두께가 가운데 쪽이 높을 경우 화학 기계적 연마공정을 진행후 평탄화가 더욱 나빠지는 단점이 있다. 이러한 이유는 화학 기계적 연마공정에 사용되는 장비도 그 설비 특성상 웨이퍼의 가장자리(edge)쪽을 가운데(center)쪽보다 더 많이 연마하기 때문에 전체적인 두께 프로파일에 있어서 가운데쪽 두께가 높아지기 때문이다. 이러한 경향은 두껍게 증착하고, 많이 화학 기계적 연마 공정을 할수록 더욱 뚜렷해지게 되어 심한 경우에는 반도체 장치에 치명적인 악영향을 미칠 수가 있다.

일반적으로 산화막 화학 기계적 연마 공정은 O3-TEOS USG + PE-산화막 + 화학 기계적 연마공정 순으로 되어 있는데, 평탄화 제어(uniformity control)을 자유자재로 할 수 없는 O3-TEOS USG의 경우 가운데쪽의 두께가 높아지게 되면, PE-산화막에서 가운데 두께가 아주 낮지 않는 한, 화학 기계적 연마 공정후 가운데쪽 두께가 가장자리 쪽 두께에 비해 대단히 높아지는 문제가 발생하게 된다.

본 발명이 이루고자 하는 기술적 과제는, 상기 문제점을 극복하여 O3-TEOS와 화학 기계적 연마 공정사이에 적용하는 PE_산화막(TEOS 산화막, 또는 SiH4 산화막)의 가운데 쪽 두께를 과도하게 낮게하여(화학 기계적 연마후의 최종 평탄화를 고려하여 그 낮아지는 정도를 조절) 전체적인 평탄화(uniformity)를 좋게 해주는 방법을 제공하는 것이다.

도 1은 본 발명에 의한 화학 기계적 연마 공정 후의 산화막 두께 측정 결과를 나타낸 그림이다.

* 도면의 주요 부분에 대한 부호의 설명 *

1... 웨이퍼

2... PE-TEOS 산화막

상기 과제를 달성하기 위하여 본 발명은, 화학기계적 연마공정(CMP)의 최종 평탄화(uniformity)개선을 위해 화학기계적 연마 공정전 가운데 부분에 얇은 플라즈마 PE-TEOS 산화막을 형성하는 단계; 상기 항목에서 PE-SiH4계의 산화막을 사용하는 단계; 상기 항목에서 산화막 형성시 Si 소오스(source)로 SiH2Cl2를 이용하는 단계; 산화막에 N2 또는 NH3 등의 가스를 첨가하여 PE-SiON계의 막을 형성하는 단계; 화학기계적 연마공정에 적용 가능한 SiN, BN 등의 막을 이용하는 단계; 및 PE-TEOS막 형성시 스페이싱(spacing)을 과도히 좁혀 가운데 부분이 낮은 PE-TEOS 산화막을 형성하는 단계를 포함하여 반도체 장치의 산화막 화학 기계적 연마 공정 진행후 두께의 평탄화(uniformity)를 개선할 수 있는 역평탄화 PE-산화막을 제조하는 방법을 제공하는 것이다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

일반적인 산화막 화학 기계적 연마 평탄화 공정에 있어서 O3-TEOS USG후 증착하는 PE-산화막을 PE-TEOS막으로 증착하는 경우, PE-TEOS 산화막 증착시 일반적으로 TEOS와 O2 가스가 이용되는데 TEOS/O2 비율을 상당히 높혀주게 되면 가운데 부분의 두께가 많이 낮아진다. 설비에 따라서는 TEOS/O2 비율에 따라서 웨이퍼의 가운데, 가장자리의 두께 차이가 거의 없을 수도 있겠으나, TEOS 이동 시스템(TEOS delivery system)이 핫 박스(hot box) 시스템인 경우에는 이 비율이 어느 한정된 영역을 지나면 웨이퍼의 가운데 쪽이 가장자리쪽보다 극단적으로 높아지거나 낮아진다. TEOS 플로우(flow)가 많아지면 가운데 부분이 낮아지고(center low), 적어지면 가운데 부분이 높아지는(center high) 경향을 갖는다.

또 다른 방법은 웨이퍼와 샤워 헤드(shower head; 가스가 나오는 다공의 원형판)의 간격을 아주 가깝게 하는 경우 역시 가운데쪽이 가장자리쪽 보다 산화막의 두께가 낮아진다. 상기 공정의 실시 결과가 도 1에 나타나 있다.

도 1에는 웨이퍼 내의 가운데, 가장자리의 두께 프로파일을 기록한 것이다.

USG 7000Å후 역 평탄도 PE-TEOS를 6500Å 증착한 후 화학 기계적 연마 공정한 경우, 최종 두께는 평균 두께가 8200Å 정도이고 최대 - 최소값의 차이는 약 400Å 정도로 매우 양호한 평탄도를 갖게 된다.

이상 설명한 바와 같이 본 발명에 의하면, 반도체 장치의 PE-TEOS 산화막을 증착하여 산화막 화학 기계적 연마 공정을 하면 웨이퍼의 산화막 평탄화를 개선하는데 많은 효과가 있다.

Claims

화학기계적 연마공정(CMP)의 최종 평탄화(uniformity)개선을 위해 화학기계적 연마 공정전 가운데 부분에 얇은 플라즈마 PE-TEOS 산화막을 형성하는 단계;

상기 항목에서 PE-SiH4계의 산화막을 사용하는 단계;

상기 항목에서 산화막 형성시 Si 소오스(source)로 SiH2Cl2를 이용하는 단계;

산화막에 N2 또는 NH3 등의 가스를 첨가하여 PE-SiON계의 막을 형성하는 단계;

화학기계적 연마공정에 적용 가능한 SiN, BN 등의 막을 이용하는 단계; 및

PE-TEOS막 형성시 스페이싱(spacing)을 과도히 좁혀 가운데 부분이 낮은 PE-TEOS 산화막을 형성하는 단계를 포함하는 것을 특징으로하는 반도체 장치의 산화막 화학 기계적 연마 공정 진행후 두께의 평탄화(uniformity)를 개선할 수 있는 역평탄화 PE-산화막을 형성 방법.