KR19980015398A - Anode Common Parallel Thyristor and Thyristor Module Manufacturing Method - Google Patents
Anode Common Parallel Thyristor and Thyristor Module Manufacturing Method Download PDFInfo
- Publication number
- KR19980015398A KR19980015398A KR1019960034701A KR19960034701A KR19980015398A KR 19980015398 A KR19980015398 A KR 19980015398A KR 1019960034701 A KR1019960034701 A KR 1019960034701A KR 19960034701 A KR19960034701 A KR 19960034701A KR 19980015398 A KR19980015398 A KR 19980015398A
- Authority
- KR
- South Korea
- Prior art keywords
- type semiconductor
- semiconductor layer
- thyristor
- forming
- spaced apart
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229920002379 silicone rubber Polymers 0.000 claims description 2
- 229910000881 Cu alloy Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
하나의 반도체 기판상에 서로 절연된 복수개의 PNPN 접합을 형성하여 병렬 연결 사이리스터를 하나의 구조로 형성하는 병렬 사이리스터 및 이를 응용한 사이리스터 모듈 제조방법이 개시되어 있다.There is disclosed a parallel thyristor in which a plurality of PNPN junctions insulated from each other are formed on one semiconductor substrate to form a parallel-connected thyristor in one structure, and a method of manufacturing a thyristor module using the same.
본 발명은 P형 반도체 기판에 서로 이격된 복수개의 영역을 설정하여 상기 반도체 기판 표면의 하방으로 소정 깊이의 N형 반도체층을 형성하는 단계, 상기 각각의 N형 반도체층 표면의 하방으로 소정 깊이의 P형 반도체층을 형성하는 단계, 및 상기 각각의 P형 반도체층 표면의 하방으로 소정 깊이의 N형 반도체층을 형성하는 단계를 포함하는 것을 특징으로 한다.Forming a plurality of regions spaced apart from each other on a P-type semiconductor substrate to form an N-type semiconductor layer at a predetermined depth below the surface of the semiconductor substrate; Forming a P-type semiconductor layer, and forming an N-type semiconductor layer to a predetermined depth below the surface of each of the P-type semiconductor layers.
따라서, 본 발명은 동일한 소자 특성을 갖는 복수개의 사이리스터로 이루어진 병렬 사이리스터를 사용하여 제조되기 때문에 제조 공정이 간단하며 소자의 특성을 향상시킬 수 있는 효과가 있다.Therefore, since the present invention is manufactured using a parallel thyristor composed of a plurality of thyristors having the same device characteristics, the manufacturing process is simple and the characteristics of the device can be improved.
Description
본 발명은 애노드 공통 병렬 사이리스터 및 사이리스터 모듈 제조방법에 관한 것으로서, 특히 하나의 반도체 기판상에 서로 절연된 복수개의 PNPN 접합을 형성하여 병렬 연결 사이리스터를 하나의 구조로 형성하는 병렬 사이리스터 제조방법 및 이를 응용한 사이리스터 모듈 제조방법에 관한 것이다.The present invention relates to an anode common parallel thyristor and a method of manufacturing a thyristor module, and more particularly, to a parallel thyristor manufacturing method of forming a parallel thyristor in one structure by forming a plurality of PNPN junctions insulated from each other on one semiconductor substrate, To a method of manufacturing a thyristor module.
전력용 바이폴라 소자의 전류 용량을 증가시키고 소자 특성을 향상시키기 위하여 특정 소자로 구성된 모듈이나 여러 종류의 소자들로 구성된 하이브리드칩이 개발되어 왔다.In order to increase the current capacity of a bipolar power device and improve the device characteristics, a hybrid chip composed of a specific device module or various kinds of devices has been developed.
전력용 스위칭 소자의 하나인 사이리스터는 전류 용량이 크고 쌍안전성의 스위칭 특성을 갖추고 있기 때문에 고전력용으로 많이 사용되고 있으며, 이러한 사이리스터를 결합시킨 구조의 사이리스터 모듈은 개별 사이리스터 소자를 2개 이상 사용하여 제조하는데, 각각의 개별 사이리스터 소자는 제조 공정 조건에 따라 전기적 특성이 다르게 형성되기 때문에 사이리스터 모듈이나 하이브리드칩을 구성하는 개별 사이리스터 소자 중에서 특성이 열악한 일부 사이리스터 소자가 먼저 손상되는 경우가 발생하게 된다.Thyristors, which are one of power switching devices, are widely used for high power because they have large current capacity and switching characteristics of bi-stable. Thyristor modules having a structure combining these thyristors are manufactured by using two or more individual thyristor elements , Each individual thyristor element is formed with different electrical characteristics according to manufacturing process conditions, so that some thyristor elements having poor characteristics among individual thyristor elements constituting the thyristor module or the hybrid chip may be damaged first.
도 1은 종래의 애노드 공통 병렬 사이리스터 모듈을 나타내는 단면도인데, 이러한 구조는 별개로 제조된 각각의 사이리스터(14)를 구리 기판(10) 상에 서로 이격되게 접착시켜 형성한다.FIG. 1 is a cross-sectional view showing a conventional anode common parallel thyristor module. This structure is formed by adhering each thyristor 14 manufactured separately on the copper substrate 10 so as to be spaced apart from each other.
그러나 전기적 특성에 차이가 있는 개별 사이리스터 소자(14)들을 접착시켜 제조하는 종래의 병렬 사이리스터 모듈은 접착 공정수가 증가하여 공정시간 및 재료비가 증가할 뿐만 아니라 사이리스터 모듈을 구성하는 소자증 특성이 열악한 어느 하나의 소자에 불량이 발생할 경우 전체의 사이리스터 모듈을 사용하지 못하게 되어 전체적으로 사이리스터 모듈의 신뢰성을 저하시키는 문제점이 있었다.However, the conventional parallel thyristor module manufactured by adhering the individual thyristor elements 14 having different electrical characteristics increases the process time and material cost by increasing the number of adhering steps, The entire thyristor module can not be used and the reliability of the thyristor module is lowered as a whole.
본 발명의 목적은 상기의 문제점을 해결하기 위하여 하나의 반도체 기판 상에 동일한 소자 특성을 갖는 복수개의 사이리스터가 병렬 연결된 구조를 갖는 병렬 사이리스터 및 그 제조방법을 제공하는 데 있다.It is an object of the present invention to provide a parallel thyristor having a structure in which a plurality of thyristors having the same device characteristics are connected in parallel on one semiconductor substrate in order to solve the above problems, and a manufacturing method thereof.
본 발명의 다른 목적은 사이리스터 모듈의 제조공정을 단순화하고 소자 특성을 향상시키기 위하여 동일 반도체 기판 상에 형성된 병렬 사이리스터를 도전체 기판 상에 접착시켜 형성하는 사이리스터 모듈 제조방법을 제공하는 데 있다.Another object of the present invention is to provide a method of manufacturing a thyristor module in which a parallel thyristor formed on the same semiconductor substrate is adhered to a conductor substrate in order to simplify the manufacturing process of the thyristor module and improve the device characteristics.
상기 목적을 달성하기 위한 본 발명의 병렬 사이리스터는 P형 반도체층; 상기 P형 반도체층의 표면 영역에 서로 이격되게 형성된 복수개의 N형 반도체층; 상기 복수개의 N형 반도체층의 표면 영역에 각각 형성된 P형 반도체층; 및 상기 P형 반도체층의 표면 영역에 각각 형성된 N+ 반도체층을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a parallel thyristor comprising: a P-type semiconductor layer; A plurality of N-type semiconductor layers formed on a surface region of the P-type semiconductor layer so as to be spaced apart from each other; A P-type semiconductor layer formed on a surface region of each of the plurality of N-type semiconductor layers; And an N + semiconductor layer formed on a surface region of the P-type semiconductor layer, respectively.
상기 목적을 달성하기 위한 본 발명의 병렬 사이리스터 제조방법은 N형 반도체 기판의 양면에 P형 반도체층을 형성하는 단계; 상기 P형 반도체층의 일면에 서로 이격된 복수개의 N형 반도체층을 형성하는 단계; 상기 N형 반도체층의 적어도 일부를 포함하고 상기 N형 반도체층과 PN 접합된 P형 반도체층을 소정 면적 포함하는 서로 이격된 복수개의 영역을 마스킹하는 단계; 및 상기 결과물에 식각공정을 실시하여 마스킹되지 않은 영역에 존재하는 상기 N형 반도체층, 상기 P형 반도체층 및 상기 N형 반도체 기판을 차례로 제거하는 단계를 구비하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a parallel thyristor comprising: forming a P-type semiconductor layer on both sides of an N-type semiconductor substrate; Forming a plurality of N-type semiconductor layers spaced apart from each other on one surface of the P-type semiconductor layer; Masking a plurality of spaced apart regions including a predetermined area of the P-type semiconductor layer including at least a part of the N-type semiconductor layer and PN junction with the N-type semiconductor layer; And performing an etching process on the resultant to sequentially remove the N-type semiconductor layer, the P-type semiconductor layer, and the N-type semiconductor substrate which are present in the unmasked region.
도 1 은 구리 기판상에 2개의 사이리스터를 애노드 공통으로 병렬 접착하여 형성한 종래의 애노드 공통 병렬 사이리스터 모듈의 구조를 나타내는 단면도.1 is a sectional view showing the structure of a conventional anode common parallel thyristor module formed by adhering two thyristors on a copper substrate in common in common to an anode.
도 2 는 본 발명의 애노드 공통 병렬 사이리스터의 구체적인 실시예를 나타내는 단면도.2 is a cross-sectional view showing a specific embodiment of the anode common parallel thyristor of the present invention.
도 3 은 도 2 의 애노드 공통 병렬 사이리스터를 구리 기판에 접착하여 형성한 애노드 공통 병렬 사이리스터 모듈을 나타내는 단면도.3 is a cross-sectional view showing an anode common parallel thyristor module formed by adhering the anode common parallel thyristor of FIG. 2 to a copper substrate.
도 4 내지 도 6 은 본 발명의 애노드 공통 병렬 사이리스터의 제조방법을 설명하기 위한 도면.FIGS. 4 to 6 are diagrams for explaining a method of manufacturing an anode common parallel thyristor according to the present invention; FIGS.
도면의 주요 부분에 대한 부호 설명DESCRIPTION OF THE DRAWINGS FIG.
10 : 구리 기판12 : 접착막10: Copper substrate 12: Adhesive film
14 : 사이리스터 20,24,32,34 : P형 반도체층14: Thyristors 20, 24, 32, 34: P-type semiconductor layer
22 : N형 반도체층 26,38 : N+ 반도체층22: N-type semiconductor layer 26, 38: N + semiconductor layer
28 : 보호막 30 : N형 반도체 기판28: protection film 30: N-type semiconductor substrate
36,40 : 포토레지스트36,40: Photoresist
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 더욱 상세히 설명한다.Hereinafter, specific embodiments of the present invention will be described in more detail with reference to the accompanying drawings.
도 2를 참조하면, 본 발명의 병렬 사이리스터는 P형 반도체층(20)에 서로 이격되게 접합된 N형 반도체층(22)과, 상기 N형 반도체층의 표면에 접합된 P형 반도체층(24)과, 상기 P형 반도체층(24)의 표면 영역에 선택적으로 형성된 N+ 반도체층(26)으로 구성되며, 서로 이격된 반도체층 사이에는 절연막으로 구성된 보호막(28)이 형성되어 있다.2, the parallel thyristor of the present invention includes an N-type semiconductor layer 22 and a P-type semiconductor layer 24 bonded to the surface of the N-type semiconductor layer, And an N + semiconductor layer 26 selectively formed in the surface region of the P-type semiconductor layer 24, and a protective film 28 composed of an insulating film is formed between the semiconductor layers separated from each other.
상기 구조에서 서로 이격된 반도체층은 각각 하나의 사이리스터를 구성하여 상기 구조는 두 개의 사이리스터가 병렬 연결된 형태의 병렬 사이리스터로 동작하게 되는데, 상기 각각의 사이리스터는 게이트 역할을 하는 상기 P형 반도체층(24)에 인가되는 전압에 의해 그 동작이 제어된다.The semiconductor layers separated from each other in the structure constitute one thyristor, and the structure of the thyristor operates as a parallel thyristor in which two thyristors are connected in parallel. Each of the thyristors includes the P-type semiconductor layer 24 The operation of which is controlled by the voltage applied to the gate electrode.
도 4 내지 도 6은 본 발명의 병렬 사이리스터 제조방법의 실시예를 나타내는 도면으로서, 먼저 도 4를 참조하면, N형의 반도체 기판(30)의 양면에 P형의 불순물을 주입하고 확산시키거나 P형의 불순물을 침적하고 확산시켜 상기 반도체 기판(30)의 양쪽 표면 영역에 소정의 깊이를 갖는 P형의 반도체층(32,34)을 형성하여 PNP 구조를 형성한다.4 to 6 illustrate an embodiment of a method for manufacturing a parallel thyristor according to the present invention. First, referring to FIG. 4, P type impurities are implanted into both surfaces of an N type semiconductor substrate 30, Type impurity is deposited and diffused to form P type semiconductor layers 32 and 34 having predetermined depths in both surface regions of the semiconductor substrate 30 to form a PNP structure.
PNP 구조가 형성된 상기 반도체 기판(30)상의 상기 P형 반도체층의 일면(32)에 포토레지스트(36)를 도포하고 사진 공정을 실시하여 소정영역을 개방하는 마스크 패턴을 형성한 후 N형의 불순물 주입공정 혹은 확산공정을 실시하여, 도 5에 도시된 바와 같이, 상기 P형 반도체층(32)의 표면 영역에 N+ 반도체층(38)을 형성한다.A photoresist 36 is applied to one surface 32 of the P-type semiconductor layer on the semiconductor substrate 30 on which the PNP structure is formed and a photolithography process is performed to form a mask pattern for opening a predetermined region, An N + semiconductor layer 38 is formed on the surface region of the P-type semiconductor layer 32 as shown in FIG.
상기 포토레지스트(36)를 제거하고 다시 사진 공정을 실시하여 상기 P형 반도체층(32)과 상기 N+ 반도체층(38)의 일부를 마스킹하는 포토레지스트(40) 패턴을 형성한 후 식각공정을 실시하여 마스킹되지 않은 영역에 존재하는 N+ 반도체층(38), P형 반도체층(32) 및 상기 N형 반도체 기판층(30)을 차례로 제거하여 도 6과 같은 구조를 형성한다.The photoresist 36 is removed and a photolithography process is performed again to form a photoresist pattern 40 for masking the P-type semiconductor layer 32 and a part of the N + semiconductor layer 38, and then an etching process is performed The N + semiconductor layer 38, the P-type semiconductor layer 32, and the N-type semiconductor substrate layer 30 which are present in the unmasked region are removed in order to form a structure as shown in FIG.
이후 포토레지스트(40)를 제거한 후 상기 구조의 표면에 보호막을 침적한 다음 상기 P형 반도체층 및 상기 N+ 반도체층의 표면에 침적된 상기 보호막을 제거하여 도 2와 같은 구조를 형성하게 되는데, 상기 보호막으로는 절연성이 우수한 실리콘 러버, 실리콘산화막, 실리콘질화막, 글라스 등이 사용된다.After the photoresist 40 is removed, a protective film is deposited on the surface of the structure, and then the protective film deposited on the surfaces of the P-type semiconductor layer and the N + semiconductor layer is removed to form the structure shown in FIG. 2, As the protective film, a silicon rubber, a silicon oxide film, a silicon nitride film, a glass, or the like having excellent insulating property is used.
본 발명에 따른 병렬 사이리스터 모듈 제조방법은 상기와 같이 제조된 본 발명의 병렬 사이리스터를, 도 3에 도시된 바와 같이 구리 기판에 접착시켜 형성함으로써 이루어진다.The parallel thyristor module manufacturing method according to the present invention is formed by adhering the parallel thyristor of the present invention manufactured as described above to a copper substrate as shown in FIG.
상기한 바와 같이 형성되는 본 발명의 사이리스터는 상기 P형 반도체층이 공통 애노드 역할을 하는, 2개의 사이리스터가 병렬 연결된 구조를 갖는 애노드 공통 병렬 사이리스터가 되어 각각의 사이리스터는 대응하는 게이트에 의해 동작이 제어된다.The thyristor of the present invention formed as described above is an anode common parallel thyristor having a structure in which two p-type semiconductor layers serve as a common anode and two thyristors are connected in parallel, and each thyristor is controlled by a corresponding gate do.
상기와 같이 본 발명에 따라 제조되는 사이리스터 모듈은 동일한 소자 특성을 갖는 복수개의 사이리스터로 이루어진 병렬 사이리스터를 사용하여 제조되기 때문에 제조 공정이 간단하며 소자의 전기적 특성을 향상시킬 수 있는 효과가 있다.As described above, since the thyristor module manufactured according to the present invention is manufactured using a parallel thyristor composed of a plurality of thyristors having the same device characteristics, the manufacturing process is simple and the electrical characteristics of the device can be improved.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034701A KR100216734B1 (en) | 1996-08-21 | 1996-08-21 | Common anode parallel thyristor and the manufacturing method of the module thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034701A KR100216734B1 (en) | 1996-08-21 | 1996-08-21 | Common anode parallel thyristor and the manufacturing method of the module thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980015398A true KR19980015398A (en) | 1998-05-25 |
| KR100216734B1 KR100216734B1 (en) | 1999-09-01 |
Family
ID=19470302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960034701A KR100216734B1 (en) | 1996-08-21 | 1996-08-21 | Common anode parallel thyristor and the manufacturing method of the module thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100216734B1 (en) |
-
1996
- 1996-08-21 KR KR1019960034701A patent/KR100216734B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100216734B1 (en) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970004453B1 (en) | A protection device and manufacturing method of an integrated circuit | |
| JP3292651B2 (en) | Photovoltaic device | |
| KR970009101B1 (en) | Electro-static discharge protection circuit | |
| EP0011443B1 (en) | Semiconductor integrated circuit device | |
| US5021861A (en) | Integrated circuit power device with automatic removal of defective devices and method of fabricating same | |
| JP4372847B2 (en) | Method for providing gettering means in the manufacture of silicon on insulator (SOI) integrated circuits | |
| US4806999A (en) | Area efficient input protection | |
| EP0646964B1 (en) | Integrated structure active clamp for the protection of power devices against overvoltages, and manufacturing process thereof | |
| JP3369391B2 (en) | Dielectric separated type semiconductor device | |
| US3795846A (en) | An integrated semi-conductor device having functional regions isolated by p-n junctions therebetween | |
| EP0817257A1 (en) | Integrated circuit containing devices dielectrically isolated and junction isloated from a substrate | |
| KR100194496B1 (en) | Semiconductor devices | |
| EP0579502A2 (en) | Solid state transient suppressor | |
| US5710463A (en) | High-voltage breakover diode | |
| GB2082836A (en) | Corrugated semiconductor devices | |
| CN100423256C (en) | Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection on silicon-on-insulator technologies | |
| JP7422799B2 (en) | Power semiconductor devices, package structures and electronic devices | |
| KR19980015398A (en) | Anode Common Parallel Thyristor and Thyristor Module Manufacturing Method | |
| GB2084397A (en) | Semiconductor integrated circuit | |
| WO2004090973A1 (en) | Power integrated circuits | |
| US3461324A (en) | Semiconductor device employing punchthrough | |
| JP2002094046A (en) | Semiconductor device | |
| WO1996029744A1 (en) | Planar semiconductor device, its manufacturing method, and power converter | |
| KR100216736B1 (en) | Common cathode and common anode parallel diode and the manufacturing method of the module thereof | |
| KR100518059B1 (en) | switching diode and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040601 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |