KR19980014718A - 광로 조절장치의 개선된 비어 콘택 형성 방법 - Google Patents

광로 조절장치의 개선된 비어 콘택 형성 방법 Download PDF

Info

Publication number
KR19980014718A
KR19980014718A KR1019960033812A KR19960033812A KR19980014718A KR 19980014718 A KR19980014718 A KR 19980014718A KR 1019960033812 A KR1019960033812 A KR 1019960033812A KR 19960033812 A KR19960033812 A KR 19960033812A KR 19980014718 A KR19980014718 A KR 19980014718A
Authority
KR
South Korea
Prior art keywords
layer
optical path
etching
upper electrode
lower electrode
Prior art date
Application number
KR1019960033812A
Other languages
English (en)
Other versions
KR100201824B1 (ko
Inventor
류나영
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019960033812A priority Critical patent/KR100201824B1/ko
Publication of KR19980014718A publication Critical patent/KR19980014718A/ko
Application granted granted Critical
Publication of KR100201824B1 publication Critical patent/KR100201824B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

광학적인 화상 투영 시스템에 사용되는 광로 조절 장치(TFAMA)에서 포토리쏘그래피(photolithography) 공정의 적용이 불필요하며 도전성 재료의 접착성과 두께의 균일성을 향상시킨 개선된 비어 콘택(via contact)의 형성 방법이 개시되어 있다. 광로 조절 장치는, 화상 신호 전압이 인가되는 액티브 매트릭스(Active Matrix)를 마련한 후, 인가된 화상 신호 전압에 의해서 작동되는 액튜에이터(Actuator)를 형성하고, 활성 매트릭스에 인가되는 화상 신호 전압을 액튜에이터로 전달하기 위한 비어 콘택을 형성함으로써 제조된다. 비어 콘택은, 상부 전극, 변형부, 하부 전극을 패터닝한 후, 액튜에이터의 지지부에서 멤브레인(membrane) 층, 식각 방지층 및 보호 층을 순차적으로 식각하여 비어 홀을 형성하고, 전기 도금법을 이용하여 비어 홀내에 도전성 재료, 바람직하게는 구리(Cu) 또는 백금(Pt)을 도금하여 액티브 매트릭스의 금속성 드레인(drain)과 하부 전극을 전기적으로 연결함으로써 형성된다.

Description

광로 조절 장치의 개선된 비어 콘택 형성 방법
본 발명은 광학적인 화상 투영 시스템에 사용되는 광로 조절 장치(Thin Film Actuated Mirror Array)의 개선된 비어 콘택(via contact) 형성 방법에 관한 것이며, 특히 복잡한 사진 식각 기술인 포토리쏘그래피(photolithography) 공정의 적용이 불필요하며 도전성 재료의 접착성과 두께의 균일성을 향상시킨 개선된 비어 콘택의 형성 방법에 관한 것이다.
일반적으로, 광학 에너지(optical energy)를 스크린 상에 투영하기 위한 장치인 공간적인 광 모듈레이터(spatial light modulator)는 광학적인 커뮤니케이션, 화상 처리 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다.
통상적으로, 이러한 장치들은 광학 에너지를 스크린 상에 표시하는 방법에 따라서 직시형 화상 표시 장치와 투사형 화상 표시 장치로 구분된다.
직시형 화상 표시 장치의 예로서는 CRT(Cathod Ray Tube)를 들 수 있는데, 이러한 CRT는 소위 브라운관으로 불리는 것으로서 화질은 우수하지만 화면의 대형화가 곤란하다. 즉, 화면을 크게함에 따라서 CRT의 중량 및 용적이 증가하고, 이에따라 제조 비용이 상승하는등의 문제가 있다.
투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display; 이하, LCD라 칭함), 디포머블 미러 어레이(Deformable Mirror Array; 이하, DMD라 칭함) 및 액튜에이티드 미러 어레이(Actuated Mirror Array; 이하, AMA라 칭함)를 들 수 있다.
이러한 투사형 화상 표시 장치는 다시 그들의 광학적인 특성에 따라서 2 개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 모듈레이터(transmissive spatial light modulators)로 분류될 수 있는데 반해서, DMD 및 AMA는 반사 광 모듈레이터(reflective spatial light modulators)로 분류될 수 있다.
전술한 바와 같은 전송 광 모듈레이터는 매우 간단한 광학 장치이지만, 빛의 극성으로 인하여 광 효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를들면 느린 반응 및 과열과 같은 결점을 갖는다. 또한, 현존하는 전송 광 모듈레이터의 최대 광 효율은 1 내지 2 % 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다.
DMD 및 AMA와 같은 광로 조절 장치는 위와 같은 LCD 타입의 광로 조절 장치가 안고 있는 문제점들을 해결하기 위해서 개발되었다.
DMD는 비교적 양호한 광 효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생한다. 또한, DMD에서는 매우 복잡하고 값비싼 구동 회로가 요구된다.
이에 비해서, AMA는 압전식으로 구동하는 미러 어레이로서, 단순한 구조와 작동 원리를 가지며, 10% 이상의 높은 광 효율을 제공한다. 또한, 보통의 실온 광 조건하에서 밝고 선명한 화상을 제공하기에 충분한 콘트라스트 비를 제공한다. 게다가, AMA는 빛의 극성에 의해서 영향을 받지 않을 뿐만 아니라, 빛의 극성에 영향을 끼치지 않는다. 그러므로, AMA는 LCD 장치보다 효율적이다. 또한, AMA의 반사 특성은 온도에 상대적으로 덜 민감하기 때문에, AMA는 고 전력의 광원에 의해서 쉽게 영향을 받는 다른 장치들에 비해서 스크린의 밝기를 향상시키는 잇점을 제공한다.
이와같은 AMA는 개발 초기에 디스플레이 장치로서 활용되었는데, 주로 수직한 두 형태소의 구조물로 이루어진 마이크로액튜에이터(microactuator)로 사용되었다. 즉, 결합된 수직의 벌크(bulk) 압전 웨이퍼 구조물인 벌크형 AMA로 사용되었다.
이러한 벌크형 AMA는 1992 년 12 월 29 일자로 그레고리 엄(Gregory Um)등에게 허여된 미합중국 특허 제 5,175,465 호에 개시된 바 있다. 벌크형 AMA는 2 개의 압전 층들 사이에 중앙 전극을 구비한다. 중앙 전극은 신호 전압을 위한 도전성 에폭시를 갖는 액티브 매트릭스에 연결된다. 벌크형 AMA의 상부에는 거울 층이 위치하는데, 이 거울 층은 최대 30 볼트의 전압하에서 +/-0.25도의 경사각을 갖는다. 이로 인하여, 이러한 벌크형 AMA는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되고, 구조물의 조립에 있어서도 많은 어려움이 있었다.
그러므로, 최근에는 미러 어레이들의 질을 완전하게 하기 위해서 박막형 광로 조절 장치가 새롭게 개발되었다. 예를들면, 본 출원인에 의해서 1995 년 5 월 26 일에 출원된 바 있는 한국 특허 출원 제 95-13358 호에는 이러한 박막형 광로 조절 장치가 개시되어 있다.
박막형 광로 조절 장치는 반도체 산업 분야에서 널리 알려진 박막 공정을 이용하여 제조된다. 박막형 광로 조절 장치는 보통의 실내 조명 조건하에서 디지탈 화상을 고 휘도(high brightness)와 고 콘트라스트(high contrast)로 디스플레이 하기에 충분한 빛을 스크린상에 전송하기 위하여 개발된 것이다. 박막형 광로 조절 장치는 현미경적인 미러들과 관련하여 박막 압전 액튜에이터(thin film piezo-electric actuators)를 이용하는 반사형 광 모듈레이터이다. 박막형 광로 조절 장치는 고 콘트라스트를 제공하기 위한 향상된 경사 각 및 고 휘도를 제공하기 위한 충분한 광 효율을 얻도록 개발되어 왔다. 또한, 단일 패널로 이루어진 미러의 300,000 개 이상의 화소(pixel)에 결쳐서 대규모 집적의 균등도를 갖도록 개발되어 왔다.
박막형 광로 조절 장치는 각각 적색, 녹색 및 청색을 나타내는 640×480 화소의 패널들로 구성된다. 박막형 광로 조절 장치의 개별적인 화소의 크기는 예를들어 100μm×100μm 이다. 이러한 화소의 크기는 고화질 TV에 요구되는 해상도를 만족시키기 위해서 50μm×50μm 로 쉽게 축소할 수 있다. 일반적으로, 단일 박막형 광로 조절 장치 모듈을 만들기 위해서 4 인치의 실리콘 웨이퍼상에 640×480 화소들이 조립된다. 다중의 박막형 광로 조절 장치 모듈은 양호한 생산성 및 낮은 생산비를 위해서 필요한 거울 화소 크기로 축소한 6 인치 또는 8 인치의 웨이퍼상에 조립될 수 있다. 화소들은 광효율을 높이도록 거울 표면적을 최대화하기 위해서 캔틸레버(cantilever) 구조물로 고안된다. 캔틸레버 구조물들은 미세 기계 가공 및 박막 제조 기술을 사용하여 만들어 진다.
도 4 내지 도 6 에는 캔틸레버 구조물의 형태로 제작된 종래의 광로 조절 장치(10)가 도시되어 있다. 광로 조절 장치(10)는 크게 화상 신호 전압이 인가되는 액티브 매트릭스(Active Matrix)(12) 및 인가된 신호 전압에 의해서 작동되는 액튜에이터(40)를 포함한다. 액튜에이터(40)는 멤브레인(membrane) 층(20), 하부 전극(22), 압전 층인 변형부(24) 및 상부 전극(26)을 포함한다.
도 5 및 도 6 을 참조하여 종래의 광로 조절 장치(10)의 제조 과정을 간단하게 설명하면 다음과 같다.
먼저, 액티브 매트릭스(12) 위에 패시베이션 포스포실리케이트 글래스(Passivation Phosphosilicate Glass; 이하, PSG라 칭함)로 이루어진 보호 층(14)을 약 1μm의 두께로 형성한다. 다음에는, 보호 층(14) 위에 질화규소(Si3N4) 층인 식각 방지층(etching stopper)(16)을 약 2000Å 정도의 두께로 증착 시킨다. 식각 방지층(16)이 증착된 후에는, 고 농도의 PSG로 이루어진 희생 층(18)을 증착 시킨다. 한편, 희생 층(18)은 액티브 매트릭스(12) 의 표면을 덮고 있으므로, 표면의 평탄도가 매우 안 좋다. 따라서, 통상의 스핀 온 글래스(Spin on Glass; SOG) 층을 이용하는 공정이나 케미컬 미캐니컬 폴리싱(Chemical Mechanical Polishing; CMP)을 이용하여 희생 층(18) 표면을 평탄화 하는데, 바람직하게는 CMP 공정을 이용하여 희생 층(18) 표면을 평탄화 시킨 후 스크러빙(scrubbing)처리를 한다.
다음으로는, 드라이 프로세스(Dry Process) 또는 웨트 프로세스(Wet Process)를 이용하여 희생 층(18)을 패터닝(Patterning)하여 지지부 형성 위치를 만든다. 그런후에는, 질화규소(SixNy)로 이루어진 멤브레인 층(20)을 약 1μm∼2μm 정도의 두께로 형성한다. 멤브레인 층(20)을 형성한 후에는, 완충된 산화물 식각제(Bufferd Oxide Etchant)를 사용하여 멤브레인 층(20) 표면을 세정한다. 다음에는, 고온 스퍼터링(Sputtering) 공정을 이용하여 백금(Pt) 또는 백금(Pt)/탄탈륨(Ta)을 멤브레인 층(20)상에 약 500 내지 2000Å의 두께만큼 증착 시킨다. 그 결과, 신호 전극인 하부 전극(22)이 형성된다.
하부 전극(22)을 형성한 후에는, 하부 전극(22)을 각각의 화소 별로 분리하기 위하여 건식 에칭한 후 패터닝한다. 그런 후에, 졸-겔(sol-gel)법, 스퍼터링 또는 화학 기상 증착 공정(Chemical Vapor Deposition; 이하, CVD라 칭함)을 이용하여 PZT(=Pb(Zr,Ti)O3)를 약 0.7 내지 2μm의 두께로 적층하여 변형부(24)를 형성한다. 다음에는, RTA(Rapid Thermal Annealing)를 이용하여 열처리하여 변형부(24)를 상변이 시킨다. 그런 후에, 스퍼터링 공정 또는 증착(evaporation) 공정을 이용하여 변형부(24)의 표면상에 반사도가 좋은 알루미늄(Al)이나 백금(Pt)을 증착 시킨다. 그 결과, 공통 전극인 상부 전극(26)이 형성된다.
이와같은 단계를 거친후, 상부 전극(26), 변형부(24), 하부 전극(22), 멤브레인 층(20)을 화소 형상으로 순차적으로 패터닝 한다. 다음에는, 액티브 매트릭스(12)의 드레인(32)과 하부 전극(22)을 전기적으로 연결시키기 위한 비어 콘택(via contact)(30)을 형성하기 위해서, 멤브레인 층(20), 식각 방지층(16) 및 보호 층(14)을 식각한다. 식각이 끝나면, 비어 홀(28)이 형성된다. 비어 홀(28)을 형성한 후에는 리프트-오프(lift-off) 방법을 이용하여 비어 콘택(30)을 형성한다. 즉, 비어 홀(28)의 내부에 도전성 재료(36), 예를들면 텅스텐(W)이나 티타늄(Ti)을 충전하여 드레인(32)과 하부 전극(22)을 전기적으로 연결 시킨다.
다음에는, 스퍼터링 공정을 이용하여 반도체 기판의 뒷면, 즉 액티브 매트릭스(12)의 하면에 Pt/Ta 등의 금속 박막을 형성한다. 이에의해, 저항 콘택(ohmic contact)을 형성한다. 다음에는, 추후의 열 압착법(TCP bonding)을 위하여 실리콘 기판을 원하는 형상으로 잘라낸다. 그후, 열 압착법을 위한 아웃 본딩 패드(out bonding pad)를 노출시키기 위해서, 패드부위의 희생 층(18), 식각 방지층(16), 보호 층(14)을 건식 에칭한다. 이때, 희생 층(18) 제거시에는 장치에 손상을 주지 않기 위하여 포토레지스트로 보호 층(passivation layer)을 형성한다. 그 후, 불화수소(HF) 증기를 이용하여 희생 층(18)을 제거한후, 헹굼/건조(rinse/dry) 처리를 수행한다. 끝으로, 박막형 광로 조절 장치가 형성된 기판을 원하는 형상으로 완전히 잘라낸 후, TCP 본딩을 하여 박막 광로 조절 장치 모듈을 제조한다.
한편, 전술한 바와같은 광로 조절 장치(10)의 제조 과정에 있어서, 비어 콘택(30)을 형성하기 위하여 도전성 재료의 스퍼터링 증착을 수행하는 경우에는, 통상적으로 광로 조절 장치(10)를 보호하기 위해서 비어 홀(28) 내에 포토레지스트(PR) 보호 층(34)을 도포한 후(도 6 참조), 스퍼터링 공정을 수행한다.
그런데, 비어 홀(28) 내에 도포되는 포토레지스트(PR) 보호층(34)은 상부 보다는 하부쪽이 깊게 파인 형태로 도포되어야 한다. 즉, 포토레지스트(PR) 보호층(34)은 도면에 도시된 바와같은 네가티브 슬로프(Sn)를 가져야 한다. 왜냐하면, 스퍼터링 증착 후에 식각 용액을 이용하여 포토레지스트(PR) 보호층(34)을 제거하는 경우, 포토레지스트(PR) 보호층(34) 위로 적층된 재료가 포토레지스트(PR) 보호층(34)과 함께 제거되는 것을 방지 하려는 것이다.
그러므로, 원하는 패턴으로 식각을 진행시키기 위해서는, 통상적으로 포토레지스트(PR) 보호층(34)을 열처리하여 상변이를 시킨다. 그러면, 포토레지스트(PR) 보호층(34)의 표면이 경화되기 때문에, 포토레지스트(PR) 보호층(34)층의 윗부분은 식각이 잘 안되고 아랫부분은 식각이 잘 이루어진다. 그 결과, 네가티브 슬로프(Sn)를 갖는 포토레지스트(PR) 보호층(34)을 제공할 수가 있으므로, 원하는 패턴으로의 식각을 달성할 수 있다.
네가티브 슬로프(Sn)를 갖는 포토레지스트(PR) 보호층(34)을 도포한 후에는, 앞서 설명한 바와같이 비어 홀(28)의 내부에 도전성 재료(36)인 텅스텐(W)이나 티타늄(Ti)을 충전하여 드레인(32)과 하부 전극(22)을 전기적으로 연결 시킴으로써 비어 콘택(30)을 형성한다.
그런데, 위에서 언급한 바와같은 비어 콘택(30)의 형성 단계에 있어서, 원하는 패턴으로의 식각을 목적으로 포토레지스트(PR) 보호 층(30)에 네가티브 슬로프(Sn)를 부여하기 위해서는 포토레지스트(PR) 보호 층(30)을 경화 시켜야 하는데, 이를 위한 조건을 마련하기가 용이하지 않다. 또한, 비어 홀(28) 내에 도전성 재료를 수직으로 스퍼터링 해야 하므로, 비어 홀(28) 내에서 측면 쪽에 적층되는 도전성 금속의 두께가 상대적으로 얇다. 따라서, 적층의 두께가 불균일해질 수 있으며, 비어 홀(28)내에 충전된 도전성 재료(36)가 하부 전극(22)에 제대로 고착되지 않을 수 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 광로 조절 장치의 제조 과정에서 포토리쏘그래피 공정의 적용이 불필요하며 도전성 재료의 접착성과 두께의 균일성을 향상시킨 개선된 비어 콘택의 형성 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위해서, 본 발명은,
광학적인 화상 투영 시스템에 사용되는 광로 조절 장치에서 액티브 매트릭스의 금속 드레인과 상기 광로 조절 장치의 신호 전극인 하부 전극을 전기적으로 연결시키기 위한 비어 홀을 형성하는 단계, 및 상기 금속 드레인을 시드 층으로 하고 도전성 재료를 도금 양극으로 하면서 전기 도금법을 이용하여 상기 비어 홀 내에 상기 도전성 재료를 충전 시키는 단계를 포함하는 것을 특징으로 하는 광로 조절 장치의 비어 콘택 형성 방법을 제공한다.
액티브 매트릭스는 P-MOS 스위치 어레이가 만들어지는 반도체 웨이퍼로 이루어지며, M×N 개(M,N은 정수)의 트랜지스터를 내장한다.
비어 홀을 형성하는 단계는, 광로 조절 장치의 상부 전극, 변형부, 하부 전극 및 멤브레인 층을 화소 형상으로 패터닝하는 패터닝 단계 및 화소의 지지부에서 멤브레인 층, 식각 방지층 및 보호 층을 식각하는 식각 단계를 포함한다.
상부 전극은 스퍼터링 공정 또는 증착 공정을 이용하여 증착시킨 알루미늄(Al) 또는 은(Ag)으로 이루어지고 500 내지 2,000Å의 두께를 가지며, 변형부는 졸-겔(sol-gel)법, 스퍼터링 또는 CVD를 이용하여 증착시킨후 열처리한 세라믹 물질로 이루어지고 0.7 내지 2μm의 두께를 갖는다. 하부 전극은 고온 스퍼터링 공정을 이용하여 증착시킨 백금(Pt) 또는 백금(Pt)/탄탈륨(Ta)으로 이루어지고 500 내지 2,000Å의 두께를 갖는다. 멤브레인 층은 LPCVD 공정하에서 증착시킨 질화물로 이루어지고 1 내지 2μm의 두께를 갖는다. 식각 방지층은 LPCVD 공정하에서 증착시킨 질화물로 이루어지며, 보호 층은 실리콘 산화막(SiO2)의 표면에 인을 확산하여 만든 패시베이션 포스포실리케이트 글래스로 이루어진다.
바람직하게는, 세라믹 물질은 BaTiO3, Pb(Zr,Ti)O3및 (Pb,La)(Zr,Ti)O3로 이루어진 압전 세라믹 그룹으로부터 선택된다.
바람직하게는, 세라믹 물질은 Pb(Mg,Nb)O3인 전왜 세라믹으로 이루어진다.
상기에서, 패터닝 하는 단계는, 상부 전극상에 포토레지스트 보호 층을 도포한 후 상부 전극을 식각하는 단계, 상부 전극과 변형부상에 포토레지스트 보호 층을 도포한 후 변형부를 식각하는 단계, 상부 전극, 변형부 및 하부 전극상에 포토레지스트 보호 층을 도포한 후 하부 전극을 식각하는 단계, 및 상부 전극, 변형부, 하부 전극 및 멤브레인 층상에 포토레지스트 보호 층을 도포한 후 멤브레인 층을 식각하는 단계를 포함한다.
식각하는 단계는, 패터닝 하는 단계 후에, 지지부에서 상부 전극, 변형부, 하부 전극, 멤브레인 층 및 식각 방지층 상에 포토레지스트 보호 층을 도포한 후 식각 방지층을 식각하는 단계, 및 상부 전극, 변형부, 하부 전극, 멤브레인 층, 식각 방지층 및 보호 층상에 포토레지스트 보호 층을 도포한 후 보호 층을 식각하는 단계를 포함한다.
바람직하게는, 금속 드레인은 텅스텐(W)으로 이루어진다.
바람직하게는, 도전성 재료는 구리(Cu) 또는 백금(Pt)이다.
이상에서 설명한 바와같이, 본 발명에 따른 광로 조절 장치에서는, 상부 전극, 변형부, 하부 전극을 패터닝하고, 화소의 지지부에서 멤브레인 층, 식각 방지층 및 보호 층을 순차적으로 식각하여 비어 홀을 형성한다. 비어 홀을 형성한 후에는, 비어 홀 내부에 포토레지스트(PR) 보호 층을 도포함이 없이, 하부 전극의 재료로 쓰인 백금(Pt) 또는 구리(Cu)를 통상적인 전기 도금법을 이용하여 비어 홀 내부에 도금함으로써, 비어 콘택을 형성한다. 따라서, 포토레지스트(PR) 보호층에 네가티브 슬로프를 주기 위한 포토리쏘그래피 공정이 불필요해지므로, 박막형 광로 조절 장치의 전체적인 제조 공정을 단순화 할 수 있다. 또한, 크기가 작은 비어 홀 내부에 증착되는 도전성 재료의 접착성 및 두께의 균일성이 향상된다.
도 1 은 본 발명에 따라 형성된 비어 홀을 보여주는 광로 조절 장치의 단면도이다.
도 2 는 본 발명에 따라 형성된 비어 콘택을 보여주는 광로 조절 장치의 단면도이다.
도 3 은 본 발명에 따른 광로 조절 장치의 단면도이다.
도 4 는 종래의 광로 조절 장치의 사시도이다.
도 5 는 도 4 의 선 Ⅴ-Ⅴ를 따라 도시한 단면도이다.
도 6 은 비어 홀내에 도전성 재료를 증착시키기전 포토레지스트 보호 층이 도포되는 상태를 보여주기 위하여 상부 전극과 변형부를 제거하여 나타낸 종래의 광로 조절 장치의 확대 단면도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
10,100 : 광로 조절 장치12,112 : 액티브 매트릭스
14,114 : 보호 층16,116 : 식각 방지층
18,118 : 희생 층18',118' : 에어 갭
20,120 : 멤브레인 층22,122 : 하부 전극
24,124 : 변형부26,126 : 상부 전극
28 : 비어 홀30,130 : 비어 콘택
32,132 : 드레인34 : 포토레지스트 보호 층
36,136 : 도전성 재료40,140 : 액튜에이터
이하, 첨부된 도면들을 참조로하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하면 다음과 같다.
도 1 내지 도 3 에는 본 발명에 따른 광로 조절 장치(100)가 개략적으로 도시되어 있다. 광로 조절 장치(100)는 액티브 매트릭스(112) 및 액튜에이터(140)를 포함한다. 액티브 매트릭스(112)는 MOS(Metal Oxide Semiconductor) 스위치 어레이가 만들어지는 반도체 웨이퍼이며, LCD 패널상에 사용되는 액티브 매트릭스와 유사하다. 각각의 거울 화소는 이러한 스위치 어레이에 있어서 대응되는 트랜지스터 스위치를 갖는다. 즉, 액티브 매트릭스(112)는 M×N 개(M,N은 정수)의 트랜지스터를 내장하고 있다. 또한, 액티브 매트릭스(112)의 표면에는 각각의 트랜지스터와 전기적으로 연결된 드레인(132)이 형성된다.
액튜에이터(140)는 멤브레인 층(120), 하부 전극(122), 압전 층인 변형부(124) 및 상부 전극(126)을 포함한다. 액튜에이터(140)의 경사각은 인가된 전압에 따라서 선형적으로 변하며, 거의 순간적인 주파수 반응 특성을 갖는다. 액튜에이터(140)는 10V의 최대 전압이 인가되는 경우에 3 도의 최대 경사각을 갖는다. 바람직하게는, 액튜에이터(140)는 5 도의 최대 경사각을 갖는다.
도면들을 참조하여 본 발명에 따른 광로 조절 장치(100)의 제조 과정을 상세히 설명하면 다음과 같다.
먼저, 집적도를 높일 수 있는 특징을 가지며 반도체 기억 소자로서 대규모 집적 회로에 널리 쓰이는 MOS인 액티브 매트릭스(112)를 제공한다. 다음에는, P-타입의 MOS가 형성된 실리콘 웨이퍼 위에 보호 층(114)을 약 1μm 정도의 두께로 형성한다. 보호 층(114)은 실리콘 산화막(SiO2)의 표면에 인을 확산하여 만든 패시베이션 포스포실리케이트 글래스로 이루어진다.
다음에는, 보호 층(114) 위에 질화규소(Si3N4) 층인 식각 방지층(116)을 약 2000Å 정도의 두께로 증착 시킨다. 식각 방지층(116)은 박막을 증착시키는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD) 공정을 이용하여 증착 시킨다. 즉, 저압(200∼700 mTorr)의 반응용기 내에서 단순한 열 에너지에 의한 화학 반응을 이용하여 보호 층(114) 위에 질화물 층을 증착시킴으로써 식각 방지층(116)을 형성한다.
식각 방지층(116)이 증착된 후에는, 희생 층(118)을 증착 시킨다. 희생 층(118)은 박막형 광로 조절 장치 모듈을 형성하기 위한 적층을 용이하게하는 기능을 수행하며, 적층이 완료된 후에는 플루오르화 수소(HF) 용액에 의해서 제거된다. 희생 층(118)은 고 농도의 인 실리케이트 유리(PSG)이며, 대기압 화학 기상 증착(Atmospheric Pressure Chemical Vapor Deposition; APCVD) 공정을 이용하여 약 1μm 정도의 두께로 형성된다. 즉, 대기압(760 mm Torr)하의 반응 용기내에서 단순한 열 에너지에 의한 화학 반응을 이용하여 희생 층(118)을 증착 시킨다. 한편, 희생 층(118)은 P-MOS가 형성된 액티브 매트릭스(112) 의 표면을 덮고 있으므로, 표면의 평탄도가 매우 안 좋다. 따라서, 알코올-기지 솔벤트에 혼합된 실록산 또는 실리케이트로 이루어진 스핀 온 글래스(SOG) 층을 이용하여 희생 층(118) 표면을 평탄화하거나, 또는 케미컬 미캐니컬 폴리싱(CMP)을 이용하여 희생 층(118) 표면을 평탄화 한다. 바람직하게는, CMP 공정을 이용하여 희생 층(118) 표면을 평탄화 시킨 후 스크러빙 처리를 수행한다.
다음으로는, 드라이 프로세스 또는 웨트 프로세스를 이용하여 희생 층(118)을 패터닝하여 지지부 형성 위치를 만든다. 즉, 예를들어 플루오르화 수소(HF) 용액과 같은 에칭 용액을 이용하여 희생 층(118)을 식각하거나, 또는 플라즈마나 이온 빔을 이용하여 희생 층(118)을 식각하여 지지부 형성 위치를 만든다.
그런후에는, 질화규소로 이루어진 멤브레인 층(120)을 약 1μm∼2μm 정도의 두께로 형성한다. 멤브레인 층(120)은 식각 방지층인 질화물 층(116)의 형성 방법과 유사하게 저압 화학 기상 증착(LPCVD) 공정을 이용하여 증착 시킨다. 이때, 저압의 반응용기 내에서 반응성 가스의 비(ratio)를 시간별로 변화시키면서 멤브레인 층(120)을 형성함으로써, 박막형 광로 조절 장치의 스트레스(stress)를 조절한다.
멤브레인 층(120)을 형성한 후에는, NH4F와 HF가 혼합된 화학물질로서 산화물 식각에 주로 사용되는 완충된 산화물 식각제를 사용하여 멤브레인 층(120) 표면을 세정한다. 다음에는, 고온 스퍼터링 공정을 이용하여 백금(Pt) 또는 백금(Pt)/탄탈륨(Ta)을 멤브레인 층(120)상에 약 500Å의 두께만큼 증착 시킨다. 그 결과, 신호 전극인 하부 전극(122)이 형성된다.
하부 전극(122)을 형성한 후에는, 하부 전극(122)을 각각의 화소 별로 분리하기 위하여 건식 에칭한 후 패터닝한다. 그후, 졸-겔(Sol-Gel)법, 스퍼터링 또는 CVD를 이용하여 압전 세라믹 또는 전왜 세라믹을 적층하여 변형부(124)를 형성한다. 예를들면, 압전 세라믹인 BaTiO3, Pb(Zr,Ti)O3또는 (Pb,La)(Zr,Ti)O3를 증착시키거나, 전왜 세라믹인 Pb(Mg,Nb)O3를 증착시킨다. 바람직하게는, PZT(=Pb(Zr,Ti)O3)를 약 4000Å의 두께로 적층하여 변형부(124)를 형성한다. 다음에는, RTA(Rapid Thermal Annealing)를 이용하여 열처리하여 상변이 시킨다. 그런 후에, 액튜에이터(140)의 반사도를 높이기 위해서, 변형부(124)의 표면상에 반사도가 좋은 알루미늄(Al)이나 백금(Pt)을 스퍼터링한다. 그 결과, 공통 전극인 상부 전극(126)이 형성된다. 또한, 박막형 광로 조절 장치의 광효율을 높이기 위해서, 상부 전극(126)의 가운데 부분을 끊어준다.
이와같은 단계를 거쳐서 박막형 광로 조절 장치의 적층이 완료되면, 화소를 형성하기 위해서, 상부 전극(126), 변형부(124), 하부 전극(122), 멤브레인 층(120)을 순차적으로 패터닝 한다. 즉, 상부 전극(126) 위에 식각될 재료에 대해서 내성을 갖는 포토레지스트(PR) 보호 층(134)을 마스크로 이용하여 상부 전극(126)을 식각한다. 상부 전극(126)을 식각한 후에는, 상부 전극(126)과 변형부(124) 위에 포토레지스트(PR) 보호 층(134)을 도포한 후, 변형부(124)를 식각한다. 이와같은 방식으로, 변형부(124)를 식각한 후에는, 하부 전극(122)과 멤브레인 층(120)을 화소 형상으로 순차적으로 패터닝 한다.
전술한 바와같이 패터닝이 완료된 후에는, 완전한 비어 홀(128)을 형성하기 위하여 비어 홀(128)의 형성 위치에서, 멤브레인 층(120), 식각 방지층(116) 및 보호 층(114)을 상기와 같은 방식으로 순차적으로 식각한다.
식각이 종료되어 비어 홀(128)이 형성되면, 비어 홀(128) 내부에 포토레지스트(PR) 보호층을 도포함이 없이, 통상적인 전기 도금법을 이용하여 비어 홀(128) 내부를 도금한다. 즉, 텅스텐(W) 재질의 드레인(132)을 시드(seed) 층으로서 이용하여 도금 음극으로 하고, 구리(Cu) 또는 백금(Pt)을 도금 양극으로 하여 비어 홀(128) 내부를 도금한다. 이때, 비어 홀(128) 내에서 균일 전착성을 제공하고 피복력을 증대시키기 위해서는, 도금 양극과 도금 음극과의 거리를 일정하게 해야 한다. 즉, 비어 홀(128)내의 움푹한 곳은 보조 양극을 사용하고 예각부는 보조 음극 또는 차폐를 행하여, 비어 홀(128) 내의 전류 밀도를 고르게 한다. 한편, 도금 양극으로 사용되는 구리(Cu) 또는 백금(Pt)은 균일해야 하고 슬러지 생성이 적어야 하며, 전류 효율이 좋고 양극 용해에 대한 전류 밀도가 커야 한다. 이와같이, 도전성 재료(136)로서 구리(Cu) 또는 백금(Pt)을 비어 홀(128) 내에 전기 도금함으로써, 드레인(132)과 하부 전극(122)이 전기적으로 연결된다.
다음에는, P-MOS 회로의 전기적인 특성을 위하여 스퍼터링 공정을 이용하여 반도체 기판의 뒷면, 즉 액티브 매트릭스(112)의 하면에 Pt/Ta 등의 금속 박막을 형성한다. 이에의해, 저항 콘택을 형성한다. 다음에는, 장치를 보호하기 위하여 멤브레인 층(120) 까지 화소 형상으로 패터닝된 기판의 전면에 포토레지스트(PR) 보호 층을 피복한 후, 추후의 열 압착법(TCP bonding)을 위하여 원하는 형상으로 실리콘 기판을 잘라낸다. 그런데, 기판을 자를때는 기판을 완전히 잘라 내는 것이 아니라, 후속 공정을 위하여 3 분의 1 정도의 두께까지만 잘라낸다.
다음에는, 열 압착법을 위한 아웃 본딩 패드를 노출시키기 위해서, 패드부위의 희생충(118), 식각 방지층(116), 보호 층(114)을 건식 에칭한다. 한편, 희생 층(118) 제거시에는 장치에 손상을 주지 않기 위하여 포토레지스트로 보호 층을 도포한다. 그 후, 불화수소(HF) 증기를 이용하여 희생 층(118)을 제거한후, 헹굼/건조(rinse/dry) 처리를 수행한다. 희생 층(118)이 제거되면, 에어 갭(118')이 형성된다. 끝으로, 박막형 광로 조절 장치가 형성된 기판을 원하는 형상으로 완전히 잘라낸 후, TCP 본딩을 하여 박막 광로 조절 장치 모듈을 제조한다.
이상에서 설명한 바와같이, 본 발명에 따른 광로 조절 장치에서는, 액티브 매트릭스(112)의 드레인(132)과 하부 전극(122)을 전기적으로 연결시키기 위한 비어 콘택(130)을 형성하는데 있어서, 비어 홀(128) 내부에 포토레지스트(PR) 보호 층을 도포함이 없이, 하부 전극(122)의 재료로 채용 가능한 구리(Cu) 또는 백금(Pt)을 통상적인 전기 도금법을 이용하여 비어 홀(128) 내부에 도금한다. 즉, 드레인(132)을 시드 층으로 하고 구리(Cu) 또는 백금(Pt)을 도금 양극으로 하여, 비어 홀(128) 내부에 구리(Cu) 또는 백금(Pt)을 도금한다. 따라서, 포토레지스트(PR) 보호층에 네가티브 슬로프(Sn)를 주기 위한 포토리쏘그래피 공정이 불필요해지므로, 박막형 광로 조절 장치의 전체적인 제조 공정을 단순화 할 수 있다. 또한, 크기가 작은 비어 홀(128) 내부에 증착되는 도전성 재료(136)의 접착성 및 두께의 균일성이 향상된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할수 있을 것이다.

Claims (13)

  1. 광학적인 화상 투영 시스템에 사용되는 광로 조절 장치에서 액티브 매트릭스의 금속 드레인과 상기 광로 조절 장치의 신호 전극인 하부 전극을 전기적으로 연결시키기 위한 비어 홀을 형성하는 단계, 및
    상기 금속성 드레인을 시드 층으로 하고 도전성 재료를 도금 양극으로 하면서 전기 도금법을 이용하여 상기 비어 홀내에 상기 도전성 재료를 충전 시키는 단계를 포함하는 것을 특징으로 하는 광로 조절 장치의 비어 콘택 형성 방법.
  2. 제1항에 있어서, 상기 액티브 매트릭스는 P-MOS 스위치 어레이가 만들어지는 반도체 웨이퍼로 이루어지며, M×N 개의 트랜지스터를 내장하는 것을 특징으로 하는 광로 조절 장치의 비어 콘택 형성 방법.
  3. 제1항에 있어서, 상기 비어 홀을 형성하는 단계는, 상기 광로 조절 장치의 상부 전극, 변형부, 하부 전극 및 멤브레인 층을 화소 형상으로 패터닝하는 단계 및 상기 화소의 지지부에서 상기 멤브레인 층, 식각 방지층 및 보호 층을 식각하는 단계를 포함하는 것을 특징으로 하는 광로 조절 장치의 비어 콘택 형성 방법.
  4. 제3항에 있어서, 상기 상부 전극은 스퍼터링 및 증착(evaporation)으로 이루어진 그룹으로부터 선택된 공정을 이용하여 증착시킨 알루미늄(Al)으로 이루어지고 500 내지 2,000Å의 두께를 가지며, 상기 변형부는 졸-겔(sol-gel)법, 스퍼터링 및 화학 기상 증착으로 이루어진 그룹으로부터 선택된 공정을 이용하여 증착시킨후 열처리한 세라믹 물질로 이루어지고 0.7 내지 2μm의 두께를 가지며, 상기 하부 전극은 고온 스퍼터링 공정을 이용하여 증착시킨 백금(Pt)으로 이루어지고 500 내지 2,000Å의 두께를 갖는 것을 특징으로 하는 광로 조절 장치의 비어 콘택 형성 방법.
  5. 제4항에 있어서, 상기 상부 전극이 은(Ag)으로 이루어지는 것을 특징으로 하는 광로 조절 장치의 비어 콘택 형성 방법.
  6. 제4항에 있어서, 상기 세라믹 물질이 BaTiO3, Pb(Zr,Ti)O3및 (Pb,La)(Zr,Ti)O3로 이루어진 압전 세라믹 그룹으로부터 선택되는 것을 특징으로 하는 광로 조절 장치의 비어 콘택 형성 방법.
  7. 제4항에 있어서, 상기 세라믹 물질이 Pb(Mg,Nb)O3인 전왜 세라믹으로 이루어지는 것을 특징으로 하는 광로 조절 장치의 비어 콘택 형성 방법.
  8. 제4항에 있어서, 상기 하부 전극이 백금(Pt)/탄탈륨(Ta)으로 이루어지는 것을 특징으로 하는 광로 조절 장치의 비어 콘택 형성 방법.
  9. 제3항에 있어서, 상기 멤브레인 층은 저압 화학 기상 증착 공정하에서 증착시킨 질화물로 이루어지고 1 내지 2μm의 두께를 가지며, 상기 식각 방지층은 저압 화학 기상 증착 공정하에서 증착시킨 질화물로 이루어지며, 상기 보호 층은 실리콘 산화막(SiO2)의 표면에 인을 확산하여 제조된 패시베이션 포스포실리케이트 글래스로 이루어지는 것을 특징으로 하는 광로 조절 장치의 비어 콘택 형성 방법.
  10. 제3항에 있어서, 상기 패터닝 하는 단계는, 상기 상부 전극상에 포토레지스트 보호 층을 도포한 후 상기 상부 전극을 식각하는 단계, 상기 상부 전극과 상기 변형부상에 상기 포토레지스트 보호 층을 도포한 후 상기 변형부를 식각하는 단계, 상기 상부 전극, 상기 변형부 및 상기 하부 전극상에 상기 포토레지스트 보호 층을 도포한 후 상기 하부 전극을 식각하는 단계, 및 상기 상부 전극, 상기 변형부, 상기 하부 전극 및 상기 멤브레인 층상에 상기 포토레지스트 보호 층을 도포한 후 상기 멤브레인 층을 식각하는 단계를 포함하는 것을 특징으로 하는 광로 조절 장치의 비어 콘택 형성 방법.
  11. 제3항에 있어서, 상기 식각하는 단계는, 상기 패터닝 하는 단계 후에, 상기 지지부에서 상기 상부 전극, 상기 변형부, 상기 하부 전극, 상기 멤브레인 층 및 상기 식각 방지층 상에 상기 포토레지스트 보호 층을 도포한 후 상기 식각 방지층을 식각하는 단계, 및 상기 상부 전극, 상기 변형부, 상기 하부 전극, 상기 멤브레인 층, 상기 식각 방지층 및 상기 보호 층상에 상기 포토레지스트 보호 층을 도포한 후 상기 보호 층을 식각하는 단계를 포함하는 것을 특징으로 하는 광로 조절 장치의 비어 콘택 형성 방법.
  12. 제1항에 있어서, 상기 금속 드레인이 텅스텐(W)으로 이루어지는 것을 특징으로 하는 광로 조절 장치의 비어 콘택 형성 방법.
  13. 제1항에 있어서, 상기 도전성 재료가 구리(Cu) 또는 백금(Pt)인 것을 특징으로 하는 광로 조절 장치의 제조 방법.
KR1019960033812A 1996-08-14 1996-08-14 광로 조절장치의 개선된 비어 콘택 형성 방법 KR100201824B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960033812A KR100201824B1 (ko) 1996-08-14 1996-08-14 광로 조절장치의 개선된 비어 콘택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960033812A KR100201824B1 (ko) 1996-08-14 1996-08-14 광로 조절장치의 개선된 비어 콘택 형성 방법

Publications (2)

Publication Number Publication Date
KR19980014718A true KR19980014718A (ko) 1998-05-25
KR100201824B1 KR100201824B1 (ko) 1999-06-15

Family

ID=19469658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033812A KR100201824B1 (ko) 1996-08-14 1996-08-14 광로 조절장치의 개선된 비어 콘택 형성 방법

Country Status (1)

Country Link
KR (1) KR100201824B1 (ko)

Also Published As

Publication number Publication date
KR100201824B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR19990004787A (ko) 박막형 광로 조절 장치
KR19990004774A (ko) 박막형 광로 조절 장치의 제조 방법
KR100201824B1 (ko) 광로 조절장치의 개선된 비어 콘택 형성 방법
KR100233996B1 (ko) 광로 조절 장치의 개선된 비어 콘택 형성 방법
KR100208690B1 (ko) 향상된 반사능을 갖는 광로 조절 장치 및 이의 제조 방법
KR100201832B1 (ko) 균일한 스트레스 분포를 갖는 광로 조절장치 및 이의 제조 방법
KR100201823B1 (ko) 균일한 스트레스 분포를 갖는 광로 조절장치 및 이의 제조 방법
KR100278068B1 (ko) 박막형광로조절장치및그제조방법
KR100271002B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100257603B1 (ko) 박막형 광로 조절 장치 및 그 제조 방법
KR100256796B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100251114B1 (ko) 박막형 광로 조절 장치의 제조방법
KR100207371B1 (ko) 광로조절장치의 제조방법
KR100256874B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR100256873B1 (ko) 박막형 광로 조절 장치의 제조 방법
KR20000004135A (ko) 박막형 광로조절장치의 제조방법
KR19990085597A (ko) 박막형 광로조절장치의 제조방법
KR19990004773A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000044181A (ko) 박막형 광로조절 장치의 제조 방법
KR20000004148A (ko) 하부전극의 전기적인 단락을 막기 위한 박막형 광로조절장치의제조방법
KR19990043711A (ko) 박막형 광로 조절 장치의 제조 방법
KR19990034640A (ko) 박막형 광로 조절 장치의 제조 방법
KR20000031509A (ko) 박막형 광로조절 장치의 제조방법
KR19990004776A (ko) 박막형 광로 조절 장치의 제조 방법
KR19980078611A (ko) 박막형 광로 조절 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040226

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee