KR19980014193A - Driving device for liquid crystal display device having coupling capacitor - Google Patents
Driving device for liquid crystal display device having coupling capacitor Download PDFInfo
- Publication number
- KR19980014193A KR19980014193A KR1019960033051A KR19960033051A KR19980014193A KR 19980014193 A KR19980014193 A KR 19980014193A KR 1019960033051 A KR1019960033051 A KR 1019960033051A KR 19960033051 A KR19960033051 A KR 19960033051A KR 19980014193 A KR19980014193 A KR 19980014193A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- clock signal
- clock
- liquid crystal
- crystal display
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
이 발명은 결합 커패시터(Coupling capacitor)를 갖는 액정표시장치(LCD : Liquid Crystal Display)를 위한 구동장치에 관한 것으로서,The present invention relates to a driving apparatus for a liquid crystal display (LCD) having a coupling capacitor,
색신호, 수직 및 수평 동기신호, 클럭신호를 입력받아 액정패널의 구동에 필요한 제어신호, 색신호 및 클럭신호를 생성하는 타이밍 제어부; 상기 타이밍 제어부로부터 제어신호, 색신호 및 클럭신호를 입력받아 소정의 색신호 데이타 전이동작 및 색신호에 따른 계조전압 선택동작을 수행한 후 액정패널의 데이타 라인에 상기 선택된 계조전압을 인가하는 소스 구동부; 상기 타이밍 제어부의 클럭 입력단에 연결되어 외부에서 제공되는 클럭신호의 교류성분만을 통과시키는 제1커패시터; 및 상기 타이밍 제어부의 클럭 출력단과 상기 소스 구동부의 클럭 입력단 사이에 연결되어 상기 타이밍 제어부에서 제공되는 클럭신호의 교류성분만을 통과시키는 제2커패시터로 구성되며,A timing controller for receiving a color signal, a vertical and horizontal synchronizing signal, and a clock signal and generating a control signal, a color signal, and a clock signal necessary for driving the liquid crystal panel; A source driver for receiving a control signal, a color signal, and a clock signal from the timing controller, performing a predetermined color signal data transfer operation and a gradation voltage selection operation according to a color signal, and applying the selected gradation voltage to a data line of the liquid crystal panel; A first capacitor connected to a clock input of the timing controller for passing only an AC component of an externally provided clock signal; And a second capacitor connected between the clock output terminal of the timing control unit and the clock input terminal of the source driving unit to pass only the AC component of the clock signal provided from the timing control unit,
클럭신호에서 발생하는 감쇠현상을 제거함으로써 클럭신호의 노이즈를 감소시킬 수 있고, 클럭신호의 레벨을 보상하기 위한 별도의 회로를 필요로 하지 않는다.It is possible to reduce the noise of the clock signal by eliminating the attenuation phenomenon occurring in the clock signal and does not require a separate circuit for compensating the level of the clock signal.
Description
이 발명은 결합 커패시터(Coupling capacitor)를 갖는 액정표시장치(LCD : Liquid Crystal Display)를 위한 구동장치에 관한 것으로서, 더욱 상세하게 말하자면 클럭신호가 상기 결합 커패시터를 통과하도록 함으로써 교류성분의 감쇠현상을 방지하여 클럭신호의 노이즈 문제를 해결할 수 있는 액정표시장치를 위한 구동장치에 관한 것이다.The present invention relates to a driving apparatus for a liquid crystal display (LCD) having a coupling capacitor, more particularly, to prevent a decay phenomenon of an AC component by allowing a clock signal to pass through the coupling capacitor To a driving apparatus for a liquid crystal display device capable of solving a noise problem of a clock signal.
일반적으로, 액정표시장치 모듈(LCD module)은, 다수의 게이트 라인과 소스라인으로 구성되며 각 게이트 라인과 소스라인의 교차점에 스위칭 트랜지스터 및 화소(pixel)를 가지는 액정 패널(LCD panel), 상기 액정 패널의 각 게이트 라인에 순차적으로 턴온 전압을 인가하는 게이트 구동부, 상기 액정 패널의 소스 라인에 라인 간격으로 색신호에 대응하는 계조전압을 인가하는 소스 구동부('데이타 구동부'라고도 함), 액정표시장치 모듈 외부의 그래픽 제어기(graphic controller)로부터 수직 및 수평 동기신호, 색신호, 클럭신호를 입력하여 상기 게이트 구동부와 데이타 구동부를 구동하기 위한 제어신호와 색신호(RGB signal)를 출력하는 타이밍 제어부 및 기타의 전압 발생부로 이루어져 있다.In general, a liquid crystal display (LCD) module includes a liquid crystal panel (LCD panel) having a plurality of gate lines and source lines and having switching transistors and pixels at the intersections of the gate lines and the source lines, A gate driver for sequentially applying a turn-on voltage to each gate line of the panel, a source driver (also referred to as a 'data driver') for applying a gray scale voltage corresponding to a color signal to a source line of the liquid crystal panel at a line interval, A timing controller for inputting vertical and horizontal synchronizing signals, color signals, and clock signals from an external graphic controller and outputting a control signal for driving the gate driver and the data driver and a color signal (RGB signal) Part.
이러한 액정표시 모듈에서 클럭신호는 액정패널의 구동을 위한 각종 제어신호의 타이밍을 결정하는 기준신호이다. 예를 들어, 상기 타이밍 제어부에서는 클럭신호 및 동기신호를 이용하여 각종 제어신호가 생성된다. 또한, 소스 구동부에서의 쉬프트 레지스터를 이용한 색신호의 데이타 전이동작도 클럭신호에 의존한다.In this liquid crystal display module, the clock signal is a reference signal for determining the timing of various control signals for driving the liquid crystal panel. For example, in the timing control section, various control signals are generated using a clock signal and a synchronization signal. The data transfer operation of the color signal using the shift register in the source driver also depends on the clock signal.
위와 같이, 클럭신호는 액정표시장치에서 중요한 역할을 담당하므로, 클럭신호의 파형은 액정표시장치를 위한 구동장치의 안정적인 동작에 중요한 인자(factor)로 작용한다.As described above, since the clock signal plays an important role in the liquid crystal display device, the waveform of the clock signal acts as an important factor in stable operation of the driving device for the liquid crystal display device.
현재의 액정표시장치에 관한 기술 경향에 따르면, 전자파 장해(EMI : Electromagnetic interference) 현상을 감소시키기 위하여 진폭이 감쇠되고 에지(edge)가 부드럽게 처리된 클럭신호가 많이 사용되고 있다.According to the current trend of the liquid crystal display device, many clock signals whose amplitudes are attenuated and whose edges are processed smoothly are used in order to reduce electromagnetic interference (EMI) phenomena.
그런데, 외부의 그래픽 제어기로부터 액정표시 모듈로 상기와 같은 클럭신호가 전달되는 동안 인쇄회로기판(PCB Printed Circuit Board)의 패턴에 의한 신호 성분의 감쇠가 발생하며, 액정표시 모듈 내부의 집적회로에 도달하는 동안에도 감쇠가 일어나므로, 실제 집적회로 내부의 각 블록에 입력되는 클럭신호는 블록 내에서 레벨 인식이 어려울 정도로 불안정하다.During the transmission of the clock signal from the external graphic controller to the liquid crystal display module, the signal component is attenuated by the pattern of the printed circuit board (PCB) and reaches the integrated circuit inside the liquid crystal display module The clock signal input to each block in the actual integrated circuit is unstable so that the level recognition in the block is difficult.
또한, 집적회로 내부의 각 블록의 입력단과 출력단에서의 임피던스(impedance)가 정확히 매칭(matching)되지 않음으로 인해 신호 성분의 감쇠가 일어나며, 블록에 입력되는 클럭신호와 블록으로부터 출력되는 클럭신호 간에 직류 레벨의 차이가 발생한다.In addition, since the impedances at the input and output of each block in the integrated circuit do not exactly match, the signal component is attenuated, and a DC component between the clock signal input to the block and the clock signal output from the block Level difference occurs.
따라서, 액정표시장치를 위한 구동장치에서 전송로 및 블록 입출력단에서의 임피던스 비매칭으로 인한 클럭신호의 불안정을 해소할 것이 요청되고 있다.Therefore, it is demanded to solve the instability of the clock signal due to the impedance mismatch at the transmission path and the block input / output stage in the driving apparatus for the liquid crystal display device.
한편, 도1을 참조하면, 결합 커패시터를 구비한 트랜지스터 회로가 도시되어 있다.On the other hand, referring to FIG. 1, a transistor circuit having a coupling capacitor is shown.
도1에 도시되어 있듯이, 트랜지스터(Q)의 베이스에는 입력신호(Vsig)가 인가된 결합 커패시터(Ccoup)가 연결되어 있으며, 에미터에는 저항(RE)이 연결되고, 컬렉터에는 전원전압(VCC)이 인가된 저항(RC)이 연결되어 있다.1, a coupling capacitor Ccoup to which an input signal Vsig is applied is connected to the base of the transistor Q, a resistor RE is connected to the emitter, a power supply voltage VCC is applied to the collector, And the applied resistor (RC) is connected.
상기 결합 커패시터(Ccoup)는 상기 트랜지스터의 동작점에서 입력신호(Vsig)의 직류성분에 대해서는 개방회로(open circuit)를 형성하고, 교류성분에 대해서는 입력 임피던스가 제로(zero) 상태인 단락회로(short circuit)를 형성한다. 따라서, 상기 커패시터(Ccoup)는 입력신호(Vsig)의 교류성분만이 트랜지스터의 베이스에 입력되도록 한다. 즉, 상기 결합 커패시터(Ccoup)는 트랜지스터 회로에 안정화된 신호 성분의 입력을 가능하게 한다.The coupling capacitor Ccoup forms an open circuit with respect to the direct current component of the input signal Vsig at the operating point of the transistor and a short circuit with an input impedance of zero circuit. Thus, the capacitor Ccoup allows only the AC component of the input signal Vsig to be input to the base of the transistor. That is, the coupling capacitor Ccoup enables input of a stabilized signal component to the transistor circuit.
이 발명은 상기한 바에 착안한 것으로서, 결합 커패시터가 입력신호의 직류성분에 대하여 개방회로를 형성하고, 입력신호의 교류성분에 대하여 입력 임피던스를 제로 상태로 만드는 성질을 액정표시장치의 클럭신호 안정화를 달성하는 데에 응용한 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a liquid crystal display device capable of stabilizing a clock signal of a liquid crystal display device by forming an open circuit with respect to a direct current component of an input signal and converting the input impedance into an alternating- It is applied to achieve.
이 발명은 상기한 기술적 배경하에 도출된 것으로서, 액정표시장치를 위한 구동장치 내의 소정 블록의 입력단과 출력단에 결합 커패시터를 설치함으로써 임피던스 비매칭으로 인한 클럭신호의 노이즈를 제거하는 데 그 목적이 있다.It is an object of the present invention to provide a coupling capacitor in an input terminal and an output terminal of a predetermined block in a driving apparatus for a liquid crystal display device, thereby eliminating the noise of a clock signal due to impedance mismatching.
도1은 종래의 결합 커패시터를 적용한 트랜지스터 회로.1 shows a transistor circuit to which a conventional coupling capacitor is applied.
도2는 이 발명의 실시예에 따른 결합 커패시터를 갖는 액정표시장치를 위한 구동장치의 개략적인 구성도.2 is a schematic configuration diagram of a driving device for a liquid crystal display device having a coupling capacitor according to an embodiment of the present invention;
도3a 및 도3b는 이 발명에 따른 구동장치에서의 클럭 신호와 종래의 구동장치에서의 클럭 신호를 비교한 파형도이다.3A and 3B are waveform diagrams comparing a clock signal in the driving apparatus according to the present invention and a clock signal in a conventional driving apparatus.
상기한 목적을 달성하기 위한 이 발명의 액정표시장치를 위한 구동장치는,According to an aspect of the present invention, there is provided a driving apparatus for a liquid crystal display device,
색신호, 수직 및 수평 동기신호, 클럭신호를 입력받아 액정패널의 구동에 필요한 제어신호, 색신호 및 클럭신호를 생성하는 타이밍 제어부;A timing controller for receiving a color signal, a vertical and horizontal synchronizing signal, and a clock signal and generating a control signal, a color signal, and a clock signal necessary for driving the liquid crystal panel;
상기 타이밍 제어부로부터 제어신호, 색신호 및 클럭신호를 입력받아 소정의 색신호 데이타 전이동작 및 색신호에 따른 계조전압 선택동작을 수행한 후 액정패널의 데이타 라인에 상기 선택된 계조전압을 인가하는 소스 구동부;A source driver for receiving a control signal, a color signal, and a clock signal from the timing controller, performing a predetermined color signal data transfer operation and a gradation voltage selection operation according to a color signal, and applying the selected gradation voltage to a data line of the liquid crystal panel;
상기 타이밍 제어부의 클럭 입력단에 연결되어 외부에서 제공되는 클럭신호의 교류성분만을 통과시키는 제1커패시터; 및A first capacitor connected to a clock input of the timing controller for passing only an AC component of an externally provided clock signal; And
상기 타이밍 제어부의 클럭 출력단과 상기 소스 구동부의 클럭 입력단 사이에 연결되어 상기 타이밍 제어부에서 제공되는 클럭신호의 교류성분만을 통과시키는 제2커패시터를 포함한다.And a second capacitor connected between the clock output terminal of the timing control unit and the clock input terminal of the source driving unit to pass only the AC component of the clock signal provided from the timing control unit.
이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도2는 이 발명의 실시예에 따른 결합 커패시터를 갖는 액정표시장치를 위한 구동장치의 개략적인 구성도이고,2 is a schematic configuration diagram of a driving apparatus for a liquid crystal display device having a coupling capacitor according to an embodiment of the present invention,
도3a 및 도3b는 이 발명에 따른 구동장치에서의 클럭 신호와 종래의 구동장치에서의 클럭 신호를 비교한 파형도이다.3A and 3B are waveform diagrams comparing a clock signal in the driving apparatus according to the present invention and a clock signal in a conventional driving apparatus.
먼저, 도2를 참조하여 이 발명의 실시예에 따른 액정표시장치를 위한 구동장치의 구성을 설명한다.First, the configuration of a driving apparatus for a liquid crystal display according to an embodiment of the present invention will be described with reference to FIG.
도2에 도시되어 있듯이, 이 발명의 실시예에 따른 액정표시장치를 위한 구동장치는, 타이밍 제어부(1), 소스 구동부(2), 게이트 구동부(3), 상기 타이밍 제어부(1)의 클럭 입력단에 연결된 커패시터(C1) 및 상기 타이밍 제어부(1)의 클럭 출력단과 상기 소스 구동부(2)의 클럭 입력단 사이에 연결된 커패시터(C2)를 포함한다.2, a driving apparatus for a liquid crystal display according to an embodiment of the present invention includes a timing control unit 1, a source driving unit 2, a gate driving unit 3, a clock input terminal of the timing control unit 1, And a capacitor C2 connected between a clock output terminal of the timing control unit 1 and a clock input terminal of the source driving unit 2. [
보다 상세하게, 상기 타이밍 제어부(1)에는 색신호(RGB), 수평 동기신호(HSYNC), 수직 동기신호(VSYNC) 및 클럭신호(MCLK)가 입력된다. 상기 타이밍 제어부(1)는 입력된 색신호(RGB), 클럭신호(MCLK) 및 동기신호(HSYNC, VSYNC)를 이용하여 소정의 분주 및 신호처리 동작을 수행하며, 색신호(RGB), 클럭신호 및 제어신호(LD, CNT1)를 생성하여 상기 소스 구동부(2)에 제공한다.More specifically, a color signal RGB, a horizontal synchronizing signal HSYNC, a vertical synchronizing signal VSYNC, and a clock signal MCLK are input to the timing controller 1. The timing controller 1 performs predetermined dividing and signal processing operations using input color signals RGB, a clock signal MCLK and synchronizing signals HSYNC and VSYNC, and outputs a color signal RGB, a clock signal, And generates and supplies signals LD and CNT1 to the source driver 2. [
이와 동시에, 상기 타이밍 제어부(1)는 액정패널(4)의 게이트 라인을 순차적으로 선택하기 위한 제어신호(CNT2)를 생성하여 상기 게이트 구동부(3)에 제공한다.At the same time, the timing controller 1 generates a control signal CNT2 for sequentially selecting gate lines of the liquid crystal panel 4 and provides the control signal CNT2 to the gate driver 3.
상기 게이트 구동부(3)는 상기 제어신호(CNT2)에 따라 액정패널(4)의 게이트 라인을 순차적으로 턴온시킴으로써 표시 신호가 액정패널(4)에 기록되는 것을 가능하게 한다.The gate driver 3 sequentially turns on the gate line of the liquid crystal panel 4 according to the control signal CNT2 to enable the display signal to be written to the liquid crystal panel 4. [
또한, 상기 소스 구동부(2)는 상기 입력되는 색신호(RGB), 제어신호(CNT1) 및 클럭신호를 이용하여 색신호에 대응하는 소정의 계조전압을 선택하며, 상기 선택된 계조전압을 표시신호로서 상기 액정패널(4)의 데이타 라인에 인가한다.The source driver 2 selects a predetermined gradation voltage corresponding to a color signal using the input color signal RGB, the control signal CNT1, and a clock signal, and outputs the selected gradation voltage as a display signal, To the data line of the panel (4).
이때, 상기 타이밍 제어부(1)의 클럭 입력단에 연결된 커패시터(C1)는 클럭신호(MCLK)의 교류성분에 대해서는 단락회로로 작용하여 교류성분을 통과시키며, 클럭신호(MCLK)의 직류성분에 대해서는 개방회로로 작용한다. 또한, 상기 커패시터(C1)가 단락회로로 작용할 때에는 클럭 입력단의 임피던스는 제로(zero)로 떨어진다.The capacitor C1 connected to the clock input terminal of the timing controller 1 acts as a short circuit for the AC component of the clock signal MCLK to pass the AC component and the DC component of the clock signal MCLK is opened Circuit. Further, when the capacitor C1 acts as a short circuit, the impedance of the clock input terminal drops to zero.
상기 타이밍 제어부(1)의 클럭 출력단에 연결된 커패시터(C2)도 상기 커패시터(C1)와 동일한 작용을 수행한다. 즉, 상기 커패시터(C2)는 상기 타이밍 제어부(1)에서 출력되는 클럭신호의 교류성분에 대하여 단락회로로 작용하여 교류성분을 통과시키며, 상기 타이밍 제어부(1)에서 출력되는 클럭신호의 직류성분에 대해서는 개방회로로 작용한다. 또한, 상기 커패시터(C1)와 마찬가지로 상기 커패시터(C2)가 단락회로로 작용할 때에는 상기 타이밍 제어부(1)의 클럭 출력단의 임피던스는 제로(zero)로 떨어진다.The capacitor C2 connected to the clock output terminal of the timing controller 1 also performs the same function as the capacitor C1. That is, the capacitor C2 functions as a short circuit with respect to the AC component of the clock signal output from the timing control unit 1 to pass the AC component, and the DC component of the clock signal output from the timing control unit 1 It acts as an open circuit. When the capacitor C2 acts as a short circuit, the impedance of the clock output terminal of the timing control unit 1 drops to zero, like the capacitor C1.
상기 설명된 바와 같이, 클럭신호(MCLK)가 입력될 때, 두 개의 커패시터(C1, C2)에 의해 상기 타이밍 제어부(1)의 입력단과 출력단에서의 임피던스는 제로로 떨어지므로, 상기 입력단과 출력단에서의 임피던스 차이로 인한 클럭신호의 감쇠현상이 제거될 수 있다.As described above, when the clock signal MCLK is input, the impedance at the input terminal and the output terminal of the timing control section 1 is reduced to zero by the two capacitors C1 and C2, The attenuation phenomenon of the clock signal due to the difference in impedance of the input signal can be eliminated.
도3a는 이 발명에 따른 액정표시장치를 위한 구동장치의 타이밍 제어부(1)에서 처리되는 클럭신호의 파형이고, 도3b는 종래의 구동장치의 타이밍 제어부에서 처리되는 클럭신호의 파형이다.FIG. 3A is a waveform of a clock signal processed in a timing control unit 1 of a driving apparatus for a liquid crystal display according to the present invention, and FIG. 3B is a waveform of a clock signal processed in a timing control unit of a conventional driving apparatus.
상기 도3a와 도3b를 참조하면, 이 발명에 따른 타이밍 제어부(1)에서 처리되는 클럭신호의 파형이 종래의 타이밍 제어부에서 처리되는 클럭신호의 파형에 비해 더욱 안정된 하이레벨 전압(VH)과 로우레벨 전압(VL)을 제공하고 있음을 알 수 있다.3A and 3B, the waveform of the clock signal processed by the timing controller 1 according to the present invention is more stable than the waveform of the clock signal processed by the conventional timing controller, Level voltage (VL).
이상 설명된 바와 같이, 이 발명은 결합 커패시터를 이용하여 클럭신호에서 발생하는 감쇠현상을 제거함으로써 클럭신호의 노이즈를 감소시킬 수 있는 액정표시장치를 위한 구동장치를 제공한다.As described above, the present invention provides a driving apparatus for a liquid crystal display capable of reducing a noise of a clock signal by eliminating a damping phenomenon occurring in a clock signal by using a coupling capacitor.
이 발명에 따른 결합 커패시터를 갖는 액정표시장치를 위한 구동장치는 클럭신호의 레벨을 보상하기 위한 별도의 회로를 필요로 하지 않으며, 내부 블록의 입력단과 출력단에서의 임피던스가 매칭을 고려하지 않고도 클럭신호의 노이즈 문제를 쉽게 해결할 수 있다.The driving apparatus for a liquid crystal display device having a coupling capacitor according to the present invention does not require a separate circuit for compensating the level of the clock signal and is capable of adjusting the impedance of the input and output terminals of the internal block, The problem of noise of the signal can be easily solved.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033051A KR100393671B1 (en) | 1996-08-08 | 1996-08-08 | Lcd driver having coupling capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033051A KR100393671B1 (en) | 1996-08-08 | 1996-08-08 | Lcd driver having coupling capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980014193A true KR19980014193A (en) | 1998-05-25 |
| KR100393671B1 KR100393671B1 (en) | 2003-10-17 |
Family
ID=37422024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960033051A KR100393671B1 (en) | 1996-08-08 | 1996-08-08 | Lcd driver having coupling capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100393671B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100759980B1 (en) * | 2001-09-25 | 2007-09-18 | 삼성전자주식회사 | liquid crystal device |
| KR20200036977A (en) * | 2018-09-28 | 2020-04-08 | 삼성디스플레이 주식회사 | Organic light emitting diode display device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100580757B1 (en) | 2004-12-15 | 2006-05-15 | 주식회사 팬택 | Data line structure to remove noise of mobile communication terminal |
| US7576724B2 (en) * | 2005-08-08 | 2009-08-18 | Tpo Displays Corp. | Liquid crystal display device and electronic device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124685A (en) * | 1986-11-14 | 1988-05-28 | Hitachi Ltd | Solid-state image pickup device |
| JPH0546112A (en) * | 1991-08-09 | 1993-02-26 | Fujitsu General Ltd | Liquid crystal driving circuit |
| JPH05241531A (en) * | 1992-02-26 | 1993-09-21 | Fujitsu Ltd | Liquid crystal display device |
| JPH07287544A (en) * | 1994-04-15 | 1995-10-31 | Matsushita Electric Ind Co Ltd | Image display device |
-
1996
- 1996-08-08 KR KR1019960033051A patent/KR100393671B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100759980B1 (en) * | 2001-09-25 | 2007-09-18 | 삼성전자주식회사 | liquid crystal device |
| KR20200036977A (en) * | 2018-09-28 | 2020-04-08 | 삼성디스플레이 주식회사 | Organic light emitting diode display device |
| US11574606B2 (en) | 2018-09-28 | 2023-02-07 | Samsung Display Co., Ltd. | Organic light emitting diode display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100393671B1 (en) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040095342A1 (en) | Circuit for generating driving voltages and liquid crystal display using the same | |
| US20040104903A1 (en) | Display device | |
| US20050168426A1 (en) | Liquid crystal display | |
| KR20070013342A (en) | Liquid crystal display apparatus operating at proper data supply timing | |
| KR100805525B1 (en) | Differential signaling system and flat panel display using thereof | |
| KR20180021967A (en) | Controller, display device, and the method for driving the display device | |
| US6606088B1 (en) | LCD panel signal processor | |
| US7190361B2 (en) | Image display device | |
| CN115641812A (en) | Power management integrated circuit and gate clock modulation circuit | |
| KR100393671B1 (en) | Lcd driver having coupling capacitor | |
| KR100333969B1 (en) | Liquid Crystal Display Device with Muti-Timing Controller | |
| KR100434504B1 (en) | Liquid crystal display Source driver integrated circuit using separate R, G, B gray scale voltages | |
| KR101491137B1 (en) | Liquid Crystal Display | |
| KR100274222B1 (en) | Liquid crystal display apparatus | |
| KR102584828B1 (en) | Shift register circuit and pixel driving device | |
| KR100537886B1 (en) | Thin-film transistor liquid crystal display with adjustable gate-on voltage waveform | |
| KR20010016901A (en) | System for driving of an LCD | |
| KR101052972B1 (en) | Flat panel display | |
| JP2785327B2 (en) | Display control device and display device using the same | |
| JP2006267942A (en) | Drive unit of display device and liquid crystal display device | |
| KR19980015323A (en) | The driving voltage generating circuit of the liquid crystal display device | |
| KR0155928B1 (en) | The noise elimination circuit of liquid crystal display | |
| US20230058571A1 (en) | Power management integrated circuit and its driving method | |
| KR19990015065A (en) | Data driving device of liquid crystal display using memory | |
| KR100852813B1 (en) | Method of compensation gate off voltage for driving circuit in tft-lcd |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080701 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |