KR19980011833U - Circuit board for fixing semiconductor package - Google Patents
Circuit board for fixing semiconductor package Download PDFInfo
- Publication number
- KR19980011833U KR19980011833U KR2019960025356U KR19960025356U KR19980011833U KR 19980011833 U KR19980011833 U KR 19980011833U KR 2019960025356 U KR2019960025356 U KR 2019960025356U KR 19960025356 U KR19960025356 U KR 19960025356U KR 19980011833 U KR19980011833 U KR 19980011833U
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- semiconductor package
- leads
- package
- fixing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 229910000679 solder Inorganic materials 0.000 claims abstract description 24
- 238000003780 insertion Methods 0.000 claims abstract description 10
- 230000037431 insertion Effects 0.000 claims abstract description 10
- 230000007547 defect Effects 0.000 abstract description 2
- 238000005476 soldering Methods 0.000 description 10
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
본 고안은 브이시알 기기에 이용되며 적어도 두 개면 이상의 자체의 측면에 다수의 리이드가 조밀한 간극으로 연장 형성되어 있는 반도체 패키지를 자체 내에 조립하기 위한 반도체 패키지 고정용 회로 기판에 관한 것으로, 종래에는 반도체 패키지의 다수의 리이드를 상기 다수의 리이드와 각각 대응하는 회로 기판 표면 상의 다수의 솔더 랜드 상에 각각 납땜시키게 되어 각각의 리이드 사이에 납땜되어진 납땜이 접촉되게 되므로 제품의 불량율이 높았고 제품의 두께 및 전체의 크기가 증대되었으며 낙하 시험에 대해 취약한 구조로 되어 있으므로 제품의 내구성 및 신뢰도가 낮았다.The present invention relates to a circuit board for fixing a semiconductor package for assembling a semiconductor package which is used in a VSI device and has a plurality of leads extending in a tight gap on at least two sides thereof in a tight gap. The plurality of leads of the package are soldered to each of the plurality of leads on a plurality of solder lands on the corresponding circuit board surfaces, respectively, so that solders soldered between each lead are in contact with each other so that the defect rate of the product is high. The durability and reliability of the product was low because of the increased size and weak structure against drop test.
본 고안은 이와같은 제반 문제점들을 해결하기 위한 것으로서 본 고안의 해결 수단은, 적어도 두 개면 이상의 자체의 측면에 다수의 리이드가 조밀한 간극으로 연장 형성되어 있는 반도체 패키지를 자체 내에 조립하기 위한 회로 기판에 있어서, 상기 회로 기판(10) 내에 상기 반도체 패키지(20)의 하측에 형성된 삽입부(20a)가 삽입되도록 반도체 패키지 삽입구(24)가 상기 회로 기판을 관통하여 형성되어 있고, 상기 반도체 패키지의 측면에 형성되어 있는 다수의 리이드(22)와 각각 대응하는 다수의 솔더 랜드(12)를 자체 내에 수용하고 상기 다수의 리이드가 상기 다수의 솔더 랜드 상에 접촉하도록 상기 다수의 리이드를 자체 내에 수용하기 위한 다수의 요홈(26)이 형성되어 있는 것을 특징으로하는 반도체 패키지 고정용 회로 기판을 제공하는 것이다.The present invention is to solve such problems, and the solution of the present invention is to provide a circuit board for assembling a semiconductor package in which a plurality of leads are formed on the side of at least two surfaces with dense gaps. In the circuit board 10, a semiconductor package insertion hole 24 is formed to penetrate the circuit board so that the insertion portion 20a formed below the semiconductor package 20 is inserted into the circuit board 10. A plurality of accommodating the plurality of leads 22 formed therein and a plurality of solder lands 12 respectively corresponding to the plurality of leads 22 and the plurality of leads in the self so that the plurality of leads contact on the plurality of solder lands. It is to provide a circuit board for fixing a semiconductor package, characterized in that the groove 26 is formed.
Description
본 고안은 브이시알 기기에 이용되며 적어도 두 개면 이상의 자체의 측면에 다수의 리이드가 조밀한 간극으로 연장 형성되어 있는 반도체 패키지를 자체 내에 조립하기 위한 반도체 패키지 고정용 회로 기판에 관한 것이다.The present invention relates to a circuit board for fixing a semiconductor package for assembling a semiconductor package in a self-assembled semiconductor package having a plurality of leads extending in a tight gap on at least two sides thereof.
반도체 패키지를 회로 기판 상에 조립하기 위한 종래의 기술로는, 도 1 및 도 2에 나타낸 바와 같이 회로 기판(10) 상에 반도체 패키지(20)를 올려 놓고 상기 회로 기판(10)의 솔더 랜드(12)와 패키지(20)의 리이드(22)가 일치되도록 살며시 누른 상태에서 고정시킨 다음 패키지(20)의 네 개의 측면을 따라 조밀한 간극으로 격설되어 연장 형성된 다수의 리이드(22)를 모두 납땜하였다.In a conventional technique for assembling a semiconductor package onto a circuit board, as shown in FIGS. 1 and 2, the semiconductor package 20 is placed on the circuit board 10 and the solder lands of the circuit board 10 are placed. 12) and the lead 22 of the package 20 were pressed gently to match, and then soldered a plurality of extended leads 22, which were spaced apart from each other along the four sides of the package 20 and formed in a tight gap. .
이러한 종래의 납땜 방법에 대하여 보다 구체적으로 기술하면, 패키지(20)를 취부할 방향을 맞추어서 회로 기판(10) 상에 안착시키고 패키지(20)의 리이드(22)와 회로 기판(10)의 솔더 랜드(12) 위치를 수작업으로 일치시키게 된다.The conventional soldering method will be described in more detail. The solder land of the lead 22 and the circuit board 10 of the package 20 is seated on the circuit board 10 in the direction in which the package 20 is to be mounted. (12) The positions are matched by hand.
이러한 상태에서 상기 패키지(20)의 상단을 살며시 눌러 잡은 다음 붓으로 패키지(20)의 리이드(22)에 플럭스(Flux: 용제)를 도포한다.In this state, the upper end of the package 20 is gently pressed and grasped, and then flux is applied to the lead 22 of the package 20 with a brush.
상기 패키지(20)의 리이드(22)에 플럭스를 도포 완료한 후 인두에 소량의 납을 묻혀서 이동하면서 납땜을 하게 된다.After the flux is applied to the lead 22 of the package 20, a small amount of lead is buried in the iron to be soldered while moving.
이와 같이 패키지(20)의 네 개의 측면에 구비된 다수의 리이드(22)의 납땜이 완료되면 납땜의 땜납 상태 및 접촉 여부를 현미경으로 확인하면서 검사하여 조립 작업을 완료한다.As such, when the soldering of the plurality of leads 22 provided on the four sides of the package 20 is completed, the soldering state and the contact state of the soldering are checked while checking with a microscope to complete the assembly work.
그러나, 상기와 같은 종래의 기술로 반도체 패키지를 회로 기판 상에 납땜하여 고정할 경우에는, 회로 기판(10)의 솔더 랜드(12)와 패키지(20)의 리이드(22) 간격이 대체로 0.3㎜ 내지 0.4㎜의 간격을 갖고 조밀하게 형성되어 있으므로 솔더 랜드(12)와 리이드(22)를 서로 일치시키기 위해서는 비교적 많은 시간이 소요되고 장시간 동안 작업자가 집중하여야 하는 단점을 갖고 있다.However, when soldering and fixing a semiconductor package on a circuit board by the conventional technique as described above, the spacing between the solder lands 12 of the circuit board 10 and the leads 22 of the package 20 is generally 0.3 mm or more. Since it is densely formed with an interval of 0.4 mm, it takes a relatively long time to match the solder land 12 and the lead 22 with each other and has a disadvantage that the operator must concentrate for a long time.
또한, 상기 패키지의 다수의 리이드(20) 사이의 간극 및 상기 회로 기판(10) 상의 다수의 솔더 랜드(12) 사이의 간극은 상술한 바와 같이 조밀하게 되어 있으므로 패키지(20)의 리이드(22)를 회로 기판(10) 상의 솔더 랜드 상에 납땜한 후에, 각각의 리이드(20) 및 솔더 랜드(12)에 납땜된 땜납이 서로 접촉하게 되어 쇼트 현상이 빈번히 발생하여 제품의 불량율이 증가되었다.In addition, the gaps between the plurality of leads 20 of the package and the gaps between the plurality of solder lands 12 on the circuit board 10 are densified as described above, so that the leads 22 of the package 20 can be obtained. After soldering on the solder lands on the circuit board 10, the solders soldered to each of the leads 20 and the solder lands 12 come into contact with each other, so that a short phenomenon occurs frequently and the defective rate of the product is increased.
게다가 제품의 내구성을 시험하기 위하여 낙하 시험을 수행할 경우에는 반도체 패키지(20)에 충격이 인가되어 상기 반도체 패키지(20)가 손상되거나 리이드(22)의 단부에 형성된 납땜(28) 부위가 떨어지는 경우가 발생하여 제품의 신뢰성이 저하되었다.In addition, when the drop test is performed to test the durability of the product, when the impact is applied to the semiconductor package 20, the semiconductor package 20 is damaged or the solder 28 formed at the end of the lead 22 falls. Occurred and the reliability of the product was lowered.
이에 부가해서, 통상적으로 반도체 패키지(20)는 도 2에 도시된 바와 같이 회로 기판(10)으로부터 약간의 간극을 두고 조립되어 있으므로 제품의 내부 공간을 더욱 소모하게 되었다. 이에따라 제품의 두께 및 전체의 크기가 증대되었다.In addition, since the semiconductor package 20 is typically assembled with a slight gap from the circuit board 10 as shown in FIG. 2, the internal space of the product is further consumed. This increased the thickness and overall size of the product.
본 고안은 상기와 같은 종래의 제반 문제점을 해결하기 위하여 연구 개발한 것으로서, 본 고안의 목적은 자체의 측면으로부터 연장되는 다수의 리이드가 구비되어 있는 반도체 패키지를, 전자 제품의 두께 및 크기가 감소되도록 상기 반도체 패키지의 일부분이 회로 기판 내에 삽입되고 상기 반도체 패키지의 다수의 리이드는 회로 기판 내에 형성되어 있는 상기 다수의 리이드와 상응하는 다수의 요홈 내에 각각 착좌하도록 되어있는 반도체 패키지 고정용 회로 기판을 제공하기 위함이다.The present invention has been researched and developed in order to solve the conventional problems as described above, an object of the present invention is to provide a semiconductor package having a plurality of leads extending from its side, so that the thickness and size of the electronic product is reduced A portion of the semiconductor package is inserted into a circuit board and the plurality of leads of the semiconductor package are adapted to seat in a plurality of recesses corresponding to the plurality of leads formed in the circuit board, respectively. For sake.
상기와 같은 목적을 달성하기 위한 본 고안에 따른 반도체 패키지 고정용 회로 기판은, 적어도 두 개면 이상의 자체의 측면에 다수의 리이드가 조밀한 간극으로 연장 형성되어 있는 반도체 패키지를 자체 내에 조립하기 위한 회로 기판에 있어서, 상기 회로 기판 내에 상기 반도체 패키지의 하측에 형성된 삽입부(20a)가 삽입되도록 반도체 패키지 삽입구가 상기 회로 기판을 관통하여 형성되어 있고, 상기 반도체 패키지의 측면에 형성되어 있는 다수의 리이드와 각각 대응하는 다수의 솔더 랜드를 자체 내에 수용하고 상기 다수의 리이드가 상기 다수의 솔더 랜드 상에 접촉하도록 상기 다수의 리이드를 자체 내에 수용하기 위한 다수의 요홈이 형성되어 있는 것을 특징으로 한다.The circuit board for fixing a semiconductor package according to the present invention for achieving the above object is a circuit board for assembling a semiconductor package in which a plurality of leads are formed in dense gaps on the side surfaces of at least two surfaces thereof. In the circuit board, a semiconductor package insertion hole is formed through the circuit board so that the inserting portion 20a formed below the semiconductor package is inserted into the circuit board, and each of the plurality of leads formed on the side surface of the semiconductor package. And a plurality of grooves are formed for accommodating the corresponding plurality of solder lands in itself and for receiving the plurality of leads in itself such that the plurality of leads contact on the plurality of solder lands.
- ---
도 1은1
- ---
종래 기술에 따른 반도체 패키지와 회로 기판의 조립 상태를 도시하는 분리 사시도.An exploded perspective view showing an assembled state of a semiconductor package and a circuit board according to the prior art.
도 2는 도 1의 조립 측면도.2 is an assembled side view of FIG. 1;
도 3은 본 고안에 따른 반도체 패키지 고정용 회로 기판에 반도체 패키지가 조립되어 있는 상태를 도시하는 측면도.3 is a side view illustrating a state in which a semiconductor package is assembled to a circuit board for fixing a semiconductor package according to the present invention;
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10: 회로 기판 11: 샤시10: circuit board 11: chassis
12: 솔더 랜드 20: 반도체 패키지12: solder land 20: semiconductor package
20a: 삽입부 20b: 걸림부20a: insertion portion 20b: locking portion
22: 리이드 24: 패키지 삽입구22: Lead 24: Package Insertion Hole
26: 요홈 28: 납땜26: groove 28: soldering
이하, 본 고안에 따른 반도체 패키지 고정 장치의 바람직한 실시예를 첨부 도면을 참조로하여 상세히 설명한다.Hereinafter, a preferred embodiment of a semiconductor package fixing device according to the present invention will be described in detail with reference to the accompanying drawings.
도 3에는 본 고안에 따른 반도체 패키지 고정용 회로 기판에 반도체 패키지가 조립되어 있는 상태를 도시하는 측면도가 도시되어 있다.3 is a side view illustrating a state in which a semiconductor package is assembled to a circuit board for fixing a semiconductor package according to the present invention.
회로 기판(10)은 브이시알 기기의 샤시(11) 상에 지지되어 있다. 회로 기판(10) 내에는 반도체 패키지 삽입구(24)가 회로 기판(10)을 관통하여 형성되어 있다. 상기 반도체 패키지 삽입구(24)의 둘레에는 다수의 요홈(26)이 형성되어 있다. 상기 다수의 요홈(26) 내에는 반도체 패키지(20)의 측면으로부터 돌출되어 있는 다수의 리이드(22)와 각각 대응하는 다수의 솔더 랜드(12)가 위치되어 있다.The circuit board 10 is supported on the chassis 11 of the VSI device. In the circuit board 10, a semiconductor package insertion hole 24 is formed to penetrate the circuit board 10. A plurality of recesses 26 are formed around the semiconductor package insertion hole 24. In the plurality of recesses 26, a plurality of leads 22 protruding from the side surfaces of the semiconductor package 20 and a plurality of solder lands 12 respectively corresponding to the plurality of recesses 26 are positioned.
반도체 패키지(20)를 회로 기판(10) 내에 조립하기 위해서는 반도체 패키지(20)의 삽입부(20a)를 상기 회로 기판(10) 내에 형성되어 있는 반도체 패키지 삽입구(24)로 끼운다. 이때 반도체 패키지(20)의 걸립부(20b)는 회로 기판(10)의 일측에 걸리면서 상기 회로 기판(10) 상에 착좌하게 된다. 이와 동시에 상기 반도체 패키지(20)의 측면에 돌출되어 형성되어 있는 다수의 리이드(22)는 상기 회로 기판(10) 내에 형성되어 있는 다수의 요홈(26) 내로 각각 삽입되어 상기 다수의 요홈(26) 내에 위치되어 있는 대응하는 각각의 솔더 랜드(12)와 접촉하게 된다.In order to assemble the semiconductor package 20 into the circuit board 10, the inserting portion 20a of the semiconductor package 20 is inserted into the semiconductor package insertion hole 24 formed in the circuit board 10. At this time, the catching portion 20b of the semiconductor package 20 is caught on one side of the circuit board 10 and seated on the circuit board 10. At the same time, the plurality of leads 22 protruding from the side surface of the semiconductor package 20 are inserted into the plurality of grooves 26 formed in the circuit board 10, respectively. It is in contact with each corresponding solder land 12 located therein.
다음에 상기 다수의 솔더 랜드(12)와 상기 다수의 리이드(22)를 각각 납땜하여 반도체 패키지(20)와 회로 기판(10)과의 조립을 종료한다.Next, the plurality of solder lands 12 and the plurality of leads 22 are respectively soldered to complete the assembly of the semiconductor package 20 and the circuit board 10.
이상에서 설명한 바와 같이 본 고안에 따른 반도체 패키지 고정용 회로 기판에 의하면, 회로 기판(10) 상에 형성되어 있는 다수의 요홈(26) 내에 다수의 솔더 랜드(12)가 위치되어 있고 반도체 패키지(20)의 다수의 리이드(22)가 상기 다수의 요홈(26) 내로 각각 삽입되어 상기 다수의 솔더 랜드(12)와 각각 접촉되게 되므로 작업 공정이 단순화되고 조립 시간이 단축되며 제품의 불량율이 감소하게 되는 효과가 있다.As described above, according to the circuit board for fixing a semiconductor package according to the present invention, a plurality of solder lands 12 are located in the plurality of grooves 26 formed on the circuit board 10 and the semiconductor package 20 Since a plurality of leads 22 are respectively inserted into the plurality of grooves 26 to be in contact with the plurality of solder lands 12, the work process is simplified, the assembly time is shortened, and the defective rate of the product is reduced. It works.
또한 본 고안에 따른 반도체 패키지 고정용 회로 기판에 의하면, 반도체 패키지(20)의 하측에 형성된 삽입부(20a)가 회로 기판(10) 내에 삽입되게 되므로 제품의 두께 및 전체의 크기가 작게되는 효과가 있다.In addition, according to the circuit board for fixing a semiconductor package according to the present invention, since the inserting portion 20a formed on the lower side of the semiconductor package 20 is inserted into the circuit board 10, the effect of reducing the thickness and the overall size of the product is reduced. have.
이에 부가해서, 본 고안에 따른 반도체 패키지 고정용 회로 기판에 의하면, 반도체 패키지(20)의 걸림부(20b)가 회로 기판(10) 상의 일측에 착좌하게 되고 상기 반도체 패키지(20)의 다수의 리이드(22)가 회로 기판(10) 내에 형성되어 있는 다수의 요홈(26) 내에 삽입되어 솔더 랜드(12)에 납땜 작업이 수행되게 되므로 제품을 낙하 시험할 때 반도체 패키지(20)가 손상되거나 상기 납땜 작업이 수행된 납땜 부분이 떨어지게 되는 불량을 방지하여 제품의 내구성을 강화시키고 신뢰도를 향상시키는 효과가 있다.In addition, according to the circuit board for fixing a semiconductor package according to the present invention, the engaging portion 20b of the semiconductor package 20 is seated on one side on the circuit board 10, and a plurality of leads of the semiconductor package 20 is provided. Since the 22 is inserted into the plurality of grooves 26 formed in the circuit board 10 and soldering is performed on the solder land 12, the semiconductor package 20 is damaged or the soldering is performed when dropping the product. It is effective in preventing the defect that the soldering part performed on the work falls and strengthening the durability of the product and improving the reliability.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960025356U KR19980011833U (en) | 1996-08-22 | 1996-08-22 | Circuit board for fixing semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960025356U KR19980011833U (en) | 1996-08-22 | 1996-08-22 | Circuit board for fixing semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980011833U true KR19980011833U (en) | 1998-05-25 |
Family
ID=53973187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960025356U KR19980011833U (en) | 1996-08-22 | 1996-08-22 | Circuit board for fixing semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980011833U (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010107916A (en) * | 1998-08-31 | 2001-12-07 | 사토 게니치로 | Semiconductor device and substrate for semiconductor device |
-
1996
- 1996-08-22 KR KR2019960025356U patent/KR19980011833U/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010107916A (en) * | 1998-08-31 | 2001-12-07 | 사토 게니치로 | Semiconductor device and substrate for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5007844A (en) | Surface mount method and device | |
| JPH0354435B2 (en) | ||
| US4339784A (en) | Solder draw pad | |
| KR19980701441A (en) | Electrical conductive wire | |
| US20090284940A1 (en) | Alignment plate | |
| DE69532050T2 (en) | A printed circuit board with integrated circuits on both sides | |
| US4851966A (en) | Method and apparatus of printed circuit board assembly with optimal placement of components | |
| KR19980018738A (en) | Method for Attaching the lead Parts and the Shield case on the Printed Plate Board and Method for Attaching the Chip Parts, the Lead Parts and the Shield Case on the Printed Plate Board) | |
| DE69503096T2 (en) | Device for mounting electrical parts on a printed circuit board | |
| KR19980011833U (en) | Circuit board for fixing semiconductor package | |
| US6333471B1 (en) | Sheet metal component for double pattern conduction and printed circuit board | |
| CA2300020C (en) | Electronic circuit board and soldering method therefor | |
| KR940002898B1 (en) | Electric connector | |
| KR100345251B1 (en) | Printed Circuit Board Pallet | |
| JP3830076B2 (en) | Lamp mounting structure | |
| JPH0739260Y2 (en) | Hybrid integrated circuit device | |
| JPS5932149Y2 (en) | wiring device | |
| JP2687798B2 (en) | connector | |
| KR940002723Y1 (en) | Socket for ic testing | |
| JPH04199556A (en) | Pin grid array type ic package | |
| JPH10107073A (en) | Mounting substrate for bga package | |
| KR200164513Y1 (en) | Structure of connector pin using pcb board | |
| KR19980011829U (en) | Semiconductor Package Fixture | |
| JP2001156420A (en) | Printed-circuit board | |
| JPH06177308A (en) | Mounting terminal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |