KR102672858B1 - 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로 - Google Patents

트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로 Download PDF

Info

Publication number
KR102672858B1
KR102672858B1 KR1020210002945A KR20210002945A KR102672858B1 KR 102672858 B1 KR102672858 B1 KR 102672858B1 KR 1020210002945 A KR1020210002945 A KR 1020210002945A KR 20210002945 A KR20210002945 A KR 20210002945A KR 102672858 B1 KR102672858 B1 KR 102672858B1
Authority
KR
South Korea
Prior art keywords
amplifier
voltage
post
boost circuit
class
Prior art date
Application number
KR1020210002945A
Other languages
English (en)
Other versions
KR20220100782A (ko
Inventor
최호종
유기흠
김경진
최정현
Original Assignee
국립금오공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국립금오공과대학교 산학협력단 filed Critical 국립금오공과대학교 산학협력단
Priority to KR1020210002945A priority Critical patent/KR102672858B1/ko
Publication of KR20220100782A publication Critical patent/KR20220100782A/ko
Application granted granted Critical
Publication of KR102672858B1 publication Critical patent/KR102672858B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/213—A variable capacitor being added in the input circuit, e.g. base, gate, of an amplifier stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로에 관한 것으로, 압전 변환기의 음향 성능을 높이기 위한 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로에 관한 것이다. 제안하는 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로로 압전 변환기의 증폭기 성능을 향상시켜 음향 성능을 높이는 효과가 있다.

Description

트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로{POST-VOLTAGE-BOOST CIRCUIT FOR SUPPORTING CLASS-B AMPLIFIERS FOR TRANSDUCER APPLICATIONS}
본 발명은 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로에 관한 것으로, 보다 상세하게는 압전 변환기의 음향 성능을 높이기 위한 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로에 관한 것이다.
초음파 진단장치는 무침습 및 비파괴 특성을 가지고 있어, 대상체 내부의 정보를 얻기 위한 의료분야에 널리 이용되고 있다. 이러한 초음파 진단장치는 대상체를 직접 절개하여 관찰하는 외과 수술의 필요없이, 대상체 내부 조직의 고해상도의 영상을 의사에게 제공할 수 있으므로 의료분야에 매우 중요하게 이용되고 있다.
종래, 등록특허 제1496167호에 의하면, 측정하고자 하는 측정 깊이를 설정하는 측정 깊이 설정부; 설정된 측정 깊이에 따라 펄스 생성부에 가할 전압을 공급하되, 설정된 측정 깊이가 작을수록 더 작은 전압을 공급하는 전압공급부; 및 초음파를 발생시키기 위해 초음파 트랜스듀서에 가할 전기적 펄스를 생성하되, 전압공급부로부터 공급되는 전압에 상응하는 전압의 전기적 펄스를 생성하는 펄스 생성부를 포함하여 휴대용 초음파 진단장치에서의 전력효율을 개선한다.
압전 변환기는 휴대용 초음파 기기에서 증폭기 회로에 의해 트리거되는 중요한 장치이다. 이러한 증폭기 회로가 음향 압전 변환기 성능을 결정하기 때문에 증폭기 성능이 매우 중요하다.
기존의 휴대용 초음파 기기는 엄격한 배터리 성능과 전류 소비 요구사항을 가지고 있는데, 배터리의 직류 전압이 증폭기의 공급전압에 제공되어 증폭기의 주 트랜지스터의 최대 DC 드레인 전압을 제한하기 때문에 증폭기는 우수한 효율을 보여야한다. 이에 증폭기의 초크 인덕터를 사용하는 경우 최대 DC 드레인 전압은 최대 출력전력과 관련되기 때문에 휴대용 초음파 응용분야에서는 압전 변환기의 증폭기 성능을 향상시킬 필요가 있다.
본 발명은 상술한 문제를 해결하고자 고안한 것으로, 압전 변환기의 음향 성능을 높이기 위한 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로를 제공함에 목적이 있다.
본 발명의 일 측면에 따른 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로는, 입력단(210)이 증폭기(100)의 출력단에 연결되고, 상기 증폭기에서 생성되는 고조파 신호를 줄이는 공진 필터(221)가 출력단(220)에 연결되며, DC 바이어스 신호 입력의 노이즈 신호를 최소화하는 커패시터와, 상기 DC 바이어스 신호 입력으로 인한 전압 강하를 최소화하는 인덕터를 포함하는 DC 바이어스 신호 입력단(230) 및 상기 DC 바이어스 신호 입력단230)과 공진 필터(221) 사이에 배치되어, 상기 DC 바이어스 신호 입력에 따라 상기 증폭기의 출력단에 위치하는 인덕터와 커패시터의 변동을 설정하는 복수의 트랜지스터(240)를 포함한다.
바람직하게 증폭기(100)는 1단 및 2단 앰프(10,20)로 게이트 바이어스 전압이 적용되는 Power MOSFET(110,120), 상기 Power MOSFET(110, 120)의 게이트 및 드레인 측에 초크 인덕터로 연결되어 DC 바이어스 전압이 사용되었을 때 AC 신호 유입을 막고, 전압 강하를 최소화하는 인덕터(130), 상기 인덕터와 DC 전원 공급장치(141) 사이에 연결되어 DC 전원으로 인한 노이즈 신호를 최소화하는 커패시터(140), 상기 1단 및 2단 입력단에 연결되는 입력 인덕터(111,121), 커패시터(112,122) 및 저항기(113,123)가 상기 1단 및 2단 Power MOSFET(110, 120)의 게이트 측의 초크 인덕터를 지나 게이트에 연결되고, 상기 1단 및 2단 출력단에 연결되는 출력 인덕터(114,124), 커패시터(115,125) 및 저항기(116,126)가 상기 1단 및 2단 Power MOSFET(110, 120)의 드레인 측의 초크 인덕터를 지나 드레인에 연결된다.
바람직하게 복수의 트랜지스터는 게이트-소스 또는 드레인-소스 연결 유형의 트랜지스터이다.
더욱 바람직하게 게이트-소스 또는 드레인-소스 연결 트랜지스터는 포스트 전압-부스트 회로에 적용된 바이어스 DC 전압에 따라 가변 저항기 또는 가변 커패시터로 작동된다.
본 발명에 따르면, 제안하는 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로로 압전 변환기의 증폭기 성능을 향상시켜 음향 성능을 높이는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로의 성능을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로의 single-ended class-B 증폭기 회로를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로의 Post-voltage-boost 회로도를 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 증폭기의 1단 등가회로(a)와 2단 등가회로(b)를 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 포스트 전압 부스트 회로의 등가회로, 게이트-소스 MOSFET의 등가회로, 드레인-소스 MOSFET의 등가회로를 나타낸 도면이다.
도 6은 증폭기 전용과 포스트 전압 부스트 회로가 있는 증폭기의 차이를 나타낸 도면이다.
도 7은 class-B 증폭기 및 포스트 전압 부스트 회로의 인쇄 회로 기판 (PCB)을 나타낸다.
도 8은 실험 측정 환경(a)과 증폭기 전용(b)과 포스트 전압 부스트 회로가 있는 class-B 증폭기의 성능을 측정하기 위한 블록 다이어그램을 나타낸다.
도 9는 포스트 전압 부스트 회로를 사용하여 설계된 class-B 증폭기 및 class-B 증폭기의 측정된 성능을 보여준다.
도 10은 (a) 출력 전압 대 주파수; (b) 전압 이득 대 주파수; (c) 전류 소비 대 주파수를 나타낸 도면이다.
도 11은 입력 전압 및 주파수에 따라 증폭기와 증폭기의 전력 부가 효율 (PAE)을 포스트 전압 부스트 회로와 비교한 결과이다.
도 12는 15MHz에서 100mVp-p 입력이있을 때 포스트 전압 부스트 회로가 있는 증폭기 및 증폭기의 고속 푸리에 변환 (FFT) 고조파 스펙트럼 데이터와 총 고조파 왜곡 (THD)을 보여준다.
도 13a는 실험 측정 환경의 사진을 보여준다.
도 14는 (a) 증폭기의 에코 신호; (b) 증폭기의 FFT 스펙트럼을 나타낸다.
도 15는 (a) 에코 신호 및 (b) 테스트 된 초음파 변환기가 있는 증폭기 및 사후 전압 부스트 회로의 FFT를 나타낸다.
그림 16은 후 전압 부스트 회로가있는 증폭기와 증폭기만 사용할 때 에코 진폭과 펄스 폭의 비교를 보여준다.
본 발명의 실시예에서 제시되는 특정한 구조 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있다. 또한, 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 되며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경물, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
한편, 본 발명에서 제1 및/또는 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소들과 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않는 범위 내에서, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다. 본 발명의 실시예를 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 설명을 생략하였다.
우선, 본 발명의 일 실시예에 따른 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로는 기존의 초음파 시스템에 사용되는 증폭기에 post-voltage-boost회로를 추가하여 성능을 향상 및 조절시킬 수 있다. Two-stage 증폭기 출력단과 초음파 transducer 사이에 추가되는 회로로써, 기존에 초음파 시스템에 추가 부착하여 성능을 향상 및 조절할 수 있다. 넓은 대역폭으로 주파수 대역에서 성능을 조절 및 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로의 성능을 나타낸 도면이다. 도 1(a)와 (b)는 class-B 증폭기에 post-voltage-boost를 추가하였을 때, 성능향상 정도를 보여준다. post-voltage-boost circuit를 추가하였을 때, 전압이득(Gain) 증가, 에코 신호의 진폭이 커지며 초음파 transducer에서 더 센 신호를 보내준다.
도 2는 본 발명의 일 실시예에 따른 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로의 single-ended class-B 증폭기 회로를 나타낸 도면이다. 1단 및 2단 증폭기 모두 Gate bias 전압이 적용되어 class-B로 작동된다. DC전압을 사용할 때 Gate 및 Drain 측의 인덕터는 초크 인덕터(LC)(130)로, AC 신호 유입을 막고, 전압 강하를 최소화한다. 전해 커패시터(CG1, CD3, CG6, and CD8)(140-1) 및 세라믹 커패시터(CG2, CD2, CG1, and CD7,CG3, CD1, CG8, and CD6)(140-2)를 포함하는 커패시터(140)를 사용하여 DC전원 공급장치의 노이즈 신호를 최소화한다. 1단 및 2단 증폭기(10,20)의 입력측 전해 커패시터(140-1)와 세라믹 커패시터(140-2) 사이에 저항분배기(131)가 위치한다. Two-stage class-B 증폭기는 15MHz의 중심 주파수에서 50 임피던스 매칭을 구성한다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로는, 입력단(210)이 증폭기(100)의 출력단에 연결되고, 상기 증폭기(100)에서 생성되는 고조파 신호를 줄이는 공진 필터(221)가 출력단(220)에 연결되며, DC 바이어스 신호 입력의 노이즈 신호를 최소화하는 커패시터와, 상기 DC 바이어스 신호 입력으로 인한 전압 강하를 최소화하는 인덕터를 포함하는 DC 바이어스 신호 입력단(230) 및 상기 DC 바이어스 신호 입력단과 공진 필터(221) 사이에 배치되어, 상기 DC 바이어스 신호 입력에 따라 가변 저항기 또는 가변 커패시터로 작동하는 게이트-소스 또는 드레인-소스 연결 유형의 트랜지스터로 증폭기 2단의 출력단에 위치하는 인덕터와 커패시터의 변동을 설정하는 복수의 트랜지스터(240)를 포함한다.
도 2에 도시된 바와 같이, 증폭기(100)는 1단 및 2단 앰프(10,20)로 게이트 바이어스 전압이 적용되는 Power MOSFET(110,120), 상기 Power MOSFET(110, 120)의 게이트 및 드레인 측에 초크 인덕터로 연결되어 DC 바이어스 전압이 사용되었을 때 AC 신호 유입을 막고, 전압 강하를 최소화하는 인덕터(130), 상기 인덕터와 DC 전원 공급장치(141) 사이에 연결되어 DC 전원으로 인한 노이즈 신호를 최소화하는 커패시터(140)를 포함하며, 상기 1단 및 2단 입력단에 연결되는 입력 인덕터(111,121), 커패시터(112,122) 및 저항기(113,123)가 상기 1단 및 2단 Power MOSFET(110, 120)의 게이트 측의 초크 인덕터를 지나 게이트에 연결되고, 상기 1단 및 2단 출력단에 연결되는 출력 인덕터(114,124), 커패시터(115,125) 및 저항기(116,126)가 상기 1단 및 2단 Power MOSFET(110, 120)의 드레인 측의 초크 인덕터를 지나 드레인에 연결된다. 복수의 트랜지스터는 게이트-소스 또는 드레인-소스 연결 유형의 트랜지스터이고, 게이트-소스 또는 드레인-소스 연결 트랜지스터는 포스트 전압-부스트 회로에 적용된 바이어스 DC 전압에 따라 가변 저항기 또는 가변 커패시터로 작동된다.
도 3은 본 발명의 일 실시예에 따른 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로의 Post-voltage-boost 회로도를 나타낸 도면이다. 도 3의 Input은 도 2의 Output과 연결되며, 도 2의 출력신호가 도 3의 Input에 전송된다. Post-voltage-boost circuit는 DC bias 신호 입력(Vpp), 전해 커패시터(Cp1), 초크 인덕터(Lpc), 인덕터(Lp1), 저항(Rp1), 커패시터(Cp2) 및 4개의 트랜지스터로 (Gate-source or Drain-source)로 구성되어 있다. 설계된 Post-voltage-boost circuit는 4개의 MOSFET(BSS123)을 사용하여 고전압 환경에서 안정적으로 동작하도록 설계하고, 사용된 MOSFET(BSS123)은 기생 다이오드가 있는 N-channel의 MOSFET를 사용한다.
증폭기에서 생성된 불필요한 고조파 신호는 Post-voltage-boost circuit에서 공진 필터 구조(Cp2, Lp1, and Rp1)을 사용하여 불필요한 신호를 줄인다.
도 5는 본 발명의 일 실시예에 따른 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로의 Post-voltage-boost circuit 등가회로(a), Gate-source MOSFET 등가회로(b), Drain-source MOSFET 등가회로(c)를 나타낸 도면이다. 도 5(a)는 Post-voltage-boost circuit 등가회로를 나타내고, 각 사용된 MOSFET(BSS123)에는 두 쌍의 gate-source or drain-source로 연결된 트랜지스터가 있다. 각 연결된 MOSFET는 능동 부품으로 동작하지 않지만, DC전압에 의해 바이어스될 수 있는 수동 부품으로 동작한다.
도 5(b)의 gate-source로 연결된 트랜지스터는 인가되는 DC 전압(바이어스 신호 Vpp)에 따라 C G1 (C D,P , C DS,P 및 C D 의 커패시턴스 조합) 및 r B,1 (r DS,P 및 R D 의 가변 저항 조합)으로 동작한다.
도 5(c)의 drain-source로 연결된 트랜지스터는 인가되는 DC전압(바이어스 신호 Vpp)에 따라 C B2 (C GD,P, C GS,P 및 C D 의 커패시턴스 조합) 역할을 한다.
최종적으로 가변 저항rB1은 적용된 바이어스 전압에 따라 값이 변하게 되며, 따라서 출력 진폭에 영향을 줄 수 있다.
여기서, C GD,P, C DS,P, C GS,P and r 1DS,P 는 MOSFET(BSS123)의 기생 커패시턴스 및 내부 저항이다. 또한 c D 와 R D 는 MOSFET(BSS123)의 기생 다이오드 등가 회로에서 기생 커패시턴스 및 저항이다.
도 7은 본 발명의 일 실시예에 따른 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로의 class-B 증폭기 및 포스트 전압 부스트 회로의 PCB를 나타낸 도면이다. 전력 저항, 고전력 초크 인덕터 및 전해 커패시터는 고전압 환경에서 안전한 작동을 보장하기 위해 사용된다.
도 9는 본 발명의 일 실시예에 따른 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로의 입력전압 대 출력전압(a), 입력전압 대 전압이득(b), 입력전압 대 전류(c)를 나타낸 도면이다.
도 9에 도시된 바와 같이, 포스트 전압 부스트 회로는 DC 입력 전압(0.5V, 1V, 2V and 3V)에 따른 voltage를 조절할 수 있다. 도 9는 오직 증폭기만을 사용했을 때와 포스트 전압 부스트 회로를 함께 사용했을 때 출력, 전압이득 전류 측정을 비교하였다.
도 9(a)는 입력 신호변화에 따른 출력변화이며, 포스트 전압 부스트 회로의 DC전압을 가했을 때가 증폭기만 있을 때보다 (50Vp-p) 더 높은 출력(62Vp-p)을 얻을 수 있다. 도 9(b)는 입력 신호 변화에 따른 Voltage gain의 변화이며, 포스트 전압 부스트 회로의 DC 전압을 가했을 때가 증폭기가 있을 때보다 (57.5 dB) 더 높은 최대 전압 이득(60.14dB)을 보여준다. 도 9(c)는 입력신호와 인가되는 DC전압에 따른 전류 값이다.
도 10은 본 발명의 일 실시예에 따른 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로의 주파수 변화에 따른 출력전압 값(a)과 전압이득 값(b)과 전류 값(c)을 나타낸 도면이다.
포스트 전압 부스트 회로는 주파수 범위에 따른 성능을 조절할 수 있다. 도 10은 고정된 입력전압 100mVp-p를 회로들에 가한 상태에서 주파수가 변화하였을 경우에, 증폭기만을 사용했을 때와 증폭기와 포스트 전압 부스트 회로를 함께 사용했을 때의 측정 비교 결과들이며, 15 MHz 중심주파수에서 증폭기 성능(출력, 전압이득)이 가장 좋음을 보여준다.
도 10(a)는 주파수 변화에 따른 출력변화이다. 15MHz에서 증폭기만을 사용했을 때 (50Vp-p)보다 증폭기와 포스트 전압 부스트 회로를 함께 사용했을 때 (62Vp-p) 더 높은 출력을 얻을 수 있다.
도 10(b)는 주파수 범위에 따른 전압이득 측정 비교결과이다. 증폭기와 Post-voltage-boost 회로를 함께 사용했을 때 전압이득이 더 높다. 또한 -3dB 대역폭에서 증폭기만을 사용했을 때 (71.4%) 보다 Post-voltage-boost 회로를 함께 사용했을 때 더 넓은 대역폭(110%)을 얻을 수 있다.
도 10(c)는 주파수 범위에 따른 전류 측정 결과이다. 상대적으로 증폭기를 사용한 경우, (0.532A)가 증폭기와 포스트 전압 부스트 회로를 함께 사용했을 때 (0.695A) 보다 낮다.
도 11은 본 발명의 일 실시예에 따른 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로의 입력전압 대 PAE(%)값(a)과 주파수 대 PAE(%)(b)를 나타낸 도면이다. 도 11에 도시된 바와 같이, 입력 전압의 변화에 따른 경우와 주파수 변화에 따른 효율을 증폭기를 사용했을 때와 증폭기와 Post-voltage-boost 결합된 회로를 함께 사용했을 때 PAE(%) 비교를 보여준다. PAE(Power Added Efficiency)를 구하는 방법은 아래 식과 같다.
[식1]
도 11(a)에서 중심 주파수 15MHz에서 증폭기 PAE는 46.99%이며, Post-voltage-boost 회로의 DC 전압 값이 1V, 2V 및 3V로 변화하였을 때 사용하는 경우에 PAE는 55.31%로 더 높은 PAE를 얻을 수 있다.
도 11(b)는 입력전압이 100mVp-p로 고정된 경우에서 주파수의 변화에 따른 PAE변화를 보여준다. 15MHz에서 증폭기를 사용한 경우의 PAE 46.99%보다 증폭기와 Post-voltage-boost 결합된 회로의 DC 전압값이 1V, 2V 및 3V로 변화하였을 때 PAE는 55.31%로 더 높은 PAE(%)를 얻을 수 있다.
도 12는 15MHz, 100mVp-p의 입력신호를 사용하여 증폭기 성능을 측정한 그래프이다. 도 12(a)는 증폭기 또는 증폭기와 포스트 전압 부스트 회로가 결합된 회로들의 FFT harmonic spectrum으로, 중심 주파수의 원 신호와 고조파를 푸리에 변환하여 보여준다. 푸리에 변환으로부터, 원 신호와 고조파 신호를 통해 THD(%)로 계산되어 왜곡률을 확인할 수 있다.
식(2)
도 12(b)는 도 12(a)의 신호를 THD(%) 수식을 통해 계산하여 증폭기만 사용하였을 경우와 증폭기+Post-voltage-boost 회로를 사용한 회로의 왜곡률을 보여준다. 증폭기만 사용하였을 경우 THD는 7.08%이며, Post-voltage-boost회로에 DC전압을 각각 0.5V, 1V, 2V, 3V를 인가하였을 때, 6.076%, 2.58%, 2.54%, 2.63%의 THD를 보여준다. 포스트 전압 부스트 회로를 추구하여 DC전압을 높여줄수록 THD가 낮아진다.
도 13은 증폭기에 의해서 발생한 에코신호(a), 이에 해당되는 FFT spectrum 데이터(b), 증폭기와 Post-voltage-boost 회로가 결합한 회로에서 발생한 에코 신호(c), 이에 해당되는 FFT spectrum(에코 신호를 측정하는 모든 입력신호는 15MHz, 100mVp-p로 동일하다.)를 나타낸 도면이다. 도 13의 (a)와 (b)는 증폭기만 사용했을 때의 에코 신호의 데이터를 보여주며 (c)와 (d)는 증폭기와 Post-voltage-boost 회로를 사용했을 때 에코 신호에 대한 데이터를 보여준다.
도 13의 (a)와 (c)를 비교하면, pulse duration은 1.1 us로 동일하지만 진폭이 4.24 mVp-p만큼 증가하였다. 도 13(b)와 (d)를 비교하면, 15MHz의 주파수에서 4.17dB만큼 증가했으며 2차(30MHz), 3차(45MHz) 고조파는 각각 6.48dB, 4.41dB만큼 감소하였다. 4차 고조파는 0.53dB만큼 증가했지만 2차 3차 고조파에 비하면 신호 크기가 매우 작기 때문에 15MHz의 주파수에서의 신호를 크게 왜곡시키지 않는다. 결과적으로 증폭기만 사용했을 때보다 증폭기에 포스트 전압 부스트 회로를 추가함으로써 에코 신호의 진폭을 증가시켰으며, 고조파가 감소하므로 왜곡률을 감소시킨다.
도 14는 Post-voltage-boost 회로에 인가하는 전압증가에 대한 에코신호의 진폭(a)과 pulse width(b)(에코 신호를 측정하는 모든 입력신호는 15MHz, 100mVp-p로 동일하다.)를 나타낸 그래프이다.
도 14(a)는 포스트 전압 부스트 회로에 인가하는 전압을 각각 0.5V, 1V, 2V, 3V로 변화시키며 인가하였을 때, 변화하는 에코신호의 진폭을 보여준다. 포스트 전압 부스트 회로를 사용하지 않았을 때 진폭은 6.15 mVp-p이며, 증폭기에 포스트 전압 부스트 회로를 사용하며 인가하는 전압을 증가함으로써 최대 10.39 mVp-p까지 증가한다. 도 14(b)는 포스트 전압 부스트 회로에 인가하는 전압에 따른 pulse width(펄스폭)을 보여주며, 큰 오차가 없음을 보여준다. 결과적으로 포스트 전압 부스트 회로를 추가함으로써 증폭기만 사용할 때보다 진폭을 최대 4.24 mVp-p만큼 증가시키는 효과가 있다.
본 실시예에 따르면, 휴대용 초음파 시스템에 적용하여 성능 향상 및 조절을 할 수 있고, 기존에 있는 휴대용 초음파 시스템의 출력단과 초음파 transducer 사이에 추가 부착하여 기존 제품보다 손쉽게 성능을 향상 및 조절할 수 있다. 초음파 transducer의 출력 성능을 향상시킴으로써 기존의 휴대용 초음파 시스템의 출력 문제를 해결하기 위해 효율적인 제품으로 적용될 수 있다.
본 발명의 일 실시예에 따른 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로에 대해 구체적으로 설명하면 다음과 같다.
본 발명의 일 실시예에 따르면, 압전 변환기의 음향 성능을 높이기 위해 모바일 초음파 애플리케이션에 사용되는 포스트 전압 부스트 회로(Post-voltage-boost 회로) 지원 class-B 증폭기를 개발하여, 전압 부스트 후 회로 지원 클래스-B 증폭기(62Vp-p)의 측정된 전압은 15MHz 및 100mVp-p 입력에서 클래스-B 증폭기(50Vp-p)의 전압보다 높다. 펄스 에코 측정 테스트를 수행한 결과, Post-voltage-boost 회로 지원 클래스-B 증폭기(10.39mVp-p)를 사용한 에코 신호도 클래스-B 증폭기만 사용한 에코 신호(6.15mVp-p)보다 높은 것으로 나타난다. 따라서, 본 실시예에 따른 포스트 전압 부스트 회로는 모바일 초음파 애플리케이션에 사용되는 압전 변환기의 음향 진폭을 개선하는 효과가 있다.
본 실시예에 따른 압전 변환기는 터치 패드 스마트폰 및 주차 지원 센서, 펄스 에코 측정기기, 비파괴 검사 시스템, 잠수함 레이더 장치, 재료 특성화 시스템 및 음향 트래핑 장치와 같은 다양한 초음파 구성 요소에 널리 사용된다. 변환기는 전력에 의해 유발된 음향 파 또는 음향력에 의해 자극된 파동을 생성한다.
변환기 등가회로 모델에서 기생 저항, 커패시턴스 및 인덕턴스를 갖는 1차 커패시턴스는 변환기가 전압 및 주파수 변동에 민감하기 때문에 비선형 특성을 나타낸다. 압전 재료에 인가되는 최대 대체 전류(AC) 전압은 압전 재료에 인가되는 최대 DC 전압보다 작아야 한다. 제한된 DC 인가 전압 내에서 더 높은 인가 전압은 변환기에서 생성된 더 높은 음향 진폭을 생성할 수 있다. 일치하지 않는 임피던스 조건으로 인해 공진 주파수와 반공진 주파수 사이에 서로 다른 주파수를 가진 인가 전압은 더 낮거나 매우 약한 음파를 생성할 수 있다.
결과적으로 전자 장치의 적절한 설계를 보장하는 것은 안정적인 성능을 가진 압전 변환기를 얻기 위한 핵심이다. 전자 장치에서 증폭기는 초음파 시스템의 감도 성능에 가장 큰 영향을 미치는 전자 장치 중 하나이다. 또한 고전압 진폭 파형을 가진 압전 변환기에 필요한 확장기 회로를 제외하고는 최종 단계 전자 장치로 간주된다. 초음파 애플리케이션에서 증폭기는 일반적으로 초음파 이미징 모드에 따라 다양한 순수 사인, 정사각형 또는 코딩된 신호를 증폭하는 데 사용된다. 이러한 신호는 일반적으로 디지털 신호 처리 또는 FPGA (Feld-Programmable Gate Array) 전자 장치에서 생성된 후 압전 변환기로 전송되어 민감한 진동파를 생성한다. 현재, 터치 패드 스마트 폰 및 모바일 의료 기기 분야에서 모바일 초음파의 응용이 증가하고 있다. 그러나 이러한 시스템은 일반적으로 대형 벤치 탑 시스템에 비해 소형 압전 변환기가 필요하다. 따라서, 일부 소형 압전 변환기는 최대 직류 (DC)인가 전압이 제한되어 있다. 4 × 4 × 4-mm3 PMN-PZT 압전 재료의 경우 측정 된 최대 DC인가 전압은 약 150 Vp-p이다. 적용되는 최대 DC 전압은 모바일 시스템의 증폭기에 대한 최대 교류 (AC) 전압을 제한한다. 따라서 DC 전압보다 낮은 최대 AC 전압은 압전 변환기를 직접 트리거할 수 있다.
AC 전압이 더 높은 증폭기는 특히 모바일 초음파 시스템에 더 유용하다. 실제로 트랜스 듀서의 열 영향을 줄이기 위해 훨씬 더 낮은 AC 전압을 적용하여 감도 성능을 낮추려고 했다. AC 전압과 효율이 더 높은 증폭기가 더 바람직하다. 예를 들어, 모바일 초음파 시스템에서 1 × 1 × 1 mm3 보다 작은 압전 어레이 유형 변환기를 사용할 수 있다. 공간 제한으로 인해 대부분의 모바일 초음파 시스템의 경우 더 작은 크기의 압전 변환기를 사용할 수 있다. 따라서 이동식 초음파 시스템에서 증폭된 성능 향상은 높은 음향 진폭을 생성하는 데 유리하다. 여러 전자 연구 연구는 압전 변환기 응용 제품의 증폭기 성능을 개선하는 데 중점을 두고 있다.
Texas Instruments 의료 기기 그룹은 아날로그-디지털 변환기(ADC), 디지털-아날로그 변환기(DAC), 메모리 및 초음파 애플리케이션을위한 FPGA 전자 장치를 사용하여 전치 왜곡 기술을 개발했다. 이 방식은 벤치 탑 초음파 기계에서 높은 전력 소비를 요구하는 단일 초음파 변환기와 A 급 증폭기에 유용하다. 프리 리니어 라이저(pre-linearizer)는 증폭기 회로 앞에 배치되어야 한다. 그러나 왜곡 후 선형화 회로는 증폭기와 압전 변환기 사이 또는 증폭기와 압전 변환기 뒤의 확장기 사이에 위치한다. 마찬가지로 증폭기 다음에 유사한 회로 유형을 사용하면 이 회로가 증폭기와 변환기 사이에 있기 때문에 압전 변환기의 성능을 쉽게 제어 할 수 있다. 따라서 압전 변환기 앞에 회로를 배치하는 것이 더 유용 할 수 있다. 일부 원치 않는 기생 커패시턴스, 인덕턴스 및 저항이 있기 때문에 유사한 회로 유형을 증폭기와 압전 변환기간에 추가로 맞춤화할 수 있다. 왜곡 후 선형화 회로는 A급 증폭기를 위해 개발되었으며 벤치 탑 초음파 기기 응용 제품을 위해 고안되었다. 이 접근 방식은 높은 전력 소비를 필요로 하는 클래스 A 전력 증폭기에 대해 넓은 입력 전력 범위 내에서 균등한 이득을 달성하는 데 도움이 된다.
본 실시예에서 제안하는 방식은 class-B급 증폭기의 전압 출력을 증가시켜 제한된 DC 전압을 사용하는 모바일 초음파 시스템의 음향 파형 진폭을 개선하기 위한 것이다. class-B 급 증폭기와 같은 비선형 증폭기는 DC 전력 소비가 낮기 때문에 모바일 초음파 기기에 적합하다. 일반적인 초음파 애플리케이션의 경우, 일부 압전 변환기는 등가 회로 모델에서 바람직하지 않은 커패시턴스가 크기 때문에 압전 변환기용 차동 종단 증폭기에 비해 단일 종단 형 class-B 급 증폭기가 선호된다. 차동 종단 증폭기 방식은 압전 변환기의 공진 주파수를 변경할 수 있다. 차동 경로에서 단일 경로로 변경하려면 대형 유도형 변압기를 사용해야하기 때문이다. 또한 모바일 시스템은 배터리 용량으로 인해 DC 전력 소비가 제한적이므로 변환기 장치를 설계할 때 전자 장치 성능에도 영향을 미친다. 이에 본 실시예에서 먼저 압전 변환기용 단일 종단 class-B 증폭기가 지원하는 Post-voltage-boost 회로를 구현하였다.
도 1은 본 발명의 일 실시예에 따른 class-B 증폭기 및 압전 변환기 애플리케이션을 위해 제안된 포스트 전압 부스트 회로의 개념을 나타낸다. 도 1 (a), (b)에서 볼 수 있듯이 포스트 전압 부스트 회로는 class-B 급 증폭기와 압전 변환기 사이에 위치하여 class-B 급 증폭기와 압전 변환기의 성능을 제어할 수 있다. 따라서 도 1(a)에서와 같이 압전 변환기의 에코 신호 진폭도 영향을 받을 수 있도록 포스트 전압 부스트 회로 지원 클래스 B 증폭기의 출력 전압을 변경할 수 있다. 도 1(a)는 제안된 성능개념을 나타낸 것이고, 도 1(b)는 Post-voltage-boost 회로가 있거나 없는 단일 종단 클래스 B 증폭기를 나타낸 것이다.
다음은 설계된 Post-voltage-boost 회로와 단일 종단 클래스 B 증폭기의 작동 메커니즘과 회로 개략도 및 수학적 분석을 설명하기로 한다.
초음파 변환기에는 전류 신호에 의해 구동되는 용량성 마이크로머신 초음파 변환기(CMUT,capacitive micromachined ultrasonic transducer)와 전압 신호에 의해 구동되는 압전 변환기의 두 가지 유형이 있다. 본 실시예에는 압전 변환기가 사용되었다.
증폭기에서 출력되는 고전압 신호는 압전 변환기로 전송된다. 이때, 증폭기에서 더 높은 출력 전압 진폭이 전송되어 압전 변환기에서 생성된 더 높은 음향 신호 진폭을 얻는다. 따라서 압전 변환기로부터 더 강한 음향 신호를 얻을 수 있다. 따라서 압전 변환기에서 더 높은 음향 신호를 얻기 위해 포스트 전압 부스트 회로(post-voltage-boost circuit)가 설계되었다. 단일 종단 클래스 B 증폭기(single-ended class-B amplifier)의 출력 신호는 포스트 전압 부스트 회로의 입력으로 전송된다. 증폭기로부터 수신된 신호는 포스트 전압 부스트 회로에서 변조된다.
본 실시예에 따른 클래스 B 증폭기의 개략도를 살펴보면, 도 2에 도시된 바와 같이, 이 증폭기에서는 전력 금속 산화물 반도체 필드 효과 트랜지스터(power MOSFET, PD57018-E, STMicroelectronics Corp., 스위스 제네바)가 메인 트랜지스터로 사용되었다. 1 단 및 2 단 앰프에는 class-B 급 모드에서 3.1V 게이트 바이어스 전압이 적용된다. 게이트 및 드레인 측의 인덕터는 초크 인덕터 (LC = 1μH)로 DC 바이어스 전압이 사용되었을 때 전압 강하를 최소화할 수 있다. 또한 전해 커패시터(CG1, CD3, CG6 및 CD8 = 220μF) 및 세라믹 커패시터 (CG2, CD2, CG7 및 CD7 = 1000pF, CG3, CD1, CG8 및 CD6 = 47pF)를 사용하여 DC 전원 공급 장치의 노이즈 신호를 최소화한다. 입력 인덕터, 커패시터 및 저항기 (LG1 및 LG3 = 22nH, CG4 및 CG9 = 560pF, CG5 및 CG10 = 330pF, LG2 및 LG4 = 1000nH, RG3 및 RG6 = 200Ω), 출력 인덕터, 커패시터 및 1 단계 및 2 단계 클래스의 저항기 (LD1 및 LD3 = 120nH, CD4 및 CD9 = 330pF, CD5 및 CD10 = 820pF, LD2 및 LD4 = 500nH, RD1 및 RD2 = 200Ω) B 증폭기는 15MHz의 중심 주파수에서 50Ω 임피던스 정합 조건으로 구성된다.
도 3은 포스트 전압 부스트 회로의 개략도를 나타낸 도면으로, 포스트 전압 부스트 회로의 입력은 도 2의 증폭기 출력(Output)에 연결된다. 따라서, 증폭기의 출력 신호(OUTPUT)는 도 3과 같이 포스트 전압 부스트 회로의 입력 (INPUT)으로 전송된다. 포스트 전압 부스트 회로는 DC 바이어스 신호 입력(Vp-p), 전해 커패시터 (CP1 = 220μF), 초크 인덕터 (LPC = 1μH), 4 개의 트랜지스터, 인덕터 (LP1 = 2.2μH), 저항기 (RP1 = 50Ω) 및 커패시터 (CP2 = 220pF)로 구성된다. 포스트 전압 부스트 회로에서 4 개의 트랜지스터는 게이트 소스 또는 드레인 소스 연결 유형이다. 게이트-소스 연결 트랜지스터는 가변 저항으로 해석될 수 있고 드레인-소스 연결 트랜지스터는 등가 회로 모델에서 가변 커패시터로 해석될 수 있다. 게이트-소스 또는 드레인-소스 연결 트랜지스터는 포스트 전압-부스트 회로에 적용된 바이어스 DC 전압에 따라 가변 저항기 또는 커패시터로 작동한다.
본 실시예에 따라 설계된 클래스-B 증폭기는 고전압 및 고전류 환경에서 작동하기 때문에 포스트 전압 부스트 회로에 4 개의 MOSFET을 사용하여 해당 환경에서 안정적으로 작동하도록 설계된다.
고전압 및 고전류 환경으로 인해 4 개의 MOSFET이 선택되었다. 따라서 이론적 접근 방식에서는 4 개 MOSFET의 기생 저항이 1 개 MOSFET의 배만큼 감소하지만 4 개 MOSFET의 기생 커패시턴스가 1 개 MOSFET의 4 배 증가한다. 따라서 적용된 DC 바이어스 전압(Vp-p)에 의존하는 가변 커패시터 및 저항은 2 단 앰프에서 Power MOSFET의 원치 않는 큰 기생 커패시턴스를 포함하여 인덕터(LD3 및 LD4) 및 커패시터 (CD10 및 CD9)의 변동을 설정할 수 있다. 또한 증폭기에서 생성되는 불필요한 고조파 신호는 포스트 전압 부스트 회로 (CP2, LP1 및 RP1)의 공진 필터 구조를 사용하여 줄일 수 있다.
다음으로 본 실시예에 따른 class-B 증폭기의 등가회로분석을 설명하기로 한다. 등가 회로 분석을 수행하여 2단 class-B 급 증폭기를 추정할 수 있다. 등가 회로 분석을 단순화하기 위해 각 단계 (게이트, 드레인 및 소스)에서 트랜지스터의 내부 저항과 인덕턴스 값은 비선형 전력 MOSFET 모델(the large-signal nonlinear power MOSFET model)에서 고려되지 않았다.
도 4는 본 발명의 일 실시예에 따른 증폭기의 1단 등가회로(a)와 2단 등가회로(b)를 나타낸 도면이다. 도 4(a), (b)는 클래스-B 증폭기의 첫 번째 단과 두 번째 단의 단순화된 등가 회로 모델을 나타낸다. IN1과 IN2은 신호 입력을 나타내고 OUT1과 OUT2는 2 단 class-B 급 증폭기의 신호 출력을 나타낸다. ZIN1과 ZIN2는 신호 입력에서 관찰된 임피던스 값이고 ZOUT1과 ZOUT2는 신호 출력에서 관찰된 임피던스 값이다. CGS는 트랜지스터의 내부 게이트 소스 커패시턴스를 나타낸다. 커패시턴스(CGD, CGS 및 CDS)는 트랜지스터의 내부 기생 커패시턴스를 나타낸다. 각 내부 커패시턴스는 적용된 게이트 소스 및 게이트 드레인 전압에 따라 가변 값을 갖는다. 매개 변수 gm은 트랜지스터의 트랜스 컨덕턴스 값을 나타낸다.
임피던스, 입력단 및 출력단, 증폭기의 최종 출력 전압은 도 4(a), (b)의 등가 회로 분석을 사용하여 얻는다. 도 4(a)에 표시된 1 단 증폭기 (ZIN1)의 입력 임피던스는 도 2에 표시된 회로 구성 요소에서 다음과 같이 얻는다. ZIN1은 1 단 증폭기의 신호 입력에서 관찰된 임피던스이다.
도 2의 신호 입력에서 인덕터 및 커패시터(LG1 및 CG4)는 인덕터 및 저항기 (LG2 및 RG3) 및 커패시터(CG5)에 병렬로 연결된다. 또한 도 4(a)에 표시된 1 단 증폭기(ZOUT1)의 출력 임피던스는 다음과 같이 도 2의 회로 구성 요소에서 얻는다.
도 4의 ZOUT1은 1 단 증폭기의 신호 출력에서 관찰된 임피던스이다. 신호 출력에서 인덕터 및 커패시터(LD1 및 CD4)는 인덕터 및 저항기(LD2 및 RD1) 및 커패시터(CD5)에 병렬이다. 첫 번째 단의 ZIN1과 ZOUT1은 수학식 1로 표현된다.
(수학식 1)
여기서 j2πf의 f는 증폭기의 중심 주파수이다.
도 4(b)에 표시된 2 단 증폭기 (ZIN2)의 입력 임피던스는 다음과 같이 도 2에 표시된 회로 구성 요소에서 얻는다. ZIN2는 2 단 증폭기의 신호 입력에서 관찰된 임피던스이다. 신호 입력에서 인덕터 및 커패시터 (LG3 및 CG9)는 인덕터 및 저항기 (LG4 및 RG6) 및 커패시터 (CG10)에 병렬로 연결된다. 또한 도 4(b)에 표시된 2 단 증폭기(ZOUT2)의 출력 임피던스는 다음과 같이 도 2에서 얻는다. ZOUT2는 2 단 증폭기의 신호 출력에서 관찰된 임피던스이다. 신호 출력에서 인덕터 및 커패시터 (LD3 및 CD9)는 인덕터 및 저항기 (LD4 및 RD2) 및 커패시터 (CD10)에 병렬로 연결된다. 두 번째 단의 ZIN2와 ZOUT2는 수학식 2로 표현된다.
(수학식 2)
위의 분석을 기반으로 입력 및 출력단 (fIN 및 fOUT)은 ZIN1,2 및 ZOUT1,2를 사용하여 얻을 수 있다. fIN 및 fOUT은 외부 입력 및 출력에 대한 증폭기 응답의 비율을 의미한다. 증폭기의 입력 및 출력단 (fIN 및 fOUT)은 다음과 같다.
(수학식 3)
여기서 gm은 트랜스 컨덕턴스를 나타내고 CGS, CGD 및 CDS는 파워 MOSFET의 기생 커패시턴스이다.
게인 방정식 (OUT1 / IN1 및 OUT2 / IN2)은 다음과 같이 구하며 수학식 (1) - (3)을 통해 구할 수 있다. 마지막으로, 2 단 증폭기의 단일 종단 출력을 얻을 수 있다.
(수학식 4)
여기서 IN1과 OUT1은 각각 1 단계 앰프 입력 및 출력이다. IN2 및 OUT2는 각각 2 단 앰프 입력 및 출력이다. fIN1 및 fOUT1은 각각 1 단계 증폭기의 입력 및 출력단이다. fIN2 및 fOUT2는 각각 2 단 증폭기의 입력 및 출력단이다.
결론적으로, 단일 종단 클래스-B 증폭기 (VOUT 및 Gain)의 최종 출력 및 이득은 다음과 같이 계산된다.
(수학식 5)
(수학식 6)
다음은 포스트 전압 부스트 회로의 등가 회로 분석에 대해 설명하기로 한다. 도 5는 본 발명의 일 실시예에 따른 포스트 전압 부스트 회로의 등가회로(a), 게이트-소스 MOSFET의 등가회로(b), 드레인-소스 MOSFET의 등가회로(c)를 나타낸 도면이다.
도 5(a)는 도 3에서와 같이 포스트 전압 부스트 회로의 등가 회로 모델을 보여준다. 도 3의 각 MOSFET에는 두 쌍의 게이트 소스 또는 드레인 소스 연결 트랜지스터가 있다. 게이트-소스 및 드레인-소스 연결 MOSFET는 능동 부품으로 작동하지 않지만 DC 전압에 의해 바이어스될 수 있는 수동 부품으로 작동한다. 도 3에서 볼 수 있듯이 기생 다이오드가 있는 N- 채널 향상 모드 필드 효과 트랜지스터인 BSS123이 있다. 게이트-소스 연결 트랜지스터는 제공된 바이어스 신호 (Vp-p)에 따라 CB1 (CGD.P, CDS.P 및 CD의 커패시턴스 조합) 및 rB1 (rDS.P 및 RD의 저항 조합)으로 작동한다. 드레인-소스 연결 트랜지스터는 공급된 DC 바이어스 신호 (Vp-p)에 따라 CB2 (CGD.P, CGS.P 및 CD의 커패시턴스 조합)로 작동한다. rB1의 값은 적용된 바이어스 전압에 따라 변경된다. 따라서 출력 진폭에 영향을 줄 수 있다. 게이트 소스 또는 드레인 소스 MOSFET의 등가 회로는 그림 5b, c에 나와 있다. CGD.P, CDS.P 및 CGS.P는 기생 커패시턴스이고, rDS.P는 MOSFET (BSS123)의 내부 저항이다. 또한, CD와 RD는 MOSFET (BSS123)의 기생 다이오드 등가 회로에서 기생 커패시턴스 및 저항이다. 또한 고조파 신호 범위는 CP2, LP1 및 RP1의 공진 필터에 의해 필터링된다. 도 3에서 볼 수 있듯이 포스트 전압 부스트 회로의 입력 포트 (INPUT)는 증폭기의 출력 포트 (OUTPUT)에 연결된다.
포스트 전압 부스트 회로의 최종 출력을 얻으려면 포스트 전압 부스트 회로의 임피던스를 결정해야 한다. 도 5에 표시된 ZP (post-voltage-boost circuit)의 임피던스는 다음과 같다. 포스트 전압 부스트 회로의 회로에서 초크 인덕터(LPC)는 병렬로 연결된 두 쌍의 저항 및 커패시터 (rB1 및 CB1,2)와 직렬로 연결되고 직렬로 연결된 인덕터 및 저항 (LP1 및 RP1)과 병렬로 연결된다. 또한 커패시터(CP2)와 병렬로 연결된다.
(수학식 7)
다음은 클래스-B 증폭기 및 포스트 전압 부스트 회로의 등가 회로 분석을 설명하기로 한다.
입력단과 출력단(fIN 및 fOUT)은 class-B 증폭기의 ZIN 및 ZOUT 임피던스와 포스트 전압 부스트 회로를 통해 얻었다. ZIN은 class-B 증폭기만 사용하는 것과 동일하지만 ZOUT2는 다르다. 2 단 class-B 증폭기 ZOUT2 및 포스트 전압 부스트 회로 임피던스 ZP가 적용된다. 따라서 입력단 (fIN)은 class-B 증폭기만 사용할 때와 동일하며 ZP를 포함한 class-B 증폭기의 ZOUT2에 대한 출력단은 다음과 같이, 수학식 (1), (2), (7)을 통해 얻을 수 있다.
(수학식 8)
여기서 CGS, CGD 및 CDS는 파워 MOSFET (PD57018-E)의 기생 커패시터이다.
증폭기 및 포스트 전압 부스트 회로의 출력은 포스트 전압 부스트 회로 (ZP)의 임피던스를 사용하여 계산된다. 수학식 (1) - (3), (7) 및 (8)을 사용하여 1 단 증폭기와 포스트 전압 부스트 회로가 있는 2 단 증폭기의 이득은 다음과 같이 계산된다.
(수학식 9)
여기서 OUT1 / IN1은 1 단 증폭기의 이득이고, IN2.P 및 OUT2.P는 각각 포스트 전압 부스트 회로의 입력 및 출력이며, OUT2.P / IN2.P는 포스트 전압 부스트 회로가 있는 클래스 B 증폭기의 2 단 이득이다. fOUT2.P는 포스트 전압 부스트 회로가 있는 2 단 증폭기의 출력단이다.
수학식 (7)에서 볼 수 있듯이, 포스트 전압 부스트 회로 (ZP)의 임피던스는 수학식 (2)에서 2 단 증폭기의 출력 임피던스 (ZOUT2) 및 기생 임피던스 (CGS, CGD 및 CDS)와 관련이 있다. 포스트 전압 부스트 회로에서 적용된 DC 전압 (Vp-p) 및 MOSFET (BSS123)의 기생 커패시턴스 (CB1 및 CB2)에 따라 가변 저항 (rB1)을 갖는 인덕턴스 (LPC)가 인덕턴스에 영향을 미칠 수 있기 때문입니다.(2 단 증폭기의 MOSFET (PD57018)의 기생 커패시턴스 (CGS, CGD, CDS 및 CGD)와 함께 출력 임피던스 (ZOUT2)의 LD3 및 LD4) 및 커패시턴스 (CD9 및 CD10). 결과적으로 DC 전압이 적용된 포스트 전압 부스트 회로의 임피던스 ZP는 2 단 증폭기의 임피던스 ZOUT2에 영향을 준다. 그런 다음 포스트 전압 부스트 회로 (Gain.P)가 있는 2 단계 증폭기의 이득은 임피던스 ZP에 의해 영향을 받는다.
따라서 포스트 전압 부스트 회로가 있는 증폭기의 최종 출력 (VOUT.P)은 적용된 조건에 따라 변경될 수 있다. 수학식 (7)과 (8)에서 class-B 증폭기 및 포스트 전압 부스트 회로의 최종 출력 (VOUT.P) 및 총 이득 (Gain.P)이 아래에 제공된다. 따라서 포스트 전압 부스트 회로가 있는 증폭기의 최종 출력은 적용된 조건에 따라 변경될 수 있다.
(수학식 10)
(수학식 11)
포스트 전압 부스트 회로를 사용하여 설계된 class-B 증폭기 및 class-B 증폭기의 임피던스를 분석할 때 입력측의 임피던스는 동일하다. 그러나 출력측의 임피던스는 두 번째 단계에 표시된 class-B 증폭기의 임피던스와 포스트 전압 부스트 회로에 표시된 임피던스와 다르다. 포스트 전압 부스트 회로는 이득 효과 개선을 보여주기 위해 class-B 증폭기의 불필요한 기생 임피던스를 보상할 수 있다. 도 6은 제안된 개념에 대한 설명을 보여준다.
유일한 클래스 B 증폭기의 ZIN1과 포스트 전압 부스트 회로가있는 클래스 B 증폭기는 모두 동일하지만 전송 기능과 최종 출력 기능이 다르다. ZOUT2는 증폭기의 포스트 전압 부스트 회로의 임피던스 (ZP)로 인해 달라지기 때문이다. 따라서 수학식 (12)에서와 같이 두 회로의 최종 출력을 비교할 수 있다. 두 회로의 입력 및 출력단은 수학식 (3) 및 (8)을 통해 비교할 수 있다.
(수학식 12)
여기서 VOUT은 증폭기의 최종 출력이고 VOUT.P는 포스트 전압 부스트 회로가있는 증폭기의 최종 출력이다.
도 6은 증폭기 전용과 포스트 전압 부스트 회로가 있는 증폭기의 차이를 나타낸 도면이다. 분석에 사용된 전력 MOSFET은 다양한 온도와 높은 DC 전압 레벨에 따라 가변적이고 부정확한 성능을 보인다. 고전압 및 고전류 테스트 환경에서 실험 결과와 이론적 분석 사이에는 항상 오류가 있다. 고전압 및 고전류 환경에서 증폭기 설계 중에 나타나는 신호 왜곡으로 인해 증폭기의 성능을 정확하게 예측하기가 어렵다. 또한 실험에서 증폭기의 출력 성능은 열 및 전력 수준 매개 변수와 같은 외부 환경 요인으로 인해 크게 변동될 수 있다. 따라서 실제 측정 데이터를 사용하여 증폭기 및 포스트 전압 부스트 회로에 대한 이론적 분석을 검증해야 한다. 이러한 계산 및 시뮬레이션 데이터는 부정확한 시뮬레이션 라이브러리 데이터로 인해 측정 데이터와 다르다.
도 7은 class-B 증폭기 및 포스트 전압 부스트 회로의 인쇄 회로 기판(PCB)을 나타낸다. 고전압 환경에서 안전한 작동을 보장하기 위해 전력 저항기, 고전력 초크 인덕터 및 전해 커패시터가 사용되었다.
다음으로 성능 분석을 설명하면 다음과 같다.
도 8은 실험 측정 환경(a)과 증폭기 전용(b)과 포스트 전압 부스트 회로가 있는 class-B 증폭기의 성능을 측정하기 위한 블록 다이어그램을 나타낸다. 도 8a는 실험 측정 환경을 보여준다. 측정에는 함수 발생기, DC 전원 공급 장치 및 오실로스코프가 사용되었다. 도 8b, c는 class-B 증폭기 전용 및 포스트 전압 부스트 회로가 있는 class-B 증폭기의 성능을 측정하기 위한 실험 방법의 블록 다이어그램을 보여준다. 함수 발생기에서 5 사이클 사인파 입력 전압을 생성하도록 설정되었다. DC 바이어스 전압은 DC 전원 공급 장치를 통해 증폭기 및 포스트 전압 부스트 회로에 적용되었다. 또한 50W 및 40dB 감쇠기를 사용하여 오실로스코프의 과전압 손상을 방지했다. 또한 파워 MOSFET 및 기타 전자 장치에서 발생하는 열 발생 효과를 최소화하기 위해 외부 냉각기와 방열판이 사용되었다.
도 9는 포스트 전압 부스트 회로를 사용하여 설계된 class-B 증폭기 및 class-B 증폭기의 측정된 성능을 보여준다. 도 9에서, (a) 입력 전압 대 출력 전압; (b) 입력 전압 대 전압 이득; (c) 다른 DC 입력 전압에 따라 증폭기와 후 전압 부스트 회로가 있는 증폭기의 전류 소비를 나타낸다. 입력 전압의 범위는 10mVp-p에서 100mVp-p이며 사후 전압 부스트 회로의 DC 전압은 0.5, 1, 2 및 3V이다. 도 9a는 입력 신호의 변동 (mVp-p) 설계된 class-B 증폭기 및 포스트 전압 부스트 회로가있는 class-B 증폭기의 출력 신호 (Vp-p)를 사용한다. 증폭기는 2 단 class-B 증폭기를 나타낸다.
증폭기 + 포스트(포스트 전압 부스트 회로, ‘포스트’로 약칭함) (0.5V), 증폭기 + 포스트 (1V), 증폭기 + 포스트 (2V) 및 증폭기 + 포스트 (3V)는 0.5를 갖는 포스트 전압 부스트 회로가 있는 2 단계 class-B 증폭기를 나타낸다. 1, 2 및 3V DC 바이어스 전압이 적용되었다. MOSFET (BSS123)의 임계 전압은 0.8V이다. 임계 전압보다 높은 DC 바이어스 전압이 MOSFET에 적용됨에 따라 MOSFET은 드레인 소스와 유사한 기생 게이트 소스, 게이트 드레인 및 드레인 소스 커패시턴스 값을 갖는다. 증폭기 + 포스트 (0.5V) 또는 증폭기 + 포스트 (1V), 증폭기 + 포스트 (2V) 및 증폭기 + 포스트 (3V)간에 성능 차이가 있어야 한다. DC 바이어스 전압 (Vp-p)은 가변 저항이 증폭기의 출력 전압에 영향을 미치도록 포스트 전압 부스트의 기생 다이오드 저항 (rD1 및 rD2)에 영향을 미친다.
증폭기의 측정된 출력 신호 (도 9a)를 기반으로 출력 신호 진폭은 포스트 전압 부스트 (1, 2 및 3V) 회로 (62Vp-p가 그보다 높음)와 함께 증폭기를 사용할 때 얻어졌다. 100mVp-p 입력의 증폭기 (50Vp-p) 만 사용할 때 얻을 수 있으므로 포스트 전압 부스트 회로를 설계에 통합하면 더 높은 출력 신호를 얻을 수 있다.
또한 포스트 전압 부스트 회로의 0.5V DC 전압을 적용했을 때 약간 더 높은 출력 신호 (Amplifiner + Post (0.5V)), 즉 100mVp-p에서 52.5Vp-p가 얻어졌다. 도 9b는 설계된 class-B 증폭기 및 포스트 전압 부스트 회로가 있는 class-B 증폭기의 전압 이득 (dB)에 따른 입력 신호 (mVp-p)의 변화를 보여준다. 포스트 전압 부스트 (1, 2, 3V) 회로 (60.14dB)가 있는 증폭기를 사용할 때 얻은 최대 전압 이득은 입력 신호가 30일 때 증폭기 (57.5dB) 만 사용할 때 얻은 것보다 높았다. 포스트 전압 부스트 (1, 2, 3V) 회로 (55.84dB)가 있는 증폭기를 사용할 때 얻은 전압 이득은 입력 신호가 100mVp-p 일 때 증폭기 (53.97dB) 만 사용할 때 얻은 것보다 높았다.
도 9(c)는 포스트 전압 부스트 회로를 사용하여 설계된 class-B 증폭기 및 class-B 증폭기의 전류 소비를 보여준다. 임계 전압보다 낮은 DC 바이어스 전압이 MOSFET에 적용되면 포스트 전압 부스트 회로가 작동하기 시작할 수 있다. DC 바이어스 전압이 MOSFET의 임계 전압보다 높으면 포스트 전압 부스트 회로가 다른 구성 요소와 완전히 작동할 수 있다. 서로 다른 DC 바이어스 전압에 따라 포스트 전압 부스트 회로의 가변 저항 (rB1)이 DC 전류 소비에 영향을 미쳐 도 9c와 같이 DC 전류 소비가 변경될 수 있다. 증폭기만 사용하는 경우 입력에 따른 DC 전류는 0.532A이고 포스트 전압 부스트 (0.5V) 회로를 사용하는 경우 입력에 따른 DC 전류는 0.56A이다. 포스트 전압 부스트 (1, 2, 3V) 회로에서 입력에 따른 DC 전류는 0.695A였다. 포스트 전압 부스트 회로가 작동하면 전류 소비가 약간 증가했다. 증폭기 전용 회로를 사용하고 포스트 전압 부스트 (1 ~ 3V) 회로가 있는 증폭기를 사용할 때 소비되는 전류는 0.532 및 0.695A이다. 도 9a의 측정 된 출력 진폭 값은 표 1에 요약되어 있다. 출력 전압 포스트 전압 부스트 회로가 있는 증폭기의 전압 이득은 증폭기만 사용할 때 얻은 것보다 출력 값이 더 높다.
Input
[mVp-p]		 Amplifier
[Vp-p]		 Amplifier with Post (0.5 V)
[Vp-p]		 Amplifier with Post (1 V)
[Vp-p]		 Amplifier with Post (2 V)
[Vp-p]		 Amplifier with Post (3 V)
[Vp-p]
10 5 6 7 7 7
20 12.5 14 17 17 17
30 22.5 24.5 30 30.5 30.5
40 27.5 31 37.5 38 38
50 35 37 44 44.5 44.5
60 39 42 47.5 48.5 48.5
70 41.5 45 51.5 52 52
80 44 46.5 54 54 54
90 47.5 50 58.5 58.5 58.5
100 50 52.5 62 62 62
표 1은 도 9(a)에서 측정된 출력 진폭이다.
도 10은 (a) 출력 전압 대 주파수; (b) 전압 이득 대 주파수; (c) 전류 소비 대 주파수를 나타낸 도면이다.
도 10(a)는 100mVp-p 입력 전압이 적용될 때 증폭기의 주파수 범위에 따른 출력 전압의 변화를 보여준다. 도 10(a)에서 볼 수 있듯이 포스트 전압 부스트 회로를 함께 사용했을 때 가장 높은 출력은 15MHz의 중심 주파수와 100mVp-p의 입력에서 측정되었다. 포스트 전압 부스트 회로 (62Vp-p)가 있는 증폭기를 사용할 때 얻은 출력 진폭은 증폭기 (50Vp-p) 만 사용할 때 얻은 것보다 더 높았다. 도 10(b)는 증폭기의 주파수 범위에 걸친 전압 이득을 보여준다. 증폭기만 사용했을 때 -3dB 대역폭은 15MHz 중심 주파수에서 71.4 % 이다. 증폭기 및 포스트 전압 부스트 회로를 함께 사용했을 때 -3dB 대역폭은 15MHz의 중심 주파수에서 110 % 였다.
도 10(c)는 다양한 주파수 범위에 대한 증폭기의 측정된 전류 소비를 보여준다. 도 10a에서 측정 된 출력 진폭은 표 2에 요약되어 있다. 포스트 전압 부스트 회로가 있는 증폭기는 증폭기에만 비해 출력 값과 대역폭이 더 높았다. 그러나 포스트 전압 부스트 회로에 대한 1, 2 및 3V의 DC 전압은 유사한 DC 전류 소비 값을 갖는다.
모바일 초음파 시스템은 항상 배터리를 사용해야했기 때문에 시스템에서 가장 많이 소비되는 전원 중 하나였던 증폭기의 소비 전력을 설계 수준에서 고려해야 한다. 전력 소모를 측정해야 하는 모바일 초음파 시스템에 포스트 전압 부스트 회로가 있는 개발된 증폭기가 사용되었다.
전력 부가 효율 (PAE) 방정식은 다음과 같다.
(수학식 13)
여기서 POUT 및 PIN은 증폭기의 출력 전력 및 입력 전력이고 DC 전력은 증폭기의 DC 전력 소비이다.
Frequency
[MHz]		 Amplifier
[Vp-p]		 Amplifier with Post (0.5 V)
[Vp-p]		 Amplifier with Post (1 V)
[Vp-p]		 Amplifier with Post (2 V)
[Vp-p]		 Amplifier with Post (3 V)
[Vp-p]
5 7.5 2.5 5 5 5
10 28 30 37.5 37.5 37.5
15 50 52.5 62 62 62
20 42.5 45.5 53.5 53.5 53.5
25 30 33.5 48 48 48
30 22.5 26 42.5 42.5 42.5
35 19 25 36.5 36.5 36.5
40 18 22 32.5 32.5 32.5
표 2는 도 10a에서 측정된 출력 진폭을 나타낸 것이다.
도 11은 입력 전압 및 주파수에 따라 증폭기와 증폭기의 전력 부가 효율 (PAE)을 포스트 전압 부스트 회로와 비교한 결과이다. 도 11(a)는 전력 부가 효율 (PAE) 대 입력 전압이고, 도 11(b)는 PAE 대 빈도이다. 도 11(a)에서 유일한 class-B 증폭기의 PAE는 100mVp-p 입력에서 46.99 %로 측정되었다. 증폭기 및 포스트 전압 부스트 회로 (1, 2 및 3V)를 사용할 때 PAE는 100mVp-p 입력에서 55.31 %로 증가했다.
도 11(b)에서 class-B 증폭기는 15MHz 입력에서 46.99 %로 측정되었다. 증폭기 및 포스트 전압 부스트 회로 (1, 2 및 3V)를 사용할 때 PAE는 15MHz에서 55.31 %로 증가했다.
위에서 볼 수 있듯이 포스트 전압 부스트 회로의 전류 소비는 약간 증가했다 (0.532A에서 0.560A). 그러나 포스트 전압 부스트 회로를 사용할 때 출력 전압 또는 이득이 향상되었다 (50 ~ 62V 또는 57.5 ~ 60.14dB). DC 소비가 낮고 최종 출력이 높을수록 효율성 또는 PAE가 높아질 수 있다. 포스트 전압 부스트 회로를 사용할 때 DC 소비는 증가했지만, 출력은 더 증가하여 포스트 전압 부스트 회로가 있는 증폭기의 효율 (PAE)이 향상되었다.
도 12는 15MHz에서 100mVp-p 입력이있을 때 포스트 전압 부스트 회로가 있는 증폭기 및 증폭기의 고속 푸리에 변환 (FFT) 고조파 스펙트럼 데이터와 총 고조파 왜곡 (THD)을 보여준다. 이러한 도 12는 (a) 포스트 전압 부스트 회로가 있는 증폭기 및 증폭기의 고속 푸리에 변환 (FFT) 고조파 스펙트럼; (b) 포스트 전압 부스트 회로가 있는 증폭기 및 증폭기의 총 고조파 왜곡 (THD)을 나타낸다.
도 10(a)는 포스트 전압 부스트 회로가 있는 증폭기 또는 증폭기의 스펙트럼 데이터만 보여준다. 증폭기의 출력 신호 FFT는 기본 주파수 (15MHz)에서 -20.9dB, 두 번째 고조파 (30MHz)에서 -52.5dB, 세 번째 고조파 (45MHz)에서 -38.2dB, 4 차 고조파 (60MHz). 그러나 증폭기와 포스트 전압 부스트 회로를 함께 사용하면 고조파가 약간 감소한 것을 볼 수 있다. 포스트 전압 부스트 회로의 3V DC 값을 적용했을 때 출력 신호 FFT는 기본 주파수 (15MHz)에서 -18.1dB, 2 차 고조파 (30MHz)에서 -60.1dB, -41.9dB 이다. 세 번째 고조파 (45MHz)에서, 그리고 네 번째 고조파 (60MHz)에서 -54.1dB. 도 10(b)는 포스트 리니어 라이저 회로가 있는 증폭기와 증폭기의 THD만을 보여준다. THD (%) 값은 수학식 (14)를 사용하여 계산되었다. 증폭기의 THD (%)는 7.088 % 였다. 포스트 전압 부스트 회로와 0.5V DC 전압이있는 증폭기의 THD (%)는 6.076 % 였다. DC 전압이 1, 2, 3V 인 포스트 전압 부스트 회로가 있는 증폭기의 THD (%)는 각각 2.579, 2.542 및 2.625 % 였다. 포스트 전압 부스트 회로를 사용했을 때 2 차 및 3 차 고조파 값과 THD (%)가 감소한 것을 확인할 수 있다.
(수학식 14)
This Work [1] [2] [3]
Mode Class-B Class-AB Class-D Class-A
Frequency 15MHz 5MHz 10kHz 10MHz
Output 62Vp-p 180Vp-p 2kW -
Gain 60.14dB - - 15.6dB
PAE 55.31% 44% - -
Harmonic
distortion		 HD2= -60.1dB
HD3= -41.9dB		 HD2= -61.28dB
HD3= -56.17dB		 -
-		 HD2= -8.94dB
HD3= -10.01dB
＊[1]: Gao, Z.; Gui, P. A look-up-table digital predistortion technique for high-voltage power amplifiers in ultrasonic applications. IEEE Trans. Ultrason. Ferroelectr. Freq. Control 2012, 59, 1550-1557.＊[2]: Choi, H.; Yoon, C.; Yeom, J.-Y. A Wideband High-Voltage Power Amplifier Post-Linearizer for Medical Ultrasound Transducers. Appl. Sci. 2017, 7, 354.
＊[3]: Agbossou, K.; Dion, J.-L.; Carignan, S.; Abdelkrim, M.; Cheriti, A. Class D Amplifier for a Power Piezoelectric Load. IEEE Trans. Ultrason. Ferroelectr. Freq. Control 2000, 47, 1036-1041.
표 3은 문헌의 다른 연구와의 비교 데이터로, HD2와 HD3는 각각 2 차 및 3 차 고조파 왜곡을 나타낸다.
다음으로 펄스 에코 분석을 설명하면 다음과 같다.
펄스 에코 실험은 초음파 시스템이나 초음파 변환기 구성과 같은 성능 테스트의 기본 지표이며, 에코 진폭, 펄스 폭, 고조파 등을 측정하여 성능을 추정할 수 있다.
도 13은 (a) 실험 측정 환경; (b) 시험된 초음파 변환기; (c) 증폭기에 대한 펄스 에코 신호 측정 설정; (d) 포스트 전압 부스트 회로가 있는 증폭기의 펄스 에코 신호 측정 설정을 나타낸다.
도 13(a)는 실험 측정 환경의 사진을 보여준다. 펄스 에코 테스트의 변환기는 도 13(b)에 표시된 대로 올림푸스 (일본 도쿄 신주쿠 구)에서 제공한 직경 15MHz 1/4 인치 초음파 침지 변환기 (I21504T)였다. 도 13(c), 도13(d)는 펄스 에코 테스트를 수행하는데 사용되는 실험 방법의 블록 다이어그램을 보여준다. 증폭기의 입력 신호는 15MHz에서 5 사이클, 100mVp-p 정현파이다. 실험에 사용된 확장기는 링 다운 신호를 줄이는데 사용된 한 쌍의 다이오드를 사용했다. 실험에 사용된 리미터에서는 한 쌍의 다이오드를 저항과 병렬로 연결하고 오실로스코프와 전치 증폭기를 보호하기 위해 고전압 신호를 줄이는데 사용했다. 이중 증류수에서 트랜스 듀서의 타겟 (Quartz)을 통해 반사된 측정 된 에코 신호는 포스트 전압 부스트 회로가 있는 증폭기와 증폭기에 의해서만 증폭되었다. 석영은 음향 신호를 완전히 다시 반사할 수 있으므로, 이 타겟은 개발된 초음파 구성 요소를 추정하는 데 유용할 수 있다.
도 14에서, (a) 증폭기의 에코 신호; (b) 증폭기의 FFT 스펙트럼을 나타낸다. 도 14a, b는 15MHz 초음파 변환기를 사용할 때 증폭기의 에코 신호와 FFT 스펙트럼을 보여준다. 에코 신호의 진폭과 펄스 폭은 각각 6.15 mVp-p와 1.11 μs였다. 에코 신호의 FFT는 기본 주파수 (15 MHz)에서 -13.92 dB, 두 번째 고조파 (30 MHz)에서 -19.98 dB, 세 번째 고조파 (45 MHz)에서 -22.24 dB, 네 번째 고조파(60 MHz)에서 -32.54 dB이다.
도 15는 (a) 에코 신호 및 (b) 테스트 된 초음파 변환기가 있는 증폭기 및 사후 전압 부스트 회로의 FFT를 나타낸다.
도 15(a), (b)는 15 MHz 초음파 변환기를 사용하는 포스트 전압 부스트 회로 (3V)가 있는 증폭기의 에코 신호와 FFT 스펙트럼을 보여준다. 에코 신호의 진폭과 펄스 폭은 각각 10.39 mVP-P와 1.11μs 였다. 에코 신호의 FFT는 기본 주파수 (15 MHz)에서 -9.75 dB, 두 번째 고조파(30 MHz)에서 -26.46 dB, 세 번째 고조파 (45 MHz)에서 -26.65 dB, 네 번째 고조파(60 MHz)에서 -32.01 dB 이다. 도 12와 13의 결과를 비교하여 증폭기와 포스트 전압 부스트 회로의 사용이 에코 신호와 FFT 스펙트럼에 긍정적인 영향을 미쳤음을 확인할 수 있다. 포스트 전압 부스트 회로를 사용할 때 증폭기의 이득이 증가했으므로 그에 따라 펄스 에코 신호가 증가했다.
도 16(a), (b)는 후 전압 부스트 회로가 있는 증폭기와 증폭기만 사용할 때 에코 진폭과 펄스 폭의 비교를 보여준다. 포스트 전압 부스트 회로가 있는 증폭기의 에코 진폭은 증폭기만 있는 것보다 더 큰 진폭을 가졌지만 증폭기와 포스트 전압 부스트 회로가 있는 증폭기의 펄스 폭은 약 1.1 μs 였다.
증폭기만 사용할 때 얻은 에코 신호 진폭은 6.15mVp-p, 포스트 전압 부스트 회로 (0.5V)가 있는 증폭기의 에코 신호는 6.91mVp-p, 포스트가 있는 증폭기의 에코 신호이다. 전압 부스트 회로 (1, 2 및 3V)는 10.39mVp-p이다.
도 16은 (a) 에코 신호와 (b) 전압 부스트 후 회로가 있는 앰프와 앰프 만 사용하는 경우의 에코 신호 비교를 나타낸다.
DC 바이어스 전압이 적용된 후 전압 부스트 회로의 임피던스 ZP는 2 단 증폭기의 임피던스 ZOUT2에 영향을 줍니다. 그런 다음 포스트 전압 부스트 회로가 있는 2 단 증폭기의 출력 전압은 임피던스 ZP에 의해 영향을 받는다. 포스트 전압 부스트 회로를 사용할 때 증폭기의 출력 전압이 50Vp-p에서 62Vp-p로 증가했다.
도 14(a)와 15(a)에서 볼 수 있듯이, 압전 변환기에서 생성된 에코 진폭은 이에 따라 6.15mVp-p에서 10.39mVp-p로 증가했다. 포스트 전압 부스트 회로의 공진 필터 아키텍처는 2 차 및 3 차 고조파 왜곡 (HD2 = -60.1dB 및 HD3 = -41.9dB)을 줄여 에코 스펙트럼이 2 차 및 3 차 고조파 왜곡을 약간 더 낮출 수 있다 (HD2 = -26.46dB 및 HD3 = -26.65dB) 도 14b 및 15b에 나와 있다.
모바일 초음파 시스템에서 제한된 배터리 용량, 낮은 DC 전류 용량 및 전자 채널의 수는 벤치 탑 초음파 시스템에 사용되는 압전 변환기에 비해 압전 변환기의 감도 성능을 현저히 저하시킨다. 따라서 전류 소비, 전원 공급 수준 및 크기 제약 (예 : 소형 휴대폰)과 같은 여러 병목 현상으로 인해 효율적인 전자 장치를 설계하는 것이 어렵다. 압전 변환기의 성능조차 주파수 및 전압 레벨에 따라 달라지며, 이러한 고주파 (15MHz) 압전 변환기의 안정적인 전기적 성능을 달성하려는 경우 바람직하지 않다. 결과적으로 압전 변환기의 성능을 향상시키기 위해 전자 장치를 개발하는 데 초점을 맞춘 연구는 거의 없다. 포스트 타입 회로(post-type circuit)는 회로가 증폭기와 압전 변환기 사이에 위치하기 때문에 압전 변환기의 성능을 쉽게 변경할 수 있다. 따라서 모바일 초음파 애플리케이션을 위한 압전 변환기의 진폭을 증가시키기 위해 포스트 전압 부스트 회로와 통합된 단일 종단 class-B 증폭기를 갖는 것이 유리하다. 우리가 제안한 방법에서 DC 바이어스 전압이 적용된 포스트 전압 부스트 회로의 임피던스는 2 단 증폭기의 임피던스에 영향을 미친다. 그런 다음 포스트 전압 부스트 회로가 있는 2 단 증폭기의 출력 전압은 포스트 전압 부스트 회로의 임피던스에 의해 영향을 받는다. 포스트 전압 부스트 회로를 사용할 때 증폭기의 출력 전압이 그에 따라 향상되었다.
포스트 전압 부스트 회로 (62Vp-p)를 사용하는 class-B 증폭기의 측정된 전압 진폭은 15MHz 및 입력 100mVp-p에서 class-B 증폭기 (50Vp-p)의 경우보다 높다. 펄스 에코 측정 테스트에서 포스트 전압 부스트 회로 (10.39mVp-p)가 있는 class-B 증폭기의 에코 신호도 class-B 증폭기 (6.15mVp-p)의 에코 신호보다 높았다. 증폭기만 사용할 때 DC 전류 소비는 0.532A였다. DC 전류 소비는 포스트 전압 부스트 회로를 사용할 때 0.56A 또는 0.695A였으며 최대 0.163A의 차이를 가졌다. 증폭기만 사용할 때 PAE는 46.99 % 였다. PAE는 포스트 전압 부스트 회로와 함께 증폭기를 사용할 때 49.22 또는 55.31 % 였다. 따라서 이 설계된 포스트 전압 부스트 회로는 모바일 초음파 응용 제품에 사용되는 감도가 낮은 압전 변환기에 더 효율적일 수 있다.
제안된 포스트 전압 부스트 회로 방식은 ADC, DAC, 메모리 및 FPGA를 사용하는 전치 왜곡 방식에 비해 더 간단 할 수 있다. 모바일 이미징 기계와 같은 대부분의 모바일 초음파 시스템은 증폭기 성능을 높이기 위해 제한된 크기의 다중 채널 압전 변환기를 사용하므로 컴팩트한 디자인이 필수적dl다. 제안된 포스트 전압 부스트 회로는 이득 증가 방법에 대한 몇 가지 수학적 접근 방식과 적절한 설계 값을 추정해야 하지만 소수의 수동 및 능동 구성 요소에만 사용할 수 있다. 작은 크기의 압전 부품으로 인해 높은 감도가 필요한 혈관 내 초음파 기계는 에코 신호 진폭을 증가시켜 신호 감도를 향상시키는 데 유용 할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 당업자에게 명백할 것이다.
100 : 증폭기
210 : 입력단
220 : 출력단
221 : 공진 필터
230 : DC 바이어스 신호 입력단
240 : 트랜지스터

Claims (4)

  1. 입력단(210)이 증폭기(100)의 출력단에 연결되고, 상기 증폭기(100)에서 생성되는 고조파 신호를 줄이는 공진 필터(221)가 출력단(220)에 연결되며,
    DC 바이어스 신호 입력의 노이즈 신호를 최소화하는 커패시터와, 상기 DC 바이어스 신호 입력으로 인한 전압 강하를 최소화하는 인덕터를 포함하는 DC 바이어스 신호 입력단(230) 및
    상기 DC 바이어스 신호 입력단(230)과 공진 필터(221) 사이에 배치되어, 상기 DC 바이어스 신호 입력에 따라 상기 증폭기(100)의 출력단에 위치하는 인덕터와 커패시터의 변동을 설정하는 복수의 트랜지스터(240)를 포함하며,
    상기 증폭기(100)는,
    1단 및 2단 앰프(10,20)로 게이트 바이어스 전압이 적용되는 Power MOSFET(110,120),
    상기 Power MOSFET(110, 120)의 게이트 및 드레인 측에 초크 인덕터로 연결되어 DC 바이어스 전압이 사용되었을 때 AC 신호 유입을 막고, 전압 강하를 최소화하는 인덕터(130),
    상기 인덕터와 DC 전원 공급장치(141) 사이에 연결되어 DC 전원으로 인한 노이즈 신호를 최소화하는 커패시터(140)를 포함하며,
    상기 1단 및 2단 입력단에 연결되는 입력 인덕터(111,121), 커패시터(112,122) 및 저항기(113,123)가 상기 1단 및 2단 Power MOSFET(110, 120)의 게이트 측의 초크 인덕터를 지나 게이트에 연결되고,
    상기 1단 및 2단 출력단에 연결되는 출력 인덕터(114,124), 커패시터(115,125) 및 저항기(116,126)가 상기 1단 및 2단 Power MOSFET(110, 120)의 드레인 측의 초크 인덕터를 지나 드레인에 연결되며,
    상기 복수의 트랜지스터(240)는 게이트-소스 또는 드레인-소스 연결 유형의 트랜지스터이며,
    상기 게이트-소스 또는 드레인-소스 연결 트랜지스터는 포스트 전압-부스트 회로에 적용된 바이어스 DC 전압에 따라 자체적으로 가변 저항기 또는 가변 커패시터로 작동되는 것을 특징으로 하는 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로.
  2. 삭제
  3. 삭제
  4. 삭제
KR1020210002945A 2021-01-09 2021-01-09 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로 KR102672858B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210002945A KR102672858B1 (ko) 2021-01-09 2021-01-09 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210002945A KR102672858B1 (ko) 2021-01-09 2021-01-09 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로

Publications (2)

Publication Number Publication Date
KR20220100782A KR20220100782A (ko) 2022-07-18
KR102672858B1 true KR102672858B1 (ko) 2024-06-05

Family

ID=82700853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210002945A KR102672858B1 (ko) 2021-01-09 2021-01-09 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로

Country Status (1)

Country Link
KR (1) KR102672858B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190173435A1 (en) * 2017-12-05 2019-06-06 Nxp Usa, Inc. Wideband power amplifiers with harmonic traps

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559646B2 (en) * 2014-09-10 2017-01-31 Samsung Electronics Co., Ltd Apparatus and method for dynamically biased baseband current amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190173435A1 (en) * 2017-12-05 2019-06-06 Nxp Usa, Inc. Wideband power amplifiers with harmonic traps

Also Published As

Publication number Publication date
KR20220100782A (ko) 2022-07-18

Similar Documents

Publication Publication Date Title
Choi et al. Development of integrated preamplifier for high-frequency ultrasonic transducers and low-power handheld receiver
JP5969779B2 (ja) オーディオ出力回路およびそれを用いた電子機器、オーディオ用集積回路
US7894616B2 (en) Condenser microphone employing wide band stop filter and having improved resistance to electrostatic discharge
WO2006130828A2 (en) System and method for sensing capacitance change of a capacitive sensor
CN109347451B (zh) 一种用于提高超声导波信号能量的功率放大器
US8299852B2 (en) Method and apparatus for a gain control circuit via a high frequency signal
Choi Development of negative-group-delay circuit for high-frequency ultrasonic transducer applications
Oliva et al. A multi-loop voltage feedback filterless class-D switching audio amplifier using unipolar pulse-width-modulation
TW200948167A (en) Integrated circuit biasing a microphone
CN103534936B (zh) 电流缓冲器
KR102672858B1 (ko) 트랜스듀서 어플리케이션을 위한 Class-B 증폭기를 지원하는 포스트 전압 부스트 회로
Park et al. Wideband linear power amplifier for high-frequency ultrasonic coded excitation imaging
Choi et al. Power amplifier linearizer for high frequency medical ultrasound applications
Onikienko et al. High Frequency Half-Bridge GaN-Based Pulse Generator
KR20230020127A (ko) Class-F 파워 증폭기
Choi et al. Protection circuits for very high frequency ultrasound systems
Capineri et al. Design, realization and characterization of a differential charge amplifier for ultrasonic piezopolymer transducers
Cowell et al. Harmonic cancellation in switched mode linear frequency modulated (LFM) excitation of ultrasound arrays
Choi et al. Harmonic distortion reduction technique of the power amplifier for very high frequency ultrasonic transducer applications
CN115729295A (zh) 电压控制电流源
Mennicke et al. Digitally Programmable low-noise Experimenter’s Platform for 300 kHz Ultrasonic Transducers
JP2002542642A (ja) 可変の動作点設定を有する増幅器装置およびその用途
van der Horst et al. Amplitude-modulation detection in single-stage negative-feedback amplifiers due to interfering out-of-band signals
US8138831B2 (en) Low noise amplifier
Ali et al. Wideband Switching Power Amplifier for Imaging SONAR

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant