KR102670756B1 - 액티베이션 재계산을 이용한 컴파일링 최적화 방법 및 장치 - Google Patents

액티베이션 재계산을 이용한 컴파일링 최적화 방법 및 장치 Download PDF

Info

Publication number
KR102670756B1
KR102670756B1 KR1020230103482A KR20230103482A KR102670756B1 KR 102670756 B1 KR102670756 B1 KR 102670756B1 KR 1020230103482 A KR1020230103482 A KR 1020230103482A KR 20230103482 A KR20230103482 A KR 20230103482A KR 102670756 B1 KR102670756 B1 KR 102670756B1
Authority
KR
South Korea
Prior art keywords
executed
activation
recalculation
operation type
operations
Prior art date
Application number
KR1020230103482A
Other languages
English (en)
Inventor
조강원
박정호
Original Assignee
주식회사 모레
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 모레 filed Critical 주식회사 모레
Application granted granted Critical
Publication of KR102670756B1 publication Critical patent/KR102670756B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/40Transformation of program code
    • G06F8/41Compilation
    • G06F8/44Encoding
    • G06F8/443Optimisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/40Transformation of program code
    • G06F8/41Compilation
    • G06F8/44Encoding
    • G06F8/445Exploiting fine grain parallelism, i.e. parallelism at instruction level
    • G06F8/4452Software pipelining
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/10Interfaces, programming languages or software development kits, e.g. for simulating neural networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Medical Informatics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Devices For Executing Special Programs (AREA)
  • Quality & Reliability (AREA)
  • Retry When Errors Occur (AREA)
  • Stored Programmes (AREA)
  • Advance Control (AREA)

Abstract

본 개시는 적어도 하나의 프로세서에 의해 수행되는, 액티베이션 재계산을 이용한 컴파일링 최적화 방법에 관한 것이다. 액티베이션 재계산을 이용한 컴파일링 최적화 방법에 있어서, 원시 프로그램(source program)을 수신하는 단계, 원시 프로그램에 기초하여, 프로세서에서 실행될 연산을 결정하는 단계 및 실행될 연산을 액티베이션 재계산 대상에 해당하는지 여부를 판정함으로써, 실행될 연산을 액티베이션 재계산 대상에 속하는 제1 연산 유형 또는 액티베이션 재계산 대상에 속하지 않는 제2 연산 유형으로 자동적으로 분류하는 단계를 포함한다.

Description

액티베이션 재계산을 이용한 컴파일링 최적화 방법 및 장치{METHOD AND APPARATUS FOR COMPILING OPTIMIIZATION USING ACTIVATION RECALCULATION}
본 개시는 액티베이션 재계산을 이용한 컴파일링 최적화 방법 및 장치에 관한 것으로, 구체적으로 원시 프로그램에 기초하여 결정된 프로세서에서 실행될 연산을 액티베이션 재계산 대상 해당 여부에 따라 분류하고 일부 연산의 액티베이션을 재계산하는 방법 및 장치에 관한 것이다.
컴파일러(compiler)는 특정 프로그래밍 언어로 작성된 코드를 컴퓨터 프로세서가 이해하는 다른 언어(예를 들어, 기계어)로 변환하는 언어 번역 프로그램을 지칭한다. 일반적인 컴파일러는 원시 프로그램의 어휘, 구문, 의미를 차례로 분석하고, 중간 코드 등의 중간표현(Intermediate Representation)을 생성하고, 코드를 최적화한 뒤 목적 코드를 생성함으로써 특정 프로그래밍 언어를 다른 언어로 변환하는 과정을 수행한다. 컴파일러 기술 분야에서는 이러한 변환 프로세스를 최적화함으로써 목적 프로그램의 속도와 효율성을 향상시키기 위한 기술 발전이 이루어지고 있다.
한편, 딥 러닝 모델의 학습을 위해서는 메모리 등 상당한 컴퓨팅 리소스가 필요하다. 특히 신경망에서의 순전파 및 역전파 프로세스 중 신경망의 중간 값을 저장하기 위해 사용되는 '액티베이션(activation)'은 메모리에 저장된 뒤 실제로 해당 데이터가 이용되지 않는 경우에도 일정 시간동안 메모리를 점유함으로써 과도한 메모리 낭비를 초래하는 경우가 빈번하다.
이와 같이 한정된 메모리 자원이 낭비되어 메모리 여유 공간이 부족해지는 경우, 동일 시간 내 많은 데이터가 처리되기 어려우며, 모델 학습의 성능이 저하될 수 있다는 문제가 있다.
본 개시는 상기와 같은 문제를 해결하기 위한 액티베이션 재계산을 이용한 컴파일링 최적화 방법, 기록 매체에 저장된 컴퓨터 프로그램 및 시스템(장치)을 제공한다.
본 개시는 방법, 시스템(장치) 또는 판독 가능 저장 매체에 저장된 컴퓨터 프로그램을 포함한 다양한 방식으로 구현될 수 있다.
본 개시의 일 실시예에 따른 적어도 하나의 컴퓨팅 장치에 의해 수행되는, 액티베이션 재계산(activation recomputation)을 이용한 컴파일링 최적화 방법에 있어서, 원시 프로그램(source program)을 수신하는 단계, 원시 프로그램에 기초하여, 프로세서에서 실행될 연산을 결정하는 단계 및 실행될 연산을 액티베이션 재계산 대상에 해당하는지 여부를 판정함으로써, 실행될 연산을 액티베이션 재계산 대상에 속하는 제1 연산 유형 또는 액티베이션 재계산 대상에 속하지 않는 제2 연산 유형으로 자동적으로 분류하는 단계를 포함한다.
본 개시의 일 실시예에 있어서, 자동적으로 분류하는 단계는, 실행될 연산과 연관된 액티베이션의 메모리 사용량 및 실행될 연산의 처리 시간에 기초하여 실행될 연산이 액티베이션 재계산 대상에 해당하는지 판정함으로써, 실행될 연산을 제1 연산 유형 또는 제2 연산 유형으로 자동적으로 분류하는 단계를 포함한다.
본 개시의 일 실시예에 있어서, 실행될 연산을 제1 연산 유형 또는 제2 연산 유형으로 자동적으로 분류하는 단계는, 실행될 연산의 처리 시간 대비 실행될 연산과 연관된 액티베이션의 메모리 사용량이 제1 임계치 이상인 것으로 판단되는 것에 응답하여, 실행될 연산을 제1 연산 유형으로 분류하는 단계 및 실행될 연산의 처리 시간 대비 실행될 연산과 연관된 액티베이션의 메모리 사용량이 제1 임계치 미만인 것으로 판단되는 것에 응답하여, 실행될 연산을 제2 연산 유형으로 분류하는 단계를 포함한다.
본 개시의 일 실시예에 있어서, 제1 임계치는, 원시 프로그램에 기초한 실행 프로그램의 하나 이상의 이터레이션(iteration)에 따른 스루풋(throughput)에 기초하여 갱신된다.
본 개시의 일 실시예에 있어서, 실행될 연산은 복수의 연산을 포함하고, 실행될 연산을 제1 연산 유형 또는 제2 연산 유형으로 자동적으로 분류하는 단계는, 복수의 연산 각각의 처리 시간 대비 복수의 연산 각각과 연관된 액티베이션의 메모리 사용량이 높은 순으로 복수의 연산을 정렬하는 단계, 정렬된 복수의 연산에서, 복수의 연산 각각의 처리 시간 대비 복수의 연산 각각과 연관된 액티베이션의 메모리 사용량이 가장 높은 연산부터 목표 연산까지의 액티베이션 메모리 누적 사용량을 산출하는 단계 및 액티베이션 메모리 누적 사용량이 제2 임계치보다 작은 경우 목표 연산을 제1 연산 유형으로 분류하는 단계를 포함한다.
본 개시의 일 실시예에 있어서, 실행될 연산을 제1 연산 유형 또는 제2 연산 유형으로 자동적으로 분류하는 단계는, 액티베이션 메모리 누적 사용량이 제2 임계치보다 큰 경우 목표 연산을 제2 연산 유형으로 분류하는 단계를 더 포함한다.
본 개시의 일 실시예에 있어서, 실행될 연산은 복수의 연산을 포함하고, 실행될 연산을 제1 연산 유형 또는 제2 연산 유형으로 자동적으로 분류하는 단계는, 복수의 연산 각각의 처리 시간 대비 복수의 연산 각각과 연관된 액티베이션의 메모리 사용량이 높은 순으로 복수의 연산을 정렬하는 단계, 정렬된 복수의 연산에서, 복수의 연산 각각의 처리 시간 대비 복수의 연산 각각과 연관된 액티베이션의 메모리 사용량이 가장 높은 연산부터 목표 연산까지의 누적 처리 시간을 산출하는 단계 및 누적 처리 시간이 제3 임계치보다 작은 경우 목표 연산을 제1 연산 유형으로 분류하는 단계를 포함한다.
본 개시의 일 실시예에 있어서, 실행될 연산을 분류하는 단계는, 누적 처리 시간이 제3 임계치보다 큰 경우 목표 연산을 제2 연산 유형으로 분류하는 단계를 더 포함한다.
본 개시의 일 실시예에 따른 상술한 방법을 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램이 제공된다.
본 개시의 일 실시예에 따른 정보 처리 시스템에 있어서, 통신 모듈, 메모리 및 메모리와 연결되고, 메모리에 포함된 컴퓨터 판독 가능한 적어도 하나의 프로그램을 실행하도록 구성된 적어도 하나의 프로세서를 포함하고, 적어도 하나의 프로그램은, 원시 프로그램(source program)을 수신하고, 원시 프로그램에 기초하여, 프로세서에서 실행될 연산을 결정하고, 실행될 연산을 액티베이션 재계산 대상에 해당하는지 여부를 판정함으로써, 실행될 연산이 액티베이션 재계산 대상에 속하는 제1 연산 유형 또는 액티베이션 재계산 대상에 속하지 않는 제2 연산 유형으로 자동적으로 분류하기 위한 명령어들을 포함한다.
본 개시의 다양한 실시예에서, 액티베이션 재계산의 효용이 높은 연산에 한해 액티베이션 재계산이 진행될 수 있다.
본 개시의 다양한 실시예에서, 성능 저하의 상한을 기준으로 액티베이션 재계산에 따른 메모리 여유 공간이 최대로 확보될 수 있다.
본 개시의 다양한 실시예에서, 액티베이션에 의한 메모리 사용량이 감소함으로써 메모리 여유 공간이 확보되고, 프로세서에서 더 큰 사이즈의 모델이 처리되거나, 다른 모델의 학습이 동시에 수행되거나, 더 큰 사이즈의 배치 내지 연산 세트가 병렬 처리될 수 있다.
본 개시의 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 다른 효과들은 청구범위의 기재로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자(이하, '통상의 기술자'라 함)에게 명확하게 이해될 수 있을 것이다.
본 개시의 실시예들은, 이하 설명하는 첨부 도면들을 참조하여 설명될 것이며, 여기서 유사한 참조 번호는 유사한 요소들을 나타내지만, 이에 한정되지는 않는다.
도 1은 본 개시의 일 실시예에 따른 원시 프로그램에 기초하여 컴파일러에서 결정된 연산이 제1 연산 유형의 연산 또는 제2 연산 유형의 연산 중 어느 하나로 분류되는 과정을 나타내는 도면이다.
도 2는 본 개시의 일 실시예에 따른 컴퓨팅 장치의 내부 구성을 나타내는 블록도이다.
도 3은 본 개시의 일 실시예에 따른 프로세서에서 실행될 연산 및 연산과 연관된 액티베이션이 메모리에 할당되는 예시를 나타내는 도면이다.
도 4는 본 개시의 일 실시예에 따른 연산의 처리 시간 및 액티베이션의 메모리 사용량과 연관된 그래프를 나타내는 도면이다.
도 5는 본 개시의 일 실시예에 따른 연산이 액티베이션 재계산 대상에 속하는 제1 연산 유형 또는 액티베이션 재계산 대상에 속하지 않는 제2 연산 유형으로 분류되는 예시를 나타내는 도면이다.
도 6은 본 개시의 일 실시예에 따른 액티베이션의 메모리 누적 사용량과 임계치를 비교하는 예시를 나타내는 도면이다.
도 7은 본 개시의 일 실시예에 따른 연산의 누적 처리 시간과 임계치를 비교하는 예시를 나타내는 도면이다.
도 8은 본 개시의 일 실시예에 따른 연산이 제1 연산 유형 또는 제2 연산 유형으로 분류되는 예시를 나타내는 도면이다.
도 9는 본 개시의 일 실시예에 따른 액티베이션 재계산을 이용한 컴파일링 최적화 방법을 나타내는 흐름도이다.
이하, 본 개시의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 상세히 설명한다. 다만, 이하의 설명에서는 본 개시의 요지를 불필요하게 흐릴 우려가 있는 경우, 널리 알려진 기능이나 구성에 관한 구체적 설명은 생략하기로 한다.
첨부된 도면에서, 동일하거나 대응하는 구성요소에는 동일한 참조부호가 부여되어 있다. 또한, 이하의 실시예들의 설명에 있어서, 동일하거나 대응되는 구성요소를 중복하여 기술하는 것이 생략될 수 있다. 그러나, 구성요소에 관한 기술이 생략되어도, 그러한 구성요소가 어떤 실시예에 포함되지 않는 것으로 의도되지는 않는다.
개시된 실시예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 개시는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 개시가 완전하도록 하고, 본 개시가 통상의 기술자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시예에 대해 구체적으로 설명하기로 한다. 본 명세서에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서, 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 명세서에서의 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다. 또한, 복수의 표현은 문맥상 명백하게 복수인 것으로 특정하지 않는 한, 단수의 표현을 포함한다. 명세서 전체에서 어떤 부분이 어떤 구성요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
또한, 명세서에서 사용되는 '모듈' 또는 '부'라는 용어는 소프트웨어 또는 하드웨어 구성요소를 의미하며, '모듈' 또는 '부'는 어떤 역할들을 수행한다. 그렇지만, '모듈' 또는 '부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '모듈' 또는 '부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서, '모듈' 또는 '부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 또는 변수들 중 적어도 하나를 포함할 수 있다. 구성요소들과 '모듈' 또는 '부'들은 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '모듈' 또는 '부'들로 결합되거나 추가적인 구성요소들과 '모듈' 또는 '부'들로 더 분리될 수 있다.
본 개시의 일 실시예에 따르면, '모듈' 또는 '부'는 프로세서 및 메모리로 구현될 수 있다. '프로세서'는 범용 프로세서, 중앙 처리 장치(CPU), 마이크로프로세서, 디지털 신호 프로세서(DSP), 제어기, 마이크로제어기, 상태 머신 등을 포함하도록 넓게 해석되어야 한다. 몇몇 환경에서, '프로세서'는 주문형 반도체(ASIC), 프로그램가능 로직 디바이스(PLD), 필드 프로그램가능 게이트 어레이(FPGA) 등을 지칭할 수도 있다. '프로세서'는, 예를 들어, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들의 조합, DSP 코어와 결합한 하나 이상의 마이크로프로세서들의 조합, 또는 임의의 다른 그러한 구성들의 조합과 같은 처리 디바이스들의 조합을 지칭할 수도 있다. 또한, '메모리'는 전자 정보를 저장 가능한 임의의 전자 컴포넌트를 포함하도록 넓게 해석되어야 한다. '메모리'는 임의 액세스 메모리(RAM), 판독-전용 메모리(ROM), 비-휘발성 임의 액세스 메모리(NVRAM), 프로그램가능 판독-전용 메모리(PROM), 소거-프로그램가능 판독 전용 메모리(EPROM), 전기적으로 소거가능 PROM(EEPROM), 플래쉬 메모리, 자기 또는 광학 데이터 저장장치, 레지스터들 등과 같은 프로세서-판독가능 매체의 다양한 유형들을 지칭할 수도 있다. 프로세서가 메모리로부터 정보를 판독하고/하거나 메모리에 정보를 기록할 수 있다면 메모리는 프로세서와 전자 통신 상태에 있다고 불린다. 프로세서에 집적된 메모리는 프로세서와 전자 통신 상태에 있다.
본 개시에서, '노드(node)'는 특정 작업이나 기능을 수행하는 네트워크 또는 시스템 내에서 시스템의 작동, 통신 또는 리소스 관리 등에 참여하는 장치 또는 구성 요소를 지칭할 수 있다. 예를 들어, 노드는 물리적인 서버, 가상 머신(virtual machine), 스토리지 장치, 네트워크 스위치, 라우터 또는 서비스를 제공하고 리소스를 공유하며 데이터를 처리하기 위해 상호 연결되고 함께 작동하는 기타 컴퓨팅 요소 등을 포함할 수 있다.
본 개시에서, '가속기'는 연산을 수행하는 임의의 프로세서 또는 회로를 지칭할 수 있다. 예컨대, 가속기는 연산을 빠르게 수행할 수 있는 프로세서 또는 회로를 지칭할 수 있는데, 예를 들어, GPU(Graphics Processing Unit), NPU(Neural Processing Unit), TPU(Tensor Processing Unit) 등을 포함할 수 있으나, 이에 한정되지 않는다.
본 개시에서, '원시 프로그램(source program)'은 특정 작업을 수행하도록 설계된 프로그래밍 언어로 작성된 명령 모음을 지칭할 수 있다. 예를 들어, 원시 프로그램은 딥 러닝 작업을 수행하도록 작성될 수 있으며, 참조되는 데이터는 (딥 러닝)프로그램을 구성할 수 있는 임의의 데이터 타입(예를 들어, 텐서(Tensor) 타입의 데이터)으로 구현될 수 있다. 원시 프로그램은 프로그래밍 프로세스의 원본 및 기본 출력을 형성하며, 컴파일 프로세스를 통해 기계 코드로 변환되거나 런타임에 직접 해석될 수 있다. 원시 프로그램은 여러 파일에 걸쳐 작성된 것일 수 있으며 코드 라이브러리 및 종속성을 포함할 수 있다.
본 개시에서, '액티베이션(activation)'은 신경망에서의 순전파 및 역전파 프로세스 중 신경망의 중간 값을 저장하기 위해 사용되는 데이터를 지칭할 수 있다. 예를 들어, 액티베이션 텐서(tensor)는 네트워크의 다양한 계층의 입력 또는 출력에 적용되는 비선형 활성화 함수의 출력인 액티베이션을 저장할 수 있다. 예를 들어, 액티베이션은 입력 액티베이션, 중간 액티베이션 및/또는 출력 액티베이션을 지칭할 수 있다.
도 1은 본 개시의 일 실시예에 따른 원시 프로그램(110)에 기초하여 컴파일러(120)에서 결정된 연산이 제1 연산 유형의 연산(130) 또는 제2 연산 유형의 연산(140) 중 어느 하나로 분류되는 과정을 나타내는 도면이다. 원시 프로그램(110)은 딥 러닝 작업을 수행하도록 설계된, 프로그래밍 언어로 작성된 명령 모음일 수 있다.
컴파일러(120)는 원시 프로그램(110)에 기초하여 프로세서에서 실행될 연산을 결정할 수 있다. 예를 들어, 컴파일러(120)에서 중간표현이 먼저 결정되고, 결정된 중간표현이 특정 기계를 위한 목적 코드로 번역됨으로써 프로세서(또는, 가속기 등)에서 실행될, 기계학습 모델의 학습 데이터에 대해 수행되는 연산을 포함하는 복수의 연산이 결정될 수 있다.
컴파일러(120)에서 결정된 연산이 실행되는 프로세서는 CPU(Central Processing Unit), GPU(Graphics Processing Unit), NPU(Neural Processing Unit), TPU(Tensor Processing Unit) 등의 가속기, 프로세싱 유닛에 포함된 코어, 복수의 프로세싱 유닛을 포함하는 그룹 또는 노드(node) 등에 해당할 수 있으나 이에 한정되지 않는다.
프로세서에서 실행될 연산에 대해서는 액티베이션 재계산 대상에 해당하는지 여부가 판정되고, 특정 연산 유형으로 분류될 수 있다. 예를 들어, 프로세서에서 실행될 연산은 액티베이션 재계산 대상에 속하는 제1 연산 유형의 연산(130) 또는 액티베이션 재계산 대상에 속하지 않는 제2 연산 유형의 연산(140)으로 자동적으로 분류될 수 있다.
액티베이션 재계산 대상에 속하는 제1 연산 유형의 연산(130)의 경우, 제1 연산 유형의 연산(130)이 처리되는 프로세스 중 제1 연산 유형의 연산(130)과 연관된 액티베이션이 메모리에 저장되지 않을 수 있다.
즉, 제1 연산 유형의 연산(130)과 연관된 액티베이션이 메모리에 저장되지 않고, 이와 연관된 데이터가 필요한 경우 재계산이 수행될 수 있다. 예를 들어, 인공 신경망의 그래디언트(gradient) 계산 시 특정 학습 데이터에 대한 역방향 프로세스가 수행될 때 이미 처리된 순방향 프로세스의 적어도 일부가 재계산됨으로써, 액티베이션을 저장하는데 필요한 메모리 비용이 절감될 수 있다.
이와 달리, 액티베이션 재계산 대상에 속하는 제2 연산 유형의 연산(140)의 경우, 제2 연산 유형의 연산(140)이 처리되는 프로세스 중 제2 연산 유형의 연산(140)과 연관된 액티베이션이 메모리에 저장될 수 있다.
즉, 제2 연산 유형의 연산(140)의 경우에는 제1 연산 유형의 연산(130)과 달리 메모리 비용의 절감 효과는 기대하기 어려우나, 재계산 프로세스가 진행되지 않아 제1 연산 유형의 연산(130)과 비교하여 컴퓨팅 비용이 절감될 수 있다.
일 실시예에서, 특정 연산이 액티베이션 재계산 대상에 해당하는지 여부는, 특정 연산과 연관된 액티베이션의 메모리 사용량 및/또는 특정 연산의 처리 시간에 기초하여 판정될 수 있다. 이후, 판정 결과에 기초하여 특정 연산은 제1 연산 유형의 연산(130) 또는 제2 연산 유형의 연산(140)으로 자동적으로 분류될 수 있다.
예를 들어, 실행될 연산의 처리 시간 대비 실행될 연산과 연관된 액티베이션의 메모리 사용량이 미리 정해진 임계치 이상인 것으로 판단되는 것에 응답하여, 실행될 연산은 액티베이션 재계산 대상인 제1 연산 유형의 연산(130)으로 분류될 수 있다.
이와 달리, 실행될 연산의 처리 시간 대비 실행될 연산과 연관된 액티베이션의 메모리 사용량이 미리 정해진 임계치 미만인 것으로 판단되는 것에 응답하여, 실행될 연산은 액티베이션 재계산 대상이 아닌 제2 연산 유형의 연산(140)으로 분류될 수 있다.
가령, 임계치가 100MB/ms로 미리 설정되고, 100MB의 액티베이션 텐서를 생성하는데 1ms 이하의 시간이 소요되는 연산의 경우, 연산의 처리 시간 대비 실행될 연산과 연관된 액티베이션의 메모리 사용량이 임계치 이상이므로 제1 연산 유형의 연산(130)으로 분류될 수 있다.
이러한 구성을 통해, 액티베이션에 의한 메모리 사용량이 감소함으로써 메모리 여유 공간이 확보되고, 프로세서에서 더 큰 사이즈의 모델이 처리되거나, 다른 모델의 학습이 동시에 수행되거나, 더 큰 사이즈의 배치 내지 연산 세트가 병렬 처리될 수 있다.
일 실시예에서, 실행될 연산의 처리 시간 대비 실행될 연산과 연관된 액티베이션의 메모리 사용량과 비교되는 임계치는, 원시 프로그램에 기초한 실행 프로그램의 하나 이상의 이터레이션(iteration)에 따른 스루풋(throughput)에 기초하여 갱신될 수 있다.
예를 들어, 첫 번째 이터레이션에서는 실행될 연산의 전체가 액티베이션 재계산 대상으로 분류되고, 액티베이션 각각마다 절약되는 메모리 크기, 재계산에 따른 처리 시간 등이 산출될 수 있다. 이 때, 첫 번째 이터레이션에서의 처리 시간에서 재계산 처리 시간을 제외한 시간을 기준으로 처리되는 데이터 양이 스루풋의 최댓값에 해당할 수 있다. 스루풋의 최댓값이 산출된 뒤, 다음 이터레이션에서의 스루풋 감소량이 스루풋의 최댓값 대비 미리 정해진 비율(예를 들어, 20%) 미만인 경우, 재계산 대상인 액티베이션의 수를 증가시키기 위해 임계치가 감소하도록 설정될 수 있다. 반면, 다음 이터레이션의 스루풋 감소량이 스루풋의 최댓값 대비 미리 정해진 비율을 초과하는 경우, 재계산 대상인 액티베이션의 수를 감소시키기 위해 임계치가 증가하도록 설정될 수 있다. 즉, 이전 이터레이션에서의 스루풋보다 현재 이터레이션에서의 스루풋이 감소하더라도, 스루풋 감소량이 크지 않다면 성능 감소를 더 감수할 수 있으므로, 액티베이션의 재계산 양을 늘리는 방향으로 임계치가 결정될 수 있다.
이와 달리, 임계치는 허용 가능한 최대 임계치로 초기 설정된 뒤, 현재 이터레이션의 스루풋 및 기준 스루풋의 비교 결과에 기초하여 최대 임계치로부터 감소 또는 증가하며 특정 값으로 수렴하도록 결정될 수 있다. 예를 들어, 스루풋의 최댓값 대비 미리 정해진 비율(예를 들어, 50%)만큼의 스루풋이 기준 스루풋으로 설정될 수 있다. 이후, 최대 임계치의 50%인 임계치에서의 스루풋이 기준 스루풋 미만인 경우 임계치는 최대 임계치의 75%로 설정되고, 기준 스루풋 이상인 경우 임계치가 25%로 설정될 수 있다. 임계치가 최대 임계치의 75%로 설정된 경우, 최대 임계치의 75%인 임계치에서의 스루풋이 기준 스루풋 이상인 경우 임계치는 최대 임계치의 62.5%로 설정되고, 기준 스루풋 미만인 경우 임계치의 87.5%로 설정될 수 있다. 즉, 이터레이션마다 임계치의 증감폭을 일정 비율로 감소시키고, 현재 이터레이션에서의 스루풋을 기준 스루풋과 비교한 뒤, 비교 결과에 기초하여 설정된 증감폭만큼 임계치를 증가 또는 감소시킴으로써 임계치가 특정 값으로 수렴하도록 설정될 수 있다.
다른 예에서, 실행 프로그램의 현재 이터레이션의 스루풋이 기준 스루풋 이상인 경우, 임계치를 미리 정해진 비율(예를 들어, 150%)로 감소시킬 수 있다. 이와 달리, 현재 이터레이션의 스루풋이 기준 스루풋 미만인 경우, 임계치를 미리 정해진 비율로 증가시킬 수 있다. 이터레이션이 반복됨에 따라 임계치가 두 개의 값 사이에서 진동하는 경우에는, 두 개의 값의 평균치가 임계치로 설정될 수 있다.
다른 실시예에서, 임계치는 비용 모델(cost model)에 기초하여 결정될 수 있다. 예를 들어, 비용 모델은 각 연산의 처리 시간이 저장된 데이터베이스를 활용하여 여러 임계치 값에 대한 실행 프로그램의 이터레이션 별 실행 예상 시간, 액티베이션 재계산에 따라 절약되는 메모리 크기, 증가하는 연산 처리 시간 등을 산출할 수 있고, 이에 기초하여 임계치가 결정될 수 있다. 가령, 앞서 상술한 임계치를 증감시키는 과정 대신 비용 모델을 이용함으로써, 액티베이션 각각의 재계산에 따른 스루풋의 최댓값 대비 성능 저하 및 메모리 절약 크기가 결정되고, 이에 따라 재계산 대상 액티베이션이 특정될 수 있다.
예를 들어, 비용 모델은 특정 범위의 값(예를 들어, 1MB/ms ~ 10,000MB/ms)을 임계치 후보 값으로 설정한 다음, 실행 프로그램의 이터레이션 별 실행 예상 시간을 산출할 수 있다. 이후, 비용 모델은 미리 정해진 최소 실행 시간 대비 실행 예상 시간에서 증가된 실행 시간의 비율(즉, 최대 스루풋 대비 스루풋의 감소 비율) 내에서 메모리가 최대로 절약되는 임계치 후보 값을 임계치로 설정할 수 있다. 이와 달리, 임계치 후보 값을 미리 정하지 않고 곧바로 비용 모델을 이용하여 최소 실행 시간 대비 증가하는 실행 시간 비율(즉, 최대 스루풋 대비 스루풋의 감소 비율) 내에서 메모리가 최대로 절약되도록 재계산 대상 액티베이션을 선정할 수도 있다.
도 2는 본 개시의 일 실시예에 따른 컴퓨팅 장치(210)의 내부 구성을 나타내는 블록도이다. 컴퓨팅 장치(210)는 메모리(212), 프로세서(214), 통신 모듈(216) 및 입출력 인터페이스(218)를 포함할 수 있다. 도 2에 도시된 바와 같이, 컴퓨팅 장치(210)는 통신 모듈(216)을 이용하여 네트워크를 통해 정보 및/또는 데이터를 통신할 수 있도록 구성될 수 있다. 일 실시예에서, 컴퓨팅 장치(210)는 사용자 단말 또는 정보 처리 시스템에 해당할 수 있고, 사용자 단말 또는 정보 처리 시스템 중 하나는 다른 하나와 통신 모듈(216)을 이용하여 네트워크를 통해 정보 및/또는 데이터를 통신할 수 있도록 구성될 수 있다.
메모리(212)는 비-일시적인 임의의 컴퓨터 판독 가능한 기록매체를 포함할 수 있다. 일 실시예에 따르면, 메모리(212)는 RAM(random access memory), ROM(read only memory), 디스크 드라이브, SSD(solid state drive), 플래시 메모리(flash memory) 등과 같은 비소멸성 대용량 저장 장치(permanent mass storage device)를 포함할 수 있다. 다른 예로서, ROM, SSD, 플래시 메모리, 디스크 드라이브 등과 같은 비소멸성 대용량 저장 장치는 메모리와는 구분되는 별도의 영구 저장 장치로서 컴퓨팅 장치(210)에 포함될 수 있다. 또한, 메모리(212)에는 운영체제와 적어도 하나의 프로그램 코드가 저장될 수 있다.
이러한 소프트웨어 구성요소들은 메모리(212)와는 별도의 컴퓨터에서 판독 가능한 기록매체로부터 로딩될 수 있다. 이러한 별도의 컴퓨터에서 판독 가능한 기록매체는 이러한 컴퓨팅 장치(210)에 직접 연결가능한 기록 매체를 포함할 수 있는데, 예를 들어, 플로피 드라이브, 디스크, 테이프, DVD/CD-ROM 드라이브, 메모리 카드 등의 컴퓨터에서 판독 가능한 기록매체를 포함할 수 있다. 다른 예로서, 소프트웨어 구성요소들은 컴퓨터에서 판독 가능한 기록매체가 아닌 통신 모듈(216)을 통해 메모리(212)에 로딩될 수도 있다. 예를 들어, 적어도 하나의 프로그램은 개발자들 또는 어플리케이션의 설치 파일을 배포하는 파일 배포 시스템이 통신 모듈(216)을 통해 제공하는 파일들에 의해 설치되는 컴퓨터 프로그램에 기반하여 메모리(212)에 로딩될 수 있다.
프로세서(214)는 기본적인 산술, 로직 및 입출력 연산을 수행함으로써, 컴퓨터 프로그램의 명령을 처리하도록 구성될 수 있다. 명령은 메모리(212) 또는 통신 모듈(216)에 의해 사용자 단말(미도시) 또는 다른 외부 시스템으로 제공될 수 있다. 또한, 프로세서(214)는 복수의 사용자 단말 및/또는 복수의 외부 시스템으로부터 수신된 정보 및/또는 데이터를 관리, 처리 및/또는 저장하도록 구성될 수 있다.
일 실시예에서, 프로세서(214)는 원시 프로그램에 기초하여 다른 프로세서에서 실행될 연산을 결정하고, 실행될 연산이 액티베이션 재계산 대상에 해당하는지 여부를 판정함으로써, 실행될 연산을 액티베이션 재계산 대상에 속하는 제1 연산 유형 또는 액티베이션 재계산 대상에 속하지 않는 제2 연산 유형으로 자동적으로 분류할 수 있다. 이 때, 프로세서는 실행될 연산과 연관된 액티베이션의 메모리 사용량 및 실행될 연산의 처리 시간에 기초하여 연산을 분류할 수 있다.
통신 모듈(216)은 네트워크를 통해 사용자 단말(미도시)과 컴퓨팅 장치(210)가 서로 통신하기 위한 구성 또는 기능을 제공할 수 있으며, 컴퓨팅 장치(210)가 외부 시스템(일례로 별도의 클라우드 시스템 등)과 통신하기 위한 구성 또는 기능을 제공할 수 있다. 일례로, 컴퓨팅 장치(210)의 프로세서(214)의 제어에 따라 제공되는 제어 신호, 명령, 데이터 등이 통신 모듈(216)과 네트워크를 거쳐 사용자 단말 및/또는 외부 시스템의 통신 모듈을 통해 사용자 단말 및/또는 외부 시스템(예를 들어, 병렬 컴퓨팅 시스템)으로 전송될 수 있다.
또한, 컴퓨팅 장치(210)의 입출력 인터페이스(218)는 컴퓨팅 장치(210)와 연결되거나 컴퓨팅 장치(210)가 포함할 수 있는 입력 또는 출력을 위한 장치(미도시)와의 인터페이스를 위한 수단일 수 있다. 도 2에서는 입출력 인터페이스(218)가 프로세서(214)와 별도로 구성된 요소로서 도시되었으나, 이에 한정되지 않으며, 입출력 인터페이스(218)가 프로세서(214)에 포함되도록 구성될 수 있다.
일 실시예에서, 컴퓨팅 장치(210)는 입출력 인터페이스(218)를 통해 원시 프로그램을 사용자 등으로부터 입력받을 수 있다. 이와 달리, 컴퓨팅 장치(210)는 통신 모듈(216)을 통해 원시 프로그램을 수신할 수도 있다.
컴퓨팅 장치(210)는 도 2의 구성요소들보다 더 많은 구성요소들을 포함할 수 있다. 그러나, 대부분의 종래기술적 구성요소들을 명확하게 도시할 필요성은 없다.
도 3은 본 개시의 일 실시예에 따른 프로세서에서 실행될 연산(310, 320, 330) 및 연산(310, 320, 330)과 연관된 액티베이션(activation)(350, 360, 370)이 메모리(340)에 할당되는 예시를 나타내는 도면이다.
연산(310, 320, 330)은 원시 프로그램에 기초하여 컴파일러에 의해 결정된, 프로세서에서 실행될 연산에 해당할 수 있다. 예를 들어, 연산(310, 320, 330)의 각각은 인공 신경망의 순전파(forward propagation) 프로세스와 연관된 연산 또는 역전파(backward propagation) 프로세스와 연관된 연산에 해당할 수 있으나 이에 한정되지 않는다.
액티베이션(350, 360, 370)은 인공 신경망에서의 연산의 중간 값을 저장하기 위해 사용되는 데이터(예를 들어, 텐서(tensor))를 지칭할 수 있다. 예를 들어, 제1 액티베이션(350), 제2 액티베이션(360) 및 제3 액티베이션(370)은 제1 연산(310), 제2 연산(320) 또는 제3 연산(330)의 처리와 연관된 액티베이션이며, 입력 액티베이션, 중간 액티베이션 및/또는 출력 액티베이션을 포함할 수 있다.
도 3에 도시된 메모리(340)에는 액티베이션(350, 360, 370)이 저장/할당되어 있으며, 본 개시에 따른 액티베이션 재계산을 이용한 컴파일링 최적화가 적용되지 않은 경우의 메모리(340)를 나타낼 수 있다. 즉, 본 개시에 따른 액티베이션 재계산을 이용한 컴파일링 최적화가 적용되는 경우, 액티베이션(350, 360, 370) 중 적어도 일부가 메모리(340)에 저장/할당되지 않을 수 있다.
도 4는 본 개시의 일 실시예에 따른 연산(440, 450, 460)의 처리 시간 및 액티베이션(442, 452, 462)의 메모리 사용량과 연관된 그래프(410, 420, 430)를 나타내는 도면이다.
제1 그래프(410)는 프로세서에서 실행될 연산(440, 450, 460) 각각의 처리 시간의 예시를 나타낸다. 제1 연산(440), 제2 연산(450) 및 제3 연산(460) 각각의 처리 시간은 t1, t2 및 t3이며, t1 > t3 > t2 의 대소 관계에 해당할 수 있다. 또한, 제1 그래프(410)는 반드시 제1 연산(440), 제2 연산(450), 제3 연산(460) 순으로 프로세서에서 실행되는 것을 의미하는 것은 아니며, 이해의 편의를 위해 순차적으로 도시된 것이다.
제2 그래프(420)는 제1 그래프(410)의 제1 연산(440)과 연관된 제1 액티베이션(442), 제2 연산(450)과 연관된 제2 액티베이션(452) 및 제3 연산(460)과 연관된 제3 액티베이션(462) 각각의 메모리 사용량의 예시를 나타낸다.
제3 그래프(430)는 연산(440, 450, 460) 각각의 처리 시간 대비, 실행될 연산(440, 450, 460)과 연관된 액티베이션(442, 452, 462)의 메모리 사용량의 예시를 나타낸다. 연산의 처리 시간 대비 액티베이션의 메모리 사용량은 제1 그래프(410)에 표시된 처리 시간 및 제2 그래프(420)에 표시된 액티베이션 메모리 사용량에 기초하여 산출될 수 있으며, 제1 연산(440), 제3 연산(460), 제2 연산(450) 순으로 증가하는 것을 확인할 수 있다.
즉, 연산의 처리 시간 대비 액티베이션의 메모리 사용량이 클수록 액티베이션 재계산 시 적은 처리 시간만으로도 많은 메모리 여유 공간이 확보될 수 있으므로, 제1 연산(440), 제3 연산(460), 제2 연산(450) 순으로 액티베이션 재계산에 따른 메모리 사용량의 감소 효용이 증가하는 것으로 볼 수 있다.
도 5는 본 개시의 일 실시예에 따른 연산(510, 520, 530)이 액티베이션 재계산 대상에 속하는 제1 연산 유형(540) 또는 액티베이션 재계산 대상에 속하지 않는 제2 연산 유형(550)으로 분류되는 예시를 나타내는 도면이다.
도 5의 제1 연산(510), 제2 연산(520) 및 제3 연산(530)은 각각 도 4의 제1 연산(440), 제2 연산(450), 제3 연산(460)에 대응될 수 있으며, 이와 관련하여 도 4에서 이미 설명된 내용은 생략한다.
제1 연산 유형(540)은 액티베이션 재계산 대상에 속하는 연산의 유형에 해당하고, 제2 연산 유형(550)은 액티베이션 재계산 대상에 속하지 않는 연산의 유형에 해당할 수 있다. 즉, 제1 연산 유형(540)으로 분류되는 연산은 그와 연관된 액티베이션이 메모리에 저장되는 대신 필요한 경우 재계산이 이루어지고, 제2 연산 유형(550)으로 분류되는 연산은 그와 연관된 액티베이션이 메모리에 저장될 수 있다.
일 실시예에서, 연산(510, 520, 530)의 처리 시간 대비 연산(510, 520, 530)과 연관된 액티베이션의 메모리 사용량이 미리 정해진 임계치 이상인 것으로 판단되는 것에 응답하여, 해당 연산이 제1 연산 유형(540)으로 분류될 수 있다. 반면, 연산(510, 520, 530)의 처리 시간 대비 연산(510, 520, 530)과 연관된 액티베이션의 메모리 사용량이 미리 정해진 임계치 미만인 것으로 판단되는 것에 응답하여, 해당 연산이 제2 연산 유형(550)으로 분류될 수 있다.
예를 들어, 미리 정해진 임계치는 제1 연산(510)의 처리 시간 대비 제1 연산(510)과 연관된 액티베이션의 메모리 사용량보다 크고, 제3 연산(530)의 처리 시간 대비 제3 연산(530)과 연관된 액티베이션의 메모리 사용량보다 작을 수 있다. 그에 따라, 제1 연산(510)은 제2 연산 유형(550)으로 분류되고, 제2 연산(520) 및 제3 연산(530)은 제1 연산 유형(540)으로 분류될 수 있다.
이러한 구성을 통해, 액티베이션 재계산의 효용이 높은 연산에 한해 액티베이션 재계산이 진행될 수 있다.
도 6은 본 개시의 일 실시예에 따른 액티베이션(612, 622, 632)의 메모리 누적 사용량과 임계치(640)를 비교하는 예시를 나타내는 도면이다.
도 6의 제1 액티베이션(612), 제2 액티베이션(622) 및 제3 액티베이션(632)은 각각 제1 연산, 제2 연산 및 제3 연산의 액티베이션에 해당하며, 제1 사용량(614), 제2 사용량(624) 및 제3 사용량(634)은 각각 제1 액티베이션(612), 제2 액티베이션(622) 및 제3 액티베이션(632)의 메모리 사용량에 해당할 수 있다.
임계치(640)는 액티베이션 재계산을 통해 절약하고자 하는 메모리 절약 목표치(또는, 상한)일 수 있다. 임계치(640)는 원시 프로그램의 설계 당시부터 직접 설정되거나, 실행 프로그램의 실행 중 잔여 메모리 등에 기초하여 자동으로 재조정되는 등 다양한 방식으로 설정될 수 있다.
도 6의 액티베이션(612, 622, 632)은 액티베이션(612, 622, 632)의 각각과 연관된 복수의 연산 각각의 처리 시간 대비 복수의 연산 각각과 연관된 액티베이션의 메모리 사용량이 높은 순으로 정렬된 것일 수 있다. 즉, 제1 연산의 처리 시간 대비 제1 액티베이션(612)의 메모리 사용량은, 다른 어느 연산의 처리 시간 대비 액티베이션의 메모리 사용량보다도 클 수 있다.
이후, 정렬된 복수의 연산에 대해, 복수의 연산 각각의 처리 시간 대비 복수의 연산 각각과 연관된 액티베이션의 메모리 사용량이 가장 높은 연산부터 목표 연산까지의 액티베이션 메모리 누적 사용량이 산출될 수 있다. 예를 들어, 제3 연산이 목표 연산인 것으로 가정하는 경우, 액티베이션의 메모리 누적 사용량은 제1 사용량(614), 제2 사용량(624) 및 제3 사용량(634)의 합으로 산출될 수 있다.
일 실시예에서, 산출된 액티베이션 메모리 누적 사용량과 임계치(640)가 비교됨으로써 목표 연산의 유형이 분류될 수 있다. 예를 들어, 산출된 액티베이션 메모리 누적 사용량이 임계치(640)보다 작은 경우, 목표 연산은 액티베이션 재계산 대상에 속하는 제1 연산 유형으로 분류될 수 있다.
반면, 산출된 액티베이션 메모리 누적 사용량이 임계치(640)보다 큰 경우, 목표 연산은 액티베이션 재계산 대상에 속하지 않는 제2 연산 유형으로 분류될 수 있다. 즉, 메모리 절약 목표치만큼 액티베이션 재계산을 통해 메모리를 확보할 수 있을 때까지, 정렬된 연산이 차례로 액티베이션 재계산 대상 연산으로 추가될 수 있다.
가령, 제2 연산이 목표 연산인 경우, 액티베이션 메모리 누적 사용량은 제1 사용량(614)과 제2 사용량(624)의 합이고, 이는 임계치(640)보다 작으므로 목표 연산인 제2 연산은 제1 연산 유형에 포함될 수 있다.
반면, 제3 연산이 목표 연산인 경우, 액티베이션 메모리 누적 사용량은 제1 사용량(614), 제2 사용량(624) 및 제3 사용량(634)의 합이고, 이는 임계치(640)를 초과하므로 목표 연산인 제3 연산은 제2 연산 유형에 포함될 수 있다.
이와 달리, 산출된 액티베이션 메모리 누적 사용량이 임계치(640)보다 큰 경우, 목표 연산까지는 제1 연산 유형으로 분류되고, 정렬된 연산에서 목표 연산의 다음 차례인 연산부터 제2 연산 유형으로 분류될 수도 있다.
도 7은 본 개시의 일 실시예에 따른 연산(710, 720, 730)의 누적 처리 시간과 임계치(740)를 비교하는 예시를 나타내는 도면이다.
도 7의 제1 연산(710), 제2 연산(720) 및 제3 연산(730)은 각각 제1 액티베이션, 제2 액티베이션 및 제3 액티베이션과 연관되며, 각각 제1 처리 시간(t1), 제2 처리 시간(t2) 및 제3 처리 시간(t3) 동안 연산의 처리가 완료될 수 있다.
임계치(740)는 액티베이션 재계산을 통한 성능 저하 상한에 해당할 수 있다. 즉, 임계치(740)는 연산의 액티베이션 재계산에 따라 추가로 소요되는 시간의 상한일 수 있다. 임계치(740)는 원시 프로그램의 설계 당시부터 직접 설정되거나, 실행 프로그램의 실행 중 잔여 메모리에 기초하여 자동으로 재조정되는 등 다양한 방식으로 설정될 수 있다.
도 7의 연산(710, 720, 730)은 연산(710, 720, 730) 각각의 처리 시간 대비 연산(710, 720, 730) 각각과 연관된 액티베이션의 메모리 사용량이 높은 순으로 정렬된 것일 수 있다. 즉, 제1 연산(710)의 처리 시간 대비 제1 액티베이션의 메모리 사용량이 다른 어느 연산의 처리 시간 대비 액티베이션의 메모리 사용량보다도 클 수 있다.
이후, 정렬된 복수의 연산에 대해, 복수의 연산 각각의 처리 시간 대비 복수의 연산 각각과 연관된 액티베이션의 메모리 사용량이 가장 높은 연산부터 목표 연산까지의 누적 처리 시간이 산출될 수 있다. 예를 들어, 제3 연산이 목표 연산인 경우, 누적 처리 시간은 제1 시간(t1), 제2 시간(t2) 및 제3 시간(t3)의 합일 수 있다.
일 실시예에서, 산출된 누적 처리 시간과 임계치(740)가 비교됨으로써 목표 연산의 유형이 분류될 수 있다. 예를 들어, 산출된 누적 처리 시간이 임계치(740)보다 작은 경우, 목표 연산은 액티베이션 재계산 대상에 속하는 제1 연산 유형으로 분류될 수 있다.
반면, 산출된 누적 처리 시간이 임계치(740)보다 큰 경우, 목표 연산은 액티베이션 재계산 대상에 속하지 않는 제2 연산 유형으로 분류될 수 있다. 즉, 성능 저하 상한에 도달하기 전까지, 정렬된 연산이 차례로 액티베이션 재계산 대상에 포함될 수 있다.
가령, 제2 연산이 목표 연산인 경우, 누적 처리 시간은 제1 시간(t1)과 제2 시간(t2)의 합이고, 이는 임계치(740)보다 작으므로 목표 연산인 제2 연산은 제1 연산 유형에 포함될 수 있다.
반면, 제3 연산이 목표 연산인 경우, 누적 처리 시간은 제1 시간(t1), 제2 시간(t2) 및 제3 시간(t3)의 합이고, 이는 임계치(740)를 초과하므로 목표 연산인 제3 연산은 제2 연산 유형에 포함될 수 있다.
이러한 구성을 통해, 성능 저하의 상한을 기준으로 액티베이션 재계산에 따른 메모리 여유 공간이 최대로 확보될 수 있다.
이와 달리, 누적 처리 시간이 임계치(740)보다 큰 경우, 목표 연산까지는 제1 연산 유형으로 분류되고, 정렬된 연산에서 목표 연산의 다음 연산부터 제2 연산 유형으로 분류될 수도 있다.
도 8은 본 개시의 일 실시예에 따른 연산(810_1 내지 810_n)이 제1 연산 유형(820) 또는 제2 연산 유형(830)으로 분류되는 예시를 나타내는 도면이다. 연산(810_1 내지 810_n)은, 연산(810_1 내지 810_n) 각각의 처리 시간 대비 연산(810_1 내지 810_n) 각각과 연관된 액티베이션의 메모리 사용량이 높은 순으로 위에서 아래로 정렬된 것일 수 있다.
연산(810_1 내지 810_n)은 도 6 및 도 7에 도시되고 설명된 연산과 대응될 수 있다. 즉, 제1 연산(810_1), 제2 연산(810_2) 및 제3 연산(810_3)까지의 액티베이션 메모리 누적 사용량이 임계치를 초과하거나, 연산의 누적 처리 시간이 임계치를 초과한 것일 수 있다. 이에 따라 제1 연산(810_1) 및 제2 연산(810_2)이 제1 연산 유형(820)으로 분류되고, 제3 연산(810_3) 내지 제n 연산(810_n)이 제2 연산 유형(830)으로 분류된 것일 수 있다.
도 9는 본 개시의 일 실시예에 따른 액티베이션 재계산을 이용한 컴파일링 최적화 방법(900)을 나타내는 흐름도이다. 일 실시예에서, 액티베이션 재계산을 이용한 컴파일링 최적화 방법(900)은 프로세서(예를 들어, 사용자 단말 또는 정보 처리 시스템 등 컴퓨팅 장치의 적어도 하나의 프로세서)에 의해 수행될 수 있다. 액티베이션 재계산을 이용한 컴파일링 최적화 방법(900)은 프로세서가 원시 프로그램(source program)을 수신함으로써 개시될 수 있다(S910).
그 후, 프로세서는 원시 프로그램에 기초하여, 프로세서에서 실행될 연산을 결정할 수 있다(S920).
그 후, 프로세서는 실행될 연산이 액티베이션 재계산 대상에 해당하는지 여부를 판정함으로써, 실행될 연산을 액티베이션 재계산 대상에 속하는 제1 연산 유형 또는 액티베이션 재계산 대상에 속하지 않는 제2 연산 유형으로 자동적으로 분류할 수 있다(S930).
일 실시예에서, 프로세서는 실행될 연산과 연관된 액티베이션의 메모리 사용량 및 실행될 연산의 처리 시간에 기초하여 실행될 연산이 액티베이션 재계산 대상에 해당하는지 판정함으로써, 실행될 연산을 제1 연산 유형 또는 제2 연산 유형으로 자동적으로 분류할 수 있다.
예를 들어, 프로세서는 실행될 연산의 처리 시간 대비 실행될 연산과 연관된 액티베이션의 메모리 사용량이 제1 임계치 이상인 것으로 판단되는 것에 응답하여, 실행될 연산을 제1 연산 유형으로 분류하고, 실행될 연산의 처리 시간 대비 실행될 연산과 연관된 액티베이션의 메모리 사용량이 제1 임계치 미만인 것으로 판단되는 것에 응답하여, 실행될 연산을 제2 연산 유형으로 분류할 수 있다. 이 때, 제1 임계치는 원시 프로그램에 기초한 실행 프로그램의 하나 이상의 이터레이션(iteration)에 따른 스루풋(throughput)에 기초하여 갱신될 수 있다.
일 실시예에서, 실행될 연산은 복수의 연산을 포함하고, 프로세서는 복수의 연산 각각의 처리 시간 대비 복수의 연산 각각과 연관된 액티베이션의 메모리 사용량이 높은 순으로 복수의 연산을 정렬하고, 정렬된 복수의 연산에서, 복수의 연산 각각의 처리 시간 대비 복수의 연산 각각과 연관된 액티베이션의 메모리 사용량이 가장 높은 연산부터 목표 연산까지의 액티베이션 메모리 누적 사용량을 산출하고, 액티베이션 메모리 누적 사용량이 제2 임계치보다 작은 경우 목표 연산을 제1 연산 유형으로 분류할 수 있다.
일 실시예에서, 프로세서는 액티베이션 메모리 누적 사용량이 제2 임계치보다 큰 경우 목표 연산을 제2 연산 유형으로 분류할 수 있다.
일 실시예에서, 프로세서는 복수의 연산 각각의 처리 시간 대비 복수의 연산 각각과 연관된 액티베이션의 메모리 사용량이 높은 순으로 복수의 연산을 정렬하고, 정렬된 복수의 연산에서, 복수의 연산 각각의 처리 시간 대비 복수의 연산 각각과 연관된 액티베이션의 메모리 사용량이 가장 높은 연산부터 목표 연산까지의 누적 처리 시간을 산출하고, 누적 처리 시간이 제3 임계치보다 작은 경우 목표 연산을 제1 연산 유형으로 분류할 수 있다. 프로세서는 누적 처리 시간이 제3 임계치보다 큰 경우 목표 연산을 제2 연산 유형으로 분류할 수 있다.
도 9에서 도시한 흐름도 및 상술한 설명은 일 예시일 뿐이며, 일부 실시예에서는 다르게 구현될 수 있다. 예를 들어, 일부 실시예에서는 각 단계의 순서가 바뀌거나, 일부 단계가 반복 수행되거나, 일부 단계가 생략되거나, 일부 단계가 추가될 수 있다.
상술한 방법은 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램으로 제공될 수 있다. 매체는 컴퓨터로 실행 가능한 프로그램을 계속 저장하거나, 실행 또는 다운로드를 위해 임시 저장하는 것일 수도 있다. 또한, 매체는 단일 또는 수개 하드웨어가 결합된 형태의 다양한 기록수단 또는 저장수단일 수 있는데, 어떤 컴퓨터 시스템에 직접 접속되는 매체에 한정되지 않고, 네트워크 상에 분산 존재하는 것일 수도 있다. 매체의 예시로는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM 및 DVD 와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical medium), 및 ROM, RAM, 플래시 메모리 등을 포함하여 프로그램 명령어가 저장되도록 구성된 것이 있을 수 있다. 또한, 다른 매체의 예시로, 애플리케이션을 유통하는 앱 스토어나 기타 다양한 소프트웨어를 공급 내지 유통하는 사이트, 서버 등에서 관리하는 기록매체 내지 저장매체도 들 수 있다.
본 개시의 방법, 동작 또는 기법들은 다양한 수단에 의해 구현될 수도 있다. 예를 들어, 이러한 기법들은 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수도 있다. 본원의 개시와 연계하여 설명된 다양한 예시적인 논리적 블록들, 모듈들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양자의 조합들로 구현될 수도 있음을 통상의 기술자들은 이해할 것이다. 하드웨어 및 소프트웨어의 이러한 상호 대체를 명확하게 설명하기 위해, 다양한 예시적인 구성요소들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능적 관점에서 일반적으로 위에서 설명되었다. 그러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지의 여부는, 특정 애플리케이션 및 전체 시스템에 부과되는 설계 요구사항들에 따라 달라진다. 통상의 기술자들은 각각의 특정 애플리케이션을 위해 다양한 방식들로 설명된 기능을 구현할 수도 있으나, 그러한 구현들은 본 개시의 범위로부터 벗어나게 하는 것으로 해석되어서는 안된다.
하드웨어 구현에서, 기법들을 수행하는 데 이용되는 프로세싱 유닛들은, 하나 이상의 ASIC들, DSP들, 디지털 신호 프로세싱 디바이스들(digital signal processing devices; DSPD들), 프로그램가능 논리 디바이스들(programmable logic devices; PLD들), 필드 프로그램가능 게이트 어레이들(field programmable gate arrays; FPGA들), 프로세서들, 제어기들, 마이크로제어기들, 마이크로프로세서들, 전자 디바이스들, 본 개시에 설명된 기능들을 수행하도록 설계된 다른 전자 유닛들, 컴퓨터, 또는 이들의 조합 내에서 구현될 수도 있다.
따라서, 본 개시와 연계하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 범용 프로세서, DSP, ASIC, FPGA나 다른 프로그램 가능 논리 디바이스, 이산 게이트나 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본원에 설명된 기능들을 수행하도록 설계된 것들의 임의의 조합으로 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한, 컴퓨팅 디바이스들의 조합, 예를 들면, DSP와 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 연계한 하나 이상의 마이크로프로세서들, 또는 임의의 다른 구성의 조합으로 구현될 수도 있다.
펌웨어 및/또는 소프트웨어 구현에 있어서, 기법들은 랜덤 액세스 메모리(random access memory; RAM), 판독 전용 메모리(read-only memory; ROM), 비휘발성 RAM(non-volatile random access memory; NVRAM), PROM(programmable read-only memory), EPROM(erasable programmable read-only memory), EEPROM(electrically erasable PROM), 플래시 메모리, 컴팩트 디스크(compact disc; CD), 자기 또는 광학 데이터 스토리지 디바이스 등과 같은 컴퓨터 판독가능 매체 상에 저장된 명령어들로 구현될 수도 있다. 명령들은 하나 이상의 프로세서들에 의해 실행 가능할 수도 있고, 프로세서(들)로 하여금 본 개시에 설명된 기능의 특정 양태들을 수행하게 할 수도 있다.
이상 설명된 실시예들이 하나 이상의 독립형 컴퓨터 시스템에서 현재 개시된 주제의 양태들을 활용하는 것으로 기술되었으나, 본 개시는 이에 한정되지 않고, 네트워크나 분산 컴퓨팅 환경과 같은 임의의 컴퓨팅 환경과 연계하여 구현될 수도 있다. 또 나아가, 본 개시에서 주제의 양상들은 복수의 프로세싱 칩들이나 장치들에서 구현될 수도 있고, 스토리지는 복수의 장치들에 걸쳐 유사하게 영향을 받게 될 수도 있다. 이러한 장치들은 PC들, 네트워크 서버들, 및 휴대용 장치들을 포함할 수도 있다.
본 명세서에서는 본 개시가 일부 실시예들과 관련하여 설명되었지만, 본 개시의 발명이 속하는 기술분야의 통상의 기술자가 이해할 수 있는 본 개시의 범위를 벗어나지 않는 범위에서 다양한 변형 및 변경이 이루어질 수 있다. 또한, 그러한 변형 및 변경은 본 명세서에 첨부된 특허청구의 범위 내에 속하는 것으로 생각되어야 한다.
110: 원시 프로그램
120: 컴파일러
130: 제1 연산 유형의 연산
140: 제2 연산 유형의 연산

Claims (10)

  1. 적어도 하나의 컴퓨팅 장치에 의해 수행되는, 액티베이션 재계산(activation recomputation)을 이용한 컴파일링 최적화 방법에 있어서,
    원시 프로그램(source program)을 수신하는 단계;
    상기 원시 프로그램에 기초하여, 프로세서에서 실행될 연산을 결정하는 단계; 및
    상기 실행될 연산이 액티베이션 재계산 대상에 해당하는지 여부를 판정함으로써, 상기 실행될 연산을 액티베이션 재계산 대상에 속하는 제1 연산 유형 또는 액티베이션 재계산 대상에 속하지 않는 제2 연산 유형으로 자동적으로 분류하는 단계
    를 포함하고,
    상기 자동적으로 분류하는 단계는,
    상기 실행될 연산과 연관된 액티베이션의 메모리 사용량 및 상기 실행될 연산의 처리 시간에 기초하여 상기 실행될 연산이 액티베이션 재계산 대상에 해당하는지 판정함으로써, 상기 실행될 연산을 상기 제1 연산 유형 또는 상기 제2 연산 유형으로 자동적으로 분류하는 단계를 포함하고,
    상기 실행될 연산을 상기 제1 연산 유형 또는 상기 제2 연산 유형으로 자동적으로 분류하는 단계는,
    상기 실행될 연산의 처리 시간 대비 상기 실행될 연산과 연관된 액티베이션의 메모리 사용량이 제1 임계치 이상인 것으로 판단되는 것에 응답하여, 상기 실행될 연산을 제1 연산 유형으로 분류하는 단계; 및
    상기 실행될 연산의 처리 시간 대비 상기 실행될 연산과 연관된 액티베이션의 메모리 사용량이 상기 제1 임계치 미만인 것으로 판단되는 것에 응답하여, 상기 실행될 연산을 제2 연산 유형으로 분류하는 단계
    를 포함하고,
    상기 제1 임계치는,
    상기 원시 프로그램에 기초한 실행 프로그램의 하나 이상의 이터레이션(iteration)에 따른 스루풋(throughput)에 기초하여 갱신되는, 컴파일링 최적화 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 적어도 하나의 컴퓨팅 장치에 의해 수행되는, 액티베이션 재계산(activation recomputation)을 이용한 컴파일링 최적화 방법에 있어서,
    원시 프로그램(source program)을 수신하는 단계;
    상기 원시 프로그램에 기초하여, 프로세서에서 실행될 연산을 결정하는 단계; 및
    상기 실행될 연산이 액티베이션 재계산 대상에 해당하는지 여부를 판정함으로써, 상기 실행될 연산을 액티베이션 재계산 대상에 속하는 제1 연산 유형 또는 액티베이션 재계산 대상에 속하지 않는 제2 연산 유형으로 자동적으로 분류하는 단계
    를 포함하고,
    상기 자동적으로 분류하는 단계는,
    상기 실행될 연산과 연관된 액티베이션의 메모리 사용량 및 상기 실행될 연산의 처리 시간에 기초하여 상기 실행될 연산이 액티베이션 재계산 대상에 해당하는지 판정함으로써, 상기 실행될 연산을 상기 제1 연산 유형 또는 상기 제2 연산 유형으로 자동적으로 분류하는 단계를 포함하고,
    상기 실행될 연산은 복수의 연산을 포함하고,
    상기 실행될 연산을 상기 제1 연산 유형 또는 상기 제2 연산 유형으로 자동적으로 분류하는 단계는,
    상기 복수의 연산 각각의 처리 시간 대비 상기 복수의 연산 각각과 연관된 액티베이션의 메모리 사용량이 높은 순으로 상기 복수의 연산을 정렬하는 단계;
    상기 정렬된 복수의 연산에서, 상기 복수의 연산 각각의 처리 시간 대비 상기 복수의 연산 각각과 연관된 액티베이션의 메모리 사용량이 가장 높은 연산부터 목표 연산까지의 액티베이션 메모리의 누적 사용량을 산출하는 단계; 및
    상기 액티베이션 메모리 누적 사용량이 제2 임계치보다 작은 경우 상기 목표 연산을 제1 연산 유형으로 분류하는 단계
    를 포함하는, 컴파일링 최적화 방법.
  6. 제5항에 있어서,
    상기 실행될 연산을 상기 제1 연산 유형 또는 상기 제2 연산 유형으로 자동적으로 분류하는 단계는,
    상기 액티베이션 메모리 누적 사용량이 상기 제2 임계치보다 큰 경우 상기 목표 연산을 제2 연산 유형으로 분류하는 단계
    를 더 포함하는, 컴파일링 최적화 방법.
  7. 적어도 하나의 컴퓨팅 장치에 의해 수행되는, 액티베이션 재계산(activation recomputation)을 이용한 컴파일링 최적화 방법에 있어서,
    원시 프로그램(source program)을 수신하는 단계;
    상기 원시 프로그램에 기초하여, 프로세서에서 실행될 연산을 결정하는 단계; 및
    상기 실행될 연산이 액티베이션 재계산 대상에 해당하는지 여부를 판정함으로써, 상기 실행될 연산을 액티베이션 재계산 대상에 속하는 제1 연산 유형 또는 액티베이션 재계산 대상에 속하지 않는 제2 연산 유형으로 자동적으로 분류하는 단계
    를 포함하고,
    상기 자동적으로 분류하는 단계는,
    상기 실행될 연산과 연관된 액티베이션의 메모리 사용량 및 상기 실행될 연산의 처리 시간에 기초하여 상기 실행될 연산이 액티베이션 재계산 대상에 해당하는지 판정함으로써, 상기 실행될 연산을 상기 제1 연산 유형 또는 상기 제2 연산 유형으로 자동적으로 분류하는 단계를 포함하고,
    상기 실행될 연산은 복수의 연산을 포함하고,
    상기 실행될 연산을 상기 제1 연산 유형 또는 상기 제2 연산 유형으로 자동적으로 분류하는 단계는,
    상기 복수의 연산 각각의 처리 시간 대비 상기 복수의 연산 각각과 연관된 액티베이션의 메모리 사용량이 높은 순으로 상기 복수의 연산을 정렬하는 단계;
    상기 정렬된 복수의 연산에서, 상기 복수의 연산 각각의 처리 시간 대비 상기 복수의 연산 각각과 연관된 액티베이션의 메모리 사용량이 가장 높은 연산부터 목표 연산까지의 누적 처리 시간을 산출하는 단계; 및
    상기 누적 처리 시간이 제3 임계치보다 작은 경우 상기 목표 연산을 제1 연산 유형으로 분류하는 단계
    를 포함하는, 컴파일링 최적화 방법.
  8. 제7항에 있어서,
    상기 실행될 연산을 분류하는 단계는,
    상기 누적 처리 시간이 상기 제3 임계치보다 큰 경우 상기 목표 연산을 제2 연산 유형으로 분류하는 단계
    를 더 포함하는, 컴파일링 최적화 방법.
  9. 제1항 및 제5항 내지 제8항 중 어느 한 항에 따른 방법을 컴퓨터에서 처리하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램.
  10. 장치로서,
    통신 모듈;
    메모리; 및
    상기 메모리와 연결되고, 상기 메모리에 포함된 컴퓨터 판독 가능한 적어도 하나의 프로그램을 실행하도록 구성된 적어도 하나의 프로세서
    를 포함하고,
    상기 적어도 하나의 프로그램은,
    원시 프로그램(source program)을 수신하고,
    상기 원시 프로그램에 기초하여, 프로세서에서 실행될 연산을 결정하고,
    상기 실행될 연산이 액티베이션 재계산 대상에 해당하는지 여부를 판정함으로써, 상기 실행될 연산을 액티베이션 재계산 대상에 속하는 제1 연산 유형 또는 액티베이션 재계산 대상에 속하지 않는 제2 연산 유형으로 자동적으로 분류하기 위한 명령어들을 포함하고,
    상기 자동적으로 분류하는 것은,
    상기 실행될 연산과 연관된 액티베이션의 메모리 사용량 및 상기 실행될 연산의 처리 시간에 기초하여 상기 실행될 연산이 액티베이션 재계산 대상에 해당하는지 판정함으로써, 상기 실행될 연산을 상기 제1 연산 유형 또는 상기 제2 연산 유형으로 자동적으로 분류하는 것을 포함하고,
    상기 실행될 연산을 상기 제1 연산 유형 또는 상기 제2 연산 유형으로 자동적으로 분류하는 것은,
    상기 실행될 연산의 처리 시간 대비 상기 실행될 연산과 연관된 액티베이션의 메모리 사용량이 제1 임계치 이상인 것으로 판단되는 것에 응답하여, 상기 실행될 연산을 제1 연산 유형으로 분류하고,
    상기 실행될 연산의 처리 시간 대비 상기 실행될 연산과 연관된 액티베이션의 메모리 사용량이 상기 제1 임계치 미만인 것으로 판단되는 것에 응답하여, 상기 실행될 연산을 제2 연산 유형으로 분류하는 것
    을 포함하고,
    상기 제1 임계치는,
    상기 원시 프로그램에 기초한 실행 프로그램의 하나 이상의 이터레이션(iteration)에 따른 스루풋(throughput)에 기초하여 갱신되는, 장치.
KR1020230103482A 2023-03-06 2023-08-08 액티베이션 재계산을 이용한 컴파일링 최적화 방법 및 장치 KR102670756B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020230029483 2023-03-06
KR20230029483 2023-03-06

Publications (1)

Publication Number Publication Date
KR102670756B1 true KR102670756B1 (ko) 2024-05-30

Family

ID=89542853

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1020230087164A KR102625338B1 (ko) 2023-03-06 2023-07-05 인공지능 연산과 연관된 호출 목록 병렬 처리 방법및 시스템
KR1020230087162A KR102625797B1 (ko) 2023-03-06 2023-07-05 파이프라인 병렬 처리 컴파일링 방법 및 장치
KR1020230088285A KR102625801B1 (ko) 2023-03-06 2023-07-07 인공지능 연산을 위한 오퍼레이션 호출 목록 생성 방법및 시스템
KR1020230103482A KR102670756B1 (ko) 2023-03-06 2023-08-08 액티베이션 재계산을 이용한 컴파일링 최적화 방법 및 장치
KR1020230104670A KR102670757B1 (ko) 2023-03-06 2023-08-10 복수의 프로세서 간 명령어 중첩 컴파일링 방법 및 장치
KR1020230107722A KR102664426B1 (ko) 2023-03-06 2023-08-17 애플리케이션의 결함 허용을 위한 체크 포인팅을 수행하는 방법 및 시스템

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020230087164A KR102625338B1 (ko) 2023-03-06 2023-07-05 인공지능 연산과 연관된 호출 목록 병렬 처리 방법및 시스템
KR1020230087162A KR102625797B1 (ko) 2023-03-06 2023-07-05 파이프라인 병렬 처리 컴파일링 방법 및 장치
KR1020230088285A KR102625801B1 (ko) 2023-03-06 2023-07-07 인공지능 연산을 위한 오퍼레이션 호출 목록 생성 방법및 시스템

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020230104670A KR102670757B1 (ko) 2023-03-06 2023-08-10 복수의 프로세서 간 명령어 중첩 컴파일링 방법 및 장치
KR1020230107722A KR102664426B1 (ko) 2023-03-06 2023-08-17 애플리케이션의 결함 허용을 위한 체크 포인팅을 수행하는 방법 및 시스템

Country Status (1)

Country Link
KR (6) KR102625338B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020508532A (ja) * 2017-02-23 2020-03-19 セレブラス システムズ インク. 加速化ディープラーニング

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8205113B2 (en) * 2009-07-14 2012-06-19 Ab Initio Technology Llc Fault tolerant batch processing
US9740562B2 (en) * 2010-12-20 2017-08-22 Microsoft Technology Licensing, Llc Method for checkpointing and restoring program state
EP3028151A1 (en) * 2013-07-31 2016-06-08 Hewlett Packard Enterprise Development LP Versioned memory implementation
WO2018094087A1 (en) * 2016-11-17 2018-05-24 The Mathworks, Inc. Systems and methods for generating code for parallel processing units
KR20190055610A (ko) * 2017-11-15 2019-05-23 삼성전자주식회사 뉴럴 네트워크 모델들의 공용 연산 그룹을 단일 처리하는 뉴럴 네트워크 시스템, 이를 포함하는 애플리케이션 프로세서 및 뉴럴 네트워크 시스템의 동작방법
KR102022481B1 (ko) * 2017-12-06 2019-09-18 연세대학교 산학협력단 Gpu 사용량을 이용한 고성능 컴퓨팅 시스템의 체크포인트 생성 방법
KR20200093105A (ko) * 2019-01-25 2020-08-05 삼성전자주식회사 이기종 프로세서들을 위해 전자 장치의 프로세서에 의해 구현되는 방법 및 전자 장치를 동작시키기 위한 프로세서
KR102376527B1 (ko) * 2019-03-11 2022-03-18 서울대학교산학협력단 Dnn 프레임워크를 이용하는 단일 가속기용 프로그램을 복수의 가속기에서 처리하는 방법 및 컴퓨터 프로그램
KR102263622B1 (ko) * 2019-11-29 2021-06-10 울산과학기술원 메모리 사용 프로필에 기초하여 기계 학습 모델의 트레이닝을 위한 메모리 할당 방법 및 장치
KR102490539B1 (ko) * 2019-12-30 2023-01-19 주식회사 모레 딥러닝을 위한 가속기용 프로그램 생성 방법
KR102490411B1 (ko) * 2020-04-14 2023-01-20 주식회사 모레 딥러닝 작업을 이기종 가속기에서 처리하는 방법 및 이러한 방법을 수행하는 클러스터 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020508532A (ja) * 2017-02-23 2020-03-19 セレブラス システムズ インク. 加速化ディープラーニング

Also Published As

Publication number Publication date
KR102670757B1 (ko) 2024-05-30
KR102625797B1 (ko) 2024-01-16
KR102664426B1 (ko) 2024-05-08
KR102625801B1 (ko) 2024-01-16
KR102625338B1 (ko) 2024-01-15

Similar Documents

Publication Publication Date Title
US9367658B2 (en) Method and apparatus for designing and generating a stream processor
JP6763072B2 (ja) データ処理グラフのコンパイル
US9823911B2 (en) Method and apparatus for compiling code based on a dependency tree
WO2021000971A1 (zh) 操作数据的生成方法、装置及相关产品
US10990073B2 (en) Program editing device, program editing method, and computer readable medium
US20220121593A1 (en) Systems And Methods For Processor Circuits
US10628543B1 (en) Systems and methods for estimating a power consumption of a register-transfer level circuit design
US9298858B1 (en) System and method for reducing models based on a criterion
KR101275727B1 (ko) 스테이트먼트를 재구성하는 방법 및 그 기능을 구비한컴퓨터 시스템
KR102670756B1 (ko) 액티베이션 재계산을 이용한 컴파일링 최적화 방법 및 장치
CN104750533A (zh) C程序编译方法及编译器
WO2017173662A1 (zh) 一种基于异构系统的程序处理方法和装置
US20230004563A1 (en) Method and system for providing a context-sensitive, non-intrusive data processing optimization framework
US20220129772A1 (en) System and method having the artificial intelligence (ai) algorithm of k-nearest neighbors (k-nn)
US20200004503A1 (en) Information processing device, information processing method, and computer readable medium
CN114207594B (zh) 计算机程序系统的静态分析和运行时分析
CN114254764B (zh) 基于反馈的机器学习模型搜索方法、系统、设备及介质
Suvorova et al. System level modeling of dynamic reconfigurable system-on-chip
KR102457154B1 (ko) 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법 및 시스템
KR20230054195A (ko) Ai 프레임워크를 이용하여 복수의 가속기에서 사용자의 프로그램을 처리하는 방법 및 시스템
CN113657059A (zh) 一种适用于点云数据处理器的自动化设计方法及装置
CN115469879A (zh) 一种基于多面体模型的自动调度生成方法
JP2024062940A (ja) 高位合成に対する等価性検証を行う装置、プログラム、および方法
CN117270858A (zh) 针对硬件描述语言并行编译的前端解决方法及装置
CN116382709A (zh) 一种matlab代码自动化部署到嵌入式系统的方法

Legal Events

Date Code Title Description
GRNT Written decision to grant