KR102457154B1 - 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법 및 시스템 - Google Patents
가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법 및 시스템 Download PDFInfo
- Publication number
- KR102457154B1 KR102457154B1 KR1020220072640A KR20220072640A KR102457154B1 KR 102457154 B1 KR102457154 B1 KR 102457154B1 KR 1020220072640 A KR1020220072640 A KR 1020220072640A KR 20220072640 A KR20220072640 A KR 20220072640A KR 102457154 B1 KR102457154 B1 KR 102457154B1
- Authority
- KR
- South Korea
- Prior art keywords
- program
- information
- accelerators
- intermediate expression
- generating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 230000014509 gene expression Effects 0.000 claims description 149
- 230000010365 information processing Effects 0.000 claims description 35
- 238000004590 computer program Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims 2
- 230000006870 function Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 12
- 238000004891 communication Methods 0.000 description 10
- 238000013135 deep learning Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000013136 deep learning model Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30072—Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- General Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Neurology (AREA)
- Advance Control (AREA)
Abstract
본 개시는, 적어도 하나의 프로세서에 의해 수행되는 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법에 관한 것이다. 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법은, 프로그램에서 명령에 대한 정보를 후킹하는 단계, 후킹된 명령에 대한 정보가 가속기와 연관되어 있는지 여부를 판정하는 단계, 명령에 대한 정보가 가속기와 연관되어 있다고 판정된 경우 명령에 포함된 입출력 데이터에 대한 정보 및 연산에 대한 정보를 이용하여 명령에 대한 제1 중간표현을 생성하는 단계 및 제1 중간표현을 이용하여 하나 이상의 가속기를 위한 프로그램에 대한 제2 중간표현을 생성하는 단계를 포함하고, 제1 중간표현 및 제2 중간표현은 복수의 데이터 노드, 하나 이상의 연산 노드 및 복수의 데이터 노드와 하나 이상의 연산 노드의 입출력 관계를 나타내는 복수의 엣지를 포함한다.
Description
본 개시는 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법 및 시스템에 관한 것으로, 구체적으로, 프로그램에서 명령에 대한 정보에 대응하는 중간표현을 생성하고, 중간표현을 가속기에서 실행되는 중간표현으로 변환함으로써 프로그램을 가속기에서 실행되는 방법 및 시스템에 관한 것이다.
딥 러닝 모델을 학습하기 위해 필요한 입력 데이터 및 출력 데이터의 크기가 점점 커지고 모델의 규모가 점점 늘어남에 따라 늘어나는 연산량을 감당하기 위해 가속기의 활용이 필수적이다. 일반적으로, 텐서간의 연산 및 모델 학습에 필요한 기능들을 미리 구현해 놓은 딥 러닝 프레임워크들은 텐서간의 연산을 가속기에서 수행할 수 있도록 하는 기능을 지원한다. 사용자는 연산이 수행될 기기를 설정함으로써 단일 가속기를 쉽게 활용할 수 있다.
최근 딥 러닝 모델 규모가 커짐에 따라 그 연산량을 감당하기 위해 모델 훈련에 복수의 가속기를 활용하는 것이 필수적이다. 그러나 복수의 가속기를 활용하는 딥 러닝 프로그램을 작성하려면 가속기와 노드들 간의 연결 관계 및 통신 프레임워크 등 다양한 설정을 직접 하여야 하며, 기존의 단일 가속기를 활용하는 프로그램을 대폭 수정해야 한다는 문제가 있다.
본 개시는 상기와 같은 문제점을 해결하기 위한 하나 이상의 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법, 기록매체에 저장된 컴퓨터 프로그램 및 장치(시스템)를 제공한다.
본 개시는 방법, 장치(시스템) 또는 판독 가능 저장 매체에 저장된 컴퓨터 프로그램을 포함한 다양한 방식으로 구현될 수 있다.
본 개시의 일 실시예에 따르면, 적어도 하나의 프로세서에 의해 수행되는 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법은 프로그램에서 명령에 대한 정보를 후킹(hooking)하는 단계, 후킹된 명령에 대한 정보가 가속기와 연관되어 있는지 여부를 판정하는 단계, 명령에 대한 정보가 가속기와 연관되어 있다고 판정된 경우, 명령에 포함된 입출력 데이터에 대한 정보 및 연산에 대한 정보를 이용하여 명령에 대한 제1 중간표현을 생성하는 단계, 제1 중간표현을 이용하여 하나 이상의 가속기를 위한 프로그램에 대한 제2 중간표현을 생성하는 단계를 포함하고, 제1 중간표현 및 제2 중간표현은 복수의 데이터 노드(nodes), 하나 이상의 연산 노드 및 복수의 데이터 노드와 하나 이상의 연산 노드의 입출력 관계를 나타내는 복수의 엣지(edges)를 포함한다.
본 개시의 일 실시예에 따른 프로그램은 딥 러닝(deep learning) 프로그램을 포함하고, 프로그램의 데이터는 텐서(tensor) 타입의 데이터를 포함한다.
본 개시의 일 실시예에 따른 방법은, 명령에 대한 정보가 가속기와 연관되어 있지 않다고 판정된 경우, 후킹된 명령에 대한 정보를 프로그램으로 반환하는 단계를 더 포함한다.
본 개시의 일 실시예에 따르면, 제1 중간표현을 이용하여 하나 이상의 가속기를 위한 프로그램에 대한 제2 중간표현을 생성하는 단계는, 제1 중간표현에 포함된 복수의 데이터 노드가 하나 이상의 가속기에 저장되는 형태를 결정하는 단계, 제1 중간표현에 포함된 복수의 데이터 노드가 하나 이상의 가속기에 저장되는 형태에 대한 정보를 제1 중간표현에 포함된 복수의 데이터 노드에 대응되는 제2 중간표현에 저장하는 단계를 포함한다.
본 개시의 일 실시예에 따르면, 제1 중간표현을 이용하여 하나 이상의 가속기를 위한 프로그램에 대한 제2 중간표현을 생성하는 단계는, 제1 중간표현에 포함된 복수의 데이터 노드, 하나 이상의 연산 노드 또는 복수의 엣지 중 적어도 하나를 변경함으로써, 제2 중간표현을 생성하는 단계를 포함한다.
본 개시의 일 실시예에 따르면, 제1 중간표현을 이용하여 하나 이상의 가속기를 위한 프로그램에 대한 제2 중간표현을 생성하는 단계는, 제1 중간표현에 포함되지 않은 데이터 노드, 연산 노드 또는 엣지 중 적어도 하나를 추가함으로써, 제2 중간표현을 생성하는 단계를 포함한다.
본 개시의 일 실시예에 따르면, 하나 이상의 가속기는 복수의 가속기를 포함하고, 프로그램에 대한 제2 중간표현은 복수의 가속기에서 실행되기 위한 병렬화 방식에 대한 정보를 포함한다.
본 개시의 일 실시예에 따르면, 프로그램에 대한 제2 중간표현은 하나 이상의 가속기에서 실행되는 연산에 대한 정보를 포함한다.
본 개시의 일 실시예에 따른 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법을 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램이 제공된다.
정보 처리 시스템은, 메모리 및 메모리와 연결되고, 메모리에 포함된 컴퓨터 판독 가능한 적어도 하나의 프로그램을 실행하도록 구성된 적어도 하나의 프로세서를 포함하고, 적어도 하나의 프로그램은 프로그램에서 명령에 대한 정보를 후킹하고, 후킹된 명령에 대한 정보가 가속기와 연관되어 있는지 여부를 판정하고, 명령에 대한 정보가 가속기와 연관되어 있다고 판정 된 경우, 명령에 포함된 입출력 데이터에 대한 정보 및 연산에 대한 정보를 이용하여 명령에 대한 제1 중간표현을 생성하고, 제1 중간표현을 이용하여 하나 이상의 가속기를 위한 프로그램에 대한 제2 중간표현을 생성하기 위한 명령어들을 포함하고, 제1 중간표현 및 제2 중간표현은 복수의 데이터 노드, 하나 이상의 연산 노드 및 복수의 데이터 노드와 하나 이상의 연산 노드의 입출력 관계를 나타내는 복수의 엣지를 포함한다.
본 개시의 일부 실시예에 따르면, 딥 러닝 프로그램들을 수정 없이 하나 이상의 가속기를 활용해 실행시킬 수 있으므로, 복수의 가속기를 활용함으로써 단일 가속기를 활용하는 경우보다 더 빠른 프로그램의 실행을 기대할 수 있다.
본 개시의 일부 실시예에 따르면, 딥 러닝 프로그램에 대한 연산을 중간표현을 이용하여 하나 이상의 가속기에서 실행할 수 있도록 최적화함으로써 프로그램을 가속기에서 효율적으로 실행할 수 있다.
본 개시의 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 다른 효과들은 청구범위의 기재로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자(“통상의 기술자”라 함)에게 명확하게 이해될 수 있을 것이다.
본 개시의 실시예들은, 이하 설명하는 첨부 도면들을 참조하여 설명될 것이며, 여기서 유사한 참조 번호는 유사한 요소들을 나타내지만, 이에 한정되지는 않는다.
도 1은 본 개시의 일 실시예에 따른 정보 처리 시스템이 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법의 예시를 나타내는 도면이다.
도 2는 본 개시의 일 실시예에 따른 정보 처리 시스템의 내부 구성을 나타내는 블록도이다.
도 3은 본 개시의 일 실시예에 따른 프로세서의 내부 구성을 나타내는 블록도이다.
도 4는 본 개시의 일 실시예에 따른 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법의 예시를 나타내는 흐름도이다.
도 5는 본 개시의 일 실시예에 따른 프로그램의 명령에 대한 제1 중간표현을 생성하는 방법의 예시를 나타내는 도면이다.
도 6은 본 개시의 일 실시예에 따른 가속기에서 프로그램을 실행시키기 위한 제2 중간표현을 생성하는 방법의 예시를 나타내는 도면이다.
도 7은 본 개시의 일 실시예에 따른 제2 중간표현을 이용하여 가속기에서 프로그램을 실행시키는 방법의 예시를 나타내는 도면이다.
도 1은 본 개시의 일 실시예에 따른 정보 처리 시스템이 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법의 예시를 나타내는 도면이다.
도 2는 본 개시의 일 실시예에 따른 정보 처리 시스템의 내부 구성을 나타내는 블록도이다.
도 3은 본 개시의 일 실시예에 따른 프로세서의 내부 구성을 나타내는 블록도이다.
도 4는 본 개시의 일 실시예에 따른 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법의 예시를 나타내는 흐름도이다.
도 5는 본 개시의 일 실시예에 따른 프로그램의 명령에 대한 제1 중간표현을 생성하는 방법의 예시를 나타내는 도면이다.
도 6은 본 개시의 일 실시예에 따른 가속기에서 프로그램을 실행시키기 위한 제2 중간표현을 생성하는 방법의 예시를 나타내는 도면이다.
도 7은 본 개시의 일 실시예에 따른 제2 중간표현을 이용하여 가속기에서 프로그램을 실행시키는 방법의 예시를 나타내는 도면이다.
이하, 본 개시의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 상세히 설명한다. 다만, 이하의 설명에서는 본 개시의 요지를 불필요하게 흐릴 우려가 있는 경우, 널리 알려진 기능이나 구성에 관한 구체적 설명은 생략하기로 한다.
첨부된 도면에서, 동일하거나 대응하는 구성요소에는 동일한 참조부호가 부여되어 있다. 또한, 이하의 실시예들의 설명에 있어서, 동일하거나 대응되는 구성요소를 중복하여 기술하는 것이 생략될 수 있다. 그러나, 구성요소에 관한 기술이 생략되어도, 그러한 구성요소가 어떤 실시예에 포함되지 않는 것으로 의도되지는 않는다.
개시된 실시예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 개시는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 개시가 완전하도록 하고, 본 개시가 통상의 기술자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시예에 대해 구체적으로 설명하기로 한다. 본 명세서에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서, 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 명세서에서의 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다. 또한, 복수의 표현은 문맥상 명백하게 복수인 것으로 특정하지 않는 한, 단수의 표현을 포함한다. 명세서 전체에서 어떤 부분이 어떤 구성요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
또한, 명세서에서 사용되는 '모듈' 또는 '부'라는 용어는 소프트웨어 또는 하드웨어 구성요소를 의미하며, '모듈' 또는 '부'는 어떤 역할들을 수행한다. 그렇지만, '모듈' 또는 '부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '모듈' 또는 '부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서, '모듈' 또는 '부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 또는 변수들 중 적어도 하나를 포함할 수 있다. 구성요소들과 '모듈' 또는 '부'들은 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '모듈' 또는 '부'들로 결합되거나 추가적인 구성요소들과 '모듈' 또는 '부'들로 더 분리될 수 있다.
본 개시의 일 실시예에 따르면, '모듈' 또는 '부'는 프로세서 및 메모리로 구현될 수 있다. '프로세서'는 범용 프로세서, 중앙 처리 장치(CPU), 마이크로프로세서, 디지털 신호 프로세서(DSP), 제어기, 마이크로제어기, 상태 머신 등을 포함하도록 넓게 해석되어야 한다. 몇몇 환경에서, '프로세서'는 주문형 반도체(ASIC), 프로그램가능 로직 디바이스(PLD), 필드 프로그램가능 게이트 어레이(FPGA) 등을 지칭할 수도 있다. '프로세서'는, 예를 들어, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들의 조합, DSP 코어와 결합한 하나 이상의 마이크로프로세서들의 조합, 또는 임의의 다른 그러한 구성들의 조합과 같은 처리 디바이스들의 조합을 지칭할 수도 있다. 또한, '메모리'는 전자 정보를 저장 가능한 임의의 전자 컴포넌트를 포함하도록 넓게 해석되어야 한다. '메모리'는 임의 액세스 메모리(RAM), 판독-전용 메모리(ROM), 비-휘발성 임의 액세스 메모리(NVRAM), 프로그램가능 판독-전용 메모리(PROM), 소거-프로그램가능 판독 전용 메모리(EPROM), 전기적으로 소거가능 PROM(EEPROM), 플래쉬 메모리, 자기 또는 광학 데이터 저장장치, 레지스터들 등과 같은 프로세서-판독가능 매체의 다양한 유형들을 지칭할 수도 있다. 프로세서가 메모리로부터 정보를 판독하고/하거나 메모리에 정보를 기록할 수 있다면 메모리는 프로세서와 전자 통신 상태에 있다고 불린다. 프로세서에 집적된 메모리는 프로세서와 전자 통신 상태에 있다.
본 개시에서, '시스템'은 서버 장치와 클라우드 장치 중 적어도 하나의 장치를 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 시스템은 하나 이상의 서버 장치로 구성될 수 있다. 다른 예로서, 시스템은 하나 이상의 클라우드 장치로 구성될 수 있다. 또 다른 예로서, 시스템은 서버 장치와 클라우드 장치가 함께 구성되어 동작될 수 있다.
본 개시에서, '복수의 A의 각각' 또는 '복수의 A 각각'은 복수의 A에 포함된 모든 구성 요소의 각각을 지칭하거나, 복수의 A에 포함된 일부 구성 요소의 각각을 지칭할 수 있다.
본 개시에서, '명령' 또는 '명령에 대한 정보'는 프로그램에서 소프트웨어 구성 요소 간에 발생하는 연산, 함수 호출, 데이터 접근, 데이터 입출력, 데이터 전송, 메시지, 이벤트, 분기 등을 지칭할 수 있다.
본 개시에서, '후킹(hooking)'은 프로그램에서 소프트웨어 구성 요소 간에 발생하는 연산, 함수 호출, 데이터 접근, 데이터 입출력, 데이터 전송, 메시지, 이벤트, 분기 등을 중간에서 추출하는 명령, 방법이나 행위를 지칭할 수 있다.
본 개시에서, '중간표현'은 프로그램을 효율적으로 실행하기 위해 생성되는, 프로그램과 동일한 의미를 가지는 그래프 및/또는 이와 연관된 정보를 지칭할 수 있다. 일 실시예에서, 중간표현은 하나 이상의 노드 및 하나 이상의 엣지를 포함할 수 있다.
본 개시의 일부 실시예에서, '중간표현을 생성하는 것' 또는 '중간표현에 노드 또는 엣지를 추가하는 것'은 정보 처리 시스템의 메모리 등에 중간표현과 연관된 정보를 저장하는 것 또는 갱신하는 것을 포함할 수 있다.
도 1은 본 개시의 일 실시예에 따른 정보 처리 시스템(110)이 가속기(150)에서 실행되는 프로그램(120)에 대한 중간표현(130, 140)을 생성하는 방법의 예시를 나타내는 도면이다. 정보 처리 시스템(110)은 프로그램(120)으로부터 정보를 후킹하여 프로그램(120)과 동일한 의미를 갖는 제1 중간표현(130)을 생성할 수 있고, 제1 중간표현(130)을 하나 이상의 가속기(150)에서 프로그램을 실행가능한 제2 중간표현(140)으로 변환함으로써 프로그램(120)에 대응하는 제2 중간표현(140)을 하나 이상의 가속기(150)에서 실행할 수 있다. 예를 들어, 정보 처리 시스템(110)은 프로그램(120)으로부터 명령에 대한 정보를 후킹할 수 있다. 구체적 예로, 정보 처리 시스템(110)은 프로그램(120)에서 명령에 대한 정보를 후킹할 수 있다. 또한, 정보 처리 시스템(110)은 프로그램(120)에서 명령과 연관된 연산의 종류, 연산의 입출력 데이터에 대한 정보, 연산의 파라미터 등 연산에 대한 정보를 추출할 수 있다.
일 실시예에 따르면, 프로그램(120)은 데이터와 연산으로 이루어진 임의의 프로그램을 지칭할 수 있는데, 예를 들어, 딥 러닝 프로그램 등을 포함할 수 있다. 또한, 데이터는 (딥 러닝)프로그램을 구성할 수 있는 임의의 데이터 타입으로 구현될 수 있는데, 예를 들어, 텐서(Tensor) 타입의 데이터 등을 포함할 수 있다. 정보 처리 시스템(110)은 딥 러닝 프로그램에 포함된 텐서 타입의 데이터로부터 자료형, 각 차원의 크기 등에 대한 정보를 추출할 수 있다.
일 실시예에 따르면, 정보 처리 시스템(110)은 프로그램(120)으로부터 추출한 명령에 대한 정보를 이용하여 프로그램(120)에 대한 제1 중간표현(130)을 생성할 수 있다. 예를 들어, 정보 처리 시스템(110)은 프로그램(120)에서 명령에 대한 정보(예: 함수 호출)을 후킹하고, 명령에 대한 정보가 가속기(150)와 연관이 있는지 여부를 판정할 수 있다. 정보 처리 시스템(110)은 후킹된 명령에 대한 정보(예: 함수 호출)가 가속기(150)와 연관이 있다고 판정된 경우, 해당 명령에 대한 정보를 이용하여 제1 중간표현(130)을 생성할 수 있다. 여기서, 제1 중간표현(130)은 노드(nodes)와 엣지(edges)를 포함하는 그래프의 형태로 표현될 수 있다. 예를 들어, 프로그램(120)으로부터 추출된 명령과 연관된 데이터 및 연산은 노드로 표현될 수 있으며, 데이터와 연산의 입출력 관계는 엣지로 표현될 수 있다.
일 실시예에 따르면, 정보 처리 시스템(110)은 제1 중간표현(130)을 가속기(150)에 실행하기 적합한 제2 중간표현(140)으로 변환할 수 있다. 이 경우, 정보 처리 시스템(110)은 명령과 연관된 데이터가 하나 이상의 가속기에 저장되는 형태 및/또는 명령과 연관된 연산이 하나 이상의 가속기에서 의존성 없이 병렬적으로 수행될 수 있는지 여부 등을 고려하여 제2 중간표현(140)을 생성할 수 있다. 예를 들어, 정보 처리 시스템(110)은 제1 중간표현(130)에 포함된 특정 연산을 동일한 효과를 가지는 다른 연산으로 변환하여 제2 중간표현(140)에 추가할 수 있다. 또는, 정보 처리 시스템(110)은 명령과 연관된 새로운 연산을 추가할 수 있다. 여기서, 제2 중간표현(140)은 노드와 엣지를 포함하는 그래프의 형태로 표현될 수 있다.
상술한 바와 같이 프로그램(120)에 대한 제2 중간표현(140)을 구성하는 경우, 프로그램(120)의 명령을 순서대로 실행하는 대신 제2 중간표현(140)을 실행함으로써, 프로그램의 수정없이 프로그램을 복수의 가속기를 활용하여 실행시킬 수 있다.
도 2는 본 개시의 일 실시예에 따른 정보 처리 시스템(110)의 내부 구성을 나타내는 블록도이다. 정보 처리 시스템(110)은 메모리(210), 프로세서(220), 통신 모듈(230) 및 입출력 인터페이스(240)를 포함할 수 있다. 도 2에 도시된 바와 같이, 정보 처리 시스템(110)은 통신 모듈(230)을 이용하여 네트워크를 통해 정보 및/또는 데이터를 통신할 수 있도록 구성될 수 있다.
메모리(210)는 비-일시적인 임의의 컴퓨터 판독 가능한 기록매체를 포함할 수 있다. 일 실시예에 따르면, 메모리(210)는 RAM(random access memory), ROM(read only memory), 디스크 드라이브, SSD(solid state drive), 플래시 메모리(flash memory) 등과 같은 비소멸성 대용량 저장 장치(permanent mass storage device)를 포함할 수 있다. 다른 예로서, ROM, SSD, 플래시 메모리, 디스크 드라이브 등과 같은 비소멸성 대용량 저장 장치는 메모리와는 구분되는 별도의 영구 저장 장치로서 정보 처리 시스템(110)에 포함될 수 있다. 또한, 메모리(210)에는 운영체제와 적어도 하나의 프로그램 코드(예를 들어, 정보 처리 시스템(110)에 설치되어 구동되는 중간표현의 생성 및 변환 등을 위한 코드)가 저장될 수 있다.
이러한 소프트웨어 구성요소들은 메모리(210)와는 별도의 컴퓨터에서 판독 가능한 기록매체로부터 로딩될 수 있다. 이러한 별도의 컴퓨터에서 판독 가능한 기록매체는 이러한 정보 처리 시스템(110)에 직접 연결가능한 기록 매체를 포함할 수 있는데, 예를 들어, 플로피 드라이브, 디스크, 테이프, DVD/CD-ROM 드라이브, 메모리 카드 등의 컴퓨터에서 판독 가능한 기록매체를 포함할 수 있다. 다른 예로서, 소프트웨어 구성요소들은 컴퓨터에서 판독 가능한 기록매체가 아닌 통신 모듈(230)을 통해 메모리(210)에 로딩될 수도 있다. 예를 들어, 적어도 하나의 프로그램은 개발자들 또는 어플리케이션의 설치 파일을 배포하는 파일 배포 시스템이 통신 모듈(230)을 통해 제공하는 파일들에 의해 설치되는 컴퓨터 프로그램(예를 들어, 중간표현의 생성 및 변환 등을 위한 프로그램 등)에 기반하여 메모리(210)에 로딩될 수 있다.
프로세서(220)는 기본적인 산술, 로직 및 입출력 연산을 수행함으로써, 컴퓨터 프로그램의 명령을 처리하도록 구성될 수 있다. 명령은 메모리(210) 또는 통신 모듈(230)에 의해 사용자 단말(미도시) 또는 다른 외부 시스템으로 제공될 수 있다. 예를 들어, 프로세서(220)는 프로그램에서 명령에 대한 정보를 후킹하고, 후킹된 명령에 대한 정보가 가속기와 연관되어 있는지 여부를 판단한 다음, 명령에 대한 정보가 가속기와 연관되어 있다고 판정된 경우 명령에 대한 정보를 이용하여 제1 중간표현을 생성하고, 제1 중간표현을 이용하여 하나 이상의 가속기를 위한 프로그램에 대한 제2 중간표현을 생성할 수 있다.
통신 모듈(230)은 네트워크를 통해 사용자 단말(미도시)과 정보 처리 시스템(110)이 서로 통신하기 위한 구성 또는 기능을 제공할 수 있으며, 정보 처리 시스템(110)이 외부 시스템(일례로 별도의 클라우드 시스템 등)과 통신하기 위한 구성 또는 기능을 제공할 수 있다. 일례로, 정보 처리 시스템(110)의 프로세서(220)의 제어에 따라 제공되는 제어 신호, 명령, 데이터 등이 통신 모듈(230)과 네트워크를 거쳐 사용자 단말 및/또는 외부 시스템의 통신 모듈을 통해 사용자 단말 및/또는 외부 시스템으로 전송될 수 있다. 예를 들어, 사용자 단말 및/또는 외부 시스템은 정보 처리 시스템(110)으로부터 프로그램의 실행 결과 등을 전달받을 수 있다.
또한, 정보 처리 시스템(110)의 입출력 인터페이스(240)는 정보 처리 시스템(110)과 연결되거나 정보 처리 시스템(110)이 포함할 수 있는 입력 또는 출력을 위한 장치(미도시)와의 인터페이스를 위한 수단일 수 있다. 도 2에서는 입출력 인터페이스(240)가 프로세서(220)와 별도로 구성된 요소로서 도시되었으나, 이에 한정되지 않으며, 입출력 인터페이스(240)가 프로세서(220)에 포함되도록 구성될 수 있다. 정보 처리 시스템(110)은 도 2의 구성요소들보다 더 많은 구성요소들을 포함할 수 있다. 그러나, 대부분의 종래기술적 구성요소들을 명확하게 도시할 필요성은 없다.
정보 처리 시스템(110)의 프로세서(220)는 복수의 사용자 단말 및/또는 복수의 외부 시스템으로부터 수신된 정보 및/또는 데이터를 관리, 처리 및/또는 저장하도록 구성될 수 있다. 일 실시예에 따르면, 프로세서(220)는 사용자 단말 및/또는 외부 시스템으로부터 프로그램에서 명령에 대한 정보를 후킹할 수 있다. 이 경우, 프로세서(220)는 후킹된 명령에 대한 정보가 가속기와 연관되어 있는지 여부를 판단하고, 연관되어 있는 경우 명령에 대한 정보를 이용하여 제1 중간표현을 생성할 수 있다.
도 3은 본 개시의 일 실시예에 따른 프로세서(220)의 내부 구성을 나타내는 블록도이다. 도시된 바와 같이 프로세서(220)는 후킹 모듈(310), 중간표현 생성 모듈(320), 중간표현 변환 모듈(330) 및 중간표현 실행 모듈(340)을 포함할 수 있다. 도 3에서 도시된 프로세서(220)의 내부 구성은 예시일 뿐이며, 일부 실시예에서는 다르게 구현될 수 있다. 예를 들어, 프로세서(220)는 도시된 구성 외 다른 구성을 더 포함할 수 있으며, 도시된 구성의 적어도 일부가 생략될 수 있다. 또한, 도 3에서 프로세서(220)는 단일 프로세서인 것으로 도시되었으나 이에 한정되지 않으며, 복수의 프로세서로 구성될 수 있다. 또한, 도 3에서는 기능적인 측면에서 각 부를 나누어 도시하였으나, 이는 반드시 물리적으로 분리됨을 의미하지는 않는다.
일 실시예에 따르면, 후킹 모듈(310)은 프로그램에서 명령에 대한 정보를 후킹하여 후킹된 명령에 대한 정보가 가속기와 연관되어 있는지 여부를 판정할 수 있다. 여기서, 프로그램은 딥러닝 프레임워크를 이용하여 작성한 프로그램을 포함할 수 있다. 예를 들어, 후킹 모듈(310)은 프로그램으로부터 함수 호출을 후킹하고, 후킹된 함수 호출이 가속기(예: Graphics Processing Unit, GPU)와 연관이 있는지 여부를 판정할 수 있다. 후킹된 함수 호출이 가속기와 연관이 없는 것으로 판정된 경우, 후킹 모듈(310)은 해당 함수 호출을 프로그램(또는 딥러닝 프레임워크)로 반환할 수 있다. 예를 들어, 후킹된 함수 호출이 단순 유틸리티 함수에 해당하는 경우, 후킹 모듈(310)은 해당 함수 호출을 프로그램(또는 딥러닝 프레임워크)로 반환하여 해당 함수가 후킹되지 않은 것처럼 사용자에게 보이도록 할 수 있다. 반면, 후킹된 함수 호출이 가속기와 연관이 있는 것으로 판정된 경우, 후킹 모듈(310)은 함수에 포함된 입출력 데이터에 대한 정보 및 연산에 대한 정보를 중간표현 생성 모듈(320)에 전송할 수 있다. 이 때, 해당 함수에 대한 연산은 수행되지 않을 수 있다. 이 때, 후킹 모듈(310)은 함수에 대한 연산 결과와 동일한 인터페이스(예: 변수 또는 상수의 크기 정보, 변수 또는 상수의 자료형)로 생성된 더미 데이터(dummy data)를 프로그램(또는 딥러닝 프레임워크)로 반환하여 사용자에게 마치 연산이 실제로 수행된 것처럼 보이도록 할 수 있다.
일 실시예에 따르면, 중간표현 생성 모듈(320)은 명령에 포함된 입출력 데이터에 대한 정보 및 연산에 대한 정보를 이용하여 제1 중간표현을 생성할 수 있다. 여기서, 제1 중간표현은 데이터 및 연산을 나타내는 노드와 데이터와 연산의 입출력 관계를 나타내는 엣지를 포함하는 그래프의 형태로 표현될 수 있다. 중간표현에 저장된 노드에는 차원 정보, 자료형, 그레디언트(gradient) 필요 여부 등 데이터(예: 딥 러닝 프레임워크의 텐서)가 가지고 있는 정보가 저장될 수 있다.
일 실시예에 따르면, 중간표현 변환 모듈(330)은 제1 중간표현을 이용하여 하나 이상의 가속기에서 실행 가능한 제2 중간표현을 생성할 수 있다. 예를 들어, 중간표현 변환 모듈(330)은 제1 중간표현에 저장된 데이터가 복수의 가속기에 분산되어 저장되는 형태 및 제1 중간표현에 저장된 연산이 복수의 가속기에서 병렬화되어 수행되는 방식을 결정할 수 있다. 이를 기초로 중간표현 변환 모듈(330)은 제1 중간표현에 포함된 데이터 및 연산이 복수의 가속기에서 실행하기 적합하도록 변환하여 제2 중간표현을 생성할 수 있다. 여기서, 제2 중간표현은 데이터 및 연산을 나타내는 노드와 데이터와 연산의 입출력 관계를 나타내는 엣지를 포함하는 그래프의 형태로 표현될 수 있다. 또한, 제2 중간표현은 데이터가 복수의 가속기에 분산되어 저장되는 방식에 대한 정보가 저장될 수 있다. 추가적으로, 중간표현 변환 모듈(330)은 제1 중간표현에 저장된 복수의 연산을 하나의 연산으로 합치거나, 제1 중간표현에 저장된 불필요한 연산을 삭제하여 프로그램을 최적화할 수 있다.
일 실시예에 따르면, 중간표현 실행 모듈(340)은 제2 중간표현을 하나 이상의 가속기에서 실행할 수 있다. 여기서, 중간표현 실행 모듈(340)은 제1 중간표현 또는 제2 중간표현을 입력으로 받아 하나 이상의 가속기에 명령을 내려 연산을 수행하는 역할을 할 수 있다.
도 4는 본 개시의 일 실시예에 따른 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법(400)의 예시를 나타내는 흐름도이다. 일 실시예에 따르면, 방법(400)은 프로세서(예를 들어, 정보 처리 시스템의 프로세서)가 프로그램에서 명령에 대한 정보(예: 함수 호출)를 후킹함으로써 개시될 수 있다(S410). 여기서, 프로그램은 데이터 및 복수의 연산을 포함할 수 있으며, 예를 들어, 프로그램은 딥 러닝 프로그램을 포함할 수 있고, 데이터는 텐서 타입의 데이터를 포함할 수 있다.
그런 다음, 프로세서는 후킹된 명령에 대한 정보가 가속기와 연관되어 있는지 여부를 판정할 수 있다(S420). 일 실시예에서, 프로세서는 명령에 대한 정보가 가속기와 연관되어 있지 않다고 판정된 경우, 후킹된 명령에 대한 정보를 프로그램을 위한 프레임워크로 반환할 수 있다. 여기서, 프로그램을 위한 프레임워크는 PyTorch 프레임워크를 포함할 수 있다.
일 실시예에 따르면, 프로세서는 명령에 대한 정보가 가속기와 연관되어 있다고 판정된 경우, 명령에 포함된 입출력 데이터에 대한 정보 및 연산에 대한 정보를 이용하여 명령에 대한 제1 중간표현을 생성할 수 있다(S430). 일 실시예에 따르면, 중간표현은 프로그램을 효율적으로 실행하기 위해 생성되는, 프로그램과 동일한 의미를 가지는 그래프 및/또는 이와 연관된 정보를 지칭할 수 있다. 일 실시예에서, 중간표현은 복수의 데이터 노드, 복수의 연산 노드 및 복수의 데이터 노드와 복수의 연산 노드의 입출력 관계를 나타내는 복수의 엣지를 포함할 수 있다.
프로세서는 제1 중간표현을 이용하여 하나 이상의 가속기를 위한 상기 프로그램에 대한 제2 중간표현을 생성할 수 있다(S440). 예를 들어, 프로세서는 제1 중간표현에 포함된 복수의 데이터 노드, 하나 이상의 연산 노드 또는 복수의 엣지 중 적어도 하나를 변경함으로써 제2 중간표현을 생성할 수 있다. 다른 예에서, 프로세서는 제1 중간표현에 포함되지 않은 데이터 노드, 연산 노드 또는 엣지 중 적어도 하나를 추가함으로써, 제2 중간표현을 생성할 수 있다.
일 실시예에 따르면, 프로세서는 제1 중간표현에 저장된 데이터 노드가 하나 이상의 가속기에 저장되는 형태에 대한 정보를 제2 중간표현에 저장할 수 있다. 예를 들어, 프로세서는 제1 중간표현에 포함된 복수의 데이터 노드가 하나 이상의 가속기에 저장되는 형태를 결정할 수 있다. 또한, 프로세서는 제1 중간표현에 포함된 복수의 데이터 노드가 하나 이상의 가속기에 저장되는 형태에 대한 정보를 제1 중간표현에 포함된 복수의 데이터 노드에 대응되는 제2 중간표현에 포함된 복수의 데이터 노드에 저장할 수 있다.
일 실시예에 따르면, 프로그램에 대한 제2 중간표현은 하나 이상의 가속기에서 실행되는 연산에 대한 정보를 포함할 수 있다. 또한, 일 실시예에서 하나 이상의 가속기는 복수의 가속기를 포함하고, 프로그램에 대한 제2 중간표현은 복수의 가속기에서 실행되기 위한 병렬화 방식에 대한 정보를 포함할 수 있다.
이와 같은 구성을 통해, 딥 러닝 프로그램들을 수정 없이 하나 이상의 가속기를 활용해 실행시킬 수 있으므로, 복수의 가속기를 활용함으로써 단일 가속기를 활용하는 경우보다 더 빠른 프로그램의 실행을 기대할 수 있다.
도 5는 본 개시의 일 실시예에 따른 프로그램(510)의 명령에 대한 제1 중간표현(540)을 생성하는 방법의 예시를 나타내는 도면이다. 일 실시예에 따르면, 프로세서(예: 도 2의 프로세서(220) 등)는 프로그램(510)에서 명령에 대한 정보를 후킹하고, 명령에 포함된 정보를 이용하여 제1 중간표현(540)을 생성할 수 있다. 여기서, 프로그램은 딥 러닝 프로그램을 포함하고, 프로그램의 데이터는 텐서 타입의 데이터를 포함할 수 있다.
구체적으로, 프로세서는 후킹 모듈(520)을 이용하여 프로그램(510)에서 명령에 대한 정보를 후킹할 수 있다. 그 후, 프로세서는 후킹된 명령에 대한 정보가 가속기와 연관되어 있는지 여부를 판정할 수 있다. 명령에 대한 정보가 가속기와 연관되어 있다고 판정된 경우, 프로세서는 명령에 포함된 입출력 데이터에 대한 정보 및 연산에 대한 정보를 기초로 중간표현 생성 모듈(530)을 이용하여 명령에 대한 제1 중간표현(540)을 생성할 수 있다. 예를 들어, 프로세서는 명령에 대한 정보가 단순 유틸리티 함수와 연관된 정보인 경우, 가속기와 연관되어 있지 않다고 판정할 수 있다. 이 경우, 프로세서는 후킹된 명령에 대한 정보를 프로그램(또는 딥러닝 프레임워크)으로 반환할 수 있다. 반면, 프로세서는 명령에 대한 정보가 데이터 생성자(딥러닝 프로그램의 경우, 텐서 생성자) 및 연산과 연관된 명령과 연관된 정보 등인 경우, 가속기와 연관되어 있다고 판정할 수 있다. 이 경우, 프로세서는 후킹된 명령에 대한 정보에 포함된 입출력 데이터에 대한 정보 및 연산에 대한 정보를 기초로 중간표현을 생성할 수 있다.
예를 들어, 도시된 바와 같이, 프로그램(510)에서 'a, b= Tensor(), Tensor()'를 통해 텐서가 생성되면, 프로세서는 후킹 모듈(520)을 이용하여 프로그램(510)에서 가속기와 연관되어 있는 'a, b= Tensor(), Tensor()'와 같은 텐서 생성자를 후킹할 수 있다. 프로세서는 중간표현 생성 모듈(530)을 이용하여 텐서 'a' 및 'b'를 데이터 노드로 변환하여 제1 중간표현(540)에 저장할 수 있다. 그 후, 프로그램(510)에서 'c = a + b' 연산이 실행되면, 프로세서는 후킹 모듈(520)을 이용하여 덧셈('+') 연산자를 중간표현 생성 모듈(530)에 전달하고, 프로세서는 제1 중간표현(540)에 'add' 연산 노드 및 노드 사이의 입출력 관계를 나타내는 엣지를 추가할 수 있다. 그리고 나서, 프로그램(510)에서 'd = sum(c)' 연산이 실행되면, 프로세서는 후킹 모듈(520)을 이용하여 'sum' 연산자를 중간표현 생성 모듈(530)에 전달하고, 프로세서는 제1 중간표현(540)에 'sum' 연산 노드 및 노드 사이의 입출력 관계를 나타내는 엣지를 추가할 수 있다. 이 과정에서, 중간표현에 저장된 연산은 실제로 수행되지 않을 수 있다. 중간표현에 저장된 연산은 사용자가 프로그램을 통해 연산 결과 텐서인 'c' 및/또는 'd' 텐서의 값을 읽으려 할 때 중간표현에 저장된 연산이 중간표현 실행 모듈에 의해 실행될 수 있다.
도 6은 본 개시의 일 실시예에 따른 가속기에서 프로그램을 실행시키기 위한 제2 중간표현(630)을 생성하는 방법의 예시를 나타내는 도면이다. 일 실시예에 따르면, 프로세서(예: 도 2의 프로세서(220) 등)는 제1 중간표현(610)을 이용하여 하나 이상의 가속기에서 실행 가능한 프로그램에 대한 제2 중간표현(630)을 생성할 수 있다. 예를 들어, 프로세서는 중간표현 변환 모듈(620)을 이용하여 제1 중간표현(610)에 포함된 복수의 데이터 노드, 하나 이상의 연산 노드 또는 복수의 엣지 중 적어도 하나를 변경함으로써 제2 중간표현(630)을 생성할 수 있다.
일 실시예에서, 프로세서는 제1 중간표현(610)에 포함된 복수의 데이터 노드가 하나 이상의 가속기에 저장되는 형태를 결정할 수 있다. 또한, 프로세서는 제1 중간표현(610)에 포함된 복수의 데이터 노드가 하나 이상의 가속기에 저장되는 형태에 대한 정보를 제1 중간표현에 포함된 복수의 데이터 노드에 대응되는 제2 중간표현(630)에 저장할 수 있다. 추가적으로, 프로세서는 프로그램에 대한 제2 중간표현(630)은 복수의 가속기에서 실행되기 위한 병렬화 방식에 대한 정보를 포함할 수 있다.
예를 들어, 프로세서는 제1 중간표현(610)의 'add' 연산에 대해 하나 이상의 가속기에 저장되는 형태를 결정할 수 있다. 'add' 연산은 텐서의 각 원소에 대해 독립적으로 적용되는 연산에 해당하므로, 중간표현 변환 모듈(620)은 제1 중간표현의 'add' 연산에 대해 입출력 데이터인 'a', 'b', 'c' 텐서를 복수의 가속기의 각각에 동일한 크기만큼 나누어 저장하고, 'add' 연산과 복수의 가속기의 각각이 병렬적으로 실행되도록 하는 병렬화 방식에 대한 정보를 제2 중간표현(630)에 저장할 수 있다.
다른 예를 들어, 프로세서는 제1 중간표현(610)의 'sum' 연산에 대해 하나 이상의 가속기에 저장되는 형태를 결정할 수 있다. 'sum' 연산은 텐서의 모든 연산을 합하는 연산으로, 해당 연산의 결과 텐서는 하나의 스칼라 값을 가지게 되므로 복수의 GPU에 나누어 저장될 수 없다. 따라서, 중간표현 변환 모듈(620)은 'sum' 연산의 결과 텐서인 'd' 텐서가 여러 GPU에 나누어 저장되지 않도록 하는 정보를 제2 중간표현(630)에 저장할 수 있다.
일 실시예에서, 프로세서는 제1 중간표현(610)에 포함된 복수의 데이터 노드, 하나 이상의 연산 노드 또는 복수의 엣지 중 적어도 하나를 변경함으로써 제2 중간표현(630)을 생성할 수 있다. 예를 들어, 도시된 바와 같이, 프로세서는 중간표현 변환 모듈(620)을 이용하여 'sum' 연산을 여러 GPU에 나뉘어 있는 정보를 합치는 과정을 포함하는 'ReduceSum' 연산으로 변경함으로써 제2 중간표현(630)을 생성할 수 있다.
도 7은 본 개시의 일 실시예에 따른 제2 중간표현을 이용하여 가속기에서 프로그램을 실행시키는 방법의 예시를 나타내는 도면이다. 일 실시예에 따르면, 프로세서(예: 도 2의 프로세서(220) 등)는 제2 중간표현(710)을 중간표현 실행 모듈(720)에 입력하여 제2 중간표현(710)을 하나 이상의 가속기(730)를 통해 실행할 수 있다. 여기서, 프로그램에 대한 제2 중간표현은 하나 이상의 가속기(730)에서 실행되는 연산에 대한 정보를 포함할 수 있다. 여기서, 하나 이상의 가속기(730)는 그래픽 처리 유닛(Graphics Processing Unit, GPU)를 포함할 수 있다.
제2 중간표현(710)의 연산들은 하나 이상의 가속기(730)에서 바로 실행하는 있는 형태로 구성되어 있기 때문에, 중간표현 실행 모듈(720)은 제2 중간표현(710)의 연산을 적절한 순서, 즉 중간표현 내 그래프의 위상 정렬 순서로 하나 이상의 가속기(730)의 각각에 명령을 전달함으로써 프로그램을 실행할 수 있다.
상술한 방법은 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램으로 제공될 수 있다. 매체는 컴퓨터로 실행 가능한 프로그램을 계속 저장하거나, 실행 또는 다운로드를 위해 임시 저장하는 것일 수도 있다. 또한, 매체는 단일 또는 수개 하드웨어가 결합된 형태의 다양한 기록수단 또는 저장수단일 수 있는데, 어떤 컴퓨터 시스템에 직접 접속되는 매체에 한정되지 않고, 네트워크 상에 분산 존재하는 것일 수도 있다. 매체의 예시로는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM 및 DVD 와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical medium), 및 ROM, RAM, 플래시 메모리 등을 포함하여 프로그램 명령어가 저장되도록 구성된 것이 있을 수 있다. 또한, 다른 매체의 예시로, 애플리케이션을 유통하는 앱 스토어나 기타 다양한 소프트웨어를 공급 내지 유통하는 사이트, 서버 등에서 관리하는 기록매체 내지 저장매체도 들 수 있다.
본 개시의 방법, 동작 또는 기법들은 다양한 수단에 의해 구현될 수도 있다. 예를 들어, 이러한 기법들은 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수도 있다. 본원의 개시와 연계하여 설명된 다양한 예시적인 논리적 블록들, 모듈들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양자의 조합들로 구현될 수도 있음을 통상의 기술자들은 이해할 것이다. 하드웨어 및 소프트웨어의 이러한 상호 대체를 명확하게 설명하기 위해, 다양한 예시적인 구성요소들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능적 관점에서 일반적으로 위에서 설명되었다. 그러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지의 여부는, 특정 애플리케이션 및 전체 시스템에 부과되는 설계 요구사항들에 따라 달라진다. 통상의 기술자들은 각각의 특정 애플리케이션을 위해 다양한 방식들로 설명된 기능을 구현할 수도 있으나, 그러한 구현들은 본 개시의 범위로부터 벗어나게 하는 것으로 해석되어서는 안된다.
하드웨어 구현에서, 기법들을 수행하는 데 이용되는 프로세싱 유닛들은, 하나 이상의 ASIC들, DSP들, 디지털 신호 프로세싱 디바이스들(digital signal processing devices; DSPD들), 프로그램가능 논리 디바이스들(programmable logic devices; PLD들), 필드 프로그램가능 게이트 어레이들(field programmable gate arrays; FPGA들), 프로세서들, 제어기들, 마이크로제어기들, 마이크로프로세서들, 전자 디바이스들, 본 개시에 설명된 기능들을 수행하도록 설계된 다른 전자 유닛들, 컴퓨터, 또는 이들의 조합 내에서 구현될 수도 있다.
따라서, 본 개시와 연계하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 범용 프로세서, DSP, ASIC, FPGA나 다른 프로그램 가능 논리 디바이스, 이산 게이트나 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본원에 설명된 기능들을 수행하도록 설계된 것들의 임의의 조합으로 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한, 컴퓨팅 디바이스들의 조합, 예를 들면, DSP와 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 연계한 하나 이상의 마이크로프로세서들, 또는 임의의 다른 구성의 조합으로서 구현될 수도 있다.
펌웨어 및/또는 소프트웨어 구현에 있어서, 기법들은 랜덤 액세스 메모리(random access memory; RAM), 판독 전용 메모리(read-only memory; ROM), 비휘발성 RAM(non-volatile random access memory; NVRAM), PROM(programmable read-only memory), EPROM(erasable programmable read-only memory), EEPROM(electrically erasable PROM), 플래시 메모리, 컴팩트 디스크(compact disc; CD), 자기 또는 광학 데이터 스토리지 디바이스 등과 같은 컴퓨터 판독가능 매체 상에 저장된 명령들로서 구현될 수도 있다. 명령들은 하나 이상의 프로세서들에 의해 실행 가능할 수도 있고, 프로세서(들)로 하여금 본 개시에 설명된 기능의 특정 양태들을 수행하게 할 수도 있다.
이상 설명된 실시예들이 하나 이상의 독립형 컴퓨터 시스템에서 현재 개시된 주제의 양태들을 활용하는 것으로 기술되었으나, 본 개시는 이에 한정되지 않고, 네트워크나 분산 컴퓨팅 환경과 같은 임의의 컴퓨팅 환경과 연계하여 구현될 수도 있다. 또 나아가, 본 개시에서 주제의 양상들은 복수의 프로세싱 칩들이나 장치들에서 구현될 수도 있고, 스토리지는 복수의 장치들에 걸쳐 유사하게 영향을 받게 될 수도 있다. 이러한 장치들은 PC들, 네트워크 서버들, 및 휴대용 장치들을 포함할 수도 있다.
본 명세서에서는 본 개시가 일부 실시예들과 관련하여 설명되었지만, 본 개시의 발명이 속하는 기술분야의 통상의 기술자가 이해할 수 있는 본 개시의 범위를 벗어나지 않는 범위에서 다양한 변형 및 변경이 이루어질 수 있다. 또한, 그러한 변형 및 변경은 본 명세서에 첨부된 특허청구의 범위 내에 속하는 것으로 생각되어야 한다.
110: 정보 처리 시스템
120: 프로그램
130: 제1 중간표현
140: 제2 중간표현
150: 가속기
120: 프로그램
130: 제1 중간표현
140: 제2 중간표현
150: 가속기
Claims (10)
- 적어도 하나의 프로세서에 의해 수행되는, 가속기(accelerator)에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법에 있어서,
프로그램에서 명령에 대한 정보를 후킹(hooking)하는 단계;
상기 후킹된 명령에 대한 정보가 가속기와 연관되어 있는지 여부를 판정하는 단계;
상기 명령에 대한 정보가 가속기와 연관되어 있다고 판정된 경우, 상기 명령에 포함된 입출력 데이터에 대한 정보 및 연산에 대한 정보를 이용하여 상기 명령에 대한 제1 중간표현을 생성하는 단계; 및
상기 제1 중간표현을 이용하여 하나 이상의 가속기를 위한 상기 프로그램에 대한 제2 중간표현을 생성하는 단계를 포함하고,
상기 제1 중간표현 및 상기 제2 중간표현은 복수의 데이터 노드(nodes), 하나 이상의 연산 노드 및 상기 복수의 데이터 노드와 상기 하나 이상의 연산 노드의 입출력 관계를 나타내는 복수의 엣지(edges)를 포함하고,
상기 제1 중간표현을 이용하여 하나 이상의 가속기를 위한 상기 프로그램에 대한 제2 중간표현을 생성하는 단계는,
상기 제1 중간표현에 포함된 복수의 데이터 노드가 상기 하나 이상의 가속기에 저장되는 형태를 결정하는 단계 - 상기 하나 이상의 가속기에 저장되는 형태는 분산 형태 또는 병합 형태를 포함함 - ; 및
상기 제1 중간표현에 포함된 복수의 데이터 노드가 상기 하나 이상의 가속기에 저장되는 형태에 대한 정보를 상기 제1 중간표현에 포함된 복수의 데이터 노드에 대응되는 제2 중간표현에 저장하는 단계
를 포함하고,
상기 제1 중간표현을 이용하여 하나 이상의 가속기를 위한 상기 프로그램에 대한 제2 중간표현을 생성하는 단계는,
상기 하나 이상의 가속기에 저장되는 형태에 대한 정보를 기초로, 상기 제1 중간표현에 포함된 복수의 데이터 노드, 하나 이상의 연산 노드 또는 복수의 엣지 중 적어도 하나를 변경함으로써, 제2 중간표현을 생성하는 단계
를 더 포함하고,
상기 제1 중간표현에 포함된 복수의 데이터 노드, 하나 이상의 연산 노드 또는 복수의 엣지 중 적어도 하나를 변경함으로써, 제2 중간표현을 생성하는 단계는,
상기 제1 중간표현에 포함된 복수의 데이터 노드 중 일부에 대한 상기 하나 이상의 가속기에 저장되는 형태가 분산 형태이고 상기 제1 중간표현에 포함된 복수의 데이터 노드 중 일부의 후속 데이터 노드에 대한 상기 하나 이상의 가속기에 저장되는 형태가 병합 형태인 경우, 상기 후속 데이터 노드와 연관된 연산 노드를 분산 형태의 정보를 합쳐 병합 병태로 변경하는 연산 노드로 변경함으로써, 제2 중간표현을 생성하는 단계를 포함하고,
상기 제1 중간표현 및 상기 제2 중간표현은, 상기 프로그램에서 상기 명령에 대한 정보와 연관된 연산 결과를 호출하는 요청에 응답하여 실행되는,
프로그램에 대한 중간표현을 생성하는 방법. - 제1항에 있어서,
상기 프로그램은 딥 러닝(deep learning) 프로그램을 포함하고,
상기 프로그램의 데이터는 텐서(tensor) 타입의 데이터를 포함하는,
프로그램에 대한 중간표현을 생성하는 방법. - 제1항에 있어서,
상기 명령에 대한 정보가 상기 가속기와 연관되어 있지 않다고 판정된 경우, 상기 후킹된 명령에 대한 정보를 상기 프로그램으로 반환하는 단계
를 더 포함하는, 프로그램에 대한 중간표현을 생성하는 방법. - 삭제
- 삭제
- 제1항에 있어서,
상기 제1 중간표현을 이용하여 하나 이상의 가속기를 위한 상기 프로그램에 대한 제2 중간표현을 생성하는 단계는,
상기 제1 중간표현에 포함되지 않은 데이터 노드, 연산 노드 또는 엣지 중 적어도 하나를 추가함으로써, 제2 중간표현을 생성하는 단계
를 포함하는, 프로그램에 대한 중간표현을 생성하는 방법. - 제1항에 있어서,
상기 하나 이상의 가속기는 복수의 가속기를 포함하고,
상기 프로그램에 대한 제2 중간표현은 상기 복수의 가속기에서 실행되기 위한 병렬화 방식에 대한 정보를 포함하는, 프로그램에 대한 중간표현을 생성하는 방법. - 제1항에 있어서,
상기 프로그램에 대한 제2 중간표현은 상기 하나 이상의 가속기에서 실행되는 연산에 대한 정보를 포함하는, 프로그램에 대한 중간표현을 생성하는 방법. - 제1항 내지 제3항 및 제6항 내지 제8항 중 어느 한 항에 따른 방법을 컴퓨터에서 실행하기 위해 컴퓨터 판독 가능한 기록 매체에 저장된 컴퓨터 프로그램.
- 정보 처리 시스템으로서,
메모리; 및
상기 메모리와 연결되고, 상기 메모리에 포함된 컴퓨터 판독 가능한 적어도 하나의 프로그램을 실행하도록 구성된 적어도 하나의 프로세서
를 포함하고,
상기 적어도 하나의 프로그램은,
프로그램에서 명령에 대한 정보를 후킹하고,
상기 후킹된 명령에 대한 정보가 가속기와 연관되어 있는지 여부를 판정하고,
상기 명령에 대한 정보가 가속기와 연관되어 있다고 판정된 경우, 상기 명령에 포함된 입출력 데이터에 대한 정보 및 연산에 대한 정보를 이용하여 상기 명령에 대한 제1 중간표현을 생성하고,
상기 제1 중간표현을 이용하여 하나 이상의 가속기를 위한 상기 프로그램에 대한 제2 중간표현을 생성하기 위한 명령어들을 포함하고,
상기 제1 중간표현 및 상기 제2 중간표현은 복수의 데이터 노드, 하나 이상의 연산 노드 및 상기 복수의 데이터 노드와 상기 하나 이상의 연산 노드의 입출력 관계를 나타내는 복수의 엣지를 포함하고,
상기 제1 중간표현을 이용하여 하나 이상의 가속기를 위한 상기 프로그램에 대한 제2 중간표현을 생성하는 것은,
상기 제1 중간표현에 포함된 복수의 데이터 노드가 상기 하나 이상의 가속기에 저장되는 형태를 결정하는 것 - 상기 하나 이상의 가속기에 저장되는 형태는 분산 형태 또는 병합 형태를 포함함 - ,
상기 제1 중간표현에 포함된 복수의 데이터 노드가 상기 하나 이상의 가속기에 저장되는 형태에 대한 정보를 상기 제1 중간표현에 포함된 복수의 데이터 노드에 대응되는 제2 중간표현에 저장하는 것을 포함하고,
상기 제1 중간표현을 이용하여 하나 이상의 가속기를 위한 상기 프로그램에 대한 제2 중간표현을 생성하는 것은,
상기 하나 이상의 가속기에 저장되는 형태에 대한 정보를 기초로, 상기 제1 중간표현에 포함된 복수의 데이터 노드, 하나 이상의 연산 노드 또는 복수의 엣지 중 적어도 하나를 변경함으로써, 제2 중간표현을 생성하는 것을 더 포함하고,
상기 제1 중간표현에 포함된 복수의 데이터 노드, 하나 이상의 연산 노드 또는 복수의 엣지 중 적어도 하나를 변경함으로써, 제2 중간표현을 생성하는 것은,
상기 제1 중간표현에 포함된 복수의 데이터 노드 중 일부에 대한 상기 하나 이상의 가속기에 저장되는 형태가 분산 형태이고, 상기 제1 중간표현에 포함된 복수의 데이터 노드 중 일부의 후속 데이터 노드에 대한 상기 하나 이상의 가속기에 저장되는 형태가 병합 형태인 경우, 상기 후속 데이터 노드와 연관된 연산 노드를 분산 형태의 정보를 합쳐 병합 병태로 변경하는 연산 노드로 변경함으로써, 제2 중간표현을 생성하는 것을 포함하고,
상기 제1 중간표현 및 상기 제2 중간표현은, 상기 프로그램에서 상기 명령에 대한 정보와 연관된 연산 결과를 호출하는 요청에 응답하여 실행되는, 정보 처리 시스템.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2022/008508 WO2022265413A1 (ko) | 2021-06-16 | 2022-06-15 | 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법 및 시스템 |
| KR1020220133271A KR20220168582A (ko) | 2021-06-16 | 2022-10-17 | 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법 및 시스템 |
| US18/533,041 US20240103877A1 (en) | 2021-06-16 | 2023-12-07 | Method and system for generating intermediate representation for program for execution on accelerator |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210077966 | 2021-06-16 | ||
| KR20210077966 | 2021-06-16 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220133271A Division KR20220168582A (ko) | 2021-06-16 | 2022-10-17 | 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법 및 시스템 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102457154B1 true KR102457154B1 (ko) | 2022-10-20 |
Family
ID=83804888
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220072640A KR102457154B1 (ko) | 2021-06-16 | 2022-06-15 | 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법 및 시스템 |
| KR1020220133271A KR20220168582A (ko) | 2021-06-16 | 2022-10-17 | 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법 및 시스템 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220133271A KR20220168582A (ko) | 2021-06-16 | 2022-10-17 | 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법 및 시스템 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240103877A1 (ko) |
| KR (2) | KR102457154B1 (ko) |
| WO (1) | WO2022265413A1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190042217A1 (en) * | 2017-12-27 | 2019-02-07 | Intel Corporation | Methods and apparatus to compile code to generate data flow code |
| US20210004252A1 (en) * | 2019-07-03 | 2021-01-07 | Vmware, Inc. | VIRTUALIZING HARDWARE COMPONENTS THAT IMPLEMENT Al APPLICATIONS |
| US10929748B1 (en) * | 2019-11-26 | 2021-02-23 | Mythic, Inc. | Systems and methods for implementing operational transformations for restricted computations of a mixed-signal integrated circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2401217B (en) * | 2003-05-02 | 2005-11-09 | Transitive Ltd | Improved architecture for generating intermediate representations for program code conversion |
| EP4024202A4 (en) * | 2019-09-18 | 2022-10-26 | Huawei Technologies Co., Ltd. | METHOD FOR CONSTRUCTING AN INTERMEDIATE REPRESENTATION, COMPILER AND SERVER |
-
2022
- 2022-06-15 WO PCT/KR2022/008508 patent/WO2022265413A1/ko unknown
- 2022-06-15 KR KR1020220072640A patent/KR102457154B1/ko active IP Right Grant
- 2022-10-17 KR KR1020220133271A patent/KR20220168582A/ko unknown
-
2023
- 2023-12-07 US US18/533,041 patent/US20240103877A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190042217A1 (en) * | 2017-12-27 | 2019-02-07 | Intel Corporation | Methods and apparatus to compile code to generate data flow code |
| US20210004252A1 (en) * | 2019-07-03 | 2021-01-07 | Vmware, Inc. | VIRTUALIZING HARDWARE COMPONENTS THAT IMPLEMENT Al APPLICATIONS |
| US10929748B1 (en) * | 2019-11-26 | 2021-02-23 | Mythic, Inc. | Systems and methods for implementing operational transformations for restricted computations of a mixed-signal integrated circuit |
Non-Patent Citations (2)
| Title |
|---|
| Amnon Geifman. Graph Compilers for Deep Learning: Definition, Pros & Cons, and Popular Examples. 2021.04.28.* * |
| MINGZHEN LI 외 9명. The Deep Learning Compiler: A Comprehensive Survey. 2020.08.28.* * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220168582A (ko) | 2022-12-23 |
| WO2022265413A1 (ko) | 2022-12-22 |
| US20240103877A1 (en) | 2024-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Gunarathne et al. | Scalable parallel computing on clouds using Twister4Azure iterative MapReduce | |
| JP2023052782A (ja) | ブロックチェーン上で高レベル演算を提供する方法及びシステム | |
| JP2019079508A5 (ko) | ||
| US20140351811A1 (en) | Datacenter application packages with hardware accelerators | |
| Barbierato et al. | Exploiting CloudSim in a multiformalism modeling approach for cloud based systems | |
| CN106462393A (zh) | 用于统一应用编程接口和模型的系统和方法 | |
| WO2020062086A1 (zh) | 选择处理器的方法和装置 | |
| US11288589B1 (en) | Quantum circuit modeling | |
| JP2018536227A5 (ko) | ||
| US9645802B2 (en) | Technique for grouping instructions into independent strands | |
| WO2020083050A1 (zh) | 一种数据流处理方法及相关设备 | |
| CN105493030A (zh) | 着色器函数链接图表 | |
| Agarwal et al. | Lessons learnt from the development of gis application on azure cloud platform | |
| CN111111201A (zh) | 一种基于游戏的技能创建方法、装置、服务器及介质 | |
| CN117546139A (zh) | 多线程处理器上的多线程踪迹的确定性重放 | |
| WO2020038376A1 (zh) | 统一地执行特征抽取的方法及系统 | |
| US10261766B2 (en) | Sloppy feedback loop compilation | |
| KR102490539B1 (ko) | 딥러닝을 위한 가속기용 프로그램 생성 방법 | |
| KR102457154B1 (ko) | 가속기에서 실행되는 프로그램에 대한 중간표현을 생성하는 방법 및 시스템 | |
| CN105573763A (zh) | 一种支持rtos的嵌入式系统建模方法 | |
| WO2016008317A1 (zh) | 数据处理方法和中心节点 | |
| CN113420520A (zh) | 集成电路装置设计仿真方法、装置、设备和可读存储介质 | |
| US20220326915A1 (en) | Method for generating program for use in accelerator for deep learning | |
| Diez Dolinski et al. | Distributed simulation of P systems by means of map-reduce: first steps with Hadoop and P-Lingua | |
| KR20160098794A (ko) | 디바이스 프로그램 구조 모델링 기반 골격코드 생성 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| GRNT | Written decision to grant |