KR102668680B1 - Deposition process monitoring method and device thereof, thin film transistor manufacturing method - Google Patents

Deposition process monitoring method and device thereof, thin film transistor manufacturing method Download PDF

Info

Publication number
KR102668680B1
KR102668680B1 KR1020190098200A KR20190098200A KR102668680B1 KR 102668680 B1 KR102668680 B1 KR 102668680B1 KR 1020190098200 A KR1020190098200 A KR 1020190098200A KR 20190098200 A KR20190098200 A KR 20190098200A KR 102668680 B1 KR102668680 B1 KR 102668680B1
Authority
KR
South Korea
Prior art keywords
deposition
hydrogen
amorphous silicon
amount
silicon layer
Prior art date
Application number
KR1020190098200A
Other languages
Korean (ko)
Other versions
KR20210019628A (en
Inventor
최정호
강성국
편원형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190098200A priority Critical patent/KR102668680B1/en
Publication of KR20210019628A publication Critical patent/KR20210019628A/en
Application granted granted Critical
Publication of KR102668680B1 publication Critical patent/KR102668680B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02592Microstructure amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

일 실시예에 따른 증착 공정 모니터링 장치는 설정된 증착 설비의 증착 변수 및 기 측정된 비정질 실리콘(a-Si)층의 수소량을 이용하여, 기계 학습을 통해 비정질 실리콘층의 수소량 예측 모델을 생성하는 예측 모델 생성부; 상기 수소량 예측 모델을 기초로, 실시간 측정된 증착 설비의 증착 변수에 따른 비정질 실리콘층의 수소량을 예측하는 예측부; 및 상기 예측된 수소량이 정상 범위에 해당하는지 판단하는 불량 판단부를 포함한다.The deposition process monitoring device according to one embodiment generates a model for predicting the amount of hydrogen in the amorphous silicon layer through machine learning using the deposition variables of the set deposition equipment and the previously measured amount of hydrogen in the amorphous silicon (a-Si) layer. Prediction model generation unit; A prediction unit that predicts the amount of hydrogen in the amorphous silicon layer according to the deposition variables of the deposition equipment measured in real time, based on the hydrogen amount prediction model; and a defect determination unit that determines whether the predicted amount of hydrogen falls within a normal range.

Description

증착 공정 모니터링 방법 및 장치, 박막 트랜지스터 제조 방법{DEPOSITION PROCESS MONITORING METHOD AND DEVICE THEREOF, THIN FILM TRANSISTOR MANUFACTURING METHOD}Deposition process monitoring method and device, thin film transistor manufacturing method {DEPOSITION PROCESS MONITORING METHOD AND DEVICE THEREOF, THIN FILM TRANSISTOR MANUFACTURING METHOD}

본 개시는 증착 공정 모니터링 방법 및 모니터링 장치 그리고 박막 트랜지스터 제조 방법에 관한 것이다.The present disclosure relates to a deposition process monitoring method and monitoring device and a thin film transistor manufacturing method.

유기 발광 표시 장치는 각각의 픽셀마다 픽셀 구동회로를 구비하며, 이 픽셀 구동회로는 실리콘을 이용한 박막 트랜지스터를 포함한다. 박막 트랜지스터를 구성하는 실리콘으로는 비정질 실리콘(a-Si) 또는 다결정질 실리콘(poly silicon)이 사용된다.The organic light emitting display device includes a pixel driving circuit for each pixel, and the pixel driving circuit includes a thin film transistor using silicon. Amorphous silicon (a-Si) or polycrystalline silicon (poly silicon) is used as the silicon that makes up the thin film transistor.

비정질 실리콘 박막 트랜지스터(amorphous silicon TFT: a-Si TFT)는 소스, 드레인 및 채널을 구성하는 반도체 활성층이 비정질 실리콘이기 때문에 낮은 전자 이동도를 갖는다. 이에 따라 최근에는 상기 비정질 실리콘 박막 트랜지스터를 다결정 실리콘 박막 트랜지스터(polycrystalline silicon TFT: poly-Si TFT)로 대체하는 경향으로 가고 있다.An amorphous silicon thin film transistor (a-Si TFT) has low electron mobility because the semiconductor active layer constituting the source, drain, and channel is amorphous silicon. Accordingly, there is a recent trend to replace the amorphous silicon thin film transistor with a polycrystalline silicon thin film transistor (polycrystalline silicon TFT: poly-Si TFT).

다결정 실리콘은 비정질 실리콘을 결정화함으로써 제작될 수 있으므로, 박막 트랜지스터 제조 공정은 기판에 비정질 실리콘을 증착함으로써 시작된다.Since polycrystalline silicon can be fabricated by crystallizing amorphous silicon, the thin film transistor manufacturing process begins by depositing amorphous silicon on a substrate.

그리고, 기판에 증착 공정이 제대로 이루어졌는지, 증착 공정이 끝난 후, 비정질 실리콘층의 파괴 분석에 의해 확인할 수 있다.In addition, whether the deposition process on the substrate was properly performed can be confirmed by destruction analysis of the amorphous silicon layer after the deposition process is completed.

실시예들은 박막 증착 공정에서 비정질 실리콘층의 파괴 분석 없이, 증착 공정 중 비정질 실리콘층의 상태를 확인하기 위한 것이다.The embodiments are intended to confirm the state of the amorphous silicon layer during the deposition process without analyzing the destruction of the amorphous silicon layer in the thin film deposition process.

일 실시예에 따른 증착 공정 모니터링 장치는 설정된 증착 설비의 증착 변수 및 기 측정된 비정질 실리콘(a-Si)층의 수소량을 이용하여, 기계 학습을 통해 비정질 실리콘층의 수소량 예측 모델을 생성하는 예측 모델 생성부; 상기 수소량 예측 모델을 기초로, 실시간 측정된 증착 설비의 증착 변수에 따른 비정질 실리콘층의 수소량을 예측하는 예측부; 및 상기 예측된 수소량이 정상 범위에 해당하는지 판단하는 불량 판단부를 포함한다.The deposition process monitoring device according to one embodiment generates a model for predicting the amount of hydrogen in the amorphous silicon layer through machine learning using the deposition variables of the set deposition equipment and the previously measured amount of hydrogen in the amorphous silicon (a-Si) layer. Prediction model generation unit; A prediction unit that predicts the amount of hydrogen in the amorphous silicon layer according to the deposition variables of the deposition equipment measured in real time, based on the hydrogen amount prediction model; and a defect determination unit that determines whether the predicted amount of hydrogen falls within a normal range.

상기 기 설정된 증착 설비의 증착 변수 및 상기 기 측정된 비정질 실리콘층의 수소량을 입력받는 입력부; 및 상기 증착 설비의 증착 변수를 실시간으로 수집하는 증착 변수 수집부를 더 포함할 수 있다.an input unit that receives the deposition parameters of the preset deposition equipment and the previously measured amount of hydrogen in the amorphous silicon layer; And it may further include a deposition variable collection unit that collects deposition variables of the deposition equipment in real time.

상기 입력부는 상기 기 설정된 증착 설비의 증착 변수 및 상기 기 측정된 비정질 실리콘층의 수소량을 상기 예측 모델 생성부에 제공할 수 있다.The input unit may provide the preset deposition parameters of the deposition equipment and the previously measured hydrogen amount of the amorphous silicon layer to the prediction model generator.

상기 증착 변수 수집부는 상기 수집된 증착 설비의 증착 변수를 상기 예측부에 제공할 수 있다.The deposition variable collection unit may provide the collected deposition variables of the deposition equipment to the prediction unit.

상기 불량 판단부는 상기 비정질 실리콘(a-Si)층의 수소량이 탈수소 공정 전 8 atm % 이하인 경우, 상기 비정질 실리콘층을 상기 정상 범위로 판단할 수 있다.If the amount of hydrogen in the amorphous silicon (a-Si) layer is 8 atm% or less before the dehydrogenation process, the defect determination unit may determine the amorphous silicon layer to be within the normal range.

상기 불량 판단부는 상기 비정질 실리콘(a-Si)층의 수소량이 탈수소 공정 후 3.0 atm % 이하인 경우, 상기 비정질 실리콘층을 상기 정상 범위로 판단할 수 있다.If the amount of hydrogen in the amorphous silicon (a-Si) layer is 3.0 atm% or less after the dehydrogenation process, the defect determination unit may determine the amorphous silicon layer to be within the normal range.

상기 불량 판단부에 따라 상기 비정질 실리콘층의 불량 또는 정상여부를 표시하는 표시부를 더 포함할 수 있다.It may further include a display unit that displays whether the amorphous silicon layer is defective or normal according to the defect determination unit.

상기 증착 설비의 증착 변수는 설비 서셉터(susceptor)의 온도, 아르곤(Ar), 실란(SiH4), 암모니아(NH3), 수소(H2), 아산화질소(N2O), 질소(N2)의 가스 유입량, 및 챔버 내부의 압력 및 온도 중 적어도 어느 하나에 해당할 수 있다.The deposition variables of the deposition equipment include the temperature of the equipment susceptor, argon (Ar), silane (SiH 4 ), ammonia (NH 3 ), hydrogen (H 2 ), nitrous oxide (N 2 O), and nitrogen (N 2 ) It may correspond to at least one of the gas inflow amount, and the pressure and temperature inside the chamber.

상기 기계 학습은 결정 트리(decision tree), 신경망(neural network), 지원 벡터 기계(SVM, Support Vector Machine) 중 적어도 어느 하나에 기반하여 이루어질 수 있다.The machine learning may be performed based on at least one of a decision tree, a neural network, and a support vector machine (SVM).

일 실시예에 따른 증착 공정 모니터링 방법은 기 설정된 증착 설비의 증착 변수 및 기 측정된 비정질 실리콘(a-Si)층의 수소량을 이용하여, 기계 학습을 통해 비정질 실리콘층의 수소량 예측 모델을 생성하는 단계; 상기 수소량 예측 모델을 기초로, 실시간 측정된 증착 설비의 증착 변수에 따른 비정질 실리콘층의 수소량을 예측하는 단계; 및 상기 예측된 수소량이 정상 범위에 해당하는지 판단하는 단계를 포함한다.The deposition process monitoring method according to one embodiment generates a model for predicting the amount of hydrogen in the amorphous silicon layer through machine learning using the deposition variables of the preset deposition equipment and the previously measured amount of hydrogen in the amorphous silicon (a-Si) layer. steps; Based on the hydrogen amount prediction model, predicting the amount of hydrogen in the amorphous silicon layer according to the deposition variables of the deposition equipment measured in real time; and determining whether the predicted amount of hydrogen falls within a normal range.

상기 실시간 측정된 증착 설비의 증착 변수에 따른 비정질 실리콘층의 수소량을 예측하는 단계에서, 상기 증착 설비의 증착 변수는 기판 위에 상기 비정질 실리콘층을 형성하는 단계 및 상기 비정질 실리콘층의 탈수소 공정 단계에서 실시간으로 측정될 수 있다.In the step of predicting the amount of hydrogen in the amorphous silicon layer according to the deposition variable of the deposition equipment measured in real time, the deposition variable of the deposition equipment is determined in the step of forming the amorphous silicon layer on the substrate and the dehydrogenation process step of the amorphous silicon layer. It can be measured in real time.

상기 예측된 수소량이 정상 범위에 해당하는지 판단하는 단계에서, 상기 탈수소 공정 전 상기 정상 범위는 비정질 실리콘(a-Si)층의 수소량이 8 atm % 이하에 해당할 수 있다.In the step of determining whether the predicted amount of hydrogen corresponds to the normal range, the normal range before the dehydrogenation process may correspond to the amount of hydrogen in the amorphous silicon (a-Si) layer of 8 atm % or less.

상기 예측된 수소량이 정상 범위에 해당하는지 판단하는 단계에서, 상기 탈수소 공정 후 상기 정상 범위는 비정질 실리콘(a-Si)층의 수소량이 3.0 atm % 이하에 해당할 수 있다.In the step of determining whether the predicted amount of hydrogen corresponds to the normal range, the normal range after the dehydrogenation process may correspond to the amount of hydrogen in the amorphous silicon (a-Si) layer of 3.0 atm % or less.

상기 예측된 수소량이 정상 범위에 해당하는지 판단하는 단계에서, 상기 정상 범위에 해당되면, 상기 비정질 실리콘을 다결정 실리콘으로 결정화하는 단계가 진행될 수 있다.In the step of determining whether the predicted hydrogen amount falls within the normal range, if it falls within the normal range, the step of crystallizing the amorphous silicon into polycrystalline silicon may proceed.

상기 예측된 수소량이 정상 범위에 해당하는지 판단하는 단계에서, 상기 정상 범위를 벗어나면, 상기 증착 설비의 PM(Preventive Maintenance)이 시행될 수 있다.In the step of determining whether the predicted amount of hydrogen is within the normal range, if it is outside the normal range, preventive maintenance (PM) of the deposition facility may be performed.

상기 증착 설비의 증착 변수는 설비 서셉터(susceptor)의 온도, 아르곤(Ar), 실란(SiH4), 암모니아(NH3), 수소(H2), 아산화질소(N2O), 질소(N2)의 가스 유입량, 및 챔버 내부의 압력 및 온도 중 적어도 어느 하나에 해당할 수 있다.The deposition variables of the deposition equipment include the temperature of the equipment susceptor, argon (Ar), silane (SiH 4 ), ammonia (NH 3 ), hydrogen (H 2 ), nitrous oxide (N 2 O), and nitrogen (N 2 ) It may correspond to at least one of the gas inflow amount, and the pressure and temperature inside the chamber.

상기 기계 학습은 결정 트리(decision tree), 신경망(neural network) 및 지원 벡터 기계(Support Vector Machine) 중 적어도 어느 하나에 기반하여 이루어질 수 있다.The machine learning may be based on at least one of a decision tree, a neural network, and a support vector machine.

일 실시예에 따른 박막 트랜지스터 제조 방법은 기판 위에 비정질 실리콘층을 증착 공정으로 형성하는 단계; 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계; 및 상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하는 단계를 포함하고, 상기 증착 공정의 증착 변수에 따른 상기 비정질 실리콘층의 수소량을 예측한다.A thin film transistor manufacturing method according to an embodiment includes forming an amorphous silicon layer on a substrate through a deposition process; Crystallizing the amorphous silicon layer into a polycrystalline silicon layer; And patterning the polycrystalline silicon layer to form a semiconductor layer, and predicting the amount of hydrogen in the amorphous silicon layer according to the deposition parameters of the deposition process.

상기 비정질 실리콘층을 형성한 후, 상기 비정질 실리콘층의 수소 농도를 낮추는 탈수소 공정을 하는 단계를 더 포함할 수 있다.After forming the amorphous silicon layer, a dehydrogenation process to lower the hydrogen concentration of the amorphous silicon layer may be further included.

상기 반도체층을 형성하고, 상기 반도체층 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 게이트 전극을 형성하는 단계; 상기 게이트 전극 위에 층간 절연막을 형성하고, 상기 반도체층의 소스 영역 및 드레인 영역을 노출시키는 오프닝을 형성하는 단계; 및 상기 소스 영역 및 상기 드레인 영역과 각각 연결되도록 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함할 수 있다.forming the semiconductor layer and forming a gate insulating film on the semiconductor layer; forming a gate electrode on the gate insulating film; forming an interlayer insulating film on the gate electrode and forming an opening to expose the source region and drain region of the semiconductor layer; and forming a source electrode and a drain electrode to be respectively connected to the source region and the drain region.

실시예들에 따르면, 박막 증착 공정에서 수소량 예측 모델을 통해 비정질 실리콘층의 수소량을 실시간으로 모니터링함으로써, 비정질 실리콘층의 불량을 방지할 수 있다.According to embodiments, defects in the amorphous silicon layer can be prevented by monitoring the amount of hydrogen in the amorphous silicon layer in real time through a hydrogen amount prediction model in the thin film deposition process.

즉, 박막 트랜지스터의 제조 공정 중 비정질 실리콘층의 불량을 사전에 확인함으로써, 박막 트랜지스터 제조 공정에 드는 시간을 단축할 수 있고, 비용을 절감할 수 있다.That is, by checking defects in the amorphous silicon layer in advance during the thin film transistor manufacturing process, the time required for the thin film transistor manufacturing process can be shortened and costs can be reduced.

도 1은 일 실시예에 따른 박막 트랜지스터의 제조 방법을 순서대로 도시한 것이다.
도 2는 일 실시예에 따른 증착 공정 모니터링 방법을 순서도로 도시한 것이다.
도 3은 일 실시예에 따른 증착 공정 모니터링 방법 중 수소량을 도출하기 위한 규칙을 설명하기 위한 개념도이다.
도 4는 일 실시예에 따른 증착 공정 모니터링 방법 중 증착 설비의 증착 변수에 따른 비정질 실리콘층의 불량 상태를 확인할 수 있는 모습을 예시적으로 도시한 것이다.
도 5는 일 실시예에 따른 증착 공정 모니터링 장치를 블록도로 도시한 것이다.
도 6은 일 실시예에 따른 증착 공정 중 증착 설비의 증착 변수들의 관계를 예시적으로 도시한 등고선도이다.
도 7은 일 실시예에 따른 증착 공정 모니터링 방법 중 증착 설비의 증착 변수에 따른 비정질 실리콘층의 불량 상태를 확인할 수 있는 모습을 예시적으로 도시한 것이다.
Figure 1 sequentially shows a method of manufacturing a thin film transistor according to an embodiment.
Figure 2 is a flowchart showing a deposition process monitoring method according to one embodiment.
FIG. 3 is a conceptual diagram illustrating a rule for deriving the amount of hydrogen in a deposition process monitoring method according to an embodiment.
FIG. 4 exemplarily illustrates a state in which a defective state of an amorphous silicon layer can be confirmed according to a deposition variable of a deposition facility among the deposition process monitoring methods according to an embodiment.
Figure 5 shows a block diagram of a deposition process monitoring device according to an embodiment.
FIG. 6 is a contour diagram illustrating the relationship between deposition variables of deposition equipment during a deposition process according to an embodiment.
FIG. 7 is an exemplary diagram illustrating the defective state of an amorphous silicon layer according to the deposition parameters of the deposition equipment during the deposition process monitoring method according to an embodiment.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.Hereinafter, with reference to the attached drawings, various embodiments of the present invention will be described in detail so that those skilled in the art can easily practice the present invention. The invention may be implemented in many different forms and is not limited to the embodiments described herein.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly explain the present invention, parts that are not relevant to the description are omitted, and identical or similar components are given the same reference numerals throughout the specification.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.In addition, the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of explanation, so the present invention is not necessarily limited to what is shown. In the drawing, the thickness is enlarged to clearly express various layers and regions. And in the drawings, for convenience of explanation, the thicknesses of some layers and regions are exaggerated.

또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.Additionally, when a part of a layer, membrane, region, plate, etc. is said to be “on” or “on” another part, this includes not only cases where it is “directly above” another part, but also cases where there is another part in between. . Conversely, when a part is said to be “right on top” of another part, it means that there is no other part in between. In addition, being “on” or “on” a reference part means being located above or below the reference part, and does not necessarily mean being located “above” or “on” the direction opposite to gravity. .

또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.In addition, throughout the specification, when a part is said to "include" a certain component, this means that it may further include other components rather than excluding other components, unless specifically stated to the contrary.

또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.In addition, throughout the specification, when referring to “on a plane,” this means when the target portion is viewed from above, and when referring to “in cross-section,” this means when a cross section of the target portion is cut vertically and viewed from the side.

이하에서는 박막 트랜지스터의 제조 방법에 대하여 먼저 간략히 살펴본다.Below, we will first briefly look at the manufacturing method of the thin film transistor.

도 1은 일 실시예에 따른 박막 트랜지스터의 제조 방법이다.1 shows a method of manufacturing a thin film transistor according to an embodiment.

도 1을 참고하면, (a) 단계는 유리 또는 플라스틱과 같은 기판(100)을 마련하고, 기판(100)을 세정하는 단계이다. (a) 단계는 기판 세정 단계라고도 한다. 기판(100) 위에 위치하는 잔막, 금속, 투명한 전도성 금속 등의 불순물을 제거하기 위해, 먼저 기판(100)을 세정한다. Referring to FIG. 1, step (a) is a step of preparing a substrate 100, such as glass or plastic, and cleaning the substrate 100. Step (a) is also called the substrate cleaning step. In order to remove impurities such as residual film, metal, and transparent conductive metal located on the substrate 100, the substrate 100 is first cleaned.

(b) 단계는 기판(100) 위에 버퍼층(110) 및 비정질 실리콘(amorphous silicon; a-Si)층(20)을 형성하는 단계이다. (b) 단계는 증착 단계라고도 한다. 버퍼층(110)은 평활성과 불순 원소의 침투를 차단하기 위한 것으로, 이산화 규소(SiO2) 또는 질소 산화물(SiNx)등을 포함할 수 있다. 비정질 실리콘층(20)은 화학적 기상 증착법(Chemical Vapor Deposition; CVD) 또는 물리적 기상 증착법(Physical Vapor Deposition; PVD)을 이용하여 증착될 수 있다. 본 실시예에서는 화학적 기상 증착법을 이용하며, 주로 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition; PECVD)을 사용한다. 또한, (b) 단계에서 비정질 실리콘층(20)을 형성할 때 또는 형성한 후에 탈수소 처리를 하여 수소의 농도를 낮추는 공정을 진행할 수 있다. 탈수소 공정은 도 1을 살펴본 후, 상세히 살펴본다.Step (b) is a step of forming a buffer layer 110 and an amorphous silicon (a-Si) layer 20 on the substrate 100. Step (b) is also called the deposition step. The buffer layer 110 is intended to provide smoothness and block the penetration of impurity elements, and may include silicon dioxide (SiO 2 ) or nitrogen oxide (SiNx). The amorphous silicon layer 20 may be deposited using chemical vapor deposition (CVD) or physical vapor deposition (PVD). In this embodiment, chemical vapor deposition is used, mainly plasma enhanced chemical vapor deposition (PECVD). Additionally, in step (b), a process of lowering the hydrogen concentration may be performed by performing dehydrogenation treatment when or after forming the amorphous silicon layer 20. The dehydrogenation process will be examined in detail after looking at Figure 1.

(c) 단계는 엑시머 레이저 어닐링법(Excimer Laser Annealing; ELA)을 이용하여 비정질 실리콘을 다결정 실리콘(Poly silicon)으로 결정화하는 단계이다. (c) 단계는 결정화 단계라고도 한다. 엑시머 레이저 어닐링법은 엑시머 레이저를 비정질 실리콘층(20)에 주사하여 매우 짧은 시간 동안 국부적으로 높은 온도를 가열하여 결정화하는 방법이다. 실시예에 따라, 비정질 실리콘을 다결정 실리콘으로 결정화할 때, 고상 결정화법(solid phase crystallization; SPC), 금속 유도 결정화법(metal induced crystallization; MIC) 또는 금속 유도 측면 결정화법(metal induced lateral crystallization; MILC)을 사용할 수 있다.Step (c) is a step of crystallizing amorphous silicon into polysilicon using excimer laser annealing (ELA). Step (c) is also called the crystallization step. The excimer laser annealing method is a method of crystallizing the amorphous silicon layer 20 by injecting an excimer laser into the amorphous silicon layer 20 and locally heating it to a high temperature for a very short time. Depending on the embodiment, when crystallizing amorphous silicon into polycrystalline silicon, solid phase crystallization (SPC), metal induced crystallization (MIC), or metal induced lateral crystallization (MILC) may be used. ) can be used.

(d) 단계는 다결정 실리콘층(30)을 패터닝 하여, 박막 트랜지스터의 반도체층(130)을 형성하는 단계이다. (d) 단계는 반도체층 형성 단계라고도 한다. 다결정 실리콘층(30) 위에 포토 레지스트를 도포하고, 포토 레지스트가 도포되지 않은 노출 영역을 노광한 후, 노광된 영역을 식각함으로써 반도체층(130)을 형성할 수 있다. 여기서, 반도체층(130)은 불순물이 도핑된 채널 영역(131), 불순물이 도핑되지 않은 소스 영역(132) 및 드레인 영역(133)을 포함한다. Step (d) is a step of patterning the polycrystalline silicon layer 30 to form the semiconductor layer 130 of the thin film transistor. Step (d) is also called the semiconductor layer formation step. The semiconductor layer 130 can be formed by applying photoresist on the polycrystalline silicon layer 30, exposing the exposed area where the photoresist is not applied, and then etching the exposed area. Here, the semiconductor layer 130 includes a channel region 131 doped with impurities, a source region 132 not doped with impurities, and a drain region 133.

(e) 단계는 반도체층(130)을 포함하는 기판 전면에 게이트 절연막(140)을 형성하는 단계이다. (e) 단계는 절연막 형성 단계라고도 한다. 게이트 절연막(140)은 산질화 규소(SiOx), 실리콘 질화물(SiNx) 또는 이들을 포함하는 이중층으로 형성될 수 있다.Step (e) is a step of forming the gate insulating film 140 on the entire surface of the substrate including the semiconductor layer 130. Step (e) is also called the insulating film formation step. The gate insulating film 140 may be formed of silicon oxynitride (SiO x ), silicon nitride (SiN x ), or a double layer containing these.

(f) 단계는 게이트 절연막(140) 위에 게이트 전극(121)을 형성하는 단계이다. (f) 단계는 게이트 전극 형성 단계라고도 한다. 게이트 전극(121)은 알루미늄(Al) 또는 구리(Cu) 등의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄이 적층된 다중층을 포함할 수 있다. 도 1에 구체적으로 도시되지 않았으나, 게이트 전극(121)은 게이트 전극용 금속층을 형성하고, 포토 리소그래피 및 식각 공정으로 게이트 전극용 금속층을 식각하여 반도체층(130)의 채널 영역(131)과 대응되는 부분에 형성될 수 있다. 이후, 반도체층(130)의 소스 영역(132) 및 드레인 영역(133)에 불순물이 포함된 이온 도핑 공정을 진행될 수 있다.Step (f) is a step of forming the gate electrode 121 on the gate insulating film 140. Step (f) is also called the gate electrode forming step. The gate electrode 121 may include a single layer of aluminum (Al) or copper (Cu), or a multiple layer of aluminum stacked on a chromium (Cr) or molybdenum (Mo) alloy. Although not specifically shown in FIG. 1, the gate electrode 121 is formed by forming a metal layer for the gate electrode, and etching the metal layer for the gate electrode through a photolithography and etching process to form a metal layer corresponding to the channel region 131 of the semiconductor layer 130. It can be formed in part. Thereafter, an ion doping process containing impurities may be performed in the source region 132 and drain region 133 of the semiconductor layer 130.

(g) 단계는 게이트 전극(121) 및 게이트 절연막(140)을 세정하는 단계이다. (g) 단계는 전극 및 절연막 세정 단계라고도 한다.Step (g) is a step of cleaning the gate electrode 121 and the gate insulating film 140. Step (g) is also called the electrode and insulating film cleaning step.

(h) 단계는 게이트 전극(121)을 포함하는 기판(100) 전면에 층간 절연막(150)을 형성하고, 층간 절연막(150) 및 게이트 절연막(140)을 식각하여 반도체층(130)의 소스 영역(132) 및 드레인 영역(133)을 노출시키는 오프닝(45)을 형성하는 단계이다. (h) 단계는 오프닝 형성 단계라고도 한다. 층간 절연막(150)은 산질화 규소(SiOX), 실리콘 질화물(SiNx) 또는 이들을 포함하는 다중층으로 형성될 수 있다. (h) 단계에서는 오프닝(45) 형성 단계 이후에, 반도체층(130)에 생긴 손상을 제거하기 위하여 기판(100)을 가열하는 열처리(annealing) 공정을 진행할 수 있다.In step (h), an interlayer insulating film 150 is formed on the entire surface of the substrate 100 including the gate electrode 121, and the interlayer insulating film 150 and the gate insulating film 140 are etched to form the source region of the semiconductor layer 130. This is the step of forming an opening 45 that exposes 132 and drain region 133. Step (h) is also called the opening formation step. The interlayer insulating film 150 may be formed of silicon oxynitride (SiOX), silicon nitride (SiNx), or a multilayer containing these. In step (h), after forming the opening 45, an annealing process may be performed to heat the substrate 100 to remove damage to the semiconductor layer 130.

(i) 단계는 오프닝(45)에 소스 영역(132) 및 드레인 영역(133)과 각각 연결되도록 소스 전극(152) 및 드레인 전극(153)을 형성하는 단계이다. (i) 단계는 소스 드레인 전극 형성 단계라고도 한다. 소스 전극(152) 및 드레인 전극(153)은 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 몰리브덴텅스텐(MoW), 알루미늄(Al), 알루미늄-네오디뮴(Al-Nd), 티타늄(Ti), 질화티타늄(TiN), 구리(Cu), 몰리브덴 합금(Mo alloy), 알루미늄 합금(Al alloy), 및 구리 합금(Cu alloy) 중에서 선택되는 어느 하나로 이루어질 수 있다. 이로써, 박막 트랜지스터는 전술한 반도체층(130), 게이트 전극(121), 소스 전극(152) 및 드레인 전극(153)을 포함하여, 하나의 소자로 구현될 수 있다.Step (i) is a step of forming the source electrode 152 and the drain electrode 153 in the opening 45 to be connected to the source region 132 and the drain region 133, respectively. Step (i) is also called the source-drain electrode forming step. The source electrode 152 and the drain electrode 153 are made of molybdenum (Mo), chromium (Cr), tungsten (W), molybdenum tungsten (MoW), aluminum (Al), aluminum-neodymium (Al-Nd), and titanium (Ti). ), titanium nitride (TiN), copper (Cu), molybdenum alloy (Mo alloy), aluminum alloy (Al alloy), and copper alloy (Cu alloy). Accordingly, the thin film transistor can be implemented as one device, including the semiconductor layer 130, gate electrode 121, source electrode 152, and drain electrode 153 described above.

(j) 단계는 소스 전극(152) 및 드레인 전극(153)을 포함하는 기판(100) 전면에 보호막(160)을 형성하고, 보호막(160)을 식각하여 소스 전극(152) 또는 드레인 전극(153)을 노출시키는 오프닝(65)을 형성하는 단계이다. (j) 단계는 보호막 형성 단계라고도 한다. 여기서, 보호막(160)은 무기막인 산질화 규소(SiOX), 실리콘 질화물(SiNx) 또는 유기막인 폴리이마이드(Polymide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 중에서 선택되는 어느 하나로 이루어질 수 있다. 또한 무기막과 유기막의 적층구조로 이루어질 수도 있다.In step (j), a protective film 160 is formed on the entire surface of the substrate 100 including the source electrode 152 and the drain electrode 153, and the protective film 160 is etched to form the source electrode 152 or the drain electrode 153. ) is the step of forming an opening 65 that exposes. Step (j) is also called the protective film formation step. Here, the protective film 160 is selected from silicon oxynitride (SiOX), silicon nitride (SiNx), which is an inorganic film, or polyimide, benzocyclobutene series resin, and acrylate, which are organic films. It can be done in any one way. Additionally, it may be composed of a layered structure of an inorganic film and an organic film.

(k) 단계는 오프닝(65)에 소스 전극(152) 또는 드레인 전극(153)과 연결되도록 애노드(191)를 형성하는 단계이다. (k) 단계는 애노드 형성 단계라고도 한다. 애노드(191)는 ITO, IZO 또는 ITZO 중에서 어느 하나로 이루어진 투명 도전막으로 이루어질 수 있다.Step (k) is a step of forming the anode 191 in the opening 65 to be connected to the source electrode 152 or the drain electrode 153. Step (k) is also called the anode formation step. The anode 191 may be made of a transparent conductive film made of any one of ITO, IZO, or ITZO.

(l) 단계는 보호막(160) 및 애노드(191) 위에 애노드(191)의 표면 일부를 노출시키는 개구부(85)를 갖는 격벽(370)을 형성하는 단계이다. (ㅣ) 단계는 격벽 형성 단계라고도 한다. 도 1에는 도시되지 않았으나, 노출된 애노드(191) 위에 유기 발광층(미도시)이 형성되고, 유기 발광층 및 격벽(370) 위에는 캐소드(미도시)가 형성될 수 있다. 여기서, 유기 발광층은 정공 주입층, 정공 수송층, 정공 억제층, 전자 주입층 및 전자 수송층으로 이루어진 군에서 선택되는 하나 또는 복수의 층을 포함할 수 있다. 애노드, 유기 발광층 및 캐소드는 하나의 유기 발광 소자(OLED)를 구성한다.Step (l) is a step of forming a partition wall 370 having an opening 85 exposing a portion of the surface of the anode 191 on the protective film 160 and the anode 191. The (ㅣ) stage is also called the partition formation stage. Although not shown in FIG. 1, an organic emission layer (not shown) may be formed on the exposed anode 191, and a cathode (not shown) may be formed on the organic emission layer and the partition wall 370. Here, the organic light-emitting layer may include one or more layers selected from the group consisting of a hole injection layer, a hole transport layer, a hole suppression layer, an electron injection layer, and an electron transport layer. The anode, organic light-emitting layer, and cathode constitute one organic light-emitting device (OLED).

이상에서는 일 실시예에 따른 박막 트랜지스터의 제조 방법에 대하여 살펴보았다. In the above, we looked at a method of manufacturing a thin film transistor according to an embodiment.

본 발명은 비정질 실리콘층(20)의 증착 시 발생될 수 있는 박막 트랜지스터 소자의 불량을 증착 공정 중에 예측하기 위한 것인바, 이하에서는 도 1의 (b) 단계에서 언급한 탈수소 공정에 대하여 상세히 살펴본다.The present invention is intended to predict defects in thin film transistor elements that may occur during the deposition of the amorphous silicon layer 20 during the deposition process. Hereinafter, the dehydrogenation process mentioned in step (b) of FIG. 1 will be examined in detail. .

(b) 단계에서는 기판(100) 위에 비정질 실리콘층(20)을 형성할 때 또는 형성한 후에 탈수소 처리를 하여 수소의 농도를 낮추는 공정을 진행할 수 있다.In step (b), a process of lowering the hydrogen concentration may be performed by performing dehydrogenation treatment when or after forming the amorphous silicon layer 20 on the substrate 100.

구체적으로, 플라즈마 화학 기상 증착법은 실란(SiH4)을 원료 기체로 사용하므로, 비정질 실리콘층(20) 내에는 다량의 수소가 포함될 수 있다. 만약, 비정질 실리콘층(20) 내에 수소를 제거하지 않은 채, 비정질 실리콘층(20)을 결정화하는 경우, 수소는 다결정 실리콘층(30)의 표면을 거칠게 만들 수 있다.Specifically, since the plasma chemical vapor deposition method uses silane (SiH4) as a raw material gas, a large amount of hydrogen may be contained in the amorphous silicon layer 20. If the amorphous silicon layer 20 is crystallized without removing hydrogen from the amorphous silicon layer 20, the hydrogen may roughen the surface of the polycrystalline silicon layer 30.

다결정 실리콘층(30)의 표면이 거칠게 형성되면, 전하의 이동이 방해되므로, 높은 표면 거칠기를 갖는 다결정 실리콘층(30)을 포함하는 박막 트랜지스터는 저하된 소자 특성을 가지게 된다. 이러한 문제를 방지하기 위해 비정질 실리콘층(20)에 레이저를 조사하기 이전에 비정질 실리콘층(20) 내의 수소를 제거하는 탈수소 공정을 진행한다. 탈수소 공정은 챔버 내의 온도를 약 550 이상의 온도로 가열함으로써 수행할 수 있고, 탈수소 공정에서 비정질 실리콘층(20) 내의 수소는 고온의 환경에서 실리콘-수소 결합을 끊고 증발하여, 비정질 실리콘층(20) 내의 수소 함량은 감소하게 된다.If the surface of the polycrystalline silicon layer 30 is formed to be rough, the movement of charges is hindered, so a thin film transistor including the polycrystalline silicon layer 30 with high surface roughness has deteriorated device characteristics. To prevent this problem, a dehydrogenation process to remove hydrogen in the amorphous silicon layer 20 is performed before irradiating the amorphous silicon layer 20 with a laser. The dehydrogenation process can be performed by heating the temperature in the chamber to about 550°C or higher. In the dehydrogenation process, the hydrogen in the amorphous silicon layer 20 breaks the silicon-hydrogen bond in a high temperature environment and evaporates, forming the amorphous silicon layer 20. The hydrogen content within decreases.

본 발명은 비정질 실리콘층(20)의 탈수소 공정에 의한 수소 함량을 예측함으로써, 박막 트랜지스터의 소자 공정을 완료 전, 소자 불량을 사전에 감지할 수 있다. 그러므로, 이하, 도 2 내지 도 3 및 상술한 도 1의 (b) 단계를 참고하여, 수소 함량의 예측 방법을 살펴본다.The present invention predicts the hydrogen content of the amorphous silicon layer 20 by the dehydrogenation process, so that device defects can be detected in advance before the device process of the thin film transistor is completed. Therefore, hereinafter, with reference to FIGS. 2 to 3 and step (b) of FIG. 1 described above, we will look at a method for predicting hydrogen content.

도 2는 일 실시예에 따른 증착 공정 모니터링 방법을 순서도로 도시한 것이고, 도 3은 일 실시예에 따른 박막 트랜지스터 소자 특성 모니터링 방법 중 수소량을 도출하기 위한 규칙을 설명하기 위한 개념도이다. FIG. 2 is a flow chart illustrating a deposition process monitoring method according to an embodiment, and FIG. 3 is a conceptual diagram illustrating a rule for deriving the amount of hydrogen in a thin film transistor device characteristic monitoring method according to an embodiment.

먼저, 도 2를 참고하면, 기존에 설정된 비정질 실리콘층(20)의 증착 공정 설비 변수 및 해당 설비 조건에서 측정된 탈수소 공정 전(前)과 후(後) 비정질 실리콘층(20)의 수소량을 제공(S10) 받고, 증착 변수와 비정질 실리콘층(20)의 수소량 예측 모델을 생성(S20)한다. 여기서, 증착 변수는 증착 장치 서셉터(susceptor)의 온도, 아르곤(Ar), 실란(SiH4), 암모니아(NH3), 수소(H2), 아산화질소(N2O), 질소(N2)의 가스 유입량, 챔버(Chamber) 내부의 압력 및/또는 온도 등을 포함한다. First, referring to FIG. 2, the hydrogen amount of the amorphous silicon layer 20 before and after the dehydrogenation process measured under the previously set deposition process equipment parameters and corresponding equipment conditions is shown. Provided (S10), a model for predicting deposition variables and the amount of hydrogen in the amorphous silicon layer 20 is created (S20). Here, the deposition variables are the temperature of the susceptor of the deposition device, argon (Ar), silane (SiH 4 ), ammonia (NH 3 ), hydrogen (H 2 ), nitrous oxide (N 2 O), and nitrogen (N 2) . ), gas inflow amount, pressure and/or temperature inside the chamber, etc.

도 3을 참고하면, 기존에 설정된 n개의 증착 변수 각각에 따라(x축 값), 화학 기상 증착 장치에서 정상 범위의 수소량이 감지되는 범위(y축 값)를 각각 산출한다. 즉, n개의 증착 변수의 데이터에서 음영으로 표시된 박스 영역이 모두 만족할 때, 정상 범위의 수소량을 파악할 수 있다. 본 실시예에서는 이러한 증착 변수 데이터에 따라 정상 범위의 수소량을 산출하는 방법은 상세하게는 빅 데이터 분석, 기계 학습 방법을 이용할 수 있다. 기계 학습은 입력 데이터들의 특징을 스스로 분류/학습하는 알고리즘 기술이며, 결정 트리(decision tree), 신경망(neural network), 지원 벡터 기계(SVM, Support Vector Machine) 등과 같은 다양한 기계 학습 알고리즘을 이용한다.Referring to FIG. 3, according to each of the n previously set deposition variables (x-axis value), the range (y-axis value) in which a normal range of hydrogen is detected in the chemical vapor deposition device is calculated. In other words, when all shaded box areas in the data of n deposition variables are satisfied, the amount of hydrogen in the normal range can be identified. In this embodiment, big data analysis and machine learning methods can be used to calculate the amount of hydrogen in the normal range according to the deposition variable data. Machine learning is an algorithmic technology that classifies/learns the characteristics of input data on its own, and uses various machine learning algorithms such as decision trees, neural networks, and support vector machines (SVMs).

이후, 탈수소 공정이 포함된 증착 공정 중 실시간으로 증착 변수를 측정(S30)하고, 미리 생성된 수소량 예측 모델을 통해 현재 증착 변수에 따른 수소량을 실시간으로 예측(S40)한다. Afterwards, during the deposition process including the dehydrogenation process, the deposition variable is measured in real time (S30), and the amount of hydrogen according to the current deposition variable is predicted in real time through a pre-generated hydrogen amount prediction model (S40).

이후, 예측된 수소량과 탈수소 공전 전 또는 후의 수소량을 비교(S40)한다. 일반적으로 탈수소 공정 전 비정질 실리콘층(20)의 수소량은 7~8 atom% 이하이고, 탈수소 공정 후 비정질 실리콘층(20)의 수소량은 1.5 atom% 이하일 때, 박막 트랜지스터는 정상 범위의 소자 특성을 가지게 된다. Afterwards, the predicted amount of hydrogen is compared with the amount of hydrogen before or after the dehydrogenation revolution (S40). In general, when the amount of hydrogen in the amorphous silicon layer 20 before the dehydrogenation process is 7 to 8 atom% or less, and when the amount of hydrogen in the amorphous silicon layer 20 after the dehydrogenation process is 1.5 atom% or less, the thin film transistor has device characteristics in the normal range. will have

예측된 비정질 실리콘층(20)의 수소량이 정상 범위에 해당하는 것으로 판단(OK)되면, 비정질 실리콘에서 다결정 실리콘으로 결정화 공정이 진행(S50)된다. 다시 도 1을 참고하면, (c) 단계, 즉 엑시머 레이저 어닐링(ELA)을 이용하여 비정질 실리콘을 다결정 실리콘(Poly silicon)으로 결정화하는 단계가 진행된다. If it is determined (OK) that the predicted amount of hydrogen in the amorphous silicon layer 20 is within the normal range, the crystallization process from amorphous silicon to polycrystalline silicon proceeds (S50). Referring again to FIG. 1, step (c), that is, crystallizing amorphous silicon into polysilicon using excimer laser annealing (ELA), is performed.

또한, 예측된 비정질 실리콘층(20)의 수소량이 비정질 실리콘층(20)의 수소량이 정상 범위를 벗어난 것으로 판단(NG)되면, 증착 설비 PM(Preventive Maintenance)이 진행된다. 작업자는 증착 장치에서 서셉터의 온도, 아르곤(Ar), 실란(SiH4), 암모니아(NH3), 수소(H2), 아산화질소(N2O), 질소(N2)의 가스 유입량, 챔버 내부의 압력 및/또는 온도 등을 조절하거나 증착 설비의 이물질 등을 제거한다. 설비 PM을 진행한 후, 새로운 비정질 실리콘층 제조 공정을 시작할 수 있다.In addition, if the predicted amount of hydrogen in the amorphous silicon layer 20 is determined to be outside the normal range (NG), deposition equipment PM (Preventive Maintenance) is performed. The operator controls the temperature of the susceptor in the deposition device, the gas inflow rates of argon (Ar), silane (SiH 4 ), ammonia (NH 3 ), hydrogen (H 2 ), nitrous oxide (N 2 O), and nitrogen (N 2 ); Adjust the pressure and/or temperature inside the chamber or remove foreign substances from the deposition equipment. After performing facility PM, a new amorphous silicon layer manufacturing process can be started.

도 2에는 다결정 실리콘 결정화 이후 단계가 도시되지 않았으나, 정상 범위에 해당하는 비정질 실리콘층은 도 1과 같이 (e) 내지 (l) 단계가 순차적으로 진행되어 박막 트랜지스터로 제조될 수 있다.Although the steps after polycrystalline silicon crystallization are not shown in FIG. 2, the amorphous silicon layer corresponding to the normal range can be manufactured into a thin film transistor by sequentially proceeding steps (e) to (l) as shown in FIG. 1.

따라서, 본 실시예에서는 박막 공정(증착 공정) 모니터링을 통해, 증착 공정 중 비정질 실리콘층의 수소량을 예측함으로써, 증착 공정 이후, 비정질 실리콘층을 파괴 분석하지 않고, 사전에 불량 여부를 파악할 수 있다. Therefore, in this embodiment, by predicting the amount of hydrogen in the amorphous silicon layer during the deposition process through monitoring the thin film process (deposition process), defects can be identified in advance without analyzing the destruction of the amorphous silicon layer after the deposition process. .

도 4는 일 실시예에 따른 박막 트랜지스터 소자 특성 모니터링 방법 증착 변수에 따른 비정질 결정층 불량 상태를 확인할 수 있는 모습을 예시적으로 도시한 것이다.FIG. 4 exemplarily shows how a defective state of an amorphous crystal layer can be confirmed according to deposition variables in a thin film transistor device characteristic monitoring method according to an embodiment.

도 4의 상부에 도시된 Best Practice에서 증착 변수는 Vdc 및 암모니아(NH3)의 농도이다. 여기서, Vdc는 증착 챔버 내의 플라즈마 전위와 기판의 전위의 차이를 말한다. 도 4의 증착 변수는 일 실시예로서, 실시예에 따라 다양하게 변경될 수 있다.In the best practice shown at the top of Figure 4, the deposition variables are Vdc and the concentration of ammonia (NH 3 ). Here, Vdc refers to the difference between the plasma potential in the deposition chamber and the potential of the substrate. The deposition variable in FIG. 4 is an example and may vary depending on the example.

Best Practice에서는 Vdc가 -35.64 V 내지 -31.51 V 이고, 암모니아(NH3)의 농도가 0.48 % 이하인 경우, 각각의 범위에 대한 수소량을 산출하여, 두 개의 조건에 해당하는 경우 정상(OK)에 해당하는 것으로 표시되어 있다. 따라서, 작업자는 수소량의 정상 범위(OK)에 해당하는 부분의 Vdc 및 암모니아(NH3) 농도에서 박막 트랜지스터가 제조될 때, 불량 없이 제조될 수 있음을 파악할 수 있다.In Best Practice, if Vdc is -35.64 V to -31.51 V and the concentration of ammonia (NH 3 ) is 0.48% or less, the amount of hydrogen for each range is calculated, and if two conditions are met, it is normal (OK). It is marked as applicable. Accordingly, the operator can determine that when the thin film transistor is manufactured at Vdc and ammonia (NH 3 ) concentration in the normal range (OK) of the hydrogen amount, it can be manufactured without defects.

도 4의 하부에 도시된 Risk Practice에서 증착 변수는 Vdc, 암모니아(NH3)의 농도, 챔버 내부 온도 및 실란(SH4)의 농도이다.In the Risk Practice shown at the bottom of FIG. 4, the deposition variables are Vdc, concentration of ammonia (NH 3 ), temperature inside the chamber, and concentration of silane (SH 4 ).

Risk Practice에서는 Vdc가 -32.94 V 내지 -27.06 V 이고, 암모니아(NH3)의 농도가 0.1 % 내지 0.67 % 이며, 챔버 내부 온도가 397.93 ℃ 내지 398.4 ℃ 이고, 실란(SIH4)의 농도가 -0.1 % 내지 -0.05 % 인 경우, 각각의 범위에 대한 수소량을 산출하여, 4개의 조건에 해당하는 경우 불량(NG)에 해당하는 것으로 표시되어 있다. 따라서, 작업자는 수소량의 정상 범위에 해당하는 부분의 증착 변수를 파악함으로써, 불량으로 제조될 수 있는 범위를 파악할 수 있다.In Risk Practice, Vdc is -32.94 V to -27.06 V, ammonia (NH 3 ) concentration is 0.1 % to 0.67 %, chamber internal temperature is 397.93 ℃ to 398.4 ℃, and silane (SIH 4 ) concentration is -0.1 % to -0.05%, the amount of hydrogen for each range is calculated, and if the four conditions are met, it is indicated as being defective (NG). Accordingly, the operator can determine the range in which defective manufacturing can occur by identifying the deposition parameters of the portion corresponding to the normal range of hydrogen amount.

각각의 경우에서 증착 변수가 모두 만족되어, 비정질 실리콘층의 수소량 농도가 정상 범위(OK)에 해당하면, 비정질 실리콘은 다결정 실리콘으로 결정화 공정이 진행되고, 불량 범위(NG)에 해당하면, 설비 PM이 진행된다.In each case, if all deposition variables are satisfied and the hydrogen concentration of the amorphous silicon layer is in the normal range (OK), the crystallization process proceeds to transform the amorphous silicon into polycrystalline silicon, and if it is in the defective range (NG), the facility is PM is in progress.

즉, 작업자는 도 4에 도시된 현재 비정질 실리콘층의 상태를 모니터링 하여, 박막 트랜지스터의 소자 공정을 완료 전, 소자 불량을 사전에 감지할 수 있다.That is, the operator can monitor the current state of the amorphous silicon layer shown in FIG. 4 and detect device defects in advance before completing the device process of the thin film transistor.

이하에서는, 증착 공정에서 비정질 실리콘층의 수소량을 예측할 수 있는 증착 공정 모니터링 장치를 살펴본다.Below, we will look at a deposition process monitoring device that can predict the amount of hydrogen in the amorphous silicon layer during the deposition process.

도 5는 일 실시예에 따른 증착 공정 모니터링 장치의 블록도이다.Figure 5 is a block diagram of a deposition process monitoring device according to one embodiment.

도 5를 참고하면, 일 실시예에 따른 증착 공정 모니터링 장치는 입력부(510), 예측 모델 생성부(520), 증착 변수 수집부(540), 예측부(530), 불량 판단부(550) 및 표시부(560)를 포함한다.Referring to FIG. 5, the deposition process monitoring device according to one embodiment includes an input unit 510, a prediction model generation unit 520, a deposition variable collection unit 540, a prediction unit 530, a defect determination unit 550, and Includes a display unit 560.

입력부(510)는 기존에 설정된 비정질 실리콘층(20)의 증착 공정 설비 변수 및 해당 설비 조건에서 측정된 탈수소 공정 전(前)과 후(後) 비정질 실리콘층(20)의 수소량 데이터를 입력 받는다. 여기서, 증착 변수는 증착 장치 서셉터(susceptor)의 온도, 아르곤(Ar), 실란(SiH4), 암모니아(NH3), 수소(H2), 아산화질소(N2O), 질소(N2)의 가스 유입량, 챔버 내부의 압력 및/또는 온도 등을 포함한다. The input unit 510 receives previously set deposition process equipment variables of the amorphous silicon layer 20 and data on the amount of hydrogen in the amorphous silicon layer 20 before and after the dehydrogenation process measured under the equipment conditions. . Here, the deposition variables are the temperature of the susceptor of the deposition device, argon (Ar), silane (SiH 4 ), ammonia (NH 3 ), hydrogen (H 2 ), nitrous oxide (N 2 O), and nitrogen (N 2) . ), gas inflow amount, pressure and/or temperature inside the chamber, etc.

예측 모델 생성부(520)는 기계 학습(machine learning)을 통해 복수의 데이터로 증착 변수에 따른 비정질 실리콘층의 수소량 예측 모델을 학습하고, 비정질 실리콘층 예측 모델을 생성한다. 기계 학습은 입력 데이터들의 특징을 스스로 분류 및 학습하는 알고리즘 기술이며, 결정 트리(decision tree), 신경망(neural network), 지원 벡터 기계(SVM, Support Vector Machine) 등과 같은 다양한 알고리즘을 이용할 수 있다. 예측 모델 생성부(520)는 상기 복수의 데이터를 입력부(510)로부터 제공받는다.The prediction model generator 520 learns a prediction model for the amount of hydrogen in the amorphous silicon layer according to deposition variables using a plurality of data through machine learning and generates a prediction model for the amorphous silicon layer. Machine learning is an algorithmic technology that classifies and learns the characteristics of input data on its own, and various algorithms such as decision trees, neural networks, and support vector machines (SVMs) can be used. The prediction model generator 520 receives the plurality of data from the input unit 510.

증착 변수 수집부(540)는 실시간으로 증착 설비의 증착 변수를 수집한다. 상세하게는, 전술한 도 1의 (b) 단계에서, 증착 공정이 진행될 때의 증착 변수를 수집한다.The deposition variable collection unit 540 collects deposition variables of the deposition equipment in real time. In detail, in step (b) of FIG. 1 described above, deposition variables are collected as the deposition process progresses.

예측부(530)는 증착 변수 수집부(540)에서 제공받은 증착 변수를 이용하여 예측 모델을 통해 비정질 실리콘층의 수소량을 예측한다. The prediction unit 530 predicts the amount of hydrogen in the amorphous silicon layer through a prediction model using the deposition variables provided by the deposition variable collection unit 540.

불량 판단부(550)는 예측부(530)에서 제공받은 비정질 실리콘층의 수소량을 이용하여, 현재 제조중인 비정질 실리콘층의 불량 여부를 판단한다. The defect determination unit 550 uses the amount of hydrogen in the amorphous silicon layer provided by the prediction unit 530 to determine whether the amorphous silicon layer currently being manufactured is defective.

예를 들어, 탈수소 공정 전 비정질 실리콘(a-Si)층의 수소량 > 8 atm % 인 경우에는, 현재 비정질 실리콘층은 불량이라고 판단하고, 탈수소 공정 후 비정질 실리콘(a-Si)층의 수소량>3.0 atm % 인 경우에는, 현재 비정질 실리콘층이 불량이라고 판단한다.For example, if the amount of hydrogen in the amorphous silicon (a-Si) layer before the dehydrogenation process is > 8 atm %, the current amorphous silicon layer is judged to be defective, and the amount of hydrogen in the amorphous silicon (a-Si) layer after the dehydrogenation process is determined to be defective. If >3.0 atm %, it is determined that the current amorphous silicon layer is defective.

여기서, 예측 모델 생성부(520), 증착 변수 수집부(540), 예측부(530) 및 불량 판단부(550)는 모니터링 장치의 제어부(500)에 해당하고, 실시예에 따라 제어부(500)에는 다른 부분이 포함될 수 있다.Here, the prediction model generator 520, the deposition variable collection unit 540, the prediction unit 530, and the defect determination unit 550 correspond to the control unit 500 of the monitoring device, and according to the embodiment, the control unit 500 may include other parts.

표시부(560)는 불량 판단부(550)에서 판단된 비정질 실리콘층의 불량 여부를 표시한다. 표시부(560)는 디스플레이로 구현될 수 있다.The display unit 560 displays whether the amorphous silicon layer is defective as determined by the defect determination unit 550. The display unit 560 may be implemented as a display.

본원에 설명된 알고리즘 요소들은 실제로 특정 디지털 신호 프로세서 또는 범용 프로세서 등 상에서 동작하는 소프트웨어 또는 하드웨어(예를 들어 어플리케이션 특정 IC의 일부)로서 (전체적으로 또는 부분적으로) 실현된다.The algorithmic elements described herein are actually implemented (in whole or in part) as software or hardware (e.g., as part of an application-specific IC) running on a specific digital signal processor or general-purpose processor, etc.

본 명세서에는 도시되지 않았으나, 일반적으로 화학 기상 증착 장치는 진공 상태가 유지되는 챔버, 기판을 지지하는 서셉터(susceptor) 및 아르곤(Ar), 실란(SiH4), 암모니아(NH3), 수소(H2), 아산화질소(N2O), 질소(N2) 중 적어도 하나가 유입되는 가스 공급관 등을 포함할 수 있다.Although not shown herein, a chemical vapor deposition device generally includes a chamber maintained in a vacuum state, a susceptor supporting a substrate, and argon (Ar), silane (SiH 4 ), ammonia (NH 3 ), and hydrogen ( It may include a gas supply pipe through which at least one of H 2 ), nitrous oxide (N 2 O), and nitrogen (N 2 ) flows.

본 실시예에서 증착 공정 중 수소량이 정상 범위인지 확인하는 방법은, 증착 변수에 따라 직접 수소량을 예측할 수도 있고, 증착 변수들(Vdc, 챔버 내부의 온도 및 압력)의 관계를 통해 간접적으로 예측할 수도 있다.In this embodiment, the method of checking whether the amount of hydrogen during the deposition process is within the normal range can be directly predicted based on the deposition variables, or indirectly predicted through the relationship between the deposition variables (Vdc, temperature and pressure inside the chamber). It may be possible.

이하에서는, 도 6 및 도 7을 참고하여, 비정질 실리콘층의 수소량에 영향을 미치는 증착 변수들의 관계에 관하여 살펴본다.Below, with reference to FIGS. 6 and 7 , the relationship between deposition variables that affect the amount of hydrogen in the amorphous silicon layer will be examined.

도 6은 일 실시예에 따른 박막 공정 중 증착 변수들의 관계를 예시적으로 도시한 등고선도이고, 도 7은 일 실시예에 따른 박막 트랜지스터 소자 특성 모니터링 방법 중 설비 변수에 따른 소자 불량 상태를 확인할 수 있는 모습을 예시적으로 도시한 것이다.FIG. 6 is a contour diagram illustrating the relationship between deposition variables during a thin film process according to an embodiment, and FIG. 7 is a method for monitoring device characteristics of a thin film transistor according to an embodiment. Device defect status according to equipment variables can be confirmed. It is shown as an example of what it looks like.

도 6을 참고하면, 증착 변수 중 챔버 내부의 온도 및 압력에 따른 Vdc (증착 챔버 내의 플라즈마 전위와 기판의 전위의 차이)의 등고선도가 도시되어 있다.Referring to FIG. 6, a contour diagram of Vdc (difference between the plasma potential in the deposition chamber and the potential of the substrate) according to the temperature and pressure inside the chamber among the deposition variables is shown.

구체적으로, 챔버 내부의 온도는 약 399 ℃ 내지 400 ℃ 범위이고, 챔버 내부의 압력은 약 800 atm 내지 1000 atm 범위에 해당하는 경우를 예시적으로 도시하고 있다.Specifically, the temperature inside the chamber is in the range of about 399 ℃ to 400 ℃, and the pressure inside the chamber is in the range of about 800 atm to 1000 atm.

상세히 살펴보면, 챔버 내부의 온도가 증가하고, 내부의 압력이 증가할수록 Vdc 값은 -37.5 V에 해당됨을 파악할 수 있고, 챔버 내부의 온도가 약 399.8 ℃ 내지 400.2 ℃ 이고, 압력이 약 920 atm 내지 950 atm 에 해당하는 경우, Vdc 값은 -35 V 내지 -32.5 V에 해당됨을 파악할 수 있다.Looking in detail, it can be seen that as the temperature inside the chamber increases and the internal pressure increases, the Vdc value corresponds to -37.5 V, the temperature inside the chamber is about 399.8 ℃ to 400.2 ℃, and the pressure is about 920 atm to 950 atm. In the case of atm, it can be seen that the Vdc value corresponds to -35 V to -32.5 V.

즉, 예측 모델 생성부는 증착 장치에서 챔버 내부의 온도와 압력을 파악함으로써, Vdc를 도출하고, Vdc에 따라 도출되는 수소량을 예측해볼 수 있다.In other words, the prediction model generator can determine the temperature and pressure inside the chamber in the deposition device, derive Vdc, and predict the amount of hydrogen derived according to Vdc.

도 7을 참고하면, 챔버 내부의 온도, 서셉터의 온도, 챔버 내부의 압력, 아르곤(Ar), 실란(SiH4)의 농도 등의 증착 변수에 따라 도출된 Vdc(performance)가 -33.385 V 에 해당하는 것으로 표시되어 있다.Referring to FIG. 7, the Vdc (performance) derived according to deposition variables such as the temperature inside the chamber, the temperature of the susceptor, the pressure inside the chamber, and the concentration of argon (Ar) and silane (SiH 4 ) is -33.385 V. It is marked as applicable.

각각의 증착 변수에 따른 산포도가 도시되어 있고, 예측 모델 생성부는 각 산포도에 따라 전술한 도 4와 같은 규칙을 만족하는 수소량을 도출해낼 수 있다.A scatter plot according to each deposition variable is shown, and the prediction model generator can derive a hydrogen amount that satisfies the rule shown in FIG. 4 according to each scatter plot.

따라서, 예측 모델 생성부는 증착 설비 중 각각의 증착 변수에 따라, Vdc를 도출하고, Vdc에 따라 도출되는 수소량을 예측해볼 수 있음을 확인할 수 있다.Therefore, it can be confirmed that the prediction model generator can derive Vdc according to each deposition variable in the deposition equipment and predict the amount of hydrogen derived according to Vdc.

이상과 같이, 도 6 및 도 7에 도시된 증착 변수를 이용하여, 예측 모델 생성부가 수소량 예측 모델을 생성하고, 예측부는 이러한 수소량 예측 모델을 이용하여 수소량을 예측할 수 있다.As described above, the prediction model generator generates a hydrogen amount prediction model using the deposition variables shown in FIGS. 6 and 7, and the prediction unit can predict the hydrogen amount using this hydrogen amount prediction model.

도 6 및 도 7은 일 실시예를 도시한 것이므로, 실시예에 따라 증착 변수를 이용하여 수소량 예측 모델을 생성하고, 수소량을 예측하는 방법은 다양하게 변형될 수 있다.Figures 6 and 7 illustrate an embodiment, and depending on the embodiment, the method of generating a hydrogen amount prediction model using deposition variables and predicting the hydrogen amount may be modified in various ways.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements made by those skilled in the art using the basic concept of the present invention defined in the following claims are also possible. It falls within the scope of rights.

100: 기판 110: 버퍼층
121: 게이트 전극 130: 반도체층
20: 비정질 실리콘층 30: 다결정 실리콘층
140: 게이트 절연막 150: 층간 절연막
152: 소스 전극 153: 드레인 전극
510: 입력부 520: 예측 모델 생성부
530: 예측부 540: 열처리 변수 수집부
550: 불량 판단부 560: 표시부
100: substrate 110: buffer layer
121: gate electrode 130: semiconductor layer
20: Amorphous silicon layer 30: Polycrystalline silicon layer
140: gate insulating film 150: interlayer insulating film
152: source electrode 153: drain electrode
510: input unit 520: prediction model generation unit
530: prediction unit 540: heat treatment variable collection unit
550: defect judgment unit 560: display unit

Claims (20)

기 설정된 증착 설비의 증착 변수 및 기 측정된 비정질 실리콘(a-Si)층의 수소량을 이용하여, 기계 학습을 통해 비정질 실리콘층의 수소량 예측 모델을 생성하는 예측 모델 생성부;
상기 수소량 예측 모델을 기초로, 실시간 측정된 증착 설비의 증착 변수에 따른 비정질 실리콘층의 수소량을 예측하는 예측부; 및
상기 예측된 수소량이 정상 범위에 해당하는지 판단하는 불량 판단부를 포함하는 증착 공정 모니터링 장치.
A prediction model generator that generates a prediction model for the amount of hydrogen in the amorphous silicon layer through machine learning using the deposition variables of the preset deposition equipment and the previously measured amount of hydrogen in the amorphous silicon (a-Si) layer;
A prediction unit that predicts the amount of hydrogen in the amorphous silicon layer according to the deposition variables of the deposition equipment measured in real time, based on the hydrogen amount prediction model; and
A deposition process monitoring device including a defect determination unit that determines whether the predicted amount of hydrogen is within a normal range.
제1항에 있어서,
상기 기 설정된 증착 설비의 증착 변수 및 상기 기 측정된 비정질 실리콘층의 수소량을 입력받는 입력부; 및
상기 증착 설비의 증착 변수를 실시간으로 수집하는 증착 변수 수집부를 더 포함하는 증착 공정 모니터링 장치.
According to paragraph 1,
an input unit that receives the deposition parameters of the preset deposition equipment and the previously measured amount of hydrogen in the amorphous silicon layer; and
A deposition process monitoring device further comprising a deposition variable collection unit that collects deposition variables of the deposition facility in real time.
제2항에 있어서,
상기 입력부는 상기 기 설정된 증착 설비의 증착 변수 및 상기 기 측정된 비정질 실리콘층의 수소량을 상기 예측 모델 생성부에 제공하는 증착 공정 모니터링 장치.
According to paragraph 2,
A deposition process monitoring device wherein the input unit provides deposition variables of the preset deposition equipment and the previously measured amount of hydrogen in the amorphous silicon layer to the prediction model generator.
제2항에 있어서,
상기 증착 변수 수집부는 상기 수집된 증착 설비의 증착 변수를 상기 예측부에 제공하는 증착 공정 모니터링 장치.
According to paragraph 2,
A deposition process monitoring device wherein the deposition variable collection unit provides the collected deposition variables of the deposition equipment to the prediction unit.
제1항에 있어서,
상기 불량 판단부는 상기 비정질 실리콘(a-Si)층의 수소량이 탈수소 공정 전 8 atm % 이하인 경우, 상기 비정질 실리콘층을 상기 정상 범위로 판단하는 증착 공정 모니터링 장치.
According to paragraph 1,
The defect determination unit determines that the amorphous silicon (a-Si) layer is in the normal range when the amount of hydrogen in the amorphous silicon (a-Si) layer is 8 atm% or less before the dehydrogenation process.
제1항에 있어서,
상기 불량 판단부는 상기 비정질 실리콘(a-Si)층의 수소량이 탈수소 공정 후 3.0 atm % 이하인 경우, 상기 비정질 실리콘층을 상기 정상 범위로 판단하는 증착 공정 모니터링 장치.
According to paragraph 1,
The defect determination unit determines that the amorphous silicon (a-Si) layer is within the normal range when the amount of hydrogen in the amorphous silicon (a-Si) layer is 3.0 atm% or less after the dehydrogenation process.
제1항에 있어서,
상기 불량 판단부에 따라 상기 비정질 실리콘층의 불량 또는 정상여부를 표시하는 표시부를 더 포함하는 증착 공정 모니터링 장치.
According to paragraph 1,
A deposition process monitoring device further comprising a display unit that displays whether the amorphous silicon layer is defective or normal according to the defect determination unit.
제1항에 있어서,
상기 증착 설비의 증착 변수는 설비 서셉터(susceptor)의 온도, 아르곤(Ar), 실란(SiH4), 암모니아(NH3), 수소(H2), 아산화질소(N2O), 질소(N2)의 가스 유입량, 및 챔버 내부의 압력 및 온도 중 적어도 어느 하나에 해당하는 증착 공정 모니터링 장치.
According to paragraph 1,
The deposition variables of the deposition equipment include the temperature of the equipment susceptor, argon (Ar), silane (SiH 4 ), ammonia (NH 3 ), hydrogen (H 2 ), nitrous oxide (N 2 O), and nitrogen (N 2 ) A deposition process monitoring device corresponding to at least one of the gas inflow amount, and the pressure and temperature inside the chamber.
제1항에 있어서,
상기 기계 학습은 결정 트리(decision tree), 신경망(neural network), 지원 벡터 기계(SVM, Support Vector Machine) 중 적어도 어느 하나에 기반하여 이루어지는 증착 공정 모니터링 장치.
According to paragraph 1,
A deposition process monitoring device in which the machine learning is based on at least one of a decision tree, a neural network, and a support vector machine (SVM).
기 설정된 증착 설비의 증착 변수 및 기 측정된 비정질 실리콘(a-Si)층의 수소량을 이용하여, 기계 학습을 통해 비정질 실리콘층의 수소량 예측 모델을 생성하는 단계;
상기 수소량 예측 모델을 기초로, 실시간 측정된 증착 설비의 증착 변수에 따른 비정질 실리콘층의 수소량을 예측하는 단계; 및
상기 예측된 수소량이 정상 범위에 해당하는지 판단하는 단계를 포함하는 증착 공정 모니터링 방법.
Generating a hydrogen amount prediction model of the amorphous silicon layer through machine learning using the deposition variables of the preset deposition equipment and the previously measured hydrogen amount of the amorphous silicon (a-Si) layer;
Based on the hydrogen amount prediction model, predicting the amount of hydrogen in the amorphous silicon layer according to the deposition variables of the deposition equipment measured in real time; and
A deposition process monitoring method comprising determining whether the predicted amount of hydrogen falls within a normal range.
제10항에 있어서,
상기 실시간 측정된 증착 설비의 증착 변수에 따른 비정질 실리콘층의 수소량을 예측하는 단계에서,
상기 증착 설비의 증착 변수는 기판 위에 상기 비정질 실리콘층을 형성하는 단계 및 상기 비정질 실리콘층의 탈수소 공정 단계에서 실시간으로 측정되는 증착 공정 모니터링 방법.
According to clause 10,
In the step of predicting the amount of hydrogen in the amorphous silicon layer according to the deposition variables of the deposition equipment measured in real time,
A deposition process monitoring method in which the deposition parameters of the deposition equipment are measured in real time during the step of forming the amorphous silicon layer on the substrate and the dehydrogenation process step of the amorphous silicon layer.
제11항에 있어서,
상기 예측된 수소량이 정상 범위에 해당하는지 판단하는 단계에서,
상기 탈수소 공정 전 상기 정상 범위는 비정질 실리콘(a-Si)층의 수소량이 8 atm % 이하에 해당하는 증착 공정 모니터링 방법.
According to clause 11,
In the step of determining whether the predicted amount of hydrogen falls within the normal range,
The normal range before the dehydrogenation process is a deposition process monitoring method in which the amount of hydrogen in the amorphous silicon (a-Si) layer is 8 atm % or less.
제11항에 있어서,
상기 예측된 수소량이 정상 범위에 해당하는지 판단하는 단계에서,
상기 탈수소 공정 후 상기 정상 범위는 비정질 실리콘(a-Si)층의 수소량이 3.0 atm % 이하에 해당하는 증착 공정 모니터링 방법.
According to clause 11,
In the step of determining whether the predicted amount of hydrogen falls within the normal range,
The normal range after the dehydrogenation process is a deposition process monitoring method in which the amount of hydrogen in the amorphous silicon (a-Si) layer is 3.0 atm % or less.
제10항에 있어서,
상기 예측된 수소량이 정상 범위에 해당하는지 판단하는 단계에서,
상기 정상 범위에 해당되면, 상기 비정질 실리콘을 다결정 실리콘으로 결정화하는 단계가 진행되는 증착 공정 모니터링 방법.
According to clause 10,
In the step of determining whether the predicted amount of hydrogen falls within the normal range,
If it falls within the normal range, a deposition process monitoring method in which a step of crystallizing the amorphous silicon into polycrystalline silicon is performed.
제10항에 있어서,
상기 예측된 수소량이 정상 범위에 해당하는지 판단하는 단계에서,
상기 정상 범위를 벗어나면, 상기 증착 설비의 PM(Preventive Maintenance)이 시행되는 증착 공정 모니터링 방법.
According to clause 10,
In the step of determining whether the predicted amount of hydrogen falls within the normal range,
A deposition process monitoring method in which PM (Preventive Maintenance) of the deposition equipment is performed when the normal range is exceeded.
제10항에 있어서,
상기 증착 설비의 증착 변수는 설비 서셉터(susceptor)의 온도, 아르곤(Ar), 실란(SiH4), 암모니아(NH3), 수소(H2), 아산화질소(N2O), 질소(N2)의 가스 유입량, 및 챔버 내부의 압력 및 온도 중 적어도 어느 하나에 해당하는 증착 공정 모니터링 방법.
According to clause 10,
The deposition variables of the deposition equipment include the temperature of the equipment susceptor, argon (Ar), silane (SiH 4 ), ammonia (NH 3 ), hydrogen (H 2 ), nitrous oxide (N 2 O), and nitrogen (N 2 ) A method for monitoring the deposition process corresponding to at least one of the gas inflow amount, and the pressure and temperature inside the chamber.
제10항에 있어서,
상기 기계 학습은 결정 트리(decision tree), 신경망(neural network) 및 지원 벡터 기계(Support Vector Machine) 중 적어도 어느 하나에 기반하여 이루어지는 증착 공정 모니터링 방법.
According to clause 10,
A deposition process monitoring method in which the machine learning is based on at least one of a decision tree, a neural network, and a support vector machine.
기판 위에 비정질 실리콘층을 증착 공정으로 형성하는 단계;
상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계; 및
상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하는 단계를 포함하고,
상기 증착 공정의 증착 변수에 따른 상기 비정질 실리콘층의 수소량을 예측하는 박막 트랜지스터 제조 방법.
Forming an amorphous silicon layer on a substrate through a deposition process;
Crystallizing the amorphous silicon layer into a polycrystalline silicon layer; and
Patterning the polycrystalline silicon layer to form a semiconductor layer,
A thin film transistor manufacturing method for predicting the amount of hydrogen in the amorphous silicon layer according to the deposition parameters of the deposition process.
제18항에 있어서,
상기 비정질 실리콘층을 형성한 후,
상기 비정질 실리콘층의 수소 농도를 낮추는 탈수소 공정을 하는 단계를 더 포함하는 박막 트랜지스터 제조 방법.
According to clause 18,
After forming the amorphous silicon layer,
A thin film transistor manufacturing method further comprising performing a dehydrogenation process to lower the hydrogen concentration of the amorphous silicon layer.
제18항에 있어서,
상기 반도체층을 형성하고, 상기 반도체층 위에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 위에 게이트 전극을 형성하는 단계;
상기 게이트 전극 위에 층간 절연막을 형성하고, 상기 반도체층의 소스 영역 및 드레인 영역을 노출시키는 오프닝을 형성하는 단계; 및
상기 소스 영역 및 상기 드레인 영역과 각각 연결되도록 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 제조 방법.
According to clause 18,
forming the semiconductor layer and forming a gate insulating film on the semiconductor layer;
forming a gate electrode on the gate insulating film;
forming an interlayer insulating film on the gate electrode and forming an opening to expose the source region and drain region of the semiconductor layer; and
A thin film transistor manufacturing method further comprising forming a source electrode and a drain electrode to be connected to the source region and the drain region, respectively.
KR1020190098200A 2019-08-12 2019-08-12 Deposition process monitoring method and device thereof, thin film transistor manufacturing method KR102668680B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190098200A KR102668680B1 (en) 2019-08-12 2019-08-12 Deposition process monitoring method and device thereof, thin film transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190098200A KR102668680B1 (en) 2019-08-12 2019-08-12 Deposition process monitoring method and device thereof, thin film transistor manufacturing method

Publications (2)

Publication Number Publication Date
KR20210019628A KR20210019628A (en) 2021-02-23
KR102668680B1 true KR102668680B1 (en) 2024-05-23

Family

ID=74688285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190098200A KR102668680B1 (en) 2019-08-12 2019-08-12 Deposition process monitoring method and device thereof, thin film transistor manufacturing method

Country Status (1)

Country Link
KR (1) KR102668680B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2738315B2 (en) * 1994-11-22 1998-04-08 日本電気株式会社 Thin film transistor and method of manufacturing the same

Also Published As

Publication number Publication date
KR20210019628A (en) 2021-02-23

Similar Documents

Publication Publication Date Title
US11244606B2 (en) Display substrate and manufacturing method thereof, display device
US8853704B2 (en) Thin film transistor array panel
EP3113217B1 (en) Low-temperature polycrystalline silicon thin-film transistor, array substrate and manufacturing method therefor
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
KR101233348B1 (en) Display device and method for manufacturing the same
US8653525B2 (en) Thin-film transistor and thin-film transistor manufacturing method
US7476896B2 (en) Thin film transistor and method of fabricating the same
CN101325220A (en) Thin film transistor, method of fabricating the thin film transistor, and display device including the thin film transistor
KR20080077846A (en) Thin film transistor substrate and fabricating method thereof
JP5309387B2 (en) Semiconductor layer and semiconductor device and display device using the semiconductor layer
JP2015211212A (en) Tft array substrate, and method of manufacturing the same
US9685326B2 (en) Method of manufacturing a polysilicon (poly-Si) layer
US10012883B2 (en) Semiconductor device including a silicon nitride dielectric layer and method for producing same
KR102668680B1 (en) Deposition process monitoring method and device thereof, thin film transistor manufacturing method
KR20210019627A (en) Thin film transistor characteristic monitoring device and method thereof, thin film transistor manufacturing method
US20210167221A1 (en) Thin-film transistor and manufacturing method therefor
JP2006013425A (en) Thin film transistor and its manufacturing method
KR100611762B1 (en) fabrication method of Thin Film Transitor
US10825930B2 (en) Thin film transistor and manufacture method thereof
KR102210602B1 (en) Oxide thin film transistor and method for manufacturing the same
KR100611751B1 (en) fabrication method of Thin Film Transitor
KR20080022741A (en) Mehtod for forming metal line pattern and method for manufactruing thin film transistor substrate
KR101255460B1 (en) Method for manufacturing poly silicon thin film transistor
KR20190014564A (en) Method for manufacturing poly-crystallation silicon layer, method for manufacturing orgainc light emitting display apparatus comprising the same, and organic light emitting display apparatus manufactured by the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant