KR102661977B1 - 복수의 소자 구조 파일을 사용하는 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템 및 그 방법 - Google Patents
복수의 소자 구조 파일을 사용하는 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템 및 그 방법 Download PDFInfo
- Publication number
- KR102661977B1 KR102661977B1 KR1020220108236A KR20220108236A KR102661977B1 KR 102661977 B1 KR102661977 B1 KR 102661977B1 KR 1020220108236 A KR1020220108236 A KR 1020220108236A KR 20220108236 A KR20220108236 A KR 20220108236A KR 102661977 B1 KR102661977 B1 KR 102661977B1
- Authority
- KR
- South Korea
- Prior art keywords
- device structure
- files
- semiconductor device
- file
- cylindrical
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 122
- 238000004088 simulation Methods 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000000605 extraction Methods 0.000 claims abstract description 6
- 239000000284 extract Substances 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 238000005452 bending Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/10—Numerical modelling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
본 발명은 3차원 원통형 반도체 소자 시뮬레이션 시스템 및 방법에 관한 것이다. 상기 시뮬레이션 시스템은, 부분적으로 회전 대칭성이 깨진 3차원 원통형 반도체 소자 구조에 대한 3차원 소자 구조 파일 및 원통형 소자 구조 파일들을 포함하는 복수 개의 소자 구조 파일을 입력받는 소자 구조 파일 입력 모듈; 입력된 복수 개의 소자 구조 파일들 간의 연결 관계를 추출하는 연결 관계 추출 모듈; 상기 소자 구조 파일들의 연결 관계를 이용하여, 소자 구조 파일들의 연결 지점들에 대한 경계 조건을 인가하는 경계 조건 인가 모듈; 복수 개의 소자 구조 파일들 및 소자 구조 파일들의 연결 지점들에 대한 경계 조건을 이용하여, 상기 반도체 소자에 대한 시뮬레이션을 하는 시뮬레이션 모듈;을 구비하여, 하나의 원통형 반도체 소자에 대하여 복수 개의 소자 구조 파일을 이용하여 효율적으로 시뮬레이션할 수 있도록 구성된다.
Description
본 발명은 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템 및 그 방법에 관한 것으로서, 더욱 구체적으로는 부분적으로 회전 대칭성이 깨어진 원통형 반도체 소자에 대하여, 소자 구조를 회전 대칭성 유무에 따라 소 구조로 분할하고, 분할된 소 구조들에 대해 각각 2차원 소자 구조 파일 또는 3차원 소자 구조 파일을 생성하고, 각 소자 구조 파일들 간의 연결 관계를 생성하고, 연결 관계에 따른 경계 조건을 인가하여, 원통형 반도체 소자의 전체 구조를 시뮬레이션할 수 있도록 구성된 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템 및 그 방법에 관한 것이다.
반도체 소자 시뮬레이션은 반도체 소자의 성능을 컴퓨터 프로그램을 사용하여 예측하는 기술로써, 반도체 소자 개발 과정에서 시간과 비용을 절감시키기 위하여 필수적으로 수행되고 있다. 반도체 소자 시뮬레이션을 수행하는 반도체 소자 시뮬레이터는 반도체 소자 내부의 전자와 홀의 움직임을 나타내는 지배 방정식을 수치 해석적인 방식으로 풀어 반도체 소자의 전기적 특성을 계산하여 출력하는 수치 해석 프로그램으로서, 출력되는 전기적 특성은 대표적으로 IV 특성관계 등이 있다. 반도체 소자 시뮬레이션에서 고려되는 지배방정식은 비선형적이기 때문에, 한번에 완전해를 구할 수 없다. 이로 인해, 반도체 소자 시뮬레이터는 먼저 근사적인 초기해를 가정하고, 이러한 초기해가 야기하는 오차를 줄여 나가는 방향으로 해를 반복적으로 개선하여 완전해를 얻게 된다.
종래의 일반적인 반도체 소자 시뮬레이터는 사용자로부터 시뮬레이션하고자 하는 반도체 소자 구조 정보 및 소자 구조 파일을 입력받고, 입력된 자료들을 근거로 하여 지배 방정식을 수치 해석적으로 풀어, 해당 반도체 소자에 대한 시뮬레이션 결과를 제공한다.
전술한 소자 구조 파일은 시뮬레이션하고자 하는 반도체 소자를 구성하는 영역들에 대한 이름, 각 영역을 구성하는 사면체에 대한 각 꼭지점들의 좌표 정보, 물질 정보, 불순물 농도 정보 등을 포함하는 이진 파일(Binary file)로 이루어지며, 각 반도체 소자 시뮬레이터들이 사용하는 고유한 파일 포맷으로 생성된다.
일반적으로 소자 구조 파일은 구조 생성기(Structure generator)라는 프로그램을 이용하여 생성하거나 반도체 공정 시뮬레이터에 의해 생성될 수 있다. 구조 생성기는 몇 가지 기하학적인 도형들을 그릴 수 있는 기능을 갖는 프로그램을 구비하며, 사용자가 구조 생성기의 도형 작성 프로그램을 이용하여 시뮬레이션하고자 하는 반도체 소자에 대응되는 도형을 그려 입력하면, 구조 생성기는 해당 도형들에 대한 정보를 이용하여 소자 구조 파일을 자동적으로 생성한다. 한편, 반도체 공정 시뮬레이터는, 사용자로부터 실제로 제작에 사용되는 공정 조건이 입력되면 반도체 공정 시뮬레이션을 수행하게 되며, 그 결과로 소자 구조 파일을 생성하여 제공한다. 반도체 공정 시뮬레이터를 이용하여 소자 구조 파일을 생성하는 것은 공정 시뮬레이션에 많은 시간이 소요되는 단점이 있기는 하나, 실제에 가까운 소자 구조와 불순물 분포를 갖는 소자 구조 파일을 생성할 수 있게 된다.
한편, 3차원 반도체 소자에 대한 반도체 소자 구조 파일은 크게 2가지의 형태가 사용되고 있다. 3차원 반도체 소자 구조 파일 중 하나는 3차원 공간을 여러 개의 3차원 기본 도형들(예를 들면, 사면체)로 나누는 형태로서, 본 명세서에서는 '3차원 소자 구조 파일'로 지칭하며, 일반적으로 사용되는 형태이다. 반도체 소자 구조 파일 중 다른 하나는 3차원 공간을 원통형 좌표계로 표현한 후, 회전에 의한 대칭성을 고려하여 오직 2차원 공간을 여러 개의 2차원 기본 도형(예를 들면, 삼각형)들로 나누는 형태로서, 본 명세서에서는 '원통형 소자 구조 파일'로 지칭한다. 원통형 소자 구조 파일은 회전 대칭성을 갖는 구조에 대해 사용되며, 2차원 소자 구조 파일과 동일하므로 정확한 해를 효율적으로 구할 수 있으며, 그 대표적인 적용예는 수직형 NAND 소자이다.
하지만, 원통형 소자 구조가 부분적으로 회전 대칭성을 잃어버리는 경우에는 원통형 소자 구조 파일이 적용될 수 없고 3차원 소자 구조 파일을 적용하여야 된다.
최근, 수직형 NAND 소자에 있어서, 집적도를 높이기 위하여 멀티 스택 공정(multi-stack process)과 같은 기법이 적용되기도 한다. 멀티 스택 공정은, NAND 스트링에 필요한 소자 개수의 반에 해당하는 만큼 식각 공정을 통해서 생성한 후, 다시 두번째 스택을 쌓고 식각을 반복하는 기법이다. 이러한 경우, 하나의 NAND 스트링에 연결된 여러 개의 소자들 중에서 보통의 소자들은 회전 대칭성을 가지고 있으나, 스택과 스택이 만나는 곳의 구조는 변형이 일어나서 회전 대칭성을 가지지 못하게 된다. 이와 같이, 부분적으로 회전 대칭성이 없는 NAND 스트링에 대하여 원통형 소자 구조 파일은 적용될 수 없으며, 3차원 소자 구조 파일을 적용하여야 하므로, 매우 비효율적이다.
도 1은 부분적으로 회전 대칭성이 깨어진 구조를 예시적으로 도시한 모식도이다. 종래의 반도체 소자 시뮬레이터는 도 1에 도시된 바와 같이 부분적으로 회전 대칭성이 깨어진 3차원 반도체 소자를 시뮬레이션하기 위하여 원통형 소자 구조 파일은 사용할 수 없으며 복잡한 3차원 소자 구조 파일을 사용해야 되는 문제점이 발생된다.
전술한 문제점을 해결하기 위한 본 발명은 부분적으로 회전 대칭성이 깨진 원통형 반도체 소자에 대하여 회전 대칭성이 있는 부분은 원통형 소자 구조 파일을 적용하고 회전 대칭성이 없는 부분은 3차원 소자 구조 파일을 적용할 수 있도록 하여, 효율적으로 시뮬레이션할 수 있도록 구성된 반도체 소자 시뮬레이션 시스템 및 그 방법을 제공하는 것을 목적으로 한다.
전술한 기술적 과제를 달성하기 위한 본 발명의 제1 특징에 따른 반도체 소자 시뮬레이션 시스템은, 외부로부터 하나의 반도체 소자 구조를 분할한 복수 개의 소 구조들에 대한 복수 개의 소자 구조 파일을 입력받을 수 있도록 구성된 소자 구조 파일 입력 모듈; 입력된 복수 개의 소자 구조 파일들 간의 연결 관계를 추출하는 연결 관계 추출 모듈; 상기 소자 구조 파일들의 연결 관계를 이용하여, 소자 구조 파일들의 연결 지점들에 대한 경계 조건을 인가하는 경계 조건 인가 모듈; 복수 개의 소자 구조 파일들 및 소자 구조 파일들의 연결 지점들에 대한 경계 조건을 이용하여, 상기 반도체 소자에 대한 시뮬레이션을 하는 시뮬레이션 모듈;을 구비하여, 하나의 반도체 소자에 대하여 복수 개의 소자 구조 파일을 이용하여 시뮬레이션할 수 있도록 구성된다.
전술한 제1 특징에 따른 3차원 반도체 소자에 대한 시뮬레이션 시스템에 있어서, 상기 반도체 소자는 부분적으로 회전 대칭성이 깨진 3차원 원통형 반도체 소자이며, 상기 소자 구조 파일 입력 모듈로 입력되는 복수 개의 소자 구조 파일들은, 상기 3차원 원통형 반도체 소자에 대한 적어도 하나 이상의 원통형 소자 구조 파일 및 적어도 하나 이상의 3차원 소자 구조 파일들로 이루어진 것이 바람직하다.
전술한 제1 특징에 따른 3차원 반도체 소자에 대한 시뮬레이션 시스템에 있어서, 상기 원통형 소자 구조 파일은 상기 3차원 원통형 반도체 소자의 회전 대칭성을 갖는 소 구조 영역에 대한 소자 구조 파일이며, 상기 3차원 소자 구조 파일은 상기 3차원 원통형 반도체 소자의 회전 대칭성이 없는 소 구조 영역에 대한 소자 구조 파일인 것이 바람직하다.
전술한 제1 특징에 따른 3차원 반도체 소자에 대한 시뮬레이션 시스템에 있어서, 상기 복수 개의 소자 구조 파일들 간의 연결 관계는, 각 소자 구조 파일들의 좌표값 정보들을 이용하여 각 소자 구조 파일들 간의 서로 대응되는 표면인 연결면에 대한 정보들로 이루어진 것이 바람직하다.
전술한 제1 특징에 따른 3차원 반도체 소자에 대한 시뮬레이션 시스템에 있어서, 상기 경계 조건 인가 모듈은, 각 소자 구조 파일의 연결 지점에 대한 고려없이, 각 소자 구조 파일에 대하여 시뮬레이션을 위한 방정식들을 계산하고, 각 소자 구조 파일에 대해 계산된 방정식들을 각 연결 지점에서 서로 합쳐서 하나의 방정식으로 만들고, 연결 지점에서는 모두 같은 물리량을 가진다는 조건을 인가하여 방정식을 풀어 내는 것이 바람직하다.
본 발명의 제2 특징에 따른 반도체 소자에 대한 시뮬레이션 방법은, (a) 외부로부터 하나의 반도체 소자 구조를 분할한 복수 개의 소 구조들에 대한 복수 개의 소자 구조 파일을 입력받는 단계; (b) 입력된 복수 개의 소자 구조 파일들 간의 연결 관계를 추출하는 단계; (c) 상기 소자 구조 파일들의 연결 관계를 이용하여, 소자 구조 파일들의 연결 지점들에 대한 경계 조건을 인가하는 단계; (d) 복수 개의 소자 구조 파일들 및 소자 구조 파일들의 연결 지점들에 대한 경계 조건을 이용하여, 상기 반도체 소자에 대한 시뮬레이션을 하는 단계; 을 구비하여, 하나의 반도체 소자에 대하여 복수 개의 소자 구조 파일을 이용하여 시뮬레이션할 수 있도록 구성된다.
전술한 제2 특징에 따른 3차원 반도체 소자에 대한 시뮬레이션 방법에 있어서, 상기 반도체 소자는 부분적으로 회전 대칭성이 깨진 3차원 원통형 반도체 소자이며, 상기 소자 구조 파일 입력 모듈로 입력되는 복수 개의 소자 구조 파일들은, 상기 3차원 원통형 반도체 소자에 대한 적어도 하나 이상의 원통형 소자 구조 파일 및 적어도 하나 이상의 3차원 소자 구조 파일들로 이루어진 것이 바람직하다.
전술한 제2 특징에 따른 3차원 반도체 소자에 대한 시뮬레이션 방법에 있어서, 상기 원통형 소자 구조 파일은 상기 3차원 원통형 반도체 소자의 회전 대칭성을 갖는 소 구조 영역에 대한 소자 구조 파일이며, 상기 3차원 소자 구조 파일은 상기 3차원 원통형 반도체 소자의 회전 대칭성이 없는 소 구조 영역에 대한 소자 구조 파일인 것이 바람직하다.
전술한 제2 특징에 따른 3차원 반도체 소자에 대한 시뮬레이션 방법에 있어서, 상기 복수 개의 소자 구조 파일들 간의 연결 관계는, 각 소자 구조 파일들의 좌표값 정보들을 이용하여 각 소자 구조 파일들 간의 서로 대응되는 표면인 연결면에 대한 정보들로 이루어진 것이 바람직하다.
전술한 제2 특징에 따른 3차원 반도체 소자에 대한 시뮬레이션 방법에 있어서, 상기 (d) 단계는, 각 소자 구조 파일의 연결 지점에 대한 고려없이, 각 소자 구조 파일에 대하여 시뮬레이션을 위한 방정식들을 계산하고, 각 소자 구조 파일에 대해 계산된 방정식들을 각 연결 지점에서 서로 합쳐서 하나의 방정식으로 만들고, 연결 지점에서는 모두 같은 물리량을 가진다는 조건을 인가하여 방정식을 풀어 내는 것이 바람직하다.
전술한 구성을 갖는 본 발명에 따른 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템은, 3차원 원통형 반도체 소자가 부분적으로 회전 대칭성이 깨어진 경우, 회전 대칭성의 유무에 따라 반도체 소자의 전체 소자 구조를 소 구조 영역들로 분할하고, 회전 대칭성이 있는 소 구조 영역에 대하여는 원통형 소자 구조 파일을 생성하고, 회전 대칭성이 없는 소 구조 영역에 대하여는 3차원 소자 구조 파일을 생성함으로써, 매우 효율적으로 시뮬레이션할 수 있게 된다.
또한, 본 발명에 따른 3차원 반도체 소자에 대한 시뮬레이션 시스템은, 입력된 적어도 하나 이상의 원통형 소자 구조 파일들과 적어도 하나 이상의 3차원 소자 구조 파일들을 이용하여 각 소자 구조 영역들의 연결 관계를 생성하고, 연결 관계들에 따른 경계 조건들을 인가하여, 반도체 소자의 전체에 대한 시뮬레이션을 수행할 수 있게 된다.
도 1은 부분적으로 회전 대칭성이 깨어진 구조를 예시적으로 도시한 모식도이다.
도 2는 본 발명의 바람직한 실시예에 따른 3차원 반도체 소자에 대한 시뮬레이션 시스템의 구조를 개략적으로 도시한 구성도이다.
도 3은 3차원 원통형 반도체 소자 구조에 대한 표현 방법들을 예시적으로 도시한 것이다.
도 4는 본 발명의 바람직한 실시예에 따른 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템에 있어서, 시뮬레이션할 3차원 원통형 반도체 소자의 구조를 3개의 영역으로 분할한 상태를 예시적으로 도시한 모식도이다.
도 5는 본 발명의 바람직한 실시예에 따른 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템에 있어서, 3개의 영역으로 이루어진 반도체 소자가 원통형 또는 3차원 소자 구조로 나타낸 8가지의 경우들에 대하여 시뮬레이션한 결과에 따른 드레인 전류를 도시한 그래프이다.
도 6는 본 발명의 바람직한 실시예에 따른 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템에 있어서, 계산의 효율성에 대한 시스템의 성능을 설명하기 위하여, 도 5의 8가지의 각 경우들에 대한 시뮬레이션 시간(Elapsed time ratio) 및 오차(relative error)를 도시한 그래프이다.
도 7은 본 발명의 바람직한 실시예에 따른 차원 원통형 반도체 소자에 대한 시뮬레이션 시스템의 성능을 보여주기 위하여, 구부러진 정도가 서로 다른 수직형 NAND 구조들을 예시적으로 도시한 모식도들이다.
도 8은 본 발명에 따른 방법을 적용하여 도 7의 수직형 NAND 구조들을 시뮬레이션하기 위한 전체 소자 구조 및 분할된 소 구조 영역들을 도시한 모식도이다.
도 9는 도 7 및 도 8의 수직형 NAND 구조들에 대하여 본 발명에 따른 방법을 적용하여 시뮬레이션하여 구한 전류-전압 특성을 도시한 그래프들이다.
도 2는 본 발명의 바람직한 실시예에 따른 3차원 반도체 소자에 대한 시뮬레이션 시스템의 구조를 개략적으로 도시한 구성도이다.
도 3은 3차원 원통형 반도체 소자 구조에 대한 표현 방법들을 예시적으로 도시한 것이다.
도 4는 본 발명의 바람직한 실시예에 따른 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템에 있어서, 시뮬레이션할 3차원 원통형 반도체 소자의 구조를 3개의 영역으로 분할한 상태를 예시적으로 도시한 모식도이다.
도 5는 본 발명의 바람직한 실시예에 따른 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템에 있어서, 3개의 영역으로 이루어진 반도체 소자가 원통형 또는 3차원 소자 구조로 나타낸 8가지의 경우들에 대하여 시뮬레이션한 결과에 따른 드레인 전류를 도시한 그래프이다.
도 6는 본 발명의 바람직한 실시예에 따른 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템에 있어서, 계산의 효율성에 대한 시스템의 성능을 설명하기 위하여, 도 5의 8가지의 각 경우들에 대한 시뮬레이션 시간(Elapsed time ratio) 및 오차(relative error)를 도시한 그래프이다.
도 7은 본 발명의 바람직한 실시예에 따른 차원 원통형 반도체 소자에 대한 시뮬레이션 시스템의 성능을 보여주기 위하여, 구부러진 정도가 서로 다른 수직형 NAND 구조들을 예시적으로 도시한 모식도들이다.
도 8은 본 발명에 따른 방법을 적용하여 도 7의 수직형 NAND 구조들을 시뮬레이션하기 위한 전체 소자 구조 및 분할된 소 구조 영역들을 도시한 모식도이다.
도 9는 도 7 및 도 8의 수직형 NAND 구조들에 대하여 본 발명에 따른 방법을 적용하여 시뮬레이션하여 구한 전류-전압 특성을 도시한 그래프들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 복수의 소자 구조 파일을 이용한 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템의 구성 및 동작에 대하여 구체적으로 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 3차원 반도체 소자에 대한 시뮬레이션 시스템을 도시한 구성도이다. 도 2를 참조하면, 본 발명에 따른 3차원 반도체 소자에 대한 시뮬레이션 시스템(1)은 소자 구조 파일 입력 모듈(100), 연결 관계 추출 모듈(110), 경계 조건 인가 모듈(120) 및 시뮬레이션 모듈(130)을 구비한다. 본 발명에 따른 시뮬레이션 시스템은 부분적으로 회전 대칭성이 깨진 3차원 원통형 반도체 소자를 효율적으로 시뮬레이션할 수 있도록 한다.
도 3은 3차원 원통형 반도체 소자 구조에 대한 표현 방법들을 예시적으로 도시한 것이다. 도 3의 (a)에 도시된 바와 같이 원통 구조는 회전축을 기준으로 하여 2차원 단면을 회전시켜 생성 가능하므로, 2차원 단면으로 표현될 수 있다. 도 3의 (c)에 도시된 바와 같이, 원통 구조는 3차원으로도 표현될 수 있다. 또한, 도 3의 (b)에 도시된 바와 같이, 일부는 3차원으로 표현하고 일부는 2차원 단면으로 표현할 수 있다. 따라서, 본 발명에 따른 시뮬레이션 시스템에서는 원통형 구조를 도 3의 (c)에 표현된 바와 같이, 일부는 3차원으로 표현하고 일부는 2차원 단면으로 표현하는 방법을 제안하고자 한다.
상기 소자 구조 파일 입력 모듈(100)은 외부로부터 하나의 반도체 소자 구조를 분할한 복수 개의 소 구조들에 대한 복수 개의 소자 구조 파일을 입력받을 수 있도록 구성된 모듈로서, 사용자로부터 직접 입력되거나 외부의 다른 시스템으로부터 입력되도록 구성될 수 있다.
시뮬레이션하고자 하는 반도체 소자가 부분적으로 회전 대칭성이 깨진 3차원 원통형 반도체 소자인 경우, 전체 소자 구조를 회전 대칭성의 유무에 따라 복수 개의 소 구조 영역들로 분할한다. 분할된 소 구조 영역들 중 회전 대칭성을 갖는 소 구조 영역에 대하여 원통형 소자 구조 파일을 생성하고, 분할된 소 구조 영역들 중 회전 대칭성이 없는 소 구조 영역에 대하여 3차원 소자 구조 파일을 생성한다. 상기 소자 구조 파일들은 외부의 구조 생성기 등을 통해 생성될 수 있다. 이렇게 분할된 각 소 구조 영역들에 대해 생성된 적어도 하나 또는 둘 이상의 원통형 소자 구조 파일들 및 적어도 하나 또는 둘 이상의 3차원 소자 구조 파일들이 상기 소자 구조 파일 입력 모듈을 통해 입력된다.
상기 연결 관계 추출 모듈(110)은 입력된 복수 개의 소자 구조 파일들에 포함된 3차원 공간상의 좌표값들을 이용하여 복수 개의 소자 구조 파일들간의 연결 관계를 추출한다. 한편, 상기 원통형 소자 구조 파일은 원통형 좌표계를 사용하는 2차원 소자 구조 파일이며, 3차원 소자 구조 파일은 3차원 데카르트 좌표계를 사용한다. 따라서, 원통형 좌표계를 사용하는 소 구조 영역과 3차원 데카르트 좌표계를 사용하는 소 구조 영역이 서로 만나는 경우, 원통형 좌표계의 한 점이 3차원 데카르트 좌표계의 여러 점과 겹칠 수 있게 된다. 이러한 상황을 고려하여, 각 소 구조 영역들에 대한 원통형 소자 구조 파일들과 3차원 소자 구조 파일들간의 연결 관계를 추출하게 된다.
상기 경계 조건 인가 모듈(120)은 상기 소자 구조 파일들의 연결 관계를 이용하여, 소자 구조 파일들의 연결 지점들에 대한 경계 조건을 인가한다. 이하, 경계 조건 인가 모듈에 의해 두 개의 연관되어 있는 점들에 대해 경계 조건을 인가하는 과정을 구체적으로 설명한다. 연결 관계에 의해 서로 연관된 두 점은 공간상으로는 같은 점이지만, 서로 다른 소 구조 영역에 각각 포함되므로 미지수가 2개가 할당된다. 이러한 두 개의 연관된 점들에 대하여 서로를 고려하지 않고 각 소자 구조 파일에 대하여 시뮬레이션을 위한 방정식들은 각각 계산한다. 다음, 서로를 고려하지 않고 풀어준 방정식들을 서로 더하여 하나의 방정식으로 만든 후, 두 개의 미지수가 동일한 값을 갖는다는 추가적인 조건을 인가하게 된다.
상기 시뮬레이션 모듈(130)은 복수 개의 소자 구조 파일들 및 소자 구조 파일들의 연결 지점들에 대한 경계 조건을 이용하여, 상기 반도체 소자에 대한 시뮬레이션을 수행한다.
전술한 구조를 갖는 본 발명에 따른 시뮬레이션 시스템은, 부분적으로 회전 대칭성이 깨진 3차원 원통형 반도체 소자에 대하여 원통형 소자 구조 파일 및 3차원 소자 구조 파일을 포함하는 복수 개의 소자 구조 파일들을 이용하여 효율적으로 시뮬레이션할 수 있도록 구성된다.
이하, 전술한 구성을 갖는 본 발명에 따른 시뮬레이션 시스템에 의해 구현된 시뮬레이션 방법에 대하여 구체적으로 설명한다. 본 발명에 따른 시뮬레이션 방법은 시뮬레이션 시스템을 구성하는 컴퓨팅 시스템에 의해 구현될 수 있다.
본 발명에 따른 시뮬레이션 시스템은, 먼저 외부로부터 부분적으로 회전 대칭성이 깨진 3차원 원통형 반도체 소자 구조를 분할한 복수 개의 소 구조 영역들에 대한 복수 개의 소자 구조 파일들을 입력받는다. 여기서, 각 소 구조 영역들에 대해 생성된 적어도 하나 또는 둘 이상의 원통형 소자 구조 파일들 및 적어도 하나 또는 둘 이상의 3차원 소자 구조 파일들이 상기 소자 구조 파일 입력 모듈을 통해 입력된다.
다음, 입력된 복수 개의 소자 구조 파일들에 포함된 3차원 공간상의 좌표값들을 이용하여 복수 개의 소자 구조 파일들간의 연결 관계를 추출한다.
다음, 각 소자 구조 파일의 연결 지점에 대한 고려없이, 각 소자 구조 파일에 대하여 시뮬레이션을 위한 방정식들을 계산하고, 각 소자 구조 파일에 대해 계산된 방정식들을 각 연결 지점에서 서로 합쳐서 하나의 방정식으로 만들고, 연결 지점에서는 모두 같은 물리량을 가진다는 경계 조건을 인가한다.
다음, 복수 개의 소자 구조 파일들 및 소자 구조 파일들의 연결 지점들에 대한 경계 조건을 이용하여, 상기 반도체 소자에 대한 시뮬레이션을 수행한다.
전술한 방법에 의하여, 하나의 반도체 소자에 대하여 복수 개의 소자 구조 파일들을 이용하여 시뮬레이션할 수 있도록 구성되며, 특히, 부분적으로 회전 대칭성이 깨진 3차원 원통형 반도체 소자를 효율적으로 시뮬레이션할 수 있도록 한다.
전술한 본 발명에 따른 시뮬레이션 시스템 및 방법은, 원통형 소자 구조와 3차원 소자 구조가 혼합되어 있을 때에도 적합한 경계 조건을 설정함으로써 올바른 해를 구할 수 있게 된다.
도 4는 본 발명의 바람직한 실시예에 따른 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템에 있어서, 시뮬레이션할 3차원 원통형 반도체 소자의 구조를 3개의 영역으로 분할한 상태를 예시적으로 도시한 모식도이다. 그리고, 도 5는 본 발명의 바람직한 실시예에 따른 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템에 있어서, 도 4에 도시된 3개의 영역으로 이루어진 반도체 소자가 구현될 수 있는 8가지 경우들에 대한 드레인 전류를 시뮬레이션한 결과 그래프이다.
도 4 및 도 5를 참조하면, 3개의 영역으로 이루어진 반도체 소자에 대한 8가지 경우는, (1) 원통형 소자 구조(Quasi-2D)/ 원통형 소자 구조(Quasi-2D) / 원통형 소자 구조(Quasi-2D), (2) 원통형 소자 구조(Quasi-2D)/ 원통형 소자 구조(Quasi-2D) / 3차원 소자 구조(3D), (3) 원통형 소자 구조(Quasi-2D)/ 3차원 소자 구조(3D) / 원통형 소자 구조(Quasi-2D), (4) 원통형 소자 구조(Quasi-2D)/ 3차원 소자 구조(3D)/ 3차원 소자 구조(3D), (5) 3차원 소자 구조(3D)/ 원통형 소자 구조(Quasi-2D) / 원통형 소자 구조(Quasi-2D), (6) 3차원 소자 구조(3D)/ 원통형 소자 구조(Quasi-2D)/ 3차원 소자 구조(3D) , (7) 3차원 소자 구조(3D)/ 3차원 소자 구조(3D)/ 원통형 소자 구조(Quasi-2D) , (8) 3차원 소자 구조(3D)/ 3차원 소자 구조(3D)/ 3차원 소자 구조(3D)이다. 도 5를 참조하면, 전술한 8개의 모든 경우에서 모두 유사한 계산 결과를 보이고 있음을 알 수 있다.
도 6는 본 발명의 바람직한 실시예에 따른 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템에 있어서, 계산의 효율성에 대한 시스템의 성능을 설명하기 위하여, 도 5의 8가지의 각 경우에 대한 시뮬레이션 시간(Elapsed time ratio) 및 오차(relative error)를 도시한 그래프이다. 도 6를 참조하여 각 경우에 대한 시뮬레이션 시간(Elapsed time ratio)을 살펴보면, 모두 3차원 소자 구조로 이루어진 3/3/3의 경우 가장 시간이 오래 걸리며, 일부만 3차원 소자 구조로 이루어진 경우, 예를 들면 2/3/2 구조에서 시뮬레이션 시간이 크게 단축됨을 알 수 있다. 한편, 도 6를 참조하여 각 경우에 대한 오차(relative error)를 살펴보면, 최대 오차가 약 2% 이다.
도 6를 통해, 시뮬레이션 시간 및 오차면에서 검토할 때, 본 발명에 따라 3차원 원통형 반도체 소자에 대하여 일부분만을 3차원 소자 구조로 나타내어 시뮬레이션한 경우가 전체를 3차원 소자 구조로 나타내어 시뮬레이션할 때보다 계산면에서 훨씬 효율적임을 쉽게 파악할 수 있다.
도 7은 본 발명의 바람직한 실시예에 따른 차원 원통형 반도체 소자에 대한 시뮬레이션 시스템의 성능을 보여주기 위하여, 구부러진 정도가 서로 다른 수직형 NAND 구조들을 예시적으로 도시한 모식도이다. 도 7을 참조하면, NAND 소자들의 구부러진 정도를 나타내는 오프셋(△)이 각각 0, 5, 10, 15 nm 인 경우들을 도시하고 있다. 오프셋이 0이 아닌 경우에 대하여는 종래에는 반드시 3차원 소자 구조 파일을 이용한 시뮬레이션 방법으로 적용하여야 되었으므로, 매우 비효율적이었다.
도 8은 본 발명에 따른 방법을 적용하여 도 7의 수직형 NAND 구조들을 시뮬레이션하기 위하여, 전체 소자 구조를 3개의 소 구조 영역들로 분할한 상태를 도시한 모식도이다. 그리고, 도 9는 도 7 및 도 8의 수직형 NAND 구조들에 대하여 본 발명에 따른 방법을 적용하여 시뮬레이션하여 구한 전류-전압 특성을 도시한 그래프들이다. 도 9에 있어서, x축은 위쪽 스택(Upper stack)에 배정된 트랜지스터의 게이트 전압이며, y축은 드레인 전류이며, 아래쪽 스택(Lower stack)의 트랜지스터는 충분히 높은 전압으로 켜져 있으므로, 오직 위쪽 스택(Upper stack)의 게이트 전압에 따라 흐르는 전류(즉, 드레인 전류)가 변화하게 된다. 이때, 오프셋(△)이 커지면 커질수록, 전류가 흘러야 하는 구간의 길이가 증가하게 되고, 이에 따라 전류도 감소하게 된다. 종래에는 이런 구조에 대한 시뮬레이션은 많은 시간이 소요되는 3차원 소자 구조의 시뮬레이션만이 가능했다. 하지만, 본 발명에 따른 방법은 이러한 구조들에 대하여 적용하여 매우 효율적으로 시뮬레이션할 수 있게 된다. 특히, 본 발명에 따른 시뮬레이션 방법은, 위/아래 스택들의 크기가 커질수록, 그 효율성은 더욱 커지게 된다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 그리고, 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
1 : 3차원 반도체 소자에 대한 시뮬레이션 시스템
100 : 소자 구조 파일 입력 모듈
110 : 연결 관계 추출 모듈
120 : 경계 조건 인가 모듈
130 : 시뮬레이션 모듈
100 : 소자 구조 파일 입력 모듈
110 : 연결 관계 추출 모듈
120 : 경계 조건 인가 모듈
130 : 시뮬레이션 모듈
Claims (10)
- 외부로부터 하나의 반도체 소자 구조를 분할한 복수 개의 소 구조들에 대한 복수 개의 소자 구조 파일을 입력받을 수 있도록 구성된 소자 구조 파일 입력 모듈;
입력된 복수 개의 소자 구조 파일들 간의 연결 관계를 추출하는 연결 관계 추출 모듈;
상기 소자 구조 파일들의 연결 관계를 이용하여, 소자 구조 파일들의 연결 지점들에 대한 경계 조건을 인가하는 경계 조건 인가 모듈; 및
복수 개의 소자 구조 파일들 및 소자 구조 파일들의 연결 지점들에 대한 경계 조건을 이용하여, 상기 반도체 소자에 대한 시뮬레이션을 하는 시뮬레이션 모듈;
을 구비하여, 하나의 반도체 소자에 대하여 복수 개의 소자 구조 파일을 이용하여 시뮬레이션할 수 있도록 구성된 것을 특징으로 하며,
상기 경계 조건 인가 모듈은,
각 소자 구조 파일의 연결 지점에 대한 고려없이, 각 소자 구조 파일에 대하여 시뮬레이션을 위한 방정식들을 계산하고,
각 소자 구조 파일에 대해 계산된 방정식들을 각 연결 지점에서 서로 합쳐서 하나의 방정식으로 만들고,
연결 지점에서는 모두 동일한 물리량을 가진다는 조건을 인가하여 방정식을 풀어 내는 것을 특징으로 하는 복수 개의 소자 구조 파일을 이용한 반도체 소자에 대한 시뮬레이션 시스템. - 제1항에 있어서, 상기 반도체 소자는 부분적으로 회전 대칭성이 깨진 3차원 원통형 반도체 소자이며,
상기 소자 구조 파일 입력 모듈로 입력되는 복수 개의 소자 구조 파일들은,
상기 3차원 원통형 반도체 소자에 대한 적어도 하나 이상의 원통형 소자 구조 파일 및 적어도 하나 이상의 3차원 소자 구조 파일들로 이루어진 것을 특징으로 하는 복수 개의 소자 구조 파일을 이용한 반도체 소자에 대한 시뮬레이션 시스템. - 제2항에 있어서, 상기 원통형 소자 구조 파일은 상기 3차원 원통형 반도체 소자의 회전 대칭성을 갖는 소 구조 영역에 대한 소자 구조 파일이며,
상기 3차원 소자 구조 파일은 상기 3차원 원통형 반도체 소자의 회전 대칭성이 없는 소 구조 영역에 대한 소자 구조 파일인 것을 특징으로 하는 복수 개의 소자 구조 파일을 이용한 반도체 소자에 대한 시뮬레이션 시스템. - 제1항에 있어서, 상기 복수 개의 소자 구조 파일들 간의 연결 관계는,
각 소자 구조 파일들의 좌표값 정보들을 이용하여 각 소자 구조 파일들 간의 서로 대응되는 표면인 연결면에 대한 정보들로 이루어진 것을 특징으로 하는 복수 개의 소자 구조 파일을 이용한 반도체 소자에 대한 시뮬레이션 시스템. - 삭제
- (a) 외부로부터 하나의 반도체 소자 구조를 분할한 복수 개의 소 구조들에 대한 복수 개의 소자 구조 파일을 입력받는 단계;
(b) 입력된 복수 개의 소자 구조 파일들 간의 연결 관계를 추출하는 단계;
(c) 상기 소자 구조 파일들의 연결 관계를 이용하여, 소자 구조 파일들의 연결 지점들에 대한 경계 조건을 인가하는 단계; 및
(d) 복수 개의 소자 구조 파일들 및 소자 구조 파일들의 연결 지점들에 대한 경계 조건을 이용하여, 상기 반도체 소자에 대한 시뮬레이션을 하는 단계;
을 구비하여, 하나의 반도체 소자에 대하여 복수 개의 소자 구조 파일을 이용하여 시뮬레이션할 수 있도록 구성된 것을 특징으로 하며,
상기 (d) 단계는,
각 소자 구조 파일의 연결 지점에 대한 고려없이, 각 소자 구조 파일에 대하여 시뮬레이션을 위한 방정식들을 계산하고,
각 소자 구조 파일에 대해 계산된 방정식들을 각 연결 지점에서 서로 합쳐서 하나의 방정식으로 만들고,
연결 지점에서는 모두 동일한 물리량을 가진다는 조건을 인가하여 방정식을 풀어 내는 것을 특징으로 하는 복수 개의 소자 구조 파일을 이용한 반도체 소자에 대한 시뮬레이션 방법. - 제6항에 있어서, 상기 반도체 소자는 부분적으로 회전 대칭성이 깨진 3차원 원통형 반도체 소자이며,
상기 소자 구조 파일 입력 모듈로 입력되는 복수 개의 소자 구조 파일들은,
상기 3차원 원통형 반도체 소자에 대한 적어도 하나 이상의 원통형 소자 구조 파일 및 적어도 하나 이상의 3차원 소자 구조 파일들로 이루어진 것을 특징으로 하는 복수 개의 소자 구조 파일을 이용한 반도체 소자에 대한 시뮬레이션 방법. - 제7항에 있어서, 상기 원통형 소자 구조 파일은 상기 3차원 원통형 반도체 소자의 회전 대칭성을 갖는 소 구조 영역에 대한 소자 구조 파일이며,
상기 3차원 소자 구조 파일은 상기 3차원 원통형 반도체 소자의 회전 대칭성이 없는 소 구조 영역에 대한 소자 구조 파일인 것을 특징으로 하는 복수 개의 소자 구조 파일을 이용한 반도체 소자에 대한 시뮬레이션 방법. - 제6항에 있어서, 상기 복수 개의 소자 구조 파일들 간의 연결 관계는,
각 소자 구조 파일들의 좌표값 정보들을 이용하여 각 소자 구조 파일들 간의 서로 대응되는 표면인 연결면에 대한 정보들로 이루어진 것을 특징으로 하는 복수 개의 소자 구조 파일을 이용한 반도체 소자에 대한 시뮬레이션 방법. - 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220108236A KR102661977B1 (ko) | 2022-08-29 | 2022-08-29 | 복수의 소자 구조 파일을 사용하는 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템 및 그 방법 |
| US18/134,311 US20240070360A1 (en) | 2022-08-29 | 2023-04-13 | Simulation system for a cylindrical 3-dimensional semiconductor device using a hybrid mesh and method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220108236A KR102661977B1 (ko) | 2022-08-29 | 2022-08-29 | 복수의 소자 구조 파일을 사용하는 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템 및 그 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20240029892A KR20240029892A (ko) | 2024-03-07 |
| KR102661977B1 true KR102661977B1 (ko) | 2024-04-29 |
Family
ID=89996966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220108236A KR102661977B1 (ko) | 2022-08-29 | 2022-08-29 | 복수의 소자 구조 파일을 사용하는 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템 및 그 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20240070360A1 (ko) |
| KR (1) | KR102661977B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235323A (ja) | 2007-03-16 | 2008-10-02 | Nec Corp | 半導体素子特性シミュレーション装置およびシミュレーション方法 |
| US20140019101A1 (en) * | 2010-06-16 | 2014-01-16 | Crosslight Software Inc. | Method of simulation and design of a semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102152774B1 (ko) * | 2013-03-07 | 2020-09-07 | 삼성전자 주식회사 | 반도체 소자 시뮬레이션 시스템 및 이를 이용한 시뮬레이션 방법 |
| KR20150087725A (ko) | 2014-01-22 | 2015-07-30 | 삼성전자주식회사 | 반도체 장치의 시뮬레이션 방법 및 이를 이용한 반도체 장치의 설계 방법 |
| KR102293791B1 (ko) | 2019-11-28 | 2021-08-25 | 광주과학기술원 | 반도체 소자의 시뮬레이션을 위한 전자 장치, 방법, 및 컴퓨터 판독가능 매체 |
-
2022
- 2022-08-29 KR KR1020220108236A patent/KR102661977B1/ko active IP Right Grant
-
2023
- 2023-04-13 US US18/134,311 patent/US20240070360A1/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235323A (ja) | 2007-03-16 | 2008-10-02 | Nec Corp | 半導体素子特性シミュレーション装置およびシミュレーション方法 |
| US20140019101A1 (en) * | 2010-06-16 | 2014-01-16 | Crosslight Software Inc. | Method of simulation and design of a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240070360A1 (en) | 2024-02-29 |
| KR20240029892A (ko) | 2024-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6405160B1 (en) | Memory compiler interface and methodology | |
| Di Battista et al. | Algorithms for drawing graphs: an annotated bibliography | |
| US20200334397A1 (en) | System and method for 2d to 3d model creation for a mems device | |
| US20210183051A1 (en) | Learning device, inference device, learning model generation method, and inference method | |
| JP4892354B2 (ja) | グラフィカルプログラミング環境における入力データのブロック処理 | |
| Kołopieńczyk et al. | Design of emb-based moore fsms | |
| Chen | Computational geomechanics and hydraulic structures | |
| US20230289502A1 (en) | Recovery of a hierarchical functional representation of an integrated circuit | |
| Froehlich et al. | Generation of verified programs for in-memory computing | |
| KR102661977B1 (ko) | 복수의 소자 구조 파일을 사용하는 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템 및 그 방법 | |
| Smith | Enclosure methods for systems of polynomial equations and inequalities | |
| US20230130199A1 (en) | Semiconductor device simulation system and semiconductor device simulation method | |
| Saxena | An adaptive material mask overlay method: Modifications and investigations on binary, well connected robust compliant continua | |
| Gavrilov et al. | Methods of accelerated characterization of VLSI cell libraries with prescribed accuracy control | |
| Kondybayeva et al. | Tricubic interpolation in scientific data visualization problems | |
| JP2008146399A (ja) | モデル作成装置、モデル作成方法、およびモデル作成プログラム | |
| Cherry | CAD Programming in an Object Oriented Programming Environment | |
| US9633160B2 (en) | Method of placement and routing in a reconfiguration of a dynamically reconfigurable processor | |
| Şahin et al. | A new module design for 3D graphic transformations using generated floating-point core units. I | |
| Madeira et al. | Incremental evaluation of BDD-represented set operators | |
| Filipovic et al. | Physics-Informed Compact Model for SF 6/O 2 Plasma Etching | |
| CN116681027A (zh) | 一种先进工艺库辐照参数建模分析方法及系统 | |
| Cherry | CAD Programming in an | |
| Naji | AC# Algorithm for Creating Triangular Meshes of Highly-Irregular 2D Domains Using the Advancing Front Technique | |
| Kozminski | Rectangular dualization for computer-aided design of vlsi integrated circuit floorplans (layout, hierarchical design) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |