KR102660655B1 - Mask-support assembly and producing method thereof - Google Patents
Mask-support assembly and producing method thereof Download PDFInfo
- Publication number
- KR102660655B1 KR102660655B1 KR1020230005523A KR20230005523A KR102660655B1 KR 102660655 B1 KR102660655 B1 KR 102660655B1 KR 1020230005523 A KR1020230005523 A KR 1020230005523A KR 20230005523 A KR20230005523 A KR 20230005523A KR 102660655 B1 KR102660655 B1 KR 102660655B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- support
- support portion
- connection
- grid
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 238000005530 etching Methods 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 230000008569 process Effects 0.000 claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000853 adhesive Substances 0.000 claims description 93
- 230000001070 adhesive effect Effects 0.000 claims description 93
- 238000010438 heat treatment Methods 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 29
- 229910001374 Invar Inorganic materials 0.000 claims description 27
- 238000009713 electroplating Methods 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 229910052759 nickel Inorganic materials 0.000 claims description 21
- 229910052742 iron Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052787 antimony Inorganic materials 0.000 claims description 8
- 229910052797 bismuth Inorganic materials 0.000 claims description 8
- 229910052793 cadmium Inorganic materials 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 8
- 229910052725 zinc Inorganic materials 0.000 claims description 8
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 238000005323 electroforming Methods 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 239000005388 borosilicate glass Substances 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000001993 wax Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 39
- 239000010408 film Substances 0.000 description 30
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 26
- 238000007747 plating Methods 0.000 description 20
- 238000000151 deposition Methods 0.000 description 16
- 230000008021 deposition Effects 0.000 description 16
- 238000005192 partition Methods 0.000 description 13
- 230000008901 benefit Effects 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 229910021332 silicide Inorganic materials 0.000 description 11
- 239000011368 organic material Substances 0.000 description 10
- 238000011946 reduction process Methods 0.000 description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 239000011324 bead Substances 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000007665 sagging Methods 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- 229910000765 intermetallic Inorganic materials 0.000 description 4
- 239000000696 magnetic material Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229920000459 Nitrile rubber Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910021642 ultra pure water Inorganic materials 0.000 description 2
- 239000012498 ultrapure water Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- XTXRWKRVRITETP-UHFFFAOYSA-N Vinyl acetate Chemical compound CC(=O)OC=C XTXRWKRVRITETP-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003938 response to stress Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/10—Moulds; Masks; Masterforms
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrochemistry (AREA)
- Mechanical Engineering (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 마스크와 지지부의 연결체 및 그 제조 방법에 관한 것이다. 본 발명에 따른 마스크와 지지부의 연결체의 제조 방법은, 반도체 웨이퍼 상에 OLED 화소를 형성하는 공정에 사용되는 마스크와 지지부의 연결체의 제조 방법으로서, (a) 전도성 기판을 준비하는 단계; (b) 상기 전도성 기판의 제1 면 상에 마스크 패턴을 포함하는 마스크를 형성하는 단계; (c) 상기 전도성 기판의 제1 면의 반대면인 제2 면 상에서 상기 전도성 기판의 두께를 감축하는 단계; (d) 상기 전도성 기판의 제2 면 상에서 상기 전도성 기판을 식각하여 상기 테두리부 및 상기 그리드부를 포함하는 지지부를 형성하는 단계;를 포함하는 것을 특징으로 한다.The present invention relates to a connection between a mask and a support portion and a method of manufacturing the same. A method of manufacturing a connection between a mask and a support according to the present invention is a method of manufacturing a connection between a mask and a support used in a process of forming an OLED pixel on a semiconductor wafer, comprising the steps of: (a) preparing a conductive substrate; (b) forming a mask including a mask pattern on the first side of the conductive substrate; (c) reducing the thickness of the conductive substrate on a second side opposite the first side of the conductive substrate; (d) etching the conductive substrate on the second side of the conductive substrate to form a support portion including the edge portion and the grid portion.
Description
본 발명은 마스크와 지지부의 연결체 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 반도체 웨이퍼 상에 화소를 형성할 때 사용하고, 초고해상도의 마스크 패턴을 정밀하게 형성할 수 있는 마스크와 지지부의 연결체 및 그 제조 방법에 관한 것이다.The present invention relates to a connection between a mask and a support portion and a method of manufacturing the same. More specifically, it relates to a connecting body of a mask and a support part that can be used when forming pixels on a semiconductor wafer and to precisely form a mask pattern with ultra-high resolution, and a method of manufacturing the same.
OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.As a technology to form pixels in the OLED manufacturing process, the FMM (Fine Metal Mask) method is mainly used, which deposits organic materials at a desired location by attaching a thin metal mask (shadow mask) to the substrate.
기존의 OLED 제조 공정에서는 마스크 박막을 제조한 후, 마스크를 OLED 화소 증착 프레임에 용접 고정시켜 사용하는데, 고정시키는 과정에서 대면적 마스크의 정렬이 잘 되지 않는 문제점이 있었다. 또한, 프레임에 용접 고정하는 과정에서 마스크 막의 두께가 너무 얇고 대면적이기 때문에 하중에 의해 마스크가 쳐지거나 뒤틀어지는 문제점이 있었다.In the existing OLED manufacturing process, after manufacturing the mask thin film, the mask is welded and fixed to the OLED pixel deposition frame, but there was a problem in that the large-area mask was not aligned well during the fixing process. Additionally, during the process of welding and fixing the mask to the frame, there was a problem in that the mask was sagging or distorted due to load because the mask film was too thin and had a large area.
초고화질의 OLED 제조 공정에서는 1 ㎛ 이하의 미세한 정렬의 오차도 화소 증착의 실패로 이어질 수 있으므로, 마스크가 쳐지거나 뒤틀리는 등의 변형을 방지하고, 정렬을 명확하게 할 수 있는 기술 등의 개발이 필요한 실정이다.In the ultra-high-definition OLED manufacturing process, even minute alignment errors of 1 ㎛ or less can lead to failure of pixel deposition, so it is necessary to develop technologies that can prevent deformation such as sagging or twisting of the mask and make alignment clear. This is the situation.
한편, 최근에는 VR(virtual reality) 기기에 적용되는 마이크로 디스플레이(micro display)가 주목받고 있다. 마이크로 디스플레이는 VR 기기에서 사용자의 바로 눈 앞에서 영상을 나타내기 위해, 기존의 디스플레이들보다 더욱 작은 화면 크기를 가지면서도, 작은 화면 내에서 고화질을 구현해야 한다. 따라서, 기존의 초고화질의 OLED 제조 공정에 사용되는 마스크보다 크기가 작은 마스크 패턴과, 화소 증착 공정 전에 마스크의 더욱 미세한 정렬이 필요한 실정이다.Meanwhile, micro displays applied to virtual reality (VR) devices have recently been attracting attention. In order to display an image right in front of the user's eyes in a VR device, a micro display must have a smaller screen size than existing displays while delivering high definition within a small screen. Therefore, a mask pattern that is smaller than the mask used in the existing ultra-high definition OLED manufacturing process and more fine alignment of the mask before the pixel deposition process are required.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 마이크로 디스플레이(micro display)의 초고화질 화소를 구현할 수 있는 마스크와 지지부의 연결체 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.Therefore, the present invention was conceived to solve all the problems of the prior art as described above, and provides a connection between a mask and a support part that can implement ultra-high definition pixels of a micro display, and a method of manufacturing the same. The purpose.
또한, 본 발명은 마스크의 정렬을 명확하게 하여 화소 증착의 안정성을 향상시킬 수 있는 마스크와 지지부의 연결체 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.Additionally, the purpose of the present invention is to provide a connection between a mask and a support portion and a manufacturing method thereof that can improve the stability of pixel deposition by clearly aligning the mask.
또한, 본 발명은 마스크의 모든 부분에서 균일한 스트레스 레벨을 가지도록 하는 마스크와 지지부의 연결체 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.In addition, the purpose of the present invention is to provide a connection between a mask and a support part and a method of manufacturing the same, which ensures a uniform stress level in all parts of the mask.
또한, 본 발명은 OLED 화소 형성 과정에서 마스크 및 프레임이 하중에 의해 쳐지지 않고 대상 기판에 밀착될 수 있는 마스크와 지지부의 연결체 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.In addition, the purpose of the present invention is to provide a connection between a mask and a support portion and a method of manufacturing the same, which allows the mask and frame to be in close contact with the target substrate without being sagging by load during the OLED pixel formation process.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.However, these tasks are illustrative and do not limit the scope of the present invention.
본 발명의 상기의 목적은, 반도체 웨이퍼 상에 OLED 화소를 형성하는 공정에 사용되는 마스크와 지지부의 연결체의 제조 방법으로서, (a) 전도성 기판을 준비하는 단계; (b) 상기 전도성 기판의 제1 면 상에 마스크 패턴을 포함하는 마스크를 형성하는 단계; (c) 상기 전도성 기판의 제1 면의 반대면인 제2 면 상에서 상기 전도성 기판의 두께를 감축하는 단계; (d) 상기 전도성 기판의 제2 면 상에서 상기 전도성 기판을 식각하여 상기 테두리부 및 상기 그리드부를 포함하는 지지부를 형성하는 단계;를 포함하는, 마스크와 지지부의 연결체의 제조 방법에 의해 달성된다.The above object of the present invention is a method of manufacturing a connection between a mask and a support part used in a process of forming an OLED pixel on a semiconductor wafer, comprising the steps of: (a) preparing a conductive substrate; (b) forming a mask including a mask pattern on the first side of the conductive substrate; (c) reducing the thickness of the conductive substrate on a second side opposite the first side of the conductive substrate; (d) etching the conductive substrate on the second surface of the conductive substrate to form a support portion including the edge portion and the grid portion.
상기 전도성 기판은 실리콘 웨이퍼일 수 있다.The conductive substrate may be a silicon wafer.
(b) 단계에서, 상기 전도성 기판 상에서 전주도금(electroforming)으로 인바(Invar) 또는 수퍼 인바(Super Invar) 재질의 상기 마스크를 형성할 수 있다.In step (b), the mask made of Invar or Super Invar may be formed on the conductive substrate by electroforming.
상기 (b) 단계와 상기 (c) 단계 사이에, 상기 마스크 상에 템플릿을 접착할 수 있다.Between steps (b) and (c), a template may be attached to the mask.
상기 템플릿과 상기 마스크는 임시접착부를 개재하여 상호 접착될 수 있다.The template and the mask may be bonded to each other via a temporary adhesive part.
상기 템플릿은 웨이퍼, 글래스(glass), 실리카(silica), 석영(quartz), 알루미나(Al2O3), 붕규산유리(borosilicate glass), 지르코니아(zirconia) 중 어느 하나의 재질이고, 상기 임시접착부는 열 인가, 화학적 처리, UV 인가, 초음파 인가 중 어느 하나에 의해 분리가 가능한 액체 왁스(liquid wax), 접착제 또는 접착 시트일 수 있다.The template is made of any one of wafer, glass, silica, quartz, alumina (Al 2 O 3 ), borosilicate glass, and zirconia, and the temporary adhesive part is It may be a liquid wax, adhesive, or adhesive sheet that can be separated by any one of heat application, chemical treatment, UV application, and ultrasonic application.
상기 (c) 단계에서, 상기 전도성 기판의 두께를 50㎛ 내지 200㎛로 감축할 수 있다.In step (c), the thickness of the conductive substrate can be reduced to 50㎛ to 200㎛.
상기 (c) 단계와 상기 (d) 단계 사이에, (c2) 상기 전도성 기판의 제1 면의 반대면인 제2 면 상에, Cu, Au, Ag, Al, Sn, In, Bi, Zn, Sb, Ge, Cd 중 적어도 어느 하나의 재질을 포함하는 접착부를 형성하는 단계;를 더 포함하고, 상기 (d) 단계에서 상기 전도성 기판 및 상기 접착부를 식각할 수 있다.Between steps (c) and (d), (c2) on a second side opposite to the first side of the conductive substrate, Cu, Au, Ag, Al, Sn, In, Bi, Zn, It may further include forming an adhesive portion including at least one of Sb, Ge, and Cd, and in step (d), the conductive substrate and the adhesive portion may be etched.
상기 (d) 단계 이후, (d2) 상기 테두리부 및 상기 그리드부를 포함하는 상기 지지부의 제1 면의 반대면인 제2 면 상에, Cu, Au, Ag, Al, Sn, In, Bi, Zn, Sb, Ge, Cd 중 적어도 어느 하나의 재질을 포함하는 접착부를 형성하는 단계;를 더 포함할 수 있다.After step (d), (d2) Cu, Au, Ag, Al, Sn, In, Bi, Zn on the second side opposite to the first side of the support including the edge portion and the grid portion. , forming an adhesive portion containing at least one of Sb, Ge, and Cd materials.
상기 (b) 단계와 상기 (c) 단계 사이, 상기 (c) 단계와 상기 (d) 단계 사이 또는, 상기 (d) 단계 이후, 상기 마스크와 상기 지지부를 열처리하여 상기 마스크와 상기 지지부 사이에 Fe, Ni, Si 중 적어도 어느 하나의 재질을 포함하는 연결부를 형성하는 단계;를 더 포함할 수 있다.Between step (b) and step (c), between step (c) and step (d), or after step (d), the mask and the support are heat treated to form Fe between the mask and the support. It may further include forming a connection portion including at least one material selected from , Ni, and Si.
상기 열처리는 300℃ 내지 800℃로 수행할 수 있다.The heat treatment can be performed at 300°C to 800°C.
상기 (b) 단계에서, 상기 마스크의 각각의 셀부 사이에 슬릿 라인을 형성하여 상기 셀부들을 이격 배치할 수 있다.In step (b), slit lines may be formed between each cell portion of the mask to space the cell portions apart.
상기 (b) 단계에서, 상기 전주도금 방식으로 상기 지지부의 상부면 및 측면 상에 상기 마스크를 형성할 수 있다.In step (b), the mask may be formed on the upper and side surfaces of the support portion using the electroplating method.
상기 그리드부는, 제1 방향으로 연장 형성되고 양단이 상기 테두리부에 연결되는 복수의 제1 그리드부; 상기 제1 방향에 수직인 제2 방향으로 연장 형성되어 상기 제1 그리드부와 교차되고, 양단이 상기 테두리부에 연결되어 복수의 제2 그리드부;를 포함할 수 있다.The grid portion includes a plurality of first grid portions extending in a first direction and having both ends connected to the edge portion; It may include a plurality of second grid parts extending in a second direction perpendicular to the first direction and intersecting the first grid part, and having both ends connected to the edge part.
그리고, 본 발명의 상기의 목적은, 반도체 웨이퍼 상에 OLED 화소를 형성하는 공정에 사용되는 마스크와 지지부의 연결체로서, 테두리 및 그리드부를 포함하는 지지부; 상기 지지부의 제1 면 상에 연결되고 마스크 패턴을 포함하는 마스크;를 포함하고, 상기 그리드부는, 제1 방향으로 연장 형성되고 양단이 상기 테두리부에 연결되는 복수의 제1 그리드부; 상기 제1 방향에 수직인 제2 방향으로 연장 형성되어 상기 제1 그리드부와 교차되고, 양단이 상기 테두리부에 연결되어 복수의 제2 그리드부;를 포함하며, 상기 지지부의 두께는 50㎛ 내지 200㎛일 수 있다.In addition, the above object of the present invention is a connecting body of a mask and a support part used in a process of forming an OLED pixel on a semiconductor wafer, including a support part including an edge and a grid part; A mask connected to the first surface of the support part and including a mask pattern, wherein the grid part includes a plurality of first grid parts extending in a first direction and having both ends connected to the edge part. a plurality of second grid parts extending in a second direction perpendicular to the first direction to intersect the first grid part, and having both ends connected to the edge part; wherein the support part has a thickness of 50㎛ to 50㎛. It may be 200㎛.
상기 지지부는 단결정 실리콘 재질을 포함하고, 상기 마스크는 인바(Invar) 또는 수퍼 인바(Super Invar) 재질을 포함할 수 있다.The support part may include a single crystal silicon material, and the mask may include an Invar or Super Invar material.
상기 지지부의 제1 면의 반대면인 제2 면 상에, Cu, Au, Ag, Al, Sn, In, Bi, Zn, Sb, Ge, Cd 중 적어도 어느 하나의 재질을 포함하는 접착부가 형성될 수 있다.On the second side opposite to the first side of the support, an adhesive portion containing at least one of Cu, Au, Ag, Al, Sn, In, Bi, Zn, Sb, Ge, and Cd will be formed. You can.
상기 마스크와 상기 지지부 사이에 Fe, Ni, Si 중 적어도 어느 하나의 재질을 포함하는 연결부가 형성될 수 있다.A connection portion containing at least one material selected from Fe, Ni, and Si may be formed between the mask and the support portion.
상기 마스크 상에 임시접착부를 개재하여 템플릿이 접착될 수 있다.The template may be attached to the mask via a temporary adhesive part.
상기와 같이 구성된 본 발명에 따르면, 마이크로 디스플레이(micro display)의 초고화질 화소를 구현할 수 있는 효과가 있다.According to the present invention configured as described above, it is possible to implement ultra-high definition pixels of a micro display.
또한, 본 발명에 따르면, 마스크의 정렬을 명확하게 하여 화소 증착의 안정성을 향상시킬 수 있는 효과가 있다.Additionally, according to the present invention, the stability of pixel deposition can be improved by clearly aligning the mask.
또한, 본 발명에 따르면, 마스크의 모든 부분에서 균일한 스트레스 레벨을 가지도록 하는 효과가 있다.Additionally, according to the present invention, there is an effect of having a uniform stress level in all parts of the mask.
또한, 본 발명에 따르면, 본 발명은 OLED 화소 형성 과정에서 마스크 및 프레임이 하중에 의해 쳐지지 않고 대상 기판에 밀착될 수 있는 효과가 있다.In addition, according to the present invention, the mask and frame can be brought into close contact with the target substrate without sagging due to load during the OLED pixel formation process.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.Of course, the scope of the present invention is not limited by this effect.
도 1은 본 발명의 일 실시예에 따른 마스크와 프레임의 연결체를 나타내는 개략도이다.
도 2는 도 1의 A-A' 개략 측단면도이다.
도 3은 본 발명의 일 실시예에 따른 마스크를 나타내는 개략 평면도 및 E-E'/F-F' 개략 측단면도이다.
도 4는 본 발명의 일 실시예에 따른 지지부를 나타내는 개략 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 마스크를 나타내는 개략 평면도 및 G-G' 개략 측단면도이다.
도 6은 본 발명의 다른 실시예에 따른 마스크와 프레임의 연결체를 나타내는 개략 측단면도이다.
도 7 내지 도 14는 본 발명의 일 실시예에 따른 마스크와 지지부의 연결체의 제조 과정을 나타내는 개략도이다.
도 15 내지 도 16은 본 발명의 일 실시예에 따른 마스크와 프레임의 연결체의 제조 과정을 나타내는 개략도이다.
도 17 내지 도 19는 본 발명의 일 실시예에 따른 마스크와 프레임의 연결체의 제조 과정에서 지지부와 밀착 지지부를 연결하는 과정을 구체적으로 나타내는 개략도이다.
도 20 내지 도 25는 본 발명의 일 실시예에 따른 밀착 지지부를 제조하는 과정을 나타내는 개략도이다.
도 26은 본 발명의 일 실시예에 따른 마스크와 지지부의 연결체를 적용한 OLED 화소 증착 장치를 나타내는 개략도이다.1 is a schematic diagram showing a connection between a mask and a frame according to an embodiment of the present invention.
Figure 2 is a schematic side cross-sectional view taken along line AA' of Figure 1.
Figure 3 is a schematic plan view and a schematic side cross-sectional view E-E'/FF' showing a mask according to an embodiment of the present invention.
Figure 4 is a schematic plan view showing a support portion according to an embodiment of the present invention.
Figure 5 is a schematic plan view and a schematic side cross-sectional view GG' showing a mask according to another embodiment of the present invention.
Figure 6 is a schematic side cross-sectional view showing a connection between a mask and a frame according to another embodiment of the present invention.
7 to 14 are schematic diagrams showing the manufacturing process of the connection between the mask and the support portion according to an embodiment of the present invention.
Figures 15 and 16 are schematic diagrams showing the manufacturing process of a connection body between a mask and a frame according to an embodiment of the present invention.
Figures 17 to 19 are schematic diagrams specifically showing the process of connecting the support part and the close support part in the manufacturing process of the connection body between the mask and the frame according to an embodiment of the present invention.
Figures 20 to 25 are schematic diagrams showing the process of manufacturing a close contact support portion according to an embodiment of the present invention.
Figure 26 is a schematic diagram showing an OLED pixel deposition device using a connection body of a mask and a support portion according to an embodiment of the present invention.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.The detailed description of the present invention described below refers to the accompanying drawings, which show by way of example specific embodiments in which the present invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different from one another but are not necessarily mutually exclusive. For example, specific shapes, structures and characteristics described herein with respect to one embodiment may be implemented in other embodiments without departing from the spirit and scope of the invention. Additionally, it should be understood that the location or arrangement of individual components within each disclosed embodiment may be changed without departing from the spirit and scope of the invention. Accordingly, the detailed description that follows is not intended to be taken in a limiting sense, and the scope of the invention is limited only by the appended claims, together with all equivalents to what those claims assert, if properly described. Similar reference numbers in the drawings refer to identical or similar functions across various aspects, and the length, area, thickness, etc. may be exaggerated for convenience.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the attached drawings in order to enable those skilled in the art to easily practice the present invention.
도 1은 본 발명의 일 실시예에 따른 마스크와 프레임의 연결체(10: 10-1)를 나타내는 개략도이다. 도 2는 도 1의 A-A' 개략 측단면도이다. 도 3은 본 발명의 일 실시예에 따른 마스크(20)를 나타내는 개략 평면도 및 E-E'/F-F' 개략 측단면도이다. 도 4는 본 발명의 일 실시예에 따른 지지부(30)를 나타내는 개략 평면도이다. Figure 1 is a schematic diagram showing a connection body (10: 10-1) of a mask and a frame according to an embodiment of the present invention. Figure 2 is a schematic side cross-sectional view taken along line A-A' of Figure 1. Figure 3 is a schematic plan view and a schematic side cross-sectional view E-E'/F-F' showing the
최근에 VR(virtual reality) 기기에 적용되는 마이크로 디스플레이(micro display)는 대면적의 기판이 아닌, 반도체 웨이퍼, 실리콘 웨이퍼와 같은 대상 기판(900)[도 26 참조]에 대하여 화소 증착 공정을 수행할 수 있다. 마이크로 디스플레이는 화면이 사용자의 눈 앞에 바로 위치하게 되므로, 대면적의 크기보다는 약 1 ~ 2인치 크기 정도로 작은 화면을 가지게 된다. 이에 더하여, 사용자의 눈 앞에 가까이 위치하기 때문에 해상도는 더욱 높게 구현될 필요가 있다.Recently, micro displays applied to VR (virtual reality) devices can perform a pixel deposition process on a target substrate 900 (see FIG. 26) such as a semiconductor wafer or silicon wafer, rather than a large-area substrate. You can. Since the screen of a micro display is located directly in front of the user's eyes, it has a small screen of about 1 to 2 inches rather than a large screen. In addition, since it is located close to the user's eyes, the resolution needs to be implemented even higher.
따라서, 본 발명은 일변의 길이가 1,000mm를 넘는 대면적의 대상 기판에 대한 화소 형성 공정에서 사용하기 보다는, 200mm, 300mm, 450mm 급의 반도체 웨이퍼 대상 기판(900) 상에서 화소 형성 공정을 진행하되 초고화질로서 화소를 형성할 수 있는 마스크와 프레임의 연결체(10) 및 그 제조 방법을 제공하는 것을 목적으로 한다.Therefore, rather than using the present invention in the pixel formation process for a large-area target substrate with a side length exceeding 1,000 mm, the pixel formation process is performed on a 200 mm, 300 mm, and 450 mm class semiconductor wafer target substrate 900, but the second The purpose is to provide a connecting
예를 들어, 현재 QHD 화질의 경우는 500~600 PPI(pixel per inch)로 화소의 크기가 약 30~50㎛에 이르며, 4K UHD, 8K UHD 고화질의 경우는 이보다 높은 ~860 PPI, ~1600 PPI 등의 해상도를 가지게 된다. VR 기기에 직접 적용되는 마이크로 디스플레이, 또는 VR 기기에 끼워서 사용되는 마이크로 디스플레이는 약 2,000 PPI 이상급의 초고화질을 목표로 하고 있고, 화소의 크기는 약 5~10㎛ 정도에 이르게 된다. 반도체 웨이퍼, 실리콘 웨이퍼의 경우, 반도체 공정에서 개발된 기술을 활용하여 유리기판에 비해 미세하고 정밀한 공정이 가능하므로 고해상도 마이크로 디스플레이의 기판으로 채용될 수 있다. 본 발명은 이러한 반도체 웨이퍼 상에 화소를 형성할 수 있는 마스크와 프레임의 연결체(10)인 것을 특징으로 한다.For example, in the case of current QHD quality, the pixel size is 500 to 600 PPI (pixel per inch), which is about 30 to 50㎛, and in the case of 4K UHD and 8K UHD high definition, it is higher than this, ~860 PPI, ~1600 PPI. It has a resolution of, etc. Microdisplays applied directly to VR devices, or used by inserting them into VR devices, aim for ultra-high definition of about 2,000 PPI or higher, and the pixel size is about 5 to 10㎛. In the case of semiconductor wafers and silicon wafers, they can be used as substrates for high-resolution micro displays because they can be processed more finely and precisely than glass substrates using technologies developed in semiconductor processing. The present invention is characterized by a
도 1 및 도 2를 참조하면, 본 발명은 반도체 웨이퍼를 대상 기판(900)[도 26 참조]으로 하여 화소 증착 공정을 수행하기 위해, 마스크(20)가 반도체 웨이퍼(또는, 실리콘 웨이퍼)에 대응하는 형상을 가지는 것을 특징으로 한다. 마스크(20)의 형상이 반도체 웨이퍼에 대응한다는 의미는, 마스크(20)가 반도체 웨이퍼와 동일한 크기 및 형상을 가지거나, 반도체 웨이퍼와 크기 및 형상은 상이하지만 적어도 동축을 이루고 마스크 패턴(P)이 반도체 웨이퍼의 형상 내에 배치되는 상태까지 포함하는 것임을 밝혀둔다. 또한, 반도체 웨이퍼에 대응하는 형상을 가진 마스크(20)는 프레임 역할을 하는 지지부(30)와 연결되어 마스크 정렬을 명확하게 하는 것을 특징으로 한다.Referring to FIGS. 1 and 2, in the present invention, in order to perform a pixel deposition process using a semiconductor wafer as the target substrate 900 (see FIG. 26), the
마스크와 프레임의 연결체(10: 10-1)는 마스크(20)와 지지부(30)의 연결체(100) 및 밀착 지지부(200)가 연결되어 제공될 수 있다[도 15 참조]. 마스크와 지지부의 연결체(100)는 마스크(20) 및 지지부(30)를 포함할 수 있다. 밀착 지지부(200)는 밀착 시트부(60) 및 밀착 프레임(70)을 포함할 수 있다. 밀착 프레임(70) 상에 밀착 시트부(60)가 연결되고, 밀착 시트부(60)의 일면 상에 지지부(30)가 연결되며, 지지부(30)의 일면 상에 마스크(20)가 연결될 수 있다. 지지부(30) 및 밀착 지지부(200)는 마스크(20)를 지지하는 프레임으로서의 역할을 할 수 있다. 이에, 본 명세서에서는 마스크(20)와 지지부(30)의 연결체(100)에 밀착 지지부(200)가 연결되어, 마스크(20)를 프레임(30, 200)인 지지부(30) 및 밀착 지지부(200)가 지지하는 구성을 마스크(20)와 프레임(30, 200)의 연결체(10)로 제안한다.The connection body 10:10-1 of the mask and the frame may be provided by connecting the
도 1 내지 도 3을 참조하면, 마스크(20)는 셀부(C), 구획부(SR), 더미부(DM)를 포함할 수 있다. 마스크(20) 중 지지부(30)와 접촉되지 않고 마스크 패턴(P)이 형성된 부분을 셀부(C), 셀부(C) 사이에 배치되는 부분을 구획부(SR), 지지부(30)에 부착된 부분을 더미부(DM)로 나타낸다. 셀부(C), 구획부(SR), 원형 더미부(DM)는 형성된 위치에 따라 명칭과 부호를 달리 기재하였지만, 셀부(C), 구획부(SR)와 더미부(DM)는 분리된 영역이 아니며, 동일한 재질을 가지며 일체로 연결되는 구성이다. 다시 말해, 셀부(C), 구획부(SR), 원형 더미부(DM)는 전주 도금(electroforming) 공정에서 동시에 형성되는 마스크(20)의 각 부분이다. 이하의 설명에서 셀부(C), 구획부(SR), 더미부(DM)는 마스크(20)와 혼용되어 사용될 수 있다.Referring to FIGS. 1 to 3 , the
마스크(20)는 인바(invar) 또는 슈퍼 인바(super invar) 재질을 포함하는 것이 바람직하다. 또는, 마스크(20)는 니켈(Ni), 코발트(Co), 티타늄(Ti), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo) 등의 전주 도금이 가능하고 지지부(30)의 실리콘 성분과 실리사이드를 형성할 수 있는 금속 재질을 포함할 수도 있다. 또는, 마스크(20)는 3원계 이상의 Co를 포함한 슈퍼 인바(super invar) 재질을 포함할 수도 있다. 마스크(20)는 원형의 반도체 웨이퍼에 대응하도록 원형의 형상일 수 있다. 마스크(20)는 200mm, 300mm, 450mm 등의 반도체 웨이퍼에 상응하거나 큰 크기를 가질 수 있다.The
종래의 마스크는 대면적 기판에 대응하도록 사각, 다각형 등의 형태를 가진다. 그리고, 이 마스크에 대응하도록 프레임도 사각, 다각형 등의 형태를 가지게 되며, 마스크가 각진 모서리를 포함하므로, 모서리에 스트레스(stress)가 집중되는 문제점이 발생할 수 있다. 스트레스가 집중되면 마스크의 일부분에만 다른 힘이 작용하게 되므로, 마스크가 뒤틀리거나 일그러질 수 있고, 이는 화소 정렬의 실패로 이어질 수 있다. 특히, 2,000 PPI 이상의 초고화질에서는 마스크의 모서리에 스트레스가 집중되는 것을 피해야 한다.Conventional masks have shapes such as squares and polygons to correspond to large-area substrates. In addition, the frame also has a shape such as a square or polygon to correspond to this mask, and since the mask includes angled corners, a problem may occur where stress is concentrated at the corners. When stress is concentrated, different forces act on only part of the mask, which can cause the mask to become warped or distorted, which can lead to failure in pixel alignment. In particular, in ultra-high definition over 2,000 PPI, it is important to avoid stress concentrating on the corners of the mask.
따라서, 본 발명의 마스크(20)는 원형의 형상을 가짐에 따라, 모서리를 포함하지 않는 것을 특징으로 한다. 즉, 마스크(20)의 더미부(DM)가 원형의 형상으로 모서리를 포함하지 않을 수 있다. 모서리가 없으므로, 마스크(20)의 특정 부분에 다른 힘이 작용하게 되는 문제를 해소할 수 있고, 원형 테두리를 따라서 스트레스가 균일하게 분산될 수 있다. 이에 따라, 마스크(20)가 뒤틀리거나 일그러지지 않고, 화소 정렬을 명확히 하는데 기여할 수 있게 되며, 2,000 PPI 이상의 마스크 패턴(P)을 구현할 수 있는 이점을 지닌다. 마스크(20)의 테두리는 지지부(30)의 테두리보다 내측이거나, 마스크(20)와 지지부(30)의 테두리가 일치하거나, 마스크(20)가 지지부(30)의 테두리 측면을 감싸도록 형성될 수도 있다. 본 발명은 열팽창 계수가 낮은 원형의 반도체 웨이퍼(또는, 실리콘 웨이퍼)와, 스트레스가 테두리를 따라 균일하게 분산되는 원형의 마스크(20)를 대응시켜 화소 증착 공정을 수행함에 따라, 약 5~10㎛ 정도에 이르는 화소를 증착할 수 있게 된다.Accordingly, the
셀부(C)에는 복수의 마스크 패턴(P)이 형성될 수 있다. 마스크 패턴(P)은 R, G, B에 대응하는 복수의 화소 패턴(P)이다. 마스크 패턴(P)들은 측부가 기울어진 형상, 테이퍼(Taper) 형상, 또는 상부에서 하부로 갈수록 패턴 폭이 넓어지는 형상을 가질 수 있다. 수많은 마스크 패턴(P)들은 군집을 이루어 디스플레이 셀부(C) 하나를 구성할 수 있다. 디스플레이 셀부(C)는 대각선의 길이가 약 1~2인치 정도로, 하나의 디스플레이에 대응하는 영역이다. 또는 디스플레이 셀부(C)는 복수의 디스플레이에 대응하는 영역일 수도 있다.A plurality of mask patterns P may be formed in the cell portion C. The mask pattern (P) is a plurality of pixel patterns (P) corresponding to R, G, and B. The mask patterns P may have inclined sides, a tapered shape, or a shape in which the pattern width increases from the top to the bottom. Numerous mask patterns (P) can be grouped to form one display cell portion (C). The display cell portion C has a diagonal length of approximately 1 to 2 inches and is an area corresponding to one display. Alternatively, the display cell portion C may be an area corresponding to a plurality of displays.
마스크 패턴(P)은 대략 테이퍼 형상을 가질 수 있고, 패턴 폭은 수 내지 십수㎛의 크기, 바람직하게는 약 5~10㎛의 크기(2,000 PPI 이상의 해상도)로 형성될 수 있다.The mask pattern P may have a substantially tapered shape, and the pattern width may be several to dozens of ㎛, preferably about 5 to 10 ㎛ (resolution of 2,000 PPI or more).
마스크(20)는 복수의 셀부(C)를 포함할 수 있다. 복수의 셀부(C)는 제1 방향(x축 방향) 및 제1 방향에 수직하는 제2 방향(y축 방향)으로 상호 소정의 간격을 두고 배치될 수 있다. 도 1에서는 21개의 셀부(C)가 제1, 2 방향을 따라 배치된 것이 도시되나, 이에 제한되지는 않는다. 셀부(C) 사이에 구획부(SR)가 배치될 수 있다. 셀부(C) 및 구획부(SR)는 마스크(20) 중 더미부(DM)보다 중심부에 배치되는 부분이다.The
도 1, 도 2 및 도 4를 참조하면, 지지부(30)는 테두리부(31), 복수의 제1 그리드부(33), 복수의 제2 그리드부(35)를 포함할 수 있다. 테두리부(31), 제1, 2 그리드부(33, 35)는 명칭과 부호를 달리 기재하였지만, 테두리부(31), 제1, 2 그리드부(33, 35)는 분리된 영역이 아니며, 동일한 재질을 가지며 일체로 연결되는 구성이다. 이하의 설명에서 테두리부(31), 제1, 2 그리드부(33, 35)는 지지부(30)와 혼용되어 사용될 수 있다.Referring to FIGS. 1, 2, and 4, the
지지부(30)는 실리콘 재질인 것이 바람직하고, 더 바람직하게는 지지부(30)는 실리콘 웨이퍼로부터 형성된 것으로서 단결정 실리콘 재질일 수 있다. 지지부(30)는 대상 기판(900)[도 26 참조]인 원형의 반도체 웨이퍼에 대응하도록 테두리부(31)가 원형의 형상일 수 있다. 마스크(20)가 상부에 연결될 수 있도록, 지지부(30)는 마스크(20)와 동일하거나, 적어도 큰 형상일 수 있다.The
테두리부(31)는 테두리가 마스크(20)에 대응하는 형상으로 지지부(30)의 외곽 형상을 정의할 수 있다. 테두리부(31)는 원형 형상일 수 있다.The
복수의 제1 그리드부(33)는 제1 방향으로 연장 형성되고 양단이 테두리부(31)에 연결될 수 있다. 그리고, 복수의 제2 그리드부(35)는 제1 방향에 수직인 제2 방향으로 연장 형성되어 제1 그리드부(33)와 교차되고 양단이 테두리부(31)에 연결될 수 있다. 제1 그리드부(33)들은 각각 상호 간격을 이루며 평행하게 배치되고, 제2 그리드부(35)들은 각각 상호 간격을 이루며 평행하게 배치된다. 그리고, 제1, 2 그리드부(33, 35)가 상호 교차되므로, 교차된 부분에 매트릭스 형태로 빈 공간(CR)이 나타날 수 있다. 이 빈 공간(CR)은 마스크(20)의 셀부(C)가 배치되는 공간으로 셀 영역(CR)[도 4 참조]이라고 지칭한다.The plurality of
지지부(30)의 두께는 마스크(20)의 두께보다 두꺼울 수 있다. 2,000 PPI(pixel per inch)보다 높은 마스크 패턴(P)의 해상도를 구현하기 위해, 마스크(20)의 두께는 약 2㎛ 내지 12㎛ 정도로 형성될 수 있다. 마스크(20)의 두께가 이보다 두꺼우면 전체적으로 테이퍼 형상을 가지는 마스크 패턴(P)들의 폭 또는 마스크 패턴(P)의 간격을 상기 해상도에 맞게 형성하기 어려워질 수 있다. 지지부(30)는 마스크(20)를 지지하는 강성을 가지되 셀부(C) 단위로 인장[도 17 내지 도 19 참조]도 가능하도록 약 50㎛ 내지 200㎛의 두께로 형성될 수 있다The thickness of the
한편, 마스크(20)의 셀부(C)는 사각형 형상으로서, 마스크(20) 상에 셀부(C)만 형성된 경우에는 셀부(C)와 테두리가 원형 형상인 더미부(DM)의 각 영역에서 스트레스 레벨이 불균일한 문제가 발생할 수 있다. 또한, 셀부(C)만 형성된 경우에는 더미부(DM)에는 별도로 관통된 개구가 없으므로, 더미부(DM)가 스트레스에 대해 변형이 덜 발생하고, 셀부(C)는 같은 스트레스에 대해서도 변형이 크게 나타날 수 밖에 없다. 마스크와 프레임의 연결체(10)는 초고화질의 OLED 화소를 구성할 수 있도록 셀부(C)의 테두리가 명확한 위치를 가지고 그 위치가 변하지 않아야 한다. 따라서, 셀부(C)와 더미부(DM)에 작용하는 스트레스 레벨을 균일하게 맞출 필요가 있다. 이는, 지지부(30)의 셀 영역(CR)과 더미셀 영역(DCR)에 대해서도 동일하게 적용될 수 있다.Meanwhile, the cell portion C of the
도 1 내지 도 3을 다시 참조하면, 본 발명의 마스크(20)에는 복수의 더미셀부(DC)가 형성될 수 있다. 더미셀부(DC)는 셀부(C)의 제1 방향(x축 방향) 및 제1 방향에 수직하는 제2 방향(y축 방향)으로 소정 간격을 두고 배치될 수 있다. 더미셀부(DC)와 셀부(C)의 소정 간격은, 셀부(C)와 셀부(C) 사이의 소정 간격에 대응할 수 있다. 더미셀부(DC)와 셀부(C) 사이에도 구획부(SR)가 배치될 수 있다Referring again to FIGS. 1 to 3, a plurality of dummy cell portions DC may be formed in the
더미셀부(DC)의 적어도 한변(DC1, DC2)의 길이는 셀부(C)의 한변(C1, C2)의 길이와 대응할 수 있다. 셀부(C)는 사각 형상으로 제공되며, 셀부(C)의 테두리변(C1, C2)은 상호 수직한 직선으로 구성될 수 있다. 더미셀부(DC)는 셀부(C)의 연장선 상으로 제1, 2 방향을 따라 배치되나, 마스크(20)의 테두리에 배치되는 특성상 사각 형상으로 제공되기는 어렵다. 더미셀부(DC)는 적어도 일부 변(DC3)이 곡률을 가지는 형상일 수 있다. 다른 관점으로, 더미셀부(DC)의 테두리변 중 두변 내지 네변은 직선으로 제공될 수 있고, 일부 변은 곡선으로 제공될 수 있다. 도 3에서 예를 들면, 좌상측에 위치하는 더미셀부는 두변(DC1, DC2)이 셀부(C)의 테두리변(C1, C2)과 같은 길이의 직선으로 제공되고, 나머지 변(DC3)은 셀부(C)의 테두리변보다 짧은 두개의 직선 및 한개의 곡선으로 제공된다. 다른 예를 들면, 가장 우측/좌측에 위치하는 더미셀부(DC)와 가장 상측/하측에 위치하는 더미셀부(DC)는 대략 'ㄷ' 형태로 세변이 직선으로 제공되고, 한변은 곡선으로 제공된다.The length of at least one side (DC1, DC2) of the dummy cell portion (DC) may correspond to the length of one side (C1, C2) of the cell portion (C). The cell portion C is provided in a rectangular shape, and the edge sides C1 and C2 of the cell portion C may be composed of mutually perpendicular straight lines. The dummy cell portion DC is arranged along the first and second directions along the extension of the cell portion C, but is difficult to be provided in a square shape due to the nature of being disposed at the edge of the
또한, 더미셀부(DC)에는 복수의 더미 패턴(DP)이 형성될 수 있다. 도 2 및 도 3의 도시와 마찬가지로, 더미 패턴(DP)은 마스크 패턴(P)과 동일한 형상을 가지도록 형성될 수 있다. 예를 들어, 측부가 기울어진 형상, 테이퍼(Taper) 형상, 또는 상부에서 하부로 갈수록 패턴 폭이 넓어지는 형상을 가질 수 있다. 복수의 더미 패턴(DP)들은 군집을 이루어 더미셀부(DC) 하나를 구성할 수 있다. 더미 패턴(DP)은 대략 테이퍼 형상을 가질 수 있고, 패턴 폭은 수 내지 십수㎛의 크기, 바람직하게는 약 5~10㎛의 크기(2,000 PPI 이상의 해상도)로 형성될 수 있다.Additionally, a plurality of dummy patterns DP may be formed in the dummy cell portion DC. As shown in FIGS. 2 and 3 , the dummy pattern DP may be formed to have the same shape as the mask pattern P. For example, the sides may have an inclined shape, a tapered shape, or a shape in which the pattern width becomes wider from the top to the bottom. A plurality of dummy patterns (DP) may be grouped to form one dummy cell unit (DC). The dummy pattern DP may have a substantially tapered shape, and the pattern width may be several to dozens of micrometers, preferably about 5 to 10 micrometers (resolution of 2,000 PPI or more).
한편, 더미 패턴(DP)은 마스크(20)의 전체 영역에서 스트레스의 균일도를 유지시키는 목적의 범위 내라면 마스크(20)를 두께 방향으로 관통하지 않더라도 소정의 깊이로 형성될 수도 있다. 또한, 더미 패턴(DP)은 마스크(20)의 전체 영역에서 스트레스의 균일도를 유지시키는 목적의 범위 내라면, 반드시 마스크 패턴(P)과 동일한 형상, 크기를 가지지 않고, 마스크 패턴(P)보다 크고, 테이퍼 형상 외의 형상을 가질 수도 있다. 다만, 마스크 패턴(P)과 동일한 형상을 가질수록 스트레스 레벨의 균일도가 높아질 수 있다.Meanwhile, the dummy pattern DP may be formed to a predetermined depth even if it does not penetrate the
도 4를 참조하면, 지지부(30)에는 복수의 더미셀 영역(DCR)이 형성될 수 있다. 더미셀 영역(DCR)은 셀 영역(CR)의 제1 방향(x축 방향) 및 제1 방향에 수직하는 제2 방향(y축 방향)으로 소정 간격을 두고 배치될 수 있다. 더미셀 영역(DCR)과 셀 영역(CR)의 소정 간격은, 셀 영역(CR)과 셀 영역(CR) 사이의 소정 간격에 대응할 수 있다. 더미셀 영역(DCR)과 셀 영역(CR) 사이에도 제1, 2 그리드부(33, 35)가 배치될 수 있다. 더미셀 영역(DCR)은 상술한 더미셀부(DC)와 동일한 작용을 하므로 상술한 더미셀부(DC)의 설명으로 대체한다.Referring to FIG. 4, a plurality of dummy cell regions (DCR) may be formed in the
한편, 마스크(20)와 지지부(30) 사이에 연결부(40)가 개재될 수 있다. 연결부(40)를 개재하여 지지부(30) 상에 마스크(20)가 연결될 수 있다. 지지부(30)의 테두리부(31)는 마스크(20)의 더미부(DM)와 연결되고, 지지부(30)의 제1, 2 그리드부(33, 35)는 마스크(20)의 구획부(SR)와 연결될 수 있다. 즉, 구획부(SR)는 제1, 2 그리드부(33, 35) 상에 지지될 수 있다.Meanwhile, a
연결부(40)는 지지부(30) 상에 마스크(20)가 형성된 적층체의 상태에서 열처리(H)[도 9 참조]를 통해 형성될 수 있다. 연결부(40)는 마스크(20)의 성분과 지지부(30)의 성분이 합쳐진 금속간 화합물(intermetallic compound)로서 제공될 수 있다. 연결부(40)는 마스크(20)의 Fe, Ni 성분과 지지부(30)의 Si 성분이 합쳐짐에 따라, Ni 및 Si를 포함하거나, Fe, Ni 및 Si을 포함하거나, 또는, Fe, Ni을 포함하는 실리사이드로 제공될 수 있다. 금속간 화합물의 결합력에 의해 마스크(20)와 지지부(30)는 연결부(40)를 개재하여 상호 부착될 수 있다.The
도 1 및 도 2를 참조하면, 밀착 지지부(200)는 밀착 시트부(60) 및 밀착 프레임(70)을 포함할 수 있다.Referring to FIGS. 1 and 2 , the
밀착 시트부(60)는 테두리 시트부(61), 복수의 제1 그리드 시트부(63), 복수의 제2 그리드 시트부(65)를 포함할 수 있다. 테두리 시트부(61), 제1, 2 그리드 시트부(63, 65)는 명칭과 부호를 달리 기재하였지만, 테두리 시트부(61), 제1, 2 그리드 시트부(63, 65)는 분리된 영역이 아니며, 동일한 재질을 가지며 일체로 연결되는 구성이다. 이하의 설명에서 테두리 시트부(61), 제1, 2 그리드 시트부(63, 65)는 밀착 시트부(60)와 혼용되어 사용될 수 있다.The close
밀착 시트부(60)는 자성 재질을 포함하는 것이 바람직하다. 반면에, 지지부(30)는 실리콘 웨이퍼로서 자성 재질을 포함하지 않을 수 있다. 일 예로, 밀착 시트부(60)는 Fe, Ni 중 어느 하나를 포함할 수 있다. 또한, 일 예로, 밀착 시트부(60)는 인바(invar) 또는 슈퍼 인바(super invar) 재질일 수 있다. 밀착 시트부(60)가 자성 재질을 포함함에 따라서, 후술할 도 26에서 마그넷(1310)의 자기장 인가에 의해 밀착 시트부(60)가 대상 기판(1900) 방향으로 당겨져오게 되고, 밀착 시트부(60)의 상부에 있는 마스크(20) 및 지지부(30)도 대상 기판(1900)에 밀착될 수 있게 된다. 이에 따라, 마스크(20) 및 지지부(30)가 하중이나 장력에 의해 뒤틀리거나 쳐지는 것을 방지할 수 있게 된다.The
밀착 시트부(60)는 지지부(30)에 대응하는 형상을 가질 수 있다. 밀착 시트부(60)는 도 3에 도시된 지지부(30)와 동일한 형상을 가질 수 있다. 또는, 도 1 및 도 2의 도시처럼, 밀착 시트부(60)는 상부면이 지지부(30)를 전체적으로 지지하면서 하부면[테두리 시트부(61)]이 밀착 프레임(70)에 연결될 수 있도록, 지지부(30)보다는 직경이 큰 형상을 가질 수 있다. 다만, 밀착 시트부(60)는 지지부(30)의 하부에 연결되고, 마그넷(1310)[도 26 참조]의 자기장 인가에 의해 밀착력을 상부의 마스크(20) 및 지지부(30)로 전달할 수 있는 형상이라면 반드시 동일하지 않아도 무방하다. 이 경우에도, 마스크(20)의 셀부(C) 및 지지부(30)의 셀 영역(CR)은 밀착 시트부(60)에 의해 가려지지 않고 오픈되어야 한다.The close
테두리 시트부(61)는 지지부(30)의 테두리부(31)에 대응하는 원형 링 형상일 수 있다.The
복수의 제1 그리드 시트부(63)는 제1 방향으로 연장 형성되고 양단이 테두리 시트부(61)에 연결될 수 있다. 그리고, 복수의 제2 그리드 시트부(65)는 제1 방향에 수직인 제2 방향으로 연장 형성되어 제1 그리드 시트부(63)와 교차되고 양단이 테두리 시트부(61)에 연결될 수 있다. 제1 그리드 시트부(63)들은 각각 상호 간격을 이루며 평행하게 배치되고, 제2 그리드 시트부(65)들은 각각 상호 간격을 이루며 평행하게 배치된다. The plurality of first
제1, 2 그리드 시트부(63, 65)가 상호 교차되므로, 교차된 부분에 매트릭스 형태로 빈 공간이 나타나며, 이는 지지부(30)의 셀 영역(CR)과 연통될 수 있다. 테두리 시트부(61)와 제1, 2 그리드 시트부(63, 65)의 사이에도 빈 공간이 나타나며, 이는 지지부(30)의 더미셀 영역(DCR)과 연통될 수 있다.Since the first and second
밀착 프레임(70)은 밀착 시트부(60)의 하부에 연결될 수 있다. 밀착 프레임(70)과 밀착 시트부(60)는 용접을 통해 생성된 용접 비드(WB)를 매개로 상호 연결될 수 있다. 테두리 시트부(61)의 하면과 밀착 프레임(70)의 상면이 연결될 수 있다. 밀착 시트부(60)와 밀착 프레임(70)은 용접이 아닌 접착제 또는 후술할 접착부(50)와 동일한 재질의 금속을 이용하여 상호 접착될 수도 있다.The
밀착 프레임(70)은 중공 영역을 가지는 링 형상으로 제공될 수 있다. 밀착 프레임(70)은 밀착 시트부(60)에 대응하는 형상을 가질 수 있다. 밀착 프레임(70)은 밀착 시트부(60)와 동일한 테두리 형상을 가질 수 있다. 또는, 도 1 및 도 2의 도시처럼, 밀착 프레임(70)은 상부면이 밀착 시트부(60)의 테두리 시트부(61)를 전체적으로 지지할 수 있도록, 밀착 시트부(60)보다는 직경이 큰 형상을 가질 수 있다. 다만, 밀착 프레임(70)은 밀착 시트부(60)의 하부에 연결되고, 마그넷(1310)[도 26 참조]의 자기장 인가에 의해 밀착력을 상부의 마스크(20) 및 지지부(30)로 전달할 수 있는 형상이라면 반드시 대응하는 형상이 아니라도 무방하다. 이 경우에도, 마스크(20)의 셀부(C) 및 지지부(30)의 셀 영역(CR)은 밀착 프레임(70)에 의해 가려지지 않고 오픈되어야 한다.The
밀착 지지부(200)는 마그넷(1310)의 자기장 인가에 의해 상부로 밀착력을 충분히 전달하여야 하며, 동시에 마스크(20) 및 지지부(30)가 변형이 생기지 않도록 잘 지지할 필요가 있다. 이에 따라, 밀착 지지부(200)는 자력을 많이 형성하고 강한 강성을 가지도록, 밀착 지지부(200)의 두께는 지지부(30)의 두께보다 더 두꺼운 것이 바람직하다. 예를 들어, 지지부(30)의 두께는 약 50㎛ 내지 200㎛일 수 있고, 밀착 지지부(200)의 두께는 수 mm 스케일로 지지부(30)의 두께보다 두꺼울 수 있다. The
밀착 지지부(200)의 두께가 너무 얇으면 강성이 약하고 자력을 많이 형성하지 못할 수 있고, 반대로 밀착 지지부(200)의 두께가 5mm보다 큰 정도로 너무 두꺼우면 제조 비용이 많이 소모되고, 가공이 쉽지 않게 되는 문제점이 있다. 또한, 밀착 지지부(200)에서 제1, 2 그리드 시트부(63, 65)의 두께는 밀착 프레임(70)의 두께보다 얇을 수 있다. 제1, 2 그리드 시트부(63, 65)는 그 사이에 유기물(1600)이 통과하는 셀 영역(CR)을 구비해야 하므로 쉐도우 이펙트(shadow effect)를 방지하기 위해 그 두께가 얇은 것이 바람직하다. 이를 고려하면, 예를 들어, 밀착 지지부(200)의 밀착 시트부(60)의 두께는 약 100㎛일 수 있고, 밀착 프레임(70)의 두께는 약 1mm 내지 5mm일 수 있다.If the thickness of the close
한편, 지지부(30)와 밀착 지지부(200) 사이에 접착부(50)가 개재될 수 있다. 접착부(50)를 매개로 지지부(30)와 밀착 지지부(200)가 상호 연결될 수 있다. 접착부(50)는 적어도 하나의 금속을 포함할 수 있다. 일 예로, 접착부(50)는 Cu, Au, Ag, Al, Sn, In, Bi, Zn, Sb, Ge, Cd 중 적어도 어느 하나의 재질일 수 있다. 접착부(50)의 구체적인 사항은 후술한다.Meanwhile, an
도 5는 본 발명의 다른 실시예에 따른 마스크를 나타내는 (a) 개략 평면도 및 (b) G-G' 개략 측단면도이다. 도 6은 본 발명의 다른 실시예에 따른 마스크와 프레임의 연결체(10: 10-2)를 나타내는 개략 측단면도이다.Figure 5 is (a) a schematic plan view and (b) a schematic side cross-sectional view G-G' showing a mask according to another embodiment of the present invention. Figure 6 is a schematic side cross-sectional view showing a connection body (10: 10-2) of a mask and a frame according to another embodiment of the present invention.
도 5 및 도 6을 참조하면, 다른 실시예에 따른 마스크(20)는 복수의 마스크 패턴(P)을 포함하는 복수의 셀부(C)를 포함할 수 있다. 그리고, 각각의 셀부(C)들은 사이에 슬릿 라인(SL)이 형성될 수 있다. 슬릿 라인(SL)에 의해 셀부(C)들은 이격 배치될 수 있다. 그리고, 이웃하는 한쌍의 셀부(C)는 같은 그리드부(35) 상에 각각 일측변이 지지될 수 있다. 도 5의 (b)를 참조하면 점선으로 나타낸 제2 그리드부(35) 상에 두개의 이웃하는 셀부(C)의 우측변 및 좌측변이 각각 지지되는 것을 확인할 수 있다.Referring to FIGS. 5 and 6 , the
도 2의 셀부(C)가 구획부(SR)를 통해 상호 이어진 마스크(20)와 다르게, 도 5의 마스크(20)는 셀부(C)가 슬릿 라인(SL)에 의해 상호 이격될 수 있다. 슬릿 라인(SL)에 의해 셀부(C)들 사이로 하부의 지지부(30)[테두리부(31) 및 제1, 2 그리드부(33, 35)의 표면이 노출될 수 있다. 후술하는 바와 같이, 슬릿 라인(SL)에 의해 각각의 셀부(C)가 연결되지 않고 독립적으로 존재함에 따라 도 17 내지 도 19에서 후술하는 것처럼 각각의 셀부(C)를 순차적으로 밀착 지지부(200) 상에 연결할 수 있다. 또한, 잔류응력이 각각의 셀부(C)에만 존재하고 다른 셀부(C)에 영향을 주는 것을 방지할 수 있게 된다.Unlike the
이하에서는, 마스크(20)의 셀부(C)가 슬릿 라인(SL)에 의해 상호 이격된 형태를 상정하여 설명한다.Hereinafter, the description will be made assuming that the cell portions C of the
도 7 내지 도 14는 본 발명의 일 실시예에 따른 마스크와 지지부의 연결체(100)의 제조 과정을 나타내는 개략도이다.7 to 14 are schematic diagrams showing the manufacturing process of the
도 7을 참조하면, 전도성 기판(30')인 지지부(30')를 준비한다. 전주 도금(electroforming)을 수행할 수 있도록, 지지부(30')는 전도성 재질일 수 있다. 전도성을 가지면서 동시에 낮은 저항을 가지도록, 지지부(30')에 1019 cm-3 이상의 고농도 도핑이 수행될 수 있다. 도핑은 지지부(30')의 전체에 수행될 수도 있으며, 지지부(30')의 표면 부분에만 수행될 수도 있다. 일 실시예에 따르면, 지지부(30')의 표면 저항은 5 X 10-4 ~ 1 X 10-2 ohm·cm일 수 있다. 지지부(30')는 전주 도금에서 음극체(cathode) 전극으로 사용될 수 있다.Referring to FIG. 7, a support portion 30', which is a conductive substrate 30', is prepared. To enable electroforming, the support portion 30' may be made of a conductive material. In order to have conductivity and low resistance at the same time, high concentration doping of 10 19 cm -3 or more may be performed on the support portion 30'. Doping may be performed on the entire support 30' or only on the surface portion of the support 30'. According to one embodiment, the surface resistance of the support portion 30' may be 5 X 10 -4 to 1 X 10 -2 ohm·cm. The support portion 30' can be used as a cathode electrode in electroplating.
표면에 메탈 옥사이드를 가지는 메탈, 결정립계(grain boundary)를 가지는 다결정 실리콘과 다르게, 도핑된 단결정 실리콘의 경우는 결함이 없기 때문에, 전주 도금 시에 표면 전부에서 균일한 전기장 형성으로 인한 균일한 도금막[또는, 마스크(20)]이 생성될 수 있는 이점이 있다. 균일한 도금막을 통해 제조하는 마스크(20)는 OLED 화소의 화질 수준을 더욱 개선할 수 있다. 그리고, 결함을 제거, 해소하는 추가 공정이 수행될 필요가 없으므로, 공정비용이 감축되고, 생산성이 향상되는 이점이 있다.Unlike metal with metal oxide on the surface and polycrystalline silicon with grain boundaries, doped single crystal silicon has no defects, so a uniform plating film is formed due to the formation of a uniform electric field on the entire surface during electroplating. Alternatively, there is an advantage that a
다음으로, 전도성 기판(30')[또는, 지지부(30')]의 일면 상에 패턴화된 절연부(M1)를 형성할 수 있다. 절연부(M1)는 지지부(30')의 일면 상에 돌출되도록(양각으로) 형성한 부분으로서, 도금막[또는, 마스크(20)]의 생성을 방지하도록, 절연 특성을 가질 수 있다. 이에 따라, 절연부(M1)는 포토레지스트, 실리콘 산화물, 실리콘 질화물 중 어느 하나의 재질로 형성될 수 있다. 절연부(M1)는 지지부(30') 상에 증착 등의 방법으로 실리콘 산화물, 실리콘 질화물을 형성할 수 있고, 지지부(30')를 베이스로 하여 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 방법을 사용할 수도 있다. 프린팅 법 등을 이용하여 포토레지스트를 형성할 수도 있다. 절연부(M1)는 생성할 도금막보다는 두껍게 형성하는 것이 바람직하다.Next, a patterned insulating portion M1 may be formed on one surface of the conductive substrate 30' (or support portion 30'). The insulating portion M1 is a portion formed to protrude (embossed) on one surface of the support portion 30' and may have insulating properties to prevent the formation of a plating film (or mask 20). Accordingly, the insulating portion M1 may be formed of any one of photoresist, silicon oxide, and silicon nitride. The insulating part M1 can be formed of silicon oxide or silicon nitride on the support part 30' by a method such as deposition, and can be formed by thermal oxidation or thermal nitridation using the support part 30' as a base. You can also use this method. Photoresist can also be formed using a printing method or the like. It is preferable that the insulating portion M1 is formed thicker than the plating film to be created.
절연부(M1)는 테이퍼 형상을 가지는 것이 바람직하다. 포토레지스트를 사용하여 테이퍼 형상의 패턴을 형성할 때에는 다중 노광 방법, 영역마다 노광 강도를 다르게 하는 방법 등을 사용할 수 있다.The insulating portion M1 preferably has a tapered shape. When forming a tapered pattern using photoresist, multiple exposure methods and methods of varying exposure intensity for each area can be used.
절연부(M1) 외에 지지부(30')의 일면 상에 패턴화된 절연부(MC)[또는, 더미 절연부(MC)]를 더 형성할 수 있다. 절연부(M1)는 셀부(C)에 대응하는 영역에 형성되고, 절연부(MC) 더미셀부(DC)에 대응하는 영역에 형성될 수 있다. 절연부(MC)의 형상은 절연부(M1)와 동일할 수 있다. 절연부(MC)와 절연부(M1)는 동일 공정에서 같이 형성될 수 있다. In addition to the insulating part M1, a patterned insulating part MC (or dummy insulating part MC) may be further formed on one surface of the support part 30'. The insulating portion M1 may be formed in an area corresponding to the cell portion C, and may be formed in an area corresponding to the dummy cell portion DC of the insulating portion MC. The shape of the insulating part MC may be the same as that of the insulating part M1. The insulating portion MC and the insulating portion M1 may be formed together in the same process.
다음으로, 지지부(30') 상에 전주도금을 수행하여 마스크(20)를 형성할 수 있다. 지지부(30')를 음극체로서 사용하고, 이에 대향하는 양극체(미도시)를 준비한다. 양극체(미도시)는 도금액(미도시)에 침지되어 있고, 지지부(30')는 전부 또는 일부가 도금액(미도시)에 침지되어 있을 수 있다. 절연부(M1)가 절연 특성을 가지므로, 절연부(M1)에 대응하는 부분에서는 도금막이 형성되지 않기 때문에 마스크(20)의 마스크 패턴(P)을 구성할 수 있다. 마스크 패턴(P)[또는, 절연부(M1)]는 셀부(C)에 대응하는 영역에 형성될 수 있다. 또한, 절연부(M1)에 의해 셀부(C) 사이에 슬릿 라인(SL)도 전주도금 과정에서 같이 형성될 수 있다.Next, electroplating may be performed on the support portion 30' to form the
또한, 절연부(MC)가 절연 특성을 가지므로, 절연부(MC)에 대응하는 부분에서는 도금막이 형성되지 않기 때문에 마스크(20)의 더미 패턴(DP)을 구성할 수 있다. 더미 패턴(DP)[또는, 절연부(MC)]는 더미셀부(DC)에 대응하는 영역에 형성될 수 있다.Additionally, since the insulating portion MC has insulating properties, a plating film is not formed in a portion corresponding to the insulating portion MC, and thus the dummy pattern DP of the
한편, 마스크(20)가 지지부(30')의 실리콘 재질과 유사한 열팽창 계수(Coefficient of Thermal Expansion, CTE)를 가지도록 조성을 제어할 수 있다. 마스크(20)는 지지부(30)와 열팽창 계수가 유사해야 마스크(20)가 프레임인 지지부(30) 상에서 처짐이 발생하지 않게 된다. 또한, 지지부(30) 상에서 셀부(C) 및 마스크 패턴(P)들의 정렬 오차인 PPA(pixel position accuracy)의 변화를 최소화 할 수 있다.Meanwhile, the composition of the
이를 고려하여, 실리콘 재질의 지지부(30)와 후술할 열처리(H) 후 마스크(20)의 열팽창 계수가 약 (3.5±1) X 10-6 /℃이 될 수 있도록 마스크(20)의 조성을 제어할 수 있다. 인바 재질의 마스크(20)라 하더라도 Fe, Ni의 조성 비율을 다르게 전주 도금하여 실리콘 재질의 지지부(30)와 열팽창 계수를 가장 동일한 정도로 제어할 수 있다. 또는, 공정 온도 조건에 따라 마스크(20)가 지지부(30) 상에서 팽팽하게 연결될 수 있도록, 마스크(20)의 열팽창 계수가 지지부(30)보다 작거나 크게 제어할 수도 있다.In consideration of this, the composition of the
또한, 마스크(20)가 지지부(30')의 실리콘 재질과 유사한 열팽창 계수를 가지도록 마스크(20)가 두개 이상의 도금층의 적층체로 구성되도록 할 수 있다. 이때, 제1 마스크층은 지지부(30')와 실리사이드(silicide)를 형성할 수 있는 금속 재질로 형성될 수 있다. 제1 마스크층은 전주도금으로 생성되었을때 지지부(30)와 접착력이 높은 Ni, Co, Ti, Cr, W, Mo 등의 재질로 형성될 수 있다. 제2 마스크층은 전주도금으로 생성되었을때 열팽창 계수가 작은 인바, 수퍼 인바 등의 재질로 형성될 수 있다. 제1, 2 마스크층은 각각 다른 열팽창 계수를 가지므로, 제1, 2 마스크층의 두께 비율을 조절하여 마스크(20)의 열팽창 계수를 제어할 수 있다. 제1, 2 마스크층의 두께 비중은 전주 도금 시간을 조절하는 것으로 제어할 수 있다.Additionally, the
한편, 도 8을 참조하면, 마스크(20)는 지지부(30')의 상부면 상에만 형성되도록 전주 도금을 수행하지 않고, 상부면 및 측면 상에 도금되도록 전주 도금을 수행할 수도 있다. 후술할 열처리(H)를 수행하는 경우, 지지부(30')의 상부면에만 마스크(20)가 형성되면 열처리(H) 과정에서 마스크(20)의 테두리 부분이 박리될 위험이 있기 때문에, 추가로 지지부(30)의 측면에도 도금막(22)을 형성할 수 있다. 따라서, 측면의 도금막(22)이 지지부(30') 측면에서 지지부(30')와의 부착력을 보강함에 따라, 열처리(H) 과정에서 전체 마스크(20)가 박리되지 않고, 지지부(30)에 잘 고정부착될 수 있도록 하는 이점이 있다. 측면의 도금막 부분은 나중에 식각이나 레이저 커팅으로 제거할 수도 있다.Meanwhile, referring to FIG. 8 , the
또한, 후술할 열처리(H)를 수행하는 경우, 전주도금으로 생성된 마스크(20)가 지지부(30')에서 박리되지 않고 잘 접착되어 있을 필요가 있다. 이를 위해, 지지부(30')의 상부면 및 측면 상에 도금하는 것 외에도 다른 방안을 고려할 수 있다.In addition, when performing heat treatment (H), which will be described later, the
일 방안으로, 먼저, 전주도금이 수행되는 지지부(30')의 native oxide를 제어할 수 있다. 실리콘 웨이퍼 재질의 지지부(30')의 표면 상에는 산화물이 형성되어 있을 수 있다. 이러한 산화물이 있는 표면에서는 균일한 전기장이 생기지 않아 도금막[마스크(20)]이 균일하게 생성되지 않을 수 있고, 생성된 도금막[마스크(20)]과 지지부(30')의 접착력이 낮은 상태일 수 있다. 따라서, native oxide를 제거하는 공정을 수행한 후 전주도금 공정을 수행하는 것이 바람직하다.As one method, first, the native oxide of the support portion 30' on which electroplating is performed can be controlled. Oxide may be formed on the surface of the support portion 30' made of a silicon wafer. Since a uniform electric field is not generated on the surface with such oxide, the plating film (mask 20) may not be generated uniformly, and the adhesion between the generated plating film (mask 20) and the support portion 30' is low. It can be. Therefore, it is desirable to perform the electroplating process after performing the process to remove native oxide.
다른 방안으로, 도금막[마스크(20)]과 지지부(30')의 사이에서 접착을 매개하는 다른 막을 더 형성할 수 있다. 후술할 배리어막 외에 막의 양면에 접착력을 제공하는 막 또는 막의 조합을 사용할 수 있다.Alternatively, another film that mediates adhesion between the plating film (mask 20) and the support part 30' may be further formed. In addition to the barrier film described later, a film or combination of films that provides adhesion to both sides of the film can be used.
또 다른 방안으로, 전주도금 전 지지부(30')의 표면을 전처리 할 수 있다. 물리적인 처리 또는 화학적인 처리를 통해 전주도금 공정에서 생성되는 도금막[마스크(20)]이 지지부(30') 상에 보다 강한 접착력을 가지며 생성되도록 할 수 있다. 이 외에, 전주도금 공정에서 도금 방법을 제어하여 도금막[마스크(20)]이 지지부(30') 상에 강한 접착력을 가지며 생성되도록 할 수 있다. As another method, the surface of the support portion 30' can be pretreated before electroplating. Through physical or chemical treatment, the plating film (mask 20) generated in the electroplating process can be created with stronger adhesion on the support part 30'. In addition, the plating method can be controlled in the electroforming process so that the plating film (mask 20) is created with strong adhesion on the support portion 30'.
다음으로, 도 9를 참조하면, 마스크(20) 및 지지부(30')를 열처리(H) 할 수 있다. 열처리는 300℃ 내지 800℃의 온도로 수행할 수 있다. 한편, 열처리는 도 9의 단계 외에, 도 11의 지지부(30')의 두께 감축 공정(TN) 이후에 수행하거나, 도 13의 지지부(30')의 식각(EC) 공정 이후에 수행할 수도 있다.Next, referring to FIG. 9, the
일반적으로 압연으로 생성한 인바 박판에 비해, 전주 도금으로 생성한 인바 박판이 열팽창 계수가 높다. 그리하여 인바 박판에 열처리를 수행함으로써 열팽창 계수를 낮출 수 있는데, 이 열처리 과정에서 인바 박판에 약간의 변형이 생길 수 있다. 별도로 분리되어 존재하는 마스크(20)에 대해서만 열처리를 수행한다면 마스크(20)가 전체적으로 휘어지거나 마스크 패턴(P)에 일부 변형이 생길 수도 있다. 따라서, 지지부(30')와 마스크(20)가 접착 고정된 상태에서 열처리를 수행하여 이러한 변형을 방지할 수 있는 이점이 있다.In general, compared to Invar sheet produced by rolling, Invar sheet produced by electroplating has a higher coefficient of thermal expansion. Therefore, the thermal expansion coefficient can be lowered by performing heat treatment on the Invar sheet, but during this heat treatment process, slight deformation may occur in the Invar sheet. If heat treatment is performed only on the
또한, 전주 도금으로 생성된 인바 박판과 실리콘 웨이퍼는 열팽창 계수가 약 3~4ppi로 거의 동일한 정도이다. 따라서, 열처리(H)를 수행하더라도 마스크(20)와 지지부(30')는 열팽창정도가 동일하므로 서로 열팽창에 의한 어긋남이 발생하지 않고, 마스크 패턴(P)의 미세 변형이 방지될 수 있게 된다.In addition, Invar thin plates and silicon wafers produced by electroplating have almost the same thermal expansion coefficient of about 3 to 4 ppi. Therefore, even if heat treatment (H) is performed, the
또한, 본 발명은 열처리(H)로 인해 마스크(20)와 지지부(30')가 부착되는 것을 특징으로 한다. 열처리(H) 과정에서 마스크(20)와 지지부(30') 사이에 연결부(40)가 형성될 수 있다. 연결부(40)는 마스크(20)의 성분과 지지부(30)의 성분이 합쳐진 금속간 화합물(intermetallic compound)로서 제공될 수 있다. 연결부(40)는 마스크(20)의 Fe, Ni 등의 성분과 지지부(30)의 Si 성분이 합쳐짐에 따라, Ni 및 Si를 포함하거나, Fe, Ni 및 Si을 포함하거나, 또는, Fe, Ni 등을 포함하는 실리사이드로 제공될 수 있다. 금속간 화합물의 결합력에 의해 마스크(20)와 지지부(30')는 연결부(40)를 개재하여 상호 부착될 수 있다.In addition, the present invention is characterized in that the
일 실시예에 따르면, 실리사이드로 제공되는 연결부(40)의 형성조건으로 아래의 전주도금 전처리/전주도금 조건이 필요하다. 첫번째로, 1019 cm-3 이상의 고농도 도핑이 수행되어 표면 저항이 약 5 X 10-4 ~ 1 X 10-2 ohm·cm인 지지부(30') 상에서 마스크(20)가 전주도금될 수 있다. 두번째로, 마스크(20)의 전주도금 전에 실리콘 웨이퍼 재질의 지지부(30')의 표면을 HF 처리하여 SiO가 조절된 Si 표면을 형성할 수 있다. 세번째로, 초기에 Ni-rich한 Fe-Ni을 형성하여 Ni 함량이 35~45%이 되도록 조성을 조절하여 Ni-silicide를 촉진할 수 있다. 또는, Fe-Ni 성분의 마스크(20)의 전주도금 전에, Ni, Co, Ti 등의 제1 마스크층을 글루층(glue layer)으로서 추가하여 실리사이드의 형성을 촉진할 수 있다.According to one embodiment, the following electroplating pretreatment/electroplating conditions are required as conditions for forming the
또한, 일 실시예에 따르면, 열처리(H)는 300℃ 내지 800℃의 온도로 수행하나, 열처리(H) 공정을 여러 단계로 진행할 수 있다. 2-step 열처리로서, 저온 영역(약 250 ~ 350℃)에서 Ni2Si를 형성하여 마스크(20)를 지지부(30') 상에 접착한 후, 고온 영역(약 450 ~ 650℃)로 서서히 올려 열처리를 수행할 수 있다. 전주도금으로 형성된 인바 마스크의 경우, 미세결정(microcrystal) 및/또는 비정질(amorphous) 구조를 가지고 있기 때문에 열처리시 온도를 급격히 올리게 되면 부피 수축에 의해 인바 마스크가 실리콘 웨이퍼 지지부에서 탈착 또는 분리될 수 있다. 따라서, 저온에서 인바 마스크를 실리콘 웨이퍼 지지부에 접착 후, 서서히 고온으로 올려 열처리를 진행하는 것이 바람직하다.Additionally, according to one embodiment, the heat treatment (H) is performed at a temperature of 300°C to 800°C, but the heat treatment (H) process may be performed in several steps. As a two-step heat treatment, Ni 2 Si is formed in a low temperature region (about 250 to 350°C) and the
또한, 일 실시예에 따르면, 열처리(H) 시 환원성 분위기를 유지해야 한다. 환원성 분위기는 H2, Ar, N2 분위기로 형성할 수 있고, 바람직하게는 Dry N2 가스를 사용하여 인바 마스크가 산화되는 것을 방지할 수 있다. 인바 마스크의 산화 방지를 위해서는 O2 농도가 100ppm보다 작게 관리할 필요가 있다. 또는 < 10-2 torr의 진공 분위기를 형성할 수 있다. 시간은 30분 내지 2시간 진행할 수 있다.Additionally, according to one embodiment, a reducing atmosphere must be maintained during heat treatment (H). The reducing atmosphere can be H 2 , Ar, or N 2 atmosphere. Preferably, dry N 2 gas can be used to prevent oxidation of the Invar mask. To prevent oxidation of the Invar mask, the O 2 concentration needs to be managed below 100ppm. Alternatively, a vacuum atmosphere of <10 -2 torr may be formed. It can last from 30 minutes to 2 hours.
실리콘 웨이퍼 지지부(30') 상에 전주도금된 마스크(20)의 Ni, Fe-Ni 계면에서 Ni 실리사이드, (Ni, Fe)Si 실리사이드 등의 연결부(40)(adhesive layer)가 형성됨에 따라, 마스크(20)와 지지부(30')는 연결부(40)를 개재하여 상호 부착될 수 있다.As a connection portion 40 (adhesive layer) such as Ni silicide or (Ni, Fe)Si silicide is formed at the Ni, Fe-Ni interface of the
한편, 열처리(H)시 Ni, Fe-Ni과 Si의 반응 제어를 위해 마스크(20)를 지지부(30') 상에서 전주 도금하기 전에, 지지부(30') 상에 배리어막(미도시)를 형성할 수 있다. 배리어막은 마스크(20) 도금막의 성분[일 예로, Ni, Fe-Ni]이 실리콘 지지부(30')로 제어되지 않고 침투하는 것을 막을 수 있다. 동시에, 표면에서 전주 도금이 수행될 수 있도록 배리어막은 전도성을 가지는 것이 바람직하다. 이를 고려하여 배리어막은 질화티탄(TiN), 티타늄/질화티탄(Ti/TiN), 텅스텐카바이드(WC), 티타늄텅스텐(WTi), 그래핀(graphene) 등의 재질을 포함할 수 있다. 배리어막 증착 등의 박막 형성 공정을 제한없이 사용할 수 있다. 배리어막은 Fe, Ni와 Si의 반응을 제어하여 균일한 실리사이드가 형성되도록 할 수 있고, 적절한 부착력으로 마스크(20)와 연결부(40)가 부착되도록 할 수 있다. 이 외에, 배리어막은 마스크(20)를 지지부(30') 상에 전주도금한 상태에서 마스크(20)가 지지부(30')와 분리되지 않도록 소정의 접착력 또는 부착력을 제공할 수 있는 막 또는 막의 조합으로 구성될 수도 있다.Meanwhile, in order to control the reaction between Ni, Fe-Ni and Si during heat treatment (H), a barrier film (not shown) is formed on the support part 30' before electroplating the
온도, 시간을 조절하여 연결부(40)의 두께(실리사이드 두께)를 10~300nm까지 제어하여 지지부(30')와 마스크(20)의 부착을 형성할 수 있다.By controlling the temperature and time, the thickness (silicide thickness) of the
한편, 마스크(20)는 셀부(C)가 슬릿 라인(SL)에 의해 상호 이격될 수 있다. 이에 따라, 마스크(20)를 열처리(H) 하는 과정에서 각각의 셀부(C)에 독립적으로 잔류응력이 존재하게 된다. 만약 복수의 셀부(C)가 상호 일체로 연결된 형태라면 마스크(20)의 전체 부분에서 열처리(H)에 의한 잔류응력이 생겨, 셀부(C)의 테두리 부분이 열처리(H) 과정에서 지지부(30)로부터 뜯어져 나가거나 휘어지는 변형이 발생할 가능성이 더 높아진다. 따라서, 셀부(C)들 사이에 슬릿 라인(SL)을 형성하여 각각의 셀부(C)를 분리함에 따라 열처리(H)에 의한 잔류응력을 감소시킬 수 있다. Meanwhile, the cell portions C of the
다음으로, 도 10을 참조하면, 절연부(M1, MC)를 제거한 후, 마스크(20) 상에 템플릿(template; 80)을 접착할 수 있다. 템플릿(80)은 마스크(20)가 일면 상에 접착되어 지지된 상태로 이동시킬 수 있는 매개체이다. 마스크(20)가 전체적으로 지지될 수 있도록 템플릿(80)의 크기는 마스크(20)와 면적이 동일하거나 큰 평판 형상일 수 있고, 마스크(20)의 형상에 대응하는 원 형상인 것이 바람직하다.Next, referring to FIG. 10 , after removing the insulating portions M1 and MC, a
템플릿(80)은 웨이퍼, 글래스(glass), 실리카(silica), 석영(quartz), 알루미나(Al2O3), 붕규산유리(borosilicate glass), 지르코니아(zirconia) 등의 재질을 사용할 수 있다.The
템플릿(80)을 임시접착부(85)를 개재하여 마스크(20)에 접착될 수 있다. 임시접착부(85)는 템플릿(80) 또는 마스크(20)의 일면 상에 형성될 수 있다. 임시접착부(85)는 지지부(30')의 두께를 감축[도 11 참조]하고, 식각(EC) 공정[도 13 참조]을 수행할 때까지 마스크(20)/지지부(30')가 임시로 템플릿(80)의 일면에 접착되어 템플릿(80) 상에 지지되도록 할 수 있다.The
임시접착부(85)는 열 인가, 화학적 처리, UV 인가, 초음파 인가 중 어느 하나에 의해 분리가 가능한 액체 왁스(liquid wax), 접착제 또는 접착 시트를 사용할 수 있다.The temporary
일 예로, 임시접착부(85)는 액체 왁스(liquid wax)를 사용할 수 있다. 액체 왁스는 반도체 웨이퍼의 폴리싱 단계 등에서 이용되는 왁스와 동일한 것을 사용할 수 있고, 그 유형이 특별히 한정되지는 않는다. 액체 왁스는 주로 유지력에 관한 접착력, 내충격성 등을 제어하기 위한 수지 성분으로 아크릴, 비닐아세테이트, 나일론 및 다양한 폴리머와 같은 물질 및 용매를 포함할 수 있다. 일 예로, 임시접착부(85)는 수지 성분으로 아크릴로나이트릴 뷰타디엔 고무(ABR, Acrylonitrile butadiene rubber), 용매 성분으로 n-프로필알코올을 포함하는 SKYLIQUID ABR-4016을 사용할 수 있다. 액체 왁스는 스핀 코팅을 사용하여 형성할 수 있다.As an example, the temporary
액체 왁스인 임시접착부(85)는 85℃~100℃보다 높은 온도에서는 점성이 낮아지고, 85℃보다 낮은 온도에서 점성이 커지고 고체처럼 일부 굳을 수 있어, 마스크(20)와 템플릿(80)을 고정 접착할 수 있다.The temporary
임시접착부(85)는 마스크(20)의 마스크 패턴(P) 사이의 적어도 일부에 채워질 수 있다. 이에 따라, 마스크(20)/지지부(30')가 보다 강하게 템플릿(80)에 접착 지지될 수 있고, 후술할 지지부(30')의 두께 감축 공정(TN)에서 효과적으로 변형을 방지할 수 있다.The temporary
다음으로, 도 11을 참조하면, 템플릿(80) 상에 마스크(20)/지지부(30')를 접착한 후 지지부(30')[또는, 전도성 기판(30')]의 두께 감축 공정(TN)을 수행할 수 있다. 두께 감축 공정(TN)은 마스크(20)와 접촉하는 지지부(30')의 상부면(제1 면)의 반대면인 하부면(제2 면) 상에서 수행할 수 있다. 두께 감축 공정(TN)은 래핑(Lapping), 폴리싱(Polishing), 버핑(Buffing) 등의 방법을 사용하여 수행할 수 있다Next, referring to FIG. 11, after adhering the
마그넷(1310)[도 26 참조]의 자기장 인가에 의해 밀착 지지부(200)가 밀착력을 상부의 마스크(20) 및 지지부(30)로 충분히 전달하기 위해서는 마스크(20)/지지부(30)의 두께가 얇아야 한다. 마스크(20)의 두께를 약 2㎛ 내지 12㎛ 정도로 충분히 얇으므로 지지부(30')의 두께를 더 감축할 필요가 있다. 일 예로, 실리콘 웨이퍼인 지지부(30')[또는, 전도성 기판(30')]는 약 725㎛의 두께를 가지므로 두께를 감축할 필요가 있다. 또한, 마스크(20)를 지지하는 강성을 가지되 셀부(C) 단위로 인장[도 17 내지 도 19 참조]도 가능하도록 적절히 두께를 감축할 필요가 있다. 이를 고려하여, 두께 감축 공정(TN) 후 지지부(30')의 두께는 약 50㎛ 내지 200㎛이 될 수 있다.In order for the close
지지부(30')의 두께 감축 공정(TN)을 바로 수행하게 되면 지지부(30')가 얇아지게 되면서 강성이 낮아져 뒤틀리거나 휘어지는 문제가 발생할 수 있다. 하지만, 본 발명은 템플릿(80)이 마스크(20)/지지부(30')를 접착지지하므로 두께 감축 공정(TN)을 수행하는 과정에서 지지부(30')의 변형이 방지될 수 있다.If the thickness reduction process (TN) of the support portion 30' is performed immediately, the support portion 30' becomes thinner and its rigidity decreases, which may cause distortion or bending problems. However, in the present invention, since the
한편, 웨이퍼, 글래스(glass) 등의 판 형상을 가지는 템플릿(80)으로 마스크(20)/지지부(30')를 접착지지하지 않고, 홀더(holder; 미도시)나 그립퍼(gripper; 미도시) 등에 마스크(20)/지지부(30')를 고정시킨 후 두께 감축 공정(TN)을 수행할 수도 있다.On the other hand, the
다음으로, 도 12를 참조하면, 두께 감축된 지지부(30')[또는, 전도성 기판(30')]의 하부면, 즉, 마스크(20)와 접촉하는 상부면(제1 면)에 반대면인 하부면(제2 면) 상에 접착부(50')를 형성할 수 있다. 접착부(50')는 Cu, Au, Ag, Al, Sn, In, Bi, Zn, Sb, Ge, Cd 중 적어도 어느 하나의 재질을 포함할 수 있다. 접착부(50)는 재질의 제한없이 용이하게 박막을 형성할 수 있는 스퍼터링(sputtering) 방법, 브레이징 방법 등을 이용하는 것이 바람직하나, 이에 제한되지는 않는다.Next, referring to FIG. 12, the lower surface of the reduced thickness support portion 30' (or conductive substrate 30'), that is, the upper surface (first surface) in contact with the
이어서, 내식각성을 부여하기 위해, 접착부(50')의 하부면 상에는 셀부(C) 및 더미셀부(DC)에 대응하는 부분을 제외한 나머지 부분에 절연부(M2)를 형성할 수 있다. 절연부(M2)는 프린팅 방법 등을 이용하여 포토레지스트를 형성한 것일 수 있고, 열 산화(Thermal Oxidation), 열 질화(Thermal Nitiridation) 등의 방법으로 하드 마스크 역할을 하는 산화물, 질화물을 형성한 것일 수도 있다. 한편, 식각에 대한 마스크 역할로서 금속을 사용할 수도 있다.Next, in order to provide etching resistance, an insulating portion M2 may be formed on the lower surface of the
다음으로, 도 13을 참조하면, 지지부(30')[또는, 전도성 기판(30')]를 식각(EC)할 수 있다. 식각(EC)은 마스크(20)가 부착된 지지부(30')의 제1 면(상면)의 반대면인 제2 면(하면) 상에서 수행될 수 있다. 절연부(M2)에 의해 덮이지 않은 지지부(30') 및 접착부(50')의 하부면에 노출된 부분을 식각(EC)할 수 있다. 식각(EC)은 지지부(30')에서 마스크(20)의 셀부(C)에 대응하는 부분에 대해서 수행할 수 있다. 마스크(20)의 구획부(SR)에 대응하는 부분은 식각을 수행하지 않는다. 또한, 식각(EC)은 지지부(30')에서 마스크(20)의 더미셀부(DC)에 대응하는 부분에 대해서도 수행할 수 있다. 또한, 식각(EC)은 접착부(50')에 대해서도 수행할 수 있고, 접착부(50')와 지지부(30')의 식각(EC)은 하나의 공정 또는 별개의 공정으로 수행될 수도 있다.Next, referring to FIG. 13, the support portion 30' (or the conductive substrate 30') may be etched (EC). Etching (EC) may be performed on the second surface (lower surface), which is opposite to the first surface (upper surface) of the support part 30' to which the
식각(EC)이 완료된 지지부(30)는 테두리부(31) 및 그리드부(33, 35)를 포함하는 형태가 될 수 있다. 테두리부(31) 및 그리드부(33, 35)의 하부면 상에 접착부(50')가 형성된 상태일 수 있다. 접착부(50')의 남은 형태는 테두리부(31) 및 그리드부(33, 35)의 형태에 대응할 수 있다.The
템플릿(80)은 식각(EC) 공정 과정에서, 또는 식각(EC) 공적 후 지지부(30)가 테두리부(31) 및 그리드부(33, 35)만 남고 셀 영역(CR)/더미 셀 영역(DCR)[도 4 참조]처럼 빈 영역이 많아졌을때, 마스크(20)/지지부(30)를 접착지지하여 지지부(30)가 변형되는 것을 방지할 수 있는 이점이 있다. 또한, 식각(EC) 과정에서 마스크(20)의 표면을 보호할 수 있는 이점이 있다.The
지지부(30)에서 테두리부(31) 및 그리드부(33, 35)가 명확히 나타나도록 식각(EC)은 이방성 에칭 특성을 가지는 건식 식각 방법을 사용하는 것이 바람직하다. 지지부(30')[또는, 전도성 기판(30')]가 실리콘 웨이퍼이기 때문에 기존의 반도체 관련 기술, MEMS(Micro Electro Mechanical Systems) 관련 기술을 활용하여 식각(EC)을 수행할 수 있는 이점이 있다.It is preferable to use a dry etching method with anisotropic etching characteristics for etching (EC) so that the
한편, 도 13의 식각(EC) 공정은 건식 식각이 아닌 습식 식각을 수행할 수도 있다. 습식 식각은 등방성 에칭 특성을 가지므로, 지지부(30')의 제2 면(하면) 상에서 절연부(M2)에 대해 언더컷(undercut)을 발생시킬 수 있다. 또한 등방성 에칭 특성을 가지므로, 테두리부(31), 제1, 2 그리드부(33, 35)의 측면이 테이퍼(taper)지게 형성될 수 있다. 이 경우 테이퍼진 측면을 따라 유기물 소스(1600)가 기울어진 각도로 이동할 수 있으므로, 지지부(30)에서 1차로 쉐도우 이펙트를 방지하고, 테이퍼지게 형성된 마스크 패턴(P)에서 2차로 쉐도우 이펙트를 방지할 수 있는 이점이 있다.Meanwhile, the etching (EC) process of FIG. 13 may perform wet etching rather than dry etching. Since wet etching has isotropic etching characteristics, an undercut may occur with respect to the insulating portion M2 on the second surface (lower surface) of the support portion 30'. In addition, since it has isotropic etching characteristics, the side surfaces of the
일 실시예에 따르면, Si 습식 식각을 위한 에천트(etchant)에 마스크(20)/지지부(30')/접착부(50')의 적층체를 담구어 식각(EC)을 수행할 수 있다. Si 에천트는 초순수에 KOH 또는 NaOH가 1~25% 포함된 용액을 선정할 수 있다. 또는 초순수에 TMAH가 1~25% 포함된 용액을 선정할 수 있다. 식각 공정이 수행되는 온도는 상온(room temperature) ~ 80℃일 수 있다.According to one embodiment, etching (EC) may be performed by immersing the laminate of the
PR 또는 SiN, SiO 등의 하드 마스크에 의해 개구된 영역만 Si이 식각되어 마스크(20)/지지부(30') 계면에서 식각의 end point가 형성될 수 있다. 즉, 실리콘 웨이퍼만 식각(EC)되고 마스크(20)는 식각되지 않을 수 있다.Si may be etched only in areas opened by a hard mask such as PR, SiN, or SiO, and an end point of etching may be formed at the
또한, 실리콘 웨이퍼의 방위를 선택하여 Si 식각을 수행하면 이방성 식각이 가능하므로, 상술한 테두리부(31), 제1, 2 그리드부(33, 35)의 측면의 테이퍼(taper) 경사각도 조절할 수 있다.In addition, if Si etching is performed by selecting the orientation of the silicon wafer, anisotropic etching is possible, so the taper inclination angle of the side surfaces of the above-described
또 한편, 일 실시예에 따르면, Si 습식 식각에서 OH base의 식각액을 사용하는 경우에는, 일반적인 PR 재질의 절연부(M2)를 사용하기 어렵다. 따라서, OH base의 식각액을 사용할 경우, 절연부(M2)는 epoxy 계열의 PR이나 SiN, SiO 등 Nitride, Oxide 계열의 하드 마스크를 사용할 수 있다.On the other hand, according to one embodiment, when an OH base etchant is used in Si wet etching, it is difficult to use the insulating part M2 made of a general PR material. Therefore, when using an OH base etchant, the insulating part (M2) can use an epoxy-based PR or a nitride- or oxide-based hard mask such as SiN or SiO.
게다가, 습식 식각은 Si 지지부(30')의 결정 방향에 따라 식각률(etching rate)이 매우 달라질 수 있다. 예를 들어, (100), (110) 면은 습식 식각에 대해 식각률이 높은 반면, (111) 면은 식각률이 낮다. 이에 따라, 본 발명은 지지부(30')의 하부면에 노출된 부분을 식각(EC)하기 위해 습식 식각, 건식 식각을 번갈아 사용할 수 있다.In addition, wet etching may have very different etching rates depending on the crystal direction of the Si support 30'. For example, (100) and (110) planes have high etch rates for wet etching, while (111) planes have low etch rates. Accordingly, the present invention can alternately use wet etching and dry etching to etch (EC) the exposed portion of the lower surface of the support portion 30'.
습식 식각은 저가, 고생산성의 특징을 가지지만 특정 면에서 식각률이 낮고, 건식 식각은 모든 면에서 식각률을 동일하게 나타내는 이점이 있으나, 고비용, 저생산성의 특징을 가지고 건식 식각으로만 식각을 진행하는 경우 식각 장비의 구동 한계를 넘어설 위험이 있다. 이에 따라, 먼저, 지지부(30')의 하부면에서 (100), (110) 면이 노출되면 습식 식각을 수행할 수 있다. 습식 식각 중에서 (111) 면이 노출되면 (111) 면을 건식 식각으로 제거한 뒤 다시 습식 식각을 진행할 수 있다.Wet etching has the characteristics of low cost and high productivity, but has a low etch rate in certain aspects. Dry etching has the advantage of showing the same etch rate in all aspects, but has the characteristics of high cost and low productivity, and etching is performed only through dry etching. In this case, there is a risk of exceeding the operating limits of the etching equipment. Accordingly, first, wet etching can be performed when the (100) and (110) surfaces are exposed on the lower surface of the support portion 30'. If the (111) surface is exposed during wet etching, the (111) surface can be removed by dry etching and then wet etching can be performed again.
한편, 다른 실시예에 따르면, 도 12의 단계에서 접착부(50')를 형성하지 않고, 곧바로 지지부(30')의 하부면(제2 면) 상에 절연부(M2)를 형성할 수 있다. 그리고, 지지부(30')[또는, 전도성 기판(30')]의 식각(EC)을 수행할 수 있다. 이후에, 지지부(30)의 테두리부(31) 및 제1, 2 그리드부(33, 35)의 하부면에 접착부(50')를 형성할 수 있다.Meanwhile, according to another embodiment, the insulating part M2 may be formed directly on the lower surface (second surface) of the support part 30' without forming the
또 다른 실시예에 따르면, 접착부(50')를 지지부(30)의 하부면에 형성하지 않고, 후술한 도 15에서 밀착 지지부(200)[또는, 밀착 시트부(60)]의 상면에 접착부(50')를 형성할 수도 있다.According to another embodiment, the
다음으로, 도 14를 참조하면, 절연부(M2)를 제거할 수 있다. 그리고, 세정 등 후속 처리 공정을 마무리하면, 마스크(20)와 지지부(30)의 연결체(100)가 제공될 수 있다. 마스크(20)와 지지부(30) 사이에는 연결부(40)가 형성된 상태이고, 지지부(30)의 하부에는 접착부(50')가 형성된 상태일 수 있다.Next, referring to FIG. 14, the insulating portion M2 can be removed. Then, when subsequent processing processes such as cleaning are completed, the
도 15 내지 도 16은 본 발명의 일 실시예에 따른 마스크와 프레임의 연결체(10)의 제조 과정을 나타내는 개략도이다. 지지부(30) 및 밀착 지지부(200)는 마스크(20)를 지지하는 프레임으로서의 역할을 할 수 있다.Figures 15 and 16 are schematic diagrams showing the manufacturing process of the
도 15를 참조하면, 밀착 지지부(200)를 제공할 수 있다. 밀착 지지부(200)는 테두리 시트부(61), 복수의 제1, 2 그리드 시트부(63, 65)를 포함하는 밀착 시트부(60)와 밀착 프레임(70)이 연결된 상태로 제공될 수 있다. 일 예로, 밀착 시트부(60)와 밀착 프레임(70)은 용접을 통해 생성된 용접 비드(WB)를 매개로 상호 연결된 상태로 제공될 수 있다. 또는, 원판 형태의 재료에 식각, 가공 등을 수행하여 밀착 시트부(60)와 밀착 프레임(70)를 일체로 포함하는 형태의 밀착 지지부(200)를 제공할 수도 있다.Referring to FIG. 15, a
다음으로, 도 16을 참조하면, 밀착 지지부(200)의 상부를 지지부(30)의 하부에 대응 접촉시킬 수 있다. 밀착 지지부(200)는 지지부(30)의 접착부(50')를 매개하여 상호 접촉될 수 있다.Next, referring to FIG. 16, the upper part of the
선택적으로, 템플릿(80)을 마스크(20)[또는, 마스크(20)와 지지부(30)의 연결체(100)]로부터 분리하는 공정이 더 수행될 수 있다. 마스크(20)[또는, 마스크(20)와 지지부(30)의 연결체(100)]와 템플릿(80)의 분리는 임시접착부(85)에 열 인가, 화학적 처리, 초음파 인가, UV 인가 중 적어도 어느 하나를 통해 수행할 수 있다. 일 예로, 85℃~100℃보다 높은 온도의 열을 인가하면 임시접착부(85)의 점성이 낮아지게 되고, 템플릿(80)과 마스크(20)의 접착력이 약해지게 되어, 템플릿(80)이 분리될 수 있다. 다른 예로, IPA, 아세톤, 에탄올 등의 화학 물질에 임시접착부(85)를 침지함으로서 임시접착부(85)를 용해, 제거 등의 방식으로 템플릿(80)이 분리될 수 있다. 다른 예로, 초음파를 인가하거나, UV를 인가하면 템플릿(80)과 마스크(20)의 접착력이 약해지게 되어, 템플릿(80)이 분리될 수 있다.Optionally, a process of separating the
선택적으로, 템플릿(80)을 분리하지 않을 수 있다. 이 경우, 이어질 공정인 접착부(50')를 매개로 한 마스크(20)와 지지부(30)의 연결체(100) 및 밀착 지지부(200)의 연결 과정에서, 템플릿(80)이 상부에서 균일하게 압착을 가해줄 수 있는 이점이 있다. 도 16에는 템플릿(80)이 분리되지 않은 상태를 도시하고, 도 17 내지 도 19에는 템플릿(80)이 분리된 상태를 도시한다.Optionally, the
이어서, 지지부(30), 접착부(50') 및 밀착 지지부(200)에 열(ET), 압력(EP) 중 적어도 어느 하나를 인가할 수 있다. 지지부(30), 접착부(50') 및 밀착 지지부(200)에 열(ET)을 인가하여 열처리를 수행할 수 있다. 또는, 지지부(30, 접착부(50') 및 밀착 지지부(200)에 열(ET)을 인가함과 동시에 압력(EP)을 인가하여 보다 적은 열(ET)을 인가하여 열처리를 수행할 수도 있다.Subsequently, at least one of heat (ET) and pressure (EP) may be applied to the
열(ET), 압력(EP)의 인가에 의한 열처리는 접착부(50')가 지지부(30) 및 밀착 지지부(200)를 연결할 수 있는 범위 내에서 수행될 수 있다. 일 예로, 접착부(50')의 금속들이 열처리에 의해 용융된 후 다시 응고됨에 따라 지지부(30) 및 밀착 지지부(200)를 연결할 수 있다. 다른 예로, 접착부(50')의 금속 성분이 지지부(30) 및 밀착 지지부(200)로 확산되거나, 반대로 지지부(30) 및 밀착 지지부(200)의 성분이 접착부(50')로 확산되거나, 상호 성분이 확산되는 방식으로 지지부(30) 및 밀착 지지부(200)의 계면 상태를 변경하여 연결이 수행될 수 있다.Heat treatment by applying heat (ET) and pressure (EP) may be performed within a range where the
열처리는 약 200℃ 내지 800℃의 온도로 수행할 수 있고, 보다 바람직하게는 저온 영역 대인 약 200℃ 내지 400℃의 온도로 수행할 수 있다.Heat treatment may be performed at a temperature of about 200°C to 800°C, and more preferably at a temperature of about 200°C to 400°C, which is the low temperature range.
다음으로, 열처리 후 세정 등의 후속 공정을 수행하여 도 2, 도 6과 같은 마스크와 프레임의 연결체(10)의 제조를 완료할 수 있다. 지지부(30)와 밀착 지지부(200)가 접착부(50)를 매개로 연결되고, 지지부(30)는 테두리부(31) 및 제1, 2 그리드부(33, 35)를 포함하며, 지지부(30) 상에 마스크(20)가 연결된 형태가 제공될 수 있다. 마스크(20)의 셀부(C)는 지지부(30)/밀착 지지부(200)에 의해 지지됨이 없이 하부가 개구된 영역으로 제공되어 OLED 화소 증착 공정에서 유기물 소스(1600)의 이동 경로로 제공될 수 있다.Next, subsequent processes such as heat treatment and cleaning can be performed to complete the manufacture of the
도 17 내지 도 19는 본 발명의 일 실시예에 따른 마스크와 프레임의 연결체(10)의 제조 과정에서 지지부(30)와 밀착 지지부(200)를 연결하는 과정을 구체적으로 나타내는 (a) 개략 측단면도, (b) 개략 평면도이다.17 to 19 are (a) schematic side views specifically showing the process of connecting the
도 16에서 상술한 바와 같이, 모든 셀부(C)의 주변 영역에 열(ET), 압력(EP)을 인가하여 접착부(50')를 매개로 지지부(30)와 밀착 지지부(200)[또는, 밀착 시트부(60)]를 연결할 수 있다. 또는, 도 17 내지 도 19처럼 각각의 셀부(C)의 주변 영역 상에서 순차적으로 지지부(30)와 밀착 지지부(200)[또는, 밀착 시트부(60)]를 연결할 수도 있다As described above in FIG. 16, heat (ET) and pressure (EP) are applied to the surrounding areas of all cell portions C to form a close contact with the
먼저, 도 17을 참조하면, 셀부(C) 중 마스크(20)의 가장 중앙에 위치하는 셀부(C1)의 주변 영역 상에만 열(ET), 압력(EP)을 인가할 수 있다. 셀부(C1)의 주변 영역 상의 접착부(50')가 지지부(30)[그리드부(33, 35)]와 밀착 지지부(200)[그리드 시트부(63, 65)]의 연결을 매개할 수 있다. 셀부(C1) 주변 영역에서 지지부(30)와 밀착 지지부(200)를 연결하는 접착부(50')의 부분을 도 17의 (b)에 사각형 음영으로 표시하였다.First, referring to FIG. 17, heat ET and pressure EP can be applied only to the surrounding area of the cell portion C1 located at the center of the
다음으로, 도 18을 참조하면, 셀부(C1)와 이웃하는 8개의 셀부(C2~C9)의 주변 영역 상에만 열(ET), 압력(EP)을 인가할 수 있다. 셀부(C2~C9)의 주변 영역 상의 접착부(50')가 지지부(30)[그리드부(33, 35)]와 밀착 지지부(200)[그리드 시트부(63, 65)]의 연결을 매개할 수 있다. Next, referring to FIG. 18, heat (ET) and pressure (EP) can be applied only to the surrounding areas of the cell portion (C1) and the eight neighboring cell portions (C2 to C9). The
셀부(C1)의 주변 영역은 이미 접착부(50)가 형성되어 지지부(30)와 밀착 지지부(200)가 연결 고정되어 있으므로, 마스크(20) 및 지지부(30)의 테두리에 방사형 방향으로 인장력(F2~F9)을 인가할 수 있다. 템플릿(80)이 분리된 상태이므로, 마스크와 지지부의 연결체(100)에 대하여 인장력(F2~F9)을 조절하여 각 셀부(C2~C9)의 위치 정렬을 더 제어할 수 있다. 8개의 셀부(C2~C9)의 주변 영역 상에 동시에 열(ET), 압력(EP)을 인가할 수 있다. 지지부(30)의 두께가 약 50㎛ 내지 200㎛로 상대적으로 얇으므로, 인장력(F2~F9)을 가함에 따라 셀부(C2~C9)의 위치 정렬이 가능한 이점이 있다.Since the
또는, 8개의 셀부(C2~C9)들 중 셀부(C2)에서 셀부(C9)까지 방사형 방향 또는 360° 방향으로 순차적으로 인장력(F2~F9)을 인가하고, 순차적으로 셀부(C2~C9)의 주변 영역 상에 열(ET), 압력(EP)을 인가하여 접착부(50)에 의한 지지부(30)와 밀착 지지부(200)의 연결을 수행할 수 있다. 일 예로, 먼저, 마스크 및 지지부(30)에 상부 방향으로 인장력(F2)을 인가한 상태에서 셀부(C2)의 주변 영역 상에 열(ET), 압력(EP)을 인가하여 셀부(C2)의 주변에 접착부(50)로 지지부(30)/밀착 지지부(200)를 연결할 수 있다. 다음 순서로, 마스크(20) 및 지지부(30)에 우측 상부 방향으로 인장력(F3)을 인가한 상태에서 셀부(C3)의 주변 영역 상에 열(ET), 압력(EP)을 인가하여 셀부(C3)의 주변에 접착부(50)로 지지부(30)/밀착 지지부(200)를 연결할 수 있다. 다음 순서로, 마스크(20) 및 지지부(30)에 우측 방향으로 인장력(F4)을 인가한 상태에서 셀부(C4)의 주변 영역 상에 열(ET), 압력(EP)을 인가하여 셀부(C4)의 주변에 접착부(50)로 지지부(30)/밀착 지지부(200)를 연결할 수 있다. 위 과정을 반복하여 셀부(C2)에서부터 셀부(C9)의 주변 영역을 순서대로 정렬한 상태에서 지지부(30)와 밀착 지지부(200)를 연결할 수 있다.Alternatively, the tensile force (F2 to F9) is sequentially applied in a radial or 360° direction from the cell portion (C2) to the cell portion (C9) among the eight cell portions (C2 to C9), and the tensile force (F2 to F9) is sequentially applied to the cell portions (C2 to C9). Heat (ET) and pressure (EP) can be applied to the surrounding area to connect the
다음으로, 도 19를 참조하면, 도 18의 8개의 셀부(C2~C9)에 이웃하는 셀부(C)들에 대해서도 주변 영역 상에 열(ET), 압력(EP)을 인가할 수 있다. 8개의 셀부(C2~C9)에 이웃하는 셀부(C)들의 주변 영역의 지지부(30)/밀착 지지부(200)를 동시에 연결하거나, 순차적으로 방사형 방향을 따라 연결할 수 있다. 마스크(20)의 더미부(DM)에서도 접착부(50)를 매개로 지지부(30)/밀착 지지부(200)를 연결할 수 있다. 8개의 셀부(C2~C9)에 이웃하는 셀부(C)들을 부착하는 과정에서 마스크(20) 및 지지부(30)의 테두리에 방사형 방향으로 인장력(F10~...)이 인가될 수 있다. 이를 반복하여 전체 셀부(C)들의 주변 영역 상에서 지지부(30)와 밀착 지지부(200)를 연결할 수 있다.Next, referring to FIG. 19, heat ET and pressure EP may be applied to the surrounding areas of the cell parts C neighboring the eight cell parts C2 to C9 of FIG. 18. The
위와 같이, 본 발명은 중앙의 셀부(C1) 주변의 지지부(30)/밀착 지지부(200)를 먼저 연결하고, 순차적으로 바깥쪽의 셀부(C)의 위치 정렬을 수행하면서 해당 셀부(C) 주변의 지지부(30)/밀착 지지부(200)를 연결할 수 있으므로, 각 셀부(C)들 및 해당 셀부(C)의 마스크 패턴(P)의 위치를 명확히 할 수 있는 효과가 있다. 이에 따라, 각 셀부(C) 간의 PPA(pixel position accuracy)의 변형량이 최소화 될 수 있다. As described above, the present invention first connects the
도 20 내지 도 25는 본 발명의 일 실시예에 따른 밀착 지지부(200)를 제조하는 과정을 나타내는 개략도이다.Figures 20 to 25 are schematic diagrams showing the process of manufacturing the close
도 20을 참조하면, 제2 템플릿(template; 90)을 준비할 수 있다. 제2 템플릿(90)은 밀착 시트부(60')가 일면 상에 접착되어 지지된 상태로 이동시킬 수 있는 매개체이다. 밀착 시트부(60')가 전체적으로 지지될 수 있도록 제2 템플릿(90)의 크기는 밀착 시트부(60')와 면적이 동일하거나 큰 평판 형상일 수 있다.Referring to FIG. 20, a
제2 템플릿(90)은 도 10에서 상술한 템플릿(80)과 동일한 재질을 사용할 수 있다. 또한, 제2 템플릿(90)은 제2 임시접착부(95)를 개재하여 밀착 시트부(60')와 접착될 수 있다. 제2 임시접착부(95)는 도 10에서 상술한 임시접착부(85)와 동일한 재질을 사용할 수 있다. 제2 임시접착부(95)를 개재하여 제2 템플릿(90)과 밀착 시트부(60')를 접착하는 방법도 도 10에서 상술한 방법을 동일하게 적용할 수 있다.The
밀착 시트부(60')는 약 100㎛ 두께로 제공될 수 있다. 예를 들어, 인바 재질의 금속 시트에 두께 감축 공정을 수행하여 약 100㎛로 감축한 밀착 시트부(60')를 사용할 수 있다.The close contact sheet portion 60' may be provided with a thickness of approximately 100㎛. For example, a close contact sheet portion 60' that is reduced to about 100 ㎛ by performing a thickness reduction process on a metal sheet made of Invar material can be used.
다음으로, 도 21을 참조하면, 밀착 시트부(60') 상에 패턴화된 절연부(MA)를 형성할 수 있다. 절연부(M3)는 프린팅 법 등을 이용하여 포토레지스트 재질로 형성될 수 있다.Next, referring to FIG. 21, a patterned insulating portion MA may be formed on the contact sheet portion 60'. The insulating portion M3 may be formed of a photoresist material using a printing method or the like.
이어서, 밀착 시트부(60')의 식각(EC)을 수행할 수 있다. 건식 식각, 습식 식각 등의 방법을 제한없이 사용할 수 있고, 식각 결과 절연부(M3) 사이의 빈 공간으로 노출된 밀착 시트부(60')의 부분이 식각(EC)될 수 있다. 밀착 시트부(60')의 식각된 부분은 약 1~2인치 정도의 마이크로 디스플레이에 대응하는 크기이며, 이 부분은 지지부(30)의 셀 영역(CR)/더미셀 영역(DCR)에 연통하도록 제공될 수 있다. 식각(EC) 후 밀착 시트부(60')는 테두리 시트부(61), 제1, 2 그리드 시트부(63, 65)가 형성된 밀착 시트부(60)가 될 수 있다.Subsequently, etching (EC) of the contact sheet portion 60' may be performed. Methods such as dry etching and wet etching can be used without limitation, and as a result of etching, the portion of the contact sheet portion 60' exposed through the empty space between the insulating portions M3 may be etched (EC). The etched portion of the contact sheet portion 60' is sized to correspond to a micro display of approximately 1 to 2 inches, and this portion is connected to the cell region (CR)/dummy cell region (DCR) of the
다음으로, 도 22를 참조하면, 절연부(M3)를 제거하여 밀착 시트부(60)를 지지하는 제2 템플릿(90)의 제조를 완료할 수 있다.Next, referring to FIG. 22, manufacturing of the
다음으로, 도 23을 참조하면, 밀착 시트부(60)가 접착 지지된 제2 템플릿(90)을 밀착 프레임(70) 상에 로딩할 수 있다. 제2 템플릿(90)은 척(97)에 의해 이동될 수 있다. 일 예로, 진공 척(97)에 의해 밀착 시트부(60)가 접착된 제2 템플릿(90) 면의 반대 면을 흡착하여 이송할 수 있다.Next, referring to FIG. 23 , the
밀착 시트부(60)가 밀착 프레임(70)에 접촉 대응될 수 있다. 즉, 밀착 시트부(60)의 테두리 시트부(61)가 밀착 프레임(70)의 상면 상에 접촉 대응될 수 있다. 제2 템플릿(90)을 밀착 프레임(70) 상에 로딩하는 것으로 밀착 시트부(60)를 밀착 프레임(70) 상에 대응시킬 수 있다. 제2 템플릿(90)이 밀착 시트부(60)를 압착하므로, 밀착 시트부(60)와 밀착 프레임(70)은 긴밀히 맞닿을 수 있다.The close
이어서, 밀착 시트부(60)와 밀착 프레임(70) 사이에 레이저(L)를 조사하여 레이저 용접에 의해 밀착 시트부(60)를 밀착 프레임(70)에 부착할 수 있다. 레이저 용접된 테두리 시트부(61)와 밀착 프레임(70) 사이에는 용접 비드(WB)가 생성되고, 용접 비드(WB)를 매개로 밀착 시트부(60)를 밀착 프레임(70)가 연결될 수 있다. 용접 비드(WB)는 테두리 시트부(61)의 형성 방향을 따라서 소정 간격을 가지고 생성될 수 있다.Next, the close
다음으로, 도 24를 참조하면, 밀착 시트부(60)와 밀착 프레임(70)을 연결한 후, 밀착 시트부(60)로부터 제2 템플릿(90)을 분리(debonding)할 수 있다. 도 16에서 상술한 템플릿(80)을 마스크(20)로부터 분리하는 공정을 그대로 적용할 수 있다. 밀착 시트부(60)와 제2 템플릿(90)의 분리는 제2 임시접착부(95)에 열 인가(ET), 화학적 처리(CM), 초음파 인가(US), UV 인가(UV) 중 적어도 어느 하나를 통해 수행할 수 있다.Next, referring to FIG. 24, after connecting the close
이에 따라, 도 24 및 도 25에 도시된 바와 같이, 밀착 시트부(60)가 밀착 프레임(70)과 연결된 형태가 완성된다. 이는 밀착 지지부(200)로서 제공될 수 있다.Accordingly, as shown in FIGS. 24 and 25, the form in which the close
도 26은 본 발명의 일 실시예에 따른 마스크와 지지부의 연결체(10)를 적용한 OLED 화소 증착 장치(1000)를 나타내는 개략도이다.Figure 26 is a schematic diagram showing an OLED
도 26을 참조하면, OLED 화소 증착 장치(1000)는, 마그넷(1310)이 수용되고, 냉각수 라인(1350)이 배설된 마그넷 플레이트(1300)와, 마그넷 플레이트(1300)의 하부로부터 유기물 소스(1600)를 공급하는 증착 소스 공급부(1500)를 포함한다.Referring to FIG. 26, the OLED
마그넷 플레이트(1300)와 소스 증착부(1500) 사이에는 유기물 소스(1600)가 증착되는 유리 등의 대상 기판(1900)이 개재될 수 있다. 대상 기판(1900)에는 유기물 소스(1600)가 화소별로 증착되게 하는 마스크와 프레임의 연결체(10)가 밀착되거나 매우 근접하도록 배치될 수 있다. 마그넷(1310)이 자기장을 발생시키고 자기장에 의한 인력으로 마스크와 프레임의 연결체(10)가 대상 기판(1900)에 밀착될 수 있다. 이때, 자성 재질을 포함하는 밀착 지지부(200: 60, 70)가 가장 아래에서 대상 기판(1900) 방향으로 당겨져오게 되므로, 마스크(20) 및 지지부(30)도 밀착 지지부(200)가 위로 밀면서 대상 기판(1900)에 밀착되도록 할 수 있다. 또한, 밀착 지지부(200)가 마스크(20) 및 지지부(30)를 대상 기판(1900)에 밀어 올리는 과정에서 마스크(20) 및 지지부(30)가 자중에 의해 하부로 쳐지거나, 장력에 의해 뒤틀어지는 등의 평탄도가 일정하지 않은 문제도 해결될 수 있다. A
증착 소스 공급부(1500)는 좌우 경로를 왕복하며 유기물 소스(1600)를 공급할 수 있고, 증착 소스 공급부(1500)에서 공급되는 유기물 소스(1600)들은 마스크와 프레임의 연결체(10)에 형성된 마스크 패턴(P)을 통과하여 대상 기판(1900)의 일측에 증착될 수 있다. 마스크와 프레임의 연결체(10)의 마스크 패턴(P)을 통과한 증착된 유기물 소스(1600)는 OLED의 화소(1700)로서 작용할 수 있다.The deposition
마스크 패턴(P)은 측면이 경사지게 형성(테이퍼 형상으로 형성)되므로, 경사진 방향을 따라서 통과하는 유기물 소스(1600)들에 의해 새도우 이펙트(Shadow Effect)에 의해 OLED 화소(700)의 증착이 불균일하게 되는 것을 방지할 수 있다.Since the mask pattern P is formed with an inclined side (formed in a tapered shape), the deposition of the OLED pixel 700 is uneven due to a shadow effect caused by the
위와 같이, 본 발명은 지지부(30) 상에서 마스크(20)를 전주 도금을 통해 형성한 후, 마스크(20)에 대해 별도의 물리적인 인장을 가하지 않은 상태로 지지부(30) 및 밀착 지지부(200)를 가공 및 연결하여 프레임을 형성하므로, 마스크의 정렬이 틀어질 위험이 없다. 이에 따라, 마스크의 정렬이 명확하게 되어 화소 증착의 안정성을 향상시킴과 동시에 2,000 PPI 이상의 초고화질 화소를 구현할 수 있는 효과가 있다.As described above, in the present invention, after forming the
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.Although the present invention has been shown and described with reference to preferred embodiments as described above, it is not limited to the above embodiments and may be modified in various ways by those skilled in the art without departing from the spirit of the invention. Transformation and change are possible. Such modifications and variations should be considered to fall within the scope of the present invention and the appended claims.
10: 마스크와 프레임의 연결체
20: 마스크
30: 지지부
31: 테두리부
33, 35: 제1, 2 그리드부
40: 연결부
50: 접착부
60: 밀착 시트부
61: 테두리 시트부
63, 65: 제1, 2 그리드 시트부
70: 밀착 프레임
80: 템플릿
90: 제2 템플릿
100: 마스크와 지지부의 연결체
200: 밀착 지지부
1000: OLED 화소 증착 장치
C, SR, DM: 셀부, 구획부, 더미부
DC: 더미셀부
DP: 더미 패턴
P: 마스크 패턴
SL: 슬릿 라인
WB: 용접 비드10: Connection of mask and frame
20: mask
30: support part
31: border part
33, 35: 1st and 2nd grid parts
40: connection part
50: Adhesive part
60: Close contact sheet portion
61: Border sheet part
63, 65: 1st and 2nd grid sheet parts
70: Close frame
80: Template
90: Second template
100: Connector of mask and support part
200: Close support part
1000: OLED pixel deposition device
C, SR, DM: cell part, compartment part, dummy part
DC: dummy cell part
DP: Dummy pattern
P: mask pattern
SL: slit line
WB: weld bead
Claims (19)
(a) 전도성 기판을 준비하는 단계;
(b) 상기 전도성 기판의 제1 면 상에 마스크 패턴을 포함하는 마스크를 형성하는 단계;
(c) 상기 전도성 기판의 제1 면의 반대면인 제2 면 상에서 상기 전도성 기판의 두께를 감축하는 단계;
(d) 상기 전도성 기판의 제2 면 상에서 상기 전도성 기판을 식각하여 테두리부 및 그리드부를 포함하는 지지부를 형성하는 단계;
를 포함하고,
상기 (b) 단계와 상기 (c) 단계 사이, 상기 (c) 단계와 상기 (d) 단계 사이 또는, 상기 (d) 단계 이후,
상기 마스크와 상기 지지부를 열처리하여 상기 마스크와 상기 지지부 사이에 Fe, Ni, Si 중 적어도 어느 하나의 재질을 포함하는 연결부를 형성하는 단계;
를 더 포함하는, 마스크와 지지부의 연결체의 제조 방법.A method of manufacturing a connection between a mask and a support part used in the process of forming an OLED pixel on a semiconductor wafer, comprising:
(a) preparing a conductive substrate;
(b) forming a mask including a mask pattern on the first side of the conductive substrate;
(c) reducing the thickness of the conductive substrate on a second side opposite the first side of the conductive substrate;
(d) etching the conductive substrate on the second side of the conductive substrate to form a support portion including an edge portion and a grid portion;
Including,
Between step (b) and step (c), between step (c) and step (d), or after step (d),
heat-treating the mask and the support to form a connection between the mask and the support including at least one of Fe, Ni, and Si;
A method of manufacturing a connection between a mask and a support portion, further comprising:
상기 전도성 기판은 실리콘 웨이퍼인, 마스크와 지지부의 연결체의 제조 방법.According to paragraph 1,
A method of manufacturing a connection between a mask and a support portion, wherein the conductive substrate is a silicon wafer.
(b) 단계에서, 상기 전도성 기판 상에서 전주도금(electroforming)으로 인바(Invar) 또는 수퍼 인바(Super Invar) 재질의 상기 마스크를 형성하는, 마스크와 지지부의 연결체의 제조 방법.According to paragraph 2,
In step (b), the mask is formed of Invar or Super Invar by electroforming on the conductive substrate.
상기 (b) 단계와 상기 (c) 단계 사이에, 상기 마스크 상에 템플릿을 접착하는, 마스크와 지지부의 연결체의 제조 방법.According to paragraph 1,
A method of manufacturing a connection between a mask and a support portion, wherein a template is adhered onto the mask between steps (b) and (c).
상기 템플릿과 상기 마스크는 임시접착부를 개재하여 상호 접착되는, 마스크와 지지부의 연결체의 제조 방법.According to paragraph 4,
A method of manufacturing a connection between a mask and a support part, wherein the template and the mask are bonded to each other via a temporary adhesive part.
상기 템플릿은 웨이퍼, 글래스(glass), 실리카(silica), 석영(quartz), 알루미나(Al2O3), 붕규산유리(borosilicate glass), 지르코니아(zirconia) 중 어느 하나의 재질이고,
상기 임시접착부는 열 인가, 화학적 처리, UV 인가, 초음파 인가 중 어느 하나에 의해 분리가 가능한 액체 왁스(liquid wax), 접착제 또는 접착 시트인, 마스크와 지지부의 연결체의 제조 방법.According to clause 5,
The template is made of any one of wafer, glass, silica, quartz, alumina (Al 2 O 3 ), borosilicate glass, and zirconia,
The temporary adhesive part is a liquid wax, adhesive, or adhesive sheet that can be separated by any one of heat application, chemical treatment, UV application, and ultrasonic application.
상기 (c) 단계에서, 상기 전도성 기판의 두께를 50㎛ 내지 200㎛로 감축하는, 마스크와 지지부의 연결체의 제조 방법.According to paragraph 1,
In step (c), the thickness of the conductive substrate is reduced to 50㎛ to 200㎛.
상기 (c) 단계와 상기 (d) 단계 사이에,
(c2) 상기 전도성 기판의 제1 면의 반대면인 제2 면 상에, Cu, Au, Ag, Al, Sn, In, Bi, Zn, Sb, Ge, Cd 중 적어도 어느 하나의 재질을 포함하는 접착부를 형성하는 단계;
를 더 포함하고,
상기 (d) 단계에서 상기 전도성 기판 및 상기 접착부를 식각하는, 마스크와 지지부의 연결체의 제조 방법.According to paragraph 1,
Between step (c) and step (d),
(c2) on the second side opposite to the first side of the conductive substrate, comprising at least one material selected from the group consisting of Cu, Au, Ag, Al, Sn, In, Bi, Zn, Sb, Ge, and Cd. Forming an adhesive portion;
It further includes,
A method of manufacturing a connection between a mask and a support part, wherein the conductive substrate and the adhesive part are etched in step (d).
상기 (d) 단계 이후,
(d2) 상기 테두리부 및 상기 그리드부를 포함하는 상기 지지부의 제1 면의 반대면인 제2 면 상에, Cu, Au, Ag, Al, Sn, In, Bi, Zn, Sb, Ge, Cd 중 적어도 어느 하나의 재질을 포함하는 접착부를 형성하는 단계;
를 더 포함하는, 마스크와 지지부의 연결체의 제조 방법.According to paragraph 1,
After step (d) above,
(d2) on the second surface opposite to the first surface of the support part including the edge portion and the grid portion, among Cu, Au, Ag, Al, Sn, In, Bi, Zn, Sb, Ge, and Cd. Forming an adhesive portion including at least one material;
A method of manufacturing a connection between a mask and a support portion, further comprising:
상기 열처리는 300℃ 내지 800℃로 수행하는, 마스크와 지지부의 연결체의 제조 방법.According to paragraph 1,
A method of manufacturing a connection between a mask and a support portion, wherein the heat treatment is performed at 300°C to 800°C.
상기 (b) 단계에서, 상기 마스크의 각각의 셀부 사이에 슬릿 라인을 형성하여 상기 셀부들을 이격 배치하는, 마스크와 지지부의 연결체의 제조 방법.According to paragraph 1,
In step (b), a slit line is formed between each cell portion of the mask to space the cell portions apart.
상기 (b) 단계에서, 상기 전주도금 방식으로 상기 지지부의 상부면 및 측면 상에 상기 마스크를 형성하는, 마스크와 지지부의 연결체의 제조 방법.According to paragraph 3,
In step (b), the mask is formed on the top and side surfaces of the support using the electroplating method.
상기 그리드부는,
제1 방향으로 연장 형성되고 양단이 상기 테두리부에 연결되는 복수의 제1 그리드부;
상기 제1 방향에 수직인 제2 방향으로 연장 형성되어 상기 제1 그리드부와 교차되고, 양단이 상기 테두리부에 연결되어 복수의 제2 그리드부;
를 포함하는, 마스크와 지지부의 연결체의 제조 방법.According to paragraph 1,
The grid part,
a plurality of first grid parts extending in a first direction and having both ends connected to the edge part;
a plurality of second grid parts extending in a second direction perpendicular to the first direction, intersecting the first grid part, and having both ends connected to the edge part;
A method of manufacturing a connection between a mask and a support portion, including a.
테두리부 및 그리드부를 포함하는 지지부;
상기 지지부의 제1 면 상에 연결되고 마스크 패턴을 포함하는 마스크;
를 포함하고,
상기 그리드부는, 제1 방향으로 연장 형성되고 양단이 상기 테두리부에 연결되는 복수의 제1 그리드부; 상기 제1 방향에 수직인 제2 방향으로 연장 형성되어 상기 제1 그리드부와 교차되고, 양단이 상기 테두리부에 연결되어 복수의 제2 그리드부;를 포함하며,
상기 지지부의 두께는 50㎛ 내지 200㎛이고,
상기 마스크와 상기 지지부 사이에 Fe, Ni, Si 중 적어도 어느 하나의 재질을 포함하는 연결부가 형성된, 마스크와 지지부의 연결체.As a connection between a mask and a support part used in the process of forming OLED pixels on a semiconductor wafer,
A support portion including an edge portion and a grid portion;
a mask connected to the first side of the support portion and including a mask pattern;
Including,
The grid portion includes a plurality of first grid portions extending in a first direction and having both ends connected to the edge portion; a plurality of second grid parts extending in a second direction perpendicular to the first direction to intersect the first grid part, and having both ends connected to the edge part;
The thickness of the support portion is 50㎛ to 200㎛,
A connection body between the mask and the support portion, wherein a connection portion including at least one material selected from Fe, Ni, and Si is formed between the mask and the support portion.
상기 지지부는 단결정 실리콘 재질을 포함하고,
상기 마스크는 인바(Invar) 또는 수퍼 인바(Super Invar) 재질을 포함하는, 마스크와 지지부의 연결체.According to clause 15,
The support portion includes a single crystal silicon material,
The mask is a connection between the mask and the support portion, including Invar or Super Invar material.
상기 지지부의 제1 면의 반대면인 제2 면 상에, Cu, Au, Ag, Al, Sn, In, Bi, Zn, Sb, Ge, Cd 중 적어도 어느 하나의 재질을 포함하는 접착부가 형성된, 마스크와 지지부의 연결체.According to clause 15,
On the second side opposite to the first side of the support portion, an adhesive portion containing at least one of Cu, Au, Ag, Al, Sn, In, Bi, Zn, Sb, Ge, and Cd is formed, Connector between mask and support.
상기 마스크 상에 임시접착부를 개재하여 템플릿이 접착된, 마스크와 지지부의 연결체.According to clause 15,
A connection body between a mask and a support part, wherein a template is attached to the mask via a temporary adhesive part.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020230005523A KR102660655B1 (en) | 2023-01-13 | 2023-01-13 | Mask-support assembly and producing method thereof |
KR1020230186132A KR20240113377A (en) | 2023-01-13 | 2023-12-19 | Mask-support assembly and producing method thereof |
US18/392,401 US20240244941A1 (en) | 2023-01-13 | 2023-12-21 | Mask-support assembly, producing method thereof, and mask-frame assembly |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020230005523A KR102660655B1 (en) | 2023-01-13 | 2023-01-13 | Mask-support assembly and producing method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020230186132A Division KR20240113377A (en) | 2023-01-13 | 2023-12-19 | Mask-support assembly and producing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR102660655B1 true KR102660655B1 (en) | 2024-04-26 |
Family
ID=90882994
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020230005523A KR102660655B1 (en) | 2023-01-13 | 2023-01-13 | Mask-support assembly and producing method thereof |
KR1020230186132A KR20240113377A (en) | 2023-01-13 | 2023-12-19 | Mask-support assembly and producing method thereof |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020230186132A KR20240113377A (en) | 2023-01-13 | 2023-12-19 | Mask-support assembly and producing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (2) | KR102660655B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003059819A (en) * | 2001-06-08 | 2003-02-28 | Sony Corp | Mask and manufacturing method therefor, and manufacturing method of semiconductor device |
KR20200061277A (en) * | 2018-11-23 | 2020-06-02 | 주식회사 오럼머티리얼 | Template for supporting mask and producing methoe thereof and producing method of mask integrated frame |
KR102193043B1 (en) * | 2020-07-10 | 2020-12-18 | 풍원정밀(주) | Metal mask and method for manufacturing the same |
-
2023
- 2023-01-13 KR KR1020230005523A patent/KR102660655B1/en active IP Right Grant
- 2023-12-19 KR KR1020230186132A patent/KR20240113377A/en unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003059819A (en) * | 2001-06-08 | 2003-02-28 | Sony Corp | Mask and manufacturing method therefor, and manufacturing method of semiconductor device |
KR20200061277A (en) * | 2018-11-23 | 2020-06-02 | 주식회사 오럼머티리얼 | Template for supporting mask and producing methoe thereof and producing method of mask integrated frame |
KR102193043B1 (en) * | 2020-07-10 | 2020-12-18 | 풍원정밀(주) | Metal mask and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20240113377A (en) | 2024-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20200067049A (en) | Template for supporting mask, template for supporting mask metal sheet, producing method of template for supporting mask and producing method of mask integrated frame | |
KR102510212B1 (en) | Template for supporting mask and producing method of mask integrated frame | |
KR102202531B1 (en) | Mask integrated frame and producing method thereof | |
KR102028639B1 (en) | Method of mask, buffer substrate for supporting mask and producing method thereof | |
KR102130081B1 (en) | Template for supporting mask and producing methoe thereof and producing method of mask integrated frame | |
KR102660655B1 (en) | Mask-support assembly and producing method thereof | |
KR102660656B1 (en) | Mask-frame assembly and producing method thereof | |
TW202020578A (en) | Template for supporting mask and producing method thereof and producing method of mask integrated frame | |
KR20240116092A (en) | Close-support and producing method thereof | |
KR20240041217A (en) | Producing method of mask-support assembly | |
KR20240115148A (en) | Producing method of mask-frame assembly | |
US20240244941A1 (en) | Mask-support assembly, producing method thereof, and mask-frame assembly | |
US20240240302A1 (en) | Producing method of mask-support assembly | |
KR20240020157A (en) | Mask-support assembly and producing method thereof | |
US20240049506A1 (en) | Mask-support assembly and producing method thereof | |
KR20240136164A (en) | Mask-frame assembly and producing method thereof | |
KR20240104585A (en) | Producing method of mask frame assembly | |
KR20240122410A (en) | Mask-support assembly and producing method thereof | |
KR20240123294A (en) | Mask-support assembly and producing method thereof | |
US20240191343A1 (en) | Mask-frame assembly and producing method thereof | |
KR20240084851A (en) | Mask frame assembly and producing method thereof | |
KR20240087380A (en) | Mask frame assembly and producing method thereof | |
KR20240093178A (en) | Producing method of mask frame assembly | |
KR20240065955A (en) | Mask-chip frame assembly and producing method thereof | |
US20240026517A1 (en) | Mask-support assembly and producing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GRNT | Written decision to grant |