KR102652532B1 - 고전압 rf 스위치용 바이어스 회로 및 방법 - Google Patents

고전압 rf 스위치용 바이어스 회로 및 방법 Download PDF

Info

Publication number
KR102652532B1
KR102652532B1 KR1020190023476A KR20190023476A KR102652532B1 KR 102652532 B1 KR102652532 B1 KR 102652532B1 KR 1020190023476 A KR1020190023476 A KR 1020190023476A KR 20190023476 A KR20190023476 A KR 20190023476A KR 102652532 B1 KR102652532 B1 KR 102652532B1
Authority
KR
South Korea
Prior art keywords
switch
voltage
transistor
bias
cell
Prior art date
Application number
KR1020190023476A
Other languages
English (en)
Other versions
KR20190103984A (ko
Inventor
루에디게르 바우데르
다니엘 케레르
베른드 슐레이헤르
발렌틴 솔롬코
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20190103984A publication Critical patent/KR20190103984A/ko
Application granted granted Critical
Publication of KR102652532B1 publication Critical patent/KR102652532B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Transmitters (AREA)
  • Electronic Switches (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

고전압 RF 스위치용 바이어스 회로 및 방법
RF 스위치는 RF 입력과 접지 사이에 연결된 직렬 연결 RF 스위치 셀 - 각각의 RF 스위치 셀은 입력을 가짐 - 과, 각각의 RF 스위치 셀 입력을 RF 스위치 셀의 순위 번호에 기초하여 별개의 바이어스 전압으로 개별적으로 바이어싱하기 위한 출력을 갖는 바이어싱 네트워크를 포함한다.

Description

고전압 RF 스위치용 바이어스 회로 및 방법{BIAS CIRCUIT AND METHOD FOR A HIGH-VOLTAGE RF SWITCH}
본 발명은 일반적으로 고전압 RF 스위치용 바이어스 회로 및 방법에 관한 것이다.
다수의 RF 셀로 구현된 스택 트랜지스터(stacked transistor)를 갖는 RF 스위치는 다양한 응용에서 다양한 기능을 구현하기 위해 다양한 RF 회로에서 사용된다. 예를 들어, 하나의 응용은 휴대 전화의 안테나에 연결하는 것과 같은 고전압 응용이다. 다수의 RF 셀은 전형적으로 함께 연결되므로 임의의 개개의 RF 셀은 고전압의 일부분이고 그래서 사용되는 트랜지스터 제조 프로세스의 절연파괴 전압(breakdown voltage) 한도 내에 있는 더 낮은 전압을 견뎌내야만 한다. 다수의 RF 셀을 사용하면 이상적으로는 개개의 RF 셀 전반에 걸쳐 고전압을 저전압 부분으로 균일하게 분배하여야 하지만, 실제로 고전압의 분배는 기생 요소 및 영향으로 인해 동일하지 않을 수 있다. 따라서 다수의 RF 셀을 사용하는 고전압 RF 스위치의 선형성 및 다른 성능 특성에 영향을 미칠 수 있다.
RF 스위치는 RF 입력과 접지 사이에 연결되는 복수의 직렬 연결된 RF 스위치 셀 - 각각의 RF 스위치 셀은 입력을 가짐 - 과, 각각의 RF스위치 셀 입력을 RF 스위치 셀의 순위 번호에 기초하여 별개의 바이어스 전압으로 개별적으로 바이어싱하도록 구성된 복수의 출력을 갖는 바이어싱 네트워크를 포함한다.
본 발명 및 본 발명의 이점을 보다 완벽하게 이해하기 위해, 이제 첨부 도면과 함께 작성된 다음과 같은 설명이 참조된다.
도 1은 예시적인 안테나 배열에서 배치된 안테나 스위치의 개략도이다.
도 2(a)는 실시예에 따라서, 게이트 및 드레인-소스 저항뿐만 아니라 기생 캐패시턴스를 갖는 단일 트랜지스터 유닛 셀의 개략도이다.
도 2(b)는 실시예에 따라서, 기생 기판 캐패시턴스를 상쇄하기 위해 사용되는 드레인-소스 캐패시턴스를 포함하는 스택 트랜지스터 배열의 개략도이다.
도 3(a)는 실시예의 스위치 트랜지스터의 로그 IV-곡선으로, 이 곡선에서 부극성(negative) 바이어스 전압에서, 드레인 전류(Id)의 증가는 게이트-유도 드레인 누설(gate-induced drain leakage, GIDL)로 인한 것이다.
도 3(b)는 드레인-소스 저항으로 인해 접지로부터 부극성 기판 전위로 흘러 드레인 노드에서 부극성 전압을 구축하는 누설 및 GIDL 전류의 도표 구성도이다.
도 4(a)는 단일 트랜지스터 각각의 RF 스윙(RF swing)의 드레인 전류 대 게이트-소스 전압의 궤적 곡선(실선) 및 누설, GIDL, 및 기판 캐패시턴스가 없는 이상적인 트랜지스터의 경우 단일 트랜지스터의 DC IV-곡선(점선, 도 3(a)에 도시된 것과 동일한 곡선)의 오버레이 도표 구성도로서, 여기서 상이한 트랜지스터의 곡선은 이상적으로 중첩한다.
도 4(b)는 도 4(a)와 유사하지만, 누설과 GIDL이 있으되, 기판 캐패시턴스가 없는 트랜지스터의 도표 구성도로서, 여기서 스택 내 트랜지스터의 순위 번호가 높을수록 서브임계(subthreshold) 영역 쪽으로 트랜지스터의 시프트는 더 커진다.
도 5(a)는 드레인 노드의 DC 전압 로딩 대 RF 전압 스윙이 인가된 스택 내의 순위 번호의 도표 구성도로서, 여기서 누설 및 GIDL은 상당한 로딩을 유발하는 것으로 도시된다.
도 5(b)는 RF 전압 스윙이 인가된 상이한 스택 트랜지스터의 게이트 전압의 도표 구성도로서, 여기서 누설 및 GIDL로 인한 시프트가 도시된다.
도 6(a)는 상이한 Vgs 전압 및 두 개의 예시적인 입력 전력 레벨에서 스택 내 최고위 트랜지스터의 궤적 곡선의 도표 구성도로서, 여기서 낮은 입력 전력에서는 궤적 위치의 시프트가 변하지만, 입력 전력이 더 높은 경우, 궤적의 시프트는 단지 약간만 변한다.
도 6(b)는 상이한 스택 위치에서 입력 전력에 따른 드레인 노드의 로딩의 도표 구성도이다.
도 6(c)는 스택 내 각각의 트랜지스터마다 게이트-소스의 DC 값에서 게이트 전압 로딩의 도표 구성도로서, 여기서 특히 높은 입력 전력에서, GIDL 전류의 영향이 도시된다.
도 7(a)는 실시예에 따라서, 스택 내 각각의 트랜지스터마다 별도의 게이트 전압을 갖는 바이어스 배열의 개략도이다.
도 7(b)는 실시예에 따라서, 스택 내 각각의 트랜지스터마다 별도의 게이트 전압을 갖는 단일 공급 전압을 이용하는 바이어싱 배열의 개략도이다.
도 8(a)는 게이트 전압 공급의 Vgs 기울기가 상이한, 스택 내 최고위 트랜지스터의 궤적 곡선의 도표 구성도로서, 여기서 궤적 곡선은 임계 서브임계 트랜지스터 곡선으로부터 멀리 떨어져 움직인다.
도 8(b)는 상이한 Vgs 기울기에 대해 스택 내 드레인 전압 로딩의 도표 구성도이다.
도 8(c)는 상이한 Vgs 기울기에 대해 스택 내 각각의 트랜지스터의 게이트-소스 전압의 DC 곡선의 도표 구성도이다.
도 9(a)는 모든 트랜지스터에 고정된 게이트 공급과 선형적 Vgs 기울기 사이에서, 스택 내 최고위 트랜지스터의 궤적 곡선의 비교 도표 구성도로서, 선형 Vgs 기울기의 개선을 도시한다.
도 9(b)는 고정된 게이트 공급과 선형적 Vgs 기울기 사이에서 스택 내 드레인 전압 로딩의 도표 구성도이다.
도 9(c)는 게이트-소스 전압의 DC 전압 대 스택 위치의 도표 구성도이다.
도 10은 실시예에 따른 직렬 스위치용 게이트 공급 바이어싱 네트워크의 개략도이다.
도 11은 ON 동작 모드에서 동일한 바이어스 전압 및 OFF 동작 모드에서 선형적 기울기를 갖는 별개의 바이어싱 전압을 제공하기 위한 바이어스 스위칭 회로의 개략도이다.
도 12는 실시예에 따라서, 더 높은 스위치 전력 레벨에서만 강화된 바이어싱 전압을 제공하기 위한 적응형 바이어스 제어 회로의 개략도이다.
RF 스위치는 이동 전화 안테나의 방사 성능을 개선하는데 사용되는 안테나 개구 스위치(antenna aperture switch)로서 사용될 수 있다. RF 스위치의 작동에 의해, 외부 인덕턴스 및/또는 캐패시턴스는 안테나의 피드-포인트(feed-point)에서 멀리 떨어진 위치에서 스위치-인되어 안테나를 조정할 수 있으므로, 안테나는 선택된 주파수에서 더 잘 방사할 것이다. 그 사용은 도 1에 도시된다. 도 1은 RF 신호 피드(102), 평판형 역F-안테나(planar inverted F-antenna), 인덕터(L1), 및 캐패시터(C1)를 포함하는 예시적인 안테나 배열(100)에 배치된 안테나 스위치를 도시한다.
이러한 스위치의 중요한 성능 지수는 온-모드(on-mode)에서의 저항(Ron), 절연 모드에서의 캐패시턴스와 저항(Coff, Roff), 및 절연 모드에서 견딜 수 있는 최대 RF 전압 스윙(maximal RF voltage swing)(VRF)이다. 시스템 응용에서, Ron 및 Coff를 가능한 한 작게 그리고 Roff 및 VRF를 가능한 한 높게 하는 것이 이상적이지만, 실제로 모든 스위치 기술은 Ron ·Coff 값 및 돌파 전압(breakthrough voltage)과 같은 자체의 본래의 성능 지수를 제공한다. RF 스위치는 단일 또는 이중 게이트 산화물 트랜지스터를 사용하여, 바디 바이어스 벌크 CMOS(body-biased bulk CMOS) 기술 또는 실리콘 온 인슐레이터(Silicon-On-Insulator)(SOI) 기술로 설계된다. 절연 모드에서 하나의 단일 트랜지스터가 견디는 공칭 전압은 전형적으로 1.5 V 내지 3 V의 범위이지만, 요구되는 RF 전압 스윙은 흔히 훨씬 더 높아서, 예를 들면 45 V 내지 80 V 또는 심지어 최대 100 V만큼까지도 높아진다. 실시예에서, 이러한 고전압 동작 조건은 절연파괴 없이 고전압 스윙을 처리하기 위해 특정 개수까지의 트랜지스터의 스택을 필요로 한다.
스택에 의하면, 각 트랜지스터의 본래의 게이트-드레인 및 게이트-소스 캐패시턴스에 의해 발생하는 전압 스윙이 트랜지스터의 드레인과 소스 노드 사이에서 동일하게 분배되어야 하며, 이것은 도 2(a)를 참고로 이후에 더 자세히 설명된다. 스택될 때, 캐패시턴스는 용량성 분압기(capacitive voltage divider)를 형성한다. 통상적으로, 저항(Rds)은 각 트랜지스터의 드레인 노드와 소스 노드 사이에 위치하여 스위치 트랜지스터를 DC로 바이어스한다. 스택 내 소자의 위치는 도 2 (b)에서 볼 수 있으며, 아래에서 또한 더 상세히 설명된다.
도 2(a)는 드레인-소스 저항(Rg 및 Rds)뿐만 아니라, 기생 캐패시턴스(Cgd, Cgs) 및 세 개의 기판 캐패시턴스(Csub)를 갖는 트랜지스터(202)를 포함하는 단일 트랜지스터 유닛 셀(200)을 도시한다.
도 2(b)는 기생 기판 캐패시턴스를 상쇄시키는데 중요한 드레인-소스 캐패시턴스(CDS,1, CDS,2, CDS,3, CDS,4 내지 CDS,N)를 포함하는 스택 트랜지스터 배열(204)을 도시한다. 도 2(b)에는 또한 RF 스위치 트랜지스터(T1, T2, T3, T4 내지 TN), 드레인-소스 저항(RDS,1, RDS,2, RDS,3, RDS,4 내지 RDS,N) 및 게이트 저항(RG,1, RG,2, RG,3, RG,4 내지 RG,N)이 도시된다.
그러나, RF 전압의 이상적인 동일한 분배 및 RF 전압의 처리를 제한하는 두 개의 주요한 영향이 있다.
하나의 영향은 본 명세서에서 전압 분배를 동일하지 않게 만드는 Csub라 부르는, 드레인, 게이트 및 소스로부터 공통 접지 전위에 이르는 본래의 작은 기생 캐패시턴스에 의해 유발된다. Csub의 위치에 대해서는 도 2(a)를 참조한다. 이렇게 동일하지 않은 분배는, 하나의 트랜지스터가 다른 트랜지스터보다 큰 전압 스윙을 겪고 그래서 보다 일찍 절연파괴를 일으키기 때문에, 지속 가능한 전체 RF 전압 스윙을 제한하고 디바이스의 전압 처리를 줄어들게 만든다. Csub는 두 개의 구성성분: 부동 전자(floating electron)에 의해 야기된 반도체 캐패시턴스; 및 금속화로 인해 접지를 향한 전자기장을 포함한다. 반도체 기판 캐패시턴스의 영향은 기판 노드에서 부동 전자의 양을 감소시킴으로써 크게 낮추어질 수 있다. 이것은 기판으로부터 캐리어를 제거하고 이것에 의해 불균형을 야기하는 기생 캐패시턴스를 감소시키기 위해 예를 들어, Vsub = -2V 내지 -10V의 부극성 전압을 기판 노드에 인가(바디-바이어싱(body-biasing)이라고 칭함)함으로써 이루어진다. 그러나 EM 필드로 인해 접지에 대한 기생 캐패시턴스는 여전히 존재한다. 접지에 대한 기생 캐패시턴스로 인한 전압 불균형은 각 트랜지스터의 드레인과 소스 사이에 부가적인 캐패시턴스(Cds)를 추가시킴으로써 조정되거나 또는 심지어 보상될 수 있는데, 도 2(b)를 참고하면, 각각의 캐패시턴스는 RF 전압 불균형을 상쇄하도록 조정된 값을 갖는다. 그러나, 트랜지스터 캐패시턴스에 병렬로 캐패시턴스를 추가하면 스위치의 절연 모드 캐패시턴스(Coff)가 증가한다. 여기서, 모든 트랜지스터 스택은 Csub 영향 없이 시뮬레이트된 것으로, 이것은 Cds에 적절한 값을 추가함으로써 이러한 영향을 완전히 보상하여 달성된 것이다.
RF 전압 처리를 제한하는 두 번째 영향은 다이오드 누설 전류 및 트랜지스터의 게이트-유도 드레인 누설(gate-induced drain leakage)(GIDL) 전류에 기인한다. 이러한 누설 전류는 트랜지스터 기술에 본래 있는 것이며 전류 흐름을 드레인 및 소스로부터 부극성 바이어스된 기판 노드 쪽으로 유발한다. 실시예의 트랜지스터의 DC IV-곡선 (300)은 도 3(a)에서 볼 수 있으며, 아래에서 더 상세히 설명된다. 여기서, GIDL로 인한 드레인 전류(Id)의 증가는 부극성 Vgs 전압에서 볼 수 있다. 트랜지스터를 오프 상태로 유지하기 위해 부극성 전압이 트랜지스터의 게이트에 인가된다. 증가된 드레인-소스 전압(Vds)이 존재할 때 GIDL 증가는 더 강해진다. RF 전압 스윙은 셀프-바이어싱 효과로 인해 기판 노드쪽으로 전류를 더 증가시킨다. 드레인-소스 저항(Rds)을 통한 이러한 전류 흐름 때문에, 드레인 노드에서의 부극성 전압은 더욱 증가한다. 누설 전류 흐름 및 드레인 전압(-Vd,n)의 구축은 도 3(b)에 도시되며, 아래에서 또한 더 상세히 설명된다. 두 개의 주요한 영향은 전압 로딩(voltage loading)을 감소시킬 수도 있지만, 둘 모두 단점이 있다. Rds의 값을 더 작게 선택할 때 전압 로딩이 작아지지만, 절연 모드에서 저항(Roff)도 또한 작아진다. 기판 전압이 더 낮은 부극성 값일 때 전압 로딩도 마찬가지로 더 작아질 것이지만, 이것은 기생 캐패시턴스(Csub)를 증가시키게 되어 더 많이 동일하지 않은 분배를 초래한다.
다음으로, 스위치의 설계에 대한 그래픽 시각화가 도시되며, 시각화는 특정 파라미터를 변화시킬 때의 상호작용을 강조한다.
도 3(a)는 실시예의 스위치 트랜지스터의 로그 IV-곡선(300)을 도시한다. 부극성 바이어스 전압에서, 드레인 전류(Id)의 증가는 게이트-유도 드레인 누설(GIDL) 때문이다. 도 3(a)에서, 곡선(300)은 상이한 드레인-소스 전압에서 측정된 일련의 곡선을 포함한다는 것을 알아야 한다.
도 3(b)는 드레인-소스 저항으로 인해 접지로부터 부극성 기판 전위로 흘러 드레인 노드에서 부극성 전압을 구축하는 GIDL 전류 및 누설을 도시하는 개략도이다. 도 3(b)에 도시된 개략도는 도 2(b)에 도시된 개략도와 실질적으로 동일하지만, 명확하게 하기 위해 이전의 문자 표시가 제거되어있다. 전류 흐름 경로는 도 3(b)에 도시되어 있으며, 또한 부극성 드레인 전압(-VD,1, -VD,2, -VD,3 내지 -VD,N-1, -VD,N)이 도시된다.
절연 상태 동작에서, 트랜지스터는 예를 들어, -2 V 내지 -3 V의 범위의 부극성 게이트 전압(Vgs) 및 또한 예를 들어, -2 V 내지 -6 V의 부극성 기판 전압(Vsub)으로 바이어스된다. 도 4(a) 및 도 4(b)와 관련하여 아래에서 추가 설명되는 바와 같이, 80 V의 RF 전압 스윙을 나타내는, RF 스윙이 예를 들어, 입력 전력(Pin = 48dBm)을 갖는 트랜지스터 경로의 RF 입력 상에 부과된다. Cgd 및 Cgs에 의해 형성된 용량성 분압기 때문에, RF 전압은 드레인과 게이트 노드 사이에 분배된다. x 축에 각 트랜지스터의 과도 게이트-소스 전압(Vgs)을 도표로 구성하고 y 축에 동일 트랜지스터의 과도 드레인 전류(Id)를 도표로 구성할 때, 각 개개의 트랜지스터의 궤적 곡선이 도표로 구성될 수 있다. 궤적 곡선을 DC IV 곡선 위에 놓을 때, 그 위치가 서로와 관련하여 보일 수 있다. 이것은 도 4(a)에서 Csub로 인한 누설, GIDL 및 재조정이 없는 이상적인 32 트랜지스터 스택의 경우에 볼 수 있다. 알 수 있는 바와 같이, 모든 트랜지스터의 궤적 곡선은 서로 위에 위치하고 있어, 이상적인 상황을 나타낸다.
도 4(a)는 이와 같이 단일 트랜지스터 각각의 RF 스윙의 드레인 전류 대 게이트-소스 전압의 궤적 곡선(402)(실선) 및 누설, GIDL, 및 기판 캐패시턴스가 없는 이상적인 트랜지스터의 경우 단일 트랜지스터의 DC IV-곡선(404)(점선, 도 3(a)에 도시된 것과 동일한 곡선)의 오버레이(400)를 도시한다. 상이한 트랜지스터(T1 내지 T32)의 곡선은 이상적으로 중첩하며, 여기서 트랜지스터 번호는 접지에 가장 가까운 순위의 첫 번째 위치로부터 RF 입력 소스에 가장 가까운 순위의 마지막 위치까지 측정된 트랜지스터의 순위 번호를 지칭한다.
도 4(b)는 누설과 GIDL은 있지만, 기판 캐패시턴스가 전혀 보상되지 않거나 전부 보상된 트랜지스터를 도시한다. 스택에서 트랜지스터가 높을수록, 서브임계 영역 쪽으로 트랜지스터의 시프트는 더 크다. 알 수 있는 바와 같이, 각 트랜지스터(T1 내지 T32)의 궤적 곡선(408)과 DC IV 곡선(410)의 오버레이(406)는 DC 위치를 변동시킨다. 스택(T32)에서 트랜지스터가 높을수록, 궤적 곡선(408)은 트랜지스터의 서브임계 영역이라고도 부르는 활성화 영역으로 더 가깝게 시프트된다. 최고위 트랜지스터(T32)의 게이트-소스 곡선이 서브임계 영역에 접근할 때, 트랜지스터는 RF 스윙 동안 부분적으로 활성화되어 왜곡을 일으킨다. 서브임계 영역으로 실제로 침입하는 상황은 도 4(a) 및 도 4(b)의 그래프에 도시되지 않지만, 적절한 동작을 위해 이상적으로 이 영역은 회피되어야 한다. 곡선 시프트는 GIDL 전류로 인한 각 드레인 노드의 로딩 때문에 일어난다. 접지 쪽으로 각 드레인 노드의 이러한 DC 로딩은 위에서 GIDL 전류가 있는 경우와 GIDL 전류가 없는 경우의 위에서 언급된 시뮬레이션 간의 비교를 위해, 도 5(a)에서 볼 수 있으며, 아래에서 더 상세히 설명된다. 스택에서 최저위 트랜지스터(T1)는 가장 왼쪽에서; 최고위 트랜지스터(T32)는 가장 오른쪽에서 도표로 구성된다.
도 5(a)는 드레인 노드의 DC 전압 로딩 대 인가된 RF 입력 전력에서 스택 내의 트랜지스터 번호를 도시한다. 누설 및 GIDL은 입력 전력에 따른 셀프-바이어싱으로 인해 상당한 로딩을 유발한다는 것을 알 수 있다. 예를 들어, 곡선(502)은 평탄하고 누설 전류 및 GIDL이 제거될 때 로딩이 없음을 보여준다. 곡선(504)은 특히 더 높은 순위의 트랜지스터 번호에서 로딩이 상당하는 것을 보여준다.
유사하게 도 5(b)는 RF 전압 스윙이 인가된 상이한 스택 트랜지스터의 게이트 전압을 도시한다. 누설 및 GIDL로 인한 시프트가 명확하게 관찰될 수 있다. 예를 들어, 곡선(508)은 평탄하고 누설 전류 및 GIDL이 제거될 때 로딩이 없음을 보여준다. 곡선(510)은 특히 더 높은 순위의 트랜지스터 번호에서 로딩이 상당하는 것 보여준다.
드레인 노드의 이러한 로딩은 도 5(b)에서 알 수 있는 바와 같이, 스택 내의 대응하는 트랜지스터의 바이어싱 게이트-소스 전압(Vgs)을 감소시키고, 더 높은 트랜지스터의 전압 스윙을 원하지 않는 서브임계 영역에 더 가깝게 시프트 한다.
하나의 가능한 바이어싱 실시예는 게이트 전압을 보다 부극성 전압으로 변경하고 이에 따라 서브임계 영역으로부터 더 멀리 떨어지게 하는 것이다. 이러한 접근법을 시뮬레이션할 때, 시뮬레이션은 Vgs = -2 V 내지 -3 V의 스윕(sweep)을 사용하여 수행되었다. 또한 두 개의 입력 전력으로 Pin = 35dBm 및 48dBm이 사용되었다. 보다 낮은 입력 전력에서 도 6(a)의 곡선(600)에서 볼 수 있는 바와 같이, Vgs가 감소함에 따라 곡선 시프트(604)는 예상대로 발생하지만, 더 높은 입력 전력에서 시프트(602)는 아주 조금만 실효적이다. 부극성 게이트 바이어싱을 감소시킴으로써, 더 많은 GIDL 전류가 생성되고, 이것은 드레인 로딩을 증가시키고, 이로 인해 더 많은 부극성 게이트 전압을 보상한다. 그러므로 궤적 곡선의 약간의 시프트만이 발생된다. 전압의 드레인 로딩은 도 6(b)에서 볼 수 있으며, 도 6(c)에서 게이트-소스 전압은 중요한 임계 서브임계 영역으로 스택 트랜지스터의 변화를 보여준다. 세 개의 모든 도면은 아래에서 더 상세히 설명된다.
도 6(a)는 모든 트랜지스터의 게이트에 제공되는 상이한 Vgs 전압에서 스택 내의 최고위 트랜지스터(T32)의 궤적 곡선(602, 604)을 도시한다. 또한, 두 개의 입력 전력(35 dBm 및 48 dBm)이 사용된다. 낮은 입력 전력에서, 궤적 위치의 시프트는 더 낮은 게이트 전압 공급 쪽으로 변하지만, 높은 입력 전력에 서, 궤적의 시프트는 약간만 변하는 것을 알 수 있다. 이것은 현재의 누설 및 GIDL 전류로 인한 것으로, 이것은 전압 로딩을 증가시켜 감소하는 전압을 보상한다. 작은 헤드룸 이점(headroom benefit)(궤적 곡선(602)과 DC IV 곡선(606) 사이의 전압차)만이 얻어진다.
도 6(b)는 상이한 스택 위치에서 두 개의 상이한 입력 전력을 갖는 드레인 노드의 로딩을 도시한다. 도 6(b)에 도시된 이러한 시뮬레이션은 위에서 언급한 결과를 뒷받침한다. 트레이스(608)는 35 dBm의 입력 전력에서 상이한 Vgs 전압에서 드레인 전압 로딩을 나타낸다. 트레이스(610)는 48 dBm의 입력 전력에서 상이한 Vgs 전압에서 드레인 전압 로딩을 나타낸다.
도 6(c)는 게이트-소스 전압의 DC 값 대 스택 내 각 트랜지스터의 순위 번호를 도시한다. 높은 입력 전력에서, 발생하는 GIDL 전류에 의해 이점이 완화된다는 것을 알 수 있다. 트레이스(612)는 35 dBm의 입력 전력에서 상이한 Vgs 전압에서 게이트 전압 로딩을 나타낸다. 트레이스(610)는 48 dBm의 입력 전력에서 상이한 Vgs 전압에서 게이트 전압 로딩을 나타낸다.
그러므로 스택 RF 스위치에서 트랜지스터의 게이트를 개별적으로 바이어스하고 정의된 기울기를 갖는 개별 전압을 게이트에 제공하는 실시예가 아래에서 더 상세히 설명한다. 정의된 기울기는 RF 스위치에서 트랜지스터의 순위(위치)에 대해 정의된다.
실시예의 회로(700)가 도 7(a)에 도시되며, 이 도면에서 각 게이트에는 별도의 게이트 전압 공급이 공급된다. 도 7(a)는 스택 RF 스위치에서 복수의 트랜지스터 중 트랜지스터(T1, T2, T3, T4), 복수의 드레인-소스 저항기 중 드레인-소스 저항기(RDS,1, RDS,2, RDS,3, RDS,4), 복수의 캐패시터 중 캐패시터(CDS,1, CDS,2, CDS,3, CDS,4), 복수의 게이트 저항기 중 게이트 저항기(RG,1, RG,2, RG,3, RG,4) 및 RF 스위치에서 대응하는 트랜지스터의 순위와 관련하여 정의된 기울기를 따라 별개의 바이어스 전압을 인가하기 위한 복수의 개개 바이어스 전압 중 개개 바이어스 전압(VG,1, VG,2, VG,3, VG,4)을 도시한다.
예시적인 실시예(702)가 도 7(b)에 도시되고, 이 도면에서 단일 전압 공급(VG,N) 및 저항성 분압기 네트워크(RG,1, RG,2, RG,3, RG,4)는 별도이면서 별개의 게이트 전압을 제공하는데 사용된다. 단일 공급 전압의 값 및 게이트 측에서의 저항 값에 따라, 대응하는 트랜지스터의 순위와 관련하여 넓은 범위의 선형 기울기가 적용될 수 있다는 것이 관련 기술분야에서 통상의 기술자에게 인식될 것이다. 도 7(b)의 구현예(702)는 게이트 저항 네트워크를 통해 작은 전류를 이끌어 낸다는 것과, 전압 공급에 가장 가까운 저항은 큰 RF 스윙을 직면하게 되고 이에 따라 연관된 소산된 전력을 견디도록 설계되어야 한다는 것을 알아야 한다.
이와 같이 도 7(a)는 정의된 기울기에 따라 별도의 게이트 전압을 스택 내 트랜지스터에 공급하기 위한 바이어싱 실시예를 도시한다.
이와 같이 도 7(b)는 정의된 기울기에 따라 단일 공급 전압으로부터 별도의 게이트 전압을 트랜지스터에 공급하는 바이어스 실시예를 도시한다.
트랜지스터에 위에서 설명한 게이트 바이어싱 배열을 제공할 때, 상이한 기울기가 선택될 수 있다. 여기서, 전압은 최저위 트랜지스터(T1)의 게이트에서 낮은 전압으로부터 최고위 트랜지스터(T32)의 게이트에 더 높은 전압까지 선형적으로 증가한다. 개개의 게이트 전압(Vg,n)은 수학식 (1)에 의해 계산된다:
여기서 Vgs,fix는 최저위 트랜지스터의 전압이고, n은 하단에서부터 카운트된 스택 내의 트랜지스터 번호이고, ΔVgs는 각 트랜지스터 사이의 선형 기울기 증가분이다. 상이한 기울기의 비교(ΔVgs 및 Vgs,fix = -2.2 V)는 도 8(a)의 오버레이(800)에서 궤적 곡선(802)으로 그리고 드레인 대 접지의 전압(806)에 대한 도 8(b)에서 볼 수 있다. 도 8(a)에서, 궤적 곡선(802)은 부극성 방향으로 이동하고, 이에 따라 DC IV 곡선(804)에 도시된 임계 서브임계 영역으로부터 멀어지는 것을 알 수 있다. 흥미롭게, 도 8(b)에서 알 수 있는 바와 같이, 드레인 전압 로딩이 마찬가지로 증가하지만, 그 증가는 이전에 도 6(b)에 도시된 것과 비교하여 작고 상이한 모양이다. 트랜지스터 스택에 걸친 게이트-소스 전압의 거동(808)은 도 8(c)에서 볼 수 있다. ΔVgs를 증가시킴으로써, 즉, 하단으로부터 상단으로 부극성 게이트 전압을 더 증가시킴으로써, 게이트-소스 전압이 더 평탄해진다는 것을 알 수 있다. 이것은 모든 트랜지스터에 적용되는 고정된 부극성 전압과 대조하여 GIDL로 인한 시프트가 줄어든다는 것을 의미한다.
이와 같이 도 8(a)는 게이트 전압 공급의 Vgs-기울기가 상이한, 스택 내의 최고위 트랜지스터(T32)의 궤적 곡선을 도시한다. 궤적 곡선(802)은 기울기 값이 더 큰 경우 임계 서브임계 트랜지스터 곡선으로부터 멀리 움직인다.
이와 같이 도 8(b)는 Vgs-기울기가 상이한, 스택 내의 드레인 전압 로딩(806)을 도시한다.
이와 같이 도 8(c)는 스택 내의 각 트랜지스터의 게이트-소스 전압의 DC 곡선(808)을 도시한다. 이전에도 정의된 바와 같이, 정의된 기울기와 관련하여 이전에 설명된 바와 같이, 헤드룸의 변화가 명확하게 관찰될 수 있다.
도 9(a), 도 9(b), 및 도 9(c)에서, ΔVgs = 12.5 mV의 경우에 대해 이전에 도 8(a), 도 8(b) 및 도 8(c)에 도시된 바와 같이, 고정된 게이트 전압(Vgs = -2.2V), 고정된 게이트 전압(Vgs = -3 V) 및 최고위 트랜지스터(T32)의 -3 V에서부터 최저위 트랜지스터(T1)의 -2.2 V까지의 선형적인 Vgs-기울기를 갖는 설계 사이의 비교가 도시된다. 입력 전력 레벨은 되풀이 하여 Pin = 48dBm으로 도시된다. 도 9(a)의 오버레이(910)를 볼 때, Vgs-기울기의 경우 스택 내의 최고위 트랜지스터(T32)의 궤적(912)은 대부분 부극성 전압 쪽으로 위치하고 DC IV 곡선(914)에 도시된 임계 서브임계 영역으로부터 가장 멀리 떨어진 거리를 제공한다는 것을 알 수 있다. 이것은 또한 각 트랜지스터의 게이트-소스 전압이 더 높은 트랜지스터에서 가장 낮은 전압을 보이고 있는 도 9(c)에 도시된 그래프에 의해 뒷받침된다. 알 수 있는 바와 같이, 헤드룸의 이점은 스택 내 최고위 트랜지스터에서 존재할 뿐만 아니라, 다른 트랜지스터에도 존재한다. 트레이스(922 및 924)는 고정된 VGS 전압을 나타내는 반면, 트레이스(926)는 VGS-기울기 전압을 나타낸다. 도 9(b)로부터, 드레인 노드의 전압 로딩이 관찰되고 비교될 수 있다. 트레이스(916 및 918)는 고정된 VGS 전압을 나타내는 반면, 트레이스(920)는 VGS-기울기 전압을 나타낸다. 시뮬레이션 결과는 위의 설명을 뒷받침한다.
이와 같이 도 9(a)는 모든 트랜지스터에 대한 고정된 게이트 공급 전압과 선형적 Vgs-기울기 사이에서, 스택 내 최고위 트랜지스터의 궤적 곡선(912)의 비교를 도시하는 것으로, 선형적 Vgs-기울기의 개선을 보여준다.
이와 같이 도 9(b)는 고정된 게이트 공급과 선형적 Vgs-기울기 사이의 스택에서의 드레인 전압 로딩을 도시한다.
이와 같이 도 9(c)는 게이트-소스 전압의 DC 전압 대 스택 위치를 도시한다.
실시예에 따른 점진적인 게이트 바이어싱이 제공되는 서브임계 활성화를 향한 증가된 헤드룸은 다양한 방식으로 사용될 수 있다. 이것은 주로 회로의 최적화 목표에 따라 달라진다. 주어진 트랜지스터 스택의 전압 처리를 증가시키고, 드레인-소스 저항(Rds) 및 이에 의해 Roff를 증가시키고, 스택 트랜지스터의 수를 감소시키며, 이에 따라 면적 소비를 감소시키는데 사용될 수 있거나, 또는 밸라스팅 캐패시턴스(ballasting capacitance)를 감소시켜 Coff를 감소시키는데 사용될 수 있다. 상위의 트랜지스터에 대해 증가된 게이트 전압 바이어스 및 RF 스위치의 스위칭 시간은 신중하게 모니터링되어야 한다.
일부 응용에서, 직렬 RF 스위치가 요구되는데, 이것은 스위치의 두 극(pole)이 모두 높은 RF 전압에 직면할 수 있다는 것을 의미한다. 예를 들어, 도 10의 스위치는 두 개의 RF 포트(RF1, RF2)를 가지며, 그 중 임의의 포트는 높은 RF 전압에 연결될 수 있고, 반면에 다른 포트는 접지에 단락될 수 있다. 그러한 스위치에서, 스택의 끝에 있는 (포트(RF1 및 RF2)에 연결된) 트랜지스터에는 높은 부극성 바이어스 전압(예를 들면, -3V)이 공급될 것이고, 반면에 중간에 있는 트랜지스터에는 낮은 부극성 바이어스 전압(예를 들면, -2 V)이 공급될 것이다. 이것은 도 10에 도시된 바와 같이 게이트 저항 네트워크를 구성함으로써 구현될 수 있고, 게이트 저항 네트워크에서 상단 및 하단 트랜지스터는 높은 옴의 저항기를 통해 높은 부극성 전압 소스에서 공급되는 반면, 스택의 중간에 있는 트랜지스터는 높은 옴의 저항기를 통해 접지에 연결된다. RF 포트로부터 중간 트랜지스터까지 스택을 따라 있는 각 트랜지스터의 게이트 전압은 다음과 같이 수학식 (2)에 의해 계산된다:
여기서, Vgs,fix는 RF 포트에 부착된 트랜지스터에서의 전압이고, n은 RF 포트에 부착된 트랜지스터로부터 카운트되는 스택 내 트랜지스터 총 수이며, ΔVgs는 각 트랜지스터 사이의 선형 기울기 증가분이다. 따라서 게이트 공급 전압은 스택 스위치의 일 측으로부터 중간 트랜지스터까지 선형적으로 떨어지다가 중간 트랜지스터로부터 스택 스위치의 다른 측까지 같은 비율로 증가된다.
가장 낮은 부극성 게이트 전압을 갖는 트랜지스터가 반드시 스택의 바로 중간에 있을 필요는 없으며, RF 포트에 부착된 트랜지스터 사이의 어딘가에 위치 할 수도 있다.
도 10은 이와 같이, 위에서 설명한 바와 같이 제 1 RF 포트(RF1)로부터 중간의 가장 낮은 바이어스 전압까지 확장되는 제 1 복수의 트랜지스터(T1 내지 TM)와, 위에서 설명한 바와 같이 중간의 가장 낮은 바이어스 전압으로부터 제 2 RF 포트(RF2)까지 확장되는 제 2 다수의 트랜지스터(TM 내지 TN)를 포함하는 직렬 스위치용 게이트 공급 네트워크의 실시예(1000)를 도시한다. 또한, 도 10에는 바이어싱 전압(VG)의 소스에 함께 연결된 게이트 저항기(RN, RM, R1)가 도시된다. 제 1 분압기(1002)는 스위치 실시예(1000)의 상단부에서 대응하는 트랜지스터에 경사진 전압(sloped voltage)을 분배하는데 사용되며, 제 2 분압기(1004)는 스위치 실시예(1000)의 하단부에서 대응하는 트랜지스터에 경사진 전압을 분배하는데 사용된다. 저항기 및 바이어스 전압의 정확한 값은, 특히 많은 응용에서 트랜지스터의 게이트 저항 값이 바이어싱 저항기의 저항 값과 비교될 때 계산에서 무시될 수 있기 때문에, 관련 기술분야에서 통상의 기술자에 의해 용이하게 계산된다.
도 11은 ON 동작 모드에서 동일한 바이어스 전압을 제공하고 OFF 동작 모드에서 선형 기울기를 갖는 별개의 바이어스 전압을 제공하기 위한 바이어스 스위칭 회로(1100)의 개략도이다. OFF 동작 모드에서, 스위치(1102)는 하단 위치에 있는데, 여기서 -3 V의 부극성 바이어스 전압(Vctrl,off)은 이미 설명된 바와 같이, 정의된 기울기 및 저항기(RG,1, RG,2, RG,3, RG,4 내지 RG,N)를 통한 별개의 개개 바이어스 전압에 따라 분배된다. ON 동작 모드에서, 스위치(1102)는 상단 위치에 있는데, 여기서 +3 V의 양극성(positive) 바이어스 전압(Vctrl,on)은 각 트랜지스터의 모든 게이트에 동일하게 인가된다. 도 11에서 알 수 있는 바와 같이, 위에서 설명한 저항기 스트링의 상단 및 하단은 둘 모두 동일한 전압(+3 V)을 수신할 것이며, 따라서 스위치 내의 트랜지스터의 모든 게이트도 역시 동일한 게이트 전압으로 바이어싱될 것이다.
도 12는 실시예에 따라서, 더 높은 스위치 전력 레벨에서만 강화된 바이어싱 전압을 제공하는 적응형 바이어스 제어 회로(1200)의 개략도이다. 도 12의 회로(1200)는, 트랜지스터(T1)의 드레인-소스 양단의 저항기 분압기의 중간 탭(Vprobe)에 연결된 입력 및 OFF 제어 전압(1208)에 연결되는 검출기(1202)의 출력을 갖는 전압/전력 검출기(1202)를 포함하는 점을 제외하면, 도 11의 회로와 실질적으로 유사하다. 도 12에서, ON 제어 전압은 (1210)으로 표시되고, 위에서 설명한 스위치는 (1206)으로 표시된다.
동작시, 전력 검출기(1202)는 Vprobe 노드를 모니터링한다. 더 낮은 RF 스위치 입력 전력에서는 높은 값의 게이트 바이어스 전압이 필요하지 않을 수 있으므로 공칭 값의 Vctrl,off가 사용될 수 있다. 그러나, 더 높은 RF 스위치 입력 전력에서는 실시예에 따른 더 높은 값의 게이트 바이어스 전압이 왜곡을 방지하기 위해 필요할 수 있으므로 더 높은 값의 Vctrl,off가 사용될 수 있다. 프로세싱 유닛(1204)은 측정된 전력 값을 미리 결정된 중간의 전력 값과 비교함으로써, 또는 룩-업 테이블을 사용함으로써, 또는 관련 기술분야에서 통상의 기술자에게 공지된 다양한 다른 알고리즘을 사용함으로써 더 높은 입력 전력 값과 더 낮은 입력 전력 값을 구별하도록 프로그램 될 수 있다.
위에서 설명한 실시예는 내부 회로 파라미터를 개선하는데 사용될 수 있다. 이러한 회로 개선은 궁극적으로 스위치 시스템 파라미터를 개선(VRF를 더 높게, Roff를 더 높게, Coff를 더 낮게) 하거나 또는 면적 소비를 줄일 수 있다(스택을 낮출 수 있다).
따라서, 트랜지스터 순위 번호와 관련하여 경사진 바이어스 전압을 갖는 바이어싱 배열의 실시예가 내부 회로 파라미터를 개선하도록 고전압 RF 스위치 스택에 사용하기 위해 설명되었다. 실시예에서, 스택 내의 스위치 또는 스위치 셀의 수는 6 내지 80의 범위이고, 하위 범위로는 15 내지 70일 수 있다. 스위치 또는 스위치 셀의 정확한 수는 특정 응용에서 달라질 수 있고 주로 스위치 또는 스위치 셀의 파괴전압 및 인가된 RF 전압에 의해 결정될 것이다. 실시예에서, 개개의 바이어스 게이트 전압은 스택 내의 위치의 함수로서 미리 정의된 선형 기울기를 갖는다. 개개의 바이어스 게이트 전압은 실시예에서 단조롭게 그리고 바람직하게는 매끄럽게 변화하지만, 반드시 선형적으로 변화하지는 않는다. 예를 들면, 특정 응용의 상세한 시뮬레이션에서 밝혀지게 되는 특정 응용의 추가 양상을 감안하여 스택 위치의 함수로 부드럽게 변화하는 "미리 정의된 기울기"를 제공하는 2차 곡선, 지수 곡선 또는 로그 곡선이 유용할 수 있다. 관련 기술분야에서 통상의 기술자라면 사용되는 반도체 프로세스의 제한으로 인해 위에서 설명된 선형 곡선 또는 비선형 곡선으로부터의 사소한 변동이 고려된다는 점을 이해할 것이다. 예를 들어, 바이어싱 저항 및 다른 구성요소의 값에서 사소한 변동은 이상적으로 설계된 선형 기울기 또는 곡선에서 약간의 변동을 일으킬 수 있다.
동작시, 복수의 직렬 연결된 RF 스위치 셀을 포함하는 RF 스위치를 동작하는 방법은 RF 스위치 셀의 순위 번호에 기초하여 별개의 바이어스 전압으로 RF 스위치 셀 각각을 개별적으로 바이어싱하는 단계를 포함한다. 별개의 바이어스 전압은 RF 스위치의 적어도 일부분에서 제 1 전압과 제 2 전압 사이에서 변동한다. 별개의 바이어스 전압은 실시예에서 제 1 전압과 제 2 전압 사이에서 선형적으로 변동할 수 있다. 방법은 RF 스위치의 내부 노드를 모니터링하여 모니터링된 출력 전압을 제공하는 단계와, 모니터링된 출력 전압에 응답하여 별개의 바이어스 전압을 조정하는 단계를 더 포함할 수 있다. 방법은 제 1 동작 모드에서 RF 스위치 셀 각각을 별개의 바이어스 전압으로 개별적으로 바이어싱하는 단계 및 제 2 동작 모드에서 RF 스위치 셀 각각을 동일한 바이어스 전압으로 바이어스싱하는 단계를 더 포함할 수 있다.
본 발명은 예시적인 실시예를 참조하여 설명되었지만, 이러한 설명은 제한적인 의미로 해석되지 않아야 한다. 예시적인 실시예뿐만 아니라 본 발명의 다른 실시예의 다양한 수정 및 조합은 설명을 참조함으로써 관련 기술분야에서 통상의 기술자에게 명백해질 것이다. 그러므로, 첨부된 청구 범위는 임의의 이러한 수정 또는 실시예를 포함하고자 한다.

Claims (20)

  1. RF 스위치로서,
    RF 입력과 접지 사이에 연결된 복수의 직렬 연결된 RF 스위치 셀 - 각각의 RF 스위치 셀은 입력을 가짐 - 과,
    각각의 상기 RF 스위치 셀 입력을 상기 RF 스위치 셀의 순위 번호에 기초하여 별개의 바이어스 전압으로 개별적으로 바이어싱하도록 구성된 복수의 출력을 갖는 바이어싱 네트워크를 포함하며,
    상기 바이어싱 네트워크는 제 1 동작 모드에서 상기 RF 스위치 셀 입력을 상기 별개의 바이어스 전압으로 바이어싱하고, 제 2 동작 모드에서 상기 RF 스위치 셀 입력을 동일한 바이어스 전압으로 바이어싱하도록 구성된 스위치를 더 포함하는
    RF 스위치.
  2. 제 1 항에 있어서,
    상기 별개의 바이어스 전압의 범위는 상기 복수의 직렬 연결된 RF 스위치 셀의 제 1 RF 스위치 셀과 연관된 제 1 전압으로부터 상기 복수의 직렬 연결된 RF 스위치 셀의 마지막 RF 스위치 셀과 연관되고 상기 제 1 전압과 상이한 제 2 전압까지인
    RF 스위치.
  3. 제 2 항에 있어서,
    상기 별개의 바이어스 전압의 범위는 선형적으로 상기 제 1 전압으로부터 상기 제 2 전압까지인
    RF 스위치.
  4. 제 1 항에 있어서,
    상기 복수의 직렬 연결된 RF 스위치 셀의 각각의 RF 스위치 셀은 상기 RF 스위치 셀의 입력을 형성하는 제어 노드를 갖는 트랜지스터를 포함하는
    RF 스위치.
  5. 제 4 항에 있어서,
    상기 복수의 직렬 연결된 RF 스위치 셀의 각각의 RF 스위치 셀은 상기 트랜지스터의 제 1 전류 노드 및 제 2 전류 노드에 걸쳐 연결된 저항기 및 캐패시터를 더 포함하는
    RF 스위치.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 별개의 바이어스 전압을 조정하도록 구성된 전력 검출기를 더 포함하는
    RF 스위치.
  8. RF 스위치로서,
    제 1 RF 입력과 제 2 RF 입력 사이에 연결된 복수의 직렬 연결된 RF 스위치 셀 - 각각의 RF 스위치 셀은 입력을 가짐 - 과,
    각각의 상기 RF 스위치 셀 입력을 상기 RF 스위치 셀의 순위 번호에 기초하여 별개의 바이어스 전압으로 개별적으로 바이어싱하도록 구성된 복수의 출력을 갖는 바이어싱 네트워크를 포함하며,
    상기 바이어싱 네트워크는 제 1 동작 모드에서 상기 RF 스위치 셀 입력을 상기 별개의 바이어스 전압으로 바이어싱하고, 제 2 동작 모드에서 상기 RF 스위치 셀 입력을 동일한 바이어스 전압으로 바이어싱하도록 구성된 스위치를 더 포함하는
    RF 스위치.
  9. 제 8 항에 있어서,
    상기 별개의 바이어스 전압의 범위는, 상기 복수의 직렬 연결된 RF 스위치 셀의 제 1 RF 스위치 셀과 연관된 제 1 전압으로부터 상기 복수의 직렬 연결된 RF 스위치 셀의 중간 RF 스위치 셀과 연관되고 상기 제 1 전압과 상이한 제 2 전압까지 및 상기 복수의 직렬 연결된 RF 스위치 셀의 마지막 RF 스위치 셀과 연관되고 상기 제 2 전압과 상이한 제 3 전압으로부터 상기 중간 RF 스위치 셀과 연관된 상기 제 2 전압까지인
    RF 스위치.
  10. 제 9 항에 있어서,
    상기 별개의 바이어스 전압의 범위는 선형적으로 상기 제 1 전압으로부터 상기 제 2 전압까지 및 상기 제 3 전압으로부터 상기 제 2 전압까지인
    RF 스위치.
  11. 제 8 항에 있어서,
    상기 복수의 직렬 연결된 RF 스위치 셀의 각각의 RF 스위치 셀은 상기 RF 스위치 셀의 입력을 형성하는 제어 노드를 갖는 트랜지스터를 포함하는
    RF 스위치.
  12. 제 11 항에 있어서,
    상기 복수의 직렬 연결된 RF 스위치 셀의 각각의 RF 스위치 셀은 상기 트랜지스터의 제 1 전류 노드 및 제 2 전류 노드에 걸쳐 연결된 저항기 및 캐패시터를 더 포함하는
    RF 스위치.
  13. 삭제
  14. 제 8 항에 있어서,
    상기 별개의 바이어스 전압을 조정하도록 구성된 전력 검출기를 더 포함하는
    RF 스위치.
  15. 복수의 직렬 연결된 RF 스위치 셀을 포함하는 RF 스위치를 동작하는 방법으로서,
    각각의 상기 RF 스위치 셀을 상기 RF 스위치 셀의 순위 번호에 기초하여 별개의 바이어스 전압으로 개별적으로 바이어싱하는 단계를 포함하며,
    상기 방법은 제 1 동작 모드에서 각각의 상기 RF 스위치 셀을 상기 별개의 바이어스 전압으로 개별적으로 바이어싱하는 단계와, 제 2 동작 모드에서 각각의 상기 RF 스위치 셀을 동일한 바이어스 전압으로 바이어싱하는 단계를 더 포함하는
    RF 스위치 동작 방법.
  16. 제 15 항에 있어서,
    상기 별개의 바이어스 전압은 상기 RF 스위치의 적어도 일부분에서 제 1 전압과 제 2 전압 사이에서 변동하는
    RF 스위치 동작 방법.
  17. 제 16 항에 있어서,
    상기 별개의 바이어스 전압은 상기 제 1 전압과 상기 제 2 전압 사이에서 선형적으로 변동하는
    RF 스위치 동작 방법.
  18. 제 15 항에 있어서,
    상기 RF 스위치의 내부 노드를 모니터링하여 모니터링된 출력 전압을 제공하는 단계를 더 포함하는
    RF 스위치 동작 방법.
  19. 제 18 항에 있어서,
    상기 모니터링된 출력 전압에 응답하여 상기 별개의 바이어스 전압을 조정하는 단계를 더 포함하는
    RF 스위치 동작 방법.
  20. 삭제
KR1020190023476A 2018-02-28 2019-02-27 고전압 rf 스위치용 바이어스 회로 및 방법 KR102652532B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/908,087 2018-02-28
US15/908,087 US10680605B2 (en) 2018-02-28 2018-02-28 Bias circuit and method for a high-voltage RF switch

Publications (2)

Publication Number Publication Date
KR20190103984A KR20190103984A (ko) 2019-09-05
KR102652532B1 true KR102652532B1 (ko) 2024-04-01

Family

ID=65598541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190023476A KR102652532B1 (ko) 2018-02-28 2019-02-27 고전압 rf 스위치용 바이어스 회로 및 방법

Country Status (4)

Country Link
US (1) US10680605B2 (ko)
EP (1) EP3534539B1 (ko)
KR (1) KR102652532B1 (ko)
CN (1) CN110212895A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793892B2 (en) * 2016-03-10 2017-10-17 Peregrine Semiconductor Corporation High speed and high voltage driver
US11848666B1 (en) * 2022-06-03 2023-12-19 Psemi Corporation Methods and devices for fast switching of radio frequency switches

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263523A (ja) 2007-04-13 2008-10-30 Renesas Technology Corp 高周波スイッチ回路
US20110002080A1 (en) 2008-02-28 2011-01-06 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US20140118053A1 (en) 2012-11-01 2014-05-01 Renesas Electronics Corporation High frequency switch circuit
US20150270806A1 (en) 2012-12-28 2015-09-24 Peregrine Semiconductor Corporation Bias Control for Stacked Transistor Configuration

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799028A (en) * 1986-07-02 1989-01-17 Hughes Aircraft Company Zero phase shift active microwave oscillators with resistive feedback in field effect transistor amplifiers
US7755222B2 (en) 2006-01-09 2010-07-13 Raytheon Company Method and system for high power switching
US20110025404A1 (en) 2009-07-29 2011-02-03 Qualcomm Incorporated Switches with variable control voltages
US8847689B2 (en) 2009-08-19 2014-09-30 Qualcomm Incorporated Stacked amplifier with diode-based biasing
US8212536B2 (en) 2009-12-23 2012-07-03 R2 Semiconductor, Inc. Stacked NMOS DC-to-DC power conversion
TWI623141B (zh) 2012-07-07 2018-05-01 西凱渥資訊處理科技公司 與基於射頻開關之絕緣體上矽相關之電路、裝置、方法及其組合
US9966946B2 (en) * 2014-04-02 2018-05-08 Infineon Technologies Ag System and method for a driving a radio frequency switch
US9742400B2 (en) 2015-05-06 2017-08-22 Infineon Technologies Ag System and method for driving radio frequency switch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263523A (ja) 2007-04-13 2008-10-30 Renesas Technology Corp 高周波スイッチ回路
US20110002080A1 (en) 2008-02-28 2011-01-06 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US20140118053A1 (en) 2012-11-01 2014-05-01 Renesas Electronics Corporation High frequency switch circuit
US20150270806A1 (en) 2012-12-28 2015-09-24 Peregrine Semiconductor Corporation Bias Control for Stacked Transistor Configuration

Also Published As

Publication number Publication date
EP3534539A3 (en) 2019-11-20
KR20190103984A (ko) 2019-09-05
US10680605B2 (en) 2020-06-09
EP3534539A2 (en) 2019-09-04
EP3534539B1 (en) 2022-04-20
CN110212895A (zh) 2019-09-06
US20190267990A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
US9742400B2 (en) System and method for driving radio frequency switch
US7098755B2 (en) High power, high linearity and low insertion loss single pole double throw transmitter/receiver switch
US20200350906A1 (en) Rf switch having independently generated gate and body voltages
US9444432B2 (en) Digital step attenuator with reduced relative phase error
US9780774B2 (en) System and method for a switchable capacitance
US20110127849A1 (en) high-power tunable capacitor
US7839233B2 (en) Attenuator
KR102652532B1 (ko) 고전압 rf 스위치용 바이어스 회로 및 방법
US8975947B1 (en) Shunt switch
US10340892B2 (en) Multi-channel digital step attenuator architecture
US9318890B2 (en) Tunable capacitor
EP3514959A1 (en) Self-adjustable rf switch cell
KR101952857B1 (ko) 스위칭 회로 및 이를 포함하는 고주파 스위치
KR101287650B1 (ko) 적층 트랜지스터를 사용한 ｒｆ 전력 증폭기
US11296688B2 (en) Switching time reduction of an RF switch
US10862435B2 (en) Impedance circuit and bias circuit
US11575373B2 (en) Switch circuitry
US11049855B2 (en) Tunable capacitive compensation for RF switch FET stacks
US9438198B2 (en) PIN diode circuit and PIN diode attenuator
AU2010241546A1 (en) Transistor junction diode circuitry systems and methods
US11916546B2 (en) RF switch with compensation and gate bootstrapping
US20080079477A1 (en) Attenuators with progressive biased field-effect transistors
KR20220001812A (ko) Rf 스위치
KR101520581B1 (ko) 스위치드 플로팅 기술을 이용한 ldmos rf 스위치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant