KR102651246B1 - 표시패널 및 이를 포함하는 표시장치 - Google Patents
표시패널 및 이를 포함하는 표시장치 Download PDFInfo
- Publication number
- KR102651246B1 KR102651246B1 KR1020180173981A KR20180173981A KR102651246B1 KR 102651246 B1 KR102651246 B1 KR 102651246B1 KR 1020180173981 A KR1020180173981 A KR 1020180173981A KR 20180173981 A KR20180173981 A KR 20180173981A KR 102651246 B1 KR102651246 B1 KR 102651246B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- layer
- electrode
- display panel
- light
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims description 97
- 239000000758 substrate Substances 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 33
- 239000012044 organic layer Substances 0.000 claims description 23
- 239000011159 matrix material Substances 0.000 claims description 20
- -1 diarylethene compound Chemical class 0.000 claims description 15
- 239000011521 glass Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000002441 reversible effect Effects 0.000 claims description 6
- 238000006317 isomerization reaction Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 239000003086 colorant Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 17
- 239000010408 film Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000002835 absorbance Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 238000002207 thermal evaporation Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004899 motility Effects 0.000 description 1
- SYSQUGFVNFXIIT-UHFFFAOYSA-N n-[4-(1,3-benzoxazol-2-yl)phenyl]-4-nitrobenzenesulfonamide Chemical class C1=CC([N+](=O)[O-])=CC=C1S(=O)(=O)NC1=CC=C(C=2OC3=CC=CC=C3N=2)C=C1 SYSQUGFVNFXIIT-UHFFFAOYSA-N 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명의 실시예들에 따르면, 제1 영역 및 제2 영역으로 구분되는 광색층을 포함하여 뱅크가 포함되지 않으므로 개구율을 확보할 수 있는 표시패널 및 이를 포함하는 표시장치를 제공할 수 있다.
Description
본 발명의 실시예들은 표시패널 및 이를 포함하는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라, 표시장치, 조명장치 등의 다양한 표시패널에 대한 요구가 다양한 형태로 증가하고 있다. 표시패널 분야에서는, 별도의 광원이 필요하지 않아 경량화 및 박형화에서 유리한 유기발광 표시패널에 대한 수요가 증가하고 있다.
최근 표시패널 분야에서는, 가상현실(Virtual Reality, VR)을 구현하기 위하여, 표시패널의 해상도를 높이는 것에 대해서도 연구가 활발히 이루어지고 있다. 그러나, 해상도를 넓힐 경우 서브픽셀당 비발광영역의 면적 비율이 증가하여, 개구율이 떨어지는 문제가 있다.
본 발명의 실시예들의 목적은, 고해상도에서도 높은 개구율을 가질 수 있는 표시패널 및 표시장치를 제공하는 데 있다.
본 발명의 실시예들에 따른 표시패널은, 제1 기판, 광색층, 제1 전극, 유기층 및 제2 전극을 포함할 수 있다.
표시패널은 발광영역과 비발광영역으로 구분되는 복수의 서브픽셀을 포함하는 액티브 영역을 포함할 수 있다.
광색층은 상기 제1 기판 상에 배치될 수 있다.
광색층은 광에 의해 가역적인 이성질체화를 진행하는 광색 물질을 포함할 수 있다.
광색층은 제1 영역과 제2 영역으로 구성될 수 있다.
제1 전극은 상기 광색층의 제1 영역 상에 배치될 수 있다.
제1 전극은 상기 광색층의 제2 영역에 의해 구분될 수 있다.
유기층은 상기 제1 전극 상에 위치할 수 있다.
유기층은 상기 광색층의 제2 영역 상에 위치할 수 있다.
제2 전극은 상기 유기층 상에 배치될 수 있다.
표시패널은, 광색층의 제2 영역 상에 상기 서브픽셀들을 구분하는 뱅크를 포함하지 않을 수 있다.
광색층은 제1 영역과 제2 영역의 색이 서로 상이할 수 있다.
광색층의 제2 영역에 포함되는 광색 물질은 디아릴에텐 화합물을 포함할 수 있다.
광색층의 제1 영역에 포함된 광색 물질은 유리 상태(glassy state)일 수 있다.
광색층의 제2 영역에 포함된 광색 물질은 고무 상태(rubbery state)인 표시패널.
제1 전극은 알루미늄을 포함하는 금속층으로 구성될 수 있다.
제1 전극은, 상기 제1 전극의 주변주에서 슬로프를 가질 수 있다.
표시패널은 제1 기판 상에 위치하는 트랜지스터를 추가로 포함할 수 있다.
제1 전극은 상기 트랜지스터와 컨택홀을 통해 연결될 수 있다.
상기 컨택홀은 서브픽셀의 발광영역에 포함될 수 있다.
표시패널은 제2 기판 및 블랙 매트릭스를 추가로 포함할 수 있다.
제2 기판은 제1 기판과 대향하도록 배치될 수 있다.
블랙 매트릭스는 상기 제1 기판과 대향하는 상기 제2 기판의 일면 상에 위치하고, 상기 광색층의 제2 영역과 중첩될 수 있다.
서브픽셀들은 상기 블랙 매트릭스에 의해 구분될 수 있다.
발광영역의 면적은, 발광영역의 면적과 비발광영역의 면적의 합에 대하여 40% 이상일 수 있다.
액티브 영역은 화소밀도가 1000ppi 이상일 수 있다.
본 발명의 실시예들에 따른 표시장치는, 표시패널 및 표시패널을 구동하는 구동회로를 포함할 수 있다.
본 발명의 실시예들에 따르면, 제1 영역과 제2 영역으로 구분되는 광색층을 포함하여 뱅크를 포함하지 않아 개구율을 확보할 수 있는 표시패널 및 이를 포함하는 표시장치를 제공할 수 있다.
도 1은 본 발명의 실시예들에 따른 전자장치의 개략적인 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 전자장치의 시스템 구현 예시도이다.
도 3은 본 발명의 실시예들에 따른 패널이 OLED (Organic Light Emitting Diode) 패널인 경우, 서브픽셀의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 광색층에 제1 전극이 증착되는 것을 설명하기 위한 도면이다.
도 5 및 도 6은 본 발명의 실시예들에 따른 광색층에 포함하는 광색 물질의 특징을 설명하기 위한 도면이다.
도 7은 본 발명의 제1 전극에 대해 설명하기 위한 도면이다.
도 8은 본 발명의 실시예들에 따른 표시패널의 액티브 영역의 단면도이다.
도 9는 본 발명의 표시패널의 액티브 영역 일부의 평면도이다.
도 10은 본 발명의 서브픽셀의 단면도 및 그 일부의 확대도이다.
도 11은 본 발명의 서브픽셀의 평면도이다.
도 12는 비교예의 서브픽셀의 단면도이다.
도 13은 비교예의 서브픽셀의 평면도이다.
도 14는 본 발명의 실시예들에 따른 표시패널의 제조방법의 일부 단계이다.
도 2는 본 발명의 실시예들에 따른 전자장치의 시스템 구현 예시도이다.
도 3은 본 발명의 실시예들에 따른 패널이 OLED (Organic Light Emitting Diode) 패널인 경우, 서브픽셀의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 광색층에 제1 전극이 증착되는 것을 설명하기 위한 도면이다.
도 5 및 도 6은 본 발명의 실시예들에 따른 광색층에 포함하는 광색 물질의 특징을 설명하기 위한 도면이다.
도 7은 본 발명의 제1 전극에 대해 설명하기 위한 도면이다.
도 8은 본 발명의 실시예들에 따른 표시패널의 액티브 영역의 단면도이다.
도 9는 본 발명의 표시패널의 액티브 영역 일부의 평면도이다.
도 10은 본 발명의 서브픽셀의 단면도 및 그 일부의 확대도이다.
도 11은 본 발명의 서브픽셀의 평면도이다.
도 12는 비교예의 서브픽셀의 단면도이다.
도 13은 비교예의 서브픽셀의 평면도이다.
도 14는 본 발명의 실시예들에 따른 표시패널의 제조방법의 일부 단계이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
또한, 본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 실시예들에서의 구성 요소들을 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석되어야 할 것이다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성 요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
또한, 본 발명의 실시예들에서의 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것일 뿐이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
또한, 본 발명의 실시예들에서의 특징들(구성들)이 부분적으로 또는 전체적으로 서로 결합 또는 조합 또는 분리 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예는 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 전자장치의 개략적인 시스템 구성도이다.
본 발명의 실시예들에 따른 전자장치는 표시장치, 조명장치, 발광장치 등을 포함할 수 있다. 아래에서는, 설명의 편의를 위하여, 표시장치를 중심으로 설명한다. 하지만, 아래의 설명은 조명장치, 발광장치 등의 다른 다양한 전자장치에도 동일하게 적용될 수 있을 것이다.
본 발명의 실시예들에 따른 전자장치는, 영상을 표시하거나 빛을 출력하는 패널(100)과, 이러한 패널(100)을 구동하기 위한 구동회로를 포함할 수 있다.
패널(100)은, 다수의 데이터 라인(121) 및 다수의 게이트 라인(122)이 배치되고 다수의 데이터 라인(121) 및 다수의 게이트 라인(122)에 의해 정의되는 다수의 서브픽셀(111)이 매트릭스 타입으로 배열될 수 있다.
패널(100)에서 다수의 데이터 라인(121) 및 다수의 게이트 라인(122)은 서로 교차하여 배치될 수 있다. 예를 들어, 다수의 게이트 라인(122)은 행(Row) 또는 열(Column)으로 배열될 수 있고, 다수의 데이터 라인(121)은 열(Column) 또는 행(Row)으로 배열될 수 있다. 아래에서는, 설명의 편의를 위하여, 다수의 게이트 라인(122)은 행(Row)으로 배치되고, 다수의 데이터 라인(121)은 열(Column)로 배치되는 것으로 가정한다.
패널(100)에는, 서브픽셀 구조 등에 따라, 다수의 데이터 라인(121) 및 다수의 게이트 라인(122) 이외에, 다른 종류의 신호배선들이 배치될 수 있다. 구동전압 배선, 기준전압 배선, 또는 공통전압 배선 등이 더 배치될 수 있다.
패널(100)은 LCD (Liquid Crystal Display) 패널, OLED (Organic Light Emitting Diode) 패널 등 다양한 타입의 패널일 수 있다.
패널(100)에 배치되는 신호배선들의 종류는, 서브픽셀 구조, 패널 타입(예: LCD 패널, OLED 패널 등) 등에 따라 달라질 수 있다. 그리고, 본 명세서에서는 신호배선은 신호가 인가되는 전극을 포함하는 개념일 수도 있다.
패널(100)은 화상(영상)이 표시되는 액티브 영역(110)과, 그 외곽 영역이고 화상이 표시되지 않는 넌-액티브 영역(120)을 포함할 수 있다. 여기서, 넌-액티브 영역(120)은 베젤 영역이라고도 한다.
액티브 영역(110)에는 화상 표시를 위한 다수의 서브픽셀(111)이 배치된다.
넌-액티브 영역(120)에는 데이터 드라이버(DDR)가 전기적으로 연결되기 위한 패드부가 배치되고, 이러한 패드부와 다수의 데이터 라인(121) 간의 연결을 위한 다수의 데이터 링크 라인이 배치될 수도 있다. 여기서, 다수의 데이터 링크 라인은 다수의 데이터 라인(121)이 넌-액티브 영역(120)으로 연장된 부분들이거나, 다수의 데이터 라인(121)과 전기적으로 연결된 별도의 패턴들일 수 있다.
또한, 넌-액티브 영역(120)에는 데이터 드라이버(DDR)가 전기적으로 연결되는 패드 부를 통해 게이트 드라이버(123)로 게이트 구동에 필요한 전압(신호)을 전달해주기 위한 게이트 구동 관련 배선들이 배치될 수 있다. 예를 들어, 게이트 구동 관련 배선들은, 클럭 신호를 전달해주기 위한 클럭 배선들, 게이트 전압(VGH, VGL)을 전달해주는 게이트 전압 배선들, 스캔신호 생성에 필요한 각종 제어신호를 전달해주는 게이트 구동 제어 신호배선들 등을 포함할 수 있다. 이러한 게이트 구동 관련 배선들은, 액티브 영역(110)에 배치되는 게이트 라인들(122)과 다르게, 넌-액티브 영역(120)에 배치된다.
구동회로는, 다수의 데이터 라인(121)을 구동하는 데이터 드라이버(DDR)와, 다수의 게이트 라인(122)을 구동하는 게이트 드라이버(123)와, 데이터 드라이버(DDR) 및 게이트 드라이버(123)를 제어하는 컨트롤러(141) 등을 포함할 수 있다.
데이터 드라이버(124)는 다수의 데이터 라인(121)으로 데이터 전압을 출력함으로써 다수의 데이터 라인(121)을 구동할 수 있다.
게이트 드라이버(123)는 다수의 게이트 라인(122)으로 스캔신호를 출력함으로써 다수의 게이트 라인(122)을 구동할 수 있다.
컨트롤러(141)는, 데이터 드라이버(124) 및 게이트 드라이버(123)의 구동 동작에 필요한 각종 제어신호(126, 125)를 공급하여 데이터 드라이버(124) 및 게이트 드라이버(123)의 구동 동작을 제어할 수 있다. 또한, 컨트롤러(141)는 데이터 드라이버(124)로 영상데이터(127)를 공급할 수 있다.
컨트롤러(141)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상데이터를 데이터 드라이버(124)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(127)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
컨트롤러(141)는, 데이터 드라이버(124) 및 게이트 드라이버(123)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등의 타이밍 신호를 외부 (예: 호스트 시스템)로부터 입력 받아, 각종 제어 신호들을 생성하여 데이터 드라이버(124) 및 게이트 드라이버(123)로 출력한다.
예를 들어, 컨트롤러(141)는, 게이트 드라이버(123)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
또한, 컨트롤러(141)는, 데이터 드라이버(124)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
컨트롤러(141)는, 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있다.
컨트롤러(141)는, 데이터 드라이버(124)와 별도의 부품으로 구현될 수도 있고, 데이터 드라이버(124)와 함께 통합되어 집적회로로 구현될 수 있다.
데이터 드라이버(124)는, 컨트롤러(141)로부터 영상데이터(127)를 입력 받아 다수의 데이터 라인(121)로 데이터 전압을 공급함으로써, 다수의 데이터 라인(121)을 구동한다. 여기서, 데이터 드라이버(124)는 소스 드라이버라고도 한다.
데이터 드라이버(124)는 다양한 인터페이스를 통해 컨트롤러(141)와 각종 신호를 주고받을 수 있다.
게이트 드라이버(123)는, 다수의 게이트 라인(122)로 스캔신호를 순차적으로 공급함으로써, 다수의 게이트 라인(122)을 순차적으로 구동한다. 여기서, 게이트 드라이버(123)는 스캔 드라이버라고도 한다.
게이트 드라이버(123)는, 컨트롤러(141)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔신호를 다수의 게이트 라인(122)로 순차적으로 공급한다.
데이터 드라이버(124)는, 게이트 드라이버(123)에 의해 특정 게이트 라인이 열리면, 컨트롤러(141)로부터 수신한 영상데이터(127)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(121)로 공급한다.
데이터 드라이버(124)는, 패널(100)의 일 측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 패널(100)의 양측(예: 상 측과 하 측)에 모두 위치할 수도 있다.
게이트 드라이버(123)는, 패널(100)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 패널(100)의 양측(예: 좌 측과 우 측)에 모두 위치할 수도 있다.
데이터 드라이버(124)는 하나 이상의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 구현될 수 있다.
각 소스 드라이버 집적회로(SDIC)는 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다. 데이터 드라이버(124)는, 경우에 따라서, 하나 이상의 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
각 소스 드라이버 집적회로(SDIC)는, TAB (Tape Automated Bonding) 타입 또는 COG (Chip On Glass) 타입으로 패널(100)의 본딩 패드(Bonding Pad)에 연결되거나 패널(100) 상에 직접 배치될 수도 있다. 경우에 따라서, 각 소스 드라이버 집적회로(SDIC)는 패널(100)에 집적화되어 배치될 수도 있다. 또한, 각 소스 드라이버 집적회로(SDIC)는 COF (Chip On Film) 타입으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로(SDIC)는 회로필름 상에 실장 되어, 회로필름을 통해 패널(100)에서의 데이터 라인들(121)과 전기적으로 연결될 수 있다.
게이트 드라이버(123)는 다수의 게이트 구동회로(230)를 포함할 수 있다. 여기서, 다수의 게이트 구동회로(230)는 다수의 게이트 라인(122)과 각각 대응될 수 있다.
각 게이트 구동회로(230)는 시프트 레지스터(Shift Register), 레벨 시프터(Level Shifter) 등을 포함할 수 있다.
각 게이트 구동회로(230)는 TAB (Tape Automated Bonding) 타입 또는 COG (Chip On Glass) 타입으로 패널(100)의 본딩 패드(Bonding Pad)에 연결될 수 있다. 또한, 각 게이트 구동회로(230)는 COF (Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 게이트 구동회로(230)는 회로필름 상에 실장 되어, 회로필름을 통해 패널(100)에서의 게이트 라인들(122)과 전기적으로 연결될 수 있다. 또한, 각 게이트 구동회로(230)는 GIP (Gate In Panel) 타입으로 구현되어 패널(100)에 내장될 수 있다. 즉, 각 게이트 구동회로(230)는 패널(100)에 직접 형성될 수 있다.
도 2는 본 발명의 실시예들에 따른 패널(200)이 OLED (Organic Light Emitting Diode) 패널인 경우, 서브픽셀의 구조를 나타낸 도면이다.
도 2를 참조하면, OLED 패널인 패널(110)에서의 각 서브픽셀(SP)은, 유기발광다이오드(OLED)와, 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(DRT)와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 해당 데이터 라인(DL) 사이에 전기적으로 연결된 스위칭 트랜지스터(O-SWT)와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결된 스토리지 캐패시터(Cst) 등을 포함하여 구현될 수 있다.
유기발광다이오드(OLED)는 애노드 전극, 유기발광층 및 캐소드 전극 등으로 이루어질 수 있다.
도 2는 본 발명의 실시예들에 따른 전자장치의 시스템 구현 예시도이다.
도 2를 참조하면, 본 발명의 실시예들에 따른 전자장치에서, 데이터 드라이버(DDR)는 다양한 타입들(TAB, COG, COF 등) 중 COF (Chip On Film) 타입으로 구현되고, 게이트 드라이버(GDR)는 다양한 타입들(TAB, COG, COF, GIP 등) 중 GIP (Gate In Panel) 타입으로 구현될 수 있다.
데이터 드라이버(DDR)는 하나 이상의 소스 드라이버 집적회로(270)로 구현될 수 있다. 도 2는 데이터 드라이버(DDR)가 다수의 소스 드라이버 집적회로(270)로 구현된 경우를 예시한 것이다.
데이터 드라이버(DDR)가 COF 타입으로 구현된 경우, 데이터 드라이버(DDR)를 구현한 각 소스 드라이버 집적회로(270)는, 소스 측 회로필름(280) 상에 실장 될 수 있다.
소스 측 회로필름(280)의 일 측은 패널(200)의 넌-액티브 영역(220)에 존재하는 패드 부 (패드들의 집합체)와 전기적으로 연결될 수 있다.
소스 측 회로필름(280) 상에는, 소스 드라이버 집적회로(270)와 패널(200)을 전기적으로 연결해주기 위한 배선들이 배치될 수 있다.
전자장치는, 다수의 소스 드라이버 집적회로(270)와 다른 장치들 간의 회로적인 연결을 위해, 하나 이상의 소스 인쇄회로기판(250)과, 제어 부품들과 각종 전기 장치들을 실장 하기 위한 컨트롤 인쇄회로기판(240)을 포함할 수 있다.
하나 이상의 소스 인쇄회로기판(250)에는 소스 드라이버 집적회로(270)가 실장 된 소스 측 회로필름(280)의 타 측이 연결될 수 있다.
즉, 소스 드라이버 집적회로(270)가 실장 된 소스 측 회로필름(280)은, 일 측이 패널(200)의 넌-액티브 영역(220)과 전기적으로 연결되고, 타 측이 소스 인쇄회로기판(250)과 전기적으로 연결될 수 있다.
컨트롤 인쇄회로기판(240)에는, 데이터 드라이버(DDR) 및 게이트 드라이버(GDR) 등의 동작을 제어하는 컨트롤러(241)가 배치될 수 있다.
또한, 컨트롤 인쇄회로기판(240)에는, 패널(200), 데이터 드라이버(DDR) 및 게이트 드라이버(GDR) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 파워 관리 집적회로(PMIC: Power Management IC) 등이 더 배치될 수도 있다.
소스 인쇄회로기판(250)과 컨트롤 인쇄회로기판(240)은 적어도 하나의 연결 부재(260)를 통해 회로적으로 연결될 수 있다. 여기서, 연결 부재(260)는, 일 예로, 가요성 인쇄 회로(FPC: Flexible Printed Circuit), 가요성 플랫 케이블(FFC: Flexible Flat Cable) 등일 수 있다.
하나 이상의 소스 인쇄회로기판(250)과 컨트롤 인쇄회로기판(240)은 하나의 인쇄회로기판으로 통합되어 구현될 수도 있다.
게이트 드라이버(GDR)가 GIP (Gate In Panel) 타입으로 구현된 경우, 게이트 드라이버(GDR)에 포함된 다수의 게이트 구동회로(230)는 패널(200)의 넌-액티브 영역(220) 상에 직접 형성될 수 있다.
다수의 게이트 구동회로(230) 각각은 패널(200)에서의 액티브 영역(210)에 배치된 해당 게이트 라인(GL)으로 해당 스캔신호(SCAN)를 출력할 수 있다.
패널(200) 상에 배치된 다수의 게이트 구동회로(230)는, 넌-액티브 영역(220)에 배치된 게이트 구동 관련 배선들을 통해, 스캔신호 생성에 필요한 각종 신호(클럭신호, 하이 레벨 게이트 전압(VGH), 로우 레벨 게이트 전압(VGL), 스타트 신호(VST), 리셋 신호(RST) 등)를 공급받을 수 있다.
넌-액티브 영역(220)에 배치된 게이트 구동 관련 배선들은, 다수의 게이트 구동회로(230)에 가장 인접하게 배치된 소스 측 회로필름(280)과 전기적으로 연결될 수 있다.
도 3은 본 발명의 실시예들에 따른 패널(PNL)이 OLED (Organic Light Emitting Diode) 패널인 경우, 서브픽셀(SP)의 구조를 나타낸 도면이다.
도 3을 참조하면, OLED 패널인 패널(110)에서의 각 서브픽셀(SP)은, 유기발광다이오드(OLED)와, 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(DRT)와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 해당 데이터 라인(DL) 사이에 전기적으로 연결된 스위칭 트랜지스터(O-SWT)와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결된 스토리지 캐패시터(Cst) 등을 포함하여 구현될 수 있다.
유기발광다이오드(OLED)는 애노드 전극, 유기발광층 및 캐소드 전극 등으로 이루어질 수 있다.
도 3의 회로 예시에 따르면, 유기발광다이오드(OLED)의 애노드 전극(픽셀전극이라고도 함)은 구동 트랜지스터(DRT)의 제2 노드(N2)와 전기적으로 연결될 수 있다. 유기발광다이오드(OLED)의 캐소드 전극(공통전극이라고도 함)에는 기저전압(EVSS)이 인가될 수 있다.
여기서, 기저전압(EVSS)은, 일 예로, 그라운드 전압이거나 그라운드 전압보다 높거나 낮은 전압일 수 있다. 또한, 기저전압(EVSS)은 구동상태에 따라 가변될 수 있다. 예를 들어, 영상 구동 시 기저전압(EVSS)과 센싱 구동 시 기저전압(EVSS)은 서로 다르게 설정될 수 있다.
구동 트랜지스터(DRT)는 유기발광다이오드(OLED)로 구동전류를 공급해줌으로써 유기발광다이오드(OLED)를 구동해준다.
구동 트랜지스터(DRT)는 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3) 등을 포함할 수 있다.
구동 트랜지스터(DRT)의 제1 노드(N1)는 게이트 노드일 수 있으며, 스위칭 트랜지스터(O-SWT)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다. 구동 트랜지스터(DRT)의 제2 노드(N2)는 소스 노드 또는 드레인 노드일 수 있으며, 유기발광다이오드(OLED)의 애노드 전극(또는 캐소드 전극)과 전기적으로 연결될 수 있다. 구동 트랜지스터(DRT)의 제3 노드(N3)는 드레인 노드 또는 소스 노드일 수 있으며, 구동전압(EVDD)이 인가될 수 있고, 구동전압(EVDD)을 공급하는 구동전압 라인(DVL: Driving Voltage Line)과 전기적으로 연결될 수 있다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되어, 영상 신호 전압에 해당하는 데이터 전압(Vdata) 또는 이에 대응되는 전압을 한 프레임 시간 (또는 정해진 시간) 동안 유지해줄 수 있다.
스위칭 트랜지스터(O-SWT)의 드레인 노드 또는 소스 노드는 해당 데이터 라인(DL)에 전기적으로 연결되고, 스위칭 트랜지스터(O-SWT)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(DRT)의 제1 노드(N1)에 전기적으로 연결되고, 스위칭 트랜지스터(O-SWT)의 게이트 노드는 해당 게이트 라인과 전기적으로 연결되어 스캔신호(SCAN)를 인가 받을 수 있다.
스위칭 트랜지스터(O-SWT)는 해당 게이트 라인을 통해 스캔신호(SCAN)를 게이트 노드로 인가 받아 온-오프가 제어될 수 있다.
이러한 스위칭 트랜지스터(O-SWT)는 스캔신호(SCAN)에 의해 턴-온 되어 해당 데이터 라인(DL)으로부터 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 제1 노드(N1)로 전달해줄 수 있다.
한편, 스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.
구동 트랜지스터(DRT) 및 스위칭 트랜지스터(O-SWT) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다.
도 3에 예시된 각 서브픽셀 구조는 2T(Transistor) 1C (Capacitor) 구조로서, 설명을 위한 예시일 뿐, 1개 이상의 트랜지스터를 더 포함하거나, 경우에 따라서는, 1개 이상의 캐패시터를 더 포함할 수도 있다. 또는, 다수의 서브픽셀들 각각이 동일한 구조로 되어 있을 수도 있고, 다수의 서브픽셀들 중 일부는 다른 구조로 되어 있을 수도 있다.
본 발명의 실시예들에 따른 표시패널은, 제1 기판, 광색층, 제1 전극, 유기층및 제2 전극을 포함할 수 있다.
광색층은 제1 기판상에 배치될 수 있다.
광색층은, 광에 의해 가역적인 이성질체화를 진행하는 광색 물질을 포함할 수 있다. 예를 들면, 상기 광색 물질은 광의 조사에 의하여 이성질체 1에서 이성질체 2로 전환 수 있으며, 이성질체 2는 상기 광과 다른 파장을 가지는 광의 조사에 의하여 이성질체 1로 전환될 수 있다.
도 4는 광색층에 포함되는 광색 물질의 이성질체화를 설명하기 위한 도면이다.
도 4를 참조하면, 본 발명의 광색 물질은 광의 조사에 의하여 광색 물질이 닫힌 형태(Closed form)의 이성질체로 전환될 수도 있고, 열린 형태(Open form)의 이성질체로 전환될 수 있다. 예를 들면, 열린 형태의 이성질체는 굽은 형태의 분자 구조를 가질 수 있고, 닫힌 형태의 이성질체는 직선 형태의 분자 구조를 가질 수 있다.
광색 물질이 직선 형태의 분자 구조를 가질 경우, 분자의 팩킹(packing)이 잘 일어나기 때문에, 광색 물질의 자유부피가 낮아 분자의 운동성이 낮아져 유리 상태(glassy state)를 가지게 된다. 광색 물질이 굽은 형태의 분자 구조를 가질 경우에는, 분자의 팩킹(packing)이 잘 일어나지 않기 때문에, 광색 물질의 자유부피가 커 분자의 운동성이 높아져 고무 상태(rubbery state) 상태를 가지게 된다. 이러한 광색 물질의 상태에 따른 운동성의 차이로 인하여, 광색층(420) 상에 제1 전극(430)을 형성할 때 제1 전극(430)을 선택적으로 형성할 수 있다.
따라서, 본 발명의 실시예들에 따른 광색 물질은, 광의 조사에 의하여 유리 상태(glassy state)와 고무 상태(rubbery state)의 전환이 가능한 물질일 수 있다. 예를 들면, 본 발명의 광색 물질은 디아릴에텐(diarylethene) 화합물을 포함할 수 있다. 또한, 본 발명의 실시예들에 따른 광색 물질은, 상기 디아릴에텐(diarylethene) 화합물이 광 조사에 의하여 이성질체화된 화합물을 포함할 수 있다.
도 4를 참조하면, 디아릴에텐 화합물은 열린 형태(open form)이므로, 디아릴에텐 화합물을 더 많이 포함하는 제2 영역(422)은 고무 상태(rubbery)일 수 있다. 따라서, 광색층(420)의 제1 영역(421)은 유리 상태인 영역일 수 있고, 광색층(420)의 제2 영역(422)은 고무 상태인 영역일 수 있다. 광색층(420)은, 제1 영역(421)에서 상기 디아릴에텐 화합물의 이성질체를 상기 디아릴에텐 화합물보다 다량으로 포함할 수 있다.
도 4를 참조하면, 디아릴에텐 화합물의 이성질체는 닫힌 형태(closed form)로, 유리 상태(glassy state)를 가지므로, 광색층(420)은 제1 영역(421)에서 유리 상태일 수 있다.
도 5는 광색층(420)에 제1 전극(430)이 선택적으로 형성되는 것을 설명하기 위한 도면이다. 보다 구체적으로, 도 5는 열 증착(Thermal Evaporation)을 통하여 제1 영역(421) 및 제2 영역(422)으로 구분되는 광색층(420) 상에 제1 전극(430)을 증착하는 것을 설명하는 것이다.
도 5에 도시하였듯이, 유리 상태인 제1 영역(421)에는 열 증착에 의해 제1 전극(430)이 형성될 수 있다. 유리 상태인 제1 영역(421)은 광색 물질의 자유부피가 낮아 분자의 운동성이 낮기 때문에 열 증착에 의해 제1 전극(430)을 구성하는 물질의 결정핵 생성 및 결정핵의 성장이 일어날 수 있기 때문이다.
고무 상태인 제2 영역(422)에는 열 증착에 의해 제1 전극(430)이 형성되지 않는다. 고무 상태인 제2 영역(422)은 광색 물질의 자유부피가 커 분자의 운동성이 크기 때문에 제1 전극(430)을 구성하는 물질이 표면에 도달하더라도 상기 물질을 탈착시키거나, 표면에서 상기 물질이 운동하여 결정핵이 형성되는 것을 방해하기 때문이다.
광색층(420)은 제1 영역(421)과 제2 영역(422)의 색이 서로 상이할 수 있다.
도 6은 본 발명의 실시예들에 따른 광색층의 제1 영역 및 제2 영역의 파장에 따른 흡광도를 측정한 것이다.
도 6을 참조하면, 제1 영역의 흡광도(A)가 제2 영역의 흡광도(B)보다 가시광선 영역에 걸쳐 높은 것을 알 수 있다. 유리 상태인 제1 영역의 경우, 가시광선 영역에서 소정의 흡광도를 가지므로, 육안으로 특정한 색이 관찰될 수 있다. 고무 상태인 제2 영역의 경우, 가시광선 영역에서 흡광도가 매우 낮으므로, 투명하거나 무색으로 관찰된다.
제1 전극(430)을 구성하는 물질은 특별히 제한되는 것은 아니며, 예를 들면, Al, Mg, Mn, Zn, Ag 등과 같은 금속으로 이루어진 금속층을 포함할 수 있다. 바람직하게는, 제1 전극(430)은 도전성 층으로 상기 금속층만을 포함할 수 있다.
예를 들면, 제1 전극(430)은 Al을 포함하는 금속층으로 구성되는 단일층일 수 있다.
Al의 경우 비용이 저렴하다는 장점이 있으나, 식각 공정에 의해 패턴을 형성할 경우 산화에 의해 물성이 저하되는 문제가 있다. 따라서, 산화에 의한 문제를 해결하기 위하여 Ag와 같은 금속을 사용할 수 있으나, 비용이 높다는 문제가 있다.
본 발명의 실시예들에 따른 표시패널의 경우, 광색층(420) 상에 제1 전극(430)을 선택적으로 형성할 수 있으므로, 식각 공정을 생략할 수 있다. 따라서, 식각 공정에 의한 전극의 물성 저하를 예방할 수 있으므로, 비용이 저렴한 Al을 사용할 수 있다.
또한, Al은 Ag보다 반사율이 높다는 장점이 있어, 탑 에미션 구조에서 반사전극으로 사용할 때 Ag 보다 우수한 반사율을 가지는 반사전극을 제공할 수 있다는 장점이 있다.
도 7은 Al과 Ag의 파장에 따른 반사율을 나타내는 자료이다.
도 7을 참조하면, Ag의 경우 낮은 파장대에서 반사율이 낮기 때문에, 반사광이 청색으로 전이되는 현상이 일어난다. 그러나, Al은 가시광선 영역대에서 반사율이 고르기 때문에, 색의 전이 현상이 일어나지 않는다. 따라서, Al을 반사전극으로 사용할 경우, 서브픽셀이 방출하는 빛의 파장대를 조절하는 것이 더욱 용이하다는 장점이 있다.
도 8은 본 발명의 실시예들에 따른 표시패널의 단면을 개략적으로 나타낸 도면이다.
제1 기판(410)은 제1 기판 상에 형성되는 전자회로 소자를 지지하는 기판으로서, 상기 제1 기판 상에는 트랜지스터, 캐패시터, 유기발광 다이오드 등의 전자회로 소자가 형성될 수 있다.
제1 기판(410)의 종류는 특별히 제한되는 것은 아니나, 예를 들면, 유리 또는 플라스틱을 사용할 수 있다. 특히, 가요성 플라스틱을 사용할 경우에는 본 발명의 실시예들이 가요성 표시패널 및 가요성 표시장치를 제공할 수 있다.광색층(420)은, 제1 영역(421)과 제2 영역(422)으로 구성될 수 있다. 광색층(420)의 제1 영역(421)은, 닫힌 형태의 이성질체를 포함하는 유리 상태(glassy state)이고, 제2 영역(422)은, 열린 형태의 이성질체를 포함하는 고무 상태(rubbery state)일 수 있다.
광색층(420)의 제1 영역(421)은, 제1 전극(430)이 형성된 영역일 수 있고, 제2 영역(422)은 제1 전극(430)이 형성되지 않은 영역일 수 있다.
광색층(420)은, 제1 영역(421)이 유리 상태(glassy state)이고, 제2 영역(422)이 고무 상태(rubbery state)일 수 있다. 예를 들면, 광색층(420)은, 제2 영역(422)에서 디아릴에텐 화합물을 포함할 수 있다. 바람직하게는, 광색층(420)은, 제2 영역(422)에서 광색 물질인 디아릴에텐 화합물을 그 이성질체인 화합물보다 다량으로 포함할 수 있다. 디아릴에텐 화합물이 그 이성질체인 화합물보다 다량이라 것은, 제2 영역(422)에 포함되는 디아릴에텐 화합물의 몰수가 상기 디아릴에텐 화합물의 이성질체의 몰수보다 더 크다는 것을 의미할 수 있다.
따라서, 본 발명의 실시예들에 따른 표시패널은 제1 전극(430)이 광색층(420)의 제1 영역(421) 상에만 위치하고, 광색층(420)의 제2 영역(422) 상에는 위치하지 않을 수 있다.
본 발명의 실시예들에 따른 표시패널은, 광색층(420)의 제2 영역(422) 상에 서브픽셀들을 구분하는 뱅크(417)를 포함하지 않을 수 있다.
광색층(420) 상에 제1 전극(430)을 형성하는 과정에서, 제1 전극(430)이 광색층(420)의 제1 영역(421)에만 선택적으로 형성되므로, 본 발명의 실시예들에 따른 표시패널은 제1 전극(430)의 주변부에 뱅크를 형성하지 않아도 단락이 발생하지 않는다.
제1 전극(430)이 본 발명의 실시예들과 달리 선택적으로 형성되지 않을 경우, 예를 들면, 제1 전극(430)을 패터닝하기 위하여 에칭을 하는 과정에서, 제1 전극의 주변부에 역 테이퍼 형상이 형성될 수 있다. 상기 역 테이퍼 형상이 극단적으로 형성될 경우, 소위 테일(tail)이라고 지칭하는 부분이 제1 전극(430)의 주변부에서 관찰될 수 있으며, 제1 전극(430)이 상기 테일을 가질 경우 전류 쏠림 현상에 의해 쇼트가 발생할 수 있다. 따라서, 에칭을 통하여 제1 전극을 패터닝하는 경우, 제1 전극의 주변부에서 쇼트가 발생하는 것을 예방하기 위해 뱅크를 형성하여 쇼트를 예방하기도 한다.
그러나, 본 발명은 제1 전극(430)을 구성하는 패턴층을 형성하는 과정에서, 제1 전극(430)을 선택적으로 형성할 수 있으므로 별도의 식각 공정이 불필요하다. 식각 공정을 진행하지 않으므로, 제1 전극(430)의 주변부에 테일이 형성되지 않는다. 따라서, 본 발명의 실시예들에 따른 표시패널은 뱅크를 형성하지 않을 수 있어 개구율의 확보가 가능하다.
본 발명의 실시예들에 따른 표시패널은, 제1 전극(430)이 유리 상태인 제1 영역(421)에 형성되고, 고무 상태인 제2 영역(422)에는 형성되지 않으므로, 가시광선 영역에서 흡광도가 상이한 제1 영역(421)과 제2 영역(422)은 서로 색이 상이하다.
제1 전극(430)은 광색층(420)의 제1 영역(421) 상에 배치될 수 있다.
제1 전극(430)은, 표시패널에 포함되는 유기발광다이오드를 구성하는 전극으로, 유기층(440)으로 전공을 주입하는 애노드(Anode) 전극일 수 있다.
상술한 것처럼, 광색층(420)은 제1 영역(421)이 분자 운동성이 낮은 유리 상태이므로, 제1 영역(430) 형성시 제1 영역(430)을 구성하는 물질이 광색층(420)의 제1 영역(421) 상에만 증착된다. 따라서, 제1 전극(430)은 광색층(420)의 제1 영역(421) 상에 배치될 수 있다.
제1 전극(430)은 광색층(420)의 제2 영역(422)에 의해 구분될 수 있다.
제1 전극(430)은 표시패널의 서브픽셀(SP)마다 개별적으로 배치될 수 있다. 복수의 제1 전극(430)은 광색층의 제1 영역(421) 상에 위치하면서, 광색층(420)의 제2 영역(422) 상에는 위치하지 않아 광색층(420)의 제2 영역(422)에 의해 구분될 수 있다.
유기층(440)은 제1 전극(430) 상에 위치할 수 있다.
유기층(440)은 유기화합물에 전류가 흘러 빛을 내는 전계 발광 형상을 이용하여 빛을 내는 발광층을 포함하는 층을 지칭할 수 있다.
도 8을 참조하면, 유기층(440)은 제1 전극(430) 상에도 위치하고, 제1 전극(430) 상에서 연장되어 형성되어 제1 전극(430)이 형성되지 않은 광색층(420) 상에도 위치할 수 있다. 즉, 유기층(440)은 광색층(420)의 제2 영역(422) 상에 위치할 수 있다.
제1 전극(430)을 광색층(420) 상에 선택적으로 형성한 후에, 유기층(440)을 증착할 경우, 도 8에 도시한 것처럼 유기층(440)이 제1 전극(440) 상에 위치하고, 광색층(420)의 제2 영역(422) 상에 위치할 수 있다.
유기층(440)의 형성 방법은 특별히 제한되는 것은 아니며, 예를 들면, 열증착(Thermal Evaporation)에 의해 형성될 수 있다.
제2 전극(450)은 유기층(440) 상에 배치될 수 있다.
제2 전극(450)은, 표시패널에 포함되는 유기발광다이오드를 구성하는 전극으로, 유기층에 전자를 주입하는 캐소드(cathode) 전극일 수 있다.
본 발명의 실시예들에 따른 표시패널은, 제2 기판(470) 및 블랙 매트릭스(480)를 추가로 포함할 수 있다.
제2 기판(470)은, 표면에 봉지층이 형성된 봉지 기판 또는 컬러 필터 패턴이 형성된 컬러 필터 기판일 수 있다.
제2 기판(470) 상에는, 컬러 필터가 형성될 수 있다. 컬러 필터로는, 예를 들면, 적색 필터(RF), 녹색 필터(GF) 및 청색 필터(BF)가 형성될 수 있다.
제2 기판(470)은, 제1 기판(410)과 대향하도록 배치될 수 있다.
제2 기판(470)이 제1 기판(410)과 대향하도록 배치된다는 것은, 제1 기판(410)의 일면과 제2 기판(470)의 일면이 서로 마주보도록 배치되는 것을 의미할 수 있다.
블랙 매트릭스(480)는 제1 기판(410)과 대향하는 제2 기판(470)의 일면 상에 위치할 수 있다. 도 8을 참조하면, 블랙 매트릭스(480)가 제2 기판(470)의 일면 상에 위치하고, 상기 제2 기판(470)의 일면은 제1 기판(410)을 마주하고 있는 일면일 수 있다.
블랙 매트릭스(480)는, 광색층(420)의 제2 영역(422)과 중첩될 수 있다.
본 발명은 상술하였듯이 뱅크를 포함하지 않으므로, 블랙 매트릭스(480)가 서브픽셀의 발광 영역((491)과 비발광 영역((492)을 구분한다. 블랙 매트릭스(480)를 형성할 때, 개구율을 최대한으로 확보하기 위하여, 블랙 매트릭스(480)는 유기층(440)에서 발광이 일어나는 영역과 중첩되지 않도록 형성할 수 있다. 따라서, 블랙 매트릭스(480)는, 제1 전극(430)이 형성되지 않아 유기층(440)의 발광이 일어나지 않는 광색층(420)의 제2 영역(422)과 중첩되도록 위치할 수 있다.
본 발명의 실시예들에 따른 표시패널은, 버퍼층(412), 층간절연막(413), 보호층(414), 평탄화층(415)을 추가로 포함할 수 있다.
버퍼층(412)은 제1 기판(410) 상에 위치할 수 있으며, 제1 기판(410) 상에 전자회로 소자가 형성되기 전에 형성되어 제1 기판(410)을 보호할 수 있다.
층간 절연막(413)은, 제1 기판(410) 상에 형성된 트랜지스터(411)의 게이트 전극(411b), 반도체층(411d) 등을 덮도록 형성될 수 있다.
보호층(414)은 트랜지스터(411)의 소스 전극(411a) 및 드레인 전극(411e) 상에 형성될 수 있다.
평탄화층(415)은 제1 전극(430) 등을 포함하는 유기발광 다이오드를 형성하기 전에 기판 표면을 평탄화하는 층으로, 보호층(414) 상에 위치할 수 있다.
도 9는 본 발명의 실시예들에 따른 표시패널에 포함되는 서브픽셀을 나타내는 평면도이다.
도 9에는 예시적으로 본 발명의 표시패널에 포함되는 R, G, B 서브픽셀을 도시하였다. 각각의 서브픽셀은 발광영역(491R, 491G, 491B)과 비발광영역(492)을 포함한다.
비발광영역(492)은, 도 8에 도시한 것처럼 블랙 매트릭스(480)가 위치할 것이며, 이는 광색층(420)의 제2 영역(422)과도 중첩될 수 있다.
따라서, 도 8와 도 9를 참조하면, 블랙 매트릭스(480)가 서브픽셀들을 구분하는 것을 알 수 있다.
본 발명에서 블랙 매트릭스(480)가 서브픽셀들을 구분한다는 것은, 서브픽셀의 발광영역 주위 영역이 블랙 매트릭스(480)와 중첩되거나, 블랙 매트릭스(480)가 서브픽셀의 발광 영역(491R, 491G, 491B)을 둘러싼다는 것을 의미할 수 있다.
도 8을 참조하면, 블랙 매트릭스(480)가 서브픽셀의 발광 영역(491R, 491G, 491B)과는 중첩되지 않고, 비발광 영역(492)과 중첩될 수 있다. 또한, 상기 비발광 영역(492)은, 광색층(420)의 제2 영역(422)과 중첩될 수 있다.
본 발명의 실시예들에 따른 표시패널은, 제1 기판(410) 상에 위치하는 트랜지스터(411)을 추가로 포함할 수 있다.
도 8을 참조하면, 트랜지스터(411)는, 박막형 트랜지스터(Thin film transistor, TFT)로서, 반도체층(411d), 게이트 절연막(411c), 게이트 전극(411b), 소스 전극(411a), 드레인 전극(411e)을 포함할 수 있다.
도 8은 예시적으로 탑 게이트 코플라나형 트랜지스터의 구조를 도시하였으나, 트랜지스터의 구조가 이에 제한되는 것은 아니다.
제1 전극(430)은 트랜지스터(411)와 컨택홀을 통해 연결될 수 있다.
도 8에는, 제1 전극(430)이 컨택홀을 통해 트랜지스터(411)의 드레인 전극(411e)과 연결되는 것을 도시하였다.
컨택홀(416)은 서브픽셀의 발광영역(491)에 포함될 수 있다.
컨택홀(416)은, 상술하였듯이 제1 전극(430)이 트랜지스터(411)의 드레인 전극(411e)과 연결되는 컨택홀을 지칭한다.
도 10은 본 발명의 실시예들에 따른 표시패널에 포함되는 서브픽셀의 단면도이다.
도 9와 도 10을 참조하면, 컨택홀(416)이 서브픽셀의 발광영역(491)에 포함되는 것을 알 수 있다. 본 발명의 서브픽셀은 뱅크를 포함하지 않으므로, 발광영역(491)이 뱅크에 의해 제한되지 않고, 제1 전극(430), 유기층(440) 및 제2 전극(450)이 유기발광다이오드를 구성하는 부분에 의해 정의되므로, 컨택홀(416)이 발광영역(491)에 포함될 수 있다. 즉, 본 발명은 뱅크를 포함하지 않아 제1 전극(430)이 형성된 부분을 발광영역(491)으로 활용할 수 있어 개구율을 확보할 수 있는 장점이 있다.
도 11은 본 발명의 표시패널에 포함되는 서브픽셀의 개구율을 설명하기 위한 도면이다.
도 11을 참조하면, 본 발명의 서브픽셀은 발광영역(491)과 비발광영역(492)으로 구분될 수 있다.
도 11에 도시한 서브픽셀은, 예를 들어, a가 1.25μm이고, b가 5.95μm이며, c가 14.4μm일 수 있다. 따라서, 발광영역의 면적과 비발광영역의 면적의 합(EA, NEA)에 대한 발광영역의 면적(491)의 비율인 개구율은 약 60%일 수 있다.
도 11에 도시한 서브픽셀은, 대각선 길이가 약 18.9μm이므로, 약 1344ppi의 표시패널을 구현할 수 있다. 따라서, 본 발명의 실시예들에 따른 표시패널은, 1000ppi 이상의 화소밀도에서 개구율이 40% 이상, 50% 이상 또는 55% 이상일 수 있다.
도 12 및 도 13은 뱅크를 포함하는 비교예의 서브픽셀의 평면도 및 단면도이다.
도 12는, 제1 전극(430)이 선택적으로 형성되지 않아 식각 공정에 의해 제1 전극(430)을 형성하였을 때, 제1 전극의 주변부에서 쇼트가 발생하는 것을 예방하기 위하여 뱅크(417)를 형성한 비교예이다.
도 12와 같이 뱅크(417)를 형성할 경우, 발광영역(491)과 비발광영역(492)은 도 13에 도시한 것처럼 형성되며, 컨택홀(416)이 발광영역(491)에 포함되지 않는다.
본 발명의 실시예들에 따른 표시패널은, 상술한 것처럼 광색층(420)상에 제1 전극(430)을 선택적으로 형성하는 단계를 포함하는 제조 방법에 의해 제조될 수 있다.
도 14는 본 발명의 실시예들에 따른 표시패널을 제조하는 단계의 일부분을 설명하기 위한 도면이다.
도 14를 참조하면, 광색층(420)을 오버코트층(415) 상에 형성하고, 마스크를 이용해 광색층(420)에 자외선(UV)을 선택적으로 조사한다. 자외선(UV)을 선택적으로 조사할 경우, 광색층(420)에 제1 영역(421)과 제2 영역(422)이 형성되며, 자외선이 조사된 곳은 유리 상태인 제1 영역(421)을 구성하고, 자외선이 조사되지 않은 곳은 고무 상태인 제2 영역(422)을 구성할 수 있다.
이후 열증착에 의해 제1 전극(430)을 증착하면, 상술한 제1 영역(421)과 제2 영역(422)의 물성 차이로 인하여 제1 전극(430)이 제1 영역(421) 상에만 선택적으로 형성된다.
제1 영역(421) 상에 형성된 제1 전극(430)은, 제1 전극(430)의 주변부에서 슬로프를 포함할 수 있다.
도 10을 참조하면, 제1 전극(430)이 주변부에서 슬로프(431)를 포함하는 것을 확대하여 도시하였다. 상기 슬로프(431)는, 제1 영역(421) 표면에 제1 전극(430)을 구성하는 물질이 증착된 후, 기형성된 제1 전극(430) 상에만 제1 전극이 계속하여 성장하기 때문에 나타나는 형상이다. 식각에 의하여 제1 전극(430)을 형성할 경우에는, 도 10의 확대도에 도시한 것과 같은 슬로프(431)과 관찰되지 않으며, 역으로 아래 부분이 더 많이 식각된 테이퍼 형상이 나타나며, 이러한 현상이 극단적으로 나타날 경우 상술한 테일 형상이 관찰될 수 있다.
다른 측면에서, 본 발명의 실시예들에 따른 표시장치는, 표시패널 및 구동회로를 포함할 수 있다.
상기 표시패널 및 상기 구동회로는 앞서 설명한 것과 동일하므로, 이에 관한 설명은 생략하도록 한다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200: 패널 110, 210: 액티브 영역
120, 220: 넌-액티브 영역 410: 제1 기판
420: 광색층 421: 제1 영역
422: 제2 영역 430: 제1 전극
440: 유기층 450: 제2 전극
460: 서브픽셀 491: 발광영역
492: 비발광영역
120, 220: 넌-액티브 영역 410: 제1 기판
420: 광색층 421: 제1 영역
422: 제2 영역 430: 제1 전극
440: 유기층 450: 제2 전극
460: 서브픽셀 491: 발광영역
492: 비발광영역
Claims (11)
- 제1 기판;
상기 제1 기판 상에 배치되고, 광에 의해 가역적인 이성질체화를 진행하는 광색 물질을 포함하고, 제1 영역과 제2 영역으로 구성되는 광색층;
상기 광색층의 제1 영역 상에 배치되고, 상기 광색층의 제2 영역에 의해 구분되는 복수의 제1 전극;
상기 제1 전극 상에 위치하고, 상기 광색층의 제2 영역 상에 위치하는 유기층; 및
상기 유기층 상에 배치된 제2 전극을 포함하고,
발광영역과 비발광영역으로 구분되는 복수의 서브픽셀을 포함하는 액티브 영역을 포함하고,
상기 광색층의 제2영역 상에 상기 서브픽셀들을 구분하는 뱅크를 포함하지 않는 표시패널.
- 삭제
- 제1항에 있어서,
상기 광색층은 제1 영역과 제2 영역의 색이 서로 상이한 표시패널.
- 제1항에 있어서,
상기 광색층의 상기 제2 영역에 포함되는 광색 물질은 디아릴에텐 화합물을 포함하는 표시패널.
- 제1항에 있어서,
상기 광색층의 제1 영역에 포함된 광색 물질은 유리 상태이고,
상기 광색층의 제2 영역에 포함된 광색 물질은 고무 상태인 표시패널.
- 제1항에 있어서,
상기 제1 전극은 알루미늄을 포함하는 금속층으로 구성되는 표시패널.
- 제1항에 있어서,
상기 제1 전극은, 상기 제1 전극의 주변부에서 슬로프를 가지는 표시패널.
- 제1항에 있어서,
제1 기판 상에 위치하는 트랜지스터를 추가로 포함하고,
상기 제1 전극은 상기 트랜지스터와 컨택홀을 통해 연결되며,
상기 컨택홀은 상기 서브픽셀의 발광영역에 포함되는 표시패널.
- 제1항에 있어서,
상기 제1 기판과 대향하도록 배치된 제2 기판;
상기 제1 기판과 대향하는 상기 제2 기판의 일면 상에 위치하고, 상기 광색층의 제2 영역과 중첩되는 블랙 매트릭스를 추가로 포함하고,
상기 서브픽셀들은 상기 블랙 매트릭스에 의해 구분되는 표시패널.
- 제1항에 있어서,
상기 발광영역의 면적은 상기 발광영역의 면적과 상기 비발광영역의 면적의 합에 대하여 40% 이상이고,
상기 액티브 영역은 화소밀도가 1000ppi 이상인 표시패널.
- 표시패널 및 상기 표시패널을 구동하는 구동회로를 포함하고,
상기 표시패널은,
제1 기판;
상기 제1 기판 상에 배치되고, 광에 의해 가역적인 이성질체화를 진행하는 광색 물질을 포함하고, 제1 영역과 제2 영역으로 구성되는 광색층;
상기 광색층의 제1 영역 상에 배치되고, 상기 광색층의 제2 영역에 의해 구분되는 복수의 제1 전극;
상기 제1 전극 상에 배치되고, 상기 광색층의 제2 영역 상에 배치되는 유기층; 및
상기 유기층 상에 배치된 제2 전극을 포함하고,
발광영역과 비발광영역으로 구분되는 복수의 서브픽셀을 포함하는 액티브 영역을 포함하고,
상기 광색층의 제2영역 상에 상기 서브픽셀들을 구분하는 뱅크를 포함하지 않는 표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180173981A KR102651246B1 (ko) | 2018-12-31 | 2018-12-31 | 표시패널 및 이를 포함하는 표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180173981A KR102651246B1 (ko) | 2018-12-31 | 2018-12-31 | 표시패널 및 이를 포함하는 표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200082920A KR20200082920A (ko) | 2020-07-08 |
| KR102651246B1 true KR102651246B1 (ko) | 2024-03-26 |
Family
ID=71600713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180173981A KR102651246B1 (ko) | 2018-12-31 | 2018-12-31 | 표시패널 및 이를 포함하는 표시장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102651246B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210134161A (ko) * | 2020-04-29 | 2021-11-09 | 삼성디스플레이 주식회사 | 표시 패널 |
| DE112022000787T5 (de) * | 2021-01-28 | 2023-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Anzeigevorrichtung |
| JPWO2022259069A1 (ko) * | 2021-06-08 | 2022-12-15 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003157029A (ja) * | 2001-09-06 | 2003-05-30 | Sharp Corp | 表示装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150019620A (ko) * | 2013-08-14 | 2015-02-25 | 삼성디스플레이 주식회사 | 유기발광 표시 장치 |
| KR20180062108A (ko) * | 2016-11-30 | 2018-06-08 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
-
2018
- 2018-12-31 KR KR1020180173981A patent/KR102651246B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003157029A (ja) * | 2001-09-06 | 2003-05-30 | Sharp Corp | 表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200082920A (ko) | 2020-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111326670B (zh) | 显示面板 | |
| US10756288B2 (en) | Organic light emitting display panel and organic light emitting display device including the same | |
| KR102075741B1 (ko) | 표시패널 | |
| KR102651246B1 (ko) | 표시패널 및 이를 포함하는 표시장치 | |
| KR20170023300A (ko) | 투명표시패널 및 이를 포함하는 투명표시장치 | |
| US11778868B2 (en) | Organic light emitting display panel and organic light emitting display device including the same | |
| US11711941B2 (en) | Organic light emitting display panel and organic light emitting display device including the same | |
| US11758769B2 (en) | Organic light emitting display panel having improved light efficiency and organic light emitting display device including the same | |
| US20230380221A1 (en) | Organic Light Emitting Display Panel and Organic Light Emitting Display Device Including the Same | |
| CN107026188B (zh) | 滤色器基板以及具有滤色器基板的显示装置 | |
| US20230232688A1 (en) | Display Device | |
| US20220199938A1 (en) | Display panel and electroluminescent display device including the same | |
| EP4207977A1 (en) | Organic light emitting display device and organic light emitting display panel | |
| EP4203653A1 (en) | Display device | |
| US20210202645A1 (en) | Light Emitting Display Device | |
| GB2621247A (en) | Touch display device | |
| KR20230103660A (ko) | 표시 장치 및 이의 제조방법 | |
| KR20230071401A (ko) | 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치 | |
| CN117519504A (zh) | 触摸显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |