KR102648985B1 - 전자 장치, 측정 장치, 측정 시스템 및 전자 장치의 제조 방법 - Google Patents
전자 장치, 측정 장치, 측정 시스템 및 전자 장치의 제조 방법 Download PDFInfo
- Publication number
- KR102648985B1 KR102648985B1 KR1020220026661A KR20220026661A KR102648985B1 KR 102648985 B1 KR102648985 B1 KR 102648985B1 KR 1020220026661 A KR1020220026661 A KR 1020220026661A KR 20220026661 A KR20220026661 A KR 20220026661A KR 102648985 B1 KR102648985 B1 KR 102648985B1
- Authority
- KR
- South Korea
- Prior art keywords
- electronic device
- electrodes
- encapsulation layer
- mold
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000005538 encapsulation Methods 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 229920000642 polymer Polymers 0.000 claims abstract description 40
- 239000004020 conductor Substances 0.000 claims abstract description 33
- 229920001971 elastomer Polymers 0.000 claims abstract description 28
- 239000000806 elastomer Substances 0.000 claims abstract description 28
- 238000007789 sealing Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 14
- 238000005259 measurement Methods 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 8
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 8
- 229910017727 AgNi Inorganic materials 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 4
- -1 polydimethylsiloxane Polymers 0.000 claims description 4
- 239000002105 nanoparticle Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 13
- 239000002184 metal Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000002209 hydrophobic effect Effects 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229920005839 ecoflex® Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- PISDRBMXQBSCIP-UHFFFAOYSA-N trichloro(3,3,4,4,5,5,6,6,7,7,8,8,8-tridecafluorooctyl)silane Chemical compound FC(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)CC[Si](Cl)(Cl)Cl PISDRBMXQBSCIP-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 241001465754 Metazoa Species 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000002082 metal nanoparticle Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
- H01L24/64—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
- H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
- H01L24/70—Structure, shape, material or disposition of the connectors after the connecting process of a plurality of connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1425—Converter
- H01L2924/14253—Digital-to-analog converter [DAC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명에 따르면, 전자 장치 제조 방법은 접합부들 및 상기 접합부들 사이의 바디부를 포함하는 전자 소자를 준비하는 것; 제1 탄성 중합체를 포함하는 밀봉 용액을 상기 전자 소자 상에 제공하여, 상기 바디부를 덮는 봉지층을 형성하는 것; 상면 상에 하부 전극들을 갖는 제1 기판을 준비하는 것; 상기 접합부들이 상기 하부 전극들과 수직적으로 이격되도록 상기 전자 소자 및 상기 봉지층을 상기 제1 기판 상에 배치하는 것; 전극 용액을 상기 하부 전극들 및 상기 접합부들 사이에 주입하여, 예비 전극들을 형성하는 것, 상기 전극 용액은 제2 탄성 중합체 및 전도성 물질들을 포함하고; 및 상기 예비 전극들로부터 소자 전극들을 형성하는 것을 포함하되, 상기 소자 전극들을 형성하는 것은: 상기 전도성 물질들을 일 방향으로 정렬시키는 것; 및 상기 제2 탄성 중합체를 경화시키는 것을 포함하고, 상기 접합부들은 상기 소자 전극들을 통해 상기 하부 전극들과 전기적으로 연결될 수 있다.
Description
본 발명은 전자 장치, 보다 구체적으로 정렬된 전도성 입자들을 포함하는 전자 장치에 관한 것이다.
컴퓨팅 기술이 발전함에 따라 휴대기기의 성능과 기능이 비약적으로 발전하였다. 유비쿼터스 컴퓨팅 개념이 정립된 이후로 언제 어디서나 컴퓨팅 환경을 사용하려는 노력이 진행되면서 개인이 가지고 다니는 개인용 휴대기기의 중요성이 증대되고 있다. 이러한 노력의 일환으로 개인이 스마트폰과 같은 디지털 기기를 의복, 시계, 또는 목걸이 등과 같은 일상용품에 적용하려는 시도들이 진행되고 있다. 그러나, 일반적으로 전자 소자들은 단단하고, 낮은 유연성을 가질 수 있다. 이에 따라, 굽힘 또는 늘림 등과 같이 외력에 의해 전자 소자들이 손상되는 문제가 제기되었다.
본 발명이 해결하고자 하는 과제는 유연하고 신축성 있는 강한 접합을 갖는 전자 장치를 제공하는 데에 있다.
본 발명이 해결하고자 하는 과제는 외력에 의해 손상되지 않는 전자 장치를 제공하는 것에 있다.
본 발명은 전자 장치, 측정 장치, 측정 시스템, 및 전자 장치의 제조 방법 에 관한 것이다. 본 발명의 전자 장치 제조 방법은 서로 연결된 제1 리세스 및 제2 리세스를 갖는 제1 몰드를 준비하는 것; 전자 소자를 상기 제1 몰드의 상기 제1 리세스 내에 배치하는 것, 상기 전자 소자는 접합부들 및 상기 접합부들 사이의 바디부를 포함하고; 밀봉 용액을 상기 제1 몰드의 상기 제2 리세스 내에 주입하여, 상기 전자 소자의 상기 바디부를 덮는 봉지층을 형성하는 것, 상기 봉지층은 상기 전자 소자의 상기 접합부들을 노출시키고; 상기 제1 몰드를 상기 전자 소자 및 상기 봉지층으로부터 분리시키는 것; 제1 기판을 준비하고 상면 상에 하부전극들을 위치하는 것; 상기 접합부들이 상기 하부 전극들과 수직적으로 이격되도록 상기 전자 소자 및 상기 봉지층을 상기 제1 기판 상에 배치하는 것; 제2 몰드를 상기 제1 기판 상에 배치하는 것, 상기 제1 몰드와 상기 봉지층의 양 측벽들 사이에 전극 홀들이 형성되어, 상기 접합부들 및 상기 하부 전극을 노출시키고; 전극 용액을 상기 전극 홀들 내에 주입하여, 상기 전자 소자의 상기 접합부들 및 상기 하부 전극들을 덮는 예비 전극들을 형성하는 것, 상기 전극 용액은 전도성 물질 및 탄성 중합체를 포함하고; 상기 예비 전극들에 자기장을 인가하여, 전도성 물질들을 일 방향으로 정렬시키는 것; 및 상기 예비 전극들을 열처리하여, 소자 전극들을 형성하는 것을 포함하되, 상기 접합부들은 상기 소자 전극들을 통해 상기 하부 전극들과 전기적으로 연결될 수 있다.
실시예에 따르면, 상기 탄성 중합체는 제2 탄성 중합체를 포함하고, 상기 밀봉 용액은 제1 탄성 중합체를 포함하고, 상기 제2 탄성 중합체는 상기 제1 탄성 중합체와 동일한 물질을 포함할 수 있다.
실시예에 따르면, 상기 예비 전극들을 열처리하는 것은 상기 제2 탄성 중합체를 경화시키는 것을 포함할 수 있다.
실시예에 따르면, 상기 봉지층을 형성하는 것은 열처리에 의해 상기 제1 탄성 중합체를 경화시키는 것을 포함할 수 있다.
실시예에 따르면, 상기 제1 몰드는 제1 버퍼층을 더 포함하고, 상기 제1 버퍼층은 상기 제1 리세스 및 상기 제2 리세스 상에 제공되고, 상기 제2 몰드는 제2 버퍼층을 더 포함하고, 상기 제2 버퍼층은 상기 제2 몰드의 내측벽들을 덮을 수 있다.
실시예에 따르면, 상기 봉지층 및 상기 제2 몰드 상에 제2 기판을 배치하는 것을 더 포함하고, 상기 제2 기판을 배치하는 것은 상기 자기장을 인가하는 것 이전에 수행될 수 있다.
본 발명의 전자 장치 제조 방법은 접합부들 및 상기 접합부들 사이의 바디부를 포함하는 전자 소자를 준비하는 것; 제1 탄성 중합체를 포함하는 밀봉 용액을 상기 전자 소자 상에 제공하여, 상기 바디부를 덮는 봉지층을 형성하는 것; 상면 상에 하부 전극들을 갖는 제1 기판을 준비하는 것; 상기 접합부들이 상기 하부 전극들과 수직적으로 이격되도록 상기 전자 소자 및 상기 봉지층을 상기 제1 기판 상에 배치하는 것; 전극 용액을 상기 하부 전극들 및 상기 접합부들 사이에 주입하여, 예비 전극들을 형성하는 것, 상기 전극 용액은 제2 탄성 중합체 및 전도성 물질들을 포함하고; 및 상기 예비 전극들로부터 소자 전극들을 형성하는 것을 포함하되, 상기 소자 전극들을 형성하는 것은: 상기 전도성 물질들을 일 방향으로 정렬시키는 것; 및 상기 제2 탄성 중합체를 경화시키는 것을 포함하고, 상기 접합부들은 상기 소자 전극들을 통해 상기 하부 전극들과 전기적으로 연결될 수 있다.
실시예에 따르면, 상기 전도성 물질들을 일 방향으로 정렬시키는 것은 하부 자석들 및 상부 자석들을 상기 예비 전극들의 하면들 및 상면들 상에 각각 배치하는 것을 포함할 수 있다.
실시예에 따르면, 상기 제2 탄성 중합체를 경화시키는 것은 상기 전도성 물질들을 일 방향으로 정렬시키는 것 이후에 수행될 수 있다.
실시예에 따르면, 상기 제2 탄성 중합체는 상기 제1 탄성 중합체와 동일한 물질을 포함하고, 상기 전도성 물질들은 AgFe 및/또는 AgNi를 포함할 수 있다.
본 발명의 전자 장치는 접합부들 및 상기 접합부들 사이의 바디부를 포함하는 전자 소자; 상기 전자 소자의 상기 바디부를 덮되, 상기 접합부들을 노출시키는 봉지층; 상기 접합부들과 수직적으로 이격된 하부 전극들; 및 상기 봉지층의 상기 양 측벽들을 덮고, 상기 하부 전극들 및 상기 접합부들과 접속하는 소자 전극들을 포함하고, 상기 소자 전극들 각각은 탄성 중합체 및 상기 탄성 중합체 내의 전도성 입자들을 포함하되, 상기 전도성 입자들은 일 방향으로 정렬될 수 있다.
실시예에 따르면, 상기 일 방향은 상기 봉지층의 바닥면에 대해 수직한 방향일 수 있다.
실시예에 따르면, 상기 접합부들은 상기 소자 전극들을 통해 상기 하부 전극들과 전기적으로 연결될 수 있다.
실시예에 따르면, 상기 탄성 중합체는 제2 탄성 중합체이고, 상기 봉지층은 제1 탄성 중합체를 포함하고, 상기 제2 탄성 중합체는 상기 제1 탄성 중합체와 동일한 물질일 수 있다.
실시예에 따르면, 상기 전도성 물질은 AgFe 및/또는 AgNi를 포함하고, 상기 전도성 물질은 나노 입자 형태일 수 있다.
실시예에 따르면, 상기 봉지층은 상기 바디부의 상면, 하면, 및 측벽들을 덮을 수 있다.
실시예에 따르면, 상기 탄성 중합체는 폴리디메틸실록산(PDMS) 및 실리콘계 물질을 포함할 수 있다.
본 발명에 따르면, 측정 장치는 기판; 및 상기 기판 상에 실장되고, 실시예에 따른 상기 전자 장치를 포함할 수 있다.
본 발명에 따르면, 측정 시스템 기판 및 상기 기판 상에 실장되고 실시예에 따른 상기 전자 장치를 포함하는 측정 장치; 상기 측정 장치에 전기적으로 연결된 신호 입력부; 상기 신호 입력부에 입력된 아날로그 신호를 디지털 신호로 변환하는 컨버터; 및 상기 변환된 디지털 신호를 다른 전자 장치로 전송하는 통신부를 포함할 수 있다.
본 발명에 따르면, 소자 전극들은 전도성 물질들을 포함하고, 전도성 물질들은 일 방향으로 정렬될 수 있다. 이에 따라, 전자 소자의 접합부들은 소자 전극들을 통해 하부 전극들과 접속할 수 있다.
소자 전극들은 탄성 중합체를 포함하므로, 신축성 있고 유연할 수 있다. 이에 따라, 외력이 전자 장치에 가해지더라도, 소자 전극들이 전자 소자의 접합부들 및 하부 전극들과 안정적으로 접합될 수 있다. 전자 장치는 신축성 있고 유연하여, 다양한 대상체에 부착될 수 있다.
도 1은 실시예들에 따른 전자 소자를 설명하기 위한 도면이다.
도 2a, 도 3a, 도 4a, 도 5a, 도 6a, 도 7a, 도 8a, 도 9a, 및 도 10a는 실시예들에 따른 전자 장치의 제조 방법을 설명하기 위한 평면도들이다
도 2b, 도 3b, 도 4b, 도 5b, 도 6b, 도 7b, 도 8b, 도 9b, 및 도 10b는 각각 도 2a, 도 3a, 도 4a, 도 5a, 도 6a, 도 7a, 도 8a, 도 9a, 및 도 10a의 A-B선을 따라 자른 단면들이다.
도 2c는 실시예들에 따른 제1 몰드를 도시한 사시도이다.
도 2d는 도 2c의 평면도이다.
도 2e는 도 2c의 측면도이다.
도 2f는 도 2c의 정면도이다.
도 2g는 다른 실시예에 따른 제1 몰드를 설명하기 위한 도면이다.
도 5c는 실시예들에 따른 제2 몰드를 도시한 사시도이다.
도 5d는 도 5c의 평면도이다.
도 5e는 도 5c의 측면도이다.
도 5f는 도 5c의 정면도이다.
도 6c는 다른 실시예에 따른 제2 몰드 및 그 배치 공정을 설명하기 위한 도면이다.
도 7c는 실시예들에 따른 제2 몰드 내의 전자 소자를 도시한 사시도이다.
도 7d는 도 7c의 평면도이다.
도 7e는 도 7c의 측면도이다.
도 7f는 도 7c의 정면도이다.
도 9c는 실시예들에 따른 자기장 인가를 설명하기 위한 사시도이다.
도 9d는 도 9c의 평면도이다.
도 9e는 도 9c의 측면도이다.
도 9f는 도 9c의 정면도이다.
도 11은 실시예들에 따른 측정 장치를 설명하기 위한 단면도이다.
도 12는 실시예들에 따른 측정 시스템를 설명하기 위한 단면도이다.
도 2a, 도 3a, 도 4a, 도 5a, 도 6a, 도 7a, 도 8a, 도 9a, 및 도 10a는 실시예들에 따른 전자 장치의 제조 방법을 설명하기 위한 평면도들이다
도 2b, 도 3b, 도 4b, 도 5b, 도 6b, 도 7b, 도 8b, 도 9b, 및 도 10b는 각각 도 2a, 도 3a, 도 4a, 도 5a, 도 6a, 도 7a, 도 8a, 도 9a, 및 도 10a의 A-B선을 따라 자른 단면들이다.
도 2c는 실시예들에 따른 제1 몰드를 도시한 사시도이다.
도 2d는 도 2c의 평면도이다.
도 2e는 도 2c의 측면도이다.
도 2f는 도 2c의 정면도이다.
도 2g는 다른 실시예에 따른 제1 몰드를 설명하기 위한 도면이다.
도 5c는 실시예들에 따른 제2 몰드를 도시한 사시도이다.
도 5d는 도 5c의 평면도이다.
도 5e는 도 5c의 측면도이다.
도 5f는 도 5c의 정면도이다.
도 6c는 다른 실시예에 따른 제2 몰드 및 그 배치 공정을 설명하기 위한 도면이다.
도 7c는 실시예들에 따른 제2 몰드 내의 전자 소자를 도시한 사시도이다.
도 7d는 도 7c의 평면도이다.
도 7e는 도 7c의 측면도이다.
도 7f는 도 7c의 정면도이다.
도 9c는 실시예들에 따른 자기장 인가를 설명하기 위한 사시도이다.
도 9d는 도 9c의 평면도이다.
도 9e는 도 9c의 측면도이다.
도 9f는 도 9c의 정면도이다.
도 11은 실시예들에 따른 측정 장치를 설명하기 위한 단면도이다.
도 12는 실시예들에 따른 측정 시스템를 설명하기 위한 단면도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 당해 기술분야에서 통상의 기술을 가진 자는 본 발명의 개념이 어떤 적합한 환경에서 수행될 수 있다는 것을 이해할 것이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3 의 막(또는 층)이 개재될 수도 있다.
본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에의 제1막질로 언급된 막질이 다른 실시 예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
본 명세서에서, 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 이하, 본 발명의 개념에 따른 전자 소자를 설명한다.
도 1은 실시예들에 따른 전자 소자를 설명하기 위한 도면이다.
도 1을 참조하면, 전자 소자(210)가 준비될 수 있다. 전자 소자(210)는 유연 소자일 수 있다. 즉, 전자 소자(210)는 신축성 있고 유연할 수 있다. 전자 소자(210)는 접합부들(212) 및 바디부(211)를 포함할 수 있다. 바디부(211)는 접합부들(212) 사이에 제공되며, 접합부들(212)과 연결될 수 있다. 접합부들(212)은 전자 소자(210)의 양단들에 해당할 수 있다. 접합부들(212)은 도전 물질을 포함할 수 있다. 예를 들어, 접합부들(212)은 금속, 전도성 폴리머, 및 탄소 물질을 포함할 수 있다. 다른 예로, 접합부들(212)은 금속 또는 탄소가 포함된 탄성 중합체일 수 있다. 이 때, 금속 또는 탄소는 파티클 또는 튜브 형태일 수 있다. 접합부들(212) 각각은 전기적 신호를 발생시키거나 또는 전기적 신호를 측정할 수 있다.
이하, 실시예들에 따른 전자 장치의 제조 방법을 설명한다. 도 2a 내지 도 10a는 실시예들에 따른 전자 장치의 제조 방법을 설명하기 위한 평면도들이다 도 2b 내지 도 10b는 각각 도 2a 내지 도 10a의 A-B선을 따라 자른 단면들이다. 도 2c는 실시예들에 따른 제1 몰드를 도시한 사시도이다. 도 2d는 도 2c의 평면도이다. 도 2e는 도 2c의 측면도이다. 도 2f는 도 2c의 정면도이다. 도 5c는 실시예들에 따른 제2 몰드를 도시한 사시도이다. 도 5d는 도 5c의 평면도이다. 도 5e는 도 5c의 측면도이다. 도 5f는 도 5c의 정면도이다. 도 7c는 실시예들에 따른 제2 몰드 내의 전자 소자를 도시한 사시도이다. 도 7d는 도 7c의 평면도이다. 도 7e는 도 7c의 측면도이다. 도 7f는 도 7c의 정면도이다. 도 9c는 실시예들에 따른 자기장 인가를 설명하기 위한 사시도이다. 도 9d는 도 9c의 평면도이다. 도 9e는 도 9c의 측면도이다. 도 9f는 도 9c의 정면도이다. .
도 2a 내지 도 2f를 참조하면, 제1 몰드(100)가 준비될 수 있다. 제1 몰드(100)는 내부에 제1 리세스(101) 및 제2 리세스(102)를 가질 수 있다. 제1 리세스(101) 및 제2 리세스(102)는 제1 몰드(100)의 상면 상에 형성될 수 있다. 제1 리세스(101) 및 제2 리세스(102)의 바닥면들은 제1 몰드(100)의 내에 제공될 수 있다. 제1 리세스(101)는 제2 리세스(102)와 연결될 수 있다. 제1 리세스(101)의 바닥면은 제2 리세스(102)의 바닥면보다 더 높은 레벨에 제공될 수 있다. 제1 리세스(101)의 너비는 제2 리세스(102)의 너비보다 더 클 수 있다. 제1 리세스(101)의 길이는 제2 리세스(102)의 길이보다 더 작을 수 있다. 본 명세서에서 어떤 구성 요소의 길이는 평면적 관점에서 너비와 실질적으로 수직한 방향에서 측정될 수 있다. 제1 리세스(101)는 도 1a 및 도 1b에서 설명한 전자 소자(210)를 배치하기 위한 영역일 수 있다. 제2 리세스(102)는 도 3a 및 도 3b에서 후술할 봉지층(270)의 형성을 위한 부분일 수 있다. 제1 몰드(100)는 예를 들어, 금속, 플라스틱, 유리, 및/또는 내열성 실리콘을 포함할 수 있다.
도 2g는 다른 실시예에 따른 제1 몰드를 설명하기 위한 도면으로, 도 2a의 A-B선을 따라 자른 단면에 대응된다.
도 2c를 참조하면, 제1 몰드(100)는 제1 버퍼층(105)을 더 포함할 수 있다. 제1 버퍼층(105)은 제1 몰드(100)의 내면들을 덮을 수 있다. 예를 들어, 제1 버퍼층(105)은 제1 리세스(101) 및 제2 리세스(102)를 덮을 수 있다. 제1 버퍼층(105)은 소수성 물질을 포함할 수 있다. 상기 소수성 물질은 예를 들어, 탄소수 5 내지 15의 플루오르화 알킬 할로겐 실란을 포함할 수 있다. 구체적으로, 소수성 물질은 (Tridecafluoro-1,1,2,2-Tetrahydrooctyl)-1-Trichlorosilane(FOTS) 또는 1H,1H,2H,2H-perfluorooctyltrichlorosilane를 포함할 수 있다. 제1 버퍼층(105)을 형성하는 것은 데시케이터 내에서 상기 소수성 물질을 제1 리세스(101) 및 제2 리세스(102) 상에 기상 증착하는 것을 포함할 수 있다. 상기 기상 증착은 진공 상태에서 10 분 내지 20분 동안 수행될 수 있다.
도 3a 및 도 3b를 참조하면, 전자 소자(210)가 제1 몰드(100) 내에 배치될 수 있다. 제1 몰드(100)는 도 2a 및 도 2b의 예들에서 설명한 바와 실질적으로 동일할 수 있다. 예를 들어, 전자 소자(210)는 제1 몰드(100)의 제1 리세스(101) 내에 제공될 수 있다. 전자 소자(210)의 너비 및 길이는 제1 리세스(101)의 너비 및 길이와 실질적으로 동일하거나 더 작을 수 있다. 도시된 바와 달리, 전자 소자(210)는 도 2c의 제1 몰드(100) 내에 제공될 수 있다.
봉지층(270)이 제1 몰드(100)의 제2 리세스(102) 내에 형성될 수 있다. 봉지층(270)을 형성하는 것은 밀봉 용액을 제2 리세스(102) 내에 주입하여, 예비 봉지층을 형성하는 것 및 상기 예비 봉지층을 열처리하여 봉지층(270)을 형성하는 것을 포함할 수 있다. 밀봉 용액은 전자 소자(210)의 바디부(211) 상에 제공될 수 있다. 상기 밀봉 용액은 엘라스토머 용액일 수 있다. 엘라스토머 용액은 제1 탄성 중합체를 포함할 수 있다. 제1 탄성 중합체는 폴리디메틸실록산(PDMS) 및 실리콘계 물질을 포함할 수 있다. 실리콘계 물질은 예를 들어, 에코플랙스(ecoflex)를 포함할 수 있다. 상기 열처리에 의해 예비 봉지층 내의 제1 탄성 중합체가 경화되어, 봉지층(270)을 형성할 수 있다. 상기 열처리는 예를 들어, 대략 120℃ 내지 150℃의 온도 조건에서 대략 1시간 동안 수행될 수 있다. 제1 몰드(100)는 내열성을 가지므로, 상기 열처리 공정에서 변형 또는 손상되지 않을 수 있다. 예비 용액은 제1 리세스(101) 내에 제공되지 않고, 봉지층(270)은 전자 소자(210)의 접합부들(212)을 덮지 않을 수 있다. 봉지층(270)은 제1 탄성 중합체를 포함하되, 전도성 물질을 포함하지 않을 수 있다.
셀프 배리어층(290)이 봉지층(270)의 상면 상에 더 형성될 수 있다. 이에 따라, 예비전극(230p)를 형성하기 위한 전극 용액이 봉지층(270)의 상면 상으로 넘쳐흐르지 않을 수 있다.
도 4a 및 도 4b를 참조하면, 제1 몰드(100)가 전자 소자(210) 및 봉지층(270)으로부터 분리될 수 있다. 제1 몰드(100)가 도 2g의 예에서 설명한 바와 같은 제1 버퍼층(105)을 더 포함하는 경우, 제1 버퍼층(105)에 의해 제1 몰드(100)가 전자 소자(210) 및 봉지층(270)으로부터 더욱 용이하게 분리될 수 있다..
도 5a 내지 도 5f를 참조하면, 제2 몰드(120)가 준비될 수 있다. 이 때, 제2 몰드(120)는 몰드 홀(121)을 가질 수 있다. 몰드 홀(121)은 제2 몰드(120)의 상면 및 하면을 관통할 수 있다. 몰드 홀(121)은 제2 몰드(120)의 내측벽들을 노출시킬 수 있다. 제2 몰드(120) 홀의 형상 및 크기는 도 4a 및 도 4b의 예에서 설명한 전자 소자(210) 및 봉지층(270)을 포함하는 구조체의 형상 및 크기와 대응될 수 있다. 예를 들어, 몰드 홀(121)의 너비는 전자 소자(210) 및 봉지층(270)을 포함하는 구조체의 너비와 동일하거나 더 클 수 있다. 몰드 홀(121)의 높이는 전자 소자(210) 및 봉지층(270)을 포함하는 구조체의 높이와 동일하거나 더 낮을 수 있다. 제2 몰드(120)는 예를 들어, 금속, 플라스틱, 유리, 및/또는 내열성 실리콘을 포함할 수 있다.
도 6a 및 도 6b를 참조하면, 제1 기판(310)이 준비될 수 있다. 제1 기판(310)은 임시 기판일 수 있다. 일 예로, 제1 기판(310)은 유기 기판일 수 있다. 제1 기판(310)은 임시 기판일 수 있다. 하부 전극(350)은 제1 기판(310)의 상면 상에 위치할 수 있다. 하부 전극(350)은 금속, 인쇄회로기판(PCB) 또는 유연성 인쇄회로 기판(FPCB) 일 수 있다. 하부 전극들(350)은 서로 옆으로 이격될 수 있다. 하부 전극들(350)은 비교적 단단할 수 있다. 예를 들어, 하부 전극들(350)은 봉지층(270) 또는 전자 소자(210)의 접합부들(212) 보다 더 단단할 수 있다.
전자 소자(210) 및 봉지층(270)이 제1 기판(310) 상에 배치될 수 있다. 이 때, 전자 소자(210)의 접합부들(212)이 하부 전극들(350) 상에 제공되고, 하부 전극들(350)과 수직적으로 이격될 수 있다. 전자 소자(210) 및 봉지층(270)은 앞서 도 2a 내지 도 4b의 예에서 설명한 바와 같이 준비될 수 있다.
도 6a 및 도 6b를 참조하면, 제2 몰드(120)가 제1 기판(310)의 상면 상에 배치될 수 있다. 전자 소자(210) 및 봉지층(270)이 제2 몰드(120)의 몰드 홀(121) 내에 배치될 수 있다. 전자 소자(210) 및 봉지층(270)은 제2 몰드(120)의 내측벽들과 이격될 수 있다. 제2 몰드(120)의 배치에 의해 전극 홀들(191)이 형성될 수 있다. 전극 홀들(191)은 제2 몰드(120)의 내측벽들, 하부 전극들(350)의 상면, 및 봉지층(270)의 측벽들에 의해 둘러싸인 공간일 수 있다. 전자 소자(210)의 접합부들(212)은 전극 홀들(129)에 노출될 수 있다. 전극 홀들(129)은 몰드 홀(121)의 일부일 수 있다. 전극 홀들(129)은 빈 공간들일 수 있다.
도 6c는 다른 실시예에 따른 제2 몰드 및 그 배치 공정을 설명하기 위한 도면이다.
도 6c를 참조하면, 제2 몰드(120)는 제2 버퍼층(125)을 더 포함할 수 있다. 제2 버퍼층(125)은 제2 몰드(120)의 내측벽들을 덮을 수 있다. 제2 버퍼층(125)의 물질은 도 2g의 제1 버퍼층(105)의 예에서 설명한 물질들 중에서 적어도 하나를 포함할 수 있다. 제2 버퍼층(125)은 도 2g의 제1 버퍼층(105)의 예에서 설명한 바와 실질적으로 동일한 방법에 의해 형성될 수 있다. 이후, 도 6a 및 도 6b에서 설명한 바와 같이 제2 몰드(120)가 제1 기판(310) 상에 배치될 수 있다. 전자 소자(210) 및 봉지층(270)은 제2 몰드(120) 내에 제공될 수 있다. 전극 홀들(129)은 제2 버퍼층(125)을 노출시킬 수 있다.
이하의 설명들에서, 편의를 위해 제2 버퍼층(125)의 도시를 생략하나, 본 발명이 이에 제약되는 것은 아니다.
도 7a 및 도 7b를 참조하면, 전극 용액이 전극 홀들(129) 내에 제공되어, 예비 전극들(230P)을 형성할 수 있다. 전극 용액은 예를 들어, 전도성 물질 및 제2 탄성 중합체를 포함할 수 있다. 제2 탄성 중합체는 예를 들어, 폴리머 및 실리콘계 물질을 포함할 수 있다. 폴리머는 폴리디메틸실록산(PDMS) 및 에코플렉스(Ecoflex)를 포함할 수 있다. 일 예로, 제2 탄성 중합체는 제1 탄성 중합체와 동일한 물질을 포함할 수 있으나, 본 발명은 이에 제약되지 않는다. 제2 탄성 중합체는 절연 특성을 가질 수 있다. 전도성 물질은 제2 탄성 중합체 내에 제공될 수 있다. 예를 들어, 전도성 물질은 제2 탄성 중합체 내에 분산될 수 있다. 전도성 물질은 금속 나노 입자들을 포함할 수 있다. 예를 들어, 상기 전도성 물질에 포함된 금속은 AgFe 및/또는 AgNi을 포함할 수 있다. 예비 전극들(230P) 내의 전도성 물질들의 배열 방향들은 랜덤할 수 있으나, 이에 제약되지 않는다. 예비 전극들(230P)은 전극 홀들(129)을 채우며, 하부 전극들(350) 및 접합부들(212)과 접촉할 수 있다. 예비 전극들(230P)은 제2 몰드(120)의 내측벽들 및 봉지층(270)의 측벽들을 덮을 수 있다. 도시된 바와 달리, 예비 전극들(230P)의 외측벽들은 접합부들(212)의 외측벽들과 수직적으로 정렬될 수 있다.
셀프 배리어층(290)이 봉지층(270)으로부터 제거될 수 있다.
도 8a 및 도 8b를 참조하면, 제2 기판(320)이 제2 몰드(120), 봉지층(270), 및 예비 전극들(230P) 상에 제공될 수 있다. 제2 기판(320)은 예를 들어, 유리기판일 수 있다. 제2 기판(320)은 임시 기판일 수 있다.
도시된 바와 달리, 예비 전극들(230P)의 형성 공정 이전에, 제2 기판(320)이 제2 몰드(120)의 상면 및 봉지층(270)의 상면 상에 제공될 수 있다. 이후, 전극 용액이 전극 홀들(129) 내에 주입되어, 예비 전극들(230P)을 형성할 수 있다.
도 9a 내지 도 9f를 참조하면, 자기장이 예비 전극들(230P)에 인가될 수 있다. 자기장을 인가하는 것은 상부 자석들(420) 및 하부 전극들(420)을 사용하여 수행될 수 있다.
상부 자석들(420)이 제2 기판(320)의 상면 상에 제공될 수 있다. 상부 자석들(420)은 예비 전극들(230P)의 상면들 상에 각각 배치될 수 있다. 예를 들어, 상부 자석들(420)은 예비 전극들(230P)과 평면적 관점에서 오버랩되고, 수직적으로 이격 배치될 수 있다.
하부 자석들(410)이 제1 기판(310)의 하면 상에 제공될 수 있다. 하부 자석들(410)은 예비 전극들(230P)의 하면들 상에 각각 배치될 수 있다. 예를 들어, 하부 자석들(410)은 예비 전극들(230P)과 평면적 관점에서 오버랩되고, 수직적으로 이격 배치될 수 있다.
하부 자석들(410) 및 상부 자석들(420)에 의해 예비 전극들(230P) 내의 전도성 그룹들이 형성될 수 있다. 즉, 자기장에 의해 전도성 물질들이 모인 전도성 그룹들을 형성할 수 있다. 전도성 그룹들 각각은 전도성 물질들을 포함할 수 있다. 전도성 그룹들의 정렬은 자성 정렬일 수 있다. 전도성 그룹들이 정렬된 방향은 서로 동일할 수 있다. 전도성 그룹들 각각은 일 방향과 나란하게 정렬될 수 있다. 또한 전도성 물질들 각각은 일 방향과 나란하게 정렬될 수 있다. 상기 일 방향은 수직 방향일 수 있다. 상기 일 방향은 하부 자석들(410)의 상면들 및 상부 자석들(420)의 하면들과 실질적으로 수직할 수 있다. 상기 일 방향은 봉지층(270)의 바닥면에 수직한 방향과 나란할 수 있다.
예비 전극들(230P)의 열처리 공정이 수행되어, 소자 전극들(230)을 형성할 수 있다. 상기 열처리 공정은 대략 120℃ 내지 150℃의 온도 조건에서 수행될 수 있다. 열처리 공정은 약 1시간 정도 수행될 수 있다. 상기 열처리 공정의 결과, 제2 탄성 중합체가 경화될 수 있다. 이에 따라, 전도성 그룹들의 배열이 일 고정될 수 있다. 예를 들어, 전도성 그룹들이 일 방향(예를 들어, 수직 방향)과 평행할 수 있다. 이에 따라, 소자 전극들(230)은 전도성을 가질 수 있다. 소자 전극들(230) 내의 전도성 물질들은 수직 방향의 전기적 통로로 기능할 수 있다. 소자 전극들(230) 내의 전도성 물질들의 함량비는 30wt%~70wt%일 수 있으나, 이에 제약되지 않는다.
제2 탄성 중합체가 경화되므로, 소자 전극들(230)은 전자 소자(210)의 접합부들(212) 및 하부 전극들(350)에 단단하고 안정적으로 결합될 수 있다. 예를 들어, 소자 전극들(230) 및 접합부들(212) 사이의 결합력은 비교적 강할 수 있다. 소자 전극들(230) 및 하부 전극들 (350) 사이의 결합력은 비교적 강할 수 있다. 전자 소자(210)의 접합부들(212)이 소자 전극들(230)을 통해 하부 전극들(350)에 접속할 수 있다. 제2 탄성 중합체가 봉지층(270) 내의 제1 탄성 중합체와 동일한 물질을 포함하는 경우, 소자 전극들(230)은 봉지층(270)에 더욱 강하게 결합될 수 있다.
제2 몰드(120)는 내열성을 가지므로, 상기 열처리 공정에서 변형 또는 손상되지 않을 수 있다.
지금까지 설명한 예들에 의해 전자 장치(1)가 제조될 수 있다. 전자 장치(1)는 하부 전극들(350), 전자 소자(210), 소자 전극들(230), 및 봉지층(270)을 포함할 수 있다. 봉지층(270)은 전자 소자(210)의 바디부(211)를 덮되, 전자 소자(210)의 접합부들(212)을 덮지 않을 수 있다. 즉, 전자 소자(210)의 바디부(211)는 봉지층(270)에 의해 임베딩될 수 있다. 소자 전극들(230)은 전자 소자(210)의 접합부들(212)을 덮을 수 있다. 소자 전극들(230)은 전자 소자(210)의 접합부들(212) 및 하부 전극들(350)과 물리적으로 연결될 수 있다. 전자 소자(210)의 접합부들(212) 및 하부 전극들(350)과 전기적으로 연결될 수 있다.
도 10a 및 도 10b를 참조하면, 제1 기판(310), 제2 몰드(120), 및 제2 기판(320)이 제거될 수 있다. 예를 들어, 제1 기판(310), 제2 몰드(120), 및 제2 기판(320)이 전자 장치(1)로부터 분리될 수 있다. 제2 몰드(120)가 도 6c의 예에서 설명한 바와 같이 제2 버퍼층(125)을 더 포함하는 경우, 제2 버퍼층(125)에 의해 제2 몰드(120)가 전자 소자(210) 및 소자 전극들(230)로부터 더욱 용이하게 분리될 수 있다. 따라서, 제2 몰드(120)의 분리 과정에서 전자 소자(210) 및 소자 전극들(230)의 손상이 방지될 수 있다.
지금까지 설명한 예들에 의해 전자 장치(1)의 제조가 완성될 수 있다. 전자 장치(1)는 외력에 의해 손상되지 않을 수 있다. 상기 외력은 인장력을 포함할 수 있다. 예를 들어, 전자 장치(1)에 외력이 가해지더라도, 전자 장치(1)의 길이, 너비, 및/또는 형상이 변형되어 전자 장치(1)가 손상되지 않을 수 있다. 전자 장치(1)에 외력이 가해지더라도, 소자 전극들(230) 및 전자 소자(210)의 접합부들(212) 사이의 접합 및 소자 전극들(230) 및 하부 전극들(350) 사이의 접합이 안정적으로 유지될 수 있다.
도 11은 실시예들에 따른 측정 장치를 설명하기 위한 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 11을 참조하면, 측정 장치(10)는 기판(500) 및 전자 장치(1)를 포함할 수 있다. 전자 장치(1)가 기판(500) 상에 실장될 수 있다. 일 예로, 기판(500)은 인쇄회로기판(PCB) 또는 연성인쇄회로기판(FPCB)일 수 있다. 도시되지 않았으나, 기판(500)은 상면 상에 도전 전극들을 포함할 수 있다. 전자 장치(1)의 하부 전극들(350)이 도전 전극들과 접속할 수 있다. 전자 장치(1)는 앞서 도 2a 내지 도 10b의 예들에서 설명한 바와 같이 제조될 수 있다. 측정 장치(10)를 형성하는 것은 전자 장치(1)를 기판(500) 상에 실장하는 것을 포함할 수 있다.
측정 장치(10)는 액추에이터에 부착될 수 있다. 또는 측정 장치(10)는 대상체의 피부 또는 관절에 부착될 수 있다. 대상체는 인간 또는 동물과 같은 생명체를 포함할 수 있으나, 이에 제약되지 않는다. 상기 측정 장치(10)는 대상체의 생체 신호 또는 대상체로부터 출력된 신호를 측정할 수 있다. 측정 장치(10)는 외력에 의해 형상 또는 크기가 변경될 수 있으므로, 측정 장치(10)가 대상체의 움직임에 의해 손상되지 않을 수 있다. 다른 예로, 측정 장치(10)는 로봇, 철도, 건물, 및/또는 다리 등에 부착될 수 있다.
도 12는 실시예들에 따른 측정 시스템를 설명하기 위한 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 12를 참조하면, 측정 시스템(1000)은 측정 장치(10) 및 정보 처리부(20)를 포함할 수 있다. 측정 장치(10)는 도 11의 예에서 설명한 바와 실질적으로 동일할 수 있다. 정보 처리부(20)는 측정 장치(10)에서 측정된 신호를 수집할 수 있다. 정보 처리부(20)는 수집된 신호를 기반으로 데이터를 처리하여 대상체에 관한 진단 결과를 출력할 수 있다.
정보 처리부(20)는 신호 입력부(21), 컨버터(22), 및 통신부(23)를 포함할 수 있다. 신호 입력부(21)는 측정 장치(10)에 전기적으로 연결될 수 있다. 예를 들어, 신호 입력부(21)는 도 11의 전자 소자(210)와 전기적으로 연결될 수 있다. 일 예로, 신호 입력부(21)는 도 11의 기판(500)을 통해 전자 소자(210)와 전기적으로 연결될 수 있다. 신호 입력부(21)는 전자 소자(210)로부터 전기 신호를 입력받을 수 있다.
컨버터(22)는 아날로그 디지털 컨버터일 수 있다. 신호 입력부(21)에 입력된 전기 신호는 아날로그 신호일 수 있다. 컨버터(22)는 상기 아날로그 신호를 디지털 신호로 변환할 수 있다. 통신부(23)는 변환된 디지털 신호를 다른 전자 장치로 전송할 수 있다.
일 예로, 상기 다른 전자 장치는 사용자의 컴퓨팅 디바이스일 수 있다. 상기 컴퓨팅 디바이스는 애플리케이션이 설치된 상태일 수 있다. 전자 시스탬은 상기 애플리케이션과 연동하여 데이터를 송수신할 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.
Claims (19)
- 서로 연결된 제1 리세스 및 제2 리세스를 갖는 제1 몰드를 준비하는 것;
전자 소자를 상기 제1 몰드의 상기 제1 리세스 내에 배치하는 것, 상기 전자 소자는 접합부들 및 상기 접합부들 사이의 바디부를 포함하고;
밀봉 용액을 상기 제1 몰드의 상기 제2 리세스 내에 주입하여, 상기 전자 소자의 상기 바디부를 덮는 봉지층을 형성하는 것, 상기 봉지층은 상기 전자 소자의 상기 접합부들을 노출시키고;
상기 제1 몰드를 상기 전자 소자 및 상기 봉지층으로부터 분리시키는 것;
상면 상에 하부 전극들을 포함하는 제1 기판을 준비하는 것;
상기 접합부들이 상기 하부 전극들과 수직적으로 이격되도록 상기 전자 소자 및 상기 봉지층을 상기 제1 기판 상에 배치하는 것;
제2 몰드를 상기 제1 기판 상에 배치하는 것, 상기 제1 몰드와 상기 봉지층의 양 측벽들 사이에 전극 홀들이 형성되어, 상기 접합부들 및 상기 하부 전극을 노출시키고;
전극 용액을 상기 전극 홀들 내에 주입하여, 상기 전자 소자의 상기 접합부들 및 상기 하부 전극들을 덮는 예비 전극들을 형성하는 것, 상기 전극 용액은 전도성 물질 및 탄성 중합체를 포함하고;
상기 예비 전극들에 자기장을 인가하여, 전도성 물질들을 일 방향으로 정렬시키는 것; 및
상기 예비 전극들을 열처리하여, 소자 전극들을 형성하는 것을 포함하되,
상기 접합부들은 상기 소자 전극들을 통해 상기 하부 전극들과 전기적으로 연결되는 전자 장치 제조 방법. - 제1 항에 있어서,
상기 탄성 중합체는 제2 탄성 중합체를 포함하고,
상기 밀봉 용액은 제1 탄성 중합체를 포함하고,
상기 제2 탄성 중합체는 상기 제1 탄성 중합체와 동일한 물질을 포함하는 전자 장치 제조 방법. - 제2 항에 있어서,
상기 예비 전극들을 열처리하는 것은 상기 제2 탄성 중합체를 경화시키는 것을 포함하는 전자 장치 제조 방법. - 제2 항에 있어서,
상기 봉지층을 형성하는 것은 열처리에 의해 상기 제1 탄성 중합체를 경화시키는 것을 포함하는 전자 장치 제조 방법. - 제1 항에 있어서,
상기 제1 몰드는 제1 버퍼층을 더 포함하고, 상기 제1 버퍼층은 상기 제1 리세스 및 상기 제2 리세스 상에 제공되고,
상기 제2 몰드는 제2 버퍼층을 더 포함하고, 상기 제2 버퍼층은 상기 제2 몰드의 내측벽들을 덮는 전자 장치 제조 방법. - 제1 항에 있어서,
상기 봉지층 및 상기 제2 몰드 상에 제2 기판을 배치하는 것을 더 포함하고,
상기 제2 기판을 배치하는 것은 상기 자기장을 인가하는 것 이전에 수행되는 전자 장치 제조 방법. - 접합부들 및 상기 접합부들 사이의 바디부를 포함하는 전자 소자를 준비하는 것;
제1 탄성 중합체를 포함하는 밀봉 용액을 상기 전자 소자 상에 제공하여, 상기 바디부를 덮는 봉지층을 형성하는 것;
상면 상에 하부 전극들을 갖는 제1 기판을 준비하는 것;
상기 접합부들이 상기 하부 전극들과 수직적으로 이격되도록 상기 전자 소자 및 상기 봉지층을 상기 제1 기판 상에 배치하는 것;
전극 용액을 상기 하부 전극들 및 상기 접합부들 사이에 주입하여, 예비 전극들을 형성하는 것, 상기 전극 용액은 제2 탄성 중합체 및 전도성 물질들을 포함하고; 및
상기 예비 전극들로부터 소자 전극들을 형성하는 것을 포함하되,
상기 소자 전극들을 형성하는 것은:
상기 전도성 물질들을 일 방향으로정렬시키는 것; 및
상기 제2 탄성 중합체를 경화시키는 것을 포함하고,
상기 접합부들은 상기 소자 전극들을 통해 상기 하부 전극들과 전기적으로 연결되는 전자 장치 제조 방법. - 제7 항에 있어서,
상기 전도성 물질들을 일 방향으로 정렬시키는 것은 하부 자석들 및 상부 자석들을 상기 예비 전극들의 하면들 및 상면들 상에 각각 배치하는 것을 포함하는 전자 장치 제조 방법. - 제7 항에 있어서,
상기 제2 탄성 중합체를 경화시키는 것은 상기 전도성 물질들을 일 방향으로 정렬시키는 것 이후에 수행되는 전자 장치 제조 방법. - 제7 항에 있어서,
상기 제2 탄성 중합체는 상기 제1 탄성 중합체와 동일한 물질을 포함하고,
상기 전도성 물질들은 AgFe 및/또는 AgNi를 포함하는 전자 장치 제조 방법. - 접합부들 및 상기 접합부들 사이의 바디부를 포함하는 전자 소자;
상기 전자 소자의 상기 바디부를 덮되, 상기 접합부들을 노출시키는 봉지층;
상기 접합부들과 수직적으로 이격된 하부 전극들; 및
상기 봉지층의 상기 양 측벽들을 덮고, 상기 하부 전극들 및 상기 접합부들과 접속하는 소자 전극들을 포함하고,
상기 소자 전극들 각각은 탄성 중합체 및 상기 탄성 중합체 내의 전도성 입자들을 포함하되,
상기 전도성 입자들은 일 방향으로 정렬된 전자 장치. - 제 11항에 있어서,
상기 일 방향은 상기 봉지층의 바닥면에 대해 수직한 방향인 전자 장치. - 제 11항에 있어서,
상기 접합부들은 상기 소자 전극들을 통해 상기 하부 전극들과 전기적으로 연결되는 전자 장치. - 제 11항에 있어서,
상기 탄성 중합체는 제2 탄성 중합체이고,
상기 봉지층은 제1 탄성 중합체를 포함하고,
상기 제2 탄성 중합체는 상기 제1 탄성 중합체와 동일한 물질인 전자 장치. - 제 11항에 있어서,
상기 전도성 입자는 AgFe 및/또는 AgNi를 포함하고,
상기 전도성 입자는 나노 입자 형태인 전자 장치. - 제 11항에 있어서,
상기 봉지층은 상기 바디부의 상면, 하면, 및 측벽들을 덮는 전자 장치. - 제 11항에 있어서,
상기 탄성 중합체는 폴리디메틸실록산(PDMS) 및 실리콘계 물질을 포함하는 전자 장치. - 기판; 및
상기 기판 상에 실장되고, 제 11항에 따른 상기 전자 장치를 포함하는 측정 장치. - 기판 및 상기 기판 상에 실장되고 제 11항에 따른 상기 전자 장치를 포함하는 측정 장치;
상기 측정 장치에 전기적으로 연결된 신호 입력부;
상기 신호 입력부에 입력된 아날로그 신호를 디지털 신호로 변환하는 컨버터; 및
상기 변환된 디지털 신호를 다른 전자 장치로 전송하는 통신부를 포함하는 측정 시스템.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220026661A KR102648985B1 (ko) | 2022-03-02 | 2022-03-02 | 전자 장치, 측정 장치, 측정 시스템 및 전자 장치의 제조 방법 |
| KR1020240034467A KR20240036547A (ko) | 2022-03-02 | 2024-03-12 | 전자 장치, 측정 장치, 측정 시스템, 및 전자 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220026661A KR102648985B1 (ko) | 2022-03-02 | 2022-03-02 | 전자 장치, 측정 장치, 측정 시스템 및 전자 장치의 제조 방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020240034467A Division KR20240036547A (ko) | 2022-03-02 | 2024-03-12 | 전자 장치, 측정 장치, 측정 시스템, 및 전자 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230129720A KR20230129720A (ko) | 2023-09-11 |
| KR102648985B1 true KR102648985B1 (ko) | 2024-03-19 |
Family
ID=88020295
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220026661A KR102648985B1 (ko) | 2022-03-02 | 2022-03-02 | 전자 장치, 측정 장치, 측정 시스템 및 전자 장치의 제조 방법 |
| KR1020240034467A KR20240036547A (ko) | 2022-03-02 | 2024-03-12 | 전자 장치, 측정 장치, 측정 시스템, 및 전자 장치의 제조 방법 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020240034467A KR20240036547A (ko) | 2022-03-02 | 2024-03-12 | 전자 장치, 측정 장치, 측정 시스템, 및 전자 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (2) | KR102648985B1 (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102782895B (zh) * | 2010-07-08 | 2015-11-25 | 欧司朗光电半导体有限公司 | 具有弹性电极的光电装置 |
| CN111566787A (zh) * | 2018-01-17 | 2020-08-21 | 思美定株式会社 | 安装体 |
| KR102311727B1 (ko) * | 2019-05-29 | 2021-10-13 | 서울대학교산학협력단 | 전자 장치 및 스탬핑과 자기장 정렬을 이용한 전자 소자의 전사 방법 |
-
2022
- 2022-03-02 KR KR1020220026661A patent/KR102648985B1/ko active IP Right Grant
-
2024
- 2024-03-12 KR KR1020240034467A patent/KR20240036547A/ko active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230129720A (ko) | 2023-09-11 |
| KR20240036547A (ko) | 2024-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hwang et al. | Stretchable anisotropic conductive film (S-ACF) for electrical interfacing in high-resolution stretchable circuits | |
| CN109935574B (zh) | 半导体模块和用于生产半导体模块的方法 | |
| US9983229B2 (en) | Test socket for testing semiconductor chip package and method of manufacturing the same | |
| US20080136013A1 (en) | Multilayer substrate and method of manufacturing the same | |
| US20140011390A1 (en) | Wiring body connection structure | |
| TWI266394B (en) | Semiconductor device and method of fabricating the same | |
| KR20220030949A (ko) | 이종 재료들 사이의 연속 인터커넥트들 | |
| JPH01503184A (ja) | 集積回路装置パッケージ | |
| KR101543628B1 (ko) | 플렉서블 전자기판 및 이의 제조방법 | |
| DE102015120745B4 (de) | Chip-Schutzumhüllung und -verfahren | |
| US9818014B2 (en) | Surface sensor | |
| JP3978905B2 (ja) | 異方導電性積層体およびその製法 | |
| CN109845412B (zh) | 将柔性电路连接到其他结构 | |
| TW200840150A (en) | Probe card including a plurality of connectors and method of bonding the connectors to a substrate of the probe card | |
| KR102648985B1 (ko) | 전자 장치, 측정 장치, 측정 시스템 및 전자 장치의 제조 방법 | |
| TWI265580B (en) | Anisotropically electroconductive adhesive film, method for the production thereof, and semiconductor devices | |
| US8093712B2 (en) | Monolithic molded flexible electronic assemblies without solder and methods for their manufacture | |
| JP3865019B2 (ja) | 異方導電性シートおよびその製造方法 | |
| US10932386B2 (en) | Electronic module and method for producing same | |
| CN208159004U (zh) | 部件安装基板 | |
| US20220310536A1 (en) | Housing, semiconductor module and methods for producing the same | |
| WO2021006465A1 (ko) | 이방도전성 접착필름의 제조방법 | |
| CN104247577A (zh) | 结构体 | |
| JP2000149665A (ja) | 異方導電性シート、異方導電性積層体およびその製造方法 | |
| JPH11204178A (ja) | 異方導電性シート |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| A107 | Divisional application of patent | ||
| GRNT | Written decision to grant |