KR102648979B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102648979B1
KR102648979B1 KR1020180172849A KR20180172849A KR102648979B1 KR 102648979 B1 KR102648979 B1 KR 102648979B1 KR 1020180172849 A KR1020180172849 A KR 1020180172849A KR 20180172849 A KR20180172849 A KR 20180172849A KR 102648979 B1 KR102648979 B1 KR 102648979B1
Authority
KR
South Korea
Prior art keywords
inorganic
film
layer
substrate
light emitting
Prior art date
Application number
KR1020180172849A
Other languages
English (en)
Other versions
KR20200082346A (ko
Inventor
조민구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180172849A priority Critical patent/KR102648979B1/ko
Publication of KR20200082346A publication Critical patent/KR20200082346A/ko
Application granted granted Critical
Publication of KR102648979B1 publication Critical patent/KR102648979B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 출원의 예에 따른 표시 장치는 회로 영역과 복수의 발광 영역을 갖는 픽셀을 포함하는 기판, 상기 기판의 상기 복수의 발광 영역 각각에 배치된 복수의 발광 소자, 및 상기 회로 영역과 중첩되는 비정질막을 포함하고, 상기 기판과 상기 복수의 발광 소자 사이에 배치되는 무기 반사막을 포함한다.

Description

표시 장치{DISPLAY APPARATUS}
본 출원은 표시 장치에 관한 것이다.
표시 장치는 텔레비전 또는 모니터의 표시 화면 이외에도 노트북 컴퓨터, 테블릿 컴퓨터, 스마트 폰, 휴대용 표시 기기, 휴대용 정보 기기 등의 표시 화면으로 널리 사용되고 있다.
액정 표시 장치와 발광 표시 장치는 스위칭 소자로서 트랜지스터(Thin Film Transistor)를 이용하여 영상을 표시한다. 액정 표시 장치는 자체 발광 방식이 아니기 때문에 액정 표시 패널의 하부에 배치된 백라이트 유닛으로부터 조사되는 광을 이용하여 영상을 표시하게 된다. 이러한 액정 표시 장치는 백라이트 유닛을 가지므로 디자인에 제약이 있으며, 휘도 및 응답 속도가 저하될 수 있다. 발광 표시 장치는 유기물을 포함하기 때문에 수분에 취약하여 신뢰성 및 수명이 저하될 수 있다.
최근에는, 마이크로 발광 소자를 이용한 발광 표시 장치에 대한 연구 및 개발이 진행되고 있으며, 이러한 발광 표시 장치는 고화질과 고신뢰성을 갖기 때문에 차세대 표시로서 각광받고 있다.
종래의 발광 표시 장치가 미러 표시 장치로 구현되는 경우, 디스플레이 패널의 배선의 일면에 반사 금속을 형성하거나, 디스플레이 패널에 기능성 필름을 부착할 수 있다. 이 때, 디스플레이 패널의 배선의 일면에 반사 금속을 형성하는 경우 반사율이 미러 표시 장치에서 요구되는 수준을 충족시키지 못하고, 디스플레이 패널에 기능성 필름을 부착하는 경우 디스플레이 패널의 제조 비용이 증가하는 문제점을 가진다.
본 출원은 회로 영역과 중첩되는 무기 반사막을 포함함으로써, 디스플레이 패널의 반사율을 증가시키고 디스플레이 패널의 제조 비용을 절감할 수 있는 표시 장치를 제공하는 것을 기술적 과제로 한다.
본 출원은 기판 상에 배치되고, 복수의 발광 영역을 제외한 모든 영역을 덮는 무기 반사막을 포함함으로써, 디스플레이 패널의 반사율을 증가시킬 수 있는 표시 장치를 제공하는 것을 기술적 과제로 한다.
본 출원에 따른 표시 장치는 회로 영역과 복수의 발광 영역을 갖는 픽셀을 포함하는 기판, 기판의 상기 복수의 발광 영역 각각에 배치된 복수의 발광 소자, 및 회로 영역과 중첩되도록 기판과 복수의 발광 소자 사이에 배치되는 무기 반사막을 포함한다.
기타 예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 출원에 따른 표시 장치는 회로 영역과 중첩되는 무기 반사막을 포함함으로써, 디스플레이 패널의 반사율을 증가시키고 디스플레이 패널의 제조 비용을 절감할 수 있다.
본 출원에 따른 표시 장치는 기판 상에 배치되고, 복수의 발광 영역을 제외한 모든 영역을 덮는 무기 반사막을 포함함으로써, 디스플레이 패널의 반사율을 증가시킬 수 있다.
위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 출원의 일 예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 A 영역의 확대도이다.
도 3은 도 2에 도시된 픽셀을 나타내는 회로도이다.
도 4는 도 2에 도시된 픽셀에서, 무기 반사막의 배치를 나타내는 평면도이다.
도 5는 도 2의 절단선 I-I'의 단면도의 제1 실시예이다.
도 6은 도 2의 절단선 I-I'의 단면도의 제2 실시예이다.
도 7은 본 출원의 일 예에 따른 표시 장치에서, 무기 반사막의 두께를 나타내는 단면도이다.
도 8은 본 출원의 일 예에 따른 표시 장치에서, 무기 반사막의 비정질막의 두께에 따른 반사율을 나타내는 그래프이다.
도 9는 본 출원의 일 예에 따른 표시 장치에서, 무기 반사막의 제1 및 제2 무기막의 두께에 따른 반사율을 나타내는 그래프이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기_술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 출원의 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 출원 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 출원의 구성 요소를 설명하는 데 있어서, 제1, 제2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
따라서, 본 출원에서의 표시 장치는 LCM, LED 모듈 등과 같은 협의의 표시 장치 자체, 및 LCM, LED 모듈 등을 포함하는 응용제품 또는 최종소비자용 장치인 세트 장치까지 포함할 수 있다.
예를 들어, 디스플레이 패널이 전계 발광(LED) 디스플레이 패널인 경우에는, 다수의 게이트 라인과 데이터 라인, 및 게이트 라인과 데이터 라인의 교차 영역에 형성되는 픽셀(Pixel)을 포함할 수 있다. 그리고, 각 픽셀에 선택적으로 전압을 인가하기 위한 소자인 박막 트랜지스터를 포함하는 어레이 기판과, 어레이 기판 상의 발광 소자(LED)층, 및 발광 소자층을 덮도록 어레이 기판 상에 배치되는 봉지 기판 또는 인캡슐레이션(Encapsulation) 기판 등을 포함하여 구성될 수 있다. 봉지 기판은 외부의 충격으로부터 박막 트랜지스터 및 발광 소자층 등을 보호하고, 발광 소자층으로 수분이나 산소가 침투하는 것을 방지할 수 있다. 그리고, 어레이 기판 상에 형성되는 층은 무기 발광층(inorganic light emitting layer), 예를 들어 나노사이즈의 물질층(nano-sized material layer) 또는 양자점(quantum dot) 등을 포함할 수 있다.
그리고, 디스플레이 패널은 디스플레이 패널에 부착되는 금속판(metal plate)과 같은 후면(backing)을 더 포함할 수 있다. 금속판에 한정되지 않고 다른 구조도 포함될 수 있다.
본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면 및 예를 통해 본 출원의 예를 살펴보면 다음과 같다.
도 1은 본 출원의 일 예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 표시 장치(100)는 기판(110), 픽셀 어레이층(190), 표시 구동 회로부(210), 및 스캔 구동 회로부(220)를 포함한다.
기판(110)은 베이스 기판으로서, 플렉서블 기판일 수 있다. 예를 들어, 기판(110)은 투명 폴리이미드(Polyimide) 재질을 포함할 수 있다. 폴리이미드 재질의 기판(110)은 고온의 증착 공정이 이루어짐을 감안할 때, 고온에서 견딜 수 있는 내열성이 우수한 폴리이미드가 이용될 수 있다. 폴리이미드 재질의 기판(110)은 캐리어 유리 기판에 마련되어 있는 희생층의 상면에 일정 두께로 코팅된 폴리이미드 수지가 경화되어 형성될 수 있다. 여기에서, 캐리어 유리 기판은 레이저 릴리즈 공정에 의한 희생층의 릴리즈에 의해 기판(110)으로부터 분리될 수 있다. 그리고, 희생층은 비정질 실리콘(a-Si) 또는 실리콘 질화막(SiNx)을 통해 이루어질 수 있다.
일 예에 따르면, 기판(110)은 글라스 기판일 수 있다. 예를 들어, 기판(110)은 이산화규소(SiO2) 또는 산화알루미늄(Al2O3)을 주성분으로서 포함할 수 있다.
기판(110)은 표시 영역(AA) 및 비표시 영역(NA)을 포함할 수 있다. 표시 영역(AA)은 영상이 표시되는 영역으로서, 기판(110)의 중앙 부분에 정의될 수 있다. 여기에서, 표시 영역(AA)은 픽셀 어레이층(190)의 활성 영역에 해당할 수 있다. 예를 들어, 표시 영역(AA)은 복수의 게이트 라인(미도시)과 복수의 데이터 라인(미도시)에 의해 교차되는 픽셀 영역마다 형성된 복수의 픽셀(미도시)로 이루어질 수 있다. 여기에서, 복수의 픽셀 각각은 광을 방출하는 최소 단위의 영역으로 정의될 수 있다.
비표시 영역(NA)은 영상이 표시되지 않는 영역으로서, 표시 영역(AA)을 둘러싸는 기판(110)의 가장자리 부분에 정의될 수 있다. 일 예에 따르면, 비표시 영역(NA)은 적어도 하나의 패드 전극을 갖는 패드 영역을 포함할 수 있다.
픽셀 어레이층(190)은 박막 트랜지스터층 및 발광 소자층을 포함한다. 박막 트랜지스터층은 박막 트랜지스터, 게이트 절연막, 층간 절연막, 패시베이션층, 평탄화층을 포함할 수 있다. 그리고, 발광 소자층은 복수의 발광 소자 및 복수의 뱅크를 포함할 수 있다. 픽셀 어레이층(190)은 기판(110) 상에 배치됨으로써, 디스플레이 패널을 구성할 수 있다. 픽셀 어레이층(190)의 구체적인 구성은 이하의 도 2 및 도 4에서 상세히 설명한다.
표시 구동 회로부(210)는 기판(110)의 비표시 영역(NA)에 마련된 패드 전극에 연결되어 디스플레이 구동 시스템으로부터 공급되는 영상 데이터에 대응되는 영상을 각 픽셀에 표시할 수 있다. 일 예에 따르면, 표시 구동 회로부(210)는 복수의 회로 필름(211), 복수의 데이터 구동 집적 회로(213), 인쇄 회로 기판(215) 및 타이밍 제어부(217)를 포함할 수 있다.
복수의 회로 필름(211) 각각의 일측에 마련된 입력 단자들은 필름 부착 공정에 의해 인쇄 회로 기판(215)에 부착되고, 복수의 회로 필름(211) 각각의 타측에 마련된 출력 단자들은 필름 부착 공정에 의해 패드부에 부착될 수 있다. 일 예에 따르면, 복수의 회로 필름(211) 각각은 표시 장치(100)의 베젤 영역을 감소시키기 위하여 연성 회로 필름으로 구현되어 벤딩될 수 있다. 예를 들어, 복수의 회로 필름(211)은 TCP(Tape Carrier Package) 또는 COF(Chip On Flexible Board 또는 Chip On Film)로 이루어질 수 있다.
복수의 데이터 구동 집적 회로(213) 각각은 복수의 회로 필름(211) 각각에 개별적으로 실장될 수 있다. 이러한 복수의 데이터 구동 집적 회로(213) 각각은 타이밍 제어부(217)로부터 제공되는 픽셀 데이터와 데이터 제어 신호를 수신하고, 데이터 제어 신호에 따라 픽셀 데이터를 아날로그 형태의 픽셀별 데이터 신호로 변환하여 해당하는 데이터 라인에 공급할 수 있다.
인쇄 회로 기판(215)은 타이밍 제어부(217)를 지지하고, 표시 구동 회로부(210)의 구성들 간의 신호 및 전원을 전달할 수 있다. 인쇄 회로 기판(215)은 각 픽셀에 영상을 표시하기 위해 타이밍 제어부(217)로부터 공급되는 신호와 구동 전원을 복수의 데이터 구동 집적 회로(213) 및 스캔 구동 회로부(220)에 제공할 수 있다. 이를 위해, 신호 전송 배선과 각종 전원 배선이 인쇄 회로 기판(215) 상에 마련될 수 있다. 예를 들어, 인쇄 회로 기판(215)은 회로 필름(211)의 개수에 따라 하나 이상으로 구성될 수 있다.
타이밍 제어부(217)는 인쇄 회로 기판(215)에 실장되고, 인쇄 회로 기판(215)에 마련된 유저 커넥터를 통해 디스플레이 구동 시스템으로부터 제공되는 영상 데이터와 타이밍 동기 신호를 수신할 수 있다. 타이밍 제어부(217)는 타이밍 동기 신호에 기초해 영상 데이터를 픽셀 배치 구조에 알맞도록 정렬하여 픽셀 데이터를 생성하고, 생성된 픽셀 데이터를 해당하는 데이터 구동 집적 회로(213)에 제공할 수 있다. 그리고, 타이밍 제어부(217)는 타이밍 동기 신호에 기초해 데이터 제어 신호와 스캔 제어 신호 각각을 생성하고, 데이터 제어 신호를 통해 복수의 데이터 구동 집적 회로(213) 각각의 구동 타이밍을 제어하고, 스캔 제어 신호를 통해 스캔 구동 회로부(220)의 구동 타이밍을 제어할 수 있다. 여기에서, 스캔 제어 신호는 복수의 회로 필름(211) 중 첫번째 또는/및 마지막 연성 회로 필름과 기판(110)의 비표시 영역(NA)을 통해서 해당하는 스캔 구동 회로부(220)에 공급될 수 있다.
스캔 구동 회로부(220)는 기판(110)의 비표시 영역(NA)에 마련될 수 있다. 스캔 구동 회로부(220)는 표시 구동 회로부(210)로부터 제공되는 스캔 제어 신호에 따라 스캔 신호를 생성하고, 설정된 순서에 해당하는 스캔 라인에 공급할 수 있다. 일 예에 따르면, 스캔 구동 회로부(220)는 박막 트랜지스터와 함께 기판(110)의 비표시 영역(NA)에 형성될 수 있다.
도 2는 도 1의 A 영역의 확대도이고, 도 3은 도 2에 도시된 픽셀을 나타내는 회로도이며, 도 4는 도 2에 도시된 픽셀에서, 무기 반사막의 배치를 나타내는 평면도이다.
도 2 내지 도 4를 참조하면, 복수의 픽셀(P)은 기판(110)의 표시 영역(AA)에 배치될 수 있고, 복수의 픽셀(P) 각각은 회로 영역(CA)과 복수의 발광 영역(EA)을 포함할 수 있다. 여기에서, 복수의 픽셀(P) 각각은 단위 픽셀에 해당할 수 있고, 단위 픽셀은 서로 다른 색의 광을 발광하는 복수의 서브 픽셀(SP1, SP2, SP3, SP4)을 포함할 수 있다. 즉, 제1 내지 제4 서브 픽셀(SP1, SP2, SP3, SP4) 각각은 하나의 발광 소자(LED)를 통해 광을 방출할 수 있다. 그리고, 회로 영역(CA)은 제1 내지 제4 서브 픽셀(SP1, SP2, SP3, SP4) 각각의 발광 소자(LED)를 구동하는 픽셀 회로를 포함할 수 있고, 픽셀 회로는 적어도 하나의 박막 트랜지스터를 포함할 수 있다.
일 예에 따르면, 복수의 픽셀(P) 각각은 제1 내지 제4 발광 영역(EA1, EA2, EA3, EA4)을 포함할 수 있다. 예를 들어, 제1 내지 제4 발광 영역(EA1, EA2, EA3, EA4) 각각은 적색, 녹색, 청색, 또는 백색의 광을 방출할 수 있다. 그리고, 제1 내지 제4 발광 영역(EA1, EA2, EA3, EA4) 각각의 면적은 적색, 녹색, 청색, 및 백색 각각에 대한 발광층이 효율에 따라 결정될 수 있다.
스캔 라인(SL)은 기판(110) 상에서 제1 방향(X)으로 연장되어 복수의 픽셀(P) 각각과 연결될 수 있다. 그리고, 스캔 라인(SL)은 제1 내지 제4 서브 픽셀(SP1, SP2, SP3, SP4) 각각의 제1 트랜지스터(T1)의 게이트 전극(G1) 및 제3 트랜지스터(T3)의 게이트 전극(G3)에 스캔 신호를 제공할 수 있다.
고전원 라인(VDD)은 제1 방향(X)과 수직한 제2 방향(Y)으로 연장되어 복수의 픽셀(P) 각각과 연결될 수 있다. 고전원 라인(VDD)은 발광 소자(LED)를 구동하는 제2 트랜지스터(T2)의 드레인 전극(D2)에 고전원을 공급할 수 있다. 즉, 고전원 라인(VDD)은 구동 전압을 공급하는 전압 공급 라인에 해당할 수 있다. 일 예에 따르면, 하나의 고전원 라인(VDD)은 제1 연결 라인(CL1)을 통해 제1 및 제2 서브 픽셀(SP1, SP2) 각각의 제2 트랜지스터(T2)의 드레인 전극(D2)에 연결될 수 있다. 즉, 하나의 고전원 라인(VDD)은 제1 및 제2 서브 픽셀(SP1, SP2) 각각의 제2 트랜지스터(T2)와 연결되어 고전원을 공급할 수 있고, 제2 트랜지스터(T2)는 발광 소자(LED)에 구동 전류를 제공할 수 있다. 즉, 고전원 라인(VDD)은 복수의 제2 트랜지스터(T2)에 고전원을 안정적으로 공급하기 위하여 하나의 제1 트랜지스터(T1)마다 연결된 데이터 라인(DL1, DL2, DL3, DL4)의 폭보다 크게 형성될 수 있다.
복수의 데이터 라인(DL1, DL2, DL3, DL4) 각각은 제1 방향(X)과 수직한 제2 방향(Y)으로 연장되어 제1 내지 제4 서브 픽셀(SP1, SP2, SP3, SP4) 각각의 제1 트랜지스터(T1)의 드레인 전극(D1)과 연결될 수 있다. 그리고, 복수의 데이터 라인(DL1, DL2, DL3, DL4) 각각은 발광 소자(LED)의 휘도를 제어하기 위한 데이터 전압을 제공할 수 있다. 즉, 데이터 라인은 데이터 전압을 공급하는 전압 공급 라인에 해당할 수 있다. 일 예에 따르면, 제1 및 제2 데이터 라인(DL1, DL2)은 서로 가깝게 인접할 수 있고, 제1 및 제2 데이터 라인(DL1, DL2)은 고전원 라인(VDD) 또는 레퍼런스 라인(REF)과 소정 간격을 두고 멀리 이격될 수 있다. 예를 들어, 제1 서브 픽셀(SP1)은 고전원 라인(VDD)과 제1 데이터 라인(DL1) 사이에 배치될 수 있고, 제2 서브 픽셀(SP2)은 제2 데이터 라인(DL2)과 레퍼런스 라인(REF) 사이에 배치될 수 있다.
레퍼런스 라인(REF)은 제1 방향(X)과 수직한 제2 방향(Y)으로 연장되어 복수의 픽셀(P) 각각과 연결될 수 있다. 일 예에 따르면, 하나의 레퍼런스 라인(REF)은 제2 연결 라인(CL2)을 통해 제1 내지 제4 서브 픽셀(SP1, SP2, SP3, SP4) 각각의 제3 트랜지스터(T3)의 드레인 전극(D3)에 연결될 수 있다 즉, 레퍼런스 라인(REF)은 제1 내지 제4 서브 픽셀(SP1, SP2, SP3, SP4) 각각의 제3 트랜지스터(T3)의 드레인 전극(D3)에 레퍼런스 전압을 제공할 수 있다. 즉, 레퍼런스 라인(REF)은 레퍼런스 전압을 공급하는 전압 공급 라인에 해당할 수 있다.
일 예에 따르면, 고전원 라인(VDD), 복수의 데이터 라인(DL1, DL2, DL3, DL4), 및 레퍼런스 라인(REF)은 동일층에서 동일한 물질로 이루어질 수 있다.
일 예에 따르면, 제1 내지 제4 서브 픽셀(SP1, SP2, SP3, SP4) 각각의 픽셀 회로는 제1 내지 제3 트랜지스터(T1, T2, T3) 및 저장 커패시터(C)를 포함할 수 있다.
제1 트랜지스터(T1)의 게이트 전극(G1)은 스캔 라인(SL)과 연결되고, 제1 트랜지스터(T1)의 드레인 전극(D1)은 데이터 라인(DL1, DL2, DL3, DL4)과 연결되며, 제1 트랜지스터(T1)의 소스 전극(S1)은 제1 노드(N1)에 연결될 수 있다. 여기에서, 제1 노드(N1)는 제2 트랜지스터(T2)의 게이트 전극(G2) 및 저장 커패시터(C)의 일단에 연결될 수 있다. 즉, 제1 트랜지스터(T1)는 스캔 신호를 기초로 턴-온되어 데이터 전압을 제1 노드(N1)에 제공할 수 있다.
제2 트랜지스터(T2)의 게이트 전극(G2)은 제1 노드(N1)와 연결되고, 제2 트랜지스터(T2)의 드레인 전극(D2)은 고전원 라인(VDD)과 연결되며, 제2 트랜지스터(T2)의 소스 전극(S2)은 발광 소자(LED)의 애노드 전극과 연결될 수 있다. 즉, 제2 트랜지스터(T2)는 제1 노드(N1)의 전압을 기초로 턴-온되어 구동 전류를 발광 소자(LED)의 애노드 전극에 제공할 수 있다.
제3 트랜지스터(T3)의 게이트 전극(G3)은 스캔 라인(SL)과 연결되고, 제3 트랜지스터(T3)의 드레인 전극(D3)은 레퍼런스 라인(REF)과 연결되며, 제3 트랜지스터(T3)의 소스 전극(S3)은 발광 소자(LED)의 애노드 전극과 연결될 수 있다. 즉, 제3 트랜지스터(T3)는 스캔 신호를 기초로 턴-온되어 레퍼런스 전압을 발광 소자(LED)의 애노드 전극에 제공할 수 있다.
저장 커패시터(C)의 일단은 제1 노드(N1)와 연결되고, 저장 커패시터(C)의 타단은 발광 소자(LED)의 애노드 전극에 연결될 수 있다. 즉, 저장 커패시터(C)는 제2 트랜지스터(T2)의 게이트 전극(G2) 및 소스 전극(S2) 사이에 연결됨으로써, 제1 노드(N1)에 제공되는 데이터 전압을 한 프레임 동안 유지시킬 수 있다.
발광 소자(LED)는 제2 트랜지스터(T2)에서 공급되는 구동 전류에 따라 소정의 광을 방출할 수 있다. 일 예에 따르면, 발광 소자(LED)는 애노드 전극, 발광층, 및 캐소드 전극을 포함할 수 있다. 일 예에 따르면, 애노드 전극은 제2 트랜지스터(T2)의 소스 전극(S2)에 연결되고, 캐소드 전극은 저전원(VSS)에 연결될 수 있다. 여기에서, 고전원 라인(VDD)은 상대적으로 높은 전원을 공급할 수 있고, 저전원(VSS)은 상대적으로 낮은 전원에 해당할 수 있다.
무기 반사막(120)은 기판(110)과 복수의 발광 소자(LED) 사이에 배치될 수 있고, 회로 영역(CA)과 중첩되는 비정질막(123)을 포함할 수 있다. 즉, 무기 반사막(120)의 비정질막(123)은 픽셀(P)의 발광 영역(EA)을 제외한 모든 영역에 배치되어, 픽셀 회로 및 픽셀(P)을 지나는 고전원 라인(VDD), 복수의 데이터 라인(DL1, DL2, DL3, DL4), 레퍼런스 라인(REF), 및 스캔 라인(SL)을 덮을 수 있다. 이와 같이, 무기 반사막(120)의 비정질막(123)은 광을 방출하기 위하여 필요한 발광 영역(EA)을 제외한 모든 영역에 배치됨으로써, 반사 영역을 증가시켜 디스플레이 패널의 반사율을 증가시킬 수 있다.
일 예에 따르면, 무기 반사막(120)의 비정질막(123)은 회로 영역(CA)과 중첩되도록 배치되어 픽셀 회로의 하면을 덮을 수 있다. 구체적으로, 비정질막(123)은 제1 내지 제4 서브 픽셀(SP1, SP2, SP3, SP4) 각각의 제1 내지 제3 트랜지스터(T1, T2, T3) 및 저장 커패시터(C)의 하면을 덮을 수 있다. 즉, 비정질막(123)은 제1 내지 제3 트랜지스터(T1, T2, T3) 및 저장 커패시터(C)를 덮으면서, 회로 영역(CA) 중에서 제1 내지 제3 트랜지스터(T1, T2, T3) 및 저장 커패시터(C)가 배치되지 않은 영역(예를 들어, 제1 트랜지스터(T1)와 제3 트랜지스터(T3) 사이의 비어있는 영역)까지 덮을 수 있으므로, 반사 영역을 증가시킬 수 있고 디스플레이 패널의 반사율을 증가시킬 수 있다.
일 예에 따르면, 무기 반사막(120)의 비정질막(123)은 회로 영역(CA)과 중첩되도록 배치되어 고전원 라인(VDD), 복수의 데이터 라인(DL1, DL2, DL3, DL4), 레퍼런스 라인(REF), 및 스캔 라인(SL)의 하면을 덮을 수 있다. 즉, 비정질막(123)은 고전원 라인(VDD), 복수의 데이터 라인(DL1, DL2, DL3, DL4), 레퍼런스 라인(REF), 및 스캔 라인(SL)을 덮으면서, 회로 영역(CA) 중에서 고전원 라인(VDD), 복수의 데이터 라인(DL1, DL2, DL3, DL4), 레퍼런스 라인(REF), 및 스캔 라인(SL)이 배치되지 않은 영역(예를 들어, 예를 들어, 고전원 라인(VDD)과 제3 트랜지스터(T3) 사이의 비어있는 영역)까지 덮을 수 있으므로, 반사 영역을 증가시킬 수 있고 디스플레이 패널의 반사율을 증가시킬 수 있다.
일 예에 따르면, 무기 반사막(120)의 비정질막(123)은 서로 이격되게 배치된 제1 내지 제4 발광 영역(EA1, EA2, EA3, EA4) 각각을 둘러쌀 수 있다. 구체적으로, 비정질막(123)은 픽셀(P)의 발광 영역(EA)을 제외한 모든 영역에 배치되는 것으로서, 비정질막(123)은 기판(110) 상의 전체 면에 증착된 후, 발광 영역(EA)에 중첩되는 부분이 패터닝을 통해 제거됨으로써 형성될 수 있다. 즉, 비정질막(123)의 평면 상의 형상은 픽셀(P)의 발광 영역(EA)의 평면 상의 형상에 따라 결정될 수 있다. 따라서, 무기 반사막(123)은 광을 방출하기 위하여 필요한 발광 영역(EA)을 제외한 모든 영역에 배치됨으로써, 반사 영역을 증가시켜 디스플레이 패널의 반사율을 증가시킬 수 있다.
도 5는 도 2의 절단선 I-I'의 단면도의 제1 실시예이다.
도 5를 참조하면, 표시 장치(100)는 바텀 에미션(Bottom Emission) 방식으로 구현될 수 있으나, 반드시 이에 한정되는 것은 아니다. 즉, 표시 장치(100)는 탑 에미션(Top Emission) 방식으로도 구현될 수 있으나, 이하에서는 표시 장치(100)가 바텀 에미션(Bottom Emission) 구조임을 전제로 설명한다.
표시 장치(100)는 기판(110), 무기 반사막(120), 차광층(LS), 버퍼층(130), 제2 트랜지스터(T2), 층간 절연막(140), 패시베이션층(150), 평탄화층(160), 발광 소자(LED), 뱅크(B), 및 컬러 필터(CF)를 포함할 수 있다.
기판(110)은 베이스 기판으로서, 구부리거나 휠 수 있는 투명 플렉서블 기판일 수 있다. 일 예에 따르면, 기판(110)은 투명 폴리이미드(Polyimide) 재질을 포함할 수 있으나, 이에 한정되지 않고 폴리에틸렌 테레프탈레이드(Polyethylene terephthalate) 등의 투명 플라스틱 재질로 이루어질 수 있다. 다른 예에 따르면, 기판(110)은 글라스 기판일 수 있다. 예를 들어, 기판(110)은 이산화규소(SiO2) 또는 산화알루미늄(Al2O3)을 주성분으로서 포함할 수 있다.
기판(110)의 표시 영역(AA)은 복수의 픽셀(P)을 포함할 수 있고, 복수의 픽셀(P) 각각은 회로 영역(CA) 및 발광 영역(EA)을 포함할 수 있다. 기판(110)의 회로 영역(CA)은 발광 소자(LED)를 구동하는 픽셀 회로를 포함할 수 있고, 픽셀 회로는 적어도 하나의 박막 트랜지스터를 포함할 수 있다. 예를 들어, 픽셀 회로는 발광 소자(LED)를 구동하는 제2 트랜지스터(T2)를 포함할 수 있다.
기판(110)의 발광 영역(EA)은 픽셀 회로에 의해 광을 발생시키는 발광 소자(LED)를 포함할 수 있다. 일 예에 따르면, 발광 영역(EA)은 뱅크(B)에 의해 정의되는 복수의 픽셀 각각의 개구부에 해당할 수 있다.
무기 반사막(120)은 기판(110)과 복수의 발광 소자(LED) 사이에 배치될 수 있다. 구체적으로, 무기 반사막(120)은 기판(110)과 버퍼층(130) 사이에 배치될 수 있다. 그리고, 무기 반사막(120)은 제1 무기막(121), 비정질막(123), 및 제2 무기막(125)을 포함할 수 있다.
제1 무기막(121)은 기판(110) 상에 배치될 수 있다. 예를 들어, 제1 무기막(121)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 실리콘산질화막(SiON)로 구현될 수 있으며, 바람직하게는, 이산화규소(SiO2)로 이루어질 수 있다.
비정질막(123)은 회로 영역(CA)과 중첩되도록 제1 무기막(121) 상에 배치될 수 있다. 예를 들어, 비정질막(123)은 제1 무기막(121) 상에 증착된 후, 발광 영역(EA)에 중첩되는 부분이 패터닝됨으로써 형성될 수 있다. 이와 같이, 비정질막(123)은 패터닝을 통해 발광 영역(EA)과 중첩되지 않도록 정밀하게 형성될 수 있다.
일 예에 따르면, 비정질막(123)은 제1 무기막(121)보다 굴절율이 높은 물질로 이루어질 수 있다. 예를 들어, 표시 장치(100)는 기판(110)의 하면을 향하여 영상을 표시하면서, 기판(110)의 하면 방향으로부터 입사된 광을 반사시킬 수 있다. 이 때, 기판(110)의 하면 방향에서 입사된 광은 제1 무기막(121)과 비정질막(123)의 굴절율 차이에 의하여, 제1 무기막(121)과 비정질막(123)의 계면에서 반사될 수 있다.
예를 들어, 제1 무기막(121)과 제2 무기막(125)은 동일한 물질로 이루어짐으로써 동일 수준의 굴절율을 가질 수 있다. 다른 예를 들어, 제1 무기막(121)과 제2 무기막(125)이 서로 다른 물질로 이루어질 수 있으나, 이 때 제1 무기막(121)과 제2 무기막(125)의 굴절율 차이는 제1 무기막(121)과 비정질막(123)의 굴절율 차이보다 작을 수 있다. 그리고, 기판(110)을 투과하여 무기 반사막(120)에 입사된 광은 제2 무기막(125)과 비정질막(123)의 계면보다 제1 무기막(121)과 비정질막(123)의 계면에 먼저 도달하기 때문에, 비정질막(123)의 굴절율이 제1 무기막(121)보다 높아야 한다. 이 때, 제2 무기막(125)은 제1 무기막(121)과 비슷한 수준의 굴절율을 가질 수 있으므로, 비정질막(123)의 굴절율은 제2 무기막(125)의 굴절율보다도 높을 수 있다.제2 무기막(125)은 비정질막(123) 상에 마련되어 비정질막(123) 및 제1 무기막(121)을 덮을 수 있다. 예를 들어, 제2 무기막(125)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 실리콘산질화막(SiON)로 구현될 수 있으며, 바람직하게는, 이산화규소(SiO2)로 이루어질 수 있다. 그리고, 제2 무기막(125)은 제1 무기막(121)과 동일한 물질로 이루어질 수도 있고, 상이한 물질로 이루어질 수도 있다. 즉, 제2 무기막(125)은 비정질막(123)이 형성된 제1 무기막(121)의 상면을 평탄화시킬 수 있다. 또한, 제2 무기막(125)은 제1 무기막(121)과 제2 트랜지스터(T2) 사이에 형성됨으로써, 패널의 수분 투습도(WVTR, Water Vapor Transmission Rate)를 향상시킬 수 있다.
차광층(LS)은 회로 영역(CA)의 복수의 박막 트랜지스터와 중첩되도록 무기 반사막(120) 상에 배치될 수 있다. 구체적으로, 차광층(LS)은 제2 트랜지스터(T2)와 중첩될 수 있다. 예를 들어, 차광층(LS)은 무기 반사막(120) 상에 금속을 증착한 후 노광 패터닝을 수행하여 형성될 수 있다. 일 예에 따르면, 차광층(LS)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 은(Ag) 등의 금속 또는 그들의 합금으로 이루어질 수 있으나, 이에 한정되지 않고 당업계에 공지된 다양한 재료로 구현될 수 있다.
버퍼층(130)은 차광층(LS) 상에 마련되어, 차광층(LS)과 무기 반사막(120)을 덮을 수 있다. 일 예에 따르면, 버퍼층(130)은 복수의 무기막이 적층되어 형성될 수 있다. 예를 들어, 버퍼층(130)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiON) 중 하나 이상의 무기막이 적층된 다중막으로 형성될 수 있다. 이러한 버퍼층(130)은 기판(110)을 통해 발광 소자(LED)에 침투하는 수분을 차단하기 위하여, 무기 반사막(120)의 상면 전체에 형성될 수 있다. 따라서, 버퍼층(130)은 복수의 무기막을 포함함으로써, 패널의 수분 투습도(WVTR, Water Vapor Transmission Rate)를 향상시킬 수 있다. 즉, 버퍼층(130)은 제2 무기막(125)과 함께 패널의 수분 투습도를 향상시킬 수 있다.
제2 트랜지스터(T2)는 회로 영역(CA)에서 버퍼층(130) 상에 배치될 수 있다. 일 예에 따르면, 제2 트랜지스터(T2)는 액티브층(A2), 게이트 전극(G2), 드레인 전극(D2), 및 소스 전극(S2)을 포함할 수 있다.
액티브층(A2)은 기판(110)의 회로 영역(CA)에 마련될 수 있다. 액티브층(A2)은 버퍼층(130) 상에 배치되고, 게이트 전극(G2), 소스 전극(S2) 및 드레인 전극(D2)과 중첩될 수 있다. 액티브층(A2)은 소스 전극(S2) 및 드레인 전극(D2)과 직접 접촉하고, 게이트 전극(G2)과 게이트 절연막(GI)을 사이에 두고 마주할 수 있다.
게이트 절연막(GI)은 액티브층(A2) 상에 마련될 수 있다. 일 예에 따르면, 게이트 절연막(GI)은 액티브층(A2)과 게이트 전극(G2)을 절연시킬 수 있다. 구체적으로, 게이트 절연막(GI)은 기판(110)의 표시 영역(AA) 전면에 형성될 수 있고, 게이트 전극(G2)이 배치될 영역을 제외하여 제거될 수 있다. 예를 들어, 게이트 절연막(GI)은 무기 절연 물질, 예를 들어, 이산화 실리콘(SiO2), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiON) 또는 이들의 다중층으로 이루어 질 수 있으나, 이에 한정되지 않는다.
게이트 전극(G2)은 게이트 절연막(GI) 상에 마련될 수 있다. 게이트 전극(G2)은 게이트 절연막(GI)을 사이에 두고, 액티브층(A2)과 중첩될 수 있다.
층간 절연막(140)은 게이트 전극(G2) 상에 마련될 수 있다. 그리고, 층간 절연막(140)은 게이트 절연막(GI) 및 버퍼층(130) 상에 마련될 수 있다. 층간 절연막(140)은 제2 트랜지스터(T2)를 보호하는 기능을 수행할 수 있고, 드레인 전극(D2) 또는 소스 전극(S2)을 게이트 전극(G2)과 절연시킬 수 있다. 그리고, 층간 절연막(140)은 액티브층(A2)과 소스 전극(S2) 또는 드레인 전극(D2)을 접촉시키기 위하여 해당 영역이 제거될 수 있다. 예를 들어, 층간 절연막(140)은 소스 전극(S2)이 관통하는 컨택홀, 및 드레인 전극(D2)이 관통하는 컨택홀을 포함할 수 있다.
드레인 전극(D2) 및 소스 전극(S2)은 층간 절연막(140) 상에서 서로 이격되어 마련될 수 있다. 드레인 전극(D2)은 층간 절연막(140)에 마련된 컨택홀을 통해 액티브층(A2)의 일단과 접촉하고, 소스 전극(S2)은 층간 절연막(140)에 마련된 컨택홀을 통해 액티브층(A2)의 타단과 접촉할 수 있다. 그리고, 소스 전극(S2)은 패시베이션층(150)의 컨택홀 및 평탄화층(160)의 컨택홀을 통해 애노드 전극(AE1)과 직접 접촉할 수 있다.
패시베이션층(150)은 층간 절연막(140), 소스 전극(S2) 및 드레인 전극(D2) 상에 마련될 수 있다. 패시베이션층(150)은 소스 전극(S2) 및 드레인 전극(D2)을 보호하는 기능을 수행할 수 있다. 패시베이션층(150)은 애노드 전극(AE1)이 관통하는 컨택홀을 포함할 수 있다. 여기에서, 패시베이션층(150)의 컨택홀은 애노드 전극(AE1)을 관통시키기 위하여 평탄화층(160)의 컨택홀과 연결될 수 있다.
평탄화층(160)은 기판(110) 상에 배치되고, 회로 영역(CA)에 배치된 제2 트랜지스터(T2)를 덮을 수 있다. 구체적으로, 평탄화층(160)은 패시베이션층(150) 상에 마련되어, 제2 트랜지스터(T2)의 상단을 평탄화시킬 수 있다. 그리고, 평탄화층(160)은 애노드 전극(AE1)이 관통하는 컨택홀을 포함할 수 있다. 여기에서, 평탄화층(160)의 컨택홀은 애노드 전극(AE1)을 관통시키기 위하여 패시베이션층(150)의 컨택홀과 연결될 수 있다.
발광 소자(LED)는 발광 영역(EA)의 평탄화층(160) 상에 배치되고, 제2 트랜지스터(T2)와 전기적으로 연결될 수 있다. 발광 소자(LED)는 애노드 전극(AE1), 발광층(EL), 및 캐소드 전극(CE)을 포함할 수 있다.
애노드 전극(AE1)은 평탄화층(160) 상에 배치되고, 평탄화층(160)에 마련된 컨택홀을 통해 제2 트랜지스터(T2)의 소스 전극(S2)과 전기적으로 연결될 수 있다. 일 예에 따르면, 애노드 전극(AE1)의 일부는 발광 영역(EA1)과 중첩되고, 애노드 전극(AE1)의 다른 일부는 회로 영역(CA)에서 제2 트랜지스터(T2)와 전기적으로 연결될 수 있다. 여기에서, 발광 영역(EA)은 뱅크(B)에 의해 정의되는 복수의 픽셀(P) 각각의 개구부에 해당할 수 있다. 즉, 애노드 전극(AE1)의 일부는 뱅크(B)에 의해 덮일 수 있고, 애노드 전극(AE1)의 다른 일부는 뱅크(B)에 의해 덮이지 않고 발광 영역(EA)을 통해 노출될 수 있다. 따라서, 애노드 전극(AE1)은 복수의 픽셀 각각의 개구부를 정의하는 뱅크(B)에 의해 둘러싸일 수 있다.
발광층(EL)은 애노드 전극(AE1) 상에 마련될 수 있다. 발광층(EL)은 픽셀 영역별로 구분되지 않고 전체 픽셀에 공통되도록 형성될 수 있다. 예를 들어, 발광층(EL)은 정공 수송층(Hole transporting layer), 발광층(Organic light emitting layer), 전자 수송층(Electron transporting layer)을 포함할 수 있다. 일 예에 따르면, 발광층(EL)은 발광층의 발광 효율 및 수명 등을 향상시키기 위한 적어도 하나 이상의 기능층을 더 포함할 수 있다.
캐소드 전극(CE)은 발광층(EL) 상에 마련될 수 있다. 캐소드 전극(CE)은 픽셀 영역별로 구분되지 않고 전체 픽셀에 공통되는 전극 형태로 구현될 수 있다. 일 예에 따르면, 캐소드 전극(CE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 도전성 산화물(TCO)로 이루어질 수 있다. 그리고, 캐소드 전극(CE)은 발광 소자(LED)에서 발생된 광을 디스플레이 패널의 전방으로 집중시키기 위하여 반사판으로 이루어질 수 있다.
뱅크(B)는 회로 영역(CA)에서 평탄화층(160) 상에 배치되어, 복수의 발광 영역(EA)을 둘러쌀 수 있다. 일 예에 따르면, 뱅크(B)는 복수의 픽셀(P) 각각의 발광 영역(EA) 사이에 배치됨으로써, 복수의 픽셀(P) 각각의 발광 영역(EA)을 정의할 수 있다. 예를 들어, 뱅크(B)는 회로 영역(CA)에서 애노드 전극(AE1)의 일부를 덮을 수 있고, 뱅크(B)에 의해 덮이지 않는 애노드 전극(AE1)의 다른 일부는 복수의 픽셀 각각의 발광 영역(EA)을 통해 노출될 수 있다.
복수의 컬러 필터(CF1, CF2, CF3, CF4) 각각은 복수의 발광 영역(EA)과 중첩되도록 패시베이션층(150) 상에 배치될 수 있다. 구체적으로, 제1 내지 제4 컬러 필터(CF1, CF2, CF3, CF4) 각각은 제1 내지 제4 발광 영역(EA1, EA2, EA3, EA4) 각각에 대응되게 배치될 수 있다. 따라서, 발광 소자(LED)로부터 출사된 광은 복수의 컬러 필터(CF1, CF2, CF3, CF4)와 비정질막(123)으로 둘러싸이는 발광 영역(EA)을 통과할 수 있다. 이러한 컬러 필터(CF1, CF2, CF3, CF4)는 발광 소자(LED)에서 방출되는 백색 광의 색을 변환시킬 수 있다. 예를 들어, 제1 내지 제4 컬러 필터(CF1, CF2, CF3, CF4) 각각은 적색 컬러 필터, 백색 컬러 필터, 청색 컬러 필터, 및 녹색 컬러 필터로 이루어질 수 있다.
도 6은 도 2의 절단선 I-I'의 단면도의 제2 실시예이다. 여기에서, 도 6에 표시 장치는 제1 및 제2 금속 반사막(MR1, MR2)을 더 포함하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 6을 참조하면, 표시 장치(100)는 차광층(LS)과 무기 반사막(120) 사이에 배치되는 제1 금속 반사막(MR1)을 더 포함할 수 있다.
제1 금속 반사막(MR1)은 차광층(LS)의 아래에 배치되어, 제2 트랜지스터(T2)를 향하여 입사되는 광을 반사시킬 수 있다. 구체적으로, 제1 금속 반사막(MR1)은 차광층(LS)이 배치될 영역에서 무기 반사막(120) 상에 먼저 배치될 수 있고, 이후에 차광층(LS)이 배치되면 차광층(LS)의 하면이 부식되는 것을 방지할 수 있다. 즉, 제1 금속 반사막(MR1)은 제2 트랜지스터(T2)를 향하는 광을 반사시키고, 차광층(LS)은 제2 트랜지스터(T2)를 향하는 광을 흡수함으로써, 제2 트랜지스터(T2)에 도달하는 광을 최소화하고 디스플레이 패널의 반사율을 증가시킬 수 있다. 예를 들어, 제1 금속 반사막(MR1)은 알루미늄(Al) 또는 은(Ag)과 같이 광 반사율이 높은 물질로 이루어질 수 있다. 이러한 제1 금속 반사막(MR1)은 회로 영역(CA)의 하면 전체를 덮는 무기 반사막(120)과 중첩됨으로써, 표시 장치(100)의 반사율을 보강할 수 있다.
따라서, 본 출원에 따른 표시 장치는 무기 반사막(120)을 통해 외부에서 입사된 광을 1차적으로 반사시키고, 제1 금속 반사막(MR1)을 통해 무기 반사막(120)을 통과한 광을 2차적으로 반사시킴으로써, 디스플레이 패널의 반사율을 증가시킬 수 있다.
표시 장치(100)는 복수의 전압 공급 라인 각각의 하면에 배치된 제2 금속 반사막(MR2)을 더 포함할 수 있다. 일 예에 따르면, 표시 장치(100)는 복수의 픽셀(P) 각각을 지나는 고전원 라인(VDD), 복수의 데이터 라인(DL1, DL2, DL3, DL4), 및 레퍼런스 라인(REF)을 포함할 수 있고, 제2 금속 반사막(MR2)은 고전원 라인(VDD), 복수의 데이터 라인(DL1, DL2, DL3, DL4), 및 레퍼런스 라인(REF) 각각과 층간 절연막(140) 사이에 배치될 수 있다. 예를 들어, 제2 금속 반사막(MR2)은 복수의 전압 공급 라인(VDD, DL1, DL2, DL3, DL4, REF)이 배치될 영역에서 층간 절연막(140) 상에 먼저 배치될 수 있고, 이후에 복수의 전압 공급 라인(VDD, DL1, DL2, DL3, DL4, REF)이 배치되면 복수의 전압 공급 라인의 하면이 부식되는 것을 방지할 수 있다. 예를 들어, 제2 금속 반사막(MR2)은 알루미늄(Al) 또는 은(Ag)과 같이 광 반사율이 높은 물질로 이루어질 수 있다. 이러한 제2 금속 반사막(MR2)은 회로 영역(CA)의 하면 전체를 덮는 무기 반사막(120)과 중첩됨으로써, 표시 장치(100)의 반사율을 보강할 수 있다.
따라서, 본 출원에 따른 표시 장치는 무기 반사막(120)을 통해 외부에서 입사된 광을 1차적으로 반사시키고, 제2 금속 반사막(MR2)을 통해 무기 반사막(120)을 통과한 광을 2차적으로 반사시킴으로써, 디스플레이 패널의 반사율을 증가시킬 수 있다.
도 7은 본 출원의 일 예에 따른 표시 장치에서, 무기 반사막의 두께를 나타내는 단면도이고, 도 8은 본 출원의 일 예에 따른 표시 장치에서, 무기 반사막의 비정질막의 두께에 따른 반사율을 나타내는 그래프이며, 도 9는 본 출원의 일 예에 따른 표시 장치에서, 무기 반사막의 제1 및 제2 무기막의 두께에 따른 반사율을 나타내는 그래프이다.
도 7 내지 도 9를 참조하면, 표시 장치(100)는 제1 무기막(121)의 두께(W1), 비정질막(123)의 두께(W2), 및 제2 무기막(125)의 두께(W3) 각각을 조절하여 무기 반사막(120)의 반사율을 제어할 수 있다.
도 8에서, 무기 반사막(120)의 하면에서 입사각 0도로 입사된 광의 반사율(Reflectance, %)은 비정질막(123)의 두께(W2) 변화에 따라 하기의 [표 1]과 같은 반사율을 가질 수 있다.
Wavelength [nm] EM1 EM2 EM3 EM4
380 47.4 44.2 39.6 37.0
400 48.3 45.4 39.6 35.2
420 49.1 47.0 40.9 34.5
440 49.4 48.6 43.0 35.3
460 49.4 49.8 45.4 37.4
480 49.0 50.5 47.4 40.3
500 48.5 50.9 49.0 43.1
520 47.8 51.0 50.2 45.6
540 46.9 50.7 50.9 47.6
560 46.9 51.1 52.1 49.7
580 45.7 50.4 52.0 50.5
600 45.0 50.0 52.1 51.4
620 44.3 49.6 52.1 52.1
640 43.7 49.2 52.1 52.6
660 43.1 48.8 52.0 53.1
680 42.4 48.3 51.9 53.3
700 41.7 47.8 51.6 53.5
720 41.0 47.2 51.2 53.4
740 40.5 46.8 51.1 53.6
760 39.6 46.0 50.5 53.2
780 38.8 45.2 49.8 52.8
Average 45.2 48.5 48.8 46.9
여기에서, 무기 반사막(120)의 제1 내지 제4 실시예(EM1, EM2, EM3, EM4)는 모두 제1 무기막(121)의 두께(W1)가 1000 옹스트롬(Å)이고, 제2 무기막(125)의 두께(W3)가 1000 옹스트롬(Å)이다. 그리고, 제1 실시예(EM1)의 비정질막(123)의 두께(W2)는 200 옹스트롬(Å)이고, 제2 실시예(EM2)의 비정질막(123)의 두께(W2)는 250 옹스트롬(Å)이며, 제3 실시예(EM3)의 비정질막(123)의 두께(W2)는 300 옹스트롬(Å)이고, 제4 실시예(EM4)의 비정질막(123)의 두께(W2)는 1000 옹스트롬(Å)이다.
이에 따라, 제1 내지 제4 실시예(EM1, EM2, EM3, EM4) 각각에 따른 무기 반사막(120)의 380 내지 780 [nm]의 파장을 갖는 광에 대한 평균 반사율(Average)은 45.2%, 48.5%, 48.8%, 46.9%에 해당한다. 따라서, 비정질막(123)의 두께(W2)가 300 옹스트롬(Å)인 제3 실시예(EM3)의 무기 반사막(120)이 가장 반사율이 높고, 비정질막(123)의 두께(W2)가 250 옹스트롬(Å)인 제2 실시예(EM2)의 무기 반사막(120)이 두번째로 반사율이 높음을 알 수 있다. 또한, 제3 실시예(EM3)의 무기 반사막(120)은 540 또는 560[nm]의 파장을 갖는 광에 대한 반사율 역시 가장 높고, 제2 실시예(EM2)의 무기 반사막(120)은 540 또는 560[nm]의 파장을 갖는 광에 대한 반사율이 두번째로 높음을 알 수 있다.
결과적으로, 본 출원에 따른 표시 장치는 비정질막(123)의 두께(W2)를 250 내지 300 옹스트롬(Å)으로 설정함으로써, 무기 반사막(120)의 반사율을 향상시킬 수 있다. 그리고, 표시 장치는 제1 무기막(121) 및 제2 무기막(125) 각각의 두께(W1)가 1000 옹스트롬(Å)일 때, 비정질막(123)의 두께(W2)를 250 내지 300 옹스트롬(Å)으로 설정함으로써, 무기 반사막(120)의 반사율을 최적화할 수 있다.
도 8의 결과에 따라, 비정질막(123)의 두께(W2)가 300 옹스트롬(Å)일 때 무기 반사막(120)이 가장 반사율이 가장 높으므로, 이하의 도 9에서는 비정질막(123)의 두께(W2)를 300 옹스트롬(Å)으로 고정하고, 제1 및 제2 무기막(121, 125)의 두께를 변화시켜 무기 반사막(120)의 반사율을 살펴본다.
도 9에서, 무기 반사막(120)의 하면에서 입사각 0도로 입사된 광의 반사율(Reflectance, %)은 제1 무기막(121)의 두께(W1) 및 제2 무기막(125)의 두께(W3) 각각의 변화에 따라 하기의 [표 2]와 같은 반사율을 가질 수 있다.
Wavelength [nm] EM5 EM6 EM7 EM8
380 37.0 41.4 40.3 39.6
400 36.7 40.0 37.5 38.4
420 39.4 39.9 36.4 39.9
440 43.9 41.1 38.5 43.6
460 48.7 43.3 43.4 48.1
480 52.1 45.6 49.7 51.6
500 53.6 47.7 55.6 53.4
520 53.6 49.4 60.4 53.7
540 52.4 50.5 63.7 52.8
560 52.0 51.9 66.6 52.5
580 51.5 52.0 67.3 51.9
600 52.7 52.0 67.5 52.9
620 54.9 51.9 67.2 54.9
640 57.4 51.6 66.0 57.0
660 59.8 51.3 64.7 59.1
680 61.7 50.9 62.7 60.7
700 63.1 50.3 60.2 61.8
720 63.8 49.7 57.1 62.2
740 64.5 49.4 54.3 62.7
760 64.2 48.6 50.6 62.2
780 63.4 47.9 46.8 61.4
Average 53.6 47.9 55.1 53.4
전술한 바와 같이, 무기 반사막(120)의 제5 내지 제8 실시예(EM5, EM6, EM7, EM8)는 모두 비정질막(123)의 두께(W2)가 300 옹스트롬(Å)이다. 그리고, 제5 실시예(EM5)의 제1 무기막(121)의 두께(W1)는 1250 옹스트롬(Å)이고, 제2 무기막(125)의 두께(W3)는 3000 옹스트롬(Å)이다. 그리고, 제6 실시예(EM6)의 제1 무기막(121)의 두께(W1)는 3000 옹스트롬(Å)이고, 제2 무기막(125)의 두께(W3)는 1000 옹스트롬(Å)이다. 그리고, 제7 실시예(EM7)의 제1 무기막(121)의 두께(W1)는 3000 옹스트롬(Å)이고, 제2 무기막(125)의 두께(W3)는 2000 옹스트롬(Å)이다. 또한, 제8 실시예(EM8)의 제1 무기막(121)의 두께(W1)는 3000 옹스트롬(Å)이고, 제2 무기막(125)의 두께(W3)는 3000 옹스트롬(Å)이다.
이에 따라, 제5 내지 제8 실시예(EM5, EM6, EM7, EM8) 각각에 따른 무기 반사막(120)의 380 내지 780 [nm]의 파장을 갖는 광에 대한 평균 반사율(Average)은 53.6%, 47.9%, 55.1%, 53.4%에 해당한다. 따라서, 제1 무기막(121)의 두께(W1)는 3000 옹스트롬(Å)이고 제2 무기막(125)의 두께(W3)는 2000 옹스트롬(Å)인 제7 실시예(EM7)의 무기 반사막(120)이 가장 반사율이 좋음을 알 수 있다. 그리고, 제5 실시예(EM5)의 무기 반사막(120)은 제8 실시예(EM8)의 무기 반사막(120)보다 평균 반사율이 근소하게 높고, 제8 실시예(EM8)의 무기 반사막(120)은 제5 실시예(EM5)의 무기 반사막(120)보다 540 또는 560[nm]의 파장을 갖는 광에 대한 반사율이 근소하게 높음을 알 수 있다. 또한, 제5 및 제8 실시예(EM5, EM8)의 무기 반사막(120)은 제6 실시예(EM6)의 무기 반사막(120)보다 반사율이 높음을 알 수 있다.
또한, 제6 내지 제8 실시예(EM6, EM7, EM8)를 비교하면, 제1 무기막(121)의 두께(W1)가 3000 옹스트롬(Å)이고, 비정질막(123)의 두께(W2)가 300 옹스트롬(Å)일 때, 표시 장치는 제7 및 제8 실시예(EM7, EM8)과 같이, 제2 무기막(125)의 두께(W3)를 2000 내지 3000 옹스트롬(Å)으로 설정함으로써, 무기 반사막(120)의 반사율을 최적화할 수 있다.
결과적으로, 본 출원에 따른 표시 장치는 제1 무기막(121)의 두께(W1)를 1250 내지 3000 옹스트롬(Å)으로 설정하고, 비정질막(123)의 두께(W2)를 250 내지 300 옹스트롬(Å)으로 설정하며, 제2 무기막(125)의 두께(W3)를 2000 내지 3000 옹스트롬(Å)으로 설정함으로써, 무기 반사막(120)의 반사율을 향상시킬 수 있다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
100: 표시 장치
110: 기판 120: 무기 반사막
121, 125: 제1 및 제2 무기막 123: 비정질막
130: 버퍼층 140: 층간 절연막
150: 패시베이션층 160: 평탄화층
T1, T2, T3: 제1 내지 제3 트랜지스터
LED: 발광 소자
B: 뱅크 CF: 컬러 필터
210: 표시 구동 회로부 220: 스캔 구동 회로부

Claims (13)

  1. 회로 영역과 복수의 발광 영역을 갖는 픽셀을 포함하는 기판;
    상기 기판의 상기 복수의 발광 영역 각각에 배치된 복수의 발광 소자; 및
    상기 회로 영역과 중첩되는 비정질막을 포함하고, 상기 기판과 상기 복수의 발광 소자 사이에 배치되는 무기 반사막을 포함하고,
    상기 회로 영역과 중첩되도록 상기 기판 상에 배치되는 박막 트랜지스터를 더 포함하고,
    상기 무기 반사막은 상기 기판과 상기 박막 트랜지스터 사이에 배치되고,
    상기 박막 트랜지스터와 중첩되도록 상기 박막 트랜지스터와 상기 무기 반사막 사이에 배치되는 차광층을 더 포함하고,
    상기 차광층은 금속을 포함하고, 상기 차광층의 폭은 상기 비정질막의 폭보다 작은, 표시 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 박막 트랜지스터를 덮는 패시베이션층;
    상기 복수의 발광 영역 각각과 중첩되도록 상기 패시베이션층 상에 배치되는 복수의 컬러 필터;

    상기 패시베이션층과 상기 복수의 컬러 필터를 덮는 평탄화층; 및
    상기 평탄화층 상에서 상기 복수의 발광 영역을 둘러싸는 뱅크를 더 포함하고,
    상기 무기 반사막의 비정질막은 상기 뱅크와 중첩되는, 표시 장치.
  5. 제 1 항에 있어서,
    상기 픽셀에 데이터 전압, 구동 전압, 및 레퍼런스 전압 각각을 공급하는 복수의 전압 공급 라인을 더 포함하고,
    상기 무기 반사막의 비정질막은 상기 복수의 전압 공급 라인과 중첩되는, 표시 장치.
  6. 제 1 항에 있어서,
    상기 무기 반사막의 비정질막은 상기 기판의 표시 영역 중 상기 복수의 발광 영역을 제외한 모든 영역을 덮는, 표시 장치.
  7. 제 5 항에 있어서,
    상기 복수의 전압 공급 라인은 상기 복수의 발광 소자와 상기 무기 반사막 사이에 배치되는, 표시 장치.
  8. 제 1 항에 있어서,
    상기 무기 반사막은,
    상기 기판 상에 배치된 제1 무기막; 및
    상기 비정질막과 상기 제1 무기막을 덮는 제2 무기막을 더 포함하고,
    상기 비정질막은 상기 회로 영역과 중첩되도록 상기 제1 무기막 상에 배치되는, 표시 장치.
  9. 제 8 항에 있어서,
    상기 비정질막은 상기 제1 무기막보다 굴절율이 높은 물질로 이루어진, 표시 장치.
  10. 제 8 항에 있어서,
    상기 비정질막은 비정질 실리콘을 포함하고, 상기 제1 및 제2 무기막은 이산화규소를 포함하는, 표시 장치.
  11. 제 8 항에 있어서,
    상기 비정질막의 두께는 250 내지 300 옹스트롬(Å)인, 표시 장치.
  12. 제 8 항에 있어서,
    상기 제1 무기막의 두께는 1250 내지 3000 옹스트롬(Å)인, 표시 장치.
  13. 제 8 항에 있어서,
    상기 제2 무기막의 두께는 2000 내지 3000 옹스트롬(Å)인, 표시 장치.
KR1020180172849A 2018-12-28 2018-12-28 표시 장치 KR102648979B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180172849A KR102648979B1 (ko) 2018-12-28 2018-12-28 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180172849A KR102648979B1 (ko) 2018-12-28 2018-12-28 표시 장치

Publications (2)

Publication Number Publication Date
KR20200082346A KR20200082346A (ko) 2020-07-08
KR102648979B1 true KR102648979B1 (ko) 2024-03-20

Family

ID=71600449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180172849A KR102648979B1 (ko) 2018-12-28 2018-12-28 표시 장치

Country Status (1)

Country Link
KR (1) KR102648979B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102068089B1 (ko) * 2013-06-28 2020-01-20 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이 기판 및 제조방법
KR102193091B1 (ko) * 2014-05-22 2020-12-21 엘지디스플레이 주식회사 낮은 반사율을 갖는 블랙 매트릭스를 구비한 평판 표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20200082346A (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
US10910441B2 (en) Organic light emitting display device
KR102612998B1 (ko) 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102582059B1 (ko) 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
US10008555B2 (en) Display device and method of manufacturing the same
US10756143B2 (en) Transparent display panel and transparent display device including the same
KR102614061B1 (ko) 표시 장치
KR102595735B1 (ko) 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
JP2017016822A (ja) 有機ｅｌ装置、有機ｅｌ装置の製造方法、及び電子機器
KR102436562B1 (ko) 터치 센서를 가지는 유기 발광 표시 장치
KR102645419B1 (ko) 발광 표시 장치
US11937460B2 (en) Transparent display device
US11678526B2 (en) Display device having an emitting area and a reflecting area
KR101429942B1 (ko) 유기전계발광표시장치 및 그 제조방법
US20230337511A1 (en) Display device having repair structure
CN111326671B (zh) 显示装置
KR20170014043A (ko) 유기 발광 표시 장치
CN114664895A (zh) 透明显示装置
KR102648979B1 (ko) 표시 장치
KR20150078392A (ko) 유기전계발광 표시장치 및 그 제조 방법
CN113972242A (zh) 透明显示装置
US11758762B2 (en) Electroluminescent display including photo tunable adhesive
US10978521B2 (en) Display device
US20230207734A1 (en) Light Emitting Display Device
US20230231084A1 (en) Light Emitting Display Panel
US20230200194A1 (en) Transparent display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right