KR102647936B1 - Ic 칩에 대한 고장 판단 방법 및 이러한 방법을 수행하는 ic 칩 인코딩 장치 - Google Patents

Ic 칩에 대한 고장 판단 방법 및 이러한 방법을 수행하는 ic 칩 인코딩 장치 Download PDF

Info

Publication number
KR102647936B1
KR102647936B1 KR1020230129005A KR20230129005A KR102647936B1 KR 102647936 B1 KR102647936 B1 KR 102647936B1 KR 1020230129005 A KR1020230129005 A KR 1020230129005A KR 20230129005 A KR20230129005 A KR 20230129005A KR 102647936 B1 KR102647936 B1 KR 102647936B1
Authority
KR
South Korea
Prior art keywords
chip
encoding
procedure
sensor
defective
Prior art date
Application number
KR1020230129005A
Other languages
English (en)
Inventor
김형준
Original Assignee
주식회사 퓨어스마트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 퓨어스마트 filed Critical 주식회사 퓨어스마트
Priority to KR1020230129005A priority Critical patent/KR102647936B1/ko
Application granted granted Critical
Publication of KR102647936B1 publication Critical patent/KR102647936B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 IC 칩에 대한 고장 판단 방법 및 이러한 방법을 수행하는 IC 칩 인코딩 장치에 관한 것이다. IC 칩에 대한 고장 판단 방법은 IC 칩 인코딩 장치가 IC 칩 그룹에 포함된 복수의 IC 칩에 대한 불량 판정을 수행하는 단계와 IC 칩 인코딩 장치가 복수의 IC 칩 중 불량 판정된 IC 칩에 대하여 마킹 절차를 수행하는 단계를 포함할 수 있다.

Description

IC 칩에 대한 고장 판단 방법 및 이러한 방법을 수행하는 IC 칩 인코딩 장치{Method for failure decision on integrated circuit chip and integrated circuit chip encoding apparatus for performing the method}
본 발명은 IC 칩에 대한 고장 판단 방법 및 이러한 방법을 수행하는 IC 칩 인코딩 장치에 관한 것이다. 보다 상세하게는 칩에 대한 불량을 판단하고 칩에 데이터를 기록하기 위한 IC 칩에 대한 고장 판단 방법 및 이러한 방법을 수행하는 IC 칩 인코딩 장치에 관한 것이다.
스마트카드(Smart Card)로 불리우는 IC 카드를 통신 방식에 따라 분류하면 접촉식 IC 카드 및 비접촉식 IC 카드로 구분할 수 있다. 접촉식 IC 카드는 카드 단말기에 IC 카드를 접촉하여 IC 카드 내의 접촉식 인터페이스를 이용하여 카드 단말기 와 물리적 접촉에 의해 데이터를 주고 받는다.
이러한 접촉식 IC 카드는 카드 단말기에 반드시 접촉하여야 한다는 단점이 있다. 비접촉식 IC 카드는 카드 단말기에 IC 카드를 접촉함이 없이 IC 카드 내의 비접촉식 인터페이스를 통해 물리적 접촉없이 무선 통신 방식으로 데이터를 주고 받는다.
비접촉식 IC 카드는 비접촉식 인터페이스에 포함되어 있는 안테나에 의해 무선 통신 방식으로 데이터를 수신하기 때문에 카드 단말기에 접촉할 필요가 없어 처리 속도가 빠르고, 정전기로 인한 손상이 거의 없다는 장점을 가지고 있다.
이러한 IC 카드에 실장되는 IC칩을 인코딩(encoding)하는 종래의 방식을 간략하게 설명하면 다음과 같다.
인코딩되지 않은 다수개의 IC칩이 배열된 IC칩 밴드(또는 칩테이프라고도 함)가 인코딩부에게로 공급되면, 인코딩부는 제어부(예컨대, PC)로부터 인코딩 명령을 전달받아 2~3개의 IC칩을 동시에 인코딩한다.
이러한 IC 칩을 인코딩함에 있어서 불량에 대한 판단을 수행하는 것이 중요하고, IC 칩에 대한 불량 판정 방법에 대한 연구가 필요하다.
본 발명은 상술한 문제점을 모두 해결하는 것을 그 목적으로 한다.
또한, 본 발명은, IC 칩을 인코딩함에 있어서 고장 판단을 자동화하여 고장난 IC 칩에 대한 사전 판단을 수행하는 것을 목적으로 한다.
또한, 본 발명은, 복수의 고장 판단 단계를 통해 IC 칩의 고장 판단이 보다 정확하게 수행될 수 있고, 인코딩시 간섭을 줄여 IC 칩에 대한 데이터를 안정적으로 기록하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 대표적인 구성은 다음과 같다.
본 발명의 일 실시예에 따르면, IC 칩에 대한 고장 판단 방법은 IC 칩 인코딩 장치가 IC 칩 그룹에 포함된 복수의 IC 칩에 대한 불량 판정을 수행하는 단계와 상기 IC 칩 인코딩 장치가 상기 복수의 IC 칩 중 불량 판정된 IC 칩에 대하여 마킹 절차를 수행하는 단계를 포함할 수 있다.
한편, 상기 불량 판정은 1차 불량 판정 절차 및 2차 불량 판정 절차를 포함하고, 상기 1차 불량 판정 절차는 반도체 공정 상에서 발생된 불량에 대한 불량 판정으로서 1차 불량 IC 칩을 결정하는 절차이고, 상기 2차 불량 판정 절차는 상기 1차 불량 판정 절차 이후, 인코딩 절차 상에서의 불량 판정으로서 2차 불량 IC 칩을 결정하는 절차일 수 있다.
또한, 상기 마킹 절차는 상기 1차 불량 IC 칩 및 상기 2차 불량 IC 칩에 대한 마킹을 수행하는 절차일 수 있다.
본 발명의 다른 실시예에 따르면, IC 칩에 대한 고장 판단을 수행하는 IC 칩 인코딩 장치는 IC 칩 그룹에 포함된 복수의 IC 칩에 대한 불량 판정을 수행하고, 상기 복수의 IC 칩 중 불량 판정된 IC 칩에 대하여 마킹 절차를 수행하도록 구현될 수 있다.
한편, 상기 불량 판정은 1차 불량 판정 절차 및 2차 불량 판정 절차를 포함하고, 상기 1차 불량 판정 절차는 반도체 공정 상에서 발생된 불량에 대한 불량 판정으로서 1차 불량 IC 칩을 결정하는 절차이고, 상기 2차 불량 판정 절차는 상기 1차 불량 판정 절차 이후, 인코딩 절차 상에서의 불량 판정으로서 2차 불량 IC 칩을 결정하는 절차일 수 있다.
또한, 상기 마킹 절차는 상기 1차 불량 IC 칩 및 상기 2차 불량 IC 칩에 대한 마킹을 수행하는 절차일 수 있다.
본 발명에 의하면, IC 칩을 인코딩함에 있어서 고장 판단을 자동화하여 고장난 IC 칩에 대한 사전 판단이 정확하게 수행될 수 있다.
또한, 본 발명에 의하면, 복수의 고장 판단 단계를 통해 IC 칩의 고장 판단이 보다 정확하게 수행될 수 있고, 인코딩시 간섭을 줄여 IC 칩에 대한 데이터가 안정적으로 기록될 수 있다.
도 1은 본 발명의 실시예에 따른 IC칩 인코딩 장치의 외관사시도이다.
도 2는 도 1에 도시된 공급 릴과 제 1 덴서 롤러 및 제 2 덴서 롤러를 보다 구체적으로 설명하기 위한 도면이다.
도 3은 도 1에 도시된 센서부와 인코딩부가 설치된 영역을 확대한 도면이다.
도 4는 도 3에 도시된 센서부의 구성을 설명하기 위한 도면이다.
도 5는 도 3에서 센서부와 IC칩 밴드의 구멍간의 관계를 설명하기 위한 도면이다.
도 6은 도 1에 도시된 인코딩부의 동작을 설명하기 위한 도면이다.
도 7은 도 6에 도시된 포고 핀과 IC칩 밴드 및 IC칩간의 접촉을 설명하기 위한 도면이다.
도 8은 도 1에 도시된 홈 롤러를 보다 구체적으로 설명하기 위한 도면이다.
도 9는 본 발명의 실시예에 따른 IC 칩에 대한 인코딩 및 불량 판정 방법을 나타낸 개념도이다.
도 10은 본 발명의 실시예에 따른 불량 판정 및 인코딩 방법을 나타낸 개념도이다.
도 11은 본 발명의 실시예에 따른 인코딩 절차를 나타낸 개념도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이러한 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 본 명세서에 기재되어 있는 특정 형상, 구조 및 특성은 본 발명의 정신과 범위를 벗어나지 않으면서 일 실시예로부터 다른 실시예로 변경되어 구현될 수 있다. 또한, 각각의 실시예 내의 개별 구성요소의 위치 또는 배치도 본 발명의 정신과 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 행하여 지는 것이 아니며, 본 발명의 범위는 특허청구범위의 청구항들이 청구하는 범위 및 그와 균등한 모든 범위를 포괄하는 것으로 받아들여져야 한다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 구성요소를 나타낸다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 여러 바람직한 실시예에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 IC칩 인코딩 장치의 외관사시도이다. 도 2는 도 1에 도시된 공급 릴과 제 1 덴서 롤러 및 제 2 덴서 롤러를 보다 구체적으로 설명하기 위한 도면이다. 도 3은 도 1에 도시된 센서부와 인코딩 부가 설치된 영역을 확대한 도면이고, 도 4는 도 3에 도시된 센서부의 구성을 설명하기 위한 도면이고, 도 5는 도 3에서 센서부와 IC칩 밴드의 구멍간의 관계를 설명하기 위한 도면이고, 도 6은 도 1에 도시된 인코딩부의 동 작을 설명하기 위한 도면이고, 도 7은 도 6에 도시된 포고 핀과 IC칩 밴드 및 IC칩간의 접촉을 설명하기 위한 도면이고, 도 8은 도 1에 도시된 홈 롤러를 보다 구체적으로 설명하기 위한 도면이다.
본 발명의 실시예에 따른 IC칩 인코딩 장치는, 공급 릴(14), 적재 릴(18), 조작부(20), 덴서 롤러(28, 30, 52, 54), 센서부(44), 인코딩부(46), 및 홈 롤러(48)를 포함한다. 공급 릴(14)은 테이블(10)의 일측부에 설치된다. 공급 릴(14)은 패키징 릴이라고도 한다.
공급 릴(14)은 테이블(10)의 일측부에 설치된 모터함(12)내의 모터(도시 생략)의 회전축에 연결되어 모터의 회전과 함께 회전한다. 공급 릴(14)에는 인코딩되지 않은 다수의 IC칩이 부착된 IC칩 밴드(22)가 패킹되어 있다. 이때, 인코딩되지 않은 다수의 IC칩은 IC칩 밴드(22)의 일면에 행렬 형태(즉, 다수의 행 및 다수의 열을 포함한 형태)로 부착되되 상호 등간격으로 배열된다. 인코딩되지 않은 IC칩을 빈 IC칩이라고 칭할 수 있다. 또한, IC칩 밴드(22)에 의해 공급 릴(14)에 패키징된 다수의 IC칩은 보호필름(24)에 의해 정전기로부터 보호된다. 그리고, IC칩 밴드(22)는 불투명 재질로 구성될 수 있다. 여기서, 인코딩되지 않은 다수의 IC칩은 인코딩부(46)에 의해 인코딩된다. 즉, 인코딩되지 않은 다수의 IC칩이 부착된 IC칩 밴드(22)가 인코딩부(46)의 하부의 인코딩 영역으로 이송되면 인코딩부(46)가 하부의 인코딩되지 않은 다수의 IC칩을 인코딩하게 된다.
다시 말해서, 공급 릴(14)에 패킹된 IC칩 밴드(22)가 풀리면서 적재 릴(18)쪽으로 이송되는 과정에서, IC칩 밴 드(22)는 주기적으로 인코딩부(46)의 하부의 인코딩 영역에서 일시 멈춤을 한 후에 지나가게 되는데, 인코딩부(46)는 일시 멈춤을 하고 있는 IC칩 밴드(22)의 다수의 IC칩을 인코딩한다.
인코딩되지 않은 IC칩에 대한 인코딩을 위해 IC칩 밴드(22)가 공급 릴(14)로부터 인코딩부(46)의 하부로 공급될 때, 보호필름(24)은 IC칩 밴드(22)로부터 분리되어 IC칩 밴드(22)의 이송 경로와는 다른 이송 경로를 통해 적재 릴(18)쪽으로 이송된다.
공급 릴(14)에 패킹된 IC칩 밴드(22)는 제 1 덴서 롤러(28) 및 공급 롤러(40)를 경유하여 인코딩부(46)의 하부로 이송되고, 보호 필름(24)은 제 2 덴서 롤러(30) 및 테이블(10)의 하부의 롤러(도시 생략)를 경유하여 적재 릴(18)쪽으로 이송된다. 제 1 덴서 롤러(28) 및 제 2 덴서 롤러(30)는 IC칩 밴드(22) 및 보호필름(24)이 공급 릴(14)로부터 풀려서 적재 릴(18)에 감기는 과정에서 상하로 이동하여 팽팽함을 유지시킨다. 도 2를 참조하면, 제 1 덴서 롤러(28) 및 제 2 덴서 롤러(30)는 후면이 승강기에 연결되어 있다. 승강기는 세로방향으로 설치된 가이드(26)를 따라 상하 승강운동할 수 있다. 따라서, 제 1 덴서 롤러(28) 및 제 2 덴서 롤러(30)는 가이드(26)를 따라 상하 승강운동하게 된다. 가이드(26)의 상단 및 하단에는 스토퍼(32, 34)가 설치되고, 가이드(26)의 상부 측면에는 제 1 금속 감지 센서(36a, 36b)가 설치되고, 가이드(26)의 하부 측면에는 제 2 금속 감지 센서 (36c, 36d)가 설치된다. 제 1 금속 감지 센서(36a, 36b) 및 제 2 금속 감지 센서(36c, 36d)는 승강기에 설치된 금속 부재(38)를 감지한다. 즉, 제 1 금속 감지 센서(36a, 36b) 및 제 2 금속 감지 센서(36c, 36d)는 리미트 센서라고 할 수 있다. 다시 말해서, 제 1 덴서 롤러(28) 및 제 2 덴서 롤러(30)는 제 1 금속 감지 센서(36a, 36b) 및 제 2 금속 감지 센서(36c, 36d) 간의 이격 거리 내에서 상하로 승강할 수 있다. 도 2에서는 제 1 금속 감지 센서(36a, 36b) 및 제 2 금속 감지 센서(36c, 36d)를 각각 두개씩 설치하였는데, 이는 제 1 금속 감지 센서 및 제 2 금속 감지 센서를 각각 하나의 센서로만 구현하였을 경우에 고장이 발생하게 되면 감지 기능을 수행할 수 없기 때문에 두개씩 설치하였다.
IC칩 밴드(22)의 인코딩 영역으로의 이송에 의해 인코딩부(46)에서의 인코딩이 완료되면 인코딩된 IC칩이 부착된 IC칩 밴드(22)는 적재 릴(18)측으로 이송되고, 이와 같이 이송되는 IC칩 밴드(22)는 보호 필름(24)과 함께 적재 릴(18)에 감기게 된다. 이때, 인코딩된 IC칩이 부착된 IC칩 밴드(22)는 홈 롤러(48) 및 제 3 덴서 롤러 (52)를 경유하여 적재 릴(18)에 감기고, 보호 필름(24)은 제 4 덴서 롤러(54)를 경유하여 적재 릴(18)에 감긴다. 제 3 덴서 롤러(52) 및 제 4 덴서 롤러(54)는 IC칩 밴드(22) 및 보호필름(24)이 공급 릴(14)로부터 풀려서 적재 릴(18)에 감기는 과정에서 상하로 이동하여 팽팽함을 유지시킨다. 여기서, 제 3 덴서 롤러(52) 및 제 4 덴서 롤러(54)는 상술한 제 1 덴서 롤러(28) 및 제 2 덴서 롤러(30)와 같은 형태로 후면이 승강기에 연결되어 있다. 승강기는 세로방향으로 설치된 가이드(50)를 따라 상하 승강운동할 수 있다. 따라서, 제 3 덴서 롤러(52) 및 제 4 덴서 롤러(54)는 가이드(50)를 따라 상하 승강 운동하게 된다. 가이드(50)의 상단 및 하단에는 스토퍼 (56, 58)가 설치되고, 가이드(50)의 상부 측면에는 제 3 금속 감지 센서(60a, 60b)가 설치되고, 가이드(50)의 하부 측면에는 제 4 금속 감지 센서(도시 생략; 두 개의 센서)가 설치된다. 제 3 금속 감지 센서(60a, 60b) 및 제 4 금속 감지 센서는 승강기에 설치된 금속 부재(62)를 감지한다. 즉, 제 3 금속 감지 센서(60a, 60b) 및 제 4 금속 감지 센서는 리미트 센서라고 할 수 있다. 다시 말해서, 제 3 덴서 롤러(52) 및 제 4 덴서 롤러(54)는 제 3 금속 감지 센서(60a, 60b) 및 제 4 금속 감지 센서간의 이격 거리내에서 상하로 승강할 수 있다.
상술한 제 3 덴서 롤러(52)와 제 4 덴서 롤러(54) 및 그 주변부에 대한 상세한 도면을 제시하지 않았지만, 제 3 덴서 롤러(52)와 제 4 덴서 롤러(54) 및 그 주변부의 구성은 앞서 설명한 도 2의 구성과 동일하다고 볼 수 있으므로 통상의 기술자라면 도 2를 참조하여 충분히 유추할 수 있다.
상술한 제 1 덴서 롤러(28) 및 제 2 덴서 롤러(30)의 상승 및 하강은 제 3 덴서 롤러(52) 및 제 4 덴서 롤러 (54)의 상승 및 하강과는 반대일 것이다. 예를 들어, 제 1 덴서 롤러(28) 및 제 2 덴서 롤러(30)가 상승하면 제 3 덴서 롤러(52) 및 제 4 덴서 롤러(54)는 하강할 것이고, 제 1 덴서 롤러(28) 및 제 2 덴서 롤러(30)가 하강하면 제 3 덴서 롤러(52) 및 제 4 덴서 롤러(54)는 상승할 것이다.
적재 릴(18)은 테이블(10)의 타측부에 설치된다. 적재 릴(18)은 테이블(10)의 타측부에 설치된 모터함(16) 내의 모터(도시 생략)의 회전축에 연결되어 모터의 회전과 함께 회전한다.
적재 릴(18)에는 인코딩된 IC칩이 부착된 IC칩 밴드(22)가 감긴다. 이때, IC칩 밴드(22)의 이송 경로와는 다른 이송 경로로 이송되어 온 보호필름(24)이 함께 감긴다. 즉, 보호필름(24)은 인코딩된 IC칩의 일면을 커버하면서 적재 릴(18)에 감기게 된다. 조작부(20)는 다수의 조작 버튼을 구비하고, 본 발명의 실시예에 따른 IC칩 인코딩 장치의 동작을 온/오프시킬 수 있다.
IC칩 밴드(22)는 공급 롤러(40)를 통해 소정 길이의 수평의 이송 안내부(42)에게로 안내된다. 즉, 공급 릴(14) 에서 풀린 IC칩 밴드(22)는 제 1 덴서 롤러(28)를 통해 공급 롤러(40)를 경유하여 이송 안내부(42)에게로 안내된다. 공급 롤러(40)는 IC칩 밴드(22)의 일면에 접촉되고 IC칩 밴드(22)의 이송에 따라 회전하여 IC칩 밴드(22)를 이송시킨다. 여기서, 공급 롤러(40)는 이송 안내부(42)의 IC칩 밴드 유입측에 설치된다고 보면 된다.
이송 안내부(42)는 테이블(10)의 상면에 소정 길이의 가로 방향으로 수평하게 설치된다.
이송 안내부(42)는 IC칩 밴드(22)를 인코딩부(46)의 하부를 지나쳐서 홈 롤러(48)에게로 이송되도록 안내한다. 이송 안내부(42)는 아크릴과 같이 반투명 재질로 구성될 수 있다. 물론, 이송 안내부(42)는 반투명 재질 대신에 투명 재질로 구성되어도 무방하다.
센서부(44)는 인코딩부(46)의 전단에 설치된다. 즉, 센서부(44)는 공급 릴(14)과 인코딩부(46) 사이에 설치되는 데, 보다 구체적으로는 소정 길이의 이송 안내부(42)의 어느 일부분에 대향하도록 설치되되 공급 롤러(40)와 인코딩부(46) 사이에 설치된다. 센서부(44)는 제 1 덴서 롤러(28) 및 공급 롤러(40)를 통해 이송 안내부(42)에 이송되어 오는 IC칩 밴드(22)의 IC칩 사이의 구멍(22a, 22b) 및 IC칩 밴드(22)의 양측면 중 어느 한 측면의 구멍(22c)을 감지한다. 구멍(22a, 22b)은 IC칩 밴드(22)에서 IC칩이 배열된 행과 행 사이에 천공된 것으로서, 본 발명에 기재된 제 1 구멍의 일예가 될 수 있다. 구멍(22c)은 IC칩 밴드(22)의 양측면에 천공된 것으로서, IC칩 밴드(22)의 양측면 중 어느 한 측면의 구멍이 본 발명에 기재된 제 2 구멍의 일예가 될 수 있다. 필요에 따라서, 제 1 구멍은 구멍(22a)과 구멍(22b) 중에서 어느 하나만 있어도 무방하다.
센서부(44)는 광섬유를 이용한 센서로 구성될 수 있다. 센서부(44)는 상호 이격된 발광부(44a, 44b, 44c; 도 4 참조) 및 상호 이격된 수광부(45a, 45b, 45c; 도 4 참조)를 포함한다. 여기서, 발광부(44a, 44b, 44c)는 이송 안내부(42)의 상면과 이격되어 이송 안내부(42)의 상부에 설치되고, 수광부(45a, 45b, 45c)는 이송 안내부(42)의 하면의 수납홈(42a)내에 설치된다.
발광부(44a)에서 발광된 광은 구멍(22a; 도 5 참조) 및 반투명 재질(또는 투명 재질)의 이송 안내부(42)를 통과하여 수광부(45a)에게로 인가되고, 발광부(44b)에서 발광된 광은 구멍(22b; 도 5 참조) 및 반투명 재질(또는 투명 재질)의 이송 안내부(42)를 통과하여 수광부(45b)에게로 인가되고, 발광부(44c)에서 발광된 광은 구멍(22c; 도 5 참조) 및 반투명 재질(또는 투명 재질)의 이송 안내부(42)를 통과하여 수광부(45c)에게로 인가된다.
발광부(44a, 44b, 44c) 및 수광부(45a, 45b, 45c)는 상호 대향되게 설치됨이 바람직하다. 그에 따라, 발광부(44a)와 수광부(45a)를 제 1 센서라고 할 수 있고, 발광부(44b)와 수광부(45b)를 제 2 센서라고 할 수 있고, 발광부(44c)와 수광부(45c)를 제 3 센서라고 할 수 있다. 제 1 센서와 제 2 센서 및 제 3 센서는 각각 광섬유센서로 구성된다고 볼 수 있는데, 각 센서의 발광부(44a, 44b, 44c)는 광섬유센서의 발광부가 되고, 각 센서의 수광 부(45a, 45b, 45c)는 광섬유센서의 수광부가 될 수 있다.
상술한 실시예에서는 센서부(44)를 3개의 센서로 구성시켰는데, 이는 한개의 센서로 하였을 경우에 고장이 발생되면 감지기능을 제대로 수행할 수 없으므로 다수개로 구성시킨 것이다. 필요에 따라서는 센서부(44)는 2개의 센서로 구성시켜도 된다.
앞서 설명하였듯이, IC칩 밴드(22)는 이송 안내부(42)를 따라 인코딩부(46)의 하부(즉, 인코딩 영역)를 수평으로 지나가되 주기적으로 인코딩 영역에서 일시 멈춤을 한 후에 지나가게 된다. IC칩 밴드(22)의 이송은 인코딩 용 PC(70; 도 6 참조)에 의해 제어된다. 여기서, 일시 멈춤 동안에 인코딩부(46)가 인코딩 영역에 위치한 다수의 IC칩(예컨대, 12개 = 4Х3)을 한번에 인코딩한다. 기존의 IC칩 인코딩 장비는 동시에 3개 정도의 IC칩을 인코딩할 수 있어서 생산량이 현저히 떨어지고 불량율이 높았으나, 본 발명의 실시예에서는 동시에 12개의 IC칩을 인코딩할 수 있어서 생산량을 증대시킬 수 있다.
IC칩 밴드(22)가 이송 안내부(42)에서 수평으로 이송되는 동안에 센서부(44)의 제 1 센서는 IC칩 밴드(22)에 나란히 형성된 구멍(22a)을 순차적으로 감지하고, 제 2 센서는 IC칩 밴드(22)에 나란히 형성된 구멍(22b)을 순차적으로 감지하고, 제 3 센서는 IC칩 밴드(22)의 양측면의 구멍 중에서 어느 하나의 구멍(22c)을 순차적으로 감지한다.
여기서, 센서부(44)의 센서별 구멍 센싱 개수는 인코딩용 PC(70; 도 6 참조)에게로 전달되고, 인코딩용 PC(70)는 각 센서별 구멍 센싱 개수가 기지정된 개수가 되면 IC칩 밴드(22)의 이송을 일시 멈춘다. 기지정된 개수라 함은 12개의 IC칩이 인코딩 영역에 모두 진입한 것에 상응하는 개수를 의미한다. 센서부(44)의 제 1 센서는 구멍(22a)이 순차적으로 형성된 열을 담당하고, 제 2 센서는 구멍(22b)이 순차적으로 형성된 열을 담당하고, 제 3 센서는 구멍(22c)이 순차적으로 형성된 열을 담당할 수 있다. 예를 들어, IC칩 밴드(22)가 이송되는 동안에 제 1 센서는 구멍(22a)을 순차적으로 감지하고, 제 2 센서는 구멍(22b)을 순차적으로 감지하고, 제 3 센서는 구멍 (22c)을 순차적으로 감지한다. 그리고, 각각의 센서는 저마다의 구멍 센싱 개수를 인코딩용 PC(70)에게로 전달한다. 그에 따라, 인코딩용 PC(70)는 제 1 센서의 구멍 센싱 개수가 4개, 제 2 센서의 구멍 센싱 개수가 4개, 제 3 센서의 구멍 센싱 개수가 8개가 되면 모터함(12, 16, 72)내의 모터의 구동을 일시 정지시켜 IC칩 밴드(22)의 이송을 일시 멈추게 한다. 상기 설명에서는 제 1 센서의 구멍 센싱 개수와 제 2 센서의 구멍 센싱 개수 및 제 3 센서의 구멍 센싱 개수를 모두 충족하여야 IC칩 밴드(22)의 이송을 일시 멈추는 것처럼 기재하였으나, 논리합(OR) 조건이어도 무방하다.
다시 말해서, 센서부(44)는 한번에 동시에 인코딩될 다수의 IC칩이 인코딩 영역에 모두 진입하였는지를 판단할 수 있는 감지 신호를 생성하여 인코딩용 PC(70)에게로 보낸다고 볼 수 있다. 즉, 센서부(44)는 각 센서별로 IC 칩 밴드(22)의 이송에 따라 순차적으로 구멍이 감지될 때마다 구멍 센싱 신호를 인코딩용 PC에게로 보낸다. 그에 따라 예를 들어, 인코딩용 PC는 각 센서별 구멍 센싱 신호를 카운팅하여 제 1 센서의 구멍 센싱 신호의 개수가 4개가 되거나 제 2 센서의 구멍 센싱 신호의 개수가 4개가 되거나 제 3 센서의 구멍 센싱 신호의 개수가 8개가 되면 IC칩 밴드(22)의 이송을 일시 멈추게 한다. 이때, IC칩 밴드(22)의 이송을 일시 멈추기 위해, 인코딩용 PC는 공급 릴(14)과 적재 릴(18) 및 홈 롤러(48)의 회전을 담당하는 각각의 모터의 구동을 정지시킴으로써 공급 릴(14)과 적재 릴(18) 및 홈 롤러(48)의 회전을 중지시킨다. 그리고, IC칩 밴드(22)의 이송이 일시 멈추게 되면 각 센서별 구멍 센싱 개수는 0(zero)으로 리셋(reset)될 수 있다. [0059] 또한, 센서부(44)는 이송되어 오는 IC칩 밴드(22)를 감지하는 금속 감지 센서(44d)를 추가로 포함한다. 여기서, IC칩 밴드(22)는 금속 재질을 포함하므로 금속 감지 센서(44d)는 충분히 IC칩 밴드(22)를 감지할 수 있다.
상술한 센서부(44)의 경우, 금속 감지 센서(44)에서 IC칩 밴드(22)를 감지하고 난 후에 제 1 센서 내지 제 3 센 서에서의 구멍 센싱이 이루어진다.
다시 말해서, 금속 감지 센서(44d)가 IC칩 밴드(22)을 감지하게 되면 제 1 내지 제 3 센서가 각각 구멍을 순차적으로 센싱하고, 인코딩용 PC(70)는 각 센서별 구멍 센싱 개수를 근거로 인코딩부(46)에서의 인코딩이 이루어 질 수 있도록 제어한다.
한편, 이송 안내부(42)의 상면에는 세로 바(43a, 43b)가 상호 이격되게 고정 설치된다. IC칩 밴드(22)가 이송 안내부(42)를 따라 수평이송되는 과정에서 들뜸현상이 발생할 수 있으므로, 세로 바(43a, 43b)는 혹시라도 들뜨게 되는 IC칩 밴드(22)를 눌러주기 위해 필요하다.
특히, 센서부(44)의 각 센서별 구멍 인식율을 높이기 위해서는 IC칩 밴드(22)가 평평한 것이 좋으므로, 세로 바(43a, 43b)는 센서부(44)가 설치되는 부위의 부근에 설치됨이 바람직하다. 세로 바(43a)는 본 발명의 청구범위에 기재된 제 1 세로 바의 일예가 될 수 있고, 세로 바(43b)는 본 발명의 청구범위에 기재된 제 2 세로 바의 일 예가 될 수 있다.
인코딩부(46)는 인코딩 영역의 다수의 IC칩(예컨대, 12개 = 4Х3)을 한번에 인코딩한다.
이를 위해 인코딩부(46)는 상하 승강안내부(46b; 도 3, 도 6 참조)를 따라 상하로 승강되는 헤더(46a)를 포함한다. 헤더(46a)는 도시되지 않은 모터에 의해 상하로 승강운동할 수 있다. 또한, 헤더(46a)의 하면(즉, 이송 안내부(42)를 대향하고 있는 면)에는 다수의 포고핀(46c)이 형성된다. 도 6을 참조하면, 헤더(46a)는 신호 케이블 (66)을 통해 단말기 모듈(68) 내의 각각의 인코딩 단말기(68a)와 연결된다. 또한, 각각의 인코딩 단말기(68a)는 인코딩용 PC(70)와 연결된다. 인코딩용 PC(70)는 본 발명의 실시예에 따른 IC칩 인코딩 장치를 제어하고 인코딩을 위한 신호를 전송하고 수신한다. 각각의 인코딩 단말기(68a)는 인코딩용 PC(70)와 IC칩 사이의 신호를 주고 받는다. 본 발명의 명세서에서, 인코딩용 PC(70)를 제어부라고 할 수 있다. 인코딩용 PC(70)는 모터함(12, 16, 72)에 수납되어 있는 모터(도시 생략)의 동작을 제어할 수 있다.
인코딩부(46)가 IC칩에 인코딩을 하기 위해서는 헤더(46a)가 하강해야 된다. 헤더(46a)가 상하 승강안내부(46b)를 따라 하강하게 되면 도 7에서와 같이 포고핀(46c)의 일측 끝단부가 IC칩 밴드(22)의 IC칩(64)의 리드단자 (64a, 64b)에 접촉한다. 이후, 인코딩용 PC(70)로부터의 인코딩 신호가 단말기 모듈(68)과 신호 케이블(66) 및 포고핀(46c)을 통해 IC칩(64)에게로 인가된다. 도 7에서, 미설명 부호 68은 IC칩(64)을 보호하는 보호부이다.
IC칩 밴드(22)의 인코딩되지 않은 다수의 IC칩(64)(예컨대, 12개의 IC칩)이 인코딩 영역으로 모두 진입하면 IC 칩 밴드(22)의 이송이 일시 멈추게 되고, 이어 인코딩부(46)에 의해 인코딩이 수행된다. 상술한 인코딩 영역이라 함은 포고핀(46c)에 직하방향으로 대향된 영역으로서, 한번에 동시에 인코딩되어야 하는 개수(예컨대, 12 개)의 IC칩이 위치하게 되는 영역을 의미할 수 있다.
홈 롤러(48)는 인코딩부(46)의 후단에 설치된다. 즉, 홈 롤러(48)는 인코딩부(46)와 적재 릴(18) 사이에 설치된다. 보다 구체적으로, 홈 롤러(48)는 공급 롤러(40)가 설치된 부위와는 반대되는 부위에 설치되되 인코딩부(46)와 덴서 롤러(52, 54) 사이에 설치된다. 홈 롤러(48)는 이송 안내부(42)의 IC칩 밴드 유출측에 설치된다고 보면 된다.
홈 롤러(48)는 기지정된 각도만큼씩 회전한 후에 멈추게 되는데, 홈 롤러(48)는 모터함(72)내의 모터의 회전축과 연결된다. 홈 롤러(48)가 회전하는 동안 IC칩 밴드(22)는 소정 거리 이송되고, 홈 롤러(48)의 회전이 멈추게 되면 IC칩 밴드(22)의 이송 역시 멈추게 된다. 여기서, 기지정된 각도는 인코딩부(46)가 다수의 IC칩(예컨대, 12개의 IC칩)에 대한 동시의 인코딩을 수행한 이후부터 후속 인코딩을 수행하기 직전까지의 시간 동안에 회전하는 각도를 의미한다. 다시 말해서, 기지정된 각도는 다수의 IC칩이 인코딩 영역에 일시 멈춤한 후에 후속의 다수의 IC칩이 재차 인코딩 영역으로 진입하여 일시 멈춤하기까지의 시간 동안에 회전하는 각도를 의미한다고 볼 수 있다.
홈 롤러(48)의 양측면에는 도 8에서와 같이 IC칩 밴드(22)의 양측면에 형성된 구멍(22c)에 삽입 및 탈거 가능한(즉, 끼워지고 끼움해제되는) 돌기(48a)가 돌출 형성된다.
홈 롤러(48)는 IC칩 밴드(22)가 이송될 때 기지정된 각도만큼씩 회전하고 멈춘다. 여기서, 기지정된 각도만큼씩의 회전은 인코딩용 PC(70)가 모터함(72)내의 모터의 구동을 제어함에 따라 충분히 가능하다.
만약, 상술한 센서부(44)와 돌기(48a)가 없다고 가정하였을 경우, 적재 릴(18)은 해당 모터(즉, 모터함(16)에 수납된 모터)의 구동에 의해 주기적으로 일정 각도만큼 회전하여 IC칩 밴드(22) 및 보호 필름(24)을 당긴다고 하더라도 시간이 지날수록 당기는 힘에서 오차가 발생하거나 한번에 당겨지는 IC칩 밴드(22)의 이송 거리에서 오차가 발생하게 된다. 이로 인해, 인코딩부(46)의 하부의 인코딩 영역에 정확히 위치해야 할 다수의 IC칩(64)이 정위치에서 약간 벗어나게 된다. 이렇게 되면 인코딩부(46)는 다수의 IC칩(64)에 정확하게 인코딩을 할 수 없게 된다.
따라서, 상술한 본 발명의 실시예에서와 같이 센서부(44)와 돌기(48a)를 갖추게 되면 센서부(44)의 각 센서는 순차적으로 센싱되는 구멍 개수를 인코딩용 PC(70)에게로 전달하게 되므로, 인코딩용 PC(70)에서는 이송되는 IC 칩 밴드(22)의 일시 멈춤(즉, 인코딩을 위한 일시 멈춤임)의 시점을 정확하게 제어할 수 있게 된다. 물론, 인코딩용 PC(70)의 일시 멈춤 명령에 의해 IC칩 밴드(22)의 이송이 일시 멈추게 되더라도 선행의 적재 릴(18)측의 모터의 힘 때문에(즉, 관성에 의해) 즉각적으로 멈춰지지 않고 정위치에서 약간 밀려날 수도 있다. 홈 롤러(48)는 이와 같이 IC칩 밴드(22)가 약간 밀려나는 것을 방지할 수 있다. 즉, IC칩 밴드(22)가 한번 이송될 때마다 홈 롤러(48)도 함께 기지정된 각도만큼 회전하게 되는데, 이때 홈 롤러(48)의 양측면에 형성된 돌기(48a)가 IC 칩 밴드(22)의 양측면의 구멍(22c)에 끼워지면서 회전한다. 특히, 홈 롤러(48)는 한번 회전할 때 기지정된 각도만큼만 회전하고 멈추게 되므로, 홈 롤러(48)의 돌기(48a)와 IC칩 밴드(22)의 구멍(22c)간의 결합은 IC칩 밴드(22)의 밀림을 방지하게 된다. 이로 인해 IC칩 밴드(22)의 IC칩(64)들은 정위치에서 벗어날 수 없게 되고, 인코딩부(46)는 다수의 IC칩(64)에 대하여 정확하게 인코딩을 하게 된다.
물론, 인코딩부(46)의 인코딩이 종료되면 IC칩 밴드(22)는 재차 소정 간격 이송되는데, 이때 홈 롤러(48)는 모 터함(72)내의 모터가 구동됨에 따라 기지정된 각도만큼 재차 회전한 후에 멈추게 된다.
도 9는 본 발명의 실시예에 따른 IC 칩에 대한 인코딩 및 불량 판정 방법을 나타낸 개념도이다.
도 9에서는 IC 칩에 대한 인코딩 및 불량 판정을 수행하기 위한 방법이 개시된다.
도 9를 참조하면, IC 칩에 대한 인코딩 및 불량 판정은 1차 불량 판정 절차(900), 인코딩 절차(910), 2차 불량 판정 절차(920), 마킹 절차(930) 및 최종 피딩 절차(940)를 통해 수행될 수 있다.
IC 칩에 대한 불량 판정은 IC 칩 그룹에 대해 수행될 수 있다. IC 칩 그룹은 복수의 IC 칩을 포함할 수 있다. IC 칩 그룹은 불량 판정 및 인코딩을 수행하는 단위일 수 있다. 예를 들어, IC 칩 그룹은 3개의 IC 칩이 10열로 나열된 구조일 수 있다.
1차 불량 판정 절차(900)는 반도체 공정 상에서 발생된 불량에 대한 불량 판정이다. IC 칩 그룹에서 불량 판정된 IC 칩은 반도체 공정상에서 이미 불량 판단을 통해 펀칭을 통해 식별될 수 있다. 본 발명의 실시예에 따른 IC칩 인코딩 장치는 비전 검사 장치로 펀칭된 IC 칩을 인식할 수 있고, 해당 IC 칩을 1차 불량 판정된 불량 칩(이하, 1차 불량 칩)으로 인식할 수 있다.
인코딩 절차(910)는 IC 칩 그룹에 포함된 복수의 IC 칩에 데이터를 쓰는 절차일 수 있다. 인코딩 절차(910)는 1차 불량 판정된 불량 칩에 대해서는 수행되지 않을 수 있다.
2차 불량 판정 절차(920)는 1차 불량 판정 절차(900) 이후, 인코딩 절차(910)를 통해 수행될 수 있다. IC 칩 그룹에 포함된 복수의 IC 칩에 데이터를 기록하는 인코딩이 수행될 수 있다. 이때, 인코딩이 되지 않는 IC 칩은 2차 불량 판정된 불량 칩(이하, 2차 불량칩)으로 판정될 수 있다.
마킹 절차(930)는 1차 불량 판정된 1차 불량 IC 칩 및 2차 불량 판정된 2차 불량 IC 칩에 대한 마킹을 수행하는 절차일 수 있다. 마킹 절차(930)를 통해 1차 불량 IC 칩 및 2차 불량 IC 칩에 대해 특정 색깔로 마킹이 이루어질 수 있다. 마킹은 잉크젯 프린터와 같은 장치를 통해 이루어질 수 있다. 이러한 마킹 절차(930)를 통해 IC 칩 그룹 상에서 불량 IC 칩에 대한 식별이 가능하다.
최종 피딩 절차(940)는 마킹된 IC 칩 그룹을 인코딩 장치로 다시 피딩하여 IC 칩 상에 데이터의 인코딩이 잘 이루어져 있는지에 대한 읽기 동작이 수행될 수 있다. 읽기 동작은 1차 불량 IC 칩 및 2차 불량 IC칩은 제외하고 수행될 수 있다. 이러한 읽기 동작이 수행되지 않는 경우, 해당 IC 칩은 3차 불량 칩으로 인지되어 추가적으로 마킹되는 동작이 수행될 수도 있다.
읽기 동작이 수행되지 않는지에 대한 판단이 수행되는 것은 3차 불량 판정 절차일 수 있다. 최종 피딩 절차(940)를 통해 최종적으로 IC 칩 그룹 내에서 사용 가능한 IC 칩에 대한 수량이 판단되고, 해당 IC 칩 그룹 내에서 테스트가 완료된 사용 가능한 IC 칩만이 활용될 수 있다.
도 10은 본 발명의 실시예에 따른 불량 판정 및 인코딩 방법을 나타낸 개념도이다.
도 10에서는 1차 불량 판정 절차, 인코딩, 2차 불량 판정 절차를 위한 IC 칩 그룹 내의 복수의 IC 칩에 대한 하위 IC 칩 그룹을 설정하기 위한 방법이 개시된다.
도 10을 참조하면, 1차 불량 판정 절차(1000)를 위한 제1 하위 IC 칩 그룹(1050), 인코징 절차(1010)에서 인코딩을 위한 전원 공급을 위한 제2 하위 IC 칩 그룹(1060), 인코딩 동작을 수행하고, 2차 불량 판정 절차(1020)를 수행하기 위한 제3 하위 IC 칩 그룹(1070), 3차 불량 판단 절차(1030)를 수행하기 위한 제4 하위 IC 칩 그룹(1080)이 별도로 설정될 수 있다.
제1 하위 IC 칩 그룹(1050)은 비전이 인식할 수 있는 단위를 고려하여 설정될 수 있다. 만약, 비전 기반으로 IC 칩 그룹을 인식할 수 있다면, 제1 하위 IC 칩 그룹(1050)은 IC 칩 그룹으로 설정될 수 있다.
제2 하위 IC 칩 그룹(1060)은 IC 칩 그룹에서 비전 인식을 기반으로 인식된 1차 불량 IC 칩을 제외한 나머지 IC 칩에 대한 그룹핑을 통해 결정될 수 있다. 인코딩을 수행하기 위해 전원을 공급시 인접한 IC 칩에 대한 전원이 동시에 공급되는 경우, 간섭이 발생될 수 있다. 따라서, 제2 하위 IC 칩 그룹(1060)은 전원 공급시 발생될 수 있는 간섭을 고려하여 설정될 수 있다. 제2 하위 IC 칩 그룹(1060)을 결정하는 방법은 후술된다.
제3 하위 IC 칩 그룹(1070)은 복수의 제2 하위 IC 칩 그룹 단위(1060)로 전원을 공급한 이후, IC 칩 그룹에서 비전 인식을 기반으로 인식된 1차 불량 IC 칩을 제외한 나머지 IC 칩에 대한 인코딩 절차(1010) 및 2차 불량 판정 절차(1020)를 수행하기 위한 하위 IC 칩 그룹일 수 있다. 제3 하위 IC 칩 그룹(1070)은 인코딩하여 데이터를 기록할 수 있는 모듈에 의해 처리 가능한 단위로 설정될 수 있다. 제3 하위 IC 칩 그룹(1070)를 기반으로 데이터가 기록되지 않는 IC 칩에 대한 판단이 수행되어 2차 불량 IC 칩이 결정될 수 있다.
제4 하위 IC 칩 그룹(1080)은 마킹된 1차 불량 IC 칩과 2차 불량 IC 칩을 제외하고, IC 칩에 쓰여진 데이터를 읽어서 불량 판정을 수행하는 3차 불량 판정 절차(1030)를 위해 수행될 수 있다. 3차 불량 판정 절차(1030)를 위해서는 데이터에 대한 읽기 절차를 수행할 수 있는 모듈에 의해 처리 가능한 단위로 설정될 수 있다.
이러한 방식으로 1차 불량 판정 절차(1010), 인코딩 절차(1010), 2차 불량 판정 절차(1020), 3차 불량 판정 절차(1030) 각각이 서로 다르게 정의된 하위 IC 칩 단위로 수행되어 IC 칩에 대한 불량 판정 및 인코딩 절차가 완료될 수 있다.
도 11은 본 발명의 실시예에 따른 인코딩 절차를 나타낸 개념도이다.
도 11에서는 IC 칩 그룹 내의 IC 칩에 대한 인코딩 절차를 수행하기 위한 전원을 공급하기 위해 제2 하위 IC 칩 그룹 설정 방법이 개시된다.
도 11을 참조하면, IC 칩 그룹 내의 IC 칩에 대한 인코딩 절차를 수행시 복수의 IC 칩 상에 동시에 전원을 공급하게 되는 경우, 전압으로 인한 간섭이 발생되어 불량 발생률이 높아질 수 있다.
따라서, 간섭 문제를 해결하기 위하여 IC 칩에 대한 인코딩을 위해 전원을 공급시 인접하지 않은 IC 칩에 대한 전원을 공급하기 위해 인접하지 않은 IC 칩을 제2 하위 IC 칩 그룹으로 설정하여 복수의 제2 하위 IC 칩 그룹 각각에 대해 전원을 순차적으로 공급할 수 있다.
복수의 제2 하위 IC 칩 그룹을 결정하기 위해서는 간섭이 발생하는 거리에 대한 판단을 수행하여 간섭 발생 거리가 설정되고, 간섭 발생 거리를 기반으로 최소 그룹 개수가 나오도록 그룹핑이 수행될 수 있다.
1차적으로 간섭 발생 거리를 결정하는 단계에서는 랜덤한 그룹핑을 통해 인코딩을 수행하고, 2차 불량 IC칩(1110)과 3차 불량 IC 칩(1120)에 대한 판단이 수행될 수 있다.
2차 불량 IC칩(1110)과 3차 불량 IC 칩(1120)에 대하여 거리별 불량 빈도가 결정될 수 있다. 예를 들어, IC 칩 그룹 내에서 거리별로 제1 거리, 제2 거리, 제3 거리 등과 같이 거리가 설정될 수 있다. 특정 거리 이하에 해당하는 IC 칩 페어(pair)가 다른 거리 이상에 해당하는 IC 칩 페어보다 더 높은 불량률을 가지는지에 대한 판단이 수행될 수 있다. 이러한 불량률을 고려하여 특정 거리 이하에서 불량률이 임계 비율 이상 높다면 특정 거리 이하의 거리를 간섭 발생 거리(1130)로 결정할 수 있다.
또한, 본 발명의 실시예에 따르면, 간섭 발생 거리를 결정시 2차 불량 IC칩(1110)과 3차 불량 IC 칩(1120)별 가중치를 별도로 설정하여 간섭 발생 거리(330)를 결정할 수 있다.
보다 구체적으로 2차 불량 IC칩(1110)에서 발생한 제1 간섭 발생 거리와 3차 불량 IC 칩(1120)에서 발생한 제2 간섭 발생 거리가 별도로 결정될 수 있다. 제1 간섭 발생 거리는 2차 불량 IC칩(1110)만을 기준으로 결정되고, 제2 간섭 발생 거리는 3차 불량 IC 칩(1120)만을 기준으로 결정될 수 있다. 제2 간섭 발생 거리는 3차 불량 IC 칩 페어 중 중간에 2차 불량 IC 칩(1110)이 존재하지 않는 경우만을 추출하여 결정될 수도 있다.
제1 간섭 발생 거리와 제2 간섭 발생 거리 각각에 대한 가중치가 설정되어 최종적으로 간섭 발생 거리가 설정될 수 있다. 2차 불량 IC 칩(1110)의 경우, 원천적인 칩 불량으로 쓰기 자체가 안되어 발생된 불량일 수 있고, 3차 불량 IC 칩(1120)의 경우, 전원 간섭으로 쓰기 동작이 제대로 이루어지지 않은 칩일 수 있다.
따라서, 본 발명에서는 제2 간섭 발생 거리에 대한 가중치가 제1 간섭 발생 거리에 대한 가중치보다 상대적으로 높게 설정되어 최종적으로 간섭 발생 거리가 결정될 수 있다.
또한, 본 발명의 실시예에 따르면, 간섭 발생 거리는 IC 칩에서 허용 가능한 불량률, 필요 생산량 등을 고려하여 설정될 수도 있다. 즉, 불량률이 좀 더 높더라도 생산량을 더 높일 수 있도록 간섭 발생 거리가 조정될 수도 있다.
간섭 발생 거리가 결정된 이후, 최소 개수의 제2 하위 IC 칩 그룹이 나오도록 그룹핑이 수행될 수 있다. 제2 하위 IC 칩 그룹에 대한 그룹핑이 수행되기 위해 IC 칩 그룹에서 특정 위치를 기준으로 제2 하위 IC 칩 그룹(1차)가 설정되고, 기준 제1 하위 IC 칩 그룹을 중심으로 가장 인접한 제2 하위 IC 칩 그룹(2차)가 설정될 수 있다. 제2 하위 IC 칩 그룹(1차)는 IC 칩 그룹에서 가장 중심에 위치한 IC 칩을 포함하도록 결정될 수 있다.
이와 같은 방식으로 제2 하위 IC 칩 그룹(n차)가 결정될 수 있다. 제2 하위 IC 칩 그룹(n차)는 간섭 발생 거리 이상으로 그룹핑을 하여 1차 불량 IC 칩을 제외한 모든 IC 칩을 포함할 수 있도록 설정될 수 있다.
또한, 본 발명의 실시예에 따르면, 제2 하위 IC 칩 그룹(n차)를 결정하기 위해 1차 불량 IC 칩의 위치 정보가 추가적으로 고려될 수 있다. 1차 불량 IC 칩은 인코딩이 되지 않는 IC 칩으로서 별도의 전원의 공급이 필요하지 않을 수 있다. 따라서, 본 발명의 실시예에 따르면, 1차 불량 IC 칩의 위치를 기준으로 제2 하위 IC 칩 그룹(1차)가 설정되고, 제2 하위 IC 칩 그룹(1차)을 중심으로 가장 인접한 제2 하위 IC 칩 그룹(2차)가 설정될 수 있다.
보다 구체적으로 본 발명에서는 1차 불량 IC 칩의 위치 정보 중 1차 불량 IC 칩 간의 간격이 간섭 발생 거리 이상인지에 대해 판단할 수 있다. 만약, 복수의 1차 불량 IC 칩 간의 간격이 간섭 발생 거리 이상인 경우, 복수의 1차 불량 IC 칩 각각을 중심으로 개별적인 제2 하위 IC 칩 그룹(1차)이 설정되고, 개별적인 제2 하위 IC 칩 그룹(1차)를 기준으로 개별적인 제2 하위 IC 칩 그룹(n차)이 설정될 수 있다.
1차 불량 IC 칩 간의 간격이 간섭 발생 거리 미만인 경우, 간섭 발생 거리 미만의 거리를 가지는 복수의 1차 불량 IC 칩이 하나의 제2 하위 IC 칩 그룹(1차)로 설정되고, 하나의 제2 하위 IC 칩 그룹(1차)을 기준으로 2 하위 IC 칩 그룹(n차)이 설정될 수 있다.
이상 설명된 본 발명에 따른 실시예는 다양한 컴퓨터 구성요소를 통하여 실행될 수 있는 프로그램 명령어의 형태로 구현되어 컴퓨터 판독 가능한 기록 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능한 기록 매체는 프로그램 명령어, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 컴퓨터 판독 가능한 기록 매체에 기록되는 프로그램 명령어는 본 발명을 위하여 특별히 설계되고 구성된 것이거나 컴퓨터 소프트웨어 분야의 당업자에게 공지되어 사용 가능한 것일 수 있다. 컴퓨터 판독 가능한 기록 매체의 예에는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM 및 DVD와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical medium), 및 ROM, RAM, 플래시 메모리 등과 같은, 프로그램 명령어를 저장하고 실행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령어의 예에는, 컴파일러에 의하여 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용하여 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드도 포함된다. 하드웨어 장치는 본 발명에 따른 처리를 수행하기 위하여 하나 이상의 소프트웨어 모듈로 변경될 수 있으며, 그 역도 마찬가지이다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항과 한정된 실시예 및 도면에 의하여 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위하여 제공된 것일 뿐, 본 발명이 상기 실시예에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정과 변경을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 또는 이로부터 등가적으로 변경된 모든 범위는 본 발명의 사상의 범주에 속한다고 할 것이다.

Claims (6)

  1. IC 칩에 대한 고장 판단 방법은,
    IC 칩 인코딩 장치가 IC 칩 그룹에 포함된 복수의 IC 칩에 대한 불량 판정을 수행하는 단계; 및
    상기 IC 칩 인코딩 장치가 상기 복수의 IC 칩 중 불량 판정된 IC 칩에 대하여 마킹 절차를 수행하는 단계를 포함하되,
    상기 불량 판정은 1차 불량 판정 절차 및 2차 불량 판정 절차를 포함하고,
    상기 1차 불량 판정 절차는 반도체 공정 상에서 발생된 불량에 대한 불량 판정으로서 1차 불량 IC 칩을 결정하는 절차이고,
    상기 2차 불량 판정 절차는 상기 1차 불량 판정 절차 이후, 인코딩 절차 상에서의 불량 판정으로서 2차 불량 IC 칩을 결정하는 절차인 것을 특징으로 하는 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 마킹 절차는 상기 1차 불량 IC 칩 및 상기 2차 불량 IC 칩에 대한 마킹을 수행하는 절차인 것을 특징으로 하는 방법.
  4. IC 칩에 대한 고장 판단을 수행하는 IC 칩 인코딩 장치는,
    IC 칩 그룹에 포함된 복수의 IC 칩에 대한 불량 판정을 수행하고,
    상기 복수의 IC 칩 중 불량 판정된 IC 칩에 대하여 마킹 절차를 수행하도록 구현되되,
    상기 불량 판정은 1차 불량 판정 절차 및 2차 불량 판정 절차를 포함하고,
    상기 1차 불량 판정 절차는 반도체 공정 상에서 발생된 불량에 대한 불량 판정으로서 1차 불량 IC 칩을 결정하는 절차이고,
    상기 2차 불량 판정 절차는 상기 1차 불량 판정 절차 이후, 인코딩 절차 상에서의 불량 판정으로서 2차 불량 IC 칩을 결정하는 절차인 것을 특징으로 하는 IC 칩 인코딩 장치.
  5. 삭제
  6. 제4항에 있어서,
    상기 마킹 절차는 상기 1차 불량 IC 칩 및 상기 2차 불량 IC 칩에 대한 마킹을 수행하는 절차인 것을 특징으로 하는 IC 칩 인코딩 장치.
KR1020230129005A 2023-09-26 2023-09-26 Ic 칩에 대한 고장 판단 방법 및 이러한 방법을 수행하는 ic 칩 인코딩 장치 KR102647936B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230129005A KR102647936B1 (ko) 2023-09-26 2023-09-26 Ic 칩에 대한 고장 판단 방법 및 이러한 방법을 수행하는 ic 칩 인코딩 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230129005A KR102647936B1 (ko) 2023-09-26 2023-09-26 Ic 칩에 대한 고장 판단 방법 및 이러한 방법을 수행하는 ic 칩 인코딩 장치

Publications (1)

Publication Number Publication Date
KR102647936B1 true KR102647936B1 (ko) 2024-03-15

Family

ID=90272590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230129005A KR102647936B1 (ko) 2023-09-26 2023-09-26 Ic 칩에 대한 고장 판단 방법 및 이러한 방법을 수행하는 ic 칩 인코딩 장치

Country Status (1)

Country Link
KR (1) KR102647936B1 (ko)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990067822A (ko) * 1998-01-14 1999-08-25 가네꼬 히사시 반도체 장치의 시험방법 및 마킹용 트랜지스터 회로가 설치된 반도체 장치
EP1139414A2 (en) * 2000-03-27 2001-10-04 Nec Corporation Method for failure analysis during the manufacturing semiconductor devices
US20010039065A1 (en) * 1998-01-21 2001-11-08 Salman Akram Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit
KR20020086339A (ko) * 2002-09-04 2002-11-18 (주)하드램 고속이송중인 피가공물을 위한 레이저 마킹장치
US20060053357A1 (en) * 2004-09-06 2006-03-09 Janusz Rajski Integrated circuit yield and quality analysis methods and systems
EP2163910A2 (en) * 2003-09-15 2010-03-17 Nvidia Corporation A system and method for testing and configuring semiconductor functional circuits
KR20130033303A (ko) * 2011-09-26 2013-04-03 미쓰비시덴키 가부시키가이샤 반도체 칩 테스트 방법 및 반도체 칩 테스트 장치
US20150270014A1 (en) * 2014-03-19 2015-09-24 Sandisk Enterprise Ip Llc Fault Detection and Prediction for Data Storage Elements
US20160011257A1 (en) * 2014-07-10 2016-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. System for and method of semiconductor fault detection

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990067822A (ko) * 1998-01-14 1999-08-25 가네꼬 히사시 반도체 장치의 시험방법 및 마킹용 트랜지스터 회로가 설치된 반도체 장치
US20010039065A1 (en) * 1998-01-21 2001-11-08 Salman Akram Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit
EP1139414A2 (en) * 2000-03-27 2001-10-04 Nec Corporation Method for failure analysis during the manufacturing semiconductor devices
KR20020086339A (ko) * 2002-09-04 2002-11-18 (주)하드램 고속이송중인 피가공물을 위한 레이저 마킹장치
EP2163910A2 (en) * 2003-09-15 2010-03-17 Nvidia Corporation A system and method for testing and configuring semiconductor functional circuits
US20060053357A1 (en) * 2004-09-06 2006-03-09 Janusz Rajski Integrated circuit yield and quality analysis methods and systems
KR20130033303A (ko) * 2011-09-26 2013-04-03 미쓰비시덴키 가부시키가이샤 반도체 칩 테스트 방법 및 반도체 칩 테스트 장치
US20150270014A1 (en) * 2014-03-19 2015-09-24 Sandisk Enterprise Ip Llc Fault Detection and Prediction for Data Storage Elements
US20160011257A1 (en) * 2014-07-10 2016-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. System for and method of semiconductor fault detection

Similar Documents

Publication Publication Date Title
JP6890933B2 (ja) カードリーダ
US6406246B1 (en) Device handler
US20160162712A1 (en) Card reader
WO2014051072A1 (ja) カードリーダ
US20020038794A1 (en) Laser marking system for dice carried in trays and method of operation
CN1310179C (zh) Ic卡处理装置
US6241459B1 (en) Shuttle assembly for tray handling
KR102647936B1 (ko) Ic 칩에 대한 고장 판단 방법 및 이러한 방법을 수행하는 ic 칩 인코딩 장치
JP5933406B2 (ja) カードリーダ
US8905308B2 (en) Card medium processing device and control method thereof
EP3051501B1 (en) Processing device for medium and control method for processing device for medium
US6244569B1 (en) Controlled motion lift mechanism
CN1233212C (zh) 元件箱的标识装置
KR102211977B1 (ko) Ｉｃ칩 인코딩 장치
JP5892906B2 (ja) カードリーダ
CN213468667U (zh) 产品标签自动检测设备
CN202033801U (zh) 自动检票装置及系统
CN110780186A (zh) 非接触智能卡条带读写检测装置
KR100940457B1 (ko) 에스에스디(ｓｓｄ) 테스트 핸들러의 푸싱장치
CN206133612U (zh) 具有非接检测功能的智能卡个人化发卡设备
CN102122396A (zh) 自动检票方法、装置及系统
KR101978422B1 (ko) 통장발급기의 엘리베이션 장치
JP2009034267A (ja) 景品カセット
WO2019142580A1 (ja) カードリーダおよびカードリーダの制御方法
US9792464B2 (en) Card processing system

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant