KR102640110B1 - 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치 및 그 방법 - Google Patents

침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치 및 그 방법 Download PDF

Info

Publication number
KR102640110B1
KR102640110B1 KR1020230026804A KR20230026804A KR102640110B1 KR 102640110 B1 KR102640110 B1 KR 102640110B1 KR 1020230026804 A KR1020230026804 A KR 1020230026804A KR 20230026804 A KR20230026804 A KR 20230026804A KR 102640110 B1 KR102640110 B1 KR 102640110B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
ultra
small
tdr
Prior art date
Application number
KR1020230026804A
Other languages
English (en)
Inventor
이영우
양다빈
Original Assignee
전남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전남대학교산학협력단 filed Critical 전남대학교산학협력단
Priority to KR1020230026804A priority Critical patent/KR102640110B1/ko
Application granted granted Critical
Publication of KR102640110B1 publication Critical patent/KR102640110B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치 및 그 방법에 관한 것으로, 상기 장치는 IP 블록(Intellectual Property block)을 보호하기 위한 금속 보호층을 포함하는 초소형 온칩 보안 회로 장치로서, 각각이 전압원에 연결되고 상기 전압원에 의해 생성된 TDR(Time Domain Reflection) 신호가 독립적으로 전송되도록 복수의 전송 경로들을 형성하는 전송 선로; 및 상기 전압원에 인가되는 전압값을 제어하고 상기 복수의 전송 경로들에 독립적으로 연결된 와이어를 통해 상기 TDR 신호를 수신하여 공격을 검출하는 검출 회로;를 포함한다.

Description

침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치 및 그 방법{SUBMINIATURE ON-CHIP SECURITY CIRCUIT DEVICE CAPABLE OF DETECTING INVASIVE ATTACK AND METHOD THEREFOR}
본 발명은 침투 공격 검출 기술에 관한 것으로, 보다 상세하게는 프로브 접촉과 회로 수정을 통해 발생하는 반사 신호의 비대칭을 감지한 후 비교를 통해 공격을 검출할 수 있는 초소형 온칩 보안 회로 장치 및 그 방법에 관한 것이다.
반도체는 하나의 칩이 단순한 기능을 동작하는 것에서 시작하여, 현재는 더 작은 크기로 다양한 기능을 동작시키는 system-on-chip(SoC) 기술까지 지속해서 발전하고 있다. SoC는 다기능 고집적 반도체 설계 기술로서 칩의 제한된 물리적 영역에 효율적으로 시스템 장치와 인터페이스 장치, intellectual property blocks(IP 블록) 등을 집적하고 구조화시키는 기술에 해당할 수 있다.
반도체 보안기술은 크게 소프트웨어 기반 보안시스템과 하드웨어 기반 보안시스템으로 나눌 수 있다. 소프트웨어 기반 보안시스템은 다양하고 넓은 범위의 소프트웨어적 침입을 보안 프로그램을 통해 방어하는 방식으로 구현될 수 있다. 하지만, 소프트웨어는 OS와 하드웨어가 공격으로부터 안전하다는 보장이 있을 때 보안이 확립될 수 있으며, 시스템 구조상 가해지는 공격에 대한 대응을 지속해서 개선해야 하므로 보안에 필요한 비용이 많이 든다는 단점을 가질 수 있다.
이런 소프트웨어 기반 보안시스템의 한계점을 보완하기 위해 최근 반도체 보안기술의 동향은 하드웨어 기반 보안시스템에 관심을 기울이고 있다. 하드웨어 기반 보안시스템은 칩 내부에 보안 회로를 추가로 내장하는 방식으로 구현될 수 있으며, 근본적인 문제 해결이 가능하고 보호할 타켓 공격 유형에 따라 각기 다른 회로로 구성될 수 있다.
한국공개번호 제10-2015-0065253호 (2015.06.15)
본 발명의 일 실시예는 프로브 접촉과 회로 수정을 통해 발생하는 반사 신호의 비대칭을 감지한 후 비교를 통해 공격을 검출할 수 있는 초소형 온칩 보안 회로 장치 및 그 방법을 제공하고자 한다.
실시예들 중에서, IP 블록(Intellectual Property block)을 보호하기 위한 금속 보호층을 포함하는 초소형 온칩 보안 회로 장치는 각각이 전압원에 연결되고 상기 전압원에 의해 생성된 TDR(Time Domain Reflection) 신호가 독립적으로 전송되도록 복수의 전송 경로들을 형성하는 전송 선로; 및 상기 전압원에 인가되는 전압값을 제어하고 상기 복수의 전송 경로들에 독립적으로 연결된 와이어를 통해 상기 TDR 신호를 수신하여 공격을 검출하는 검출 회로;를 포함한다.
상기 전송 선로는 상기 복수의 전송 경로들 각각의 시점 및 종점에 독립적으로 연결되는 3상태 버퍼들을 포함할 수 있다.
상기 전송 선로는 제어 신호에 따라 상기 종점에 연결된 3상태 버퍼를 하이 임피던스(high-z) 상태로 변경하여 상기 TDR 신호가 상기 종점에서 반사되도록 할 수 있다.
상기 검출 회로는 상기 전압값을 결정하여 상기 전압원에 인가하는 전압 제어기; 상기 TDR 신호를 합성하여 출력 전압을 생성하는 전압 분배기; 상기 출력 전압을 기준 전압과 비교하여 독립된 비교 결과를 출력하는 복수의 비교기들; 상기 비교 결과를 논리 연산하여 논리값을 생성하는 논리 게이트; 및 위상 동기 회로와 연결되고 상기 논리값에 따라 알람 신호를 생성하는 검출기;를 포함할 수 있다.
상기 복수의 비교기들은 상기 출력 전압을 최대 기준 전압과 비교하는 제1 비교기 및 상기 출력 전압을 최저 기준 전압과 비교하는 제2 비교기를 포함할 수 있다.
상기 검출기는 상기 논리값이 '1'인 경우 상기 알림 신호를 생성하도록 구현될 수 있다.
상기 검출 회로는 상기 와이어에 연결된 버퍼를 통해 상기 복수의 전송 경로들로부터 동일한 시점에 상기 TDR 신호를 수신할 수 있다.
상기 검출 회로는 상기 복수의 전송 경로들 중 적어도 하나에 연결된 인버터를 통해 상기 TDR 신호 중 적어도 인버팅된 신호를 수신할 수 있다.
실시예들 중에서, 초소형 온칩 보안 회로 기반의 침투 공격 검출 방법은 검출 회로를 통해, 전압값을 결정하여 전압원에 인가하는 단계; 전송 선로를 통해, 상기 전압원에 의해 생성된 TDR(Time Domain Reflection) 신호를 복수의 전송 경로들을 통해 독립적으로 전송하는 단계; 상기 검출 회로를 통해, 상기 복수의 전송 경로들에 독립적으로 연결된 와이어를 통해 상기 TDR 신호를 수신하는 단계; 및 상기 검출 회로를 통해, 상기 TDR 신호를 합성하여 공격을 검출하는 단계;를 포함한다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 일 실시예에 따른 초소형 온칩 보안 회로 장치 및 그 방법은 프로브 접촉과 회로 수정을 통해 발생하는 반사 신호의 비대칭을 감지한 후 비교를 통해 공격을 검출할 수 있으며, 회로의 크기와 테스트 주기를 감소시킴으로써 보안 비용을 절감하는데 기여할 수 있다.
도 1은 본 발명에 따른 초소형 온칩 보안 회로 장치를 설명하는 도면이다.
도 2는 도 1의 전송 선로를 설명하는 도면이다.
도 3은 도 2의 전송 선로를 통해 전송 및 반사되는 신호의 일 실시예를 설명하는 도면이다.
도 4는 본 발명에 따른 검출 회로의 기능적 구성을 설명하는 도면이다.
도 5는 본 발명에 따른 초소형 온칩 보안 회로 기반의 공격 검출 방법을 설명하는 순서도이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어"있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어"있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다"또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
본 발명은 컴퓨터가 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현될 수 있고, 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다. 컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있다. 또한, 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
도 1은 본 발명에 따른 초소형 온칩 보안 회로 장치를 설명하는 도면이다.
도 1을 참조하면, 초소형 온칩 보안 회로 장치(100)는 침투 공격 중 가장 강력하다 평가되는 FIB 공격과 마이크로 프로빙(microprobing)을 모두 감지할 수 있는 보안 회로 구조를 포함하여 구현될 수 있다. 구체적으로, 초소형 온칩 보안 회로 장치(100)는 IP 블록(Intellectual Property block)을 보호하기 위한 금속 보호층을 포함하고, 전송 선로(110) 및 검출 회로(130)를 포함할 수 있다.
여기에서, FIB 공격 및 마이크로 프로빙(microprobing)은 시스템 자체에 물리적인 손상을 가하거나 정보를 누설시켜 회로 구조를 분석하는 물리적 공격 중 손상 정도에 따라 구분되는 침투 공격에 해당할 수 있다. 침투 공격 방법은 칩 패키지를 분해하여 회로 내부를 직접 관찰하여 구조를 분석한다는 점에서 큰 비용이 발생할 수 있으나 소자에 직접 접근이 가능하여 보다 강력하고 위협적인 공격 방법에 해당할 수 있다.
구체적으로, FIB 공격은 focused-ion-beam(FIB) 장비를 이용한 회로 수정 공격으로서, 고가의 장비를 이용하여 회로를 재연결하거나 연산을 수행하는 회로를 파괴하여 정보를 노출하는 방법에 해당할 수 있다. 또한, 마이크로 프로빙(microprobing) 공격은 프로브(probe)를 내부 와이어에 직접 접촉한 후 회로의 데이터를 읽거나 변경 및 주입하는 공격 방법에 해당할 수 있다.
전송 선로(110)는 공격 검출에 사용되는 신호가 통과하는 물리적인 전송 경로에 해당할 수 있으며, 전송 경로를 형성하는 전도성 라인들을 포함하여 구현될 수 있다. 즉, 신호가 통과하는 전송 경로는 전도성 라인을 따라 형성될 수 있다. 전송 선로(110)는 복수의 전도성 라인들을 다양한 구조로 배치할 수 있고, 배치 및 연결 구조에 따라 서로 독립된 복수의 전송 경로들이 형성될 수 있다. 예를 들어, 전송 선로(110)는 동일한 전기적 특성을 갖는 독립적인 복수의 전송 경로들을 형성하도록 구현될 수 있다. 이때, 전기적 특성은 전송 경로를 물리적으로 구현하는 전도성 라인의 재질, 전도도, 길이 및 임피던스 등에 따라 달라질 수 있다.
즉, 복수의 전송 경로들이 동일한 전기적 특성을 갖도록 구현되면 정상적인 경우 동일한 시점에 각 전송 경로를 따라 출발한 신호는 동일한 시점에 도착할 수 있다. 전송 선로(110)는 독립된 전도성 라인들의 끝단에 연결된 전압원을 포함할 수 있다. 여기에서, 전압원은 인가된 전압값에 따라 신호의 세기를 결정하여 전도성 라인들을 통과하는 신호를 생성할 수 있다. 예를 들어, 전압원에 의해 생성되는 신호들은 특정 진폭을 갖는 단일 펄스(pulse), 펄스열(pulse train), 정현파 펄스(sinusoidal pulse) 및 스텝 신호(step signal) 등을 포함할 수 있다.
검출 회로(130)는 전송 선로(110)에 신호를 전송하기 위한 제어 신호를 생성할 수 있고 전압원에 인가되는 전압값을 제어할 수 있다. 또한, 검출 회로(130)는 전송 선로(110) 상에 형성된 복수의 전송 경로들로부터 TDR 신호를 수신할 수 있고, TDR 신호를 분석하여 침투 공격 여부를 검출할 수 있다. 검출 회로(130)는 복수의 전송 경로들로부터 TDR 신호를 수신하기 위하여 각 전송 경로에 독립적으로 연결된 와이어와 연결될 수 있다. 이때, 와이어는 전도성 와이어에 해당할 수 있고, 각 전송 경로에 독립적으로 연결되어 해당 전송 경로를 통해 전송되는 신호를 검출 회로(130)에 전달할 수 있다. 결과적으로, 검출 회로(130)는 TDR(Time Domain Reflection) 기반 모니터링을 기반으로 동작할 수 있으며, 서로 대응되고 독립적으로 형성된 각 전송 선로를 통과한 신호들을 합성한 후 비교한 결과를 기초로 침투 공격 여부를 검출할 수 있다.
한편, TDR 기반 모니터링은 전송 선로(110)의 임피던스 비율에 따라 반사되는 신호를 측정하는 방법에 해당할 수 있으며, 신호가 흐르는 환경과 변화된 환경의 임피던스가 균일할 때는 신호의 반사가 발생하지 않을 수 있다. 이와 달리, 임피던스이 변동이 있는 경우 해당 지점의 신호가 일부 반사될 수 있으며, 이 때 반사되는 정도는 반사 계수 로 표현될 수 있다. 즉, 는 다음의 수학식 1을 통해 산출될 수 있다.
[수학식 1]
여기에서, 반사 계수 는 입사 펄스 진폭에 대한 반사 펄스 진폭의 비율이고, Z0는 신호가 흐르는 선로의 임피던스를， ZT는 변화되는 환경의 임피던스이다.
도 2는 도 1의 전송 선로를 설명하는 도면이다.
도 2를 참조하면, 전송 선로(110)는 공격 검출에 사용되는 신호가 통과하는 물리적인 전송 경로를 구현할 수 있고, 이를 위하여 전송 경로를 형성하는 전도성 라인들을 포함하여 구현될 수 있다. 또한, 전송 선로(110)는 복수의 전송 경로들을 형성하고 각 전송 경로를 통해 TDR 신호를 독립적으로 전송할 수 있다. 일 실시예에서, 전송 선로(110)는 IP 블록을 보호하기 위한 금속 보호층의 일면에 형성될 수 있으나, 반드시 이에 한정되지 않음은 물론이다.
일 실시예에서, 전송 선로(110)는 복수의 전송 경로들 각각의 시점 및 종점에 독립적으로 연결되는 3상태 버퍼(230a, 230b)들을 포함할 수 있다. 즉, 각 전송 경로의 시작과 끝 지점에는 3상태 버퍼(230a, 230b)가 독립적으로 연결될 수 있고, 이를 통해 각 전송 경로의 임피던스가 조절될 수 있다. 또한, 3상태 버퍼(230a, 230b)는 전압 제어기(210)의 제어 신호에 따라 버퍼로 동작하거나 또는 하이 임피던스(high-z) 상태로 변경될 수 있다. 따라서, 각 전송 경로의 끝 지점(또는 종점)은 개방회로와 같은 상태를 유지하여 전송되는 TDR 신호가 반사될 수 있으며, 이때의 반사 계수 는 1에 해당될 수 있다.
일 실시예에서, 전송 선로(110)는 복수의 전송 경로들 각각을 검출 회로(130)와 연결하는 독립된 와이어를 포함할 수 있다. 이때, 와이어는 전도성 와이어에 해당할 수 있으며, 전송 경로 상에서 전송된 TDR 신호를 검출 회로(130)에 전달하는 역할을 수행할 수 있다. 예를 들어, 전송 선로(110)는 한 쌍의 전송 경로 각각에 연결되는 한 쌍의 와이어들을 통해 검출 회로(130)에 TDR 신호를 제공할 수 있다.
또한, 한 쌍의 와이어들 각각은 버퍼를 포함할 수 있으며, 전송 선로(110)는 해당 버퍼를 통해 각 전송 경로로부터 전송된 TDR 신호가 동일한 시점에 검출 회로(130)에 전달되도록 할 수 있다.
또한, 한 쌍의 와이어들 중 어느 하나에는 인버터(Inverter)(250)가 연결될 수 있으며, 이에 따라 검출 회로(130)는 각 전송 경로에서 수신된 TDR 신호를 합성할 수 있다. 즉, 검출 회로(130)는 독립된 한 쌍의 전송 경로들로부터 정상 TDR 신호와 인버팅된 TDR 신호를 수신할 수 있다. 도 2에서, NON-INVERTING LINE(비반전 라인)은 정상 TDR 신호를 전송하는 전송 경로에 해당할 수 있고, INVERTING LINE(반전 라인)은 인버팅 TDR 신호를 전송하는 전송 경로에 해당할 수 있다.
도 3은 도 2의 전송 선로를 통해 전송 및 반사되는 신호의 일 실시예를 설명하는 도면이다.
도 3을 참조하면, 전송 선로(110) 상에 형성된 각 전송 경로를 통과하는 신호는 전송 경로의 시점에 연결된 전압원을 통해 생성될 수 있다. 전압원에 인가되는 전압값은 전압 제어기(210)에 의해 제어될 수 있다. 이때, 전압원에 의해 생성된 신호는 특정 진폭을 갖는 스텝 펄스(STEP PULSE)에 해당할 수 있다. 즉, 전압원으로부터 전송된 스텝 펄스는 전송 선로(110) 상에 형성된 각 전송 경로를 통과할 수 있으며, 각 전송 경로의 종점에 연결된 3상태 버터에 의해 반사될 수 있다.
예를 들어, 그림 1-a 및 1-b는 공격이 없는 정상적인 상태에서 전송 경로의 종점에서 반사된 신호에 해당할 수 있으며, 신호의 세기가 두 배만큼 증가될 수 있다. 이와 달리, 마이크로 프로빙과 FIB 공격이 가해지는 경우에는 신호가 달라질 수 있다. 즉, 마이크로 프로빙 공격 시 프로브가 와이어에 접촉하면 그림 2-a, 2-b와 같이 프로브의 캐패시턴스에 비례하여 전압이 짧은 시간 동안 감소한 후 증가할 수 있다. 또한, FIB 공격이 가해지는 경우 전송 선로의 길이가 짧아지므로 그림 3-a, 3-b처럼 펄스의 도착 시간이 감소할 수 있다.
도 4는 본 발명에 따른 검출 회로의 기능적 구성을 설명하는 도면이다.
도 4를 참조하면, 검출 회로(130)는 전송 선로(110) 상에서 전송되는 TDR 신호를 수신하여 침투 공격을 검출할 수 있다. 이를 위하여, 검출 회로(130)는 전압 제어기(410), 전압 분배기(420), 비교기(430), 논리 게이트(440) 및 검출기(450)를 포함할 수 있다.
전압 제어기(410)는 검출 회로(130)의 제어 신호에 따라 전압원의 전압값을 결정하여 전송 선로(110)에 연결된 전압원에 인가할 수 있다. 즉, 전압 제어기(410)는 전압원의 전압값을 제어함으로써 전송 선로(110) 상에서 전송되는 신호의 세기를 조절할 수 있다. 구체적으로, 전송 선로(110)를 통과하는 신호의 전압 진폭은 전압원에 인가된 전압값 VSRC와 전압원의 임피던스 RSRC, 전송 선로의 임피던스 Z0에 따라 결정될 수 있으며, 다음의 수학식 2와 같이 표현될 수 있다.
[수학식 2]
만약 RSRC와 Z0의 값이 동일한 경우라면 전송 선로(110)의 시작 지점에는 VSRC의 절반에 해당하는 전압이 인가될 수 있다. 이 경우, 왕복 시간 이후 개방 상태인 끝 지점에서 반사된 신호는 도 3의 1-b와 같이 처음의 두 배가 될 수 있다.
전압 분배기(420)는 신호 변화를 검출하기 위하여 검출 회로(130)의 내부에 포함될 수 있으며, 각 전송 경로로부터 수신된 TDR 신호를 합성하여 출력 전압을 생성할 수 있다. 예를 들어, 전압 분배기(420)는 한 쌍의 와이어를 통해 입력으로 수신된 정상 TDR 신호와 인버팅된 TDR 신호를 합성한 후 절반에 해당하는 전압을 출력 전압으로 생성할 수 있다.
비교기(430)는 복수의 비교기들을 포함하여 구현될 수 있다. 즉, 복수의 비교기들 각각은 전압 분배기(420)로부터 출력되는 출력 전압을 기준 전압과 비교하여 비교 결과를 독립적으로 출력할 수 있다. 일 실시예에서, 복수의 비교기들은 출력 전압을 최대 기준 전압과 비교하는 제1 비교기 및 출력 전압을 최저 기준 전압과 비교하는 제2 비교기를 포함할 수 있다. 이때, 최대 기준 전압 VREF,high와 최저 기준 전압 VREF,low는 각각 검출 회로(130)를 통해 사전에 설정될 수 있다. 예를 들어, 최대 기준 전압 및 최저 기준 전압은 각각 전체 전압 범위의 60%와 40%로 설정될 수 있으나, 반드시 이에 한정되지 않음은 물론이다. 즉, 전압 분배기(420)로부터 비교기(430)의 각 비교기들에게 출력 전압이 전달되면 각 비교기는 설정된 기준 전압과 출력 전압을 비교한 결과에 따라 출력값을 생성할 수 있다.
논리 게이트(440)는 복수의 비교기들과 각각 연결될 수 있고, 각 비교기의 출력 결과를 수신하여 논리 연산을 수행한 결과로서 논리값을 출력할 수 있다. 예를 들어, 논리 게이트(440)는 OR 게이트로 구현될 수 있고, 이 경우 입력 신호가 정상 범위를 벗어나면 논리 게이트(440)의 논리값은 '1'에 해당될 수 있다.
검출기(450)는 논리 게이트(440)에 의해 출력된 논리값에 따라 알람 신호를 생성할 수 있다. 이를 위하여, 검출기(450)는 플립플롭(flip-flop)을 포함할 수 있고, 고속으로 동작하는 위상 동기 회로(Phase Locked Loop, PLL)(도 4에 미도시함)와 연결될 수 있으며, FIB 회로 수정 또는 마이크로 프로빙 공격 여부 등을 검출하여 알람 신호를 출력할 수 있다. 일 실시예에서, 검출기(450)는 논리 게이트(440)의 논리값이 '1'인 경우 알람 신호를 생성하도록 구현될 수 있다. 즉, 논리 게이트는 입력 신호가 정상 범위를 벗어나는 경우 논리값 1을 출력할 수 있으며, 검출기(450)는 논리 게이트의 논리값에 따라 공격 여부를 결정하여 알람 신호를 생성할 수 있다. 또한, 검출기(450)의 출력은 이후 차단 회로, 보호 회로 등과 연결될 수 있고, 이를 통해 회로에 대한 공격을 차단하거나 보호하는 동작을 실행할 수 있다.
도 5는 본 발명에 따른 초소형 온칩 보안 회로 기반의 공격 검출 방법을 설명하는 순서도이다.
도 5를 참조하면, 초소형 온칩 보안 회로 장치(100)는 검출 회로(130)를 통해 전압원에 전압값을 인가할 수 있다(단계 S510). 이때, 인가된 전압값에 따라 전압원으로부터 생성된 TDR 신호가 전송 선로(110)에 전송될 수 있다(단계 S530). 또한, 전송 선로(110) 상에는 제어 신호에 따라 복수의 전송 경로가 형성될 수 있으며, 각 전송 경로를 따라 TDR 신호가 독립적으로 전송될 수 있다.
초소형 온칩 보안 회로 장치(100)는 전송 선로(110)와 와이어로 연결된 검출 회로(130)를 통해 TDR 신호를 수신할 수 있으며(단계 S550), TDR 신호를 합성하여 침투 공격을 검출할 수 있다(단계 S570). 구체적으로, 초소형 온칩 보안 회로 장치(100)는 검출 회로(130) 상에서 전압 분배기를 통해 정상 신호와 인버팅 신호를 합성하고 출력된 전압을 기준 전압과 비교한 결과에 따라 공격 검출 여부를 감지할 수 있다.
본 발명에 따른 초소형 온칩 보안 회로 장치(100)는 한 쌍의 전송 선로에 물리적 공격이 가해졌을 때 발생하는 반사 신호의 비대칭을 합성하고, 그 결과를 비교하여 공격을 감지할 수 있는 하드웨어 시스템 보안 방법을 구현할 수 있다. 특히, 초소형 온칩 보안 회로 장치(100)는 기존 보안 회로 구조와 비교하였을 때, 마이크로 프로빙의 검출 능력은 다소 감소할 수 있으나 가장 빠른 시간 내에 침투 공격 중 가장 위협적인 공격인 마이크로 프로빙과 FIB 장비를 통한 회로 수정 공격을 모두 검출할 수 있다. 또한, 초소형 온칩 보안 회로 장치(100)는 하드웨어 소형화를 통해 동일 기준에서 물리적 면적을 98% 이상 감소시킬 수 있으며, 이를 기반으로 집적회로의 보안 비용 및 테스트 비용 절감을 실현할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 초소형 온칩 보안 회로 장치
110: 전송 선로 130: 검출 회로
210: 전압 제어기 230a, 230b: 3상태 버퍼
250: 인버터
410: 전압 제어기 420: 전압 분배기
430: 비교기 440: 논리 게이트
450: 검출기

Claims (9)

  1. IP 블록(Intellectual Property block)을 보호하기 위한 금속 보호층을 포함하는 초소형 온칩 보안 회로 장치에 있어서,
    각각이 전압원에 연결되고 상기 전압원에 의해 생성된 TDR(Time Domain Reflection) 신호가 독립적으로 전송되도록 복수의 전송 경로들을 형성하는 전송 선로; 및
    상기 전압원에 인가되는 전압값을 제어하고 상기 복수의 전송 경로들에 독립적으로 연결된 와이어를 통해 상기 TDR 신호를 수신하여 공격을 검출하는 검출 회로;를 포함하는 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치.
  2. 제1항에 있어서, 상기 전송 선로는
    상기 복수의 전송 경로들 각각의 시점 및 종점에 독립적으로 연결되는 3상태 버퍼들을 포함하는 것을 특징으로 하는 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치.
  3. 제2항에 있어서, 상기 전송 선로는
    제어 신호에 따라 상기 종점에 연결된 3상태 버퍼를 하이 임피던스(high-z) 상태로 변경하여 상기 TDR 신호가 상기 종점에서 반사되도록 하는 것을 특징으로 하는 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치.
  4. 제1항에 있어서, 상기 검출 회로는
    상기 전압값을 결정하여 상기 전압원에 인가하는 전압 제어기;
    상기 TDR 신호를 합성하여 출력 전압을 생성하는 전압 분배기;
    상기 출력 전압을 기준 전압과 비교하여 독립된 비교 결과를 출력하는 복수의 비교기들;
    상기 비교 결과를 논리 연산하여 논리값을 생성하는 논리 게이트; 및
    위상 동기 회로와 연결되고 상기 논리값에 따라 알람 신호를 생성하는 검출기;를 포함하는 것을 특징으로 하는 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치.
  5. 제4항에 있어서, 상기 복수의 비교기들은
    상기 출력 전압을 최대 기준 전압과 비교하는 제1 비교기 및 상기 출력 전압을 최저 기준 전압과 비교하는 제2 비교기를 포함하는 것을 특징으로 하는 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치.
  6. 제4항에 있어서, 상기 검출기는
    상기 논리값이 '1'인 경우 상기 알람 신호를 생성하도록 구현되는 것을 특징으로 하는 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치.
  7. 제1항에 있어서, 상기 검출 회로는
    상기 와이어에 연결된 버퍼를 통해 상기 복수의 전송 경로들로부터 동일한 시점에 상기 TDR 신호를 수신하는 것을 특징으로 하는 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치.
  8. 제7항에 있어서, 상기 검출 회로는
    상기 복수의 전송 경로들 중 적어도 하나에 연결된 인버터를 통해 상기 TDR 신호 중 적어도 인버팅된 신호를 수신하는 것을 특징으로 하는 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치.
  9. IP 블록(Intellectual Property block)을 보호하기 위한 금속 보호층을 포함하는 초소형 온칩 보안 회로 장치에서 수행되는 침투 공격 검출 방법에 있어서,
    검출 회로를 통해, 전압값을 결정하여 전압원에 인가하는 단계;
    전송 선로를 통해, 상기 전압원에 의해 생성된 TDR(Time Domain Reflection) 신호를 복수의 전송 경로들을 통해 독립적으로 전송하는 단계;
    상기 검출 회로를 통해, 상기 복수의 전송 경로들에 독립적으로 연결된 와이어를 통해 상기 TDR 신호를 수신하는 단계; 및
    상기 검출 회로를 통해, 상기 TDR 신호를 합성하여 공격을 검출하는 단계;를 포함하는 초소형 온칩 보안 회로 기반의 침투 공격 검출 방법.
KR1020230026804A 2023-02-28 2023-02-28 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치 및 그 방법 KR102640110B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230026804A KR102640110B1 (ko) 2023-02-28 2023-02-28 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230026804A KR102640110B1 (ko) 2023-02-28 2023-02-28 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR102640110B1 true KR102640110B1 (ko) 2024-02-23

Family

ID=90041788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230026804A KR102640110B1 (ko) 2023-02-28 2023-02-28 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR102640110B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150065253A (ko) 2013-12-05 2015-06-15 삼성전자주식회사 보안 회로 및 이를 포함하는 보안 시스템
KR20170095155A (ko) * 2016-02-12 2017-08-22 한양대학교 산학협력단 보안 반도체 칩 및 그 동작 방법
KR20170141110A (ko) * 2016-06-13 2017-12-22 삼성전자주식회사 집적 회로, 그것을 포함하는 모바일 장치 및 그것의 해킹 방지 방법
KR20200141783A (ko) * 2019-06-11 2020-12-21 연세대학교 산학협력단 침투 공격에 대해 검출 및 보호가 가능한 온칩 보안 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150065253A (ko) 2013-12-05 2015-06-15 삼성전자주식회사 보안 회로 및 이를 포함하는 보안 시스템
KR20170095155A (ko) * 2016-02-12 2017-08-22 한양대학교 산학협력단 보안 반도체 칩 및 그 동작 방법
KR20170141110A (ko) * 2016-06-13 2017-12-22 삼성전자주식회사 집적 회로, 그것을 포함하는 모바일 장치 및 그것의 해킹 방지 방법
KR20200141783A (ko) * 2019-06-11 2020-12-21 연세대학교 산학협력단 침투 공격에 대해 검출 및 보호가 가능한 온칩 보안 회로

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
양다빈 외 2인, ‘침투 공격 검출을 위한 비대칭 신호 스캐닝 기법’, 스마트미디어저널, Vol.12, No.01, 2023.02.02.* *

Similar Documents

Publication Publication Date Title
US9523736B2 (en) Detection of fault injection attacks using high-fanout networks
Bhasin et al. A survey on hardware trojan detection techniques
US9081991B2 (en) Ring oscillator based design-for-trust
US20130044003A1 (en) Intrusion Detection and Communication
US11387196B2 (en) On-chip security circuit for detecting and protecting against invasive attacks
WO2018146747A1 (ja) 情報処理装置、情報処理方法及び情報処理プログラム
TWI793405B (zh) 使用時脈閘控時脈進行數據取樣完整性檢查之電子裝置及其方法
KR20150106431A (ko) Otp(one-time programmable) 집적 회로 보안
Haider et al. Advancing the state-of-the-art in hardware trojans design
US11255906B2 (en) Test device and method with built-in self-test logic
US20030020490A1 (en) Dual switching reference voltages
KR102640110B1 (ko) 침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치 및 그 방법
US10146964B1 (en) Security policy management for a plurality of dies in a system-on-chip
Xue et al. Hardware Trojan detection by timing measurement: Theory and implementation
CN109583246B (zh) 一种芯片物理安全检测装置及方法
US20190258830A1 (en) Hardware intrusion detection system
US11657159B2 (en) Identifying security vulnerabilities using modeled attribute propagation
KR20060067077A (ko) 네트워크 상에서 이상 유해 트래픽 감지 장치 및 그 방법
CN112513654A (zh) 集成电路中的电路变更检测
Gunti et al. Efficient static power based side channel analysis for Hardware Trojan detection using controllable sleep transistors
JP2008293144A (ja) 半導体集積回路及びｉｃカード
US11880454B2 (en) On-die voltage-frequency security monitor
CN112749418A (zh) 有源屏蔽装置和有源屏蔽方法
CN112751562A (zh) 有源屏蔽装置和有源屏蔽方法
TW202146915A (zh) 匯流排認證及反探測架構

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant