KR102640016B1 - Thin Film Transistor Substrate with Low Reflection Wiring Structure - Google Patents
Thin Film Transistor Substrate with Low Reflection Wiring Structure Download PDFInfo
- Publication number
- KR102640016B1 KR102640016B1 KR1020190113478A KR20190113478A KR102640016B1 KR 102640016 B1 KR102640016 B1 KR 102640016B1 KR 1020190113478 A KR1020190113478 A KR 1020190113478A KR 20190113478 A KR20190113478 A KR 20190113478A KR 102640016 B1 KR102640016 B1 KR 102640016B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- substrate
- light
- blocking layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 85
- 239000010409 thin film Substances 0.000 title claims abstract description 54
- 230000000903 blocking effect Effects 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000000149 argon plasma sintering Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 16
- 239000011159 matrix material Substances 0.000 claims abstract description 5
- 239000011358 absorbing material Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 description 23
- 239000011368 organic material Substances 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 2
- 239000002071 nanotube Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000002082 metal nanoparticle Substances 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- -1 naphthalene-1-yl Chemical group 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 개시는 기판; 상기 기판 위에 매트릭스 방식으로 배열된 다수의 화소 영역; 상기 화소 영역 각각에 배치되며, 산화물 반도체 물질을 포함하는 채널 영역을 가지는 박막 트랜지스터; 상기 기판과 상기 박막 트랜지스터 사이에 개재되며, 불투명한 재질로 형성된 광 차단층; 및 상기 박막 트랜지스터에 연결되어, 상기 화소 영역 내에 형성된 화소 전극; 을 포함하고, 상기 광 차단층은 상기 기판을 향하는 하면에 형성된 외광 산란면을 포함하는 박막 트랜지스터 기판에 관한 것이다.
본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 활용하면 전극반사를 최소화하여 야외 시인성을 향상시키는 유기발광 다이오드 표시장치를 구현할 수 있다.The present disclosure includes a substrate; a plurality of pixel areas arranged in a matrix manner on the substrate; a thin film transistor disposed in each of the pixel regions and having a channel region containing an oxide semiconductor material; a light blocking layer interposed between the substrate and the thin film transistor and made of an opaque material; and a pixel electrode connected to the thin film transistor and formed in the pixel area. It relates to a thin film transistor substrate, wherein the light blocking layer includes an external light scattering surface formed on a lower surface facing the substrate.
By using the thin film transistor substrate according to an embodiment of the present invention, an organic light emitting diode display device that improves outdoor visibility by minimizing electrode reflection can be implemented.
Description
본 발명은 LCD 또는 OLED와 같은 평판 표시장치용 박막 트랜지스터 기판에 관한 것이다. The present invention relates to a thin film transistor substrate for flat panel displays such as LCD or OLED.
표시장치가 영상 정보만 보여주는 것이 아니라, 마치 거울처럼 기능하여 표시장치의 맞은 편 사물을 반사해 보여주기 때문에 발생하는 시인성(Visibility) 문제가 있다. There is a visibility problem that occurs because the display device not only displays image information, but also functions like a mirror to reflect and display objects opposite the display device.
시인성 문제는 특히 실내보다 햇빛이 강한 야외에서 더욱 문제가 되는데, 표시장치의 영상 표시 밝기보다 햇빛 등 외부광이 표시장치에서 반사되어 나오는 반사광의 밝기가 더 강하여 표시 화면을 인식하는데 문제가 생기는 것을 말한다. 물론 실내에서 사용될 경우에도 실내의 조명등을 비롯한 각종 외광에 의하여 시인성이 저하될 수 있다. Visibility problems are especially problematic outdoors, where sunlight is stronger than indoors. This refers to problems in recognizing the display screen because the brightness of external light, such as sunlight, reflected from the display device is stronger than the display brightness of the display device's image. . Of course, even when used indoors, visibility may be reduced due to various external lights, including indoor lighting.
전술한 배경기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다. The above-mentioned background technology is technical information that the inventor possessed for deriving the present invention or acquired in the process of deriving the present invention, and cannot necessarily be said to be known art disclosed to the general public before filing the application for the present invention.
본 발명은 전술한 표시장치의 시인성 문제를 해결하기 위한 것으로, TFT 층의 전극반사를 최소화하여 야외 시인성을 향상시키는 유기발광 다이오드 표시장치를 제공하는데 목적이 있다.The present invention is intended to solve the visibility problem of the above-mentioned display device, and its purpose is to provide an organic light emitting diode display device that improves outdoor visibility by minimizing electrode reflection of the TFT layer.
전술한 과제를 해결하기 위한 수단으로, 본 발명은 다음과 같은 특징이 있는 실시예를 가진다.As a means to solve the above-described problem, the present invention has embodiments with the following characteristics.
본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 기판; 상기 기판 위에 매트릭스 방식으로 배열된 다수의 화소 영역; 상기 화소 영역 각각에 배치되며, 산화물 반도체 물질을 포함하는 채널 영역을 가지는 박막 트랜지스터; 상기 기판과 상기 박막 트랜지스터 사이에 개재되며, 불투명한 재질로 형성된 광 차단층; 및 상기 박막 트랜지스터에 연결되어, 상기 화소 영역 내에 형성된 화소 전극; 을 포함하고, 상기 광 차단층은 상기 기판을 향하는 하면에 형성된 외광 산란면을 포함하는 것을 특징으로 한다. A thin film transistor substrate according to an embodiment of the present invention includes: a substrate; a plurality of pixel areas arranged in a matrix manner on the substrate; a thin film transistor disposed in each of the pixel regions and having a channel region containing an oxide semiconductor material; a light blocking layer interposed between the substrate and the thin film transistor and made of an opaque material; and a pixel electrode connected to the thin film transistor and formed in the pixel area. It includes, and the light blocking layer is characterized in that it includes an external light scattering surface formed on the lower surface facing the substrate.
상기 외광 산란면은 모스 아이(moth eye) 구조로 형성된 것을 특징으로 한다. The external light scattering surface is characterized in that it is formed in a moth eye structure.
상기 외광 산란면은 사각뿔 또는 원뿔 형상을 포함하는 것을 특징으로 한다. The external light scattering surface is characterized in that it includes a square pyramid or cone shape.
상기 모스 아이 구조는 가시 광선 파장 이하의 간격으로 배열된 복수의 요철을 포함하는 것을 특징으로 한다. The moss eye structure is characterized by including a plurality of irregularities arranged at intervals of less than the wavelength of visible light.
상기 요철의 폭은 상기 요철의 높이보다 작게 형성된 것을 특징으로 한다. The width of the irregularities is characterized in that it is formed smaller than the height of the irregularities.
상기 외광 산란면은 광흡수 재료로 구성된 것을 특징으로 한다. The external light scattering surface is characterized in that it is composed of a light absorbing material.
상기 외광 산란면은 표면을 거칠게 만다는 텍스처링(texturing) 처리된 것을 특징으로 한다. The external light scattering surface is characterized by a texturing treatment to roughen the surface.
본 발명의 일 실시예에 따른 유기발광 다이오드 표시장치는 트랜지스터 기판; 및 화소 영역 각각에 배치되고, 상기 화소 전극에서 방출된 정공을 받아 발광하는 유기 발광층; 을 포함하는 것을 특징으로 한다.An organic light emitting diode display device according to an embodiment of the present invention includes a transistor substrate; and an organic light emitting layer disposed in each pixel area and emitting light by receiving holes emitted from the pixel electrode. It is characterized by including.
본 발명은 TFT 층의 전극반사를 최소화하여 야외 시인성을 향상시킬 수 있는 효과가 있다.The present invention has the effect of improving outdoor visibility by minimizing electrode reflection of the TFT layer.
도 1은 본 발명의 일 실시예에 따른 유기발광 다이오드 표시장치에서 하나의 화소를 개략적으로 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 유기발광 다이오드 표시장치에서 하나의 화소의 구조를 나타내는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 탑 게이트 구조를 가지는 박막 트랜지스터 기판을 나타내는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 광 차단층을 더 구비한 탑 게이트 구조를 가지는 박막 트랜지스터 기판을 나타내는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 요철면을 가지는 광 차단층의 단면도이다.
도 6 내지 도 8은 본 발명의 일 실시예에 따른 요철 형상을 가지는 광 차단층의 제조공정을 설명하기 위한 도면이다.
도 9, 10은 본 발명의 일 실시예에 따른 요철 형상을 가지는 광 차단층이 반사량을 저감하는 원리를 설명하기 위한 도면이다.1 is a diagram schematically showing one pixel in an organic light emitting diode display device according to an embodiment of the present invention.
Figure 2 is a cross-sectional view showing the structure of one pixel in an organic light emitting diode display device according to an embodiment of the present invention.
Figure 3 is a cross-sectional view showing a thin film transistor substrate having a top gate structure according to an embodiment of the present invention.
Figure 4 is a cross-sectional view showing a thin film transistor substrate having a top gate structure further provided with a light blocking layer according to an embodiment of the present invention.
Figure 5 is a cross-sectional view of a light blocking layer having a concavo-convex surface according to an embodiment of the present invention.
6 to 8 are diagrams for explaining the manufacturing process of a light blocking layer having a concavo-convex shape according to an embodiment of the present invention.
Figures 9 and 10 are diagrams to explain the principle of reducing the amount of reflection by a light blocking layer having a concavo-convex shape according to an embodiment of the present invention.
이하, 첨부되는 도면을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
유기발광 다이오드 표시장치는 빛을 방출하는 OLED 소자를 가지고 화상을 표시하는 자발광형 표시 장치이다. 중간층의 내부에서 전자와 정공이 결합하여 생성된 여기자(exciton)가 여기 상태로부터 기저 상태로 떨어질 때 발생하는 에너지에 의해 빛이 발생되며, 이를 이용하여 표시 장치는 화상을 표시한다.An organic light-emitting diode display is a self-luminous display device that displays images using OLED elements that emit light. Light is generated by energy generated when excitons generated by combining electrons and holes inside the intermediate layer fall from an excited state to a ground state, and a display device uses this to display an image.
전술한 바와 같이 표시장치는 영상 정보만 보여주는 것이 아니라, 마치 거울처럼 맞은 편 사물을 반사해 보여주기 때문에, 시인성(Visibility) 문제가 발생한다. As mentioned above, a display device not only displays image information, but also reflects and displays objects on the opposite side like a mirror, causing a visibility problem.
시인성 문제를 야기하는 반사는 표시장치에서 반사되는 위치에 따라 표면반사와 전극반사로 나눌 수 있다. Reflections that cause visibility problems can be divided into surface reflections and electrode reflections depending on the location of the reflection in the display device.
표면반사란 표시장치의 표면, 즉 전면에 붙은 물질에 의해 빛이 반사되는 것을 말한다. 그리고 전극반사란 표시장치의 내부에 형성된 TFT, 전극 등에서 빛이 반사되는 것을 말한다. 구체적으로 설명하면, 유기발광 다이오드 표시장치에서 각 화소는 OLED(Organic light emitting diode) 소자, TFT, 전원을 공급하기 위한 전극으로 구성된다. OLED 소자를 구성하는 물질은 유기물로 이루어진다. 그리고 TFT와 전극을 구성하는 물질은 전기 전도도가 높은 금속물질로 이루어진다. TFT와 전극을 구성하는 금속물질은 빛의 반사율 또한 매우 높아 외부에서 입사되는 빛을 그대로 반사시킬 수 있다. 반사된 빛은 표시 장치가 표시하는 화상을 인식하는데 방해요소가 된다. Surface reflection refers to the reflection of light by the surface of the display device, that is, the material attached to the front. Electrode reflection refers to the reflection of light from TFTs and electrodes formed inside the display device. Specifically, in an organic light emitting diode display device, each pixel is composed of an OLED (Organic light emitting diode) element, a TFT, and an electrode for supplying power. The materials that make up OLED devices are made of organic materials. And the material that makes up the TFT and the electrode is made of a metal material with high electrical conductivity. The metal material that makes up the TFT and the electrode has a very high reflectivity of light, so it can reflect light incident from the outside. Reflected light becomes an obstacle to recognizing images displayed by a display device.
도 1은 본 발명의 일 실시예에 따른 유기발광 다이오드 표시장치에서 하나의 화소를 개략적으로 도시한 도면이다.1 is a diagram schematically showing one pixel in an organic light emitting diode display device according to an embodiment of the present invention.
도 1을 참조하면, 유기발광 다이오드 표시장치의 하나의 화소(SP)는 기판(SUB), 박막 트랜지스터(T)를 포함하는 TFT층, 유기발광 다이오드(OLED)를 포함한다. 여기서 화소(SP)는 더 상세하게는 R, G, B, 또는 W의 단일 색을 발광하는 서브화소를 의미한다. 그리고 하나의 화소는 발광영역(E)와 비발광영역(NE)로 구분된다. Referring to FIG. 1, one pixel (SP) of an organic light emitting diode display device includes a substrate (SUB), a TFT layer including a thin film transistor (T), and an organic light emitting diode (OLED). Here, the pixel (SP) more specifically refers to a sub-pixel that emits a single color of R, G, B, or W. And one pixel is divided into an emitting area (E) and a non-emitting area (NE).
상기 기판(SUB)은 글라스재 기판, 플라스틱재 기판 등 다양한 재질의 기판을 사용할 수 있다. 도 1에 따른 유기발광 다이오드 표시장치는 기판(SUB) 측으로 광이 취출되는 배면 발광형이므로, 기판(SUB)은 투명재질로 구비되는 것이 바람직하다.The substrate (SUB) may be made of various materials, such as a glass substrate or a plastic substrate. Since the organic light emitting diode display device according to FIG. 1 is a bottom-emitting type in which light is emitted toward the substrate (SUB), the substrate (SUB) is preferably made of a transparent material.
상기 박막 트랜지스터(T)는 상기 유기발광 다이오드(OLED)에 전기적으로 연결될 수 있다. 또한 도 1에는 TFT층에 하나의 박막 트랜지스터(T)만 구비된 것으로 도시되었으나 이는 예시일 뿐이며, 본 발명은 이에 한정되지 않는다. 즉, TFT층에는 하나의 박막 트랜지스터(T)뿐 아니라 각종 배선들(미도시)이 더 구비될 수 있다. 또한, 상기 도면에는 상세히 도시되어 있지 않으나, TFT층에는 배선과 배선 사이를 절연하는 복수의 절연막들(미도시)이 더 구비될 수 있다.The thin film transistor (T) may be electrically connected to the organic light emitting diode (OLED). In addition, FIG. 1 shows that only one thin film transistor (T) is provided in the TFT layer, but this is only an example and the present invention is not limited thereto. That is, the TFT layer may be provided with not only one thin film transistor (T) but also various wirings (not shown). In addition, although not shown in detail in the drawing, the TFT layer may further be provided with a plurality of insulating films (not shown) that insulate the interconnections.
TFT층 상에 유기발광 다이오드(OLED)가 구비된다. 유기발광 다이오드(OLED)는 인접하는 픽셀들 간 소정 픽셀 피치(pixel pitch)로 이격되어 배치된다. 유기발광 다이오드(OLED)는 저분자 유기물 또는 고분자 유기물을 포함할 수 있다. 저분자 유기물을 사용할 경우, 유기발광 층을 사이에 두고, 홀 주입층(HIL: hOLED injection layer)(미도시), 홀 수송층(HTL: hOLED transport layer)(미도시), 전자 수송층(ETL: electron transport layer)(미도시), 전자 주입층(EIL: electron injection layer)(미도시) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다. 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N, N-디(나프탈렌-1-일)-N, N'-디페닐-벤지딘 (N, N'-di(naphthalene-1-yl)-N, N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 고분자 유기물을 사용할 경우, 홀 주입층(HIL)(미도시)이 더 구비된 구조를 가질 수 있다. 이때, 홀 주입층으로 PEDOT를 사용하고 유기발광 층(OLED)으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용할 수 있다.An organic light emitting diode (OLED) is provided on the TFT layer. Organic light emitting diodes (OLEDs) are arranged to be spaced apart from adjacent pixels at a predetermined pixel pitch. Organic light-emitting diodes (OLEDs) may contain low-molecular organic materials or high-molecular organic materials. When using a low-molecular organic material, the organic light-emitting layer is sandwiched between the hole injection layer (HIL: hOLED injection layer) (not shown), the hole transport layer (HTL: hOLED transport layer) (not shown), and the electron transport layer (ETL: electron transport). layer (not shown), an electron injection layer (EIL) (not shown), etc. may be formed by stacking a single or composite structure. Organic materials that can be used also include copper phthalocyanine (CuPc), N, N-di(naphthalene-1-yl)-N, N'-diphenyl-benzidine (N, N'-di(naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB), tris-8-hydroxyquinoline aluminum (Alq3), etc. can be applied to a variety of products. When using a polymer organic material, the structure may further include a hole injection layer (HIL) (not shown). At this time, PEDOT can be used as the hole injection layer, and polymeric organic materials such as poly-phenylenevinylene (PPV) and polyfluorene can be used as the organic light emitting layer (OLED).
도 1에 따른 유기발광 다이오드 표시장치는, 유기발광 층으로부터 방출된 광이 TFT층, 기판(SUB)을 통과하여 기판(SUB) 측에 화상이 구현된다.In the organic light emitting diode display device according to FIG. 1, light emitted from the organic light emitting layer passes through the TFT layer and the substrate (SUB), and an image is displayed on the substrate (SUB) side.
이때, 햇빛 또는 형광등과 같은 외광(IL) 또한 기판(SUB)을 통과하여 유기 발광 표시 장치 화소(SP) 내부로 입사한다. 내부로 입사된 외광(IL)은 TFT층의 박막 트랜지스터(T)나 각종 배선들에 의해 반사되어 다시 기판(SUB) 측으로 출사될 수 있다. 반사된 외광(RL)은 유기발광 다이오드(OLED)에서 방출된 화상을 구현하는 광(EL)에 대한 노이즈로 작용하면서 화상의 시인성이 감소될 수 있다.At this time, external light (IL) such as sunlight or a fluorescent lamp also passes through the substrate (SUB) and enters the pixel (SP) of the organic light emitting display device. External light (IL) incident inside may be reflected by the thin film transistor (T) of the TFT layer or various wirings and emitted back to the substrate (SUB). The reflected external light (RL) may act as noise to the light (EL) that embodies the image emitted from the organic light emitting diode (OLED) and reduce the visibility of the image.
이하에서는 도 2 내지 도 4를 참조하여, TFT 층의 박막 트랜지스터(T)의 구조를 설명하고, 외광(IL)의 반사가 잘 일어나는 이유를 설명하기로 한다. Hereinafter, with reference to FIGS. 2 to 4, the structure of the thin film transistor T of the TFT layer will be described, and the reason why external light IL is easily reflected will be explained.
도 2는 본 발명의 일 실시예에 따른 유기발광 다이오드 표시장치에서 하나의 화소의 구조를 나타내는 단면도이다. Figure 2 is a cross-sectional view showing the structure of one pixel in an organic light emitting diode display device according to an embodiment of the present invention.
유기발광 다이오드 표시장치는 스위칭 박막 트랜지스터(ST), 스위칭 TFT와 연결된 구동 TFT(DT), 구동 TFT(DT)에 접속된 유기발광 다이오드(OLED)를 포함한다.The organic light emitting diode display device includes a switching thin film transistor (ST), a driving TFT (DT) connected to the switching TFT, and an organic light emitting diode (OLED) connected to the driving TFT (DT).
스위칭 TFT(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부위에 형성되어 있다. 스위칭 TFT(ST)는 화소를 선택하는 기능을 한다. 스위칭 TFT(ST)는 스캔 배선(SL)에서 분기하는 게이트 전극(SG)과, 반도체 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다. 그리고 구동 TFT(DT)는 스위칭 TFT(ST)에 의해 선택된 화소의 유기발광 다이오드(OLED)를 구동하는 역할을 한다. 구동 TFT(DT)는 스위칭 TFT(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체 층(DA), 구동 전류 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 TFT(DT)의 드레인 전극(DD)은 유기발광 다이오드(OLED)의 애노드 전극(ANO)과 연결되어 있다. 애노드 전극(ANO)과 캐소드 전극(CAT) 사이에는 유기발광 층(OLED)이 개재되어 있다. 캐소드 전극(CAT)은 기저 전압(VSS)에 연결된다.The switching TFT (ST) is formed at the intersection of the scan line (SL) and the data line (DL). The switching TFT (ST) functions to select pixels. The switching TFT (ST) includes a gate electrode (SG) branching from the scan line (SL), a semiconductor layer (SA), a source electrode (SS), and a drain electrode (SD). And the driving TFT (DT) serves to drive the organic light emitting diode (OLED) of the pixel selected by the switching TFT (ST). The driving TFT (DT) includes a gate electrode (DG) connected to the drain electrode (SD) of the switching TFT (ST), a semiconductor layer (DA), a source electrode (DS) connected to the driving current line (VDD), and a drain electrode ( DD). The drain electrode (DD) of the driving TFT (DT) is connected to the anode electrode (ANO) of the organic light emitting diode (OLED). An organic light emitting layer (OLED) is interposed between the anode electrode (ANO) and the cathode electrode (CAT). The cathode electrode (CAT) is connected to the base voltage (VSS).
액티브 매트릭스 유기발광 다이오드 표시장치의 기판(SUB) 상에 스위칭 TFT(ST) 및 구동 TFT(DT)의 게이트 전극(SG, DG)이 형성되어 있다. 그리고 게이트 전극(SG, DG) 위에는 게이트 절연막(GI)이 덮고 있다. 게이트 전극(SG, DG)과 중첩되는 게이트 절연막(GI)의 일부에 반도체 층(SA, DA)이 형성되어 있다. 반도체 층(SA, DA) 위에는 일정 간격을 두고 소스 전극(SS, DS)과 드레인 전극(SD, DD)이 마주보고 형성된다. 스위칭 TFT(ST)의 드레인 전극(SD)은 게이트 절연막(GI)에 형성된 드레인 콘택 홀(DH)을 통해 구동 TFT(DT)의 게이트 전극(DG)과 접촉한다. 이와 같은 구조를 갖는 스위칭 TFT(ST) 및 구동 TFT(DT)를 덮는 보호막(PAS)이 전면에 도포된다.Gate electrodes (SG, DG) of a switching TFT (ST) and a driving TFT (DT) are formed on a substrate (SUB) of an active matrix organic light emitting diode display. And the gate electrodes (SG, DG) are covered with a gate insulating film (GI). Semiconductor layers (SA, DA) are formed in a portion of the gate insulating film (GI) that overlaps the gate electrodes (SG, DG). Source electrodes (SS, DS) and drain electrodes (SD, DD) are formed facing each other at regular intervals on the semiconductor layers (SA, DA). The drain electrode (SD) of the switching TFT (ST) contacts the gate electrode (DG) of the driving TFT (DT) through the drain contact hole (DH) formed in the gate insulating film (GI). A protective film (PAS) covering the switching TFT (ST) and driving TFT (DT) having this structure is applied to the entire surface.
그리고, 기판의 표면을 평탄하게 할 목적으로 오버코트 층(OC)을 기판 전면에 도포한다.Then, an overcoat layer (OC) is applied to the entire surface of the substrate for the purpose of flattening the surface of the substrate.
그리고 오버코트 층(OC) 위에 유기발광 다이오드(OLED)의 애노드 전극(ANO)이 형성된다. 여기서, 애노드 전극(ANO)은 오버코트 층(OC) 및 보호막(PAS)에 형성된 화소 콘택 홀(PH)을 통해 구동 TFT(DT)의 드레인 전극(DD)과 연결된다.And the anode electrode (ANO) of the organic light emitting diode (OLED) is formed on the overcoat layer (OC). Here, the anode electrode (ANO) is connected to the drain electrode (DD) of the driving TFT (DT) through the pixel contact hole (PH) formed in the overcoat layer (OC) and the protective film (PAS).
애노드 전극(ANO)이 형성된 기판 위에, 화소 영역을 정의하기 위해 스위칭 TFT(ST), 구동 TFT(DT) 그리고 각종 배선들(DL, SL, VDD)이 형성된 영역 위에 뱅크패턴(BANK)을 형성한다.On the substrate where the anode electrode (ANO) is formed, a bank pattern (BANK) is formed on the area where the switching TFT (ST), driving TFT (DT), and various wires (DL, SL, VDD) are formed to define the pixel area. .
뱅크 패턴(BANK)에 의해 노출된 애노드 전극(ANO)이 발광 영역(E)이 된다. 뱅크 패턴(BANK)에 의해 노출된 애노드 전극(ANO) 위에 유기발광 층(OL)과 캐소드 전극층(CAT)이 순차적으로 적층된다. 유기발광 층(OL)이 백색광을 발하는 유기물질로 이루어진 경우, 칼라 필터(미도시)에 의해 각 화소에 배정된 색상을 구현할 수 있다. 도 2와 같은 구조를 갖는 유기발광 다이오드 표시장치는 아래 방향으로 발광하는 하부 발광(Bottom Emission) 표시 장치가 된다.The anode electrode (ANO) exposed by the bank pattern (BANK) becomes the light emitting area (E). An organic light emitting layer (OL) and a cathode electrode layer (CAT) are sequentially stacked on the anode electrode (ANO) exposed by the bank pattern (BANK). When the organic light emitting layer (OL) is made of an organic material that emits white light, the color assigned to each pixel can be implemented by a color filter (not shown). The organic light emitting diode display device having the structure shown in FIG. 2 is a bottom emission display device that emits light in a downward direction.
상기와 같은 평판 표시장치에서 박막 트랜지스터를 구비함으로써, 고품질의 능동형 표시장치를 구현할 수 있다. 특히, 더욱 우수한 구동 특성을 갖도록 하기 위해, 박막 트랜지스터의 반도체 층은 금속 산화물 반도체 물질로 형성하는 것이 바람직하다.By providing a thin film transistor in the above flat panel display device, a high quality active display device can be implemented. In particular, in order to have better driving characteristics, the semiconductor layer of the thin film transistor is preferably formed of a metal oxide semiconductor material.
그러나, 금속 산화물 반도체 물질은 빛에 노출된 상태로 전압 구동될 경우 그 특성이 급격히 열화 되는 특성이 있다. 따라서, 반도체 층의 상부 및 하부에서 외부로부터 유입되는 빛을 차단할 수 있는 구조를 갖는 것이 바람직하다.However, metal oxide semiconductor materials have the characteristic of rapidly deteriorating their properties when driven by voltage while exposed to light. Therefore, it is desirable to have a structure that can block light coming from the outside at the top and bottom of the semiconductor layer.
박막 트랜지스터 기판의 경우, 박막 트랜지스터는 게이트 층의 위치에 따라 바텀 게이트(Bottom Gate) 구조와 탑 게이트(Top Gate)가 있다. 게이트 층의 위치가 반도체 층의 아래에 있는 경우를 바텀 게이트(Bottom Gate) 구조, 게이트 층의 위치가 반도체 층의 위에 있는 경우를 바텀 게이트(Bottom Gate) 구조라고 한다.In the case of a thin film transistor substrate, the thin film transistor has a bottom gate structure and a top gate structure depending on the location of the gate layer. When the gate layer is located below the semiconductor layer, it is called a bottom gate structure, and when the gate layer is located above the semiconductor layer, it is called a bottom gate structure.
바텀 게이트(Bottom Gate) 구조에서는 반도체 층의 아래에 게이트 층과 게이트 절연막이 존재하기 때문에 반도체 층의 하부에서 유입되는 빛을 효과적으로 차단할 수 있어서, 하부에서 유입되는 빛 노출은 크게 문제되지 않는다. 하지만, 바텀 게이트 구조에서는 소스-드레인 전극과 게이트 전극이 중첩되는 구조를 갖게 되는데, 이러한 구조에서는 소스 전극(S)과 게이트 전극(G) 사이에서 기생 용량이 형성되는 문제가 있다. 이로 인해 박막 트랜지스터의 특성이 열화 될 수 있다. 또한, 바텀 게이트 구조에서는 하부에서 유입되는 빛은 게이트 전극(G)에 의해 차단할 수 있지만, 상부에서 유입되는 빛을 차단하기 위해서는 추가로 광 차단막을 더 형성하여야 하는 문제가 있다.In the bottom gate structure, since the gate layer and gate insulating film exist below the semiconductor layer, light flowing from the bottom of the semiconductor layer can be effectively blocked, so exposure to light flowing from the bottom is not a major problem. However, in the bottom gate structure, the source-drain electrode and the gate electrode overlap, and in this structure, there is a problem in which parasitic capacitance is formed between the source electrode (S) and the gate electrode (G). This may cause the characteristics of the thin film transistor to deteriorate. Additionally, in the bottom gate structure, light coming from the bottom can be blocked by the gate electrode (G), but there is a problem that an additional light blocking film must be formed to block light coming from the top.
따라서, 게이트 전극과 소스-드레인 전극 사이에서 발생하는 기생 용량을 극소화하기 위해서는 탑 게이트 구조를 갖는 박막 트랜지스터가 적합하다. Therefore, a thin film transistor with a top gate structure is suitable to minimize parasitic capacitance occurring between the gate electrode and the source-drain electrode.
도 3은 본 발명의 일 실시예에 따른 탑 게이트 구조를 가지는 박막 트랜지스터 기판을 나타내는 단면도이다. Figure 3 is a cross-sectional view showing a thin film transistor substrate having a top gate structure according to an embodiment of the present invention.
도 3을 참조하여, 탑 게이트(Top Gate) 구조를 갖고, 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터 기판에 대하여 설명한다.Referring to FIG. 3, a thin film transistor substrate having a top gate structure and containing a metal oxide semiconductor material will be described.
탑 게이트 구조를 갖는 박막 트랜지스터 기판은, 기판(SUB) 위에 매트릭스 배열로 배치된 화소 영역, 그리고 각 화소 영역에 하나씩 할당된 박막 트랜지스터(T)를 포함한다. 박막 트랜지스터(T)의 반도체 층이 기판(SUB) 위에 직접 형성된다. 반도체 층은 중앙부의 채널 영역(A), 채널 영역(A)의 좌측에 배치된 소스 영역(SA) 및 채널 영역(A)의 우측에 배치된 드레인 영역(DA)을 포함한다.A thin film transistor substrate having a top gate structure includes pixel regions arranged in a matrix array on a substrate SUB, and a thin film transistor T assigned to each pixel region one by one. The semiconductor layer of the thin film transistor (T) is formed directly on the substrate (SUB). The semiconductor layer includes a central channel region (A), a source region (SA) disposed on the left side of the channel region (A), and a drain region (DA) disposed on the right side of the channel region (A).
반도체 층의 채널 영역(A) 위에는 게이트 절연막(GI)과 게이트 전극(G)이 형성된다. 게이트 절연막(GI)과 게이트 전극(G)은 채널 영역(A)과 거의 동일한 크기를 갖고 실질적으로 수직적으로 완전히 중첩된 구조를 갖는다. 반도체 층과 게이트 전극(G) 위에는 중간 절연막(IN)이 덮는다. 반도체 층의 소스 영역(SA)과 드레인 영역(DA)을 덮는 중간 절연막(IN)은 일부 제거하여 소스 전극(S)과 드레인 전극(D)이 각각 접촉된다.A gate insulating film (GI) and a gate electrode (G) are formed on the channel region (A) of the semiconductor layer. The gate insulating film GI and the gate electrode G have substantially the same size as the channel region A and have a structure that completely overlaps substantially vertically. An intermediate insulating film (IN) covers the semiconductor layer and the gate electrode (G). The intermediate insulating film (IN) covering the source region (SA) and drain region (DA) of the semiconductor layer is partially removed so that the source electrode (S) and the drain electrode (D) are in contact with each other.
소스 전극(S), 채널 영역(A), 게이트 전극(G) 및 드레인 전극(D)을 포함하는 박막 트랜지스터(T)가 형성된 기판(SUB) 전체를 보호막(PAS)이 덮는다. 보호막(PAS) 중에서 드레인 전극(D)을 덮는 일부를 제거하여 드레인 전극(D)을 노출한다. 노출된 드레인 전극(D)은 보호막(PAS) 위에 형성된 화소 전극(PXL)과 연결된다.A protective film (PAS) covers the entire substrate (SUB) on which the thin film transistor (T) including the source electrode (S), the channel region (A), the gate electrode (G), and the drain electrode (D) is formed. A portion of the protective film (PAS) covering the drain electrode (D) is removed to expose the drain electrode (D). The exposed drain electrode (D) is connected to the pixel electrode (PXL) formed on the protective film (PAS).
이와 같이, 탑 게이트 구조를 갖는 박막 트랜지스터(T)에서는 게이트 전극(G)의 끝단과 소스 전극(S)의 끝단이 일정 거리 이격한 게이트-소스 간격(Ggs)을 갖는다. 마찬가지로, 게이트 전극(G)의 끝단과 드레인 전극(D)의 끝단이 일정 거리 이격한 게이트-드레인 간격(Ggd)을 갖는다. 따라서, 게이트 전극(G)과 소스-드레인 전극(S-D) 사이에서는 기생 용량이 거의 형성되지 않는다. 그 결과, 채널 영역(A)의 특성이 열화되는 것을 방지할 수 있다.As such, in the thin film transistor (T) having a top gate structure, the end of the gate electrode (G) and the end of the source electrode (S) have a gate-source gap (Ggs) spaced a certain distance apart. Likewise, the end of the gate electrode (G) and the end of the drain electrode (D) have a gate-drain gap (Ggd) that is a certain distance apart. Therefore, almost no parasitic capacitance is formed between the gate electrode (G) and the source-drain electrodes (S-D). As a result, the characteristics of the channel area A can be prevented from being deteriorated.
하지만, 도 3과 같은 탑 게이트 구조에서는 기판(SUB)의 하부에서 유입되는 빛에 의해 노출되기 쉽다. 외부의 빛이 채널 영역(A)으로 유입 될 경우, 채널 영역(A)의 특성이 열화 되어 장기간 사용할 경우, 박막 트랜지스터의 특성이 변화될 수 있다. 이는 표시장치의 화상 품질 저하를 유발할 수 있다.However, in the top gate structure as shown in FIG. 3, it is easy to be exposed to light flowing from the bottom of the substrate (SUB). When external light flows into the channel area (A), the characteristics of the channel area (A) may deteriorate and the characteristics of the thin film transistor may change when used for a long period of time. This may cause the image quality of the display device to deteriorate.
도 4는 본 발명의 일 실시예에 따른 광 차단층을 더 구비한 탑 게이트 구조를 가지는 박막 트랜지스터 기판을 나타내는 단면도이다. Figure 4 is a cross-sectional view showing a thin film transistor substrate having a top gate structure further provided with a light blocking layer according to an embodiment of the present invention.
게이트 전극과 소스-드레인 전극 사이에서 발생하는 기생 용량을 극소화하기 위해서는 탑 게이트 구조를 갖는 박막 트랜지스터가 적합함을 설명하였다. 그러나 탑 게이트 구조는 기판(SUB)의 하부에서 유입되는 빛이 채널 영역(A)로 유입되는 것을 차단할 필요가 있음을 설명하였다. It was demonstrated that a thin film transistor with a top gate structure is suitable for minimizing the parasitic capacitance occurring between the gate electrode and the source-drain electrode. However, it was explained that the top gate structure needs to block light coming from the bottom of the substrate (SUB) from flowing into the channel region (A).
도 4에서 설명하는 박막 트랜지스터 기판의 기본적인 구성은 도 3의 구조와 동일하다. 도 3과의 차이는 반도체 층 하부에 광 차단층(LS)을 더 포함하는 구조를 갖는 것에 있다. 더 상세하게는, 기판(SUB)의 표면 위에서 반도체 층이 형성될 위치에 광 차단층(LS)이 형성되어 있다. 특히, 광 차단층(LS)의 크기는 반도체 층을 완전히 덮을 수 있도록 약간 크기가 더 큰 것이 바람직하다.The basic structure of the thin film transistor substrate described in FIG. 4 is the same as that in FIG. 3. The difference from FIG. 3 is that it has a structure that further includes a light blocking layer (LS) below the semiconductor layer. More specifically, the light blocking layer LS is formed on the surface of the substrate SUB at a location where the semiconductor layer is to be formed. In particular, the size of the light blocking layer LS is preferably slightly larger so that it can completely cover the semiconductor layer.
광 차단층(LS)이 형성된 기판(SUB)의 전체 표면 위에 버퍼 층(BUF)이 도포되어 있다. 버퍼 층(BUF) 위에는 광 차단층(LS)과 중첩하도록, 광 차단층(LS)의 크기와 거의 동일하거나 약간 작은 크기를 갖는 반도체 층(SE)이 형성된다. 반도체 층(SE)은 중앙부의 채널 영역(A), 채널 영역(A)의 좌측에 배치된 소스 영역(SA) 및 채널 영역(A)의 우측에 배치된 드레인 영역(DA)을 포함한다.A buffer layer (BUF) is applied on the entire surface of the substrate (SUB) on which the light blocking layer (LS) is formed. A semiconductor layer (SE) is formed on the buffer layer (BUF) to overlap the light blocking layer (LS) and has a size that is approximately the same or slightly smaller than the light blocking layer (LS). The semiconductor layer SE includes a central channel region A, a source region SA disposed on the left side of the channel region A, and a drain region DA disposed on the right side of the channel region A.
반도체 층(SE)의 채널 영역(A) 위에는 게이트 절연막(GI)과 게이트 전극(G)이 형성된다. 게이트 절연막(GI)과 게이트 전극(G)은 채널 영역(A)과 거의 동일한 크기를 갖고 실질적으로 수직적으로 완전히 중첩된 구조를 갖는다. 반도체 층(SE)과 게이트 전극(G) 위에는 중간 절연막(IN)이 덮는다. 반도체 층(SE)의 소스 영역(SA)과 드레인 영역(DA)을 덮는 중간 절연막(IN)은 일부 제거하여 소스 전극(S)과 드레인 전극(D)이 각각 접촉된다.A gate insulating film (GI) and a gate electrode (G) are formed on the channel region (A) of the semiconductor layer (SE). The gate insulating film GI and the gate electrode G have substantially the same size as the channel region A and have a structure that completely overlaps substantially vertically. An intermediate insulating film (IN) covers the semiconductor layer (SE) and the gate electrode (G). The intermediate insulating film IN covering the source region SA and drain region DA of the semiconductor layer SE is partially removed, so that the source electrode S and the drain electrode D are contacted, respectively.
소스 전극(S), 채널 영역(A), 게이트 전극(G) 및 드레인 전극(D)을 포함하는 박막 트랜지스터(T)가 형성된 기판(SUB) 전체를 보호막(PAS)이 덮는다. 보호막(PAS) 중에서 드레인 전극(D)을 덮는 일부를 제거하여 드레인 전극(D)을 노출한다. 노출된 드레인 전극(D)은 보호막(PAS) 위에 형성된 화소 전극(PXL)과 연결된다.A protective film (PAS) covers the entire substrate (SUB) on which the thin film transistor (T) including the source electrode (S), the channel region (A), the gate electrode (G), and the drain electrode (D) is formed. A portion of the protective film (PAS) covering the drain electrode (D) is removed to expose the drain electrode (D). The exposed drain electrode (D) is connected to the pixel electrode (PXL) formed on the protective film (PAS).
도 4와 같이, 광 차단층(LS)을 더 구비한 탑 게이트 구조를 갖는 박막 트랜지스터 기판은 게이트 전극(G)과 소스-드레인 전극(S-D) 사이의 기생 용량이 거의 발생하지 않을 뿐 아니라, 기판(SUB)의 하부에서 유입되는 빛이 광 차단층(LS)에 의해 차단된다. 따라서, 우수한 금속 산화물을 포함하는 반도체 층의 채널 영역(A)의 특성이 열화되지 않고, 장시간 동안 유지할 수 있다.As shown in Figure 4, a thin film transistor substrate having a top gate structure further provided with a light blocking layer (LS) not only generates almost no parasitic capacitance between the gate electrode (G) and the source-drain electrode (S-D), but also Light coming from the bottom of the (SUB) is blocked by the light blocking layer (LS). Therefore, the characteristics of the channel region A of the semiconductor layer containing excellent metal oxide are not deteriorated and can be maintained for a long time.
상기 광 차단층(LS)은 외부광을 완전히 차단하여 채널 영역(A)으로 빛이 유입되지 않도록 하기 위해서 충분한 두께를 가져야 하며, 일반적으로 몰리브덴-티타늄(MoTi)과 같은 금속 물질로 구성된다. The light blocking layer (LS) must have a sufficient thickness to completely block external light to prevent light from entering the channel area (A), and is generally made of a metal material such as molybdenum-titanium (MoTi).
게이트 전극과 소스-드레인 전극 사이에서 발생하는 기생 용량을 극소화하기 위해서는 탑 게이트 구조로 박막 트랜지스터를 형성하였다. 그리고 탑 게이트 구조는 채널 영역(A)로 유입되는 빛에 취약한 문제가 있어서, 이를 차단하기 위하여 반도체 층(SE) 하부에 광 차단층(LS)를 구비하였다. 그러나 광 차단층(LS)은 금속물질로 이루어져 있어서 빛의 반사율이 매우 높아 외부에서 입사되는 빛을 그대로 반사시켜 표시장치의 시인성을 나쁘게 만드는 또 다른 문제를 발생시킨다. In order to minimize the parasitic capacitance occurring between the gate electrode and the source-drain electrode, a thin film transistor was formed with a top gate structure. Additionally, the top gate structure has a problem of being vulnerable to light flowing into the channel region (A), so a light blocking layer (LS) was provided under the semiconductor layer (SE) to block this. However, since the light blocking layer (LS) is made of a metal material, the light reflectance is very high, so it reflects light incident from the outside, causing another problem that worsens the visibility of the display device.
전술한 바와 같이 전극반사는 TFT 뿐만 아니라, 금속물질로 이루어진 전극 등에서도 발생한다. 그러나 광 차단층(LS)이 다른 전극에 비하여 그 면적이 넓어서 전극 반사가 일어나는 비중이 훨씬 크다.As mentioned above, electrode reflection occurs not only in TFTs but also in electrodes made of metal materials. However, because the light blocking layer (LS) has a larger area than other electrodes, the proportion of electrode reflection that occurs is much larger.
이하에서는 광 차단층(LS)을 중심으로 광 차단층(LS)의 일면을 외광 산란면으로 형성하여 외부 광의 반사량을 저감하는 것에 관하여 설명한다. 그러나 본 발명이 외광을 반사시켜 시인성을 저하시킬 수 있는 다른 금속 전극에 외광 산란면을 형성하는 것을 배제하는 것은 아니다. Hereinafter, a description will be given of reducing the amount of reflection of external light by forming one surface of the light blocking layer (LS) as an external light scattering surface centered on the light blocking layer (LS). However, the present invention does not exclude forming an external light scattering surface on another metal electrode that may reflect external light and reduce visibility.
본 발명은 광 차단층(LS)이 포함된 탑 게이트 구조의 박막 트랜지스터에서 외부 광의 반사량을 저감하여 시인성을 개선하기 위한 것으로, 광 차단층(LS)의 일면을 외광 산란면으로 형성하여 외부 광의 반사량을 저감하는 것에 특징이 있다.The present invention is intended to improve visibility by reducing the amount of reflection of external light in a thin film transistor with a top gate structure including a light blocking layer (LS). One surface of the light blocking layer (LS) is formed as an external light scattering surface to reduce the amount of reflection of external light. It is characterized by reducing .
외광 산란면은 광흡수 재료로 구성될 수 있다. 광흡수 재료는 예를 들면 밴타블랙(VANTA Black)으로 구성될 수 있다. 밴타블랙은 수직으로 정렬된 나노 튜브의 배열로 인해 빛을 99.96% 흡수하는 재료이다. 나노 튜브 사이에 서로 반사하는 과정을 거쳐서 들어온 빛들을 대부분 흡수하여 외부에서 들어온 빛이 나가지 못하는 구조로 이루어져 있다. The external light scattering surface may be composed of a light absorbing material. The light absorbing material may consist of, for example, VANTA Black. Vantablack is a material that absorbs 99.96% of light due to the arrangement of vertically aligned nanotubes. It has a structure that absorbs most of the light that comes through the process of reflection between nanotubes, preventing light from the outside from going out.
또한, 외광 산란면은 광 차단층(LS)의 일면을 텍스처링(texturing) 처리하는 것과, 광 차단층(LS)의 일면을 모스 아이(moth eye) 구조로 형성하여, 외부 광의 반사량을 저감할 수 있다.In addition, the external light scattering surface can reduce the amount of reflection of external light by texturing one side of the light blocking layer (LS) and forming one side of the light blocking layer (LS) into a moth eye structure. there is.
여기서 텍스처링이란 광 차단층(LS)의 표면을 거칠게 만드는 것을 말한다. 광 차단층(LS)에 입사된 외광은 거칠게 형성된 광 차단층(LS)의 표면에서 반사와 재반사가 반복됨으로써 산란되며, 다시 기판(SUB) 측으로 출사되는 외광의 반사광은 저감된다. 텍스처 층을 형성하는 방법은, 금속입자 클러스터가 형성되도록 금속입자를 증발법이나 스퍼터링으로 증착하여 진행하거나 금속 나노 입자 분산액을 도포한 뒤에 열처리하여 금속 산화물 입자층 또는 금속 질화물 입자층을 형성하여 진행할 수 있다. Here, texturing refers to roughening the surface of the light blocking layer (LS). The external light incident on the light blocking layer LS is scattered by repeated reflection and re-reflection on the rough surface of the light blocking layer LS, and the reflected light of the external light emitted back to the substrate SUB is reduced. The method of forming the texture layer can be performed by depositing metal particles by evaporation or sputtering to form metal particle clusters, or by applying a metal nanoparticle dispersion and then heat treating it to form a metal oxide particle layer or a metal nitride particle layer.
모스 아이 구조란, 표면에 돌기 형상의 미세 구조를 형성함으로써 입사되는 광의 굴절율을 연속적으로 변화시켜 빛의 반사를 억제하도록 한 구조를 말한다. 광의 입사각이나 파장과 관계없이 광을 전혀 반사하지 않는, 가시 광선 파장 이하의 간격으로 배열된 복수 개의 요철을 포함하는 구조를 나타내며, 상기 요철은 사각뿔 또는 원뿔 형상 등일 수 있다. The moss eye structure refers to a structure that suppresses reflection of light by continuously changing the refractive index of incident light by forming a protrusion-shaped microstructure on the surface. It represents a structure including a plurality of irregularities arranged at intervals of less than the wavelength of visible light that do not reflect light at all regardless of the angle of incidence or wavelength of light, and the irregularities may be shaped like a square pyramid or cone.
이하, 도 5 내지 도 10을 참조하여, 외부 광의 반사량을 저감하기 위한 광 차단층(LS)의 일면을 요철면(W)으로 형성하는 것에 대하여 설명한다. Hereinafter, with reference to FIGS. 5 to 10, forming one surface of the light blocking layer LS into a concavo-convex surface W to reduce the amount of reflection of external light will be described.
도 5는 본 발명의 일 실시예에 따른 요철면을 가지는 광 차단층의 단면도이다. Figure 5 is a cross-sectional view of a light blocking layer having a concavo-convex surface according to an embodiment of the present invention.
본 발명의 일 실시예에 따른 광 차단층(LS)은 일 면이 다수의 뾰족한 형태의 요철(W)이 형성되어 있다. 요철(W)이 형성된 면은 상기 광 차단층(LS)의 기판(SUB)방향의 면에 형성되는 것이 바람직하다. 반도체 층을 기준으로는 상기 광 차단층(LS)의 반도체 층 반대 방향의 면에 형성되는 것이 바람직하다. The light blocking layer LS according to an embodiment of the present invention has a plurality of sharp irregularities W formed on one side. The surface on which the irregularities (W) are formed is preferably formed on the surface of the light blocking layer (LS) in the direction of the substrate (SUB). Based on the semiconductor layer, it is preferable that the light blocking layer LS is formed on a side opposite to the semiconductor layer.
도 6 내지 도 8은 본 발명의 일 실시예에 따른 요철 형상을 가지는 광 차단층의 제조공정을 설명하기 위한 도면이다. 6 to 8 are diagrams for explaining the manufacturing process of a light blocking layer having a concavo-convex shape according to an embodiment of the present invention.
먼저 기판(SUB)위에 무기막 층(ML)을 증착하여 형성한다(도 7). 그 다음 단계로 무기막 층(ML)을 포토 공정으로 패턴하고, 에칭 공정을 거쳐 무기막 층(ML)에 뾰족한 볼록 패턴(M)을 가지도록 형성한다(도 8). 그 다음 단계로 무기막 층(ML) 상단에 광 차단층(LS)을 증착하여 형성한다(도 5). 이러한 과정을 거쳐서 광 차단층(LS)은 상기 무기막 층(ML)에 대응되는 형상인 오목 패턴(W)이 형성된다. First, an inorganic layer (ML) is deposited on the substrate (SUB) to form it (FIG. 7). In the next step, the inorganic layer ML is patterned using a photo process, and an etching process is performed to form a sharp convex pattern M on the inorganic layer ML (FIG. 8). In the next step, a light blocking layer (LS) is deposited on top of the inorganic layer (ML) to form it (FIG. 5). Through this process, the light blocking layer LS is formed with a concave pattern W having a shape corresponding to the inorganic layer ML.
외부에서 입사되는 광의 반사량을 효과적으로 저감하기 위해서는 요철(W)의 폭(d)은 요철(W)의 높이보다 작게 형성하는 것이 바람직하다.In order to effectively reduce the amount of reflection of light incident from the outside, it is preferable that the width d of the unevenness W is smaller than the height of the unevenness W.
도 9, 10은 본 발명의 일 실시예에 따른 요철 형상을 가지는 광 차단층이 반사량을 저감하는 원리를 설명하기 위한 도면이다. 도 9 및 도 10에서 IL은 입사광이며, RL은 반사광을 나타낸다. 9 and 10 are diagrams to explain the principle of reducing the amount of reflection by a light blocking layer having a concavo-convex shape according to an embodiment of the present invention. In FIGS. 9 and 10, IL represents incident light and RL represents reflected light.
전술한 바와 같이 광 차단층(LS)은 금속물질로 이루어져 있어서 빛의 반사율이 매우 높아 외부에서 입사되는 빛을 그대로 반사시켜 표시장치의 시인성을 나쁘게 만드는 문제를 발생시킨다. As mentioned above, the light blocking layer (LS) is made of a metal material and has a very high light reflectance, which causes a problem of deteriorating the visibility of the display device by directly reflecting light incident from the outside.
도 9는 광 차단층(LS)에 외부 광이 수직으로 입사하는 경우를 도시한 것이다. Figure 9 shows a case where external light is incident vertically on the light blocking layer LS.
도 9 (a)는 광 차단층(LS)의 하면이 평탄하게 형성되어 입사된 광(IL)을 그대로 반사되는 것을 보여준다. FIG. 9 (a) shows that the lower surface of the light blocking layer LS is formed flat and reflects the incident light IL as it is.
그러나 도 9 (b)에서는 광 차단층(LS)의 하면을 요철 형상으로 구성하여 입사된 광이 그대로 반사되는 것이 아니라, 요철 형상에 입사되는 각도에 따라 적어도 2회 이상 반복 반사되는 것을 나타낸다. 반복되는 반사 과정에서 일부의 빛은 흡수되므로 (a) 경우보다 (b)의 경우가 반사되는 광의 양은 줄어든다.However, in Figure 9 (b), the lower surface of the light blocking layer LS is configured to have a concavo-convex shape, so the incident light is not reflected as is, but is repeatedly reflected at least twice depending on the angle at which it is incident on the concavo-convex shape. Since some light is absorbed during the repeated reflection process, the amount of light reflected in case (b) is reduced compared to case (a).
도 10은 광 차단층(LS)에 외부 광이 일정한 각도를 가지고 비스듬하게 입사하는 경우를 도시한 것이다. 외부 광이 비스듬한 각도로 입사하는 경우, 도 9 (b)의 경우보다 더 많은 반사 회수를 가지게 되므로 광 차단층(LS)에서 흡수되는 빛이 더욱 많아지고, 경우에 따라서는 외부의 광이 광 차단층(LS)의 요철 형상 내부에 갇히게 되어 소멸된다. FIG. 10 shows a case where external light is diagonally incident on the light blocking layer LS at a certain angle. When external light is incident at an oblique angle, there is a greater number of reflections than in the case of Figure 9 (b), so more light is absorbed by the light blocking layer (LS), and in some cases, external light is blocked. It is trapped inside the uneven shape of the layer LS and disappears.
이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 청구범위에 의하여 나타내어지며, 청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 청구범위에 포함되는 것으로 해석되어야 한다.The embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of the present invention is indicated by the claims described below rather than the detailed description above, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the claims of the present invention. .
T: 박막 트랜지스터
SUB: 기판
DL: 데이터 배선
PXL: 화소 전극
G: 게이트 전극
S: 소스 전극
D: 드레인 전극
A: (반도체) 채널 영역
GI: 게이트 절연막
PAS: 보호막
SL: 스캔 배선
ST: 스위칭 TFT
DT: 구동 TFT
OLED: 유기발광 다이오드
SG, DG: 게이트 전극
SS, DS: 소스 전극
SD, DD: 드레인 전극
SE, DE: 에치 스토퍼
CAT: 캐소드 전극(층)
ANO: 애노드 전극(층)
BANK: 뱅크
OC: 오버코트 층
SA: 소스 영역
DA: 드레인 영역
Ggs: 게이트-소스 이격 거리
Ggd: 게이트-드레인 이격 거리
BUF: 버퍼 층
LS: 광 차단층T: thin film transistor
SUB: Substrate
DL: data wiring
PXL: Pixel electrode
G: Gate electrode
S: source electrode
D: drain electrode
A: (semiconductor) channel area
GI: Gate insulating film
PAS: Shield
SL: scan wiring
ST: Switching TFT
DT: Driving TFT
OLED: Organic Light Emitting Diode
SG, DG: Gate electrode
SS, DS: source electrode
SD, DD: drain electrode
SE, DE: Etch stopper
CAT: cathode electrode (layer)
ANO: anode electrode (layer)
BANK: bank
OC: Overcoat layer
SA: source area
DA: drain area
Ggs: Gate-source separation distance
Ggd: Gate-drain separation distance
BUF: buffer layer
LS: light blocking layer
Claims (9)
상기 기판 위에 매트릭스 방식으로 배열된 다수의 화소 영역;
상기 화소 영역 각각에 배치되며, 산화물 반도체 물질을 포함하는 채널 영역을 가지는 박막 트랜지스터;
상기 기판과 상기 박막 트랜지스터 사이에 개재되며, 불투명한 재질로 형성된 광 차단층; 및
상기 박막 트랜지스터에 연결되어, 상기 화소 영역 내에 형성된 화소 전극; 을 포함하고,
상기 광 차단층은 상기 기판을 향하는 하면에 형성된 외광 산란면을 포함하고,
상기 외광 산란면은 모스 아이(moth eye) 구조로 형성되고,
상기 광 차단층과 상기 기판 사이에 무기막층이 더 배치되고,
상기 무기막층은 볼록 패턴을 갖고, 상기 광 차단층은 오목 패턴을 갖는 것을 특징으로 하는 박막 트랜지스터 기판.
Board;
a plurality of pixel areas arranged in a matrix manner on the substrate;
a thin film transistor disposed in each of the pixel regions and having a channel region containing an oxide semiconductor material;
a light blocking layer interposed between the substrate and the thin film transistor and made of an opaque material; and
a pixel electrode connected to the thin film transistor and formed in the pixel area; Including,
The light blocking layer includes an external light scattering surface formed on a lower surface facing the substrate,
The external light scattering surface is formed in a moth eye structure,
An inorganic layer is further disposed between the light blocking layer and the substrate,
A thin film transistor substrate, wherein the inorganic layer has a convex pattern and the light blocking layer has a concave pattern.
상기 외광 산란면은 사각뿔 형상을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
In paragraph 1
A thin film transistor substrate, wherein the external light scattering surface has a square pyramid shape.
상기 외광 산란면은 원뿔 형상을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
In paragraph 1
A thin film transistor substrate, wherein the external light scattering surface has a cone shape.
상기 모스 아이 구조는 가시 광선 파장 이하의 간격으로 배열된 복수의 요철을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
In paragraph 3 or 4
The moss eye structure is a thin film transistor substrate characterized in that it includes a plurality of irregularities arranged at intervals of less than the wavelength of visible light.
상기 요철의 폭은 상기 요철의 높이보다 작게 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
In paragraph 5
A thin film transistor substrate, characterized in that the width of the unevenness is formed to be smaller than the height of the unevenness.
상기 기판 위에 매트릭스 방식으로 배열된 다수의 화소 영역;
상기 화소 영역 각각에 배치되며, 산화물 반도체 물질을 포함하는 채널 영역을 가지는 박막 트랜지스터;
상기 기판과 상기 박막 트랜지스터 사이에 개재되며, 불투명한 재질로 형성된 광 차단층; 및
상기 박막 트랜지스터에 연결되어, 상기 화소 영역 내에 형성된 화소 전극; 을 포함하고,
상기 광 차단층은 상기 기판을 향하는 하면에 형성된 외광 산란면을 포함하고,
상기 외광 산란면은 광흡수 재료로 구성되고,
상기 광흡수 재료는 밴타블랙을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
Board;
a plurality of pixel areas arranged in a matrix manner on the substrate;
a thin film transistor disposed in each of the pixel regions and having a channel region containing an oxide semiconductor material;
a light blocking layer interposed between the substrate and the thin film transistor and made of an opaque material; and
a pixel electrode connected to the thin film transistor and formed in the pixel area; Including,
The light blocking layer includes an external light scattering surface formed on a lower surface facing the substrate,
The external light scattering surface is composed of a light absorbing material,
A thin film transistor substrate, wherein the light-absorbing material includes bantablack.
상기 화소 영역 각각에 배치되고, 상기 화소 전극에서 방출된 정공을 받아 발광하는 유기 발광층; 을 포함하는 유기발광 다이오드 표시장치.The transistor substrate of claim 1;
an organic light emitting layer disposed in each of the pixel areas and emitting light by receiving holes emitted from the pixel electrode; An organic light emitting diode display device comprising a.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190113478A KR102640016B1 (en) | 2019-09-16 | 2019-09-16 | Thin Film Transistor Substrate with Low Reflection Wiring Structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190113478A KR102640016B1 (en) | 2019-09-16 | 2019-09-16 | Thin Film Transistor Substrate with Low Reflection Wiring Structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210032123A KR20210032123A (en) | 2021-03-24 |
| KR102640016B1 true KR102640016B1 (en) | 2024-02-27 |
Family
ID=75257167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190113478A KR102640016B1 (en) | 2019-09-16 | 2019-09-16 | Thin Film Transistor Substrate with Low Reflection Wiring Structure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102640016B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5335933B2 (en) * | 2009-12-08 | 2013-11-06 | シャープ株式会社 | Active matrix substrate and display device |
| KR101421288B1 (en) * | 2013-02-28 | 2014-07-18 | 엘지디스플레이 주식회사 | Thin Film Transistor Substrate Having Metal Oxide Semiconductor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL132339C (en) * | 1966-06-24 | |||
| KR20140030382A (en) * | 2012-08-27 | 2014-03-12 | 삼성디스플레이 주식회사 | Liquid crystal display and fabrication method of the same |
-
2019
- 2019-09-16 KR KR1020190113478A patent/KR102640016B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5335933B2 (en) * | 2009-12-08 | 2013-11-06 | シャープ株式会社 | Active matrix substrate and display device |
| KR101421288B1 (en) * | 2013-02-28 | 2014-07-18 | 엘지디스플레이 주식회사 | Thin Film Transistor Substrate Having Metal Oxide Semiconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210032123A (en) | 2021-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102639567B1 (en) | Display device | |
| KR100912802B1 (en) | Electroluminescence display device | |
| CN110010736B (en) | Electroluminescent display device | |
| KR101821255B1 (en) | Organic light emitting display apparatus | |
| KR101504117B1 (en) | Organic light emitting display device | |
| US7498605B2 (en) | Flat panel display | |
| US7825570B2 (en) | LED device having improved contrast | |
| JP6727848B2 (en) | Display device | |
| US10424761B2 (en) | Electroluminescent display device | |
| KR20160104766A (en) | Organic light emitting display device and method of manufacturing an organic light emitting display device | |
| US10693108B2 (en) | Electroluminescent display device | |
| CN109728187B (en) | Electroluminescent display device | |
| KR102377173B1 (en) | Light Emitting Diode Display Device | |
| WO2019026132A1 (en) | Display device | |
| KR20200058039A (en) | Organic light emitting diodes | |
| KR102640016B1 (en) | Thin Film Transistor Substrate with Low Reflection Wiring Structure | |
| KR100683734B1 (en) | Electroluminescence display device and method of manufacturing the same | |
| US20030117067A1 (en) | OLED having improved light extraction efficiency | |
| KR100683761B1 (en) | Electroluminescence display device | |
| KR102702327B1 (en) | Organic Light Emitting Diode Display Device | |
| KR20160001876A (en) | Organic light emitting diode display device | |
| KR102294952B1 (en) | Organic light emitting diode display | |
| CN109860228B (en) | Electroluminescent display device | |
| US20220020964A1 (en) | Organic light-emitting diode display device | |
| US20240215338A1 (en) | Organic light-emitting diode display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |