KR102639920B1

KR102639920B1 - Device for sample-time mismatch calibration, time-interleaved analog-to-digital converter and analog-to-digital conversion method

Info

Publication number: KR102639920B1
Application number: KR1020220110310A
Authority: KR
Inventors: 서원기; 최권휴; 라동준
Original assignee: (주)넥스윌
Priority date: 2022-08-31
Filing date: 2022-08-31
Publication date: 2024-02-23

Abstract

본 발명은 2채널 시간 인터리브드 아날로그 디지털 변환기(TI-ADC : Time-Interleaved Analog-to-Digital Converter)를 위한 샘플 시간 불일치 보정 기법을 4채널 이상의 시간 인터리브드 아날로그 디지털 변환기(TI-ADC)에 적용하여, 샘플 시간을 교정하는 샘플 시간 불일치 보정 처리 장치, 이 장치를 적용한 시간 인터리브드 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법에 관한 것으로서, 초기에 ADC에 의해 형성된 M개의 채널에 대해 채널 개수의 절반 값만큼 샘플링 순번의 차이가 있는 채널끼리 그룹화한 후 각 그룹별로 2채널 TI-ADC 보정 회로(2)를 적용하여 채널의 개수를 절반으로 줄이는 처리 과정을 반복 수행하고, 2개 채널로 줄어든 마지막 처리 과정에서 2채널 TI-ADC 보정 회로로 처리하여 얻는 디지털 샘플을 출력한다.The present invention applies a sample time mismatch correction technique for a 2-channel time-interleaved analog-to-digital converter (TI-ADC) to a 4-channel or more time-interleaved analog-to-digital converter (TI-ADC). Thus, it relates to a sample time mismatch correction processing device for correcting the sample time, a time interleaved analog-to-digital converter and an analog-to-digital conversion method using this device, wherein the M channels initially formed by the ADC are equal to half the number of channels. After grouping channels with different sampling order numbers, the process of reducing the number of channels by half is repeated by applying a 2-channel TI-ADC correction circuit (2) to each group. In the final processing process, the number of channels is reduced to 2. Outputs digital samples obtained by processing with a 2-channel TI-ADC correction circuit.

Description

Sample time mismatch correction processing device, time-interleaved analog-to-digital converter and analog-to-digital conversion method applying the device

본 발명은 2채널 시간 인터리브드 아날로그 디지털 변환기(TI-ADC : Time-Interleaved Analog-to-Digital Converter)를 위한 샘플 시간 불일치 보정 기법을 4채널 이상의 시간 인터리브드 아날로그 디지털 변환기(TI-ADC)에 적용하여, 샘플 시간을 교정하는 샘플 시간 불일치 보정 처리 장치, 이 장치를 적용한 시간 인터리브드 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법에 관한 것이다.The present invention applies a sample time mismatch correction technique for a 2-channel time-interleaved analog-to-digital converter (TI-ADC) to a 4-channel or more time-interleaved analog-to-digital converter (TI-ADC). Thus, it relates to a sample time mismatch correction processing device for correcting sample time, a time-interleaved analog-to-digital converter using this device, and an analog-to-digital conversion method.

5G에서 새롭게 채택된 mmWave 대역의 초고대역 통신 및 광대역 통신 서비스(eMBB)를 지원하기 위해서 높은 샘플링 주파수가 요구되고, 위치 측위 등의 성능 향상을 위한 오버샘플링(Oversampling)을 지원하기 위해서도 높은 샘플림 주파수가 요구되며, 이러한 다양한 요구에 따라 샘플링 주파수가 높은 ADC(Analog-to-Digital Converter)의 중요성이 증가하고 있다.A high sampling frequency is required to support ultra-high bandwidth communication and broadband communication service (eMBB) in the mmWave band newly adopted in 5G, and a high sampling frequency is also required to support oversampling to improve performance such as location determination. is required, and the importance of ADC (Analog-to-Digital Converter) with high sampling frequency is increasing in response to these diverse needs.

도 1(a)에 도시한 시간 인터리브드 아날로그 디지털 변환기(Time-Interleaved Analog-to-Digital Converter, 이하 TI-ADC)는 아날로그 입력 신호 x(t)를 샘플링 주파수

에 해당되는 샘플링 주기 T의 시간 간격으로 시분할(Time-Interleaving)하여 M개의 ADC 채널로 입력하는 아날로그 디멀티플렉서(Analog Demultiplexer, 10)와, M개의 ADC 채널을 형성하여 시분할되어 입력된 입력 신호 x(t)를 디지털 샘플로 변환하는 M개의 ADC(Analog-to-Digital Converter, 20)와, M개의 ADC(20)에서 샘플링 주기 T의 시간 간격마다 순차적으로 생성되는 디지털 샘플을 다중화하여 출력 신호 y(nT)를 생성하는 디지털 멀티플렉서(Digital Multiplexer, 30)로 구성된다. The time-interleaved analog-to-digital converter (TI-ADC) shown in Figure 1(a) converts the analog input signal x(t) to a sampling frequency.

An analog demultiplexer (10) that time-interleaves at a time interval of the sampling period T corresponding to and inputs it to M ADC channels, and an input signal x(t) that is time-divided by forming M ADC channels. ) to digital samples, M ADCs (Analog-to-Digital Converters, 20) and M ADCs (20) multiplex digital samples generated sequentially at time intervals of the sampling period T to produce an output signal y(nT ) It consists of a digital multiplexer (30) that generates.

이와 같이 병렬 연결한 M개의 ADC(20)에서 각각 입력 신호 x(t)를

/M 주파수 또는 MT 주기로 샘플링하여 얻는 디지털 샘플을 다중화하여 T 주기로 샘플링한 출력 신호 y(nT)를 얻을 수 있다.In this way, each of the M ADCs (20) connected in parallel receives an input signal x(t).

By multiplexing the digital samples obtained by sampling at the /M frequency or MT period, the output signal y(nT) sampled at the T period can be obtained.

이상적인 TI-ADC는 동일한 샘플링 주파수를 갖는 단일 ADC와 동일한 SFDR(Spurious Free Dynamic Range) 성능을 보일 수 있으나, 현실적으로 병렬 연결한 ADC 사이의 샘플 시간 불일치(Timing mismatch)에 의해서 비선형 성분이 발생하며, 이는 TI-ADC의 SFDR 성능을 크게 저하시킨다. 즉, 병렬 연결한 ADC는 주기 T의 시간차로 순차적으로 샘플링하게 운용하지만, 현실적인 구성에서는 정확하게 주기 T의 시간차로 샘플링하지 않아 샘플 시간 불일치(Timing mismatch)가 발생할 수 있다.An ideal TI-ADC can show the same SFDR (Spurious Free Dynamic Range) performance as a single ADC with the same sampling frequency, but in reality, non-linear components occur due to sample timing mismatch between ADCs connected in parallel, which causes It significantly reduces the SFDR performance of TI-ADC. In other words, the ADC connected in parallel operates by sampling sequentially with a time difference of period T, but in a realistic configuration, it does not sample accurately with a time difference of period T, which may cause sample timing mismatch.

TI-ADC의 ADC 채널간 샘플 시간 불일치를 보정하기 위한 방법으로서, 공통의 S/H(Sample-and-Hold) 블럭을 ADC 앞단에 배치하여 해결하는 방법이 있지만, 이 방법은 TI-ADC의 동작 속도 및 채널수를 제한하고, 아날로그 도메인에서 병렬 연결할 ADC의 동작을 조정하여 샘플 시간 불일치를 보정하는 방법도 있으나, 상당한 랜덤 지터 (Jitter)가 유입하는 문제가 있다.As a way to correct the sample time mismatch between ADC channels of TI-ADC, there is a method to solve the problem by placing a common S/H (Sample-and-Hold) block in front of the ADC, but this method does not affect the operation of TI-ADC. There is also a way to correct sample time mismatch by limiting the speed and number of channels and adjusting the operation of the ADC connected in parallel in the analog domain, but there is a problem of introducing significant random jitter.

따라서, 도 1(b)에 예시한 바와 같이 TI-ADC의 각 ADC(20)에서 출력되는 디지털 신호를 개별적으로 보정 처리한 후 다중화하는 TI--ADC 보정 회로(40)를 디지털 멀티플렉서(30) 대신에 사용하는 것이 가장 현실적인 방법이다.Therefore, as illustrated in FIG. 1(b), the TI-ADC correction circuit 40, which individually corrects and multiplexes the digital signals output from each ADC 20 of the TI-ADC, is connected to the digital multiplexer 30. The most realistic method is to use it instead.

이를 위한 TI--ADC 보정 회로(40)는 각 채널에서 ADC(20)의 디지털 샘플을 채널 수만큼 업샘플러(upsampler, 41)로 업샘플링(upsampling)한 후 보정 필터(42)로 필터링하고, 각 채널에서 보정 필터(42)로 필터링된 디지털 샘플을 채널 합성기(43)로 합성하게 구성된다. 도 1(b)에는 생략되었지만, 보정 필터(42)로 필터링하기 이전에 채널 사이의 샘플 간격을 반영하기 위한 지연 회로요소로 처리하거나 또는 채널 합성기(43)에서 다중화 기능을 갖게 하여야 함은 당연하다.For this purpose, the TI-ADC correction circuit 40 upsamples the digital samples of the ADC 20 in each channel with an upsampler 41 for the number of channels and then filters them with a correction filter 42. The digital samples filtered by the correction filter 42 in each channel are synthesized by the channel synthesizer 43. Although omitted in Figure 1(b), it is natural that before filtering with the correction filter 42, it must be processed with a delay circuit element to reflect the sample interval between channels or have a multiplexing function in the channel synthesizer 43. .

비특허문헌 1에서는 2채널 TI-ADC를 위한 채널별 보정 필터를 유도하였다. 이 문헌에 따르면, 보정 필터는 주파수 도메인에서 입력 신호의 스펙트럼을 유지하면서 2개 ADC 채널간 샘플 타임 불일치에 따라 발생하는 비선형 성분의 스펙트럼을 제거하는 주파수 응답 특성을 갖게 유도한 필터이므로, 샘플 타임 불일치의 보정 성능을 보장할 수 있다. 또한 이 문헌에는 2개 ADC 채널 중에 어느 한 채널에만 보정 필터를 설치 사용하는 기법, 2개 ADC 채널간의 샘플 타임 불일치 값을 검출하는 기법, 보정 필터를 적응적으로 업데이트하며 사용하는 기법 등이 제안되어 있다. 하지만, 이 문헌에서 제안한 기법은 2채널 TI-ADC에 국한되므로, 4채널이나 8채널과 같은 다채널 TI-ADC에는 적용하지 못하는 단점이 있다. In Non-Patent Document 1, a correction filter for each channel for a 2-channel TI-ADC was derived. According to this literature, the correction filter is a filter that has frequency response characteristics that remove the spectrum of nonlinear components that occur due to sample time mismatch between two ADC channels while maintaining the spectrum of the input signal in the frequency domain, thereby reducing sample time mismatch. correction performance can be guaranteed. In addition, this literature proposes a technique for installing and using a correction filter on only one of the two ADC channels, a technique for detecting sample time mismatch values between the two ADC channels, and a technique for adaptively updating and using the correction filter. there is. However, since the technique proposed in this literature is limited to 2-channel TI-ADC, it has the disadvantage of not being applicable to multi-channel TI-ADC such as 4 or 8 channels.

비특허문헌 2에서는 4채널 TI-ADC를 위한 채널별 보정 필터를 주파수 도메인에서 비선형 성분만 제거하는 주파수 응답을 갖게 유도하였다. 하지만, 4채널의 경우에 매우 복잡한 해석적 유도 과정을 수반하므로, 비특허문헌 2에서는 채널간 샘플 시간 불일치 값이 샘플 간격에 비해 매우 작다는 가정 하에 근사화된 해로 유도되었다. 이에 따라, 샘플 시간 불일치 값이 증가할수록 보정 성능이 저하되는 단점이 있고, 8채널로 확장하기에도 매우 어렵다.In Non-Patent Document 2, a channel-specific correction filter for a 4-channel TI-ADC was derived to have a frequency response that removes only nonlinear components in the frequency domain. However, in the case of 4 channels, a very complicated analytical derivation process is involved, so in Non-Patent Document 2, an approximate solution was derived under the assumption that the sample time mismatch between channels is very small compared to the sample interval. Accordingly, there is a disadvantage that correction performance deteriorates as the sample time mismatch value increases, and it is very difficult to expand to 8 channels.

최근에는 다채널 TI-ADC를 위해서 미분, 힐버트 변환 및 고속 푸리에 변환(FFT : Fast Fourier Transform)을 이용한 샘플 시간 불일치 보정 기법이 다수의 문헌에서 제안되기도 하였으나, 매우 큰 계산량이 요구되고, 각 채널의 샘플을 보정하는 과정에서 다른 채널의 샘플 값이 요구되어 병렬처리 구조로 설계하기 어려렵다. 이러한 이유로 실시간 보정기의 구현 측면에서 동작 클럭이 매우 높은 하드웨어가 요구되거나, 샘플링 주파수가 제한되는 등의 문제점이 있다.Recently, a sample time mismatch correction technique using differentiation, Hilbert transform, and Fast Fourier Transform (FFT) has been proposed in a number of literatures for multi-channel TI-ADC, but it requires a very large amount of calculation and requires During the sample correction process, sample values from other channels are required, making it difficult to design a parallel processing structure. For this reason, there are problems in implementing a real-time compensator, such as requiring hardware with a very high operating clock or limiting the sampling frequency.

특허문헌 1에서는 2채널 TI-ADC의 샘플 타임 불일치 값(스큐 오차)를 검출한 후 어느 한 채널에 설치한 적응 필터의 계수를 갱신하는 기법에 대해 상세하게 기술되어 있고, 적응 필터를 설치하지 아니한 채널을 기준으로 나머지 채널에 적응 필터를 적용하여 다채널로 확장할 수 있는 기법으로 기술되어 있다. 하지만, 이 기법은 샘플 시간 불일치에 따른 비선형 성분만 제거되게 유도하는 비특허문헌 1의 2채 샘플 시간 불일치 보정 기법에 비해 보정 성능이 낮아질 수 있고, 보정 회로의 구성도 복잡하다.Patent Document 1 describes in detail a technique for updating the coefficients of an adaptive filter installed in one channel after detecting the sample time mismatch value (skew error) of a two-channel TI-ADC, and the method for updating the coefficients of an adaptive filter installed in one channel is described in detail. It is described as a technique that can be expanded to multiple channels by applying an adaptive filter to the remaining channels based on the channel. However, this technique may have lower correction performance compared to the two-sample time mismatch correction technique of Non-Patent Document 1, which leads to the removal of only non-linear components due to sample time mismatch, and the configuration of the correction circuit is also complicated.

따라서, 4개 이상의 ADC 채널을 갖는 다채널 TI-ADC에서도 비특허문헌 2에서 제안된 필터 뱅크 기반의 보정 기법을 사용하는 것이 여러 측면에서 유리하지만, 채널 TI-ADC에 국한되고, 4채널 TI-ADC에서도 샘플 시간 불일치 값의 크기가 증가할소록 보정 성능이 저하되는 문제가 있어서, 4개 이상의 ADC 채널을 갖는 다채널 TI-ADC에서는 보정 성능을 안정적으로 유지할 수 있는 필터 뱅크 기반의 보정 기법을 사용하기 어려웠다.Therefore, it is advantageous in many aspects to use the filter bank-based correction technique proposed in Non-Patent Document 2 even in multi-channel TI-ADCs with four or more ADC channels, but it is limited to channel TI-ADCs and is limited to 4-channel TI-ADCs. Even in ADC, there is a problem that correction performance deteriorates as the size of the sample time mismatch value increases. Therefore, in multi-channel TI-ADC with 4 or more ADC channels, a filter bank-based correction technique is used to maintain stable correction performance. It was difficult to do.

또한, 도 1(b)에서 알 수 있듯이 각 ADC 채널의 디지털 샘플을 ADC 채널 개수인 M배로 업샘플링한 후 보정 필터로 처리하게 되어서, ADC 채널 수가 많을 시에 계산량이 증가하는 문제점도 발생한다.In addition, as can be seen in Figure 1(b), the digital samples of each ADC channel are upsampled to M times the number of ADC channels and then processed with a correction filter, which also causes the problem that the amount of calculation increases when the number of ADC channels is large.

KRKR 10-1461784 10-1461784 B1B1 2014.11.07.2014.11.07.

S. M. Jamal, D. Fu, M. P. Singh, P. J. Hurst, and S. H.Lewis, "Calibration of sample-time error in a two-channel time-interleaved analog-to-digital converter,"IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 51, no. 1, pp. 130-139, Jan. 2004. S. M. Jamal, D. Fu, M. P. Singh, P. J. Hurst, and S. H. Lewis, "Calibration of sample-time error in a two-channel time-interleaved analog-to-digital converter," IEEE Transactions on Circuits and Systems I: Regular Papers , vol. 51, no. 1, pp. 130-139, Jan. 2004. S. Huang and B. C. Levy, "calibration of timing offsets for four-channel time-interleaved ADCs,"IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 54, no. 4, pp. 863-876, Apr. 2007. S. Huang and B. C. Levy, “calibration of timing offsets for four-channel time-interleaved ADCs,” IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 54, no. 4, pp. 863-876, Apr. 2007.

따라서 본 발명의 목적은 단순한 구조에 의해 병렬 처리 및 실시간 처리가 용이한 필터 뱅크 기반의 샘플 시간 불일치 보정 기법을 4채널 이상의 TI-ADC에 적용함에 있어서, 보정 필터의 근사화를 배제하여 샘플 시간 불일치 값의 크기에 상관 없이 보정 성능을 안정적으로 보장하고, 채널간의 샘플 간격에 따라 쉽게 필터를 구성 운용할 수 있으며, 계산량도 줄여 디지털 프로세서의 하드웨어적 부담도 경감할 수 있는 샘플 시간 불일치 보정 처리 장치, 이 장치를 적용한 시간 인터리브드 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법을 제공하는 것이다.Therefore, the purpose of the present invention is to apply a sample time mismatch correction technique based on a filter bank, which is easy to parallel and real-time process with a simple structure, to a TI-ADC with 4 channels or more, by excluding the approximation of the correction filter to reduce the sample time mismatch value. A sample time mismatch correction processing device that stably guarantees correction performance regardless of the size, allows easy configuration and operation of filters according to the sample interval between channels, and reduces the hardware burden on the digital processor by reducing the amount of calculation. The aim is to provide a time-interleaved analog-to-digital converter and an analog-to-digital conversion method using the device.

상기 목적을 달성하기 위해 본 발명은 2의 멱수 중에 4 이상인 M개의 ADC(analog-to-digital converter)를 구비한 M채널 시간 인터리브드 아날로그 디지털 변환기(TI-ADC : time-interleaved analog-to-digital converter)에서, 각 ADC에 의해 형성된 M개의 채널에서 아날로그 입력 신호를 변환하여 출력한 디지털 샘플을 채널 사이의 샘플 시간 불일치를 보정하며 다중화하여 출력하는 샘플 시간 불일치 보정 처리 장치에 있어서, 채널 개수의 절반 값만큼 샘플링 순번의 차이가 있는 채널끼리 그룹화한 후, 2채널 시간 인터리브드 아날로그 디지털 변환기의 샘플 시간 불일치를 보정하며 다중화하기 위한 2채널 TI-ADC 보정 회로(2)를 이용하여 각 그룹별로 다중화한 디지털 샘플을 생성하여 채널의 개수를 절반으로 줄이는 처리 과정을 반복 수행하고, 2개 채널로 줄어든 마지막 처리 과정에서 2채널 TI-ADC 보정 회로로 처리하여 얻는 디지털 샘플을 출력하게 구성된다.In order to achieve the above object, the present invention provides an M-channel time-interleaved analog-to-digital converter (TI-ADC) equipped with M analog-to-digital converters (ADCs) of 4 or more in powers of 2. converter), a sample time mismatch correction processing device that converts analog input signals from M channels formed by each ADC and outputs digital samples by multiplexing and outputting digital samples output by correcting sample time mismatch between channels, half of the number of channels After grouping channels with differences in sampling order by the value, each group is multiplexed using a 2-channel TI-ADC correction circuit (2) to correct and multiplex the sample time mismatch of the 2-channel time interleaved analog-to-digital converter. The process of generating digital samples and reducing the number of channels by half is repeated, and in the final process of reducing the number of channels to two, the digital samples obtained by processing with a two-channel TI-ADC correction circuit are output.

상기 목적을 달성하기 위해 본 발명은 시간 인터리브드 아날로그 디지털 변환기에 있어서, 2의 멱수 중에 4 이상인 M개이고, 샘플링 주기 T의 시간차를 두고 MT 주기로 아날로그 입력 신호를 디지털 샘플로 변환하여 출력하는 ADC(20); 및 상기 샘플 시간 불일치 보정 처리 장치(1);를 포함한다.In order to achieve the above object, the present invention provides a time-interleaved analog-to-digital converter, which has M numbers of powers of 2 that are 4 or more, and an ADC (20 ); and the sample time discrepancy correction processing device (1).

상기 목적을 달성하기 위해 본 발명은 2의 멱수 중에 4 이상인 M개의 ADC(analog-to-digital converter, 20)와, 각 ADC에 의해 형성된 M개의 채널에서 아날로그 입력 신호를 변환하여 출력한 디지털 샘플을 채널 사이의 샘플 시간 불일치를 보정하며 다중화하여 출력하는 샘플 시간 불일치 보정 처리 장치(1)를 포함한 M채널 시간 인터리브드 아날로그 디지털 변환기(TI-ADC : time-interleaved analog-to-digital converter)의 아날로그 디지털 변환 방법에 있어서, M개의 ADC에서, 샘플링 주기 T의 시간차를 두고 MT 주기로 아날로그 입력 신호를 디지털 샘플로 변환하는 다채널 아날로그-디지털 변환 단계(10); 및 샘플 시간 불일치 보정 처리 장치(1)에서, 채널 개수의 절반 값만큼 샘플링 순번의 차이가 있는 채널끼리 그룹화하는 그룹화 단계(S21)와, 2채널 시간 인터리브드 아날로그 디지털 변환기의 샘플 시간 불일치를 보정하며 다중화하기 위한 2채널 TI-ADC 보정 회로를 이용하여 각 그룹별로 다중화한 디지털 샘플을 생성하여 채널의 개수를 절반으로 줄이는 2채널 다중화 단계(S22)를 포함한 처리 과정을 반복 수행하고, 2개 채널로 줄어든 마지막 처리 과정에서 2채널 TI-ADC 보정 회로로 처리하여 얻는 디지털 샘플을 출력하는 샘플 시간 교정 단계(20); 를 포함한다.In order to achieve the above object, the present invention uses M ADCs (analog-to-digital converters, 20) of which the power of 2 is 4 or more, and digital samples output by converting analog input signals in M channels formed by each ADC. Analog-to-digital of an M-channel time-interleaved analog-to-digital converter (TI-ADC) including a sample time mismatch correction processing unit (1) that corrects sample time mismatch between channels and multiplexes output. The conversion method includes a multi-channel analog-to-digital conversion step (10) of converting an analog input signal into a digital sample in an MT period with a time difference of the sampling period T in M ADCs; And in the sample time mismatch correction processing device 1, a grouping step (S21) of grouping channels with a difference in sampling order by half the number of channels, and correcting the sample time mismatch of the two-channel time interleaved analog-to-digital converter. The processing process including the 2-channel multiplexing step (S22), which reduces the number of channels by half by generating multiplexed digital samples for each group using a 2-channel TI-ADC correction circuit for multiplexing, is repeatedly performed, and the processing is repeated into 2 channels. A sample time correction step (20) that outputs digital samples obtained by processing with a two-channel TI-ADC correction circuit in the reduced final processing step; Includes.

상기와 같이 이루어지는 본 발명은 샘플 시간 불일치에 따라 발생하는 비선형 성분만 정확하게 제거하는 2채널 샘플 시간 불일치 보정 처리 기법을 적용하여 단계적으로 채널 개수를 줄여나가는 방식을 사용함으로써, 샘플 시간 불일치 값의 크기에 상관 없이 보정 성능을 보장할 수 있고, 단일 구조의 필터를 샘플 시간 불일치 값에 따라 계수 수정하며 사용하여서 채널 수가 많더라도 구성하기에 용이하며, 단계적으로 업샘플링하며 필터링함에 따라 계산량도 줄일 수 있어서 하드웨어적으로도 구성하기 용이한 장점을 갖는다.The present invention, achieved as described above, uses a method of gradually reducing the number of channels by applying a two-channel sample time mismatch correction processing technique that accurately removes only non-linear components occurring due to sample time mismatch, thereby reducing the size of the sample time mismatch value. Correction performance can be guaranteed regardless, and it is easy to configure even if the number of channels is large by using a single-structure filter that modifies the coefficients according to the sample time mismatch value. The amount of calculation can also be reduced by gradually upsampling and filtering, so the hardware It also has the advantage of being easy to configure.

도 1은 TI-ADC의 개략적 블록 구성도(a)와, 종래의 샘플 시간 불일치 보정 기법을 적용한 TI-ADC의 회로도(b).
도 2는 본 발명의 실시 예에 따른 샘플 시간 불일치 보정 처리 장치(1)를 적용한 4채널 TI-ADC의 블록 구성도.
도 3은 종래 2채널 TI--ADC 보정 회로도.
도 4는 4채널 TI-ADC를 위한 샘플 시간 불일치 보정 처리 장치(1)의 디지털 회로도.
도 5는 4채널 TI-ADC를 위한 샘플 시간 불일치 보정 처리 장치(1)의 변형 실시 예에 따른 디지털 회로도.
도 6은 8채널 TI-ADC를 위한 샘플 시간 불일치 보정 처리 장치(1)를 적용한 8채널 TI-ADC의 블록 구성도.
도 7은 8채널 TI-ADC를 위한 샘플 시간 불일치 보정 처리 장치(1)의 디지털 회로도.
도 8은 본 발명의 실시 예에 따른 아날로그 디지털 변환 방법의 순서도.
도 9는 1개 톤(tone)의 입력 신호를 샘플링할 시에, 샘플 시간을 교정하지 않은 TI-ADC의 출력 신호 스펙트럼(a)과, 종래 기술을 적용하여 얻은 출력신호 스펙트럼(b)과, 본 발명을 적용하여 얻은 출력신호 스펙트럼(c).
도 10은 5개의 톤(tone)의 입력 신호를 샘플링할 시에, 샘플 시간을 교정하지 않은 TI-ADC의 출력 신호 스펙트럼(a)과, 종래 기술을 적용하여 얻은 출력신호 스펙트럼(b)과, 본 발명을 적용하여 얻은 출력신호 스펙트럼(c).
도 11은 샘플 시간 불일치 값의 변화에 따른 본 발명과 종래 기술의 SFDR 개선량을 보여주는 그래프.
도 12는 5G 이동통신을 위한 3.5 GHz 대역의 신호를 샘플링할 시에, 샘플 시간을 교정하지 않은 TI-ADC의 출력 신호 스펙트럼(a)과, 종래 기술을 적용하여 얻은 출력신호 스펙트럼(b)과, 본 발명을 적용하여 얻은 출력신호 스펙트럼(c).
도 13은 8채널 TI-ADC에서, 보정 기법을 사용하지 않을 때의 출력 신호 스펙트럼(a)과, 본 발명을 적용하였을 때의 출력 신호 스펙트럼(b).Figure 1 is a schematic block diagram of a TI-ADC (a) and a circuit diagram of a TI-ADC applying a conventional sample time mismatch correction technique (b).
Figure 2 is a block diagram of a 4-channel TI-ADC applying the sample time mismatch correction processing device 1 according to an embodiment of the present invention.
Figure 3 is a conventional two-channel TI--ADC correction circuit diagram.
Figure 4 is a digital circuit diagram of a sample time mismatch correction processing unit 1 for a 4-channel TI-ADC.
Figure 5 is a digital circuit diagram according to a modified embodiment of the sample time mismatch correction processing device 1 for a 4-channel TI-ADC.
Figure 6 is a block diagram of an 8-channel TI-ADC to which the sample time mismatch correction processing device 1 for 8-channel TI-ADC is applied.
Figure 7 is a digital circuit diagram of a sample time mismatch correction processing unit 1 for an 8-channel TI-ADC.
8 is a flowchart of an analog-to-digital conversion method according to an embodiment of the present invention.
Figure 9 shows the output signal spectrum (a) of the TI-ADC without sample time correction when sampling an input signal of one tone, and the output signal spectrum (b) obtained by applying the prior art, Output signal spectrum (c) obtained by applying the present invention.
Figure 10 shows the output signal spectrum (a) of the TI-ADC without sample time correction when sampling an input signal of 5 tones, and the output signal spectrum (b) obtained by applying a conventional technique, Output signal spectrum (c) obtained by applying the present invention.
Figure 11 is a graph showing the SFDR improvement of the present invention and the prior art according to the change in sample time mismatch value.
Figure 12 shows the output signal spectrum (a) of the TI-ADC without correcting the sample time when sampling a signal in the 3.5 GHz band for 5G mobile communication, and the output signal spectrum (b) obtained by applying the conventional technology. , Output signal spectrum (c) obtained by applying the present invention.
Figure 13 shows the output signal spectrum (a) when no compensation technique is used in an 8-channel TI-ADC and the output signal spectrum (b) when the present invention is applied.

이하, 본 발명의 실시 예들에 대하여 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 구체적이고 다양한 예시들을 보여주며 설명한다. 본 발명의 실시 예들은 본 발명의 범위 내에서 다양한 변경이나 수정을 통해 실시될 수 있음도 분명하므로, 설명하는 실시 예들에 한정되지는 않는다. 그리고, 사용되는 용어에 있어서 다른 정의가 없다면, 본 발명이 속하는 기술 분야 또는 산업 분야에서 통상적으로 사용하거나 이해하고 있는 의미를 가지며, 잘 알려진 회로, 부품, 기능, 방법, 전형적인 상세한 내용에 대해서는 본 발명이 속한 기술 분야에서 통상의 지식을 가진 자가 추가하여 실시할 수 있으므로, 자세히 기술하지 않기로 한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings, showing specific and various examples so that those skilled in the art can easily implement the present invention. It is clear that the embodiments of the present invention can be implemented through various changes or modifications within the scope of the present invention, and therefore are not limited to the described embodiments. And, unless there is another definition in the terms used, they have meanings commonly used or understood in the technical or industrial field to which the present invention pertains, and the present invention refers to well-known circuits, components, functions, methods, and typical details. Since it can be added and implemented by a person with ordinary knowledge in this technical field, it will not be described in detail.

본 발명의 실시 예는 소프트웨어와 하드웨어가 결합된 형태로 구현될 수 있고, 소프트웨어와 하드웨어 형태는 회로, 부 등으로 기술될 수 있다. Embodiments of the present invention may be implemented as a combination of software and hardware, and the software and hardware may be described as circuits, parts, etc.

어떤 구성요소를 ‘포함’한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.‘Including’ a certain component does not mean excluding other components, but rather including other components, unless specifically stated to the contrary.

도 2는 본 발명의 실시 예에 따른 샘플 시간 불일치 보정 처리 장치(1)를 적용한 4채널을 갖는 시간 인터리브드 아날로그 디지털 변환기(Time-Interleaved Analog-to-Digital Converter, 이하 TI-ADC)의 구성도이다.Figure 2 is a configuration diagram of a time-interleaved analog-to-digital converter (TI-ADC) with 4 channels to which the sample time mismatch correction processing device 1 according to an embodiment of the present invention is applied. am.

본 발명의 실시 예에 따른 TI-ADC는 아날로그 디멀티플렉서(Analog Demultiplexer, 10), 병렬로 배치한 M개의 ADC(Analog-to-Digital Converter, 20) 및 샘플 시간 불일치 보정 처리 장치(1)를 포함한다. The TI-ADC according to an embodiment of the present invention includes an analog demultiplexer (10), M analog-to-digital converters (20) arranged in parallel, and a sample time mismatch correction processing device (1). .

그리고, 상기 샘플 시간 불일치 보정 처리 장치(1)는 2채널 TI-ADC의 샘플 시간 불일치를 보정하기 위한 필터 뱅크 기반의 2채널 TI-ADC 보정 회로(2 : 2-13, 2-24, 2-12)를 사용하여 채널 개수를 1/2로 줄여나가는 처리 과정을 반복하게 구성된다. 이를 위해서, 병렬 배치한 ADC(20)의 개수(또는 채널 개수) M은 2의 멱수이되 4이상의 값이어야 한다. 즉, 본 발명은 2의 멱수 중에 4 이상의 채널 또는 ADC를 갖는 TI-ADC에 적용된다. 도 2에는 4개 ADC를 사용하는 4채널 TI-ADC를 예로 들었다.In addition, the sample time mismatch correction processing device 1 includes a filter bank-based 2-channel TI-ADC correction circuit (2: 2-13, 2-24, 2- 12) is used to repeat the process of reducing the number of channels to 1/2. For this purpose, the number (or number of channels) M of ADCs 20 arranged in parallel must be a power of 2 and a value of 4 or more. That is, the present invention is applied to a TI-ADC having 4 or more channels or ADCs in powers of 2. Figure 2 shows an example of a 4-channel TI-ADC using 4 ADCs.

도 2에 도시한 구성요소를 도 1(b)에 예시한 종래 기술의 구성요소와 대비하면, 샘플 시간 불일치 보정 처리 장치(1)에서 차이난다. When comparing the components shown in FIG. 2 with the components of the prior art illustrated in FIG. 1(b), the difference is in the sample time mismatch correction processing device 1.

또한, 샘플 시간 불일치 보정 처리 장치(1)에 구비된 2채널 TI-ADC 보정 회로(2 : 2-13, 2-24, 2-12)는 2채널 TI-ADC를 위한 종래의 2채널 TI-ADC 보정 회로를 적용함에 있어서, 채널 사이 샘플 간격 및 채널 사이의 샘플 시간 불일치 값을 반영한 주파수 응답을 갖게 변형하여 적용한다.In addition, the 2-channel TI-ADC correction circuit (2: 2-13, 2-24, 2-12) provided in the sample time mismatch correction processing device 1 is a conventional 2-channel TI-ADC for 2-channel TI-ADC. When applying the ADC correction circuit, it is modified and applied to have a frequency response that reflects the sample interval between channels and the sample time mismatch between channels.

이에, 본 발명의 실시 예를 설명함에 있어서, 종래 기술에서도 동일하게 사용하는 아날로그 디멀티플렉서(10)와 M개의 ADC(20)에 대해 간략하게 설명하고, 종래의 2채널 TI-ADC 보정 회로에 대해서도 간략하게 설명하며, 이후에, 변형된 2채널 TI-ADC 보정 회로(2 : 2-13, 2-24, 2-12)를 사용하여 구성한 샘플 시간 불일치 보정 처리 장치(1)에 대해 상세하게 설명한다.Accordingly, in explaining an embodiment of the present invention, the analog demultiplexer 10 and the M ADCs 20, which are also used in the prior art, are briefly described, and the conventional 2-channel TI-ADC correction circuit is also briefly described. This is explained in detail, and later, the sample time mismatch correction processing device (1) constructed using a modified two-channel TI-ADC correction circuit (2: 2-13, 2-24, 2-12) will be described in detail. .

그리고, 도 2에는 ADC(20)의 개수가 4이지만, 일반화를 위해 ADC(20)의 개수가 M인 경우로 설명하고, 보다 쉽게 이해할 수 있도록 M=4인 경우와 M=8인 경우에 대해서도 도면을 참조하며 설명한다.In Figure 2, the number of ADCs 20 is 4, but for generalization, the case where the number of ADCs 20 is M is explained. For easier understanding, the case of M = 4 and the case of M = 8 are also described. The explanation is given with reference to the drawings.

상기 아날로그 디멀티플렉서(10)는 샘플링 주기 T(또는 샘플링 주파수

=1/T)로 샘플링할 아날로그 입력 신호 x(t)를 샘플링 주기 T의 시간 간격으로 시분할(Time-Interleaving)하여 M개의 상기 ADC(20)로 형성한 M개의 채널에 순차적으로 입력한다. 이에, M개의 각 채널은 MT의 주기(

의 주파수)로 입력 신호 x(t)를 입력받는다. The analog demultiplexer 10 has a sampling period T (or sampling frequency

=1/T), the analog input signal x(t) to be sampled is time-interleaved at a time interval of the sampling period T and sequentially input to the M channels formed by the M ADCs 20. Accordingly, each M channel has a period of MT (

The input signal x(t) is received with a frequency of .

하지만, 상기 아날로그 디멀티플렉서(10)의 기능은 다른 방식으로 구현되기도 하므로, 상기 아날로그 디멀티플렉서(10)에 한정하는 것은 아니다. 예를 들어, M개의 상기 ADC(20)가 T의 시간차를 두고 순차적으로 동작하되 MT 주기로 샘플링하게 동작하게 할 수 있으며, 이를 위한 클록 신호를 M개의 상기 ADC(20)에 인가하여 그 기능을 구현할 수 있다.However, since the function of the analog demultiplexer 10 may be implemented in other ways, it is not limited to the analog demultiplexer 10. For example, the M ADCs 20 can be operated sequentially with a time difference of T but sampled in an MT cycle, and the function can be implemented by applying a clock signal for this to the M ADCs 20. You can.

M개의 상기 ADC(20)는 병렬로 배치하여 M개의 채널을 형성한다. 여기서, M개의 상기 ADC(20)는 시분할한 입력 신호 x(t)의 입력 순서에 따라 순번을 정하여 순차적으로 디지털 샘플을 생성한다. 이에, M개의 상기 ADC(20)는 주기 T의 시간차를 두고 MT의 주기(또는

/M의 주파수)로 입력 신호 x(t)를 샘플링하므로, 아래의 수학식 1로 표현되는 디지털 샘플 x₁(m), x₂(m), ..., x_M(m)을 생성한다.The M number of ADCs 20 are arranged in parallel to form M channels. Here, the M ADCs 20 sequentially generate digital samples in order according to the input order of the time-divided input signal x(t). Accordingly, the M number of ADCs 20 have a period of MT with a time difference of period T (or

Since the input signal x(t) is sampled at a frequency of /M, digital samples x ₁ (m), x ₂ (m), ..., x _M (m) expressed as Equation 1 below are generated. .

여기서, m은 이산시간계수(discrete time index)이고, x₁(m), x₂(m), ..., x_M(m)의 아래첨자는 입력 신호 x(t)의 입력 순번, 또는 샘플링 순번이다. Here, m is the discrete time index, and the subscripts of x ₁ (m), x ₂ (m), ..., x _M (m) are the input sequence number of the input signal x(t), or This is the sampling order.

수학식 1을 참조하면, 채널 사이의 샘플 간격은 TI-ADC의 샘플링 주기 T의 배수로 표현되고, 샘플 시간 불일치가 발생하지 아니할 시의 샘플링 시간차를 의미한다. 즉, 순번 차이가 1인 채널 사이의 샘플 간격은 TI-ADC의 샘플링 주기 T이고, 예를 들어 서로 다른 k₁ 순번 채널과 k₂(k₂>k₁) 순번 채널 사이의 샘플 간격은 (k₂-k₁)T이다. Referring to Equation 1, the sample interval between channels is expressed as a multiple of the sampling period T of the TI-ADC, and refers to the sampling time difference when sample time mismatch does not occur. In other words, the sample interval between channels with a sequence difference of 1 is the sampling period T of the TI-ADC. For example, the sample interval between channels with different k ₁ sequence numbers and k ₂ (k ₂ >k ₁ ) sequence channels is (k ₂ -k ₁ )T.

실제 환경에서는 샘플링 주기 T 간격으로 균등하게 샘플링되지 않게 되는 샘플 시간 불일치가 발생할 수 있으므로, 각 채널의 출력은 다음과 같이 나타낼 수 있다.In a real environment, sample time inconsistency may occur where samples are not evenly sampled at intervals of sampling period T, so the output of each channel can be expressed as follows.

여기서,

은 1번째 채널의 샘플 시간을 기준으로 한 각 채널의 샘플 시간 불일치 값이다. 예를 들어 k(

)번째 채널의 샘플링 시간은 1번째 채널과 (k-1)T 시간만큼 경과한 시점인데, 이때 k번째 채널의 샘플링 시간의 지연 오류가 발생할 시에 그 지연된 시간이

이다.here,

is the sample time discrepancy value of each channel based on the sample time of the first channel. For example k(

)th channel's sampling time is when (k-1)T time has elapsed from that of the 1st channel. At this time, when a delay error in the kth channel's sampling time occurs, the delayed time is

am.

이와 같이 샘플 시간 불일치가 발생하는 채널에서 출력된 디지털 샘플을 직접 다중화하면 TI-ADC의 입출력 사이에 비선형성이 발생한다. In this way, if digital samples output from channels with sample time mismatch are directly multiplexed, nonlinearity occurs between the input and output of the TI-ADC.

한편, 샘플 시간 불일치 보정 처리 장치(1)는 샘플 시간 불일치 값

을 측정하는 회로를 포함할 수 있다. 이와 같은 샘플 시간 불일치 값을 측정하는 기법은 등록특허 제10-1461784호, 문헌 "S. M. Jamal, D. Fu, M. P. Singh, P. J. Hurst, and S. H.Lewis, "Calibration of sample-time error in a two-channel time-interleaved analog-to-digital converter,"IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 51, no. 1, pp. 130-139, Jan. 2004." 등에서 다양한 기법으로 공지되어 있으므로, 본 발명에서는 상세한 설명을 생략한다.Meanwhile, the sample time mismatch correction processing device 1 determines the sample time mismatch value

It may include a circuit that measures. A technique for measuring such sample-time discrepancy value is described in Patent No. 10-1461784, “SM Jamal, D. Fu, MP Singh, PJ Hurst, and SHLewis, “Calibration of sample-time error in a two-channel time -interleaved analog-to-digital converter,"IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 51, no. 1, pp. 130-139, Jan. 2004." Since various techniques are known in the like, detailed description is omitted in the present invention.

이러한 비선형성을 필터 뱅크 기반으로 보정하기 위한 디지털 회로로서, 본 발명에서 변형 적용할 종래의 2채널 TI-ADC 보정 회로에 대해 도 3을 참조하며 설명한다.As a digital circuit for correcting such nonlinearity based on a filter bank, a conventional two-channel TI-ADC correction circuit to be modified and applied in the present invention will be described with reference to FIG. 3.

도 3은 S. M. Jamal, D. Fu, M. P. Singh, P. J. Hurst, 및 S. H.Lewis가 비특허문헌1에서 2채널 TI-ADC를 위해 제안한 2채널 TI-ADC 보정 회로의 디지털 회로도이다(비특허문헌1 "S. M. Jamal, D. Fu, M. P. Singh, P. J. Hurst, and S. H.Lewis, "Calibration of sample-time error in a two-channel time-interleaved analog-to-digital converter,"IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 51, no. 1, pp. 130-139, Jan. 2004." 참고).Figure 3 is a digital circuit diagram of a two-channel TI-ADC correction circuit proposed by S. M. Jamal, D. Fu, M. P. Singh, P. J. Hurst, and S. H. Lewis for a two-channel TI-ADC in Non-Patent Document 1 (Non-Patent Document 1 " S. M. Jamal, D. Fu, M. P. Singh, P. J. Hurst, and S. H. Lewis, "Calibration of sample-time error in a two-channel time-interleaved analog-to-digital converter," IEEE Transactions on Circuits and Systems I: Regular Papers , vol. 51, no. 1, pp. 130-139, Jan. 2004.")

도 3(a)에 도시한 종래 2채널 TI-ADC 보정 회로(50)에 따르면, 샘플링 시간이 앞선 제1 채널에서는 ADC에서 출력되는 디지털 샘플 x₁를 업샘플러(upsampler, 51-1)로 2배 업셈플링한 후 제1 채널 보정 필터(52)로 필터링하고, 샘플링 시간이 뒤진 제2 채널에서는 ADC에서 출력되는 디지털 샘플 x₂를 업샘플러(upsampler, 51-2)로 2배 업셈플링하는 과정 및 지연 회로(55)로 1샘플 지연시키는 과정을 순차적으로 수행한 후 제2 채널 보정 필터(53)로 필터링하며, 제1 채널 보정 필터(52)의 출력과 제2 채널 보정 필터(53)의 출력을 채널 합성기(54)로 합산하여 2채널 TI-ADC로 얻으려는 샘플링 주기 T의 디지털 샘플을 생성한다.According to the conventional two-channel TI-ADC correction circuit 50 shown in FIG. 3(a), in the first channel with an advanced sampling time, the digital sample x ₁ output from the ADC is converted to 2 by an upsampler (51-1). After upsampling two times, filtering is performed using the first channel correction filter 52, and in the second channel with the later sampling time, digital samples x ₂ output from the ADC are upsampled twice using an upsampler (51-2). After sequentially performing the process of delaying one sample with the delay circuit 55, filtering is performed with the second channel correction filter 53, and the output of the first channel correction filter 52 and the second channel correction filter 53 ) is summed by the channel synthesizer 54 to generate digital samples with a sampling period T to be obtained with a 2-channel TI-ADC.

상기한 비특허문헌1에서는 제1 채널 보정 필터(52)의 출력과 제2 채널 보정 필터(53)의 출력을 합산하여 얻는 디지털 샘플에서 샘플 시간 불일치에 따른 비선형성 주파수 성분을 삭제하는 주파수 응답을 갖도록 제1 채널 보정 필터(52) 및 제2 채널 보정 필터(53)를 유도하였다.In the above-mentioned Non-Patent Document 1, a frequency response that deletes non-linear frequency components due to sample time mismatch in digital samples obtained by adding the output of the first channel correction filter 52 and the output of the second channel correction filter 53 is provided. The first channel correction filter 52 and the second channel correction filter 53 were derived to have.

이에 따르면, 샘플 시간이 앞선 채널의 제1 채널 보정 필터(52)

의 주파수 응답은 아래의 수학식 3으로 표현되고, 샘플 시간이 뒤진 채널의 제2 채널 보정 필터(53)

의 주파수 응답은 아래의 수학식 4로 표현된다.According to this, the first channel correction filter 52 of the channel with the preceding sample time

The frequency response of is expressed by Equation 3 below, and the second channel correction filter 53 of the channel whose sample time is behind

The frequency response is expressed in Equation 4 below.

여기서, T는 2채널 TI-ADC의 샘플링 주기이고,

는 제1 채널을 기준으로 한 제2 채널의 샘플 시간 불일치 값으로서, 제1 채널의 샘플링 시점과 샘플링 주기 T의 시간차가 나는 제2 채널의 샘플링 시간 오류 값이다.

는 각주파수이고, 2채널 TI-ADC의 샘플링 주파수

에 대응되는 각주파수 값

에 의해서 각주파수

의 범위가 제한된다.

는 부호 함수(signum function)이다.Here, T is the sampling period of the 2-channel TI-ADC,

is a sample time discrepancy value of the second channel based on the first channel, and is a sampling time error value of the second channel where there is a time difference between the sampling point of the first channel and the sampling period T.

is the angular frequency, and is the sampling frequency of the 2-channel TI-ADC.

The angular frequency value corresponding to

by angular frequency

The scope of is limited.

is a sign function.

도 3(b)는 도 3(a)의 회로도를 변형한 2채널 TI-ADC 보정 회로도(50')이다. 도 3(b)의 회로도를 참조하면, 샘플 시간이 뒤진 제2 채널에서만 보정 필터(53')

으로 필터링하고, 채널 합성기(54)의 출력을 제1 채널용이었던 보정 필터(52)

로 필터링하여서, 도 3(a)의 회로와 동일하게 2채널 TI-ADC의 디지털 샘플을 얻는다. FIG. 3(b) is a two-channel TI-ADC correction circuit diagram 50' modified from the circuit diagram of FIG. 3(a). Referring to the circuit diagram of FIG. 3(b), the correction filter 53' is used only in the second channel whose sample time is behind.

filtering, and the output of the channel synthesizer 54 is applied to the correction filter 52, which was for the first channel.

By filtering, a digital sample of a 2-channel TI-ADC is obtained in the same way as the circuit in Figure 3(a).

도 3(c)는 도 3(b)의 회로도를 변형하여 채널 합성기(54)의 출력을 처리하는 보정 필터(52)

를 삭제한 2채널 TI-ADC 보정 회로도(50")이다. 보정 필터

은 상기 수학식 3에서 알수 있듯이 전대역 통과필터(All-Pass Filter)이므로 샘플 시간 불일치에 따른 비선형성 성분을 삭제하는데 기여하지 않으나, 소정량의 출력 크기 변화와 소정량의 위상 변위를 일으키므로, 이를 무시하여도 되는 경우는 도 3(c)의 회로를 사용할 수 있고, 대부분 무시하여도 되어 도 3(c)의 회로는 사용 가능하다.Figure 3(c) shows a correction filter 52 that processes the output of the channel synthesizer 54 by modifying the circuit diagram of Figure 3(b).

This is a 2-channel TI-ADC correction circuit diagram (50") with the removed. Correction filter

As can be seen from Equation 3 above, is an all-pass filter, so it does not contribute to deleting the non-linearity component due to sample time mismatch, but causes a predetermined amount of output size change and a predetermined amount of phase shift, so In cases where it can be ignored, the circuit in Figure 3(c) can be used, and in most cases it can be ignored and the circuit in Figure 3(c) can be used.

이하, 상기 수학식 2로 예시한 M개의 채널 출력과, 도 3, 수학식 3 및 수학식 4로 예시한 종래 2채널 TI-ADC 보정 회로(50, 50', 50")를 참고하며, 본 발명의 실시 예에 따른 샘플 시간 불일치 보정 처리 장치(1)에 대해 상세하게 설명한다.Hereinafter, referring to the M channel outputs illustrated in Equation 2 above and the conventional two-channel TI-ADC correction circuit (50, 50', 50") illustrated in FIG. 3, Equations 3 and 4, The sample time discrepancy correction processing device 1 according to an embodiment of the invention will be described in detail.

도 4는 도 2에 블록 구성도로 도시한 샘플 시간 불일치 보정 처리 장치(1)의 디지털 회로도로서, 4채널 TI-ADC에 적용된 실시 예이므로 예시적으로 ADC(20)의 개수 M=2²=4인 4채널 TI-ADC에 적용되는 회로도로 도시하였다. Figure 4 is a digital circuit diagram of the sample time mismatch correction processing device 1 shown as a block diagram in Figure 2. Since it is an embodiment applied to a 4-channel TI-ADC, the number of ADCs 20 is M = 2 ² = 4 as an example. A circuit diagram applied to a 4-channel TI-ADC is shown.

도 2를 참조하며 설명한 바와 같이, 상기 샘플 시간 불일치 보정 처리 장치(1)는 디지털 샘플의 통로인 채널의 개수를 2개 채널끼리 그룹화하여 2채널 TI-ADC 보정 회로(2 : 2-13, 2-24, 2-12)로 다중화하는 단계적인 처리 과정에 의해서 처리 과정을 수행할 때마다 채널의 개수를 절반으로 줄여나가게 구성된다. As described with reference to FIG. 2, the sample time discrepancy correction processing device 1 groups the number of channels serving as digital samples into two channels and uses a two-channel TI-ADC correction circuit (2: 2-13, 2). The number of channels is reduced by half each time the process is performed through a step-by-step process of multiplexing (-24, 2-12).

즉, 각각의 2채널 TI-ADC 보정 회로(2 : 2-13, 2-24, 2-12)는 그룹화한 2개 채널의 디지털 샘플을 보정 및 다중화하여 출력하는 1개 채널을 형성하므로, 각 단계의 처리 과정을 수행할 때마다 채널을 절반으로 줄여나갈 수 있다.In other words, each 2-channel TI-ADC correction circuit (2: 2-13, 2-24, 2-12) forms one channel that corrects and multiplexes the digital samples of the two grouped channels and outputs them. Each time a step of processing is performed, the channel can be reduced by half.

이에, M개의 ADC에서 생성된 디지털 샘플은

단계를 수행하여 마지막 단계에서 1개 채널을 통해 보정 및 다중화한 디지털 샘플로 출력된다.Accordingly, the digital samples generated from M ADCs are

After performing these steps, the final step is output as a digital sample that has been corrected and multiplexed through one channel.

M=4이므로 2단계를 수행하는 4채널 TI-ADC에서는 4개의 ADC(20)에 의해서 초기에 4개이던 채널의 개수는 2개의 2채널 TI-ADC 보정 회로(2-13, 2-24)를 사용하는 1번째 단계의 처리 과정에 의해서 2개로 줄어든다. 채널이 2개로 줄어들어 1개의 2채널 TI-ADC 보정 회로(2-12)를 사용하는 마지막 단계인 2번째 단계의 처리 과정에 의해서 채널이 1개로 줄어들어 4개 채널의 디지털 샘플을 다중화하여 출력할 수 있다.Since M = 4, in the 4-channel TI-ADC that performs 2 steps, the number of channels, which was initially 4, is reduced by 4 ADCs (20) to 2 2-channel TI-ADC correction circuits (2-13, 2-24). It is reduced to two by the first stage processing using . The number of channels is reduced to 2, and the digital samples of 4 channels can be multiplexed and output by processing the second stage, which is the last step, using one 2-channel TI-ADC correction circuit (2-12). there is.

도 4를 참조하면 각각의 2채널 TI-ADC 보정 회로(2 : 2-13, 2-24, 2-12)는 도 3에 도시한 종래의 보정 회로와 동일하게 다중화할 2개 채널별로 디지털 샘플을 2배 업샘플링하기 위한 업샘플러(upsampler, 3), 2개 채널별로 업샘플링된 디지털 샘플을 각각 필터링하여 2개 채널 사이의 샘플 시간 불일치를 보정하기 위한 보정 필터(4, 5) 및 보정 필터(4, 5)로 필터링된 디지털 샘플을 다중화하는 채널 합성기(6)를 포함한다. Referring to Figure 4, each 2-channel TI-ADC correction circuit (2: 2-13, 2-24, 2-12) is the same as the conventional correction circuit shown in Figure 3, digital samples for each of the two channels to be multiplexed. An upsampler (3) to upsample by two times, a correction filter (4, 5) to correct the sample time mismatch between the two channels by filtering the upsampled digital samples for each two channels, respectively, and a correction filter It includes a channel synthesizer (6) that multiplexes the digital samples filtered by (4, 5).

그리고, 보정 필터(4, 5)는 상기 수학식 3 및 수학식 4에서 알 수 있듯이샘플 시간이 앞선 채널의 디지털 샘플을 필터링하기 위한 리드 보정 필터(4)와, 샘플 시간이 뒤진 채널의 디지털 샘플을 필터링하기 위한 래그 보정 필터(5)로 구분되어야 한다.And, as can be seen from Equation 3 and Equation 4, the correction filters 4 and 5 are a lead correction filter 4 for filtering digital samples of channels whose sample times are ahead, and digital samples of channels whose sample times are behind. It must be divided into a lag correction filter (5) for filtering.

도시하지는 아니하였지만, 상기에서 언급한 바와 같이 2개 채널의 디지털 샘플을 다중화하기 위해서는 샘플 시간이 뒤진 채널에서 1샘플 지연 회로에 의해 지연시키는 처리를 수행하여야 하며, 이러한 지연 처리는 업샘플러 또는 채널 합성기(6)에서 구현할 수도 있다.Although not shown, in order to multiplex digital samples of two channels as mentioned above, delay processing must be performed by a 1-sample delay circuit in the channel whose sample time is behind, and this delay processing is performed using an upsampler or channel synthesizer. It can also be implemented in (6).

그런데, 2배 업샘플링하며 다중화하는 과정을 반복하더라도 다중화하는 디지털 샘플이 샘플 시간의 순서에 맞춰 다중화되어야 하므로, 본 발명에서는 각 단계의 처리 과정에서 2개 채널끼리 묶어 그룹화할 시에 해당 단계의 처리 과정에서 처리할 채널 수의 절반 값만큼 순번의 차이가 있는 채널끼리 그룹화하는 방식을 사용한다. However, even if the 2-fold upsampling and multiplexing process is repeated, the digital samples to be multiplexed must be multiplexed in the order of the sample times. Therefore, in the present invention, when two channels are grouped together in the processing process of each step, the processing of the corresponding step is performed. A method is used to group channels whose order numbers differ by half the number of channels to be processed in the process.

이에, 4채널 TI-ADC을 위한 도 4의 회로도를 참조하면, 4개 채널을 처리하는 1번째 단계의 처리 과정에서, 채널 수 4의 절반인 2의 순번 차이가 있는 채널끼리 그룹화한다. Accordingly, referring to the circuit diagram of FIG. 4 for a 4-channel TI-ADC, in the first step of processing 4 channels, channels with a difference in order number of 2, which is half of the number of channels 4, are grouped together.

즉, 1번째 단계의 처리 과정에서는, 1번째 채널의 업샘플러(3-1) 및 리드 보정 필터(4-1)와 3번째 채널의 업샘플러(3-3) 및 래그 보정 필터(5-3)와 1번째 채널 및 3번째 채널을 다중화할 채널 합성기(6-1)로 구성된 2채널 TI-ADC 보정 회로(2-13)과, 2번째 채널의 업샘플러(3-2) 및 리드 보정 필터(4-2)와 4번째 채널의 업샘플러(3-4) 및 래그 보정 필터(5-4)와 2번째 채널 및 4번째 채널을 다중화할 채널 합성기(6-2)로 구성된 2채널 TI-ADC 보정 회로(2-24)가 사용된다. That is, in the first stage of processing, the upsampler (3-1) and lead correction filter (4-1) of the first channel and the upsampler (3-3) and lag correction filter (5-3) of the third channel ) and a two-channel TI-ADC correction circuit (2-13) consisting of a channel synthesizer (6-1) to multiplex the first and third channels, an upsampler (3-2) and a lead correction filter for the second channel (4-2) and 2-channel TI- consisting of an upsampler (3-4) and lag correction filter (5-4) for the 4th channel and a channel synthesizer (6-2) to multiplex the 2nd and 4th channels. ADC correction circuit (2-24) is used.

마지막 단계가 되는 2번째 단계의 처리 과정에서는 2개 채널만 존재하므로, 2채널 TI-ADC 보정 회로(2-13)에 의해 형성된 채널의 업샘플러(3-1') 및 리드 보정 필터(4-1')와 2채널 TI-ADC 보정 회로(2-24)에 의해 형성된 채널의 업샘플러(3-2') 및 래그 보정 필터(5-2')와 다중화할 채널 합성기(6-1')로 구성된 2채널 TI-ADC 보정 회로(2-12)가 사용된다.Since there are only two channels in the second and final processing step, the upsampler (3-1') and lead correction filter (4-1) of the channel formed by the two-channel TI-ADC correction circuit (2-13) are used. 1') and a channel synthesizer (6-1') to be multiplexed with an upsampler (3-2') and a lag correction filter (5-2') of the channel formed by the two-channel TI-ADC correction circuit (2-24). A two-channel TI-ADC correction circuit (2-12) consisting of is used.

또한, 각 단계의 처리 과정에서 사용되는 2채널 TI-ADC 보정 회로(2 : 2-13, 2-24, 2-12)에서 처리할 채널 사이의 샘플 간격 또는 샘플 시간 불일치 값이 상이하므로, 리드 보정 필터(4)와 래그 보정 필터(5)의 주파수 응답은 샘플 간격 또는 샘플 시간 불일치 값을 매개변수(parameter)로 갖는 아래의 수학식 5 및 수학식 6의 전달 함수로 표현할 수 있다In addition, since the sample interval or sample time mismatch value between the channels to be processed is different in the two-channel TI-ADC correction circuit (2: 2-13, 2-24, 2-12) used in the processing of each step, the lead The frequency response of the correction filter 4 and the lag correction filter 5 can be expressed by the transfer function of Equation 5 and Equation 6 below, which has the sample interval or sample time mismatch value as a parameter.

여기서,

은 리드 보정 필터(4)의 전달 함수이고,

는 래그 보정 필터(5)의 전달 함수이고,

는 다중화할 2개 채널 사이 샘플 간격이고,

는 다중화할 2개 채널 사이의 샘플 시간 불일치 값이고,

는 부호 함수(signum function)이다. here,

is the transfer function of the Reed correction filter (4),

is the transfer function of the lag correction filter (5),

is the sample interval between the two channels to be multiplexed,

is the sample time mismatch value between the two channels to be multiplexed,

is a sign function.

그리고,

는 각주파수이며, 보정필터가 사용된 처리 단계에서 처리할 전체 채널 수 m에 의해서 아래의 수학식 7의 범위로 한정된다.and,

is the angular frequency, and is limited to the range of Equation 7 below by the total number m of channels to be processed in the processing step in which the correction filter is used.

이러한 각주파수

의 범위는 TI-ADC의 샘플링

에 따른

으로 상기 수학식 3 및 4에 표현한 범위를 각 단계에 맞춰 수정한 것이다.These angular frequencies

The sampling range of the TI-ADC is

In accordance

The range expressed in Equations 3 and 4 above is modified to suit each stage.

예를 들어, 상기 도 4에서 표시한 각 보정 필터(4, 5)는 보정 및 다중화할 채널 사이의 샘플 간격 및 샘플 시간 불일치 값에 따라 아래의 수학식 8과 수학식 9의 주파수 응답을 갖게 된다.For example, each correction filter 4 and 5 shown in FIG. 4 has a frequency response of Equation 8 and Equation 9 below depending on the sample interval and sample time mismatch value between the channels to be corrected and multiplexed. .

상기 수학식 8로 표현한 보정 필터(4, 5)는 처리할 채널의 개수가 4인 1번째 단계의 처리 과정에서 사용되므로, m=4이다. 이에 따라 각주파수

는

이다.

는 상기 수학식 2에 표시한 바와 같이 샘플 시간이 제일 앞선 ADC, 즉 1번째 ADC를 기준으로 나머지 ADC의 샘플 시간 불일치를 측정한 값이다.The correction filters 4 and 5 expressed in Equation 8 above are used in the first stage of processing where the number of channels to be processed is 4, so m = 4. Accordingly, each frequency

Is

am.

As shown in Equation 2 above, is a value measuring the sample time mismatch of the remaining ADCs based on the ADC with the earliest sample time, that is, the first ADC.

1번째 단계에 의해 형성된 2개 채널을 처리할 보정 필터는 하기의 수학식 9로 표현할 수 있다.The correction filter to process the two channels formed in the first step can be expressed as Equation 9 below.

상기 수학식 9로 표현한 보정 필터(4, 5)는 처리할 채널의 개수가 2인 2번째 단계의 처리 과정에서 사용되므로, m=2이다. 이에 따라 각주파수

는

이다.The correction filters 4 and 5 expressed in Equation 9 above are used in the second stage processing where the number of channels to be processed is 2, so m = 2. Accordingly, each frequency

Is

am.

한편, 각 단계의 처리 과정에 의해서 보정 및 다중화를 단계적으로 반복하므로, 각각의 2채널 TI-ADC 보정 회로(2 : 2-13, 2-24, 2-12)에서 처리할 채널 중에 샘플 시간 불일치를 보정하는 채널이 일정하게 선택되어야 한다. 이를 위한 본 발명의 실시 예에서는, 다중화할 2개 채널 중에 샘플링 시간이 앞선 채널을 기준으로 샘플링 시간이 뒤진 채널의 샘플 시간 불일치 값을 보정하며 다중화한다. 이에 따라, 단계적으로 처리하더라도 첫번째 ADC 채널을 기준으로 샘플 시간 불일치를 보정 처리하게 할 수 있다. Meanwhile, since correction and multiplexing are repeated step by step through each step of the processing process, sample time mismatches occur among the channels to be processed in each 2-channel TI-ADC correction circuit (2: 2-13, 2-24, 2-12). The channel that corrects must be selected consistently. For this purpose, in an embodiment of the present invention, among the two channels to be multiplexed, the sample time mismatch value of the channel whose sampling time is behind is corrected based on the channel whose sampling time is ahead and multiplexed. Accordingly, even if processed in stages, sample time mismatch can be corrected based on the first ADC channel.

4채널 TI-ADC를 예를 들어 설명하면, 1번째 처리 단계에서 1번째 채널에 맞춰

를 보정하며 1,3번째 채널을 다중화한 샘플과, 2번째 채널에 맞춰 2,4번째 채널 사이의

-

를 보정하며 2,4번째 채널을 다중화한 샘플을 얻는다. 이에, 다중화한 샘플 사이의 샘플 시간 불일치 값은

가 되므로, 2번째 처리 단계에서는

를 보정 처리하면 된다.Taking a 4-channel TI-ADC as an example, in the first processing step,

A sample that multiplexes the 1st and 3rd channels while correcting, and the sample between the 2nd and 4th channels according to the 2nd channel.

-

is corrected and samples multiplexed for the 2nd and 4th channels are obtained. Accordingly, the sample time discrepancy value between multiplexed samples is

So, in the second processing step,

All you have to do is correct it.

상기한 수학식 5 및 수학식 6으로 표현한 리드 보정 필터(4) 및 래그 보정 필터(5)는 표현식에 알 수 있듯이 샘플링 시간이 앞선 채널을 기준으로 보정 처리하는 조건을 충족한다. As can be seen from the expressions, the lead correction filter 4 and lag correction filter 5 expressed by Equation 5 and Equation 6 above satisfy the conditions for correction processing based on the channel with the preceding sampling time.

도 5는 종래 기술에 따른 도 3(c)의 회로를 반영하여 도 4의 회로도를 변형 실시한 샘플 시간 불일치 보정 처리 장치(1)의 디지털 회로도로서, 도 4와 비교하면, 2개 샘플만 남은 마지막 단계의 처리 과정에 적용되는 2채널 TI-ADC 보정 회로도(2-12)에 차이가 있다.FIG. 5 is a digital circuit diagram of the sample time mismatch correction processing device 1 in which the circuit diagram of FIG. 4 is modified to reflect the circuit of FIG. 3(c) according to the prior art. Compared to FIG. 4, the last sample with only two samples remaining. There is a difference in the two-channel TI-ADC correction circuit diagram (2-12) applied to the processing step.

도 5를 참조하면, 마지막 단계의 처리 과정에 적용되는 2채널 TI-ADC 보정 회로도(2-12)는 샘플링 시간이 뒤진 채널에만 보정 필터(5')를 사용한다. 이때의 보정 필터(5')는 도 4에서 표시된 보정 필터로 표현하면 도시한 바와 같이

이고, 마지막 단계에서 처리할 채널 사이의 샘플 간격

=T 및 샘플 시간 불일치 값

=

를 반영한 수학식 9를 이용하여 아래의 수학식 10의 전달 함수로 정리할 수 있다.Referring to FIG. 5, the 2-channel TI-ADC correction circuit diagram (2-12) applied to the final processing process uses the correction filter (5') only for channels whose sampling times are behind. The correction filter 5' at this time is expressed as a correction filter shown in FIG. 4, as shown.

and the sample interval between channels to be processed in the last step.

=T and sample time mismatch value

=

It can be organized into the transfer function of Equation 10 below using Equation 9, which reflects .

물론, 이 경우에 도 3(b)에서 보여준 바와 같이 다중화한 디지털 샘플을 출력하기에 앞서

으로 필터한 후 출력할 수 있으나, 그에 따른 영향이 크지 않아 무시할 정도이므로

를 생략하여 계산량을 줄이는 것이 좋다.Of course, in this case, before outputting the multiplexed digital sample as shown in Figure 3(b),

You can print it after filtering, but the effect is not so great that it can be ignored.

It is better to reduce the amount of calculation by omitting .

도 6의 구성도 및 도 7의 디지털 회로도는 본 발명을 8채널 TI-ADC에 적용한 실시 예를 보여준다.The configuration diagram of FIG. 6 and the digital circuit diagram of FIG. 7 show an example of applying the present invention to an 8-channel TI-ADC.

8채널 TI-ADC는 ADC 개수 M이 8인 TI-ADC이므로, 아날로그 입력 신호 x(t)를 8채널 TI-ADC의 샘플링 주파수

(또는 샘플링 주기 T)로 시분할하는 아날로그 디멀티플렉서(10), 및 시분할한 입력 신호 x(t)를 순차적으로 입력받아 각각 주파수

/8로 샘플링하는 8개의 ADC(20)로 샘플링 처리한다.Since the 8-channel TI-ADC is a TI-ADC where the number of ADCs M is 8, the analog input signal x(t) is set to the sampling frequency of the 8-channel TI-ADC.

(or an analog demultiplexer 10 that time-divides with a sampling period T), and sequentially receives the time-divided input signal x(t), each with a frequency

Sampling is processed with 8 ADCs (20) that sample at /8.

이에 샘플 시간 불일치 보정 처리 장치(1)는 ADC(20)에 의해 형성된 8개의 채널에서 출력되는 디지털 샘플을 샘플 시간 불일치를 보정하며 다중화하여야 하므로, 도 6에 도시한 바와 같이 샘플링 순서가 8/2=4의 차이가 나는 채널끼리 묶어 4개 그룹으로 그룹화한 후 각 그룹의 채널을 보정 및 다중화하여 채널 개수를 8에서 4로 줄이는 1번째 처리 단계의 4개 2채널 TI-ADC 보정 회로(2-15, 2-26, 2-37, 2-48)와, 1번째 처리 단계에 의해 줄어든 4개 채널을 샘플링 순서가 4/2=2의 차이가 나는 채널끼리 묶어 2개 그룹으로 그룹화한 후 각 그룹의 채널을 보정 및 다중화하여 채널 개수를 4에서 2로 줄이는 2번째 처리 단계의 2개 2채널 TI-ADC 보정 회로(2-13, 2-24)와, 2번째 처리 단계에 의해 줄어든 2개 채널을 보정 및 다중화하여 8채널 TI-ADC의 디지털 샘플을 생성 및 출력하는 마지막 처리 단계의 1개 2채널 TI-ADC 보정 회로(2-12)를 포함한다.Accordingly, the sample time mismatch correction processing device 1 must multiplex the digital samples output from the eight channels formed by the ADC 20 while correcting the sample time mismatch, so the sampling order is 8/2 as shown in FIG. 6. The four two-channel TI-ADC correction circuits (2- 15, 2-26, 2-37, 2-48), and the four channels reduced by the first processing step were grouped into two groups by grouping channels with a difference in sampling order of 4/2 = 2, and then grouping each Two two-channel TI-ADC correction circuits (2-13, 2-24) with a second processing step that compensates and multiplexes the channels in the group, reducing the channel count from 4 to 2; It includes one 2-channel TI-ADC correction circuit (2-12) in the final processing step, which compensates and multiplexes the channels to generate and output digital samples of the 8-channel TI-ADC.

도 7의 디지털 회로도를 참조하면, 각각의 2채널 TI-ADC 보정 회로(2-15, 2-26, 2-37, 2-48, 2-13, 2-24, 2-21)는 채널별로 2배 업샘플링한 후 보정 필터로 샘플 시간 불일치를 보정하고, 이후 다중화하여 채널 수를 절반으로 줄인다.Referring to the digital circuit diagram of FIG. 7, each 2-channel TI-ADC correction circuit (2-15, 2-26, 2-37, 2-48, 2-13, 2-24, 2-21) is configured for each channel. After 2x upsampling, sample time discrepancy is corrected with a correction filter, and then multiplexed to reduce the number of channels by half.

여기서, 1번째 처리 단계의 2채널 TI-ADC 보정 회로(2-15, 2-26, 2-37, 2-48)에 사용되는 보정 필터의 주파수 응답은 1번째 처리 단계의 채널 개수 8의 절반인 4의 순번 차이에 따라 정해지는 샘플 간격 4T와, 샘플 시간이 가장 앞선 첫번째 ADC를 기준으로 나머지 ADC의 샘플 시간 불일치를 샘플 시간의 순서에 측정한 값인

,

을 수학식 5 및 수학식 6에 적용하여 아래의 수학식 11로 나타낼 수 있다.Here, the frequency response of the correction filters used in the two-channel TI-ADC correction circuit (2-15, 2-26, 2-37, 2-48) in the first processing step is half of the number of channels of 8 in the first processing step. The sample interval 4T is determined according to the difference in the order of 4, and the sample time discrepancy of the remaining ADCs is a value measured in the order of the sample times based on the first ADC with the earliest sample time.

,

Can be expressed as Equation 11 below by applying Equation 5 and Equation 6.

여기서, 각주파수

는 1번째 처리 단계에서 처리할 채널 개수 8의 절반인 4를 적용하여

로 된다.Here, the angular frequency

Apply 4, which is half of 8, the number of channels to be processed in the first processing step.

It becomes.

2번째 처리 단계의 2채널 TI-ADC 보정 회로(2-13, 2-24)에 사용되는 보정 필터의 주파수 응답은 처리할 채널 개수 4에 따라 정한 샘플 간격 2T를 적용하여 아래의 수학식 12로 표현할 수 있다.The frequency response of the correction filter used in the 2-channel TI-ADC correction circuit (2-13, 2-24) in the second processing step is expressed as Equation 12 below by applying a sample interval of 2T determined according to the number of channels to be processed, 4. It can be expressed.

여기서, 각주파수

는

이다. Here, the angular frequency

Is

am.

마지막 처리 단계의 2채널 TI-ADC 보정 회로(2-12)에서 사용되는 보정 필터는 샘플 시간이 뒤진 채널에 사용된 실시 예이므로, 상기 수학식 10으로 동일하게 표현된다.Since the correction filter used in the 2-channel TI-ADC correction circuit (2-12) in the last processing step is used for a channel whose sample time is behind, it is equally expressed in Equation 10 above.

8채널 TI-ADC에 적용한 실시 예에서 알 수 있듯이, 본 발명은 8채널 이상의 TI-ADC에서도 쉽게 구현할 수 있다. As can be seen from the example applied to an 8-channel TI-ADC, the present invention can be easily implemented in a TI-ADC with 8 channels or more.

상기 ADC(20) 및 샘플 시간 불일치 보정 처리 장치(1)를 포함한 M채널 TI-ADC의 아날로그 디지털 변환 방법에 대해서는 도 8을 참조하며 설명하며, 중복 설명적인 상세 설명은 생략하고 발명의 요지 중심으로 설명한다.The analog-to-digital conversion method of the M-channel TI-ADC including the ADC 20 and the sample time mismatch correction processing device 1 will be described with reference to FIG. 8, and redundant descriptive details will be omitted and the focus will be on the gist of the invention. Explain.

도 8을 참조하면, 아날로그 디지털 변환 방법은 상기 ADC(20)에 의해 이루어지는 다채널 아날로그-디지털 변환 단계(10)와, 상기 샘플 시간 불일치 보정 처리 장치(1)에 의해 이루어지는 샘플 시간 교정 단계(20)를 포함한다.Referring to FIG. 8, the analog-to-digital conversion method includes a multi-channel analog-to-digital conversion step (10) performed by the ADC (20) and a sample time correction step (20) performed by the sample time mismatch correction processing device (1). ) includes.

상기 다채널 아날로그-디지털 변환 단계(10)는 2의 멱수 중에 4 이상인 M개의 ADC(20)에서 샘플링 주기 T의 시간차를 두고 MT 주기로 아날로그 입력 신호를 디지털 샘플로 변환하여 출력한다. 아날로그 입력 신호를 샘플링 주기 T의 주기로 샘플링하되 샘플링 순서가 정해진 ADC의 순번에 따라 T 시간마다 샘플링하는 ADC를 바꿔가며 샘플링한다. In the multi-channel analog-to-digital conversion step (10), M ADCs (20) of which the power of 2 is 4 or more convert the analog input signal into digital samples at an MT period with a time difference of the sampling period T, and output them. The analog input signal is sampled with a sampling period T, but the sampling ADC is changed every T time according to the order of the ADC whose sampling order is set.

상기 샘플 시간 교정 단계(20)는 M개의 ADC(20)에 의해서 초기에 M개이던 채널을 1개 채널로 줄어들 때까지(S23) 그룹화 단계(S21) 및 2채널 다중화 단계(S22)를 포함하는 처리 과정의 반복 수행하고, 1개 채널로 줄어든 상황에서 얻는 디지털 샘플을 출력한(S24)The sample time correction step (20) includes a grouping step (S21) and a two-channel multiplexing step (S22) until the initially M channels are reduced to one channel by the M ADCs 20 (S23). The processing process is repeated and the digital sample obtained when reduced to one channel is output (S24).

각 처리 과정에서 그룹화 단계(S21)는 채널 개수의 절반 값만큼 샘플링 순번 또는 샘플 시간 순서의 차이가 있는 채널끼리 그룹화한다. In each processing process, the grouping step (S21) groups channels with differences in sampling order or sample time order by half the number of channels.

그리고, 2채널 다중화 단계(S22)는 그룹별로 2채널 TI-ADC 보정 회로(2)로 처리하여, 각 그룹의 2개 채널의 디지털 샘플을 샘플 시간을 교정하며 다중화하여 생성한 디지털 샘플을 1개 채널을 통해 출력되게 한다.In addition, in the 2-channel multiplexing step (S22), each group is processed by a 2-channel TI-ADC correction circuit (2), and the digital samples of the 2 channels of each group are multiplexed while correcting the sample time, and one digital sample is generated. It is output through the channel.

이때 2채널 TI-ADC 보정 회로(2)는 다중화할 2개 채널별로 2배 업샘플링한 후 수학식 5 및 수학식 6의 보정 필터(4, 5)로 필터링하고, 이후 다중화함으로써, 다중화할 2개 채널 중에 샘플링 시간이 앞선 채널을 기준으로 샘플 시간 불일치 값을 보정하며 다중화한다. 여기서, 샘플 시간 불일치 값은 ADC 중에 샘플 시간이 가장 앞선 ADC을 기준으로 한 나머지 ADC의 샘플 시간 불일치 값을 적용할 수 있다.At this time, the 2-channel TI-ADC correction circuit (2) upsamples by 2 times for each of the two channels to be multiplexed, filters them with the correction filters (4, 5) of Equation 5 and Equation 6, and then multiplexes them, so that 2 to be multiplexed Sample time mismatch values are corrected and multiplexed based on the channel with the previous sampling time among the channels. Here, the sample time discrepancy value can be applied to the sample time discrepancy value of the remaining ADCs based on the ADC with the most advanced sample time among the ADCs.

이와 같은 처리 과정의 반복 수행에 의해서 샘플링 시간이 가장 앞선 채널을 기준으로 샘플 시간을 교정하고, 2개 채널로 줄어든 마지막 처리 과정에서는 2채널 TI-ADC 보정 회로로 처리하여 얻는 디지털 샘플을 1개 채널을 통해 출력하므로, 처리 과정의 반복 수행을 중단하고, 마지막 처리 과정에서 얻는 디지털 샘플을 M채널 TI-ADC의 디지털 샘플 값으로 출력한다.By repeating this processing process, the sample time is corrected based on the channel with the most advanced sampling time, and in the final processing process where the sampling time is reduced to 2 channels, the digital samples obtained by processing with a 2-channel TI-ADC correction circuit are converted to 1 channel. Since it is output through, repeating the processing process is stopped, and the digital sample obtained in the last processing process is output as the digital sample value of the M-channel TI-ADC.

한편, 2개 채널로 줄어든 마지막 처리 과정에서의 2채널 다중화 단계(S22)는 샘플링 시간이 뒤진 채널에만 상기 수학식 10으로 표현한 보정 필터로 필터링하고, 샘플링 시간이 앞선 채널에는 보정 필터를 사용하지 아니하여서, 계산량을 줄일 수 있다.Meanwhile, the two-channel multiplexing step (S22) in the final processing process, which is reduced to two channels, filters only the channels whose sampling times are behind with the correction filter expressed in Equation 10 above, and does not use the correction filter for channels whose sampling times are ahead. Thus, the amount of calculation can be reduced.

<보정 성능 실험><Compensation performance experiment>

본 발명과 종래 기술의 보정 성능을 비교한 결과에 따르면, 충분한 SFDR(Spurious free dynamic range) 개선량을 보이면서 샘플 시간 불일치 값의 크기에 상관 없이 대체로 균일한 성능을 보인다.According to the results of comparing the correction performance of the present invention and the prior art, sufficient SFDR (spurious free dynamic range) improvement is shown and generally uniform performance is shown regardless of the size of the sample time mismatch value.

비교 대상의 종래 기술은 도 1(b)에서 ADC 개수가 4인 4채널 TI-ADC에 대해 비특허문헌 2 "calibration of timing offsets for four-channel time-interleaved ADCs,"IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 54, no. 4, pp. 863-876, Apr. 2007."에서 S. Huang and B. C. Levy이 제안한 보정 기법이다.The prior art to be compared is non-patent document 2 "calibration of timing offsets for four-channel time-interleaved ADCs," IEEE Transactions on Circuits and Systems I for the 4-channel TI-ADC with the number of ADCs in FIG. 1(b). : Regular Papers, vol. 54, no. 4, pp. 863-876, Apr. This is a correction technique proposed by S. Huang and B. C. Levy in “2007.”

성능 비교 실험의 파라미터는 다음과 같다. The parameters of the performance comparison experiment are as follows.

4채널 TI-ADC의 샘플링 주파수는 10.4GH이고, 각 ADC의 샘플링 주파수는 2.6Gz이다. 보정 필터의 탭 수는 161이다. ADC의 샘플 시간 불일치 범위를

라 할 때, 첫번째 채널을 제외한 나머지 채널의 샘플 시간 불일치 값은

에서 임의의 값으로 발생하며 균등한 분포를 가진다.The sampling frequency of the 4-channel TI-ADC is 10.4GH, and the sampling frequency of each ADC is 2.6Gz. The number of taps in the correction filter is 161. ADC's sample time discrepancy range

In this case, the sample time discrepancy value of the remaining channels except the first channel is

It occurs as a random value and has an even distribution.

실험은

를 다르게 하며 반복 수행하였고,

에 따른 SFDR(Spurious free dynamic range)의 개선량을 비교하였다.The experiment is

It was performed repeatedly with different

The improvement in SFDR (spurious free dynamic range) was compared.

도 9는 주파수

= 0.6G Hz를 갖는 1개 톤(tone)의 입력 신호를

=0.1T인 ADC로 샘플링할 때에, 보정하지 않은 TI-ADC의 출력신호 스펙트럼(a)과, 종래 기술을 적용하여 얻은 출력신호 스펙트럼(b)과, 본 발명을 적용하여 얻은 출력신호 스펙트럼(c)을 보여준다. 도 9에 따르면, 본 발명과 종래 기술은 비슷한 SFDR 개선량을 보이고, SFDR 개선량도 충분하여 샘플 시간 불일치에 따라 발생하는 스퍼(Timing mismatch spurs)를 일정 수준 이하로 억제한다.Figure 9 shows the frequency

= 1 tone input signal with 0.6G Hz

When sampling with an ADC with = 0.1T, the output signal spectrum (a) of the uncorrected TI-ADC, the output signal spectrum (b) obtained by applying the conventional technology, and the output signal spectrum (c) obtained by applying the present invention ) shows. According to FIG. 9, the present invention and the prior art show similar SFDR improvement, and the SFDR improvement is sufficient to suppress timing mismatch spurs that occur due to sample time mismatch below a certain level.

도 10은 주파수

= 0.48, 0.98, 1.48, 1.98, 2.48 GHz를 갖는 5개의 톤(tone)의 입력 신호를

=0.1T인 ADC로 샘플링할 때에, 보정하지 않은 TI-ADC의 출력신호 스펙트럼(a)과, 종래 기술을 적용하여 얻은 출력신호 스펙트럼(b)과, 본 발명을 적용하여 얻은 출력신호 스펙트럼(c)을 보여준다. 도 10에서도 본 발명과 종래 기술은 비숫한 SFDR 개선량을 보이고, SFDR 개선량도 충분하다.Figure 10 shows the frequency

= 5 tone input signals with 0.48, 0.98, 1.48, 1.98, 2.48 GHz

When sampling with an ADC with = 0.1T, the output signal spectrum (a) of the uncorrected TI-ADC, the output signal spectrum (b) obtained by applying the conventional technology, and the output signal spectrum (c) obtained by applying the present invention ) shows. In Figure 10, the present invention and the prior art show similar SFDR improvement amounts, and the SFDR improvement amount is sufficient.

하지만,

의 크기를 다르게 하며 SFDR 개선량을 비교한 결과, 본 발명과 종래 기술의 SFDR 개선량이 차이 남을 확인할 수 있었다. but,

As a result of comparing the SFDR improvement amount by varying the size, it was confirmed that there was a difference in the SFDR improvement amount between the present invention and the prior art.

도 11은 1개 톤의 입력 신호를 사용한 경우와 5개 톤의 입력 신호를 사용한 경우에 대해 각각

을 0.01T씩 증가시키며 얻은 본 발명과 종래 기술의 SFDR 개선량을 보여준다.Figure 11 shows the case of using an input signal of 1 tone and the case of using an input signal of 5 tones, respectively.

It shows the SFDR improvement of the present invention and the prior art obtained by increasing by 0.01T.

도 11에 따르면, 본 발명은

에 무관하게 거의 균일한 SFDR 개선량을 보이지만, 종래 기술은

이 증가할수록 낮아지는 SFDR 개선량을 보인다. According to Figure 11, the present invention

Although it shows almost uniform SFDR improvement regardless of the

As this increases, the amount of SFDR improvement decreases.

이로 인해 본 발명은

가 소정 값 이상일 시에 종래 기술보다 우수함을 확인할 수 있다. 즉, 본 발명은 1개 톤의 입력 신호에 대해서는

가 대략 0.1T를 초과할 때에, 5개 톤의 입력 신호에 대해서는

가 대략 0.12T를 초과할 때에 종래 기술보다 향상된 성능을 보이고,

가 증가할수록 그 성능 차이가 크게 나타난다.Because of this, the present invention

When is greater than a predetermined value, it can be confirmed that it is superior to the prior art. In other words, the present invention applies to an input signal of one tone.

When exceeds approximately 0.1T, for an input signal of 5 tones

When exceeds approximately 0.12T, it shows improved performance compared to the prior art,

As increases, the performance difference becomes larger.

이와 같은 성능 차이는 본 발명이 주파수 응답이 정확한 해로 유도된 보정 필터를 사용하지만, 종래 기술은

를 가정하여 근사해로 도출한 보정 필터를 사용함에 따라 나타난 차이이다. 이에, 종래 기술은

이면 우수한 성능을 보일지라도

가 증가할수록 보정 성능이 급격하게 저하된다.This difference in performance is due to the fact that the present invention uses a correction filter whose frequency response is derived to an accurate solution, but the prior art

This is the difference that appears due to the use of a correction filter derived as an approximate solution assuming . Accordingly, the prior art is

Even if it shows excellent performance

As increases, correction performance deteriorates rapidly.

또한, 본 발명의 SFDR 개선량에 있어서도, 1개 톤인 경우에 대략 27dB이고 5개 톤인 경우 대략 28dB이다.Additionally, the SFDR improvement amount of the present invention is approximately 27 dB in the case of one tone and approximately 28 dB in the case of five tones.

실험 결과, 샘플 시간 불일치 값이 어떠하든 충분한 SFDR 개선량을 보장하는 본 발명의 장점을 확인할 수 있다.As a result of the experiment, it can be confirmed that the advantage of the present invention is to ensure sufficient SFDR improvement regardless of the sample time mismatch value.

다음으로, 5G 이동통신 규격 5G-New Radio(NR)이 2018년에 완료됨에 따라 5G 이동통신을 위해 국내에 할당된 3.5 GHz 대역의 신호에 대해서도 본 발명의 보정 성능을 검증하였다. 입력 신호는 주파수

= 3.3, 3.4, 3.5, 3.6, 3.7 GHz를 갖는 5개 톤(tone)의 신호이고, 4채널의 ADC는 각각 5.2 GHz의 샘플링 주파수를 갖고,

=0.1T이다. Next, as the 5G mobile communication standard 5G-New Radio (NR) was completed in 2018, the correction performance of the present invention was also verified for signals in the 3.5 GHz band allocated domestically for 5G mobile communication. The input signal has a frequency

= 5 tone signals with 3.3, 3.4, 3.5, 3.6, 3.7 GHz, and the 4-channel ADC each has a sampling frequency of 5.2 GHz,

=0.1T.

도 12는 보정 기법을 사용하지 않을 때의 출력 신호 스펙트럼(a)과, 종래 기술을 적용하였을 때의 출력 신호 스펙트럼(b)과, 본 발명을 적용하였을 때의 출력 신호 스펙트럼(c)을 보여준다. 도 12을 참조하면, 본 발명은

=0.1T인 상황에서 종래 기술과 비슷한 SFDR 개선량을 보인다. 이러한 결과는 도 10에서 보여주는 결과와 유사하다. 즉, 본 발명은 5G의 3.5GHz 대역의 입력 신호에 대해서도 샘플 시간 불일치의 보정 성능을 갖는다.Figure 12 shows the output signal spectrum (a) when the correction technique is not used, the output signal spectrum (b) when the conventional technology is applied, and the output signal spectrum (c) when the present invention is applied. Referring to Figure 12, the present invention

In a situation where =0.1T, SFDR improvement is similar to that of the prior art. These results are similar to those shown in FIG. 10. In other words, the present invention has sample time mismatch correction performance even for input signals in the 3.5 GHz band of 5G.

다음으로, 본 발명은 8채널 이상의 TI-ADC에도 쉽게 적용할 수 있는 장점을 갖는다. 이에, 대표적으로 8채널 TI-ADC에서도 본 발명에 따른 샘플 시간 불일치 보정이 제대로 작동하는지 검증하였다.Next, the present invention has the advantage of being easily applicable to TI-ADCs with 8 channels or more. Accordingly, it was verified that the sample time mismatch correction according to the present invention operates properly even in a representative 8-channel TI-ADC.

도 13은 보정 기법을 사용하지 않을 때의 출력 신호 스펙트럼(a)과, 본 발명을 적용하였을 때의 출력 신호 스펙트럼(b)을 보여준다. 입력 신호는 주파수

= 0.6 GHz를 갖는 1개 톤(tone)의 신호이고, 8채널의 ADC는 각각 2.6 GHz의 샘플링 주파수를 갖고,

=0.1T이다. 도 13를 참조하면 본 발명은 8채널 TI-ADC에 적용하는 경우에 대략 26dB의 SFDR 개선량을 보이고, 앞선 실험 결과에서 확인한 바와 같이

에 상관 없이 SFDR 개선량을 일정하게 유지하므로, 8채널 TI-ADC에서도 안정적으로 작동할 수 있음을 알 수 있다.Figure 13 shows the output signal spectrum (a) when the correction technique is not used and the output signal spectrum (b) when the present invention is applied. The input signal has a frequency

= 1 tone signal with 0.6 GHz, each of the 8 channels of ADC has a sampling frequency of 2.6 GHz,

=0.1T. Referring to Figure 13, the present invention shows an SFDR improvement of approximately 26dB when applied to an 8-channel TI-ADC, as confirmed in the previous experimental results.

Since the amount of SFDR improvement remains constant regardless, it can be seen that it can operate stably even with an 8-channel TI-ADC.

<계산량 비교><Comparison of calculation amount>

사용하는 보정 필터의 탭 수가 동일하다고 가정하고 본 발명과 종래 기술의 계산량을 비교한다.Assuming that the number of taps of the correction filters used is the same, the calculation amount of the present invention and the prior art are compared.

먼저, 4채널 TI-ADC인 경우의 계산량을 비교한다.First, we compare the calculation amount in the case of a 4-channel TI-ADC.

종래 기술에서는 도 1(b)에서 알 수 있듯이 4채널의 샘플을 4배 업샘플링한 후 보정 필터로 필터링하므로, 각 보정 필터의 계산량을

로 나타내면 총 계산량은 4

이다.In the prior art, as can be seen in FIG. 1(b), the samples of 4 channels are upsampled 4 times and then filtered with a correction filter, so the calculation amount of each correction filter is

If expressed as , the total amount of calculation is 4

am.

본 발명의 실시 예 중에 도 4에 도시한 실시 예에서는 1단계에서 4채널 샘플을 2배 업샘플링한 후 보정 필터로 필터링하므로, 각 보정 필터의 계산량은

/2이고, 1단계 총 계산량은 2

이다. 2단계에서 1단계에서 2배 업샘플링하며 처리하여 얻은 2채널 샘플을 다시 2배 업샘플링한 후 보정 필터로 필터링하게 되어 총 4배 업샘플링된 샘플을 필터링하는 것이 되므로, 각 보정 필터의 계산량은

이고, 2단계 총 계산량은 2

이고, 1,2단계를 합산한 총 계산량은 4

이다. Among the embodiments of the present invention, in the embodiment shown in FIG. 4, the 4-channel samples are upsampled by 2 times in the first step and then filtered with a correction filter, so the calculation amount of each correction filter is

/2, and the total calculation amount in step 1 is 2

am. In step 2, the 2-channel sample obtained by upsampling 2 times in step 1 is upsampled again by 2 times and then filtered with a correction filter, resulting in filtering a total of 4 times upsampled samples, so the calculation amount for each correction filter is

and the total calculation amount in step 2 is 2

And the total calculation amount of steps 1 and 2 is 4.

am.

따라서, 도 4에 도시한 실시 예에서는 계산량이 종래 기술과 동일하다.Therefore, in the embodiment shown in FIG. 4, the amount of calculation is the same as in the prior art.

하지만, 본 발명에 따르면 도 5에 도시한 바와 같이 마지막 단계인 2단계에서 수학식 10로 표현한 1개의 보정 필터

만 사용 가능하여 계산량을

으로 줄일 수 있다. However, according to the present invention, as shown in FIG. 5, in the last step, step 2, one correction filter expressed by Equation 10

It can only be used to reduce the amount of computation.

can be reduced to

따라서, 도 5에 도시한 실시 예에서는 계산량이 3

이므로 종래 기술의 계산량 4

에 비해 25% 경감된다.Therefore, in the embodiment shown in Figure 5, the calculation amount is 3

Therefore, the calculation amount of the prior art is 4

It is reduced by 25% compared to .

다음으로 8채널 TI-ADC인 경우의 계산량을 비교한다.Next, we compare the calculation amount in the case of an 8-channel TI-ADC.

종래 기술에서는 8채널 샘플을 8배 업샘플링 한 후 보정 필터로 필터링하므로, 각 보정 필터의 계산량을

로 나타내면 총 계산량은 8

이다.In the prior art, 8-channel samples are upsampled 8 times and then filtered with a correction filter, so the amount of calculation for each correction filter is

If expressed as , the total amount of calculation is 8

am.

도 4에 도시한 본 발명의 실시 예에서는 3단계를 수행하므로, 1단계는 2배 업샘플링한 샘플을, 2단계는 4배 업샘플링한 샘플을, 3단계는 8배 업샘플링한 샘플을 필터하는 것이 되므로, 1단계의 계산량은

=2

이고, 2단계의 계산량은

=2

이고, 3단계의 계산량은 2

이고, 1~3단계의 총 계산량은 6

이다. 즉, 본 발명의 계산량이 종래 기술에 비해 2

만큼 줄어들어 25% 경감된다.In the embodiment of the present invention shown in Figure 4, three steps are performed, so step 1 filters the 2-fold upsampled sample, step 2 filters the 4-fold up-sampled sample, and step 3 filters the 8-fold up-sampled sample. Since the amount of calculation in step 1 is

=2

And the amount of calculation in step 2 is

=2

and the amount of calculation in step 3 is 2

And the total calculation amount of steps 1 to 3 is 6.

am. That is, the computational amount of the present invention is 2 times that of the prior art.

It is reduced by 25%.

도 5에 도시한 본 발명의 실시 예에서는 3단계의 계산량이

이므로, 1~3단게의 총 계산량은 5

이고, 계산량을 종래기술에 비해 37.5% 경감된다.In the embodiment of the present invention shown in Figure 5, the calculation amount of three steps is

Therefore, the total calculation amount for steps 1 to 3 is 5.

And the amount of calculation is reduced by 37.5% compared to the prior art.

정리하면, 본 발명은 4채널 TI-ADC에서도 계산량을 경감할 수 있을 뿐만 아니라 채널 개수가 많을수록 경감되는 계산량이 많아짐을 알 수 있다.In summary, not only can the present invention reduce the amount of calculation in a 4-channel TI-ADC, but it can be seen that the more the number of channels, the more the amount of calculation is reduced.

따라서, 본 발명은 TI-ADC의 채널간 샘플 시간 불일치의 범위가 큰 환경에서도 보정 성능을 유지하므로 샘플 간격이 좁아 갬플 간격 대비 샘플 시간 불일치가 큰 다채널 TI-ADC에도 적용하여 보정 성능을 달성할 수 있고, 계산량도 줄일 수 있어서 다채널 TI-ADC에서 유용하게 적용할 수 있다.Therefore, the present invention maintains correction performance even in an environment where the sample time mismatch between channels of the TI-ADC is large, so it can be applied to multi-channel TI-ADC where the sample time mismatch is large compared to the sample interval due to the narrow sample interval to achieve correction performance. and the amount of calculation can be reduced, so it can be usefully applied in multi-channel TI-ADC.

이상에서 본 발명의 기술적 사상을 예시하기 위해 구체적인 실시 예로 도시하고 설명하였으나, 본 발명은 상기와 같이 구체적인 실시 예와 동일한 구성 및 작용에만 국한되지 않고, 여러가지 변형이 본 발명의 범위를 벗어나지 않는 한도 내에서 실시될 수 있다. 따라서, 그와 같은 변형도 본 발명의 범위에 속하는 것으로 간주해야 하며, 본 발명의 범위는 후술하는 특허청구범위에 의해 결정되어야 한다.In the above, specific embodiments have been shown and described to illustrate the technical idea of the present invention, but the present invention is not limited to the same configuration and operation as the specific embodiments as described above, and various modifications may be made without departing from the scope of the present invention. It can be carried out in Accordingly, such modifications should be considered to fall within the scope of the present invention, and the scope of the present invention should be determined by the claims described below.

1 : 샘플 시간 불일치 보정 처리 장치
2 : 2채널 TI-ADC 보정 회로
3 : 업샘플러(upsampler) 4 : 리드 보정 필터
5,5' : 래그 보정 필터 6 : 채널 합성기
10 : 아날로그 디멀티플렉서(Analog Demultiplexer)
20 : ADC(Analog-to-Digital Converter)
30 : 디지털 멀티플렉서(Digital Multiplexer)
40 : TI--ADC 보정 회로
41 : 업샘플러(upsampler) 42 : 보정 필터
43 : 채널 합성기
50,50',50" : 2채널 TI-ADC 보정 회로
51-1, 51-2 : 업샘플러(upsampler) 52 : 제1 채널 보정 필터
53 : 제2 채널 보정 필터 54 : 채널 합성기
55 : 지연 회로1: Sample time mismatch correction processing device
2: 2-channel TI-ADC correction circuit
3: upsampler 4: lead correction filter
5,5': Lag correction filter 6: Channel synthesizer
10: Analog Demultiplexer
20: ADC (Analog-to-Digital Converter)
30: Digital Multiplexer
40: TI--ADC correction circuit
41: upsampler 42: correction filter
43: Channel synthesizer
50,50',50": 2-channel TI-ADC correction circuit
51-1, 51-2: upsampler 52: first channel correction filter
53: second channel correction filter 54: channel synthesizer
55: delay circuit

Claims

In an M-channel time-interleaved analog-to-digital converter (TI-ADC) equipped with M analog-to-digital converters (ADCs) of 4 or more in powers of 2, the A sample time mismatch correction processing device that converts analog input signals from M channels and multiplexes and outputs digital samples output by correcting sample time mismatch between channels,
After grouping channels with sampling order differences equal to half the number of channels, each channel is calibrated using a 2-channel TI-ADC correction circuit (2) for multiplexing and correcting the sample time mismatch of the 2-channel time interleaved analog-to-digital converter. The process of generating multiplexed digital samples for each group is repeated and the number of channels is reduced by half. In the final process of reducing the number of channels to two, digital samples obtained by processing with a two-channel TI-ADC correction circuit are output.
Sample time mismatch correction processing unit.

According to clause 1,
The 2-channel TI-ADC correction circuit (2) is
Among the two channels to be multiplexed, the sample time mismatch value is corrected based on the channel with the previous sampling time and multiplexed.
Sample time mismatch correction processing unit.

According to clause 1,
The 2-channel TI-ADC correction circuit (2) is
Multiplex the digital samples obtained by upsampling by 2 times for each of the two channels to be multiplexed and then filtering each with correction filters (4, 5) for two channels.
The transfer function of the correction filter (4) for the channel with the preceding sampling time is

, and the transfer function of the correction filter (5) of the channel whose sampling time is behind is

and where

is the angular frequency,

is the sample interval between the two channels to be multiplexed,

is the sample time mismatch value between the two channels to be multiplexed,

is the sign function,
angular frequency

is the total number of channels in the processing in which the correction filter is used, m, and the sampling frequency of the M-channel time-interleaved analog-to-digital converter.

by

limited to the scope of
Sample time mismatch correction processing unit.

According to clause 3,
In the final processing process, which was reduced to two channels, only the channel with the latter sampling time

A correction filter (5') with a transfer function of is used, where

uses the sample time mismatch value of the second channel based on the first channel.
Sample time mismatch correction processing unit.

According to clause 3,
The sample time discrepancy value is
Among ADCs, the sample time mismatch value of the remaining ADCs is based on the ADC with the most advanced sample time.
Sample time mismatch correction processing unit.

An ADC (20) that has M numbers of powers of 2 that are 4 or more and converts the analog input signal into a digital sample in an MT cycle with a time difference of the sampling cycle T and outputs it;
A sample time discrepancy correction processing device (1) according to any one of claims 1 to 5;
containing
Time-interleaved analog-to-digital converter.

M ADCs (analog-to-digital converters, 20) that are 4 or more in power of 2, convert analog input signals from M channels formed by each ADC, and output digital samples to correct sample time discrepancies between channels. In the analog-to-digital conversion method of an M-channel time-interleaved analog-to-digital converter (TI-ADC) including a sample time mismatch correction processing device (1) that multiplexes and outputs,
In M ADCs, a multi-channel analog-to-digital conversion step (10) of converting analog input signals into digital samples at an MT period with a time difference of the sampling period T; and
In the sample time mismatch correction processing device 1, a grouping step (S21) of grouping channels with a difference in sampling order by half the number of channels, and multiplexing by correcting the sample time mismatch of the two-channel time interleaved analog-to-digital converter For this purpose, the processing process including the 2-channel multiplexing step (S22), which reduces the number of channels by half by generating multiplexed digital samples for each group using a 2-channel TI-ADC correction circuit, is repeatedly performed, and the number of channels reduced to 2 is repeated. A sample time correction step (20) of outputting digital samples obtained by processing with a 2-channel TI-ADC correction circuit in the final processing step;
including
Analog to digital conversion method.

According to clause 7,
The two-channel multiplexing step (S22) of the sample time correction step (20) is
Among the two channels to be multiplexed, the sample time mismatch value is corrected based on the channel with the previous sampling time and multiplexed.
Analog to digital conversion method.

According to clause 7,
The two-channel multiplexing step (S22) of the sample time correction step (20) is
Multiplex the digital samples obtained by upsampling by 2 times for each of the two channels to be multiplexed and then filtering each with a correction filter for two channels.
Multiplex the digital samples obtained by upsampling by 2 times for each of the two channels to be multiplexed and then filtering each with correction filters (4, 5) for two channels.
The transfer function of the correction filter (4) for the channel with the preceding sampling time is

and where

is the angular frequency,

is the sample interval between the two channels to be multiplexed,

is the sample time mismatch value between the two channels to be multiplexed,

is the sign function,
angular frequency

by

limited to the scope of
Analog to digital conversion method.

According to clause 9,
The two-channel multiplexing step (S22) of the sample time correction step (20) is
In the final processing process, which was reduced to two channels, only the channel with the latter sampling time

A correction filter (5') with a transfer function of is used, where

uses the sample time mismatch value of the second channel based on the first channel.
Analog to digital conversion method.

According to clause 9,
The two-channel multiplexing step (S22) of the sample time correction step (20) is
Among ADCs, the sample time discrepancy value of the remaining ADCs is used based on the ADC with the most advanced sample time.
Analog to digital conversion method.