KR102638050B1 - 계층적 표면개질 전극 및 그의 제조 방법 - Google Patents

계층적 표면개질 전극 및 그의 제조 방법 Download PDF

Info

Publication number
KR102638050B1
KR102638050B1 KR1020220069752A KR20220069752A KR102638050B1 KR 102638050 B1 KR102638050 B1 KR 102638050B1 KR 1020220069752 A KR1020220069752 A KR 1020220069752A KR 20220069752 A KR20220069752 A KR 20220069752A KR 102638050 B1 KR102638050 B1 KR 102638050B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
micro
hierarchical
nano
Prior art date
Application number
KR1020220069752A
Other languages
English (en)
Other versions
KR20230168895A (ko
Inventor
김대원
조승주
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020220069752A priority Critical patent/KR102638050B1/ko
Publication of KR20230168895A publication Critical patent/KR20230168895A/ko
Application granted granted Critical
Publication of KR102638050B1 publication Critical patent/KR102638050B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/24Electrodes characterised by structural features of the materials making up or comprised in the electrodes, e.g. form, surface area or porosity; characterised by the structural features of powders or particles used therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/30Electrodes characterised by their material
    • H01G11/32Carbon-based
    • H01G11/36Nanostructures, e.g. nanofibres, nanotubes or fullerenes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 계층적 표면개질 전극 및 그의 제조 방법에 관한 것으로, 본 발명의 일 실시예에 따른 계층적 표면개질 전극은 표면 거칠기를 갖는 소재로 구비되는 기재, 상기 기재 상에 증착되어 형성되는 마이크로 전극층 및 상기 마이크로 전극층 상에 금속 이온이 코팅되어 형성되는 나노 금속층을 포함하되, 상기 기재의 표면 거칠기에 기초하여 상기 마이크로 전극층의 표면적이 결정될 수 있다.

Description

계층적 표면개질 전극 및 그의 제조 방법{Hierarchical surface modification electrode and manufacturing method thereof}
본 발명은 계층적 표면개질 전극 및 그의 제조 방법에 관한 것이다.
최근 환경 오염과 에너지 위기에 대한 우려로 환경에서 지속 가능한 에너지를 수확하고 저장하는 시스템의 개발은 매우 중요한 실정이다. 특히 환경에 유해한 플라스틱 기반 폴리머를 사용함으로써 그 심각성이 유발됨에 따라 에너지 수확 및 저장 시스템의 전극에 친환경 물질을 사용할 필요성 또한 크게 증가하고 있다.
에너지 수확 및 저장 시스템에 적용되는 하이브리드 슈퍼 커패시터(HSC: hybrid supercapacitor)는 그 표면 개질에 따라 성능이 좌우될 수 있다. 높은 전력 밀도, 빠른 충방전 및 긴 사이클 수명 등 많은 장점으로 인해 하이브리드 슈퍼 커패시터를 통한 첨단 에너지 저장 및 변환 시스템은 이차전지를 대체하기 위해 적극적으로 활용되고 있는 추세이다. 특히 고출력 및 에너지 밀도를 위한 전지형 전극 재료의 개발은 하이브리드 슈퍼 커패시터와 이차전지의 장점을 극대화 하기위한 중요한 요소 중 하나이다.
대한민국 공개특허공보 제10-2019-0110795호 (2019년 10월01일 공개)
본 발명은 친환경 소재인 종이 기반의 물질을 전극의 기재로 사용함으로써 비용 및 시간 효율을 향상시킨 에너지 수확 및 저장 시스템에 적용 가능한 계층적 표면개질 전극 및 그의 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 계층적 구조의 표면 개질을 통해 표면적 향상에 따른 전도성 증가로부터 전기화학적 출력 성능을 증가시킬 수 있는 계층적 표면개질 전극 및 그의 제조 방법을 제공하는데 그 목적이 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 계층적 표면개질 전극은 표면 거칠기를 갖는 소재로 구비되는 기재, 상기 기재 상에 증착되어 형성되는 마이크로 전극층 및 상기 마이크로 전극층 상에 금속 이온이 코팅되어 형성되는 나노 금속층을 포함하되, 상기 기재의 표면 거칠기에 기초하여 상기 마이크로 전극층의 표면적이 결정될 수 있다.
또한, 상기 기재는 사포를 포함하고, 상기 마이크로 전극층은 니켈을 포함하되, 상기 사포의 입도(grit)에 의해 상기 기재상에 증착된 단위 면적당 니켈 함량이 결정될 수 있다.
또한, 상기 마이크로 전극층은, 상기 기재가 갖는 표면 특성이 보존되는 두께로 증착되어 상기 기재의 표면 특성에 의해 표면적이 확장될 수 있다.
또한, 상기 나노 금속층은, 금속, 전도성 고분자, 탄소물질 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함할 수 있다.
또한, 상기 나노 금속층은, 상기 마이크로 전극층에 대하여 산화 환원 반응을 통해 상기 금속 이온이 코팅되어 형성될 수 있다.
또한, 표면 거칠기를 갖는 상기 기재 상에 형성된 상기 마이크로 전극층 및 상기 나노 금속층에 의해 이루어진 표면 개질에 기초하여 전극에 대한 전해질 이온의 확산 속도가 증가될 수 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 또 다른 일 실시예에 따른 계층적 표면개질 전극의 제조 방법은 표면 거칠기를 갖는 소재의 기재를 구비하는 단계, 상기 기재 상에 증착되는 마이크로 전극층을 형성하는 단계 및 상기 마이크로 전극층 상에 금속 이온이 코팅되는 나노 금속층을 형성하는 단계를 포함하되, 상기 기재의 표면 거칠기에 기초하여 상기 마이크로 전극층의 표면적이 결정될 수 있다.
또한, 상기 기재는 사포를 포함하고, 상기 마이크로 전극층은 니켈을 포함하되, 상기 사포의 입도(grit)에 의해 상기 기재상에 증착된 단위 면적당 니켈 함량이 결정될 수 있다.
또한, 상기 마이크로 전극층은, 상기 기재가 갖는 표면 특성이 보존되는 두께로 증착되어 상기 기재의 표면 특성에 의해 표면적이 확장될 수 있다.
또한, 상기 나노 금속층은, 금속, 전도성 고분자, 탄소물질 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함할 수 있다.
또한, 상기 나노 금속층은, 상기 마이크로 전극층에 대하여 산화 환원 반응을 통해 상기 금속 이온이 코팅되어 형성될 수 있다.
또한, 표면 거칠기를 갖는 상기 기재 상에 형성된 상기 마이크로 전극층 및 상기 나노 금속층에 의해 이루어진 표면 개질에 기초하여 전극에 대한 전해질 이온의 확산 속도가 증가될 수 있다.
상기한 본 발명의 일 실시예에 따르면, 친환경 소재인 종이 기반의 물질을 전극의 기재로 사용함으로써 비용 및 시간 효율을 향상시킨 에너지 수확 및 저장 시스템에 적용 가능한 계층적 표면개질 전극 및 그의 제조 방법을 제공할 수 있다.
또한, 계층적 구조의 표면 개질을 통해 표면적 향상에 따른 전도성 증가로부터 전기화학적 출력 성능을 증가시킬 수 있는 계층적 표면개질 전극 및 그의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 구성을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 형성 과정의 예를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 제조 방법의 흐름을 도시한 도면이다
도 4는 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 재료 분석 결과를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 사포 입도별 전기화학적 성능을 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 나노 금속층의 조성에 따른 전기화학적 성능 비교를 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 조성물 별 주사전자현미경 이미지를 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 나노 금속층에 대한 전기화학적 성능을 수치화한 도면이다.
도 9는 본 발명의 일 실시예에 따른 계층적 표면개질 전극을 활용한 하이브리드 슈퍼커패시터(HSC)의 전기화학적 성능을 도시한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 구성을 도시한 도면이고, 도 2는 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 형성 과정의 예를 도시한 도면이다.
도 1을 참조하면, 계층적 표면개질 전극(100)은 기재(110), 마이크로 전극층(120) 및 나노 금속층(130)을 포함할 수 있다.
기재(110)는 표면 거칠기를 갖는 소재로 구비될 수 있다. 에너지 수확 및 저장 시스템에 적용되는 하이브리드 슈퍼 커패시터(HSC: hybrid supercapacitor)는 그 표면 개질에 따라 성능이 좌우될 수 있다. 높은 전력 밀도, 빠른 충방전 및 긴 사이클 수명 등 많은 장점으로 인해 하이브리드 슈퍼 커패시터를 통한 첨단 에너지 저장 및 변환 시스템은 이차전지를 대체하기 위해 적극적으로 활용되고 있는 추세이다. 특히 고출력 및 에너지 밀도를 위한 전지형 전극 재료의 개발은 하이브리드 슈퍼 커패시터와 이차전지의 장점을 극대화 하기위한 중요한 요소 중 하나이다.
하이브리드 슈퍼 커패시터의 전기화학적 성능 향상을 위해 하이브리드 슈퍼 커패시터 전극의 구조 및 재료에 대한 개발 시도는 지속되었다. 특히, 전기 활성 물질의 표면적에 대한 구조는 전기 화학적 성능을 향상시키기 위한 주된 요소이다. 배터리형 하이브리드 슈퍼 커패시터의 에너지 저장 메커니즘에 따르면, 전기화학적 이온 및 전하는 전기활성 물질 및 전해질 계면에서 빠르고 가역적인 산화환원 반응을 통해 저장될 수 있다. 즉, 전극의 표면이 개질 될수록 전기화학적 성능이 향상될 수 있음을 의미한다. 이에 본 발명에서는 표면 거칠기를 갖는 소재를 기재(110)로 채택하여 전극의 표면 개질을 이루고자 한다. 예시적으로, 기재(110)는 사포를 포함할 수 있다. 사포는 실생활에서 용이하게 얻을 수 있는 재료 중 하나이며 유연성, 생분해성 및 환경 친화성 등 기재로 활용하기에 친환경적인 특성을 가지고 있다. 또한, 사포가 갖는 표면 거칠기의 특성을 살려 전극의 기재(110)로 사용할 경우, 동일 면적의 표면이 플랫한 소재의 기재에 비해 비약적으로 단면적을 증가시킬 수 있다.
마이크로 전극층(120)은 기재 상에 증착되어 형성될 수 있다. 본 발명에서 전극의 표면 개질은 마이크로 전극층(120)의 증착과 나노 금속층(130)의 코팅으로 이루어질 수 있다. 먼저 마이크로 전극층(120)에 대해 살펴보면, 마이크로 전극층(120)은 니켈을 포함할 수 있다. 마이크로 전극층(120)을 형성하는 소재는 니켈에 한정하지 않고 코발트(Co), 철(Fe), 망간(Mn), 구리(Cu), 바나듐(V) 등 다양한 전도성 물질이 활용될 수 있다.
마이크로 전극층(120)은 기재(110) 상에 니켈의 전기화학적 증착(ECD: electrochemical deposition)을 통해 형성될 수 있다. 예시적으로, 마이크로 전극층(120)은 니켈을 45분동안 150W로 기재(110)상에 스퍼터링 할 수 있다. 또한, 기재(110)의 표면 거칠기에 기초하여 마이크로 전극층(120)의 표면적이 결정될 수 있다. 다시 말해, 마이크로 전극층(120)은 사포의 입도(grit)에 의해 기재(110) 상에 증착된 단위 면적당 니켈 함량이 결정될 수 있다. 구체적으로, 입도는 단위 면적당 일정한 파티클의 수를 나타낸 것이다. 예시적으로, 입도가 낮다는 것은 단위면적당 적은 수의 파티클이 있다는 것으로 적은 수의 입자로 단위 면적을 채워야 한다는 것을 의미한다. 즉, 입도가 낮을수록 크기가 큰 파티클로 이루어진 사포이고, 입도가 클수록 파티클이 미세한 사포일 수 있다.
구체적으로, 동일 면적의 플랫한 표면의 기재(110)에 증착된 경우보다 월등한 마이크로 전극층(120)의 표면적이 확보될 수 있다. 더불어, 기재(110)의 입도에 따라 기재(110)상에 증착되는 마이크로 전극층(120)의 표면적 또한 가변될 수 있다. 즉 개선된 전기화학적 성능을 발휘하기 위한 표면 개질을 위해서는 최적화된 입도의 기재(110)와 마이크로 전극층(120) 및 후술하는 나노 금속층(130)의 두께가 중요한 사항으로 작용할 수 있다.
기재(110)가 갖는 표면 특성이 보존되는 두께로 증착되어 상기 기재의 표면 특성에 의해 표면적이 확장될 수 있다. 또한, 기재(110)에 대한 입도의 크고 작음에 따라 증착되는 단위면적당 니켈의 양이 가변적일 수 있다. 즉, 표면 거칠기라는 특성을 갖는 기재(110)에 마이크로 전극층(120)에 증착되되, 표면 거칠기(파티클)에 의해 증가된 표면적이 보존되도록 파티클의 크기 미만의 두께로 증착될 수 있다. 예시적으로, 파티클의 크기를 초과하는 두께로 마이크로 전극층(120)에 증착될 경우, 기재(110)의 표면은 플랫하게 될 것이다. 이에, 사포가 갖는 특성을 발휘하지 못하게 되므로, 사포에 형성된 파티클의 크기 미만의 두께로 마이크로 전극층(120)이 증착되는 것이 바람직하다.
나노 금속층(130)은 마이크로 전극층(120) 상에 금속 이온이 코팅되어 형성될 수 있다. 나노 금속층(130)은 금속, 전도성 고분자, 탄소물질 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함할 수 있다. 하이브리드 슈퍼 커패시터의 활성 전극은 구성하는 전이금속에 따라 전기화학적 성능이 결정될 수 있다. 종래에 활성 전극으로 사용된 수산화철의 경우, 풍부한 매장량과 저렴한 비용으로 인해 알칼리성 매체에서 폭넓게 적용된 바 있다. 그러나 하이브리드 슈퍼 커패시터에 적용시에는 열악한 전기전도도를 갖는 단점도 존재한다. 반면, 바나듐 산화물은 다중 원자가 상태 및 다양한 화합물의 구조를 포함하는 유리한 특성에 의해 슈퍼 커페시터에 적극적으로 적용된 바 있다. 본 발명에서는 바나듐 산화물의 단일 성분보다 향상된 효율을 보이는 페로바나듐(FeV, 철 바나데이트 수산화물) 층상 이중 수산화물(LDH) (이하, FeV-LDH)을 통해 보다 활성화된 계면 효과와 향상된 이온 및 전자 전도도를 발휘할 수 있다.
나노 금속층(130)은 마이크로 전극층(120)에 대하여 산화 환원 반응을 통해 금속 이온이 코팅되어 형성될 수 있다. 나노 금속층(130)의 형성에 대해 살펴보면, 기재(110)에 증착된 니켈 소재의 마이크로 전극층(120) 상에 FeV-LDH를 성장시켜 코팅을 형성할 수 있다. 나노 금속층(130)을 형성하는 나노 크기의 금속 이온(FeV-LDH)은 대량 대응물(bulk counterparts)에 비해 노출되는 정도가 더 큰 활성 사이트를 가져, 이온 확산 경로를 단축시킬 수 있다.
FeV-LDH 합성을 위한 성장 용액은 30ml의 탈이온수와 FeCl3·6H2O(Fe 전구체)와 VCl3(V 전구체)의 용해액을 실온에서 1시간 동안 혼합하여 마련할 수 있다. 마이크로 전극층(120)의 전기 화학적 증착(ESD) 이후, 상기 혼합된 성장 용액에 침지된 기준 전극 및 카운터 전극(백금)과 함께 전도성 PS 필름을 작업 전극으로 사용할 수 있다. 앞선 전기 화학적 증착 과정에서 PS 필름 상의 재료를 균일하게 코팅하기 위해 -1.0V의 크로노암페로메트리 전압(chronoamperometry voltage)이 100초동안 인가될 수 있다. 코팅된 전극은 80°C의 컨벡션 오븐에서 5시간 동안 건조될 수 있다.
나노 금속층(130)은 활성탄(AC), 폴리비닐리덴 플루오라이드(PVdF) 및 슈퍼 P 탄소의 중량비를 고려하여 탄소 직물상에서 합성될 수 있다. 상기 중량비는 예시적으로 AC, PVdF, 슈퍼 P 탄소 순으로 80:10:10일 수 있다. 나노 금속층(130)의 표면 전도도를 향상시키기 위해 상기 슈퍼 P 탄소가 첨가될 수 있고, PVdF는 바인더로 활용될 수 있다. 슬러리 형태의 상기 합성물(혼합물)을 마이크로 전극층(120) 표면에 코팅하고, 80°C의 컨벡션 오븐에서 3시간 동안 건조될 수 있다.
결과적으로, 표면 거칠기를 갖는 기재(110) 상에 형성된 마이크로 전극층(120) 및 나노 금속층(130)에 의해 이루어진 표면 개질에 기초하여 전극에 대한 전해질 이온의 확산 속도가 증가될 수 있다. 구체적으로, 계층적 표면개질 전극(100)은 다량의 전해질 이온 확산을 지원하여 전기 화학적 성능을 향상시킬 수 있다. 계층적 표면개질 전극(100)의 성능을 최대화하기 위한 실험에 따르면, 15000 입도의 사포에 코팅된 Fe0.75, V0.25 비율의 LDH가 파티클 수 및 그 증가된 표면적에 코팅된 나노 금속층(130)에 의해 전해질 이온의 확산속도를 개선하여 최적의 전기화학적 성능을 발휘할 수 있음을 확인하였다. 또한, 상기 계층 구조 표면재길 전극(100)을 활용한 하이브리드 슈퍼 커패시터의 경우에도 보다 향상된 에너지 및 전력 밀도를 전달할 수 있다.
도 3은 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 제조 방법의 흐름을 도시한 도면이다.
도 3을 참조하면, 단계 S310에서 표면 거칠기를 갖는 소재의 기재(110)를 구비할 수 있다. 예시적으로, 기재(110)는 사포를 포함할 수 있다.
단계 S320에서 기재(110) 상에 증착되는 마이크로 전극층을 형성할 수 있다. 마이크로 전극층(120)은 니켈을 포함할 수 있다. 마이크로 전극층(120)을 형성하는 소재는 니켈에 한정하지 않고 다양한 전도성 물질이 활용될 수 있다. 마이크로 전극층(120)은 기재(110) 상에 니켈의 전기화학적 증착(ECD: electrochemical deposition)을 통해 형성될 수 있다. 또한, 기재(110)의 표면 거칠기에 기초하여 마이크로 전극층(120)의 표면적이 결정될 수 있다. 다시 말해, 마이크로 전극층(120)은 사포의 입도(grit)에 의해 기재(110) 상에 증착된 단위 면적당 니켈 함량이 결정될 수 있다. 또한, 마이크로 전극층(120)은 기재(110)가 갖는 표면 특성이 보존되는 두께로 증착되어 기재(110)의 표면 특성에 의해 표면적이 확장될 수 있다. 구체적으로, 동일 면적의 플랫한 표면의 기재(110)에 증착된 경우보다 월등한 마이크로 전극층(120)의 표면적이 확보될 수 있다. 더불어, 기재(110)의 입도에 따라 기재(110)상에 증착되는 마이크로 전극층(120)의 표면적 또한 가변될 수 있다.
단계 S330에서 마이크로 전극층 상에 금속 이온이 코팅되는 나노 금속층을 형성할 수 있다. 나노 금속층(130)은 금속, 전도성 고분자, 탄소물질 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함할 수 있다. 나노 금속층(130)은 마이크로 전극층(120)에 대하여 산화 환원 반응을 통해 금속 이온이 코팅되어 형성될 수 있다. 나노 금속층(130)의 형성에 대해 살펴보면, 기재(110)에 증착된 니켈 소재의 마이크로 전극층(120) 상에 FeV-LDH를 성장시켜 코팅을 형성할 수 있다. 또한, 표면 거칠기를 갖는 기재(110) 상에 형성된 마이크로 전극층(120) 및 나노 금속층(130)에 의해 이루어진 표면 개질에 기초하여 전극에 대한 전해질 이온의 확산 속도가 증가될 수 있다. 구체적으로, 계층적 표면개질 전극(100)은 다량의 전해질 이온 확산을 지원하여 전기 화학적 성능을 향상시킬 수 있다.
이하, 첨부한 도면 및 실시예들을 참조하여 본 명세서가 청구하는 바에 대하여 더욱 자세히 설명한다. 다만, 본 명세서에서 제시하고 있는 도면 내지 실시예 등은 통상의 기술자에게 의하여 다양한 방식으로 변형되어 여러 가지 형태를 가질 수 있는 바, 본 명세서의 기재사항은 본 발명을 특정 개시 형태에 한정되는 것이 아니고 본 발명의 사상 및 기술 범위에 포함되는 모든 균등물 내지 대체물을 포함하고 있는 것으로 보아야 한다. 또한, 첨부된 도면은 본 발명을 통상의 기술자로 하여금 더욱 정확하게 이해할 수 있도록 돕기 위하여 제시되는 것으로서 실제보다 과장되거나 축소되어 도시될 수 있다.
{실시예 및 평가}
이하에서는 계층적 표면개질 전극(100)의 전기화학적 성능을 검증하는 실험에 대해 설명한다.
계층적 표면개질 전극(100)의 전기화학적 성능은 전기화학적 워크스테이션(IVIUM Technologies, Iviumstat)이 있는 3전극 시스템을 사용하여 측정될 수 있다. 이때, 백금(Pt)과 은/염화은(Ag/AgCl)을 각각 상대전극과 기준전극으로 활용하였다. 작업 전극으로서 니켈이 증착된 기재(110)에 준비된 전극을 1 M KOH 전해질에 담궈 마련할 수 있다. 전기화학적 성능은 순환 전압전류법(CV), 정전류 충전/방전(GCD) 및 전기화학적 임피던스 분광법(EIS)의 측정으로 이루어질 수 있다. 또한, 비용량(Qsc) 및 비정전용량(Csp)의 값은 하기의 수학식 1 및 수학식 2에 기초하여 연산될 수 있다.
[수학식 1]
[수학식 2]
여기서 Qsc는 비용량 (Ah g-1)이고, Csp는 비정전용량(F g-1)이다. I는 인가된 방전전류A이고 t는 방전시간S이고, a는 전기활성물질 면적(cm2), V는 전위창(V)을 나타낸다.
양극, 음극, 분리막 및 전해질을 포함하는 하이브리드 슈퍼커패시터는 두 개의 전극 구성에 의해 밀봉될 수 있다. 계층적 표면개질 전극(100)에 FeV를 기반으로 코팅된 나노 금속층(130)은 하이브리드 슈퍼커패시터 소자 조립을 위한 전지형 전극(+ve 전극)으로, 활성탄(AC) 코팅된 탄소 직물을 용량형 전극(-ve 전극)으로 사용할 수 있다. 결과적으로, 하이브리드 슈퍼커패시터 소자의 면적 정전용량(areal capacitance), 면적 에너지 밀도(areal energy density) 및 전력 밀도(power density)는 하기의 수학식 3 및 수학식 4에 기초하여 연산될 수 있다.
[수학식 3]
[수학식 4]
여기서 Ead는 면적 에너지 밀도(Wh/cm2)이고, Pd는 면적 전력밀도 (W/cm2)를 나타낸다.
평가 1. 계층적 표면개질 전극의 재료 분석 결과
도 4는 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 재료 분석 결과를 도시한 도면이다.
도 4를 참조하면, 에너지 분산 X선 분광법(EDX), X선 회절법(XRD) 및 X선 광전자 분광법(XPS) 특성 분석을 수행하여 나노 금속층(130)의 (Fe0.75V0.25)에 대한 추가적인 재료 분석을 조사하였다. 도 4의 (a)는 EDX 스펙트럼은 각 원소의 존재를 나타낸다. Ni, Fe, V 및 O의 피크는 합성된 Fe0.75V0.25 전극(나노 금속층(130))에서 이러한 원소의 존재를 나타내는 것을 의미한다. 여기서 Ni의 피크는 샌드페이퍼 기판 상의 스퍼터링된 층으로부터이고, Fe, V 및 O의 나머지 피크는 Fe-V LDH의 코팅된 전기활성 물질로부터 발생된 것을 의미한다.
XDR 분석을 수행한 결과 도 4의(b)에 도시된 바와 같이 위상과 결정성이 도출되었다. (200) 평면에서 17.27° 및 (006) 평면에서 26.24°의 2θ 값에서 관측된 회절 피크는 수산화바나듐을 나타낸다. 수산화바나듐의 사방정계 결정 구조는 표준 XRD 회절피크와 일치함을 확인할 수 있다. (110)평면에서 22.59°의 2θ 값에서 관찰된 피크는 수산화철에 대한 지표를 나타낸다. 여기서, 44°, 51° 및 76°의 2θ 값에서 XRD 피크는 각각 전도성 Ni 기판의 입방 구조를 갖는 (111), (200) 및 (220) 평면에 인덱싱된 것을 의미한다.
XPS 분석은 최적화된 Fe-V 복합재료 기반 전극의 화학적 상태, 원소 공공 및 화학적 조성을 조사하기 위해 수행될 수 있다. 도 4의 (C) 내지 (f)에 도시된 바와 같이, Fe0.75V0.25의 전자 상태는 Fe-V 복합재료를 담당하는 Fe 2p, V 2p, O 1s의 스펙트럼을 조사하는 것을 통해 분석될 수 있다. 도 4의 (C)의 와이드 스캔 조사 스펙트럼에서 나노 금속층(130)의 합성을 나타냄으로써, Fe 2p, V 2p 및 O 1s 피크의 존재가 명확하게 나타난 것을 확인할 수 있다. 도 4의 (d) 내지 (f)는 각각 Fe 2p, V 2p 및 O 1s 스펙트럼의 디콘볼루션된 피크를 나타낸다.
평가 2. 계층적 표면개질 전극의 사포 입도별 전기화학적 성능 분석
도 5는 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 사포 입도별 전기화학적 성능을 도시한 도면이다.
다양한 입도(grit number #8000, #15000, #20000)의 사포에 코팅된 Fe-V 즉 나노 금속층(130)의 형태학적 분석과 전기화학적 성능은 도 5에 도시된 바와 같다. 사포를 기재로 하는 계층 구조의 전극을 생성하기 위해서는 사포 구조의 세부 분류를 위한 적절한 입도를 최적화하는 것이 중요한 요소이다. 사포의 고유한 특성과 관련하여 사포의 파티클 크기와 표면의 형태는 특정 전기 활성부위에 영향을 미칠 수 있다. 따라서 최적화된 입자 수에 대한 분석 및 결정은 사포를 기재로 하는 계층 구조의 전극에 필수적이라 할 수 있다.
도 5를 참조하면, 도 5의 (a)는 3종 입도(grit number #8000, #15000, #20000) 전극 각각의 순환 전압전류법(cyclic voltammetry, CV)의 결과를 나타내고, 도 5의 (b)는 정전류 충전-방전(galvanostatic charge-discharge, GDC)의 결과를 나타낸다. 도 5의 (c)는 GDC 결과에 대한 면적 용량값을 나타내고, 도 5의 (d)는 FE-SEM 특성화에 의한 입도의 전극별 표면 형태학적 분석의 비교를 나타낸다.
도 5의(a) 및 (b)에서는 전해액으로 1.0 MKOH 수용액을 사용하여 이들 전극(FeV_#8000, FeV_#15000, FeV_#20000)의 Cyclic Voltammetry(CV) 및 GCD를 나타낸다. 이러한 결과로부터 FeV_#15000 전극이 FeV_#8000, FeV_#20000의 다른 전극에 비해 가장 높은 전기화학적 특성을 나타냄을 확인할 수 있다. FeV_#15000의 경우 CV 그래프의 더 큰 적분 영역과 GCD 그래프의 더 긴 충방전 시간으로 훨씬 더 높은 용량임을 증명하였다. 이러한 측정과 관련하여 도 5의 (c)는 3개의 전극 사이에서 계산된 면적 용량 값을 나타내며, FeV_#8000, FeV_#15000, FeV_#20000의 면적용량은 각각 0.031, 0.156, 0.056 mAh/cm2로 연산되었다. 결과적으로 FeV_#15000 전극은 가장 우수한 전기화학적 성능을 발휘하며, 가장 큰 면적 용량을 가진 최적화된 전극임을 확인할 수 있다.
전기화학적 측정 외에도 합성된 전극의 형태학적 분석은 도 5의 (d)와 같이 도출되었다. FeV_#8000, FeV_#15000, FeV_#20000의 각 전극은 다양한 사포 입도에 코팅되어 독특한 표면 형태를 나타냈으며, 본질적으로 다른 형태의 사포(기질 내)는 나노 금속층(130)(Fe-V 조성)의 합성을 통해 다양한 전기 활성 부위로 이어질 수 있다. 최적화된 FeV_#15000은 (i) LDH(Fe(OH)2 및 V(OH)3)에 의해 생성된 사포 다공성 표면에서 설계된 나노시트 및 (ii) 금속 산화물(Fe2O3 및 V2O5)에 의해 생성된 계층적으로 연결된 나노플레이크(nanoflake)와 함께 이중 모폴로지 구조를 나타내었다. 금속 산화물(Fe2O3 및 V2O5)에 의해 생성되는 나노플레이크. XPS 특성화에 의해 분석된 화학 반응으로부터 금속 수산화물과 금속 산화물 사이의 반응을 연구하였고, Fe와 V의 다양한 산화 상태는 이러한 구조의 존재를 증명하였다. LDH는 Fe(OH)2와 V(OH)3의 화학식에 나타난 바와 같이 Fe2+와 V3+의 산화 상태를 분석할 수 있다.
Fe-V 수산화물/산화물(전기활성 물질)의 나노 형태는 다공성의 고유한 미세 형태(사포 기판)에 계층적으로 코팅될 수 있다. 도 5의 (d)를 참조하면, FeV_#8000은 거의 플랫한 나노시트 형태를 가진 표면 구조를 나타내고 FeV_#20000은 부분적으로 차단된 형태로 표면의 다공성 특성을 나타낸다. 이 두 전극(FeV_#8000 및 FeV_#20000)과 비교하여 최적화된 전극(FeV_#15000)의 고유한 표면 모폴로지가 우수한 충전-저장 성능에 부합하였다. 결과적으로 FeV_#15000 입도에 대한 고유한 표면 형태를 바탕으로 전하 저장 성능을 향상시킬 수 있다. FeV_#15000의 큰 전기화학적 활성 영역은 전해질과 전기 활성 물질 사이의 더 빠른 전자 이동을 실현할 수 있다. 따라서, 에너지 저장 메커니즘에서 계면 전해질 이온 확산 및 전자 수송 경로의 거리를 용이하게 줄일 수 있다.
평가 3. Fe-V의 조성물별 전기화학적 성능 비교
도 6은 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 나노 금속층의 조성에 따른 전기화학적 성능 비교를 도시한 도면이다.
도 6을 참조하여 Fe와 V전구체의 최적 비율을 도출하기 위해 15000입도의 사포 기질에 코팅된 다양한 Fe-V 조성물의 전기화학적 특성을 살펴본다. 분석 대상 조성물은 Bare Ni, Fe, Fe0.75V0.25, Fe0.5V0.5, Fe0.25V0.75 및 V이며, 결과적으로 각 조성물에서 Fe와 V의 기여도가 서로 상이함에 따라, 재료별로 다른 전기화학적 성능을 나타내었다.
도 6의 (a)는 100mV/s의 고정 스캔 속도에서 전위 범위가 0.0~0.55V인 일반적인 CV 곡선을 나타낸다. 도 6의 (b)는 전류밀도가 3mA/cm2인 GCD 곡선을 측정한 결과이다. 각 조성물을 비교한 결과 Fe0.75V0.25 전극은 CV 면적이 더 크고 충방전 시간이 긴 다른 조성에 비해 가장 높은 전기화학적 성능을 나타냄을 확인하였다. 또한, 상호간의 비교를 위해 측정된 방전 시간, 인가 전류 및 전기 활성 부위의 면적을 사용하여 면적 용량 값을 연산하였다. 분석 결과, 도 6의 (c)에 도시된 바와 같이 Fe 0.75V0.25의 가장 높은 면적 용량 값이 도출되었다. 전류 밀도가 증가함에 따라 면적 용량값은 점진적으로 감소할 수 있다.
도 6의 (d)는 FeV 복합 전기활성 물질에서 전해질 이온과 전자의 수송 가능성을 체계적으로 확인하기 위해 최적화된 Fe0.75V0.25 전극의 전기화학적 임피던스 분광법(EIS)에 대한 결과를 나타낸다. 나이키스트 플롯의 임피던스 스펙트럼은 10,000 ~ 0.01 Hz의 주파수 범위에서 기록되어 주파수 영역마다 다른 거동을 나타내었다. 전해액에서 제안된 전극의 전기화학적 성능을 밝히기 위해 실성분(Z')에 대한 가상의 성분(Z')으로 구성된 나이키스트 임피던스 곡선을 고주파 영역에서는 기록된 반원, 저주파 영역에서는 직선으로 분석하였다. 고주파수 범위에서 전극/전해액 계면에서 전하 전달 저항(Rct)을 나타내어 활물질 및 기판 계면에서 용액 저항(Rs), 내부 저항 및 접촉 저항을 포함하도록 등가 직렬 저항(ESR)을 얻을 수 있다. 저주파수 범위에서 전극 내 전해액의 확산은 충전 저장 공정 중 전해액 침투 경로에 의해 평가될 수 있다.
그 결과, 최적화된 전극(Fe0.75V0.25)의 전기 전도도는 이상적인 캐패시터의 특성과 관련된 가장 낮은 전하-전달 저항(Rct)으로부터 반원 반경이 작고 수직선의 스테퍼 기울기를 나타내었다. 즉, Fe0.75V0.25 전극의 우수한 전하 저장 성능을 입증함으로써, 최적화된 Fe-V조성물임을 검증할 수 있다. 특히, 혼합 금속 수산화물/산화물 조성(Fe0.75V0.25, Fe0.5V0.5, Fe0.25V0.75)과 단일 금속 수산화물/산화물(Fe 및 V). 혼합 금속 수산화물/산화물 조성 중에서 최적화된 Fe0.75V0.25 복합 전극의 향상된 전기화학적 성능은 형태학적 분석으로부터 입증되었다.
도 7은 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 조성물 별 주사전자현미경 이미지를 도시한 도면이다.
도 7에 도시된 SEM이미지를 참조하면, 다양한 조성의 표면 형태는 순수 원소 (Fe 및 V)의 시너지 효과를 촉진하여 제어할 수 있다. Fe계 전극의 표면은 플랫한 구조를 보여 사포의 기공을 대부분 차단하였다. 이와 유사하게, V 기반 전극의 표면은 사포의 파티클의 끝단에서 성장한 상호 연결된 나노막대와 함께 단순한 형태를 나타내었다. 반면, Fe0.5V0.5 및 Fe0.25V0.75의 합성 전극은 현저한 다공성 없이 유려하게 덮인 원형의 끝단을 나타내는 단일 형태의 구조를 보이고 있다.
앞선 4개의 샘플과 비교하여 최적화된 Fe0.75V0.25 전극은 층상 이중수산화물(LDH) 나노시트 및 금속 산화물과 상호 연결된 나노플레이크 구조에서 이중 형태를 구축하였다. 결과적으로 Fe0.75V0.25의 특유의 이중 표면 형태는 높은 표면적을 갖는 계층적 나노-마이크로-구조의 형태로 구현되어 풍부한 활성 영역을 제공할 수 있다. 즉, 다면적의 전기화학적 활성 부위를 제공함으로써 에너지 저장 시스템에서 전하 수송을 용이하게 유도할 수 있다.
평가 4. 최적화된 Fe-V 조성물의 전기화학적 성능 분석
도 8은 본 발명의 일 실시예에 따른 계층적 표면개질 전극의 나노 금속층에 대한 전기화학적 성능을 수치화한 도면이다.
도 8은 최적화된 Fe0.75V0.25에 기반한 나노 금속층(130)의 전기화학적 성능과 최대 전하 저장치에 대해 도시한 도면이다. 도 8의 (a)는 10~150mV/s의 다양한 스캔 속도에서 기록된 순환 전압전류법(CV)곡선을 나타낸다. 그래프 상에서 산화환원 피크의 형상은 Fe2+/Fe3+ 및 V3+/V5+의 전자/전하 수송이동을 나타낸다.
계층적 표면개질 전극의 계층 구조는 전기 활성 물질의 표면 전체에 걸쳐 전해질 이온의 활성화된 접근을 제공한다. 또한 스캔 속도가 증가함에 따라 통합 CV 영역도 점진적으로 증가할 수 있다. 도 8의 (b)를 참조하면 GCD 분석은 2 ~ 10mA/cm2 범위의 다양한 전류 밀도로 수행되었다. 그 결과 가역적인 패러데이 산화환원 과정을 나타내기 위해 유의미한 고원 형태를 갖는 균일한 충방전 특성이 도출되었다. 도 8의 (c)를 참조하면, Fe0.75V0.25 전극의 이론적 면적 용량 값은 2 ~ 10mA/cm2 범위에서 계산된 값에 기초하여 도출될 수 있다. 상기 GCD의 결과에 따르면, 면적 용량값은 인가 전류 밀도가 증가함에 따라 점차적으로 감소할 수 있다. 또한, GCD 측정의 1000 사이클 후에도 전극의 면적 용량은 Fe0.75V0.25의 양호한 사이클링 안정성을 나타내어 초기 용량의 95.1%를 유지함을 보였다. 이러한 사이클링 성능은 실제 에너지 저장 장치에 대한 전극 적용을 결정하는 중요한 측면으로 작용할 수 있다.
평가 5. 최적의 Fe-V 기반 하이브리드 슈퍼커패시터의 전기화학적 성능 분석
Fe0.75V0.25 배터리 유형 전극의 성능을 고려하여 도 9를 참조하여 하이브리드 슈퍼커패시터를 분석하였다.
도 9는 본 발명의 일 실시예에 따른 계층적 표면개질 전극을 활용한 하이브리드 슈퍼커패시터(HSC)의 전기화학적 성능을 도시한 도면이다.
슈퍼 커페시터 소자는 Fe0.75V0.25와 활성탄(AC) 코팅 탄소직물이 각각 전지형 양극과 전기 이중층 정전용량(electric double layer capacitance, EDLC)형 음극으로 구비하였다.
HSC 소자의 확장된 전위창을 확인하기 위해 다양한 전위창을 이용한 CV 및 GCD 분석을 각각 수행한 결과는 도 9의 (a) 및 (b)와 같다. 분석 결과, 제작된 HSC는 Fe0.75V0.25와 AC의 전위창을 결합하여 최대 1.6V의 전위를 얻을 수 있다. 도 9의 (a)에 도시된 바와 같이, 스캔 속도가 증가하면, 산화환원 피크가 소폭 이동하나, CV 곡선의 형태는 유지될 수 있다. 이러한 CV 특성은 전지형 전극과 정전용량형 전극의 통상적인 조합을 나타냄으로써 HSC의 우수한 가역성을 반영할 수 있다. 또한, 도 9의 (b)를 참조하면, 서로 다른 전위 창에서 대략 대칭적인 GCD 곡선은 뚜렷한 왜곡 없이 유사한 모양을 유지하여 빠른 충방전 속도를 나타냄을 확인할 수 있다. 이러한 결과에 기초하여 HSC 소자의 최적화된 전위창은 0~1.6 V로 고려될 수 있다.
도 9의 (c)는 20~200mV/s의 다양한 스캔 속도에서 기록된 CV 분석을 나타낸다. 도 9의 (c)를 참조하면, 넓은 범위의 스캔 속도에서 CV 모양이 유지되어 전극/전해질 계면에서 전자와 이온의 빠른 이동을 확인할 수 있다. HSC 장치의 우수한 속도에 대한 성능은 도 9의 (d)를 통해서도 확인할 수 있다. 도 9의 (d)를 참조하면, 2 ~ 18 mA/cm2 범위의 다양한 전류 밀도에서 충방전 속도는 전류 밀도가 증가함에 따라 점진적으로 증가함을 확인할 수 있다. 상기와 같은 분석 결과를 바탕으로 면적 커패시턴스를 연산한 결과는 도 9의 (e)를 통해 도시할 수 있다. 여기서 면적용량의 94.97, 83.76.75.95.58.27, 45.72, 39.25μF/cm2의 값은 각각 2, 3, 5, 7, 10, 15, 18 mA/cm2에서 도출될 수 있다. 또한, 도 9의 (f)를 참조하면 HSC 소자의 에너지 및 전력 밀도는 GCD 결과로부터 도출됨을 확인할 수 있다. 18mA/cm2의 전류밀도에서 23.8mW/cm2의 전력밀도와 0.05mWh/cm2의 에너지밀도가 도출될 수 있고, 2mA/cm2의 전류밀도에서 2.62mW/cm2의 전력밀도와 0.123mWh/cm2의 에너지밀도가 도출될 수 있다.
결과적으로, 높은 표면적과 독특한 구조 설계의 장점으로 준비된 Fe0.75V0.25 LDH는 우수한 전기화학적 성능을 입증하였다. 또한, 패러데이 전극으로는 Fe0.75V0.25 LDHs, 정전극으로는 활성탄(AC)으로 구성된 비대칭 커패시터는 높은 에너지 및 출력 밀도를 달성하였다. 궁극적으로, 계층적 표면개질 전극은 향상된 에너지 저장 성능을 가진 에너지 저장 장치에 대한 적용 가능성이 크다고 할 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에 만 한정되는 것은 아니다. 나아가, 각 실시 예에 서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다.
따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. 또한, 이상에서 실시 예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 계층적 표면개질 전극
110: 기재
120: 마이크로 전극층
130: 나노 금속층

Claims (12)

  1. 표면 거칠기를 갖는 소재로 구비되는 기재;
    상기 기재 상에 증착되어 형성되는 마이크로 전극층; 및
    상기 마이크로 전극층 상에 금속 이온이 코팅되어 형성되는 나노 금속층을 포함하되,
    상기 기재의 표면 거칠기에 기초하여 상기 마이크로 전극층의 표면적이 결정되고,
    상기 마이크로 전극층은,
    상기 기재가 갖는 표면 특성이 보존되는 두께로 증착되어 상기 기재의 표면 특성에 의해 표면적이 확장되고, 상기 표면 거칠기에 의해 증가된 표면적이 보존되도록 상기 표면 거칠기의 크기 미만의 두께로 코팅되고,
    상기 기재의 표면 거칠기에 따라 상기 나노 금속층을 형성하는 금속 이온의 비율이 결정되고, 상기 금속 이온의 비율에 기초하여 증가된 표면적에 증착된 상기 나노 금속층에 의해 전해질 이온의 확산 속도가 증가되는 것인, 계층적 표면개질 전극.
  2. 제1항에 있어서,
    상기 기재는 사포를 포함하고,
    상기 마이크로 전극층은 니켈을 포함하되,
    상기 사포의 입도(grit)에 의해 상기 기재상에 증착된 단위 면적당 니켈 함량이 결정되는 것인, 계층적 표면개질 전극.
  3. 삭제
  4. 제1항에 있어서,
    상기 나노 금속층은,
    금속, 전도성 고분자, 탄소물질 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것인, 계층적 표면개질 전극.
  5. 제1항에 있어서,
    상기 나노 금속층은,
    상기 마이크로 전극층에 대하여 산화 환원 반응을 통해 상기 금속 이온이 코팅되어 형성되는 것인, 계층적 표면개질 전극.
  6. 삭제
  7. 계층적 표면개질 전극의 제조 방법에 있어서,
    표면 거칠기를 갖는 소재의 기재를 구비하는 단계;
    상기 기재 상에 증착되는 마이크로 전극층을 형성하는 단계; 및
    상기 마이크로 전극층 상에 금속 이온이 코팅되는 나노 금속층을 형성하는 단계를 포함하되,
    상기 기재의 표면 거칠기에 기초하여 상기 마이크로 전극층의 표면적이 결정되고,
    상기 마이크로 전극층은,
    상기 기재가 갖는 표면 특성이 보존되는 두께로 증착되어 상기 기재의 표면 특성에 의해 표면적이 확장되고, 상기 표면 거칠기에 의해 증가된 표면적이 보존되도록 상기 표면 거칠기의 크기 미만의 두께로 코팅되고,
    상기 기재의 표면 거칠기에 따라 상기 나노 금속층을 형성하는 금속 이온의 비율이 결정되고, 상기 금속 이온의 비율에 기초하여 증가된 표면적에 증착된 상기 나노 금속층에 의해 전해질 이온의 확산 속도가 증가되는 것인, 계층적 표면개질 전극의 제조 방법.
  8. 제7항에 있어서,
    상기 기재는 사포를 포함하고,
    상기 마이크로 전극층은 니켈을 포함하되,
    상기 사포의 입도(grit)에 의해 상기 기재상에 증착된 단위 면적당 니켈 함량이 결정되는 것인, 계층적 표면개질 전극의 제조 방법.
  9. 삭제
  10. 제7항에 있어서,
    상기 나노 금속층은,
    금속, 전도성 고분자, 탄소물질 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것인, 계층적 표면개질 전극의 제조 방법.
  11. 제7항에 있어서,
    상기 나노 금속층은,
    상기 마이크로 전극층에 대하여 산화 환원 반응을 통해 상기 금속 이온이 코팅되어 형성되는 것인, 계층적 표면개질 전극의 제조 방법.
  12. 삭제
KR1020220069752A 2022-06-08 2022-06-08 계층적 표면개질 전극 및 그의 제조 방법 KR102638050B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220069752A KR102638050B1 (ko) 2022-06-08 2022-06-08 계층적 표면개질 전극 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220069752A KR102638050B1 (ko) 2022-06-08 2022-06-08 계층적 표면개질 전극 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20230168895A KR20230168895A (ko) 2023-12-15
KR102638050B1 true KR102638050B1 (ko) 2024-02-20

Family

ID=89124931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220069752A KR102638050B1 (ko) 2022-06-08 2022-06-08 계층적 표면개질 전극 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR102638050B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102035687B1 (ko) 2018-03-21 2019-10-23 중앙대학교 산학협력단 압력 센서 및 이의 제조방법

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
인용발명 1: Jose J. Alcaraz-Espinoza et al., "Flexible supercapacitors based on a ternary composite of polyaniline/polypyrrole/graphite on gold coated sandpaper", Electrochimica Acta, Volume 274, Pages 200-207, 1 June 2018. 1부.*
인용발명 2: Bhimanaboina Ramulu et al., "Nano-Ag laminated ternary layered double hydroxides for hybrid supercapacitors", Chemical Engineering Journal, Volume 420, Part 3, 15 September 2021. 1부.*
인용발명 3: Yumeng Xu et al., "Alumina sandpaper-supported nickel nanocoatings and its excellent application in non-enzymatic glucose sensing", Applied Surface Science, Volume 463, Pages 1028-1036, 1 January 2019. 1부.*

Also Published As

Publication number Publication date
KR20230168895A (ko) 2023-12-15

Similar Documents

Publication Publication Date Title
Attia et al. Supercapacitor electrode materials: addressing challenges in mechanism and charge storage
US10236135B2 (en) Ni(OH)2 nanoporous films as electrodes
KR101911770B1 (ko) 전도성 탄소전극 상의 3차원 계층적 메조기공 구조의 NiCo2S4/Ni(OH)2 중심-껍질 나노시트 배열 복합체 제조방법과 고성능 슈퍼커패시터에의 응용
Patil et al. Electrochemical performance of a portable asymmetric supercapacitor device based on cinnamon-like La 2 Te 3 prepared by a chemical synthesis route
Jagadale et al. Carbon nanofibers (CNFs) supported cobalt-nickel sulfide (CoNi2S4) nanoparticles hybrid anode for high performance lithium ion capacitor
US20150125743A1 (en) Battery electrode materials
Raman et al. Transition metal chalcogenide based MnSe heterostructured with NiCo 2 O 4 as a new high performance electrode material for capacitive energy storage
KR20140037022A (ko) 나노 다공성 세라믹 복합 금속
KR101749160B1 (ko) 프렉서블한 3차원 꽃-형상의 NiCo2O4 나노구조가 증착된 3차원-니켈/니켈- 와이어 전류 집전체 제조방법
Pandey et al. Electrochemical and electronic properties of flower-like MoS 2 nanostructures in aqueous and ionic liquid media
Asen et al. Iron‑vanadium oxysulfide nanostructures as novel electrode materials for supercapacitor applications
Abebe et al. Simultaneous electrodeposition of ternary metal oxide nanocomposites for high-efficiency supercapacitor applications
Lang et al. Three-Dimensional Hierarchical Nanoporosity for Ultrahigh Power and Excellent Cyclability of Electrochemical Pseudocapacitors.
Ingole et al. Galvanostatically electroplated MnO 2 nanoplate-type electrode for potential electrochemical pseudocapacitor application
Rendale et al. Hydrothermally synthesized aster flowers of MnCo2O4 for development of high-performance asymmetric coin cell supercapacitor
Mijailović et al. Core–shell carbon fiber@ Co1. 5Mn1. 5O4 mesoporous spinel electrode for high performance symmetrical supercapacitors
Faisal et al. Effect of binder on the performance of zinc‐tin‐sulfide nano flakes for the high‐performance supercapattery devices
JP6202435B2 (ja) 多孔質合金化合物及びその製造方法並びに電気二重層キャパシタ
WO2016142438A1 (en) Electrode material comprising silicon nanowires covered by a mesoporous oxide nanostructured coating and ionic liquid electrolytes for energy storage applications
KR102638050B1 (ko) 계층적 표면개질 전극 및 그의 제조 방법
KR102021049B1 (ko) 초고용량 커패시터용 전극 및 이의 제조방법
Chan et al. Synthesis and electrochemical characterization of amorphous manganese-nickel oxide as supercapacitor electrode material
Huyen et al. Influence of ag doping on the electrochemical supercapacitor characteristics of manganese dioxide prepared by pulsed potentiostatic electrodeposition
Liu et al. Electrochemical hydrogenated TiO 2 nanotube arrays decorated with 3D cotton-like porous MnO 2 enables superior supercapacitive performance
KR101573780B1 (ko) 다성분계 금속 산화물을 포함하는 전극물질이 전착된 슈퍼커패시터용 전극 및 이의 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant