KR102634948B1 - Substrate processing system and substrate processing apparatus - Google Patents
Substrate processing system and substrate processing apparatus Download PDFInfo
- Publication number
- KR102634948B1 KR102634948B1 KR1020210005222A KR20210005222A KR102634948B1 KR 102634948 B1 KR102634948 B1 KR 102634948B1 KR 1020210005222 A KR1020210005222 A KR 1020210005222A KR 20210005222 A KR20210005222 A KR 20210005222A KR 102634948 B1 KR102634948 B1 KR 102634948B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor substrate
- substrate processing
- processing system
- transfer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 244
- 238000000034 method Methods 0.000 claims abstract description 231
- 239000004065 semiconductor Substances 0.000 claims abstract description 127
- 238000004519 manufacturing process Methods 0.000 claims abstract description 75
- 230000007704 transition Effects 0.000 claims description 3
- 239000007789 gas Substances 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 20
- 239000010410 layer Substances 0.000 description 19
- 238000003672 processing method Methods 0.000 description 15
- 238000010926 purge Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 발명의 기술적 사상에 따른 기판 처리 시스템은, 복수의 공정 챔버를 가지는 제조 공정 설비 및 제조 공정 설비를 제어하는 컨트롤 서버에 있어서, 컨트롤 서버로부터 제조 공정 설비로 반도체 기판의 이송 순서를 전송하는 경우, 반도체 기판이 공정 챔버에 인입되어 소정의 공정이 수행되고 인출되기까지를 하나의 공정 싸이클로 정의하였을 때, 컨트롤 서버는 제1 이송 순서에 의해 N번째(여기서, N은 자연수)의 공정 싸이클을 수행하는 제조 공정 설비에 반도체 기판의 인입이 금지된 상태에 있던 적어도 하나의 공정 챔버 중 하나 이상에 대해 금지가 해제된 시점에 즉시 N+1번째의 공정 싸이클부터 제2 이송 순서로 전환을 명령한다.A substrate processing system according to the technical idea of the present invention includes manufacturing process equipment having a plurality of process chambers and a control server that controls the manufacturing process equipment, when transmitting a transfer order of a semiconductor substrate from the control server to the manufacturing process equipment, When a semiconductor substrate is defined as one process cycle from being introduced into the process chamber, performing a predetermined process, and being withdrawn, the control server performs the Nth process cycle (where N is a natural number) according to the first transfer order. When the ban is lifted for one or more of the at least one process chamber in which the entry of semiconductor substrates into the manufacturing process facility was prohibited, a change to the second transfer sequence from the N+1th process cycle is commanded immediately.
Description
본 발명의 기술분야는 기판 처리 시스템 및 기판 처리 장치에 관한 것으로, 더욱 상세하게는, 복수의 공정 챔버에서 반도체 기판의 이송 순서를 제어하는 기판 처리 시스템 및 기판 처리 장치에 관한 것이다.The technical field of the present invention relates to substrate processing systems and substrate processing devices, and more specifically, to substrate processing systems and substrate processing devices that control the transfer order of semiconductor substrates in a plurality of process chambers.
일반적인 반도체 소자의 제조 공정에서, 반도체 기판 상에 물질층의 형성 또는 물질층의 식각과 같은 다양한 공정 과정이 반복적으로 수행될 수 있다. 이러한 공정 과정을 수행하는 기판 처리 장치에는 복수의 공정 챔버를 제어하는 기판 처리 시스템이 사용되고 있다. 따라서, 이러한 기판 처리 시스템에서는 복수의 공정 챔버 사이의 반도체 기판의 반송 및 로드 포트와의 사이에서 반도체 기판의 전달을 위하여 이송 순서를 효율적으로 제어하는 것이 요구된다.In a general semiconductor device manufacturing process, various processes, such as forming a material layer or etching a material layer on a semiconductor substrate, may be performed repeatedly. A substrate processing system that controls a plurality of process chambers is used in a substrate processing device that performs this process. Accordingly, in such a substrate processing system, it is required to efficiently control the transfer order for transferring semiconductor substrates between a plurality of process chambers and between load ports.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 복수의 공정 챔버를 가지는 매엽식 설비에서 반도체 기판의 인입이 금지된 상태에 있던 공정 챔버를 즉시 이용하는 경우에 컨트롤 서버에서 논리적으로 이송 순서를 제어함으로써, 기판 처리 시스템의 효율을 개선하는 것이다.The problem to be solved by the technical idea of the present invention is to logically control the transfer order in the control server when a process chamber in which entry of a semiconductor substrate is prohibited is immediately used in a single wafer type facility having a plurality of process chambers, The goal is to improve the efficiency of the substrate processing system.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 복수의 공정 챔버를 가지는 매엽식 설비에서 반도체 기판의 인입이 금지된 상태에 있던 공정 챔버를 즉시 이용하는 경우에 컨트롤 서버에서 논리적으로 이송 순서를 제어함으로써, 기판 처리 장치의 생산성을 향상하는 것이다.The problem to be solved by the technical idea of the present invention is to logically control the transfer order in the control server when a process chamber in which entry of a semiconductor substrate is prohibited is immediately used in a single wafer type facility having a plurality of process chambers, The goal is to improve the productivity of substrate processing equipment.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problem to be solved by the technical idea of the present invention is not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the description below.
본 발명의 기술적 사상에 따른 기판 처리 시스템은, 복수의 공정 챔버를 가지는 제조 공정 설비 및 상기 제조 공정 설비를 제어하는 컨트롤 서버에 있어서, 상기 컨트롤 서버로부터 상기 제조 공정 설비로 반도체 기판의 이송 순서를 전송하는 경우, 상기 반도체 기판이 상기 공정 챔버에 인입되어 소정의 공정이 수행되고 인출되기까지를 하나의 공정 싸이클로 정의하였을 때, 상기 컨트롤 서버는, 제1 이송 순서에 의해 N번째(여기서, N은 자연수)의 공정 싸이클을 수행하는 상기 제조 공정 설비에, 상기 반도체 기판의 인입이 금지된 상태에 있던 적어도 하나의 공정 챔버 중 하나 이상에 대해 금지가 해제된 시점에 즉시, N+1번째의 공정 싸이클부터 제2 이송 순서로 전환을 명령한다.A substrate processing system according to the technical idea of the present invention includes manufacturing process equipment having a plurality of process chambers and a control server that controls the manufacturing process equipment, and transmits a transfer order of a semiconductor substrate from the control server to the manufacturing process equipment. In this case, when the period from when the semiconductor substrate is introduced into the process chamber, a predetermined process is performed, and it is withdrawn is defined as one process cycle, the control server operates at the Nth time in the first transfer order (where N is a natural number). ), starting from the N+1th process cycle, immediately upon the lifting of the ban on one or more of the at least one process chamber in which the entry of the semiconductor substrate was prohibited into the manufacturing process equipment performing the process cycle. Commands transition to the second transfer sequence.
본 발명의 기술적 사상에 따른 기판 처리 장치는, 로드 포트; 복수의 공정 챔버를 가지는 제조 공정 설비; 및 상기 제조 공정 설비를 제어하는 컨트롤 서버;를 포함하고, 반도체 기판이 상기 로드 포트로부터 상기 공정 챔버에 인입되어 반도체 공정이 수행되고 상기 로드 포트로 되돌아가기까지를 하나의 공정 싸이클로 정의하였을 때, 최초 이송 순서에 의해 상기 공정 싸이클을 수행하는 상기 제조 공정 설비에, 상기 반도체 기판의 인입이 금지된 상태에 있던 적어도 하나의 공정 챔버 중 하나 이상에 대해 금지가 해제된 시점에 즉시, 새로운 공정 싸이클부터 새로운 이송 순서로 전환된다.A substrate processing apparatus according to the technical idea of the present invention includes a load port; Manufacturing process equipment having a plurality of process chambers; and a control server for controlling the manufacturing process equipment, wherein when a semiconductor substrate is introduced into the process chamber from the load port, a semiconductor process is performed, and the time until it returns to the load port is defined as one process cycle, the first Immediately when the ban on one or more of the at least one process chamber that was in a prohibited state from entering the semiconductor substrate into the manufacturing process equipment that performs the process cycle according to the transfer order is lifted, a new process cycle is started. Converts to transfer order.
본 발명의 기술적 사상에 따른 기판 처리 장치는, 로드 포트; 반도체 기판을 이송하는 로봇 암; 복수의 공정 챔버를 가지는 제조 공정 설비; 및 상기 제조 공정 설비를 제어하는 컨트롤 서버;를 포함하고, 상기 반도체 기판이 상기 로봇 암을 통하여, 상기 로드 포트로부터 상기 공정 챔버에 인입되어 반도체 공정이 수행되고 상기 로드 포트로 되돌아가기까지를 하나의 공정 싸이클로 정의하였을 때, 상기 컨트롤 서버는, 상기 복수의 공정 챔버를 상기 반도체 기판의 인입이 허용된 가용 공정 챔버 및 상기 반도체 기판의 인입이 금지된 불용 공정 챔버로 구분하고, 상기 가용 공정 챔버에서 상기 로봇 암이 제1 이송 순서에 의해 N번째(여기서, N은 자연수)의 공정 싸이클을 수행하고, 상기 불용 공정 챔버 중 하나 이상에 대해 상기 금지가 해제된 제1 시점에 즉시, 상기 불용 공정 챔버를 가용 공정 챔버로 전환하여 상기 로봇 암이 제2 이송 순서에 의해 N+1번째의 공정 싸이클부터 수행하는 가동 정보를, 상기 제조 공정 설비로 제공한다.A substrate processing apparatus according to the technical idea of the present invention includes a load port; A robot arm that transfers semiconductor substrates; Manufacturing process equipment having a plurality of process chambers; and a control server that controls the manufacturing process equipment, wherein the semiconductor substrate is introduced into the process chamber from the load port through the robot arm, the semiconductor process is performed, and the semiconductor substrate is returned to the load port. When defined as a process cycle, the control server divides the plurality of process chambers into a usable process chamber into which the entry of the semiconductor substrate is permitted and an unusable process chamber into which the entry of the semiconductor substrate is prohibited, and the The robot arm performs the Nth process cycle (where N is a natural number) according to the first transfer sequence, and immediately at the first time when the prohibition on one or more of the unused process chambers is lifted, the unused process chamber is By switching to an available process chamber, the robot arm provides operation information to the manufacturing process equipment starting from the N+1th process cycle according to the second transfer sequence.
본 발명의 기술적 사상에 따른 기판 처리 시스템 및 기판 처리 장치는, 복수의 공정 챔버를 가지는 매엽식 설비에서 반도체 기판의 인입이 금지된 상태에 있던 공정 챔버를 즉시 이용하는 경우에 컨트롤 서버에서 논리적으로 이송 순서를 제어함으로써 기판 처리 시스템의 효율을 개선하고, 기판 처리 장치의 생산성을 향상시키는 효과가 있다.A substrate processing system and a substrate processing device according to the technical idea of the present invention provide a logical transfer order in the control server when a process chamber in which entry of a semiconductor substrate is prohibited is immediately used in a single wafer type facility having a plurality of process chambers. By controlling , there is an effect of improving the efficiency of the substrate processing system and improving the productivity of the substrate processing device.
도 1은 본 발명의 기술적 사상의 실시예에 따른 기판 처리 장치를 개략적으로 나타내는 평면도이다.
도 2는 본 발명의 기술적 사상의 실시예에 따른 기판 처리 장치의 일부를 개략적으로 나타내는 단면도이다.
도 3은 본 발명의 기술적 사상의 실시예에 따른 기판 처리 시스템의 동작 순서를 개략적으로 나타내는 도면이다.
도 4는 본 발명의 기술적 사상의 실시예에 따른 기판 처리 시스템이 기판 처리 장치에서 동작되는 과정을 개략적으로 나타내는 도면이다.
도 5는 본 발명의 기술적 사상의 실시예에 따른 기판 처리 시스템에서 각각의 공정 싸이클이 동작되는 과정을 선형적으로 나타내는 도면이다.
도 6은 본 발명의 기술적 사상의 일 실시예에 따른 기판 처리 시스템을 이용한 기판 진행 방법을 나타내는 순서도이다.
도 7은 본 발명의 기술적 사상의 다른 실시예에 따른 기판 처리 시스템을 이용한 기판 진행 방법을 나타내는 순서도이다.
도 8은 본 발명의 기술적 사상의 또 다른 실시예에 따른 기판 처리 시스템을 이용한 기판 진행 방법을 나타내는 순서도이다.
도 9 및 도 10은 본 발명의 기술적 사상의 실시예에 따른 기판 처리 장치를 이용하여 반도체 소자를 제조하는 공정을 나타내는 단면도들이다.1 is a plan view schematically showing a substrate processing apparatus according to an embodiment of the technical idea of the present invention.
Figure 2 is a cross-sectional view schematically showing a part of a substrate processing apparatus according to an embodiment of the technical idea of the present invention.
Figure 3 is a diagram schematically showing the operation sequence of a substrate processing system according to an embodiment of the technical idea of the present invention.
Figure 4 is a diagram schematically showing a process in which a substrate processing system according to an embodiment of the technical idea of the present invention is operated in a substrate processing apparatus.
Figure 5 is a diagram linearly showing the process of operating each process cycle in a substrate processing system according to an embodiment of the technical idea of the present invention.
Figure 6 is a flowchart showing a method of processing a substrate using a substrate processing system according to an embodiment of the technical idea of the present invention.
7 is a flowchart showing a method of processing a substrate using a substrate processing system according to another embodiment of the technical idea of the present invention.
Figure 8 is a flowchart showing a method of processing a substrate using a substrate processing system according to another embodiment of the technical idea of the present invention.
9 and 10 are cross-sectional views showing a process for manufacturing a semiconductor device using a substrate processing apparatus according to an embodiment of the technical idea of the present invention.
이하, 첨부한 도면들을 참조하여 본 발명의 기술적 사상의 실시예에 대해 상세히 설명하기로 한다.Hereinafter, embodiments of the technical idea of the present invention will be described in detail with reference to the attached drawings.
도 1은 본 발명의 기술적 사상의 실시예에 따른 기판 처리 장치를 개략적으로 나타내는 평면도이다.1 is a plan view schematically showing a substrate processing apparatus according to an embodiment of the technical idea of the present invention.
도 1을 참조하면, 기판 처리 장치(1000)는 전방 단부 모듈(100), 이송 모듈(200), 로드락 챔버(300), 제조 공정 설비(400), 및 컨트롤 서버(500)를 포함할 수 있다.Referring to FIG. 1, the
전방 단부 모듈(100)은 기판 컨테이너(10)가 수용될 수 있는 내부 공간(111)을 제공하는 로드 포트(110)를 구비하며, 상기 로드 포트(110)의 내부 공간(111)을 진공압 또는 대기압으로 조절할 수 있다.The
상기 전방 단부 모듈(100)은 로드 포트(110)의 내부 공간(111) 및 기판 컨테이너(10)의 내부를 진공압에서 대기압으로 승압시키기 위하여, 내부 공간(111) 및 기판 컨테이너(10)의 내부를 질소 가스, 불활성 가스, 또는 청정 건조 공기로 충진시킬 수 있다.The
상기 전방 단부 모듈(100)은 반도체 기판(600)에 대한 제조 공정이 수행되는 동안 내부 공간(111)을 진공압으로 유지할 수 있다. 또한, 상기 전방 단부 모듈(100)은 로드 포트(110)의 내부 공간(111)을 대기압에서 진공압으로 감압시키기 위하여, 내부 공간(111)의 가스를 강제로 배기시킬 수 있다.The
일부 실시예들에서, 상기 전방 단부 모듈(100)은 반도체 기판(600) 상에 반도체 제조 공정이 수행되는 동안 내부 공간(111)의 압력을 제조 공정 설비(400) 내의 진공 분위기보다 높은 압력이지만 외부 압력(예를 들어, 대기압)보다 낮은 진공압으로 유지할 수 있다. 이에 따라, 상기 전방 단부 모듈(100)에서 대기 중인 기판 컨테이너(10) 및 기판 컨테이너(10)에 수납되어 있는 복수의 반도체 기판(600)에 잔류하는 가스 또는 습기는 제거될 수 있다.In some embodiments, the
상기 전방 단부 모듈(100)의 내부 공간(111)의 압력을 제조 공정 설비(400)의 진공 분위기까지 감압하지 않더라도, 공정 조건에 따라 기판 처리 장치(1000)의 생산성을 낮추지 않으면서 기판 컨테이너(10) 및 반도체 기판(600)의 오염을 충분히 제거할 수 있다.Even if the pressure of the
이송 모듈(200)은 전방 단부 모듈(100)의 후단에 배치될 수 있다. 상기 이송 모듈(200)은 전방 단부 모듈(100)에서 대기 중인 기판 컨테이너(10)에 수납된 복수의 반도체 기판(600)을 로딩 또는 언로딩하기 위하여 회동이 자유롭게 마련된 이송 로봇(210)을 구비할 수 있다. 상기 이송 모듈(200)의 이송 로봇(210)은 기판 컨테이너(10) 내의 미처리 상태의 반도체 기판(600)을 로드락 챔버(300)로 이송하고, 제조 공정 설비(400)에서 제조 공정이 완료되어 로드락 챔버(300)에서 대기 중인 반도체 기판(600)을 기판 컨테이너(10)로 이송할 수 있다.The
일부 실시예들에서, 상기 이송 모듈(200)의 이송 로봇(210)이 반도체 기판(600)을 이송하는 동안 반도체 기판(600)이 외기에 노출되어 오염되는 것을 방지하기 위하여, 이송 모듈(200)은 그 내부를 진공 상태로 유지할 수 있다. 예를 들어, 상기 이송 모듈(200)은 내부의 밀폐 가능한 공간의 압력을 진공압으로 유지할 수 있다.In some embodiments, in order to prevent the
여기서, 상기 전방 단부 모듈(100)은 반도체 기판(600)의 이송을 위하여 제1 도어(141)를 개방하는 시기에 상기 이송 모듈(200)의 기압 상태가 변화되는 것을 방지하기 위하여 로드 포트(110) 내의 압력을 상기 이송 모듈(200)의 기압 상태와 동일하게 조정할 수 있다.Here, the
로드락 챔버(300)는 이송 모듈(200)과 제조 공정 설비(400) 사이에 배치될 수 있다. 로드락 챔버(300)는 이송 모듈(200) 및 제조 공정 설비(400)의 이송 챔버(410)의 기압 상태가 변화되는 것을 방지하기 위하여 진공압으로 내부의 압력을 조정할 수 있다. 상기 로드락 챔버(300) 내부에는 반도체 기판(600)이 임시로 대기하는 버퍼 스테이지(미도시)가 설치될 수 있으며, 이송 모듈(200)의 이송 로봇(210)으로부터 이송된 반도체 기판(600)은 로드락 챔버(300)의 압력이 조정되는 동안 상기 버퍼 스테이지에 대기하게 된다.The
상기 로드락 챔버(300)는 이송 모듈(200)의 이송 로봇(210)이 반도체 기판(600)을 로딩 또는 언로딩하는 시기에는 이송 모듈(200)에 근접한 진공 분위기를 형성하여, 이송 모듈(200)의 이송 로봇(210)으로부터 미처리된 반도체 기판(600)을 공급받을 수 있다. 또한, 제조 공정 설비(400)의 이송 챔버(410) 내의 로봇 암(420)이 반도체 기판(600)을 로딩 또는 언로딩하는 시기에는 이송 챔버(410)에 근접한 진공 분위기를 형성하여, 로봇 암(420)으로부터 제조 공정이 완료된 반도체 기판(600)을 공급받을 수 있다.The
제조 공정 설비(400)는 로드락 챔버(300)의 후단 측에 배치되며, 이송 챔버(410) 및 복수의 공정 챔버(430)를 포함할 수 있다. 상기 제조 공정 설비(400)는 건식 식각(dry etch) 설비, 화학 기상 증착(chemical vapor deposition) 설비, 열확산로(thermal furnace), 디벨로프(developing) 설비, 또는 세정(cleaning) 설비일 수 있으나, 이에 한정되는 것은 아니다.The
이송 챔버(410)는 로드락 챔버(300)와 공정 챔버(430) 사이에 배치될 수 있다. 이송 챔버(410)는 회동이 자유롭게 마련된 로봇 암(420)을 구비하며, 공정 챔버(430)와 로드락 챔버(300) 내에서 대기 중인 반도체 기판(600)의 이송을 담당할 수 있다.The
공정 챔버(430)는 반도체 기판(600)에 대한 반도체 제조 공정을 수행할 수 있다. 공정 챔버(430)와 이송 챔버(410) 사이에는 반도체 기판(600)이 반입 또는 반출되는 출입 게이트(미도시)가 설치될 수 있다. 공정 챔버(430)는 이송 챔버(410)의 각 변을 따라 복수로 설치될 수 있다. 상기 공정 챔버(430)는 시계 방향을 따라 제1 내지 제6 공정 챔버(CH1 내지 CH6)로 구성될 수 있다. 도면에는 상기 공정 챔버(430)가 6개로 도시되었으나, 이에 한정되는 것은 아니다.The
공정 챔버(430)에서 반도체 제조 공정이 완료된 반도체 기판(600)은 이송 챔버(410)의 로봇 암(420)에 의해 전방 단부 모듈(100) 내에서 대기 중인 기판 컨테이너(10)로 이송될 수 있다. 반도체 기판(600)이 기판 컨테이너(10)에 수납되는 동안 전방 단부 모듈(100)의 내부는 진공 상태를 유지할 수 있다. 기판 컨테이너(10)가 언로딩되기 전까지, 반도체 제조 공정이 완료된 반도체 기판(600)은 진공 상태의 전방 단부 모듈(100)에서 대기하므로, 반도체 기판(600) 상에 잔류하는 가스나 습기는 제거될 수 있다.The
또한, 반도체 제조 공정이 완료된 반도체 기판(600)에 잔류하는 오염 물질은 전방 단부 모듈(100)에서 대기하는 동안 제거될 수 있으므로, 제조 공정이 완료된 반도체 기판(600)으로부터 방출된 부식성 가스로 인하여 기판 컨테이너(10)에 수납된 미처리된 반도체 기판(600)이 오염되는 것을 방지할 수 있다.In addition, contaminants remaining on the
컨트롤 서버(500)는 장치 컨트롤러, 모듈 컨트롤러, 및 상기 장치 컨트롤러와 상기 모듈 컨트롤러를 접속하는 스위칭 허브를 포함할 수 있다. 도면에는 상기 컨트롤 서버(500)가 로드락 챔버(300)의 측면에 배치되는 것으로 도시되어 있으나, 상기 컨트롤 서버(500)의 배치가 이에 한정되는 것은 아니다.The
상기 컨트롤 서버(500)는 반도체 제조 공정이 수행되는 반도체 기판(600)에 대한 각종 처리를 실현하기 위한 제어 프로그램 및 공정 처리 조건 데이터 등이 기록된 공정 레시피에 기초하여 기판 처리 장치(1000)의 각각의 구성 요소에 제어 신호를 보냄으로써, 기판 처리 시스템(1000S, 도 4 참조)의 전체적인 동작에 관여할 수 있다. 상기 기판 처리 시스템(1000S, 도 4 참조)에 대한 상세한 내용은 후술하도록 한다.The
한편, 기판 처리 장치(1000)에서 처리되는 반도체 기판(600)은 대표적으로 반도체 소자를 제조하기 위한 웨이퍼일 수 있다. 기판 처리 장치(1000)의 도시된 구성 외에도 반도체 집적 회로 또는 반도체 칩의 완전한 제조에 요구되는 제조 공정을 수행하기 위해 다수의 시스템들이 요구될 수 있다. 여기서, 본 발명의 명확한 설명을 위하여 통상적인 구성이나 당업자 수준에서 이해될 수 있는 구성은 생략하기로 한다.Meanwhile, the
도 2는 본 발명의 기술적 사상의 실시예에 따른 기판 처리 장치의 일부를 개략적으로 나타내는 단면도이다.Figure 2 is a cross-sectional view schematically showing a part of a substrate processing apparatus according to an embodiment of the technical idea of the present invention.
도 2를 참조하면, 기판 처리 장치(1000)는 앞서 설명한 바와 같이 전방 단부 모듈(100)과 전방 단부 모듈(100)의 후단 측에 배치된 이송 모듈(200) 및 로드락 챔버(300)를 포함할 수 있다.Referring to FIG. 2, the
전방 단부 모듈(100)은 로드 포트(110), 제1 도어(141), 제2 도어(143), 진공 펌프(120), 및 가스 공급부(130)를 포함할 수 있다.The
제1 도어(141)는 로드 포트(110)와 이송 모듈(200) 사이에 설치될 수 있으며, 로드 포트(110)의 개구부를 개폐할 수 있다. 상기 제1 도어(141)는 기판 컨테이너(10)에 적재된 미처리 상태의 반도체 기판(600)을 제조 공정 설비(400, 도 1 참조)로 반출하거나 제조 공정 설비(400, 도 1 참조)에서 제조 공정이 완료된 반도체 기판(600)을 기판 컨테이너(10)로 반입하기 위하여 개방될 수 있다. 또한, 상기 제1 도어(141)는 이송 모듈(200)의 기압 상태가 로드 포트(110)의 내부 공간(111)의 기압 상태로 인하여 변하는 것을 방지하기 위하여 폐쇄될 수 있다.The
제2 도어(143)는 기판 컨테이너(10)의 반입 또는 반출을 위하여 배치될 수 있다. 예를 들어, 상기 제2 도어(143)는 로드 포트(110)의 상부에 배치되어 로드 포트(110)의 개구부를 개폐할 수 있다. 제2 도어(143)는 기판 컨테이너(10)가 전방 단부 모듈(100)로 로딩되거나 기판 컨테이너(10)가 전방 단부 모듈(100)로부터 언로딩되는 동안 개방될 수 있다. 또한, 상기 제2 도어(143)는 로드 포트(110)의 내부 공간(111)을 외부와 단절시키기 위하여 폐쇄될 수 있다.The
기판 컨테이너(10)가 수용되는 로드 포트(110)의 내부 공간(111)은 제1 도어(141) 및 제2 도어(143)의 폐쇄 동작에 의하여 밀폐될 수 있다. 제1 도어(141) 및 제2 도어(143)는 각각 내부 공간(111)의 밀폐된 상태를 유지하기 위하여 슬릿 밸브를 구비할 수 있다.The
상기 제1 도어(141)는 기판 컨테이너(10)의 전면을 개방 또는 폐쇄하는 기판 컨테이너(10)의 컨테이너 도어(11)를 오픈시킬 수 있다. 예를 들어, 상기 제1 도어(141)는 도어 홀더(141a) 및 지지대(141b)를 포함할 수 있다. 도어 홀더(141a)는 기판 컨테이너(10)의 컨테이너 도어(11)와 상응되는 크기 및 형상을 가질 수 있으며, 기판 컨테이너(10)의 컨테이너 도어(11)를 락(lock) 또는 언락(unlock)시키기 위한 개폐 장치를 구비할 수 있다.The
지지대(141b)는 도어 홀더(141a)의 후면에 고정 결합되며, 도어 홀더(141a)를 이동시킬 수 있다. 상기 제1 도어(141)가 로드 포트(110)의 개구부를 폐쇄하는 동안 기판 컨테이너(10)가 상기 제1 도어(141)로 밀착되면, 도어 홀더(141a)는 기판 컨테이너(10)의 컨테이너 도어(11)의 락을 해제시킨 후 컨테이너 도어(11)를 흡착 고정하며, 후진되어 기판 컨테이너(10)의 컨테이너 도어(11)를 기판 컨테이너(10)의 본체로부터 분리시킬 수 있다.The
진공 펌프(120)는 제1 도어(141) 및 제2 도어(143)의 폐쇄 동작에 의하여 밀폐된 내부 공간(111)의 가스를 배기시킬 수 있다. 상기 진공 펌프(120)는 로드 포트(110)에 구비된 배기 포트(121)를 통하여 내부 공간(111)의 가스를 배기시킬 수 있다.The
상기 진공 펌프(120)는 배기 라인을 통하여 배기 포트(121)와 연결되며, 상기 배기 라인에는 압력 제어 밸브 및 유량 제어 밸브가 설치될 수 있다. 상기 진공 펌프(120)가 내부 공간(111) 내의 가스를 배기함에 따라, 내부 공간(111) 및 기판 컨테이너(10)의 내부는 진공 상태가 될 수 있다.The
가스 공급부(130)는 제1 도어(141) 및 제2 도어(143)의 폐쇄 동작에 의하여 밀폐된 내부 공간(111)에 퍼지 가스를 주입할 수 있다. 예를 들어, 퍼지 가스는 질소 가스, 불활성 가스, 또는 청정 건조 공기일 수 있다. 상기 가스 공급부(130)는 로드 포트(110)에 구비된 주입 포트(131)를 통하여 퍼지 가스를 내부 공간(111)으로 공급하게 된다.The
상기 가스 공급부(130)는 전기적인 신호에 의하여 퍼지 가스의 유동을 조절하기 위한 가스 공급 밸브 및 내부 공간(111)으로 공급되는 퍼지 가스에 함유된 이물질을 제거하기 위한 각종 필터를 구비할 수 있다. 상기 가스 공급부(130)가 퍼지 가스를 내부 공간(111)에 주입함에 따라, 내부 공간(111) 및 기판 컨테이너(10)의 내부는 퍼지 가스로 충진되어 대기압 상태가 될 수 있다.The
상기 전방 단부 모듈(100)에서 대기 중인 기판 컨테이너(10)에 수납되어 있는 복수의 반도체 기판(600)은 이송 모듈(200)에 의하여 매엽식 설비인 제조 공정 설비(400, 도 1 참조)로 정해진 이송 순서에 따라 하나씩 반출될 수 있다.A plurality of
본 발명에 따른 기판 처리 시스템(1000S, 도 4 참조)에서 상기 이송 순서는 제조 공정 설비(400, 도 1 참조)의 가용 상태에 따라 실시간으로 달라질 수 있으며, 이에 대한 상세한 내용은 후술하도록 한다.In the
도 3은 본 발명의 기술적 사상의 실시예에 따른 기판 처리 시스템의 동작 순서를 개략적으로 나타내는 도면이고, 도 4는 본 발명의 기술적 사상의 실시예에 따른 기판 처리 시스템이 기판 처리 장치에서 동작되는 과정을 개략적으로 나타내는 도면이다.FIG. 3 is a diagram schematically showing the operation sequence of a substrate processing system according to an embodiment of the technical idea of the present invention, and FIG. 4 is a diagram showing a process in which the substrate processing system according to an embodiment of the technical idea of the present invention is operated in a substrate processing apparatus. This is a drawing schematically showing.
도 3 및 도 4를 함께 참조하면, 기판 처리 시스템(1000S) 및 상기 기판 처리 시스템(1000S)을 수행하는 기판 처리 장치(1000)를 나타낸다.Referring to FIGS. 3 and 4 together, they illustrate a
본 발명에 따른 기판 처리 시스템(1000S)은, 복수의 공정 챔버(430)를 가지는 제조 공정 설비(400) 및 상기 제조 공정 설비(400)를 제어하는 컨트롤 서버(500)에 있어서, 상기 컨트롤 서버(500)로부터 상기 제조 공정 설비(400)로 반도체 기판(600)의 이송 순서에 대한 가동 정보를 제공하는 역할을 수행한다.The
본 발명의 명확한 설명을 위하여, 반도체 기판(600)이 공정 챔버(430)에 인입되어 소정의 반도체 제조 공정이 수행되고, 다시 공정 챔버(430)로부터 인출되기까지를 하나의 공정 싸이클로 정의한다. 또한, 공정 챔버(430)는 시계 방향을 따라 제1 내지 제6 공정 챔버(CH1 내지 CH6)를 포함할 수 있다. 도면에는 상기 공정 챔버(430)가 6개로 도시되었으나, 이에 한정되는 것은 아니다.For a clear explanation of the present invention, the period from when the
상기 기판 처리 시스템(1000S)은, 상기 컨트롤 서버(500)에서 제1 이송 순서(ST1)에 의해 N번째(여기서, N은 자연수)의 공정 싸이클을 수행하는 제조 공정 설비(400)에, 반도체 기판(600)의 인입이 금지된 상태에 있던 적어도 하나의 공정 챔버(430) 중 하나 이상에 대해 금지가 해제된 시점에 즉시, N+1번째의 공정 싸이클부터 제2 이송 순서(ST2)로 전환을 명령하는 가동 정보를 제공할 수 있다.The
구체적으로 설명하면, 상기 기판 처리 시스템(1000S)은, 상기 컨트롤 서버(500)에서 적어도 하나의 반도체 기판(600)이 수납된 기판 컨테이너(10)가 로드 포트(110)에 로드되는 시점에 즉시, 복수의 공정 챔버(430)에 대한 모든 가동 정보를 제조 공정 설비(400)로 전송하도록 명령할 수 있다. 이를 위하여, 상기 컨트롤 서버(500)는 복수의 공정 챔버(430)의 상기 가동 정보를 프로그램에 의하여 논리적으로 제어하도록 동작할 수 있다. 즉, 상기 기판 처리 시스템(1000S)은 물리적으로 공정 챔버(430)의 가동을 제어하는 것이 아니라, 이미 프로그램되어 있는 정보에 따라 논리적으로 공정 챔버(430)의 가동을 제어할 수 있다.Specifically, the
따라서, 기판 컨테이너(10)에 수납된 반도체 기판(600) 전부에 대하여, 초기 이송 상태(ST0)에 가동이 허용된 공정 챔버(430)에서만 반도체 공정이 진행되는 것은 아니다. 즉, 기판 컨테이너(10)에 수납된 반도체 기판(600)의 적어도 일부는 상기 제1 이송 순서(ST1)에 의해 반도체 제조 공정이 진행되고, 기판 컨테이너(10)에 수납된 반도체 기판(600)의 나머지 일부는 상기 제2 이송 순서(ST2)에 의해 반도체 제조 공정이 진행될 수 있다.Accordingly, for all of the
예를 들어, 초기 이송 상태(ST0)에 모든 공정 챔버(430)인 제1 내지 제6 공정 챔버(CH1 내지 CH6)의 가동 순서에 대한 프로그램이 컨트롤 서버(500)에서 제조 공정 설비(400)로 전송된다. 이 중에서, 가동이 가능한 제4 및 제6 공정 챔버(CH4, CH6)가 제1 이송 순서(ST1)에 포함된다. 따라서, 제4 및 제6 공정 챔버(CH4, CH6)에만 반도체 기판(600)이 인입될 수 있다. 이 후, 초기 이송 상태(ST0)는 가동이 불가능한 상태에 있던 제2 공정 챔버(CH2)가 가동이 가능한 상태로 변경되면, 제2, 제4, 및 제6 공정 챔버(CH2, CH4, CH6)가 제2 이송 순서(ST2)에 포함된다. 따라서, 제2, 제4, 및 제6 공정 챔버(CH2, CH4, CH6)에만 반도체 기판(600)이 인입될 수 있다.For example, in the initial transfer state (ST0), a program for the operation order of the first to sixth process chambers (CH1 to CH6), which are all
이와 같이, 하나의 기판 컨테이너(10)에 수납된 모든 반도체 기판(600)이 초기 이송 상태(ST0)에 의하여 설정된 제4 및 제6 공정 챔버(CH4, CH6)에서 반도체 제조 공정이 진행되는 것뿐만 아니라, 추가적으로 제2 공정 챔버(CH2)에서도 반도체 제조 공정이 진행될 수 있다.In this way, the semiconductor manufacturing process is carried out for all
상기 기판 처리 시스템(1000S)의 가동 정보는, 복수의 공정 챔버(430) 중 반도체 기판(600)의 인입이 허용된 상태인 공정 챔버를 가용 공정 챔버(431)로, 복수의 공정 챔버(430) 중 반도체 기판(600)의 인입이 금지된 상태인 공정 챔버를 불용 공정 챔버(432)로 구분할 수 있다. 예를 들어, 도면에 도시된 바와 같이, 제1, 제2, 제3, 및 제5 공정 챔버(CH1, CH2, CH3, CH5)는 불용 공정 챔버(432)일 수 있고, 제4 및 제6 공정 챔버(CH4, CH6)는 가용 공정 챔버(431)일 수 있다.The operation information of the
여기서, 불용 공정 챔버(432)는 소정의 원인에 의해 반도체 기판(600)의 공정 진행이 금지된 상태로 존재하는 공정 챔버(430)를 의미한다. 예를 들어, 불용 공정 챔버(432)는 정기 유지 보수를 수행하는 경우 또는 공정 진행에 이상이 발생하는 경우와 같이 정상적인 반도체 제조 공정이 진행되는 것이 불가능한 상태에 있는 공정 챔버(430)를 의미한다.Here, the
다만, 불용 공정 챔버(432)는 정기 유지 보수가 종료되거나 발생된 이상의 원인이 해결되는 경우에는, 언제든지 가용 공정 챔버(431)로 변환될 수 있다. 따라서, 상기 컨트롤 서버(500)는 각각의 반도체 기판(600)이 공정 챔버(430)에 투입될 때마다 이송 순서를 새롭게 설정할 수 있다.However, the
상기 기판 처리 시스템(1000S)의 가동 정보에 따라, 제조 공정 설비(400)는 상기 불용 공정 챔버(432)의 인입 금지가 해제된 시점에 상기 불용 공정 챔버(432)를 가용 공정 챔버(431)로 변환하고, 변환된 가용 공정 챔버(431)를 포함하여 상기 제2 이송 순서(ST2)를 수행할 수 있다. 예를 들어, 도면에 도시된 바와 같이, 제2 공정 챔버(CH2)는 불용 공정 챔버(432)에서 가용 공정 챔버(431)로 변환되는 공정 챔버(430)의 예시일 수 있다.According to the operation information of the
상기 기판 처리 시스템(1000S)은 공정 처리 조건 데이터 등이 기록된 공정 레시피에 기초하여 기판 처리 장치(1000)의 각각의 구성 요소에 제어 신호를 전송할 수 있다. 일부 실시예들에서, 상기 가용 공정 챔버(431) 중 적어도 일부는 반도체 기판(600)의 반도체 제조 공정 진행 순서에 따른 공정 레시피의 수행이 가능할 수 있다.The
따라서, 상기 기판 처리 시스템(1000S)은 상기 공정 레시피의 수행이 가능한 상기 가용 공정 챔버(431)만을 상기 제1 이송 순서(ST1)에 포함할 수 있다. 또한, 상기 기판 처리 시스템(1000S)은 상기 공정 레시피의 수행이 가능한 상기 가용 공정 챔버(431)만을 상기 제2 이송 순서(ST2)에 포함할 수 있다. 여기서, 상기 제2 이송 순서(ST2)는 상기 제1 이송 순서(ST1)보다 더 많은 공정 챔버(430)를 포함하여 상기 공정 싸이클을 수행할 수 있다.Accordingly, the
궁극적으로, 본 발명의 기술적 사상에 따른 기판 처리 시스템(1000S) 및 기판 처리 장치(1000)는, 복수의 공정 챔버(430)를 가지는 제조 공정 설비(400)에서 반도체 기판(600)의 인입이 금지된 상태에 있던 챔버를 즉시 이용하는 경우에, 컨트롤 서버(500)에서 논리적으로 이송 순서를 제어함으로써, 기판 처리 시스템(1000S)의 효율을 개선하고, 기판 처리 장치(1000)의 생산성을 향상시키는 효과가 있다.Ultimately, the
도 5는 본 발명의 기술적 사상의 실시예에 따른 기판 처리 시스템에서 각각의 공정 싸이클이 동작되는 과정을 선형적으로 나타내는 도면이다.Figure 5 is a diagram linearly showing the process of operating each process cycle in a substrate processing system according to an embodiment of the technical idea of the present invention.
도 5를 참조하면, 기판 처리 시스템(1000S)에서, N번째(여기서, N은 자연수)의 공정 싸이클을 수행하는 제조 공정 설비(400, 도 4 참조)를 나타낸다.Referring to FIG. 5 , it shows a manufacturing process equipment 400 (see FIG. 4 ) that performs the Nth process cycle (where N is a natural number) in the
본 발명의 기판 처리 시스템(1000S)을 명확하게 설명하기 위하여, 반도체 기판(600, 도 4 참조)이 공정 챔버(430, 도 4 참조)에 인입되어 소정의 반도체 제조 공정이 수행되고, 다시 공정 챔버(430, 도 4 참조)로부터 인출되기까지를 하나의 공정 싸이클로 정의한다.In order to clearly explain the
예를 들어, 공정 싸이클은 1번째 내지 5번째 공정 싸이클(C1 내지 C5)을 포함할 수 있다. 도면에는 상기 공정 싸이클이 5개로 도시되었으나, 이에 한정되는 것은 아니다.For example, the process cycle may include the first to fifth process cycles (C1 to C5). In the drawing, the number of process cycles is shown as five, but the process cycle is not limited thereto.
앞서 설명한 바와 같이, 상기 공정 싸이클은 제조 공정 설비(400, 도 4 참조) 중 가용 공정 챔버(431, 도 4 참조)에서만 가능할 수 있다. 구체적으로, 1번째 및 2번째 공정 싸이클(C1, C2)은 제4 및 제6 공정 챔버(CH4, CH6)에서 수행되고, 3번째 내지 5번째 공정 싸이클(C3, C4, C5)은 제2, 제4, 및 제6 공정 챔버(CH2, CH4, CH6)에서 수행될 수 있다. 다시 말해, 1번째 및 2번째 공정 싸이클(C1, C2)은 제1 이송 순서(ST1)에 의해 수행되고, 3번째 내지 5번째 공정 싸이클(C3, C4, C5)은 제2 이송 순서(ST2)에 의해 수행될 수 있다.As previously described, the process cycle may be possible only in the available process chamber 431 (see FIG. 4) among the manufacturing process equipment 400 (see FIG. 4). Specifically, the first and second process cycles (C1, C2) are performed in the fourth and sixth process chambers (CH4, CH6), and the third to fifth process cycles (C3, C4, C5) are performed in the second, It may be performed in the fourth and sixth process chambers (CH2, CH4, CH6). In other words, the 1st and 2nd process cycles (C1, C2) are performed by the first transfer sequence (ST1), and the 3rd to 5th process cycles (C3, C4, C5) are performed by the second transfer sequence (ST2). It can be performed by .
각각의 가용 공정 챔버(431, 도 4 참조)에서 상기 공정 싸이클은 동시에 수행되거나, 또는 시간차를 두고 수행될 수 있다. 이는 각각의 가용 공정 챔버(431, 도 4 참조)에서 수행될 수 있는 공정 레시피 등에 기인할 수 있다.The process cycles in each available process chamber 431 (see FIG. 4) may be performed simultaneously or may be performed with time differences. This may be due to the process recipe that can be performed in each available process chamber 431 (see FIG. 4), etc.
도 6은 본 발명의 기술적 사상의 일 실시예에 따른 기판 처리 시스템을 이용한 기판 진행 방법을 나타내는 순서도이다.Figure 6 is a flowchart showing a method of processing a substrate using a substrate processing system according to an embodiment of the technical idea of the present invention.
이하에서 설명하는 기판 처리 시스템(1000S, 도 4 참조)을 이용한 기판 진행 방법(S100)은, 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 단계는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.In the substrate processing method S100 using the
도 6을 참조하면, 앞서 설명한 기판 처리 시스템(1000S, 도 4 참조)을 이용한 기판 진행 방법(S100)을 순서대로 나타낸다.Referring to FIG. 6, a substrate processing method (S100) using the previously described substrate processing system (1000S, see FIG. 4) is sequentially shown.
먼저, 본 발명에 따른 기판 진행 방법(S100)은, 컨트롤 서버에서 제조 공정 설비로 모든 공정 챔버의 가동 순서를 프로그램으로 전송하는 제1 단계(S110)를 수행할 수 있다.First, the substrate processing method (S100) according to the present invention may perform a first step (S110) in which the operation order of all process chambers is transmitted as a program from the control server to the manufacturing process equipment.
이어서, 본 발명에 따른 기판 진행 방법(S100)은, 각각의 공정 챔버의 가용 여부를 확인하는 제2 단계(S120)를 수행할 수 있다. 이 후, 가용 공정 챔버만으로 제1 이송 순서를 설정하는 제3 단계(S130)를 수행할 수 있다. 이 후, 제1 이송 순서에 의하여 가용 공정 챔버에서 공정 싸이클을 진행하는 제4 단계(S140)를 수행할 수 있다. 이 후, 불용 공정 챔버 중에서 가용 공정 챔버로 전환이 이루어진 공정 챔버를 확인하는 제5 단계(S150)를 수행할 수 있다. 이 후, 상기 제5 단계(S150)에서 가용 공정 챔버로 전환이 이루어진 공정 챔버가 존재한다면, 새로운 가용 공정 챔버를 포함하여 제2 이송 순서를 설정하는 제6 단계(S160)를 수행할 수 있다.Subsequently, the substrate processing method (S100) according to the present invention may perform a second step (S120) of checking whether each process chamber is available. After this, the third step (S130) of setting the first transfer order can be performed using only the available process chambers. After this, the fourth step (S140) can be performed in which the process cycle is performed in the available process chamber according to the first transfer sequence. After this, a fifth step (S150) can be performed to confirm which process chamber has been converted from an inactive process chamber to a usable process chamber. Afterwards, if there is a process chamber that has been converted to an available process chamber in the fifth step (S150), a sixth step (S160) of setting a second transfer order including the new available process chamber can be performed.
마지막으로, 본 발명에 따른 기판 진행 방법(S100)은, 제2 이송 순서에 의하여 가용 공정 챔버에서 공정 싸이클을 진행하는 제7 단계(S170)를 수행할 수 있다.Finally, the substrate processing method (S100) according to the present invention can perform the seventh step (S170) of performing a process cycle in an available process chamber according to the second transfer sequence.
도 7은 본 발명의 기술적 사상의 다른 실시예에 따른 기판 처리 시스템을 이용한 기판 진행 방법을 나타내는 순서도이다.7 is a flowchart showing a method of processing a substrate using a substrate processing system according to another embodiment of the technical idea of the present invention.
도 7을 참조하면, 앞서 설명한 기판 처리 시스템(1000S, 도 4 참조) 중 공정 레시피를 확인하는 과정을 이용한 기판 진행 방법(S200)을 순서대로 나타낸다.Referring to FIG. 7, the substrate processing method (S200) using the process of checking the process recipe among the previously described substrate processing system (1000S, see FIG. 4) is sequentially shown.
먼저, 본 발명에 따른 기판 진행 방법(S200)은, 반도체 기판의 제조 공정 순서에 따라 반도체 제조 공정을 진행할 공정 레시피를 확인하는 제1 단계(S210)를 수행할 수 있다.First, the substrate processing method (S200) according to the present invention may perform a first step (S210) of confirming a process recipe to proceed with the semiconductor manufacturing process according to the manufacturing process sequence of the semiconductor substrate.
이어서, 본 발명에 따른 기판 진행 방법(S200)은, 각각의 공정 챔버에서 상기 제1 단계(S210)에서 확인한 공정 레시피의 진행 여부를 파악하는 제2 단계(S220)를 수행할 수 있다. 이 후, 상기 제1 단계(S210)에서 확인한 공정 레시피의 진행이 가능한 공정 챔버를 가용 공정 챔버로 분류하는 제3 단계(S230)를 수행할 수 있다. 상기 제3 단계(S230)와 동시에, 상기 제1 단계(S210)에서 확인한 공정 레시피의 진행이 불가능한 공정 챔버를 불용 공정 챔버로 분류하는 제4 단계(S240)를 수행할 수 있다.Subsequently, the substrate processing method (S200) according to the present invention may perform a second step (S220) in which each process chamber determines whether the process recipe confirmed in the first step (S210) is in progress. Afterwards, a third step (S230) can be performed to classify process chambers that can proceed with the process recipe identified in the first step (S210) into available process chambers. Simultaneously with the third step (S230), a fourth step (S240) may be performed to classify a process chamber in which the process recipe identified in the first step (S210) cannot be processed as an unusable process chamber.
마지막으로, 본 발명에 따른 기판 진행 방법(S200)은, 제1 이송 순서에 의하여 가용 공정 챔버에서 공정 싸이클을 진행하는 제5 단계(S250)를 수행할 수 있다.Finally, the substrate processing method (S200) according to the present invention can perform a fifth step (S250) of performing a process cycle in an available process chamber according to the first transfer sequence.
도 8은 본 발명의 기술적 사상의 또 다른 실시예에 따른 기판 처리 시스템을 이용한 기판 진행 방법을 나타내는 순서도이다.Figure 8 is a flowchart showing a method of processing a substrate using a substrate processing system according to another embodiment of the technical idea of the present invention.
이하에서 설명하는 기판 처리 시스템(1000S, 도 4 참조)을 이용한 기판 진행 방법(S300)은, 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 단계는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.In the substrate processing method (S300) using the substrate processing system (1000S, see FIG. 4) described below, if an embodiment can be implemented differently, specific process steps may be performed differently from the order described. For example, two processes described in succession may be performed substantially at the same time, or may be performed in an order opposite to the order in which they are described.
도 8을 참조하면, 앞서 설명한 기판 처리 시스템(1000S, 도 4 참조)을 이용한 기판 진행 방법(S300)을 순서대로 나타낸다.Referring to FIG. 8, a substrate processing method (S300) using the previously described substrate processing system (1000S, see FIG. 4) is sequentially shown.
먼저, 본 발명에 따른 기판 진행 방법(S300)은, 도 6에서 설명한 기판 진행 방법(S100)의 제6 단계(S160)까지를 실질적으로 동일하게 수행할 수 있다. 따라서, 여기서는 상기 제1 내지 제6 단계(S110 내지 S160)에 대한 자세한 설명은 생략하도록 한다.First, the substrate processing method (S300) according to the present invention can be performed substantially in the same manner as the sixth step (S160) of the substrate processing method (S100) described in FIG. 6. Therefore, detailed description of the first to sixth steps (S110 to S160) will be omitted here.
이어서, 본 발명에 따른 기판 진행 방법(S300)은, 제2 이송 순서에 의하여 가용 공정 챔버에서 공정 싸이클을 진행하는 제1 단계(S310)를 수행할 수 있다. 이 후, 불용 공정 챔버 중에서 가용 공정 챔버로 전환이 이루어진 공정 챔버를 확인하는 제2 단계(S320)를 수행할 수 있다. 이 후, 상기 제2 단계(S320)에서 가용 공정 챔버로 전환이 이루어진 공정 챔버가 존재한다면, 새로운 가용 공정 챔버를 포함하여 제3 이송 순서를 설정하는 제3 단계(S330)를 수행할 수 있다.Next, the substrate processing method (S300) according to the present invention may perform a first step (S310) of performing a process cycle in an available process chamber according to a second transfer sequence. After this, a second step (S320) may be performed to check which process chamber has been converted from an inactive process chamber to a usable process chamber. Afterwards, if there is a process chamber that has been converted to an available process chamber in the second step (S320), a third step (S330) of setting a third transfer order including the new available process chamber can be performed.
마지막으로, 본 발명에 따른 기판 진행 방법(S300)은, 제3 이송 순서에 의하여 가용 공정 챔버에서 공정 싸이클을 진행하는 제4 단계(S340)를 수행할 수 있다.Finally, the substrate processing method (S300) according to the present invention can perform a fourth step (S340) of performing a process cycle in an available process chamber according to a third transfer sequence.
도 9 및 도 10은 본 발명의 기술적 사상의 실시예에 따른 기판 처리 장치를 이용하여 반도체 소자를 제조하는 공정을 나타내는 단면도들이다.9 and 10 are cross-sectional views showing a process for manufacturing a semiconductor device using a substrate processing apparatus according to an embodiment of the technical idea of the present invention.
도 9를 참조하면, 본 발명의 기술적 사상에 따른 기판 처리 장치(1000, 도 1 참조)를 이용하여, 반도체 기판(600) 상에 층간 절연막들(620) 및 희생막들(640)을 교대로 형성할 수 있다.Referring to FIG. 9,
반도체 기판(600)은, 예를 들어, 실리콘(Si)을 포함할 수 있다. 또는, 상기 반도체 기판(600)은 저머늄(Ge)과 같은 반도체 원소, 또는 SiC(silicon carbide), GaAs(gallium arsenide), InAs(indium arsenide), 및 InP(indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 또는, 상기 반도체 기판(600)은 SOI(silicon on insulator) 구조를 가질 수 있다. 예를 들어, 상기 반도체 기판(600)은 BOX 층(buried oxide layer)을 포함할 수 있다. 또한, 상기 반도체 기판(600)은 도전 영역, 예를 들어, 불순물이 도핑된 웰(well) 또는 불순물이 도핑된 구조물을 포함할 수 있다. 또한, 상기 반도체 기판(600)은 STI(shallow trench isolation) 구조와 같은 다양한 소자 분리 구조를 가질 수 있다.The
또한, 상기 반도체 기판(600)은 약 0.1㎜ 내지 약 1㎜의 두께를 가질 수 있다. 상기 반도체 기판(600)의 두께가 너무 얇으면 기계적 강도가 미흡할 수 있고, 두께가 너무 두꺼우면 추후 그라인딩에 드는 시간이 길어져 반도체 제품의 생산성이 떨어질 수 있다.Additionally, the
일부 실시예들에서, 반도체 기판(600)과 최하층의 희생막(641)의 사이에는 적어도 하나의 트랜지스터를 포함하는 하부 구조체(미도시)가 배치될 수 있다.In some embodiments, a lower structure (not shown) including at least one transistor may be disposed between the
층간 절연막들(620)은 복수의 층간 절연막(621 내지 626)을 포함하고, 희생막들(640)은 복수의 희생막(641 내지 646)을 포함할 수 있으며, 복수의 층간 절연막(621 내지 626)과 복수의 희생막(641 내지 646)은 도시된 바와 같이 최하층의 희생막(641)을 시작으로 반도체 기판(600) 상에 서로 교대로 적층될 수 있다.The
희생막들(640)은 층간 절연막들(620)에 대해 식각 선택비(etch selectivity)를 가지고 식각될 수 있는 물질로 형성될 수 있다. 즉, 소정의 식각 레시피를 사용하여 희생막들(640)을 식각하는 공정에서, 희생막들(640)은 층간 절연막들(620)의 식각을 최소화하면서 식각될 수 있는 물질로 형성될 수 있다. 이러한 식각 선택비는 층간 절연막들(620)의 식각 속도에 대한 희생막들(640)의 식각 속도의 비율을 통해 정량적으로 표현될 수 있다.The
일부 실시예들에서, 희생막들(640)은 층간 절연막들(620)에 대해 약 1:10 내지 약 1:200의 식각 선택비를 가지는 물질들 중의 하나일 수 있다. 예를 들어, 층간 절연막들(620)은 실리콘산화물 및 실리콘질화물 중에서 선택된 어느 하나일 수 있고, 희생막들(640)은 실리콘, 실리콘산화물, 실리콘카바이드, 및 실리콘질화물 중에서 선택된 어느 하나로서, 상기 층간 절연막들(620)과는 서로 다른 물질일 수 있다.In some embodiments, the
한편, 일부 실시예들에서, 제1 희생막(641)과 제6 희생막(646)은 제2 내지 제5 희생막들(642 내지 645)보다 두껍게 형성될 수 있다. 또한, 제1 층간 절연막(621)과 제5 층간 절연막(625)은 제2 내지 제4 층간 절연막들(622 내지 624)보다 두껍게 형성될 수 있다. 다만, 이에 한정되는 것은 아니고, 층간 절연막들(620) 및 희생막들(640)의 두께는 다양하게 변형될 수 있으며, 층간 절연막들(620) 및 희생막들(640)을 구성하는 막들의 층수 역시 다양하게 변형될 수 있다.Meanwhile, in some embodiments, the first
이와 같은 제조 공정을 진행함에 있어서, 본 발명의 기술적 사상에 따른 기판 처리 장치(1000, 도 1 참조)는, 복수의 공정 챔버(430, 도 1 참조)를 가지는 제조 공정 설비(400, 도 1 참조)에서 반도체 기판(600)의 인입이 금지된 상태에 있던 챔버를 즉시 이용하는 경우에 컨트롤 서버(500, 도 1 참조)에서 논리적으로 이송 순서를 제어함으로써, 기판 처리 장치(1000, 도 1 참조)의 생산성을 향상시키는 효과가 있다.In carrying out such a manufacturing process, the substrate processing apparatus 1000 (see FIG. 1) according to the technical idea of the present invention includes a manufacturing process equipment 400 (see FIG. 1) having a plurality of process chambers 430 (see FIG. 1). ), when the chamber in which the entry of the
도 10을 참조하면, 본 발명의 기술적 사상에 따른 기판 처리 장치(1000, 도 1 참조)를 이용하여, 서로 교대로 적층된 층간 절연막들(620) 및 희생막들(640)을 관통하는 복수의 개구부(H1)를 형성할 수 있다.Referring to FIG. 10, using a substrate processing apparatus 1000 (see FIG. 1) according to the technical idea of the present invention, a plurality of interlayer insulating
복수의 개구부(H1)는 반도체 소자에서 반도체 영역이 형성될 공간을 한정할 수 있다. 복수의 개구부(H1)는 Z 방향의 깊이를 가지고, Y 방향으로 연장하는 트렌치일 수 있다. 또한, 복수의 개구부(H1)는 X 방향으로 소정의 거리만큼 이격되어 반복적으로 형성될 수 있다.The plurality of openings H1 may define a space in which a semiconductor region will be formed in the semiconductor device. The plurality of openings H1 may be trenches that have a depth in the Z direction and extend in the Y direction. Additionally, the plurality of openings H1 may be repeatedly formed at a predetermined distance apart in the X direction.
복수의 개구부(H1)를 형성하는 단계는, 서로 교대로 적층된 층간 절연막들(620) 및 희생막들(640) 상에 복수의 개구부(H1)의 위치를 정의하는 마스크 패턴을 형성하는 단계 및 상기 마스크 패턴을 식각 마스크로 이용하여 층간 절연막들(620) 및 희생막들(640)을 교대로 이방성 식각하는 단계를 포함할 수 있다.Forming the plurality of openings H1 includes forming a mask pattern defining the positions of the plurality of openings H1 on the
한편, 일부 실시예들에서, 층간 절연막들(620) 및 희생막들(640)이 반도체 기판(600) 상에 직접 형성되는 경우, 복수의 개구부(H1)는 도시된 바와 같이 반도체 기판(600)의 상면의 일부를 노출하도록 형성될 수 있다. 이에 더하여, 상기 이방성 건식 식각 공정에서 과도 식각의 결과로서, 도시된 바와 같이, 복수의 개구부(H1) 아래의 반도체 기판(600)은 소정의 깊이로 리세스될 수 있다.Meanwhile, in some embodiments, when the
이와 같은 제조 공정을 진행함에 있어서, 본 발명의 기술적 사상에 따른 기판 처리 장치(1000, 도 1 참조)는, 복수의 공정 챔버(430, 도 1 참조)를 가지는 제조 공정 설비(400, 도 1 참조)에서 반도체 기판(600)의 인입이 금지된 상태에 있던 챔버를 즉시 이용하는 경우에 컨트롤 서버(500, 도 1 참조)에서 논리적으로 이송 순서를 제어함으로써, 기판 처리 장치(1000, 도 1 참조)의 생산성을 향상시키는 효과가 있다.In carrying out such a manufacturing process, the substrate processing apparatus 1000 (see FIG. 1) according to the technical idea of the present invention includes a manufacturing process equipment 400 (see FIG. 1) having a plurality of process chambers 430 (see FIG. 1). ), when the chamber in which the entry of the
이상, 첨부된 도면들을 참조하여 본 발명의 기술적 사상의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형상으로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Above, embodiments of the technical idea of the present invention have been described with reference to the attached drawings, but those skilled in the art will understand that the present invention can be modified into other specific forms without changing the technical idea or essential features. You will understand that it can be done. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive.
100: 전방 단부 모듈 110: 로드 포트
120: 진공 펌프 130: 가스 공급부
200: 이송 모듈 300: 로드락 챔버
400: 제조 공정 설비 410: 이송 챔버
420: 로봇 암 430: 공정 챔버
500: 컨트롤 서버 600: 반도체 기판
1000: 기판 처리 장치 1000S: 기판 처리 시스템100: front end module 110: load port
120: Vacuum pump 130: Gas supply unit
200: Transfer module 300: Load lock chamber
400: Manufacturing process equipment 410: Transfer chamber
420: Robot arm 430: Process chamber
500: Control server 600: Semiconductor substrate
1000:
Claims (10)
상기 컨트롤 서버로부터 상기 제조 공정 설비로 반도체 기판의 이송 순서를 전송하는 경우,
상기 반도체 기판이 상기 공정 챔버에 인입되어 소정의 공정이 수행되고 인출되기까지를 하나의 공정 싸이클로 정의하였을 때,
상기 컨트롤 서버는,
제1 이송 순서에 의해 N번째(여기서, N은 자연수)의 공정 싸이클을 수행하는 상기 제조 공정 설비에,
상기 반도체 기판의 인입이 금지된 상태에 있던 적어도 하나의 공정 챔버 중 하나 이상에 대해 금지가 해제된 시점에 즉시,
N+1번째의 공정 싸이클부터 제2 이송 순서로 전환을 명령하고,
상기 제1 이송 순서에 포함되는 공정 챔버와 상기 제2 이송 순서에 포함되는 공정 챔버는 서로 독립적으로 구성되도록, 각각의 상기 반도체 기판이 상기 공정 챔버에 투입될 때마다 상기 이송 순서를 설정하는,
기판 처리 시스템.In the manufacturing process equipment having a plurality of process chambers and a control server for controlling the manufacturing process equipment,
When transmitting the transfer order of the semiconductor substrate from the control server to the manufacturing process equipment,
When the period from when the semiconductor substrate is introduced into the process chamber, a predetermined process is performed, and the semiconductor substrate is taken out is defined as one process cycle,
The control server is,
To the manufacturing process equipment that performs the Nth process cycle (where N is a natural number) according to the first transfer sequence,
Immediately when the ban is lifted for one or more of the at least one process chamber in which entry of the semiconductor substrate was prohibited,
Commands a transition from the N+1th process cycle to the second transfer sequence,
Setting the transfer order each time each semiconductor substrate is input into the process chamber so that the process chamber included in the first transfer order and the process chamber included in the second transfer order are configured independently of each other,
Substrate handling system.
상기 컨트롤 서버는,
적어도 하나의 상기 반도체 기판이 수납된 기판 컨테이너가 로드되는 시점에 즉시,
상기 복수의 공정 챔버의 모든 가동 정보를 상기 제조 공정 설비로 전송하는 것을 특징으로 하는 기판 처리 시스템.According to paragraph 1,
The control server is,
Immediately at the time when the substrate container containing at least one semiconductor substrate is loaded,
A substrate processing system, characterized in that all operation information of the plurality of process chambers is transmitted to the manufacturing process equipment.
상기 컨트롤 서버는,
상기 복수의 공정 챔버의 상기 가동 정보를 프로그램에 의하여 논리적으로 제어하는 것을 특징으로 하는 기판 처리 시스템.According to paragraph 2,
The control server is,
A substrate processing system, wherein the operation information of the plurality of process chambers is logically controlled by a program.
상기 기판 컨테이너에 수납된 상기 반도체 기판의 적어도 일부는 상기 제1 이송 순서에 의해 진행되고,
상기 기판 컨테이너에 수납된 상기 반도체 기판의 나머지 일부는 상기 제2 이송 순서에 의해 진행되는 것을 특징으로 하는 기판 처리 시스템.According to paragraph 2,
At least a portion of the semiconductor substrate stored in the substrate container is processed according to the first transfer sequence,
A substrate processing system, characterized in that the remaining part of the semiconductor substrate stored in the substrate container proceeds through the second transfer sequence.
상기 가동 정보는,
상기 복수의 공정 챔버 중 상기 반도체 기판의 인입이 허용된 상태인 공정 챔버를 가용 공정 챔버로,
상기 복수의 공정 챔버 중 상기 반도체 기판의 인입이 금지된 상태인 공정 챔버를 불용 공정 챔버로 구분하는 것을 특징으로 하는 기판 처리 시스템.According to paragraph 2,
The above operation information is,
Among the plurality of process chambers, a process chamber in which entry of the semiconductor substrate is allowed is an available process chamber,
A substrate processing system, characterized in that, among the plurality of process chambers, process chambers in which entry of the semiconductor substrate is prohibited are classified as disuse process chambers.
상기 제조 공정 설비는,
상기 불용 공정 챔버의 인입 금지가 해제된 시점에 상기 불용 공정 챔버를 가용 공정 챔버로 변환하고,
변환된 상기 가용 공정 챔버를 포함하여 상기 제2 이송 순서를 수행하는 것을 특징으로 하는 기판 처리 시스템.According to clause 5,
The manufacturing process equipment is,
Converting the unusable process chamber into a usable process chamber at the point when the ban on entering the unusable process chamber is lifted,
A substrate processing system comprising converting the available process chamber to perform the second transfer sequence.
상기 가용 공정 챔버 중 적어도 일부는 상기 반도체 기판의 공정 진행 순서에 따른 공정 레시피의 수행이 가능하고,
상기 공정 레시피의 수행이 가능한 상기 가용 공정 챔버만 상기 제1 이송 순서에 포함되는 것을 특징으로 하는 기판 처리 시스템.According to clause 5,
At least some of the available process chambers are capable of performing a process recipe according to the process progress order of the semiconductor substrate,
A substrate processing system, characterized in that only the available process chambers capable of performing the process recipe are included in the first transfer sequence.
상기 공정 레시피의 수행이 가능한 상기 가용 공정 챔버만 상기 제2 이송 순서에 포함되는 것을 특징으로 하는 기판 처리 시스템.In clause 7,
A substrate processing system, characterized in that only the available process chambers capable of performing the process recipe are included in the second transfer sequence.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/394,509 US11823932B2 (en) | 2020-08-26 | 2021-08-05 | Substrate processing system and substrate processing apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200107971 | 2020-08-26 | ||
KR20200107971 | 2020-08-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220026995A KR20220026995A (en) | 2022-03-07 |
KR102634948B1 true KR102634948B1 (en) | 2024-02-08 |
Family
ID=80817718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210005222A KR102634948B1 (en) | 2020-08-26 | 2021-01-14 | Substrate processing system and substrate processing apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102634948B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009076504A (en) | 2007-09-18 | 2009-04-09 | Tokyo Electron Ltd | Controller and control method of processing system, and storage medium storing control program |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6049394B2 (en) * | 2012-10-22 | 2016-12-21 | 東京エレクトロン株式会社 | Substrate processing system and substrate transfer control method |
JP6105436B2 (en) * | 2013-08-09 | 2017-03-29 | 東京エレクトロン株式会社 | Substrate processing system |
JP6704008B2 (en) * | 2018-03-26 | 2020-06-03 | 株式会社Kokusai Electric | Substrate processing apparatus, semiconductor device manufacturing method, and recording medium |
JP6719523B2 (en) * | 2018-09-18 | 2020-07-08 | 株式会社Kokusai Electric | Substrate processing apparatus, semiconductor device manufacturing method, and recording medium |
-
2021
- 2021-01-14 KR KR1020210005222A patent/KR102634948B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009076504A (en) | 2007-09-18 | 2009-04-09 | Tokyo Electron Ltd | Controller and control method of processing system, and storage medium storing control program |
Also Published As
Publication number | Publication date |
---|---|
KR20220026995A (en) | 2022-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9543180B2 (en) | Apparatus and method for transporting wafers between wafer carrier and process tool under vacuum | |
US6911112B2 (en) | Method of and apparatus for performing sequential processes requiring different amounts of time in the manufacturing of semiconductor devices | |
KR20030067468A (en) | Semiconductor processing apparatus comprising chamber partitioned into reaction and transfer sections | |
KR20080054149A (en) | Apparatus for fabricating semiconductor device | |
KR101613544B1 (en) | Substrate processing apparatus | |
KR102634948B1 (en) | Substrate processing system and substrate processing apparatus | |
US10978329B2 (en) | Wafer pod handling method | |
US11862506B2 (en) | Substrate processing system, vacuum substrate transfer module, and substrate transfer method | |
US11823932B2 (en) | Substrate processing system and substrate processing apparatus | |
US11581204B2 (en) | Semiconductor device manufacturing system and method for manufacturing semiconductor device | |
KR100803562B1 (en) | Apparatus for processing a substrate | |
CN114284182A (en) | Etching system | |
KR101558283B1 (en) | Cluster equipment for treating substrate | |
KR102227066B1 (en) | Transferring apparatus of wafer | |
US20120149176A1 (en) | Method and apparatus for forming a iii-v family layer | |
KR101503728B1 (en) | Substrate treating apparatus, cluster equipment for treating substrate, and substrate treating method | |
KR20220143082A (en) | Multi-step process for flowable gap-filling membranes | |
JP2012531059A (en) | Semiconductor wafer manufacturing apparatus and apparatus for depositing material by evaporation using molecular beam | |
KR100566697B1 (en) | Multi-chamber system for fabricating semiconductor devices and method of fabricating semiconductor devices using thereof | |
US10872760B2 (en) | Cluster tool and manufacuturing method of semiconductor structure using the same | |
KR101217516B1 (en) | cluster tool | |
US20230386870A1 (en) | Wet processing system and system and method for manufacturing semiconductor structure | |
KR101552110B1 (en) | Substrate treating method | |
JP7413542B2 (en) | Etching method and etching equipment | |
US20230307217A1 (en) | Operation method of etching apparatus and method of manufacturing semiconductor device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) |