KR102632410B1 - 금속기판 결함에 의해 자기 정렬된 초전도 스트립을 구비하는 초전도 선재의 제조 방법 - Google Patents

금속기판 결함에 의해 자기 정렬된 초전도 스트립을 구비하는 초전도 선재의 제조 방법 Download PDF

Info

Publication number
KR102632410B1
KR102632410B1 KR1020160161565A KR20160161565A KR102632410B1 KR 102632410 B1 KR102632410 B1 KR 102632410B1 KR 1020160161565 A KR1020160161565 A KR 1020160161565A KR 20160161565 A KR20160161565 A KR 20160161565A KR 102632410 B1 KR102632410 B1 KR 102632410B1
Authority
KR
South Korea
Prior art keywords
superconducting
region
metal substrate
layer
surface roughness
Prior art date
Application number
KR1020160161565A
Other languages
English (en)
Other versions
KR20170070815A (ko
Inventor
고락길
김석환
조영식
하동우
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to PCT/KR2016/014301 priority Critical patent/WO2017105029A1/ko
Publication of KR20170070815A publication Critical patent/KR20170070815A/ko
Application granted granted Critical
Publication of KR102632410B1 publication Critical patent/KR102632410B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B12/00—Superconductive or hyperconductive conductors, cables, or transmission lines
    • H01B12/02—Superconductive or hyperconductive conductors, cables, or transmission lines characterised by their form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296—Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0521—Processes for depositing or forming copper oxide superconductor layers by pulsed laser deposition, e.g. laser sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0884—Treatment of superconductor layers by irradiation, e.g. ion-beam, electron-beam, laser beam or X-rays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

금속기판 결함에 의해 자기 정렬된 초전도 스트립을 구비하는 초전도 선재의 제조 방법이 제공된다. 본 발명은 제1 표면 거칠기를 갖는 금속기판 상에 상기 제1 표면 거칠기보다 큰 제2 거칠기를 갖는 복수의 결함 영역을 도입하는 단계; 상기 결함 영역이 형성된 금속기판 상에 버퍼층을 형성하는 단계; 및 상기 버퍼층이 형성된 기판 상에 초전도층을 형성하는 단계를 포함하는 초전도 선재의 제조 방법을 제공한다. 본 발명에 따르면, 간단한 제조 공정으로 복수의 초전도 스트립으로 구성되는 초전도 선재의 제공이 가능하다.

Description

금속기판 결함에 의해 자기 정렬된 초전도 스트립을 구비하는 초전도 선재의 제조 방법{Manufacturing Methods Of Superconductor Having Self-aligned Superconductive Strips By Defects Of Metal Substrate}
본 발명은 초전도 선재에 관한 것으로, 보다 상세하게는 복수의 초전도 스트립으로 구성되는 고온 초전도 선재에 관한 것이다.
초전도체는 DC 전류에서 저항 값이 영(zero)이지만, 교류 전류 환경에서는 필라멘트의 폭에 반비례하는 AC 손실이 발생한다. 특히, HTS의 폭에 대하여 두께의 비율은 높은 상태에서는 매우 높은 히스테리시스 손실을 나타난다.
초전도 선재가 다수의 필라멘트형 초전도 구조로 이루어지는 경우 AC 손실을 감소하는 구조를 이룰 수 있다는 것이 알려져 있다. 이러한 테이프 형태의 초전도 선재는 내부에 복수의 초전도층 스트립(또는 필라멘트)으로 구성되는데, 예를 들어, 한국공개특허 10-2013-29801호는 길이 방향으로 연장되는 서로 인접하는 초전도 스트립이 그 사이의 절연 스트립에 의하여 분리된 구조의 초전도체를 개시하고 있다. 상기 공개특허는 복수의 초전도 스트립은 초전도층 스트립 분리 구조를 구현하기 위하여 마스크와 같은 포토 리소그래피 공정을 이용하며, 실제 연속적인 선재를 제조하는 데에 적합한 방식이 될 수 없다.
그 밖에 종래 초전도층 스트립을 세분화하기 위하여 초전도층을 물리적이나 화학적으로 분리하는 방식이 적용되기도 하는데, 이러한 방식들 또한 초전도층이나 버퍼층의 손상이 초래된다는 문제점을 갖는다.
KR 10-2013-29801 A
상기 종래 기술의 문제점을 해결하기 위하여, 본 발명은 복수의 초전도 스트립으로 구성되는 초전도 선재의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 초전도층의 스트립화를 위하여 선재를 구성하는 물질의 손상을 최소화하는 초전도 선재의 제조 방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 퀀치 현상으로부터 자기 보호 가능한 초전도 선재를 제공하는 것을 목적으로 한다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 제1 표면 거칠기를 갖는 금속기판 상에 상기 제1 표면 거칠기보다 큰 제2 거칠기를 갖는 복수의 결함 영역을 도입하는 단계; 상기 결함 영역이 형성된 금속기판 상에 버퍼층을 형성하는 단계; 및 상기 버퍼층이 형성된 기판 상에 초전도층을 형성하는 단계를 포함하는 초전도 선재의 제조 방법을 제공한다.
또한 본 발명은 금속기판 상의 제1 표면 거칠기를 갖는 버퍼층에 상기 제1 표면 거칠기보다 큰 제2 거칠기를 갖는 복수의 결함 영역을 도입하는 단계; 및 상기 결함 영역이 형성된 버퍼층 상에 초전도층을 형성하는 단계를 포함하는 초전도 선재의 제조 방법을 제공한다.
본 발명에서 상기 결함 영역은, 홈 또는 스크래치를 포함할 수 있다. 또한, 상기 초전도 선재의 길이 방향으로 최소한 2열 이상의 결함 영역이 형성될 수도 있다.
본 발명에서 상기 결함 영역은 상기 금속기판의 길이 방향으로 단속적 또는 연속적으로 연장될 수 있다.
본 발명에서 상기 결함 영역은 레이저 가공되거나 기계 가공될 수 있다.
또한, 본 발명에서 상기 초전도 물질층의 격자 구조는 상기 결함 영역에 대하여 수직 방향으로 자기 정렬된다.
본 발명에서 상기 복수의 결함 영역 도입 단계는, 제1 표면 거칠기를 갖도록 연마된 금속기판을 제공하는 단계; 및 상기 기판에 제2 표면 거칠기의 결함 영역을 형성하는 단계를 포함할 수 있다.
또한, 본 발명에서 상기 제2 표면 거칠기는 평균 거칠기가 5㎛ x 5㎛ 내에서 2nm 이상인 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은 금속기판, 버퍼층, 초전도 물질층 및 안정화층이 적층된 초전도 선재에 있어서, 상기 금속기판의 최소한 일부는 제1 표면 거칠기를 갖는 제1 영역; 및 제2 표면 거칠기를 갖는 제2 영역을 구비하고, 상기 제1 영역 및 제2 영역은 선재의 길이 방향으로 연장되며, 상기 버퍼층은 상기 제1 영역 및 제2 영역을 덮도록 형성되며, 상기 제1 영역 및 제2 영역 상의 버퍼층은 서로 다른 배향을 갖는 것을 특징으로 하는 초전도 선재를 제공한다.
또한, 본 발명은 금속기판, 버퍼층, 초전도 물질층 및 안정화층이 적층된 초전도 선재에 있어서, 상기 금속기판의 최소한 일부는 제1 표면 거칠기를 갖는 제1 영역; 및 제2 표면 거칠기를 갖는 제2 영역을 구비하고, 상기 제1 영역 및 제2 영역은 선재의 길이 방향으로 연장되며, 임계 온도 이하에서 상기 제1 영역 상의 초전도 물질층은 초전도성을 구비하는 반면, 상기 제2 영역 상의 물질층은 초전도성을 구비하지 않는 것을 특징으로 하는 초전도 선재를 제공한다.
본 발명에 따르면, 금속기판에 인위적으로 표면 거칠기에 관한 결함을 형성하고, 상기 결함에 대하여 자기 정렬된 초전도 스트립으로 구성되는 초전도 선재를 제공할 수 있게 된다. 이에 따라, 간단한 제조 공정으로 복수의 초전도 스트립으로 구성되는 초전도 선재의 제공이 가능하다.
또한 본 발명의 초전도 선재의 제조 방법에 따르면 버퍼층의 손상이 발생하지 않는다. 따라서, 각 초전도층 스트립의 하부에 존재하는 버퍼층은 확산 장벽층(Diffusion Barrier)로서 기능하게 된다.
또한, 본 발명의 방법에 따라 제조된 초전도 선재는 복수의 초전도층 스트립으로 구성되어 있어 퀀치 등에 대해 자기 보호 기능을 구비하게 된다.
도 1은 본 발명의 일실시예에 따른 초전도 선재의 금속기판의 단면을 개략적으로 도시한 도면이다.
도 2는 도 1의 금속기판의 평면도이다.
도 3은 본 발명의 다른 실시예에 따른 금속기판의 단면을 개략적으로 도시한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 금속기판의 평면도이다.
도 5 내지 도 7은 본 발명의 초전도 선재의 제조예에 따라 단계별로 초전도 선재의 단면을 모식적으로 도시한 단면도이다.
도 8은 본 발명의 초전도 선재의 제조 절차를 모식적으로 도시한 절차도이다.
도 9는 본 발명의 다른 실시예에 따른 모재의 단면 구조를 개략적으로 도시한 도면이다.
이하 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상술한다.
도 1은 본 발명의 일실시예에 따른 초전도 선재의 금속기판의 단면을 개략적으로 도시한 도면이고, 도 2는 평면도이다.
초전도층의 형성을 위한 금속기판은 매우 높은 정밀도로 표면 연마되어야 한다. 상기 초전도 기판은 표면 거칠기는 버퍼층의 텍스쳐링에 직접적으로 영향을 미친다. 또한, 텍스쳐되지 않는 버퍼층 상에 형성되는 초전도 물질은 요구되는 2축 배향의 결정구조를 구비하기 어려우며, 초전도층으로 기능하지 않게 된다.
2세대 고온 초전도 박막 예컨대 YBCO의 제조공정은 크게 금속기판 상에 2축 배향된 산화물막으로 이루어지는 템플릿 공정과 초전도체인 YBCO층을 입히는 공정으로 나눌 수 있다.
여기서, 템플릿 공정은 결정 배향이 무질서한 스테인레스 스틸이나 하스텔로이 합금 기판 위에 주로 IBAD(Ion-Beam Assisted Deposition, 이온빔 보조증착법)나 ISD(Inclined Substrate Deposition, 기판경사 증착법)와 같은 PVD 법으로 산화물막을 2축으로 배향시켜서 증착하는 방법으로 수행된다. 이 때, 초전도체층과의 확산 방지나 격자 불일치(lattice mismatch)를 해소하기 위하여 여러 층의 완충층을 추가로 입인 템플릿이 사용되며, 상기 템플릿 상에 YBCO 초전도층은 PLD, MOD, MOCVD 등의 방법으로 증착된다.
본 발명에서 상기 기판은 예컨대, Ni 합금, 하스텔로이, 스테인레스 스틸 등의 기판은 제1 표면 거칠기를 갖도록 연마된다. 예시적으로 상기 제1 표면 거칠기를 얻기 위해 상기 기판은 전해 연마된다. 본 발명에서 상기 제1 표면 거칠기는 5㎛ x 5㎛ 영역 안에서의 평균 표면 거칠기(Ra)가 2.0nm로 유지되는 것이 바람직하다. 이를 위하여 부가적으로 상기 기판을 구성하는 입자의 입도가 적절히 제어될 수 있다.
본 발명의 일실시예에 따르면, 제1 표면 거칠기로 표면 가공된 상기 금속기판의 상부 표면에 이보다 높은 표면 거칠기를 갖는 결함 영역이 도입된다. 도 1 및 도 2에 도시된 바와 같이, 상기 금속기판(110) 상의 상기 결함 영역(112)은 표면에 대하여 소정 깊이를 갖는 홈 또는 스크래치 형태로 제공될 수 있다. 도시된 바와 같이 상기 결함 영역(112)은 초전도 선재의 길이 방향으로 연장된다. 본 발명에서 결함 영역이 적절한 표면 거칠기를 갖도록 홈의 폭 및 깊이가 설계될 수 있다. 예컨대, 상기 홈의 깊이는 1nm ~ 500nm 범위에 있는 것이 바람직하고 상기 홈의 폭은 10㎛ ~ 200 ㎛ 범위에 있는 것이 바람직하다.
한편, 도 3에 도시된 바와 같이, 본 발명에서 상기 결함 영역은 하나 이상의 홈에 의해 구현될 수도 있다.
본 발명에서 상기 결함 영역(112)은 레이저와 같은 광학적 수단 또는 나이프나 블레이드와 같은 기계적 수단에 의해 형성될 수 있다. 기타 언급되지 않은 다양한 방식의 홈 또는 스크래치 형성 방법이 본 실시예에서 도입될 수 있다.
홈 또는 스크래치 형태 같이 인위적으로 도입된 결함 영역(112)은 금속기판 표면의 다른 영역에 비해 높은 표면 거칠기를 갖는다. 이에 따라, 높은 정밀도로 연마된 금속기판 상의 버퍼층은 높은 배향도를 갖는 에피택셜 구조를 형성하는 반면, 상기 결함 영역 상에 형성되는 버퍼층은 2축 배향된 구조를 가질 수 없게 되고, 상기 버퍼층 상에 형성되는 초전도층 또한 2축 배향 구조를 가질 수 없게 된다.
도 4는 본 발명의 다른 실시예에 따른 초전도 선재의 금속기판에 대한 평면도이다.
도 4의 (a) 및 (b)를 참조하면, 도 1과는 달리 결함 영역(112)은 금속기판의 길이 방향으로 단속적으로 형성되어 있다. 또한 도시된 바와 같이, 상기 결함 영역(112)은 사각형 또는 원형 등 다양한 형상으로 설계될 수 있다.
도 5 내지 도 7은 본 발명의 일실시예에 따른 초전도 선재의 제조예로서 도 1에 도시된 금속기판 상에서 초전도 선재의 구현 과정을 모식적으로 도시한 단면도이다.
도 5를 참조하면, 상기 금속기판 상에 버퍼층(120)이 형성된다. 상기 결함 영역에 대응하는 부위에 형성된 버퍼층(120A)은 매끈한 표면 상에 형성된 버퍼층 물질과는 달리 2축 배향된 텍스쳐를 갖지 않는다. 본 발명의 실시예에서 상기 버퍼층(120, 120A)은 상기 금속기판 상에 평면적으로 연속적으로 형성된다. 이에 따라 버퍼층(120, 120A)은 초전도 물질층(130, 130A)의 격자 구조를 결정하는 역할을 하는 이외에도 초전도 물질층에 대한 확산 장벽으로서 온전히 기능할 수 있게 된다.
본 발명에서 상기 버퍼층(120A)은 복수의 층 구조를 포함할 수 있다. 예컨대, 상기 버퍼층은 장벽층(barrier layer), 시드층(seed layer), IBAD 템플릿, 균질에피버퍼층 및 격자맞춤버퍼층을 포함하여 구성될 수 있다. 예컨대, 상기 버퍼층은 산화이트륨(Y2O3) / 마그네시아(MgO) / 란타늄망가네이트(LaMnO3) 또는 세리아(CeO2)의 적층 구조나, 알루미나(Al2O3) / 산화이트륨(Y2O3) / 마그네시아(MgO) / 란타늄망가네이트(LaMnO3) 또는 세리아(CeO2)의 적층 구조를 가질 수 있다. 본 발명에서 상기 버퍼층은 공지의 박막 증착 방법 예컨대 전자빔 증착이나 스퍼터링에 의하여 형성될 수 있다. 또한, 본 발명에서 상기 버퍼층의 두께는 다양할 수 있으며, 예시적으로 상기 버퍼층은 100nm 두께를 가질 수 있다.
이어서, 도 6에 도시된 바와 같이, 상기 버퍼층(120)이 형성된 금속기판 상에 초전도층(130)이 형성된다.
본 발명에서 상기 초전도층(130)은 ReBCO(ReBa2Cu3O7, 여기서 Re는 Nd, Sm, Eu, Gd, Dy, Ho 및 Y로 이루어지는 금속 원소 중 최소한 하나)계 고온 초전도 물질이 사용될 수 있다.
본 발명에서 상기 결함 영역에 대응하는 부위에도 초전도 물질의 층이 적층된다. 그러나, 매끈한 부위에 형성된 초전도 물질층(130)은 버퍼층과 정합하는 결정 구조를 가지며 임계 온도 이하에서 초전도층으로서 기능하지만, 상기 결함 영역에 대응하는 부위에 형성된 초전도 물질층(130A)은 2축 배향을 가지지 않으며 이에 따라 임계 온도 이하에서 초전도층으로서 기능하지 않는다.
이와 같이 본 발명에서는, 초전도성을 구비한 초전도 물질층과 금속기판의 결함으로부터 유래되어 다른 격자 구조를 갖는 초전도 물질층을 동일 평면 상에서 선재의 길이 방향으로 평행하게 배열할 수 있다. 또한, 본 발명에서 상기 초전도 물질층이 초전도층으로 기능하는가 여부는 하부의 기판 결함, 그리고 기판 결함에 따른 버퍼층의 격자 배향에 따라 결정된다. 즉 본 발명에서 초전도층은 금속기판의 결함 영역에 대하여 자기 정렬될 수 있다.
이에 따라, 본 발명의 초전도 선재는 복수의 초전도 스트립이 병렬로 연결되는 것과 마찬가지의 전자기적 특성을 나타낼 수 있게 된다.
도 7을 참조하면, 상기 초전도층(130)이 형성된 금속기판(11O) 상에 안정화층(140)이 형성을 형성함으로써 초전도 선재의 제조가 완료된다.
상기 안정화층(140)은 금, 은과 같은 귀금속 물질 또는 높은 전기 전도성의 물질로 형성될 수 있다. 상기 안정화층은 전기 도금, 무전해 도금 등의 통상의 방법에 의해 형성될 수 있다.
도 8은 본 발명의 초전도 선재의 제조 절차의 일례를 모식적으로 도시한 절차도이다.
도 8을 참조하면, 금속기판이 요구되는 정도의 평균 거칠기로 연마된다(S110). 이어서, 상기 금속기판 상에 선재의 길이 방향으로 평행하게 결함 영역이 형성된다(S120). 상기 결함 영역은 선재의 길이 방향을 따라 연속되거나 단속적으로 연장될 수 있다. 전술한 바와 같이 상기 결함 영역은 홈 또는 스크래치에 의해 구현될 수 있다.
다음으로, 상기 금속기판 상에 버퍼층이 형성된다(S120). 상기 버퍼층은 확산 장벽, 격자 정합 등을 고려하여 다양한 물질로 된 다중층으로 형성될 수 있다. 이어서, 상기 버퍼층 상에 초전도 물질층을 형성한다(S130). 형성된 초전도 물질층은 하부의 금속기판의 결함 영역에 대응하여 다른 격자 구조를 갖는다. 상기 결함 영역 상에 형성된 초전도 물질층은 2축 배향된 결정 구조를 갖지 않으며, 따라서 임계 온도, 임계 자장 및 임계 전류 하의 초전도 환경에서 초전도성을 갖지 않는다.
이어서, 상기 초전도 물질층(S130) 상에 안정화층을 형성함으로써(S140) 초전도 선재의 제조가 완료된다. 물론, 상기 안정화층의 형성 이후 부가적인 물질층이 추가로 형성이나 또 다른 적층 구조가 부가될 수도 있을 것이다.
도 9는 본 발명의 다른 실시예에 초전도 선재의 단면을 개략적으로 도시한 도면이다.
도 9를 참조하면, 금속기판(110) 상에 버퍼층(120)이 형성되어 있다.
전술한 바와 같이 상기 금속기판(110)은 제1 표면 거칠기로 표면 가공된 것이다. 또한, 상기 금속기판 상부의 버퍼층(120)에는 결함 영역이 도입되어 있다. 상기 버퍼층(120) 상의 상기 결함 영역(122)은 표면에 대하여 소정 깊이를 갖는 홈 또는 스크래치 형태로 제공될 수 있다. 또한, 상기 결함 영역(122)은 초전도 선재의 길이 방향으로 연장될 수 있다.
도 9의 단면 구조를 갖는 모재에 초전도층을 형성하는 경우, 상기 결함 영역에 대응하는 부위에도 초전도 물질의 층이 적층된다. 그러나, 매끈한 부위에 형성된 초전도 물질층은 버퍼층과 정합하는 결정 구조를 가지며 임계 온도 이하에서 초전도층으로서 기능하지만, 상기 결함 영역에 대응하는 부위에 형성된 초전도 물질층은 2축 배향을 가지지 않으며 이에 따라 임계 온도 이하에서 초전도층으로서 기능하지 않게 된다.
110 금속기판
112 결함 영역
120, 120A 버퍼층
122 결함 영역
130, 130A 초전도 물질층
140 안정화층

Claims (11)

  1. 금속기판의 일 표면 상에 제1 표면 거칠기를 갖는 제1 영역과 상기 제1 표면 거칠기보다 큰 제2 표면 거칠기를 갖는 복수의 결함 영역을 도입하는 단계;
    상기 금속기판의 상기 제1 영역 및 상기 복수의 결함 영역 상에 버퍼층을 형성하는 단계; 및
    상기 버퍼층이 형성된 금속기판 상의 상기 제1 영역 및 상기 결함 영역 상에 초전도층을 형성하는 단계를 포함하고,
    상기 결함 영역에 대응하는 부위에 형성된 초전도층은 2축 배향을 가지지 않는 것을 특징으로 하는 초전도 선재의 제조 방법.
  2. 금속기판 상의 버퍼층에 제1 표면 거칠기를 갖는 제1 영역과 상기 제1 표면 거칠기보다 큰 제2 표면 거칠기를 갖는 복수의 결함 영역을 도입하는 단계; 및
    상기 버퍼층의 상기 제1 영역 및 상기 결함 영역 상에 초전도층을 형성하는 단계를 포함하고,
    상기 결함 영역에 대응하는 부위에 형성된 초전도층은 2축 배향을 가지지 않는 것을 특징으로 하는 초전도 선재의 제조 방법..
  3. 제1항 또는 제2항에 있어서,
    상기 결함 영역은,
    홈 또는 스크래치를 포함하고 상기 초전도 선재의 길이 방향으로 최소한 2열 이상의 결함 영역이 형성된 것을 특징으로 하는 초전도 선재의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 결함 영역은 상기 금속기판의 길이 방향으로 단속적 또는 연속적으로 연장되는 것을 특징으로 하는 초전도 선재의 제조 방법.
  5. 제4항에 있어서,
    상기 결함 영역은 레이저 가공되는 것을 특징으로 하는 초전도 선재의 제조 방법.
  6. 제4항에 있어서,
    상기 결함 영역은 기계 가공되는 것을 특징으로 하는 초전도 선재의 제조 방법.
  7. 제1항 또는 제2항에 있어서.
    상기 초전도층의 격자 구조는 상기 결함 영역에 대하여 수직 방향으로 자기 정렬되는 것을 특징으로 하는 초전도 선재의 제조 방법.
  8. 제1항에 있어서.
    상기 복수의 결함 영역 도입 단계는,
    제1 표면 거칠기를 갖도록 연마된 금속기판을 제공하는 단계;
    상기 금속기판에 제2 표면 거칠기의 결함 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 초전도 선재의 제조 방법.
  9. 제8항에 있어서.
    상기 제2 표면 거칠기는 평균 거칠기가 5㎛ x 5㎛ 내에서 2nm 이상인 것을 특징으로 하는 초전도 선재의 제조 방법.
  10. 금속기판, 버퍼층, 초전도 물질층 및 안정화층이 적층된 초전도 선재에 있어서,
    상기 금속기판의 일 표면의 최소한 일부는 제1 표면 거칠기를 갖는 제1 영역; 및 제2 표면 거칠기를 갖는 제2 영역을 구비하고, 상기 제1 영역 및 제2 영역은 선재의 길이 방향으로 연장되며,
    상기 버퍼층은 상기 제1 영역 및 제2 영역을 덮도록 형성되며,
    상기 제1 영역 및 제2 영역 상의 버퍼층은 서로 다른 배향을 가지며,
    상기 제2 영역에 대응하는 부위에 형성된 초전도 물질층은 2축 배향을 가지지 않는 것을 특징으로 하는 초전도 선재.
  11. 금속기판, 버퍼층, 초전도 물질층 및 안정화층이 적층된 초전도 선재에 있어서,
    상기 금속기판의 일 표면의 최소한 일부는 제1 표면 거칠기를 갖는 제1 영역; 및 제2 표면 거칠기를 갖는 제2 영역을 구비하고, 상기 제1 영역 및 제2 영역은 선재의 길이 방향으로 연장되며,
    임계 온도 이하에서 상기 제1 영역에 대응하는 부위에 형성되는 초전도 물질층은 초전도성을 구비하는 반면, 상기 제2 영역에 대응하는 부위에 형성된 초전도 물질층은 초전도성을 구비하지 않는 것을 특징으로 하는 초전도 선재.
KR1020160161565A 2015-12-14 2016-11-30 금속기판 결함에 의해 자기 정렬된 초전도 스트립을 구비하는 초전도 선재의 제조 방법 KR102632410B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2016/014301 WO2017105029A1 (ko) 2015-12-14 2016-12-07 금속기판 결함에 의해 자기 정렬된 초전도 스트립을 구비하는 초전도 선재의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150178446 2015-12-14
KR20150178446 2015-12-14

Publications (2)

Publication Number Publication Date
KR20170070815A KR20170070815A (ko) 2017-06-22
KR102632410B1 true KR102632410B1 (ko) 2024-02-05

Family

ID=59283011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160161565A KR102632410B1 (ko) 2015-12-14 2016-11-30 금속기판 결함에 의해 자기 정렬된 초전도 스트립을 구비하는 초전도 선재의 제조 방법

Country Status (1)

Country Link
KR (1) KR102632410B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009050945A (ja) * 2007-08-24 2009-03-12 Nihon Micro Coating Co Ltd テープ状基材の研磨方法及び酸化物超伝導体用ベース基材
US20130240246A1 (en) * 2011-11-15 2013-09-19 Furukawa Electric Co., Ltd. Superconductive wire material substrate, manufacturing method thereof and superconductive wire material

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5806302B2 (ja) 2010-06-24 2015-11-10 ユニバーシティー オブ ヒューストン システム 交流損失を低減したマルチフィラメント超伝導体とその形成方法
JPWO2013002410A1 (ja) * 2011-06-30 2015-02-23 古河電気工業株式会社 超電導薄膜用基材及び超電導薄膜、並びに超電導薄膜用基材の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009050945A (ja) * 2007-08-24 2009-03-12 Nihon Micro Coating Co Ltd テープ状基材の研磨方法及び酸化物超伝導体用ベース基材
US20130240246A1 (en) * 2011-11-15 2013-09-19 Furukawa Electric Co., Ltd. Superconductive wire material substrate, manufacturing method thereof and superconductive wire material

Also Published As

Publication number Publication date
KR20170070815A (ko) 2017-06-22

Similar Documents

Publication Publication Date Title
Goyal et al. Conductors with controlled grain boundaries: An approach to the next generation, high temperature superconducting wire
US6383989B2 (en) Architecture for high critical current superconducting tapes
KR101419331B1 (ko) 감소된 교류 손실들을 갖는 다중필라멘트 초전도체 및 그 형성 방법
EP2460197B1 (en) Superconducting article with prefabricated nanostructure for improved flux pinning
US10290399B2 (en) Integrated superconductor device and method of fabrication
Cai et al. Completely etch-free fabrication of multifilamentary coated conductor using inkjet printing and electrodeposition
KR20100136464A (ko) 고온 초전도체 물품의 형성 방법
Goyal et al. Grain boundary misorientations and percolative current paths in high‐J c powder‐in‐tube (Bi, Pb) 2Sr3Ca3Cu3O x
US20210184096A1 (en) Fabrication of superconductor wire
EP1479111A1 (en) Improved superconductors and methods for making such superconductors
US8283293B2 (en) Method for producing a HTS coated conductor and HTS coated conductor with reduced losses
KR102632410B1 (ko) 금속기판 결함에 의해 자기 정렬된 초전도 스트립을 구비하는 초전도 선재의 제조 방법
US20080305322A1 (en) Interlayer of textured substrate for forming epitaxial film, and textured substrate for forming epitaxial film
WO2017105029A1 (ko) 금속기판 결함에 의해 자기 정렬된 초전도 스트립을 구비하는 초전도 선재의 제조 방법
JP2009295579A (ja) 被覆された導体のための、形状を変化させた基板の製造方法及び上記基板を使用する被覆された導体
KR100721901B1 (ko) 초전도 소자 및 그 제조방법
Ichinose et al. Microstructure of Candidate Conductive Buffer and Superconducting Layers in a Coated Conductor Using {100}< 001> Textured Cu Tape
Kesgin et al. Influence of oxygenation in copper stabilized multifilamentary 2G HTS tapes made by selective electroplating and laser ablation
Yoo et al. The growth of YBCO films with high critical current at reduced pressures using the BaF2 ex situ process
US7618923B2 (en) Method for making a superconductor with improved microstructure
Miura et al. Enhanced critical current under a magnetic field in Sm1+ xB2-xCu3Oy thick films prepared using low-temperature growth technique
Zhang et al. Effects of Cu/Ba Ratio in Precursor on MOCVD-Deposited YBa2Cu3O7-x Films on YYC Buffered Ni-W Alloy Tape
Bailey et al. Texture and Grain Boundaries in Epitaxial Oxide Multilayers, Including Superconductors, on Biaxially Textured Metal Substrates
Goyal Grain Boundary Character Based Design of Polycrystalline High Temperature Superconducting Wires
CN103069596A (zh) 具有高临界安培容量的高温超导带材导体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant