KR102630593B1 - 발광표시장치 - Google Patents

Abstract

본 발명은 표시패널, 스캔 구동부, 데이터 구동부 및 전압 선택회로부를 포함하는 발광표시장치를 제공한다. 표시패널은 스캔라인, 센싱라인 및 데이터라인에 연결된 서브 픽셀을 포함한다. 스캔 구동부는 스캔라인에 스캔신호를 공급한다. 데이터 구동부는 데이터라인에 데이터전압을 공급한다. 전압 선택회로부는 센싱라인에 제1구동전압과 제2구동전압과 다른 레벨을 갖는 제2구동전압을 출력한다.

Description

발광표시장치{Light Emitting Display Device}

본 발명은 발광표시장치에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 발광표시장치(Light Emitting Display: LED), 양자점표시장치(Quantum Dot Display; QDD), 액정표시장치(Liquid Crystal Display: LCD) 등과 같은 표시장치의 사용이 증가하고 있다.

앞서 설명한 표시장치들은 서브 픽셀들을 포함하는 표시패널, 표시패널을 구동하는 구동 신호를 출력하는 구동부 및 표시패널 또는 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다.

위와 같은 표시장치들은 표시패널에 형성된 서브 픽셀들에 구동 신호 예컨대, 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 빛을 투과시키거나 빛을 직접 발광을 하게 됨으로써 영상을 표시할 수 있게 된다.

한편, 앞서 설명한 표시장치들 중 발광표시장치는 빠른 응답속도, 고휘도 및 시야각이 넓은 전기적 그리고 광학적 특성과 더불어 유연한 형태로 구현할 수 있는 기구적 특성 등과 같이 많은 장점이 있다. 그러나 발광표시장치는 보상 회로의 구성 시 개선점이 남아 있는바 이와 관련된 지속적인 연구가 필요하다.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은 외부 보상 회로를 이용하여 서브 픽셀에 포함된 소자의 열화 보상 시 표시패널의 위치에 따라 커패시터의 충전시간 부족 문제와 이로 인한 휘도 편차 문제를 개선하여 균일한 표시품질을 유지하는 것이다.

상술한 과제 해결 수단으로 본 발명은 표시패널, 스캔 구동부, 데이터 구동부 및 전압 선택회로부를 포함하는 발광표시장치를 제공한다. 표시패널은 스캔라인, 센싱라인 및 데이터라인에 연결된 서브 픽셀을 포함한다. 스캔 구동부는 스캔라인에 스캔신호를 공급한다. 데이터 구동부는 데이터라인에 데이터전압을 공급한다. 전압 선택회로부는 센싱라인에 제1구동전압과 제2구동전압과 다른 레벨을 갖는 제2구동전압을 출력한다.

전압 선택회로부는 표시패널에 영상을 표시하는 영상 표시 기간 동안 제1구동전압과 제2구동전압을 기간별로 구분하여 출력할 수 있다.

전압 선택회로부는 스캔라인을 통해 인가되는 스캔신호의 제1기간 동안 제2구동전압을 출력하고, 스캔신호의 제2기간 동안 제1구동전압을 출력할 수 있다.

제2구동전압은 제1구동전압보다 더 낮은 레벨을 가질 수 있다.

전압 선택회로부는 표시패널에 영상을 비표시하는 영상 비표시 기간 동안 전기적인 플로팅 상태가 될 수 있다.

전압 선택회로부는 외부로부터 인가된 출력제어신호에 대응하여 제1구동전압과 제2구동전압을 출력하는 기간이 가변될 수 있다.

전압 선택회로부는 출력제어신호가 인가되는 출력제어신호라인에 선택단자가 연결되고, 제1구동전압을 생성하는 제1구동전압원에 제1입력단자가 연결되고, 제2구동전압을 생성하는 제2구동전압원에 제2입력단자가 연결되고, 센싱라인에 출력단자가 연결될 수 있다.

전압 선택회로부는 2개의 입력단자와 1개의 출력단자를 갖는 2:1 멀티플렉서와 제1전압 출력용 스위치부를 포함하고, 멀티플렉서는 제1출력제어신호가 인가되는 제1출력제어신호라인에 선택단자가 연결되고, 제1전압 출력용 스위치부의 제1전극에 제1입력단자가 연결되고, 제2구동전압을 생성하는 제2구동전압원에 제2입력단자가 연결되고, 센싱라인에 출력단자가 연결되고, 제1전압 출력용 스위치부는 멀티플렉서의 제1입력단자에 제1전극이 연결되고 제1구동전압을 생성하는 제1구동전압원에 제2전극이 연결되고, 제2출력제어신호가 인가되는 제2출력제어신호라인에 선택단자가 연결될 수 있다.

전압 선택회로부는 제1출력제어신호가 인가되면 제2구동전압을 출력하고, 제2출력제어신호가 인가되면 제1구동전압을 출력할 수 있다.

제1출력제어신호와 제2출력제어신호는 데이터 구동부를 제어하는 타이밍 제어부로부터 출력될 수 있다.

제1출력제어신호와 제2출력제어신호 중 적어도 하나는 표시패널에 인가할 데이터전압의 출력을 허여하는 데이터 출력 인에이블 신호와 동기할 수 있다.

제1출력제어신호와 제2출력제어신호의 듀티비는 데이터 출력 인에이블 신호 내에서 동일한 비율을 갖거나 다른 비율을 가질 수 있다.

서브 픽셀의 커패시터의 충전 전압은 제1구동전압과 제2구동전압에 대응하여 계단형을 나타낼 수 있다.

다른 측면에서 본 발명은 표시패널, 스캔 구동부 및 데이터 구동부를 포함하는 발광표시장치를 제공한다. 표시패널은 스캔라인, 센싱라인 및 데이터라인에 연결된 서브 픽셀을 포함한다. 스캔 구동부는 스캔라인에 스캔신호를 공급한다. 데이터 구동부는 데이터라인에 데이터전압을 출력하는 데이터전압 출력부와, 센싱라인을 통해 서브 픽셀에 포함된 소자를 센싱하고 센싱값을 취득하는 센싱 회로부와, 센싱라인에 제1구동전압과 제2구동전압과 다른 레벨을 갖는 제2구동전압을 출력하는 전압 선택회로부를 갖는다.

전압 선택회로부는 표시패널에 영상을 표시하는 영상 표시 기간 동안 제1구동전압과 제2구동전압을 기간별로 구분하여 출력하는 전압 출력 상태가 되고, 표시패널에 영상을 비표시하는 영상 비표시 기간 동안 전기적인 플로팅 상태가 될 수 있다.

본 발명은 외부 보상 회로를 이용하여 서브 픽셀에 포함된 소자의 열화 보상 시 표시패널의 위치에 따라 커패시터의 충전시간 부족 문제와 이로 인한 휘도 편차 문제를 개선하여 균일한 표시품질을 유지할 수 있는 효과가 있다. 또한, 본 발명은 커패시터 양단의 전압차를 증가시켜 충전 성능을 개선하므로 충전시간 부족 문제를 해소하기 위해 데이터전압을 변경하는 방식 대비 메모리의 사용량을 현저히 낮출 수 있는 효과가 있다. 또한, 본 발명은 구동 전압의 듀티 가변 방식으로 커패시터 양단의 전압차를 조절할 수 있어 소자의 열화 진행 여부와 관계없이 충전시간을 확보할 수 있는 효과가 있다.

도 1은 본 발명의 제1실시예에 따른 유기전계발광표시장치를 개략적으로 나타낸 블록도.
도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도.
도 3은 본 발명의 제1실시예에 따른 보상 회로를 포함하는 서브 픽셀을 나타낸 등가 회로도.
도 4 및 도 5는 도 3의 서브 픽셀을 기반으로 구현될 수 있는 픽셀의 예시도들.
도 6은 본 발명의 제1실시예에 따른 보상 회로를 갖는 유기전계발광표시장치를 나타낸 블록도.
도 7은 도 6에 도시된 보상 회로의 동작에 따른 충전량의 변화를 설명하기 위한 파형도.
도 8은 본 발명의 제2실시예에 따른 보상 회로를 갖는 유기전계발광표시장치를 나타낸 블록도.
도 9는 도 8에 도시된 전압 선택회로부의 상세 동작을 보여주기 위한 도면.
도 10은 도 8에 도시된 보상 회로의 동작에 따른 충전량의 변화를 설명하기 위한 파형도.
도 11은 본 발명의 제3실시예에 따른 보상 회로를 갖는 유기전계발광표시장치를 나타낸 블록도.
도 12는 도 11에 도시된 전압 선택회로부의 듀티 제어를 설명하기 위한 도면.
도 13은 도 11에 도시된 보상 회로의 동작에 따른 충전량의 변화를 설명하기 위한 파형도.
도 14 및 도 15는 전압 선택회로부의 듀티 제어에 따른 커패시터의 충전 변화를 설명하기 위한 도면들.
도 16 및 도 17은 전압 선택회로부를 제어하는 출력제어신호의 출력 양상을 설명하기 위한 파형도들.
도 18은 본 발명의 제3실시예의 적용에 따른 표시패널의 위치별 충전 시간 변화를 보여주는 시뮬레이션 결과 자료.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.

본 발명에 따른 발광표시장치는 텔레비전, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 자동차 전기장치, 스마트폰 등으로 구현될 수 있으며, 이에 한정되는 것은 아니다.

또한, 이하에서 설명되는 발광표시장치는 유기 발광다이오드를 기반으로 구현된 유기전계발광표시장치(Organic Light Emitting Display Device)는 물론이고, 무기 발광다이오드를 기반으로 구현된 무기전계발광표시장치(Inorganic Light Emitting Display Device)에도 적용 가능하다. 그러나 이하에서는 유기전계발광표시장치를 일례로 설명한다.

또한, 이하에서 설명되는 유기전계발광표시장치는 영상 표시 동작과 외부 보상 동작을 수행한다. 외부 보상 동작은 서브 픽셀단위 또는 픽셀 단위로 수행할 수 있다. 외부 보상 동작은 영상 표시 동작 중의 수직 블랭크 구간에서 수행되거나, 영상 표시가 시작되기 전의 파워 온 시퀀스 구간에서 수행되거나, 영상 표시가 끝난 후의 파워 오프 시퀀스 구간에서 수행될 수 있다.

수직 블랭크 구간은 영상 표시를 위한 데이터신호가 기입되지 않는 구간으로서, 1 프레임분의 데이터신호가 기입되는 수직 액티브 구간들 사이마다 배치된다. 파워 온 시퀀스 기간은 장치를 구동하기 위한 전원이 턴온 된 후부터 영상이 표시될 때까지의 구간을 의미한다. 파워 오프 시퀀스 구간은 영상 표시가 끝난 후부터 장치를 구동하기 위한 전원이 턴오프 될 때까지의 구간을 의미한다.

이러한 외부 보상 동작을 수행하는 외부 보상 방식은 구동 트랜지스터를 소스 팔로워(Source Follower) 방식으로 동작시킨 후 센싱라인의 라인 커패시터(기생 커패시터)에 저장되는 전압(구동 TFT의 소스 전압)을 센싱한다. 외부 보상 방식은 구동 트랜지스터의 문턱전압 편차를 보상하기 위해, 구동 트랜지스터의 소스노드 전위가 세츄레이션(saturation state)될 때(즉, 구동 TFT의 전류(Ids)가 제로가 될 때)의 소스 전압을 센싱한다. 그리고 외부 보상 방식은 구동 트랜지스터의 이동도 편차를 보상하기 위해, 구동 트랜지스터의 소스노드가 세츄레이션 상태에 도달되기 전의 선형 상태의 값을 센싱한다.

아울러, 이하에서 설명되는 서브 픽셀은 n 타입 박막 트랜지스터를 포함하는 것을 일례로 설명하지만 이는 p 타입 박막 트랜지스터 또는 n 타입과 p 타입이 함께 존재하는 형태로 구현될 수도 있다. 박막 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 박막 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 박막 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, 박막 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다.

n 타입 박막 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 박막 트랜지스터에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. 이와 달리, p 타입 박막 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 박막 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 그러나 박막 트랜지스터의 소스와 드레인은 인가된 전압에 따라 변경될 수 있다. 이를 반영하여, 이하의 설명에서는 소스와 드레인 중 어느 하나를 제1전극, 소스와 드레인 중 나머지 하나를 제2전극으로 설명한다.

<제1실시예>

도 1은 본 발명의 제1실시예에 따른 유기전계발광표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.

도 1 및 도 2에 도시된 바와 같이, 본 발명의 제1실시예에 따른 유기전계발광표시장치에는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150) 및 전원 공급부(180) 등이 포함된다.

영상 공급부(110)(또는 호스트시스템)는 외부로부터 공급된 영상 데이터신호 또는 내부 메모리에 저장된 영상 데이터신호와 더불어 각종 구동신호를 출력한다. 영상 공급부(110)는 데이터신호와 각종 구동신호를 타이밍 제어부(120)에 공급할 수 있다.

타이밍 제어부(120)는 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC), 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 및 각종 동기신호(수직 동기신호인 Vsync, 수평 동기신호인 Hsync) 등을 출력한다.

타이밍 제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 영상 공급부(110)로부터 공급된 데이터신호(DATA)를 데이터 구동부(140)에 공급한다. 타이밍 제어부(120)는 IC(Integrated Circuit) 형태로 형성되어 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.

스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC) 등에 응답하여 스캔신호(또는 스캔전압)를 출력한다. 스캔 구동부(130)는 스캔라인들(GL1~GLm)을 통해 표시패널(150)에 포함된 서브 픽셀들에 스캔신호를 공급한다. 스캔 구동부(130)는 IC 형태로 형성되거나 게이트인패널(Gate In Panel) 방식으로 표시패널(150) 상에 직접 형성될 수 있으나 이에 한정되지 않는다.

데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC) 등에 응답하여 데이터신호(DATA)를 샘플링 및 래치하고 감마 기준전압을 기반으로 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 출력한다.

데이터 구동부(140)는 데이터라인들(DL1~DLn)을 통해 표시패널(150)에 포함된 서브 픽셀들에 데이터전압을 공급한다. 데이터 구동부(140)는 IC 형태로 형성되어 표시패널(150) 상에 실장되거나 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.

전원 공급부(180)는 외부로부터 공급되는 외부 입력전압을 기반으로 고전위의 제1전원(EVDD)와 저전위의 제2전원(EVSS)을 생성 및 출력한다. 전원 공급부(180)는 제1 및 제2전원(EVDD, EVSS)뿐만아니라 스캔 구동부(130)의 구동에 필요한 전압(예: 스캔하이전압, 스캔로우전압)이나 데이터 구동부(140)의 구동에 필요한 전압(드레인전압, 하프드레인전압) 등을 생성 및 출력할 수 있다.

표시패널(150)은 스캔 구동부(130)와 데이터 구동부(140)를 포함하는 구동부로부터 출력된 스캔신호와 데이터전압을 포함하는 구동신호 그리고 전원 공급부(180)로부터 출력된 제1 및 제2전원(EVDD, EVSS)에 대응하여 영상을 표시한다. 표시패널(150)의 서브 픽셀들은 직접 빛을 발광한다.

표시패널(150)은 유리, 실리콘, 폴리이미드 등 강성 또는 연성을 갖는 기판을 기반으로 제작될 수 있다. 그리고 빛을 발광하는 서브 픽셀들은 적색, 녹색 및 청색을 포함하는 픽셀 또는 적색, 녹색, 청색 및 백색을 포함하는 픽셀로 이루어질 수 있다.

예컨대, 하나의 서브 픽셀(SP)에는 스위칭 트랜지스터(SW)와 구동 트랜지스터, 스토리지 커패시터, 유기 발광다이오드 등을 포함하는 픽셀회로(PC)가 포함된다. 유기전계발광표시장치에서 사용되는 서브 픽셀(SP)은 빛을 직접 발광하는바 회로의 구성이 복잡하다. 또한, 빛을 발광하는 유기 발광다이오드는 물론이고 유기 발광다이오드에 구동전류를 공급하는 구동 트랜지스터 등의 열화를 보상하는 보상 회로 등이 다양하다. 따라서, 서브 픽셀(SP)에 포함된 픽셀회로(PC)를 블록형태로 도시하였음을 참조한다.

한편, 위의 설명에서는 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 등을 각각 개별적인 구성인 것처럼 설명하였다. 그러나 유기전계발광표시장치의 구현 방식에 따라 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 중 하나 이상은 하나의 IC 내에 통합될 수도 있다.

도 3은 본 발명의 제1실시예에 따른 보상 회로를 포함하는 서브 픽셀을 나타낸 등가 회로도이고, 도 4 및 도 5는 도 3의 서브 픽셀을 기반으로 구현될 수 있는 픽셀의 예시도들이다.

도 3에 도시된 바와 같이, 본 발명의 제1실시예에 따른 보상 회로를 포함하는 서브 픽셀은 스위칭 트랜지스터(SW), 센싱 트랜지스터(ST), 구동 트랜지스터(DT), 커패시터(CST), 및 유기 발광다이오드(OLED)를 포함한다.

스위칭 트랜지스터(SW)는 제1A스캔라인(GL1a)에 게이트전극이 연결되고 제1데이터라인(DL1)에 제1전극이 연결되고 구동 트랜지스터(DT)의 게이트전극에 제2전극이 연결된다. 구동 트랜지스터(DT)는 커패시터(CST)에 게이트전극이 연결되고 제1전원라인(EVDD)에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다.

커패시터(CST)는 구동 트랜지스터(DT)의 게이트전극에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 유기 발광다이오드(OLED)는 구동 트랜지스터(DT)의 제2전극에 애노드전극이 연결되고 제2전원라인(EVSS)에 캐소드전극이 연결된다.

센싱 트랜지스터(ST)는 제1B스캔라인(GL1b)에 게이트전극이 연결되고 제1센싱라인(VREF1)에 제1전극이 연결되고 센싱노드인 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DT)와 유기 발광다이오드(OLED)의 열화나 문턱전압 등을 센싱하기 위해 추가된 보상 회로이다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DT)와 유기 발광다이오드(OLED) 사이에 정의된 센싱노드를 통해 센싱값을 취득한다. 센싱 트랜지스터(ST)로부터 취득된 센싱값은 제1센싱라인(VREF1)을 통해 서브 픽셀의 외부에 마련된 외부 보상 회로로 전달된다.

스위칭 트랜지스터(SW)의 게이트전극에 연결된 제1A스캔라인(GL1a)과 센싱 트랜지스터(ST)의 게이트전극에 연결된 제1B스캔라인(GL1b)은 도시된 바와 같이 분리된 구조를 취하거나 공통으로 연결된 구조를 취할 수 있다. 게이트전극 공통 접속 구조는 스캔라인의 개수를 줄일 수 있고 그 결과 보상 회로의 추가에 따른 개구율 감소를 방지할 수 있다.

도 4 및 도 5에 도시된 바와 같이, 본 발명의 실시예에 따른 보상 회로를 포함하는 제1 내지 제4서브 픽셀(SP1 ~ SP4)은 하나의 픽셀을 구성하도록 정의될 수 있다. 이때, 제1 내지 제4서브 픽셀(SP1 ~ SP4)은 각각 적색, 녹색, 청색 및 백색을 발광하는 순으로 배치될 수 있으나 이에 한정되지 않는다.

도 4의 제1예시와 같이, 보상 회로를 포함하는 제1 내지 제4서브 픽셀(SP1 ~ SP4)은 하나의 제1센싱라인(VREF1)을 공유하도록 접속되고, 제1 내지 제4데이터라인들(DL1 ~ DL4)에 각각 구분되어 접속된 구조를 가질 수 있다.

도 5의 제2예시와 같이, 보상 회로를 포함하는 제1 내지 제4서브 픽셀(SP1 ~ SP4)은 하나의 제1센싱라인(VREF1)을 공유하도록 접속되고, 두 개의 서브 픽셀씩 하나의 데이터라인에 공유 접속된 구조를 가질 수 있다. 예컨대, 제1 및 제2서브 픽셀(SP1, SP2)은 제1데이터라인(DL1)을 공유하고 제3 및 제4서브 픽셀(SP3, SP4)은 제2데이터라인(DL2)을 공유할 수 있다.

그러나 도 4 및 도 5는 2가지의 예를 보여준 것일 뿐, 본 발명은 앞서 도시 및 설명되지 않은 다른 구조의 서브 픽셀들을 갖는 표시패널에도 적용 가능하다. 또한, 본 발명은 서브 픽셀 내에 보상 회로가 있는 구조 또는 서브 픽셀 내에 보상 회로가 없는 구조에도 적용 가능하다.

도 6은 본 발명의 제1실시예에 따른 보상 회로를 갖는 유기전계발광표시장치를 나타낸 블록도이고, 도 7은 도 6에 도시된 보상 회로의 동작에 따른 충전량의 변화를 설명하기 위한 파형도이다.

도 6에 도시된 바와 같이, 본 발명의 제1실시예에 따른 유기전계발광표시장치는 서브 픽셀에 데이터전압을 공급함과 더불어 서브 픽셀에 포함된 소자를 센싱하고, 센싱을 통해 얻은 센싱값을 기반으로 보상값을 생성하는 회로를 포함한다.

데이터 구동부(140a ~ 104c)는 서브 픽셀에 데이터전압을 공급하는 등의 구동 동작과 더불어 서브 픽셀에 포함된 소자를 센싱하기 위한 센싱 동작을 수행하는 회로로서, 제1회로부(140a), 제2회로부(140b) 및 제3회로부(140c)를 포함할 수 있다. 그러나 제2회로부(140b) 및 제3회로부(140c)와 같은 외부 보상 회로는 별도의 장치로 분리되어 구성될 수도 있다.

제1회로부(140a)는 서브 픽셀의 구동 동작을 위해 데이터전압(Vdata) 등을 출력하는 회로로서, 데이터전압 출력부(DAC) 등을 포함할 수 있다. 데이터전압 출력부(DAC)는 타이밍 제어부로부터 공급된 디지털 데이터신호를 아날로그 전압으로 변환하여 출력한다. 데이터전압 출력부(DAC)의 출력단은 제1데이터라인(DL1)에 연결된다. 데이터전압 출력부(DAC)는 영상 표현에 필요한 데이터전압(Vdata)은 물론이고 보상 동작에 필요한 전압(예: 블랙전압 등)을 출력할 수 있다.

제2회로부(140b)는 센싱 동작을 위한 스위칭 동작과 더불어 센싱 동작에 필요한 전압을 출력하기 위한 회로로서, 샘플링용 스위치부(SSW1), 초기화전압 출력용 스위치부(SSW2) 및 센싱 회로부(ADC) 등을 포함할 수 있다.

제2전압 출력용 스위치부(SSW2)는 제2충전제어신호(SPRE)에 대응하여 턴온 또는 턴오프 동작한다. 제2전압 출력용 스위치부(SSW2)는 제2전압원(VPRES)에 의해 생성된 제2전압(또는 초기화전압)을 제1센싱라인(VREF1)을 통해 출력할 수 있다. 제2전압원(VPRES)에 의해 생성된 제2전압은 제1전원(고전위전압)과 제2전원(저전위전압) 사이의 전압으로 생성될 수 있으나 통상 제2전원에 가까운 전압으로 생성된다. 제2전압 출력용 스위치부(SSW2)는 단순히 스위치 형태로 도시하였으나 이에 한정되지 않고 능동소자 등으로 구현될 수 있다.

샘플링용 스위치부(SSW1)는 샘플링제어신호(SAMP)에 대응하여 턴온 또는 턴오프 동작한다. 샘플링용 스위치부(SSW1)는 제1센싱라인(VREF1)의 센싱 커패시터(Vsen)에 충전된 전하 등을 기반으로 서브 픽셀에 포함된 소자의 특성을 센싱할 수 있다. 센싱 커패시터(Vsen)는 표시패널의 제1센싱라인(VREF1)을 따라 형성된 라인 커패시터, 기생 커패시터 또는 표시패널에 배치된 별도의 센싱용 커패시터 등으로 정의될 수 있다.

샘플링용 스위치부(SSW1)는 샘플링 방식으로 유기 발광다이오드(OLED)의 문턱전압, 구동 트랜지스터(DT)의 문턱전압 또는 이동도 등을 포함하는 소자의 특성을 센싱할 수 있도록 동작한다. 샘플링용 스위치부(SSW1) 또한 단순히 스위치 형태로 도시하였으나 이에 한정되지 않고 능동소자 등으로 구현될 수 있다.

센싱 회로부(ADC)는 샘플링용 스위치부(SSW1)가 턴온되면 제1센싱라인(VREF1)을 통해 유기 발광다이오드(OLED)의 문턱전압, 구동 트랜지스터(DT)의 문턱전압 또는 이동도 등을 센싱하여 적분 및 샘플링 등을 할 수 있다. 이를 위해, 센싱 회로부(ADC)는 센싱된 전류를 적분할 수 있는 적분 회로부, 센싱된 전류를 샘플링 및 홀드할 수 있는 샘플 & 홀드부 및 샘플링된 아날로그 전류를 디지털로 변환하는 아날로그 디지털 변환회로부 등을 포함할 수 있다.

제3회로부(140c)는 서브 픽셀의 구동 동작에 필요한 구동 전압을 출력하기 위한 회로로서, 전압 선택회로부(142) 등을 포함할 수 있다. 전압 선택회로부(142)는 제1전압원(VPRER)에 제1입력단자가 연결되고 제3전압원(VSS)에 제2입력단자가 연결되고 제1센싱라인(VREF1)에 출력단자가 연결된다. 전압 선택회로부(142)로부터 출력된 구동 전압은 서브 픽셀에 포함된 구동 트랜지스터의 게이트소스전압(Vgs)을 설정하거나 회복 시키기 위해 사용될 수 있다.

전압 선택회로부(142)는 제1전압원(VPRER)에 의해 생성된 제1전압(또는 제1구동전압) 또는 제3전압원(VSS)에 의해 생성된 제3전압(또는 제2구동전압)을 제1센싱라인(VREF1)을 통해 출력할 수 있다. 제1전압원(VPRER)에 의해 생성된 제1전압(또는 제1구동전압)과 제3전압원(VSS)에 의해 생성된 제3전압(또는 제2구동전압)은 제2전원에 가까운 전압 또는 음의전압으로 생성될 수 있다. 이때, 제1전압(또는 제1구동전압)과 제3전압(또는 제2구동전압)의 레벨은 다르다. 예를 들면, 제3전압(또는 제2구동전압)은 제1전압(또는 제1구동전압)보다 더 낮은 레벨을 가질 수 있다.

보상 회로부(160)는 영상 분석과 더불어 센싱값을 기반으로 보상값을 생성하기 위한 회로로서, 영상 분석부(165)와 보상값 생성부(167) 등을 포함할 수 있다. 영상 분석부(165)는 외부로부터 입력된 데이터신호와 더불어 센싱 회로부(ADC)로부터 출력된 센싱값을 분석하는 역할 등을 할 수 있다. 보상값 생성부(167)는 영상 분석부(165)로부터 출력된 분석 결과에 대응하여 센싱된 소자의 열화 정도를 파악하고 보상에 필요한 보상값을 생성하는 역할 등을 할 수 있다. 보상 회로부(160)는 영상 분석부(165)와 보상값 생성부(167)를 기반으로 보상 데이터신호(CDATA)를 생성 및 출력할 수 있다.

도 6 및 도 7에 도시된 바와 같이, 본 발명의 제1실시예에 따른 유기전계발광표시장치는 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)의 게이트전극이 공통으로 연결되어 스캔 및 센스신호(SCAN & SENSE)에 의해 동시에 턴온 및 턴오프될 수 있다. 이를 위해, 스위칭 트랜지스터(SW)의 게이트전극에 연결된 제1A스캔라인(GL1a)과 센싱 트랜지스터(ST)의 게이트전극에 연결된 제1B스캔라인(GL1b)은 하나로 통합된다. 그러나 앞서 설명하였듯이, 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 분리된 제1A스캔라인(GL1a)과 제1B스캔라인(GL1b)에 독립 제어될 수도 있다.

스캔 및 센스신호(SCAN & SENSE)가 로직하이로 인가되면, 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 턴온된다. 그리고 제3회로부(140c)의 전압 선택회로부(142)는 제1센싱라인(VREF1)을 통해 서브 픽셀의 구동 동작에 필요한 구동 전압을 출력한다. 이때, 전압 선택회로부(142)는 스캔 및 센스신호(SCAN & SENSE)의 제1기간(T1) 동안 제3전압원(VSS)에 의해 생성된 제3전압(VSS)(또는 제2구동전압)을 출력하고, 스캔 및 센스신호(SCAN & SENSE)의 제2기간(T2) 동안 제1전압원(VPRER)에 의해 생성된 제1전압(VPRER)(또는 제1구동전압)을 출력한다. 제3전압(VSS)(또는 제2구동전압)이 인가되는 제1기간(T1)과 제1전압(VPRER)(또는 제1구동전압)이 인가되는 제2기간(T2)의 비율은 전압 선택회로부(142)에 의해 제어될 수 있다.

도 7의 기존 충전량 대비 개선 충전량의 비교를 통해 알 수 있듯이, 커패시터(CST)에 충전된 충전 전압(Cst)은 목표전압(Target Voltage)에 가깝게 상승한다. 그 이유는 서브 픽셀의 구동 동작에 필요한 구동 전압을 출력할 때, 제1전압(또는 제1구동전압)보다 낮은 레벨을 갖는 제3전압(VSS)(또는 제2구동전압)을 인가하여 커패시터(CST)의 하단 전압(제2전극에 인가되는 전압)이 낮아지기 때문이다. 즉, 제3전압(VSS)(또는 제2구동전압)은 커패시터(CST) 양단의 전압차를 증가시켜 충전 성능을 개선할 수 있는 전압이면 가능하다.

제1기간(T1)과 제2기간(T2) 동안 서브 픽셀에 포함된 커패시터(CST)의 충전 전압(Cst)은 달라진다. 커패시터(CST)의 충전 전압(Cst)은 기간별로 다른 제1 및 제3전압(또는 제1 및 제2구동전압)에 대응하여 계단형을 나타내며 목표전압(Target Voltage)에 가깝게 상승할 수 있다. 한편, 제1기간(T1)에서 제2기간(T2)으로 변하는 기간은 데이터전압(Vdata)의 인가가 끝나기 전이다.

그러므로 전압 선택회로부(142)를 위와 같이 동작시키면, 제1기간(T1) 동안 제3전압(VSS)(또는 제2구동전압)이 인가됨에 따라 커패시터(CST)의 하단 전압(제2전극에 인가되는 전압)이 낮아져 제1데이터라인(DL1)을 통한 데이터전압(Vdata) 충전 시, 충전시간(Charging Time)과 충전량을 개선할 수 있다. 그리고 제2기간(T2) 동안 서브 픽셀의 구동 동작에 필요한 제1전압(또는 제1구동전압)으로 전환 및 유지되므로 최종적으로는 서브 픽셀에 포함된 소자의 문턱전압 네거티브 마진(Vth negative margin)을 확보할 수 있다.

<제2실시예>

도 8은 본 발명의 제2실시예에 따른 보상 회로를 갖는 유기전계발광표시장치를 나타낸 블록도이고, 도 9는 도 8에 도시된 전압 선택회로부의 상세 동작을 보여주기 위한 도면이고, 도 10은 도 8에 도시된 보상 회로의 동작에 따른 충전량의 변화를 설명하기 위한 파형도이다.

도 8에 도시된 바와 같이, 본 발명의 제2실시예에 따른 유기전계발광표시장치는 제1회로부(140a), 제2회로부(140b) 및 제3회로부(140c) 등을 포함하는 데이터 구동부(140a ~ 104c)와 영상 분석부(165)와 보상값 생성부(167) 등을 포함하는 보상 회로부(160)를 포함한다.

본 발명의 제2실시예에 따른 유기전계발광표시장치는 제1실시예에 따른 유기전계발광표시장치와 동일한 구성을 갖지만, 제3회로부(140c)에 포함된 전압 선택회로부(142)에 차이점이 있다.

도 9에 도시된 바와 같이, 전압 선택회로부(142)는 출력제어신호라인(RPRE)에 선택단자가 연결되고, 제1전압원(VPRER)에 제1입력단자가 연결되고 제3전압원(VSS)에 제2입력단자가 연결되고 플로팅라인(Float)에 제3입력단자가 연결되고 제1센싱라인(VREF1)에 출력단자가 연결된다. 전압 선택회로부(142)는 3개의 입력단자와 1개의 출력단자를 갖는 3:1 멀티플렉서를 포함할 수 있다.

전압 선택회로부(142)는 출력제어신호라인(RPRE)을 통해 인가된 출력제어신호(RPRE)에 따라 제1전압(또는 제1구동전압)이나 제3전압(또는 제2구동전압)을 출력하거나 전기적인 플로팅 상태(전압원에 연결되지 않은 상태)로 만들 수 있다. 예컨대, 전압 선택회로부(142)는 출력제어신호(RPRE)가 인가되지 않으면 플로팅라인(Float)에 위치하게 된다. 그러나 로직로우의 출력제어신호(RPRE)가 인가되면 제3전압(또는 제2구동전압)을 출력할 수 있고, 로직하이의 출력제어신호(RPRE)가 인가되면 제1전압(또는 제1구동전압)을 출력할 수 있다.

도 8 내지 도 10에 도시된 바와 같이, 본 발명의 제2실시예에 따른 유기전계발광표시장치는 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)의 게이트전극이 공통으로 연결되어 스캔 및 센스신호(SCAN & SENSE)에 의해 동시에 턴온 및 턴오프될 수 있다. 이를 위해, 스위칭 트랜지스터(SW)의 게이트전극에 연결된 제1A스캔라인(GL1a)과 센싱 트랜지스터(ST)의 게이트전극에 연결된 제1B스캔라인(GL1b)은 하나로 통합된다. 그러나 앞서 설명하였듯이, 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 분리된 제1A스캔라인(GL1a)과 제1B스캔라인(GL1b)에 독립 제어될 수도 있다.

스캔 및 센스신호(SCAN & SENSE)가 로직하이로 인가되면, 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 턴온된다. 스캔 및 센스신호(SCAN & SENSE)가 로직하이를 유지하는 제1기간(T1) 동안 제3회로부(140c)의 전압 선택회로부(142)는 로직로우의 출력제어신호(RPRE)를 인가받고, 다음으로 로직하이의 출력제어신호(RPRE)를 인가받는다. 제3전압(VSS)(또는 제2구동전압)이 인가되는 제1기간(T1)과 제1전압(VPRER)(또는 제1구동전압)이 인가되는 제2기간(T2)의 비율은 출력제어신호(RPRE)의 듀티에 의해 제어될 수 있다. 도면에서는 출력제어신호(RPRE)의 로직로우와 로직하이의 듀티비가 50:50인 것을 일례로 하였다. 그러나 출력제어신호(RPRE)의 듀티비는 가변될 수 있다.

도 10의 기존 충전량 대비 개선 충전량의 비교를 통해 알 수 있듯이, 커패시터(CST)에 충전된 충전 전압(Cst)은 목표전압(Target Voltage)에 가깝게 상승한다. 그 이유는 서브 픽셀의 구동 동작에 필요한 구동 전압을 출력할 때, 제1전압(또는 제1구동전압)보다 낮은 레벨을 갖는 제3전압(VSS)(또는 제2구동전압)을 인가하여 커패시터(CST)의 하단 전압(제2전극에 인가되는 전압)이 낮아지기 때문이다. 즉, 제3전압(VSS)(또는 제2구동전압)은 커패시터(CST) 양단의 전압차를 증가시켜 충전 성능을 개선할 수 있는 전압이면 가능하다.

그러므로 전압 선택회로부(142)를 위와 같이 동작시키면, 제1기간(T1) 동안 제3전압(VSS)(또는 제2구동전압)이 인가됨에 따라 커패시터(CST)의 하단 전압(제2전극에 인가되는 전압)이 낮아져 제1데이터라인(DL1)을 통한 데이터전압(Vdata) 충전 시, 충전시간과 충전량을 개선할 수 있다. 그리고 제2기간(T2) 동안 서브 픽셀의 구동 동작에 필요한 제1전압(또는 제1구동전압)으로 전환 및 유지되므로 최종적으로는 서브 픽셀에 포함된 소자의 문턱전압 네거티브 마진을 확보할 수 있다.

<제3실시예>

도 11은 본 발명의 제3실시예에 따른 보상 회로를 갖는 유기전계발광표시장치를 나타낸 블록도이고, 도 12는 도 11에 도시된 전압 선택회로부의 듀티 제어를 설명하기 위한 도면이고, 도 13은 도 11에 도시된 보상 회로의 동작에 따른 충전량의 변화를 설명하기 위한 파형도이고, 도 14 및 도 15는 전압 선택회로부의 듀티 제어에 따른 커패시터의 충전 변화를 설명하기 위한 도면들이고, 도 16 및 도 17은 전압 선택회로부를 제어하는 출력제어신호의 출력 양상을 설명하기 위한 파형도들이고, 도 18은 본 발명의 제3실시예의 적용에 따른 표시패널의 위치별 충전 시간 변화를 보여주는 시뮬레이션 결과 자료이다.

도 11에 도시된 바와 같이, 본 발명의 제3실시예에 따른 유기전계발광표시장치는 제1회로부(140a), 제2회로부(140b) 및 제3회로부(140c) 등을 포함하는 데이터 구동부(140a ~ 104c)와 보상 회로부(160)를 포함하는 타이밍 제어부(120)를 포함한다.

본 발명의 제3시예에 따른 유기전계발광표시장치는 제1실시예에 따른 유기전계발광표시장치와 동일한 구성을 갖지만, 제3회로부(140c)에 포함된 전압 선택회로부(142)와 이를 제어하는 장치에 차이점이 있다.

도 11에 도시된 바와 같이, 전압 선택회로부(142)는 2개의 입력단자와 1개의 출력단자를 갖는 2:1 멀티플렉서(MUX)와 제1전압 출력용 스위치부(SSW3)를 포함한다. 멀티플렉서(MUX)의 선택단자는 제1출력제어신호라인(RPRE1)에 연결되고, 제1입력단자는 제1전압 출력용 스위치부(SSW3)의 일단에 연결되고 제2입력단자는 제3전압원(VSS)에 연결되고 출력단자는 제1센싱라인(VREF1)에 연결된다. 제1전압 출력용 스위치부(SSW3)의 선택단자는 제2출력제어신호라인(RPRE2)에 연결되고 일단은 전압 선택회로부(142)의 연결되고 타단은 제1전압원(VPRER)에 연결된다.

도 11 및 도 12에 도시된 바와 같이, 전압 선택회로부(142)를 제어하기 위한 제1 및 제2출력제어신호(RPRE 1 & 2)는 타이밍 제어부(120)로부터 출력될 수 있다. 예컨대, 제1 및 제2출력제어신호(RPRE 1 & 2)는 타이밍 제어부(120)로부터 출력되는 패킷 제어신호(CTR PACKET)에 포함될 수 있다. 그리고 패킷 제어신호(CTR PACKET)는 제1 및 제2출력제어신호(RPRE 1 & 2)의 논리상태와 더불어 듀티 정보를 포함할 수 있다.

도 11 내지 도 13에 도시된 바와 같이, 본 발명의 제3실시예에 따른 유기전계발광표시장치는 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)의 게이트전극이 공통으로 연결되어 스캔 및 센스신호(SCAN & SENSE)에 의해 동시에 턴온 및 턴오프될 수 있다. 이를 위해, 스위칭 트랜지스터(SW)의 게이트전극에 연결된 제1A스캔라인(GL1a)과 센싱 트랜지스터(ST)의 게이트전극에 연결된 제1B스캔라인(GL1b)은 하나로 통합된다. 그러나 앞서 설명하였듯이, 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 분리된 제1A스캔라인(GL1a)과 제1B스캔라인(GL1b)에 독립 제어될 수도 있다.

스캔 및 센스신호(SCAN & SENSE)가 로직하이로 인가되면, 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 턴온된다. 스캔 및 센스신호(SCAN & SENSE)가 로직하이를 유지하는 제1기간(T1) 동안 제3회로부(140c)의 전압 선택회로부(142)에 포함된 멀티플렉서(MUX)는 로직하이의 제1출력제어신호(RPRE1)를 인가받을 수 있다. 그리고 제2기간(T2) 동안 로직로우의 제1출력제어신호(RPRE1)를 인가받을 수 있다. 스캔 및 센스신호(SCAN & SENSE)가 로직하이를 유지하는 제1기간(T1) 동안 제3회로부(140c)의 전압 선택회로부(142)에 포함된 제1전압 출력용 스위치부(SSW3)는 로직로우의 제2출력제어신호(RPRE2)를 인가받을 수 있다. 그리고 제2기간(T2) 동안 로직하이의 제2출력제어신호(RPRE2)를 인가받을 수 있다.

로직하이의 제1출력제어신호(RPRE1)와 로직로우의 제2출력제어신호(RPRE2)가 인가되면 전압 선택회로부(142)는 제3전압(VSS)(또는 제2구동전압)을 출력할 수 있다. 반대로, 로직로우의 제1출력제어신호(RPRE1)와 로직하이의 제2출력제어신호(RPRE2)가 인가되면 전압 선택회로부(142)는 제1전압(VPRER)(또는 제1구동전압)을 출력할 수 있다. 제3전압(VSS)(또는 제2구동전압)이 인가되는 제1기간(T1)과 제1전압(VPRER)(또는 제1구동전압)이 인가되는 제2기간(T2)의 비율은 제1 및 제2출력제어신호(RPRE1, RPRE2)의 듀티에 의해 제어될 수 있다. 도면에서는 제1 및 제2출력제어신호(RPRE1, RPRE2)의 듀티비가 50:50인 것을 일례로 하였다. 그러나 제1 및 제2출력제어신호(RPRE1, RPRE2)의 듀티비는 타이밍 제어부(120)에 의해 가변될 수 있다.

한편, 위의 설명에서는 제1 및 제2출력제어신호(RPRE1, RPRE2)의 논리상태가 다른 것을 일례로 하였다. 그러나 이는 하나의 예시일 뿐, 이들의 논리상태는 같을 수 있다. 제2실시예에서 전압 선택회로부(142)가 하나의 출력제어신호(RPRE)에 의해 제1전압(VPRER)(또는 제1구동전압) 또는 제3전압(VSS)(또는 제2구동전압)을 인가하는 듀티가 제어되는 것이 그 예시이다.

도 13의 기존 충전량 대비 개선 충전량의 비교를 통해 알 수 있듯이, 커패시터(CST)에 충전된 충전 전압(Cst)은 목표전압(Target Voltage)에 가깝게 상승한다. 그 이유는 서브 픽셀의 구동 동작에 필요한 구동 전압을 출력할 때, 제1전압(또는 제1구동전압)보다 낮은 레벨을 갖는 제3전압(VSS)(또는 제2구동전압)을 인가하여 커패시터(CST)의 하단 전압(제2전극에 인가되는 전압)이 낮아지기 때문이다. 즉, 제3전압(VSS)(또는 제2구동전압)은 커패시터(CST) 양단의 전압차를 증가시켜 충전 성능을 개선할 수 있는 전압이면 가능하다.

그러므로 전압 선택회로부(142)를 위와 같이 동작시키면, 제1기간(T1) 동안 제3전압(VSS)(또는 제2구동전압)이 인가됨에 따라 커패시터(CST)의 하단 전압(제2전극에 인가되는 전압)이 낮아져 제1데이터라인(DL1)을 통한 데이터전압(Vdata) 충전 시, 충전시간과 충전량을 개선할 수 있다. 그리고 제2기간(T2) 동안 서브 픽셀의 구동 동작에 필요한 제1전압(또는 제1구동전압)으로 전환 및 유지되므로 최종적으로는 서브 픽셀에 포함된 소자의 문턱전압 네거티브 마진을 확보할 수 있다.

도 11, 도 14 및 도 15에 도시된 바와 같이, 스캔신호(SCAN)가 로직하이 상태를 유지하고 있는 기간 내에서 전압 선택회로부(142)를 제어하기 위한 제1 및 제2출력제어신호(RPRE1, RPRE2)의 듀티비는 가변될 수 있다. 스캔신호(SCAN)가 로직하이 상태를 유지하고 있는 기간은 데이터전압(Vdata)을 인가하는 기간을 포함한다. 데이터전압(Vdata)을 인가하기 위한 기간을 정하는 스캔신호(SCAN)는 가변할 수 있다.

하지만, 스캔신호(SCAN)를 가변하는 것만으로는 커패시터(CST)의 충전시간 부족분을 채우기 어렵다. 따라서, 본 발명의 제3실시예는 제1센싱라인(VREF1)을 통해 커패시터(CST)의 제2전극에 인가되는 구동 전압을 적어도 두 개의 레벨로 변경하여 커패시터(CST)의 충전시간과 충전량을 가변한다.

한편, 본 발명의 제3실시예는 제1 및 제2출력제어신호(RPRE1, RPRE2)의 듀티비만 가변하는 것을 일례로 하였다. 그러나 본 발명의 제3실시예는 제1 및 제2출력제어신호(RPRE1, RPRE2)의 듀티비 가변과 더불어 스캔신호(SCAN) 또한 가변할 수 있고, 이는 제3실시예뿐만 아니라 제1 및 제2실시예도 가능하다.

도 16 및 도 17에 도시된 바와 같이, 전압 선택회로부(142)를 제어하기 위한 제1 및 제2출력제어신호(RPRE1, RPRE2)의 듀티비는 일정하거나 비일정할 수 있다. 도 16에 도시된 바와 같이, 전압 선택회로부(142)를 제어하기 위한 제1 및 제2출력제어신호(RPRE1, RPRE2)의 듀티비는 일정하게 유지될 수 있다. 이러한 모습은 표시패널 상에 계조의 변화가 크지 않은 영상(예를 들면 정지영상)이 장시간 표시될 때 나타날 수 있다. 도 17에 도시된 바와 같이, 전압 선택회로부(142)를 제어하기 위한 제1 및 제2출력제어신호(RPRE1, RPRE2)의 듀티비는 비일정하게 가변될 수 있다. 이러한 모습은 표시패널 상에 계조의 변화가 큰 영상(예를 들면 동영상)이 장시간 표시될 때 나타날 수 있다.

도 16 및 도 17에서, Blank Time은 표시패널 상에 영상을 비표시하는 영상 비표시 기간이면서 소자의 특성을 센싱하는 센싱 기간에 해당하고, Active Time은 표시패널 상에 영상을 표시하는 영상 표시 기간이면서 구동 전압을 인가하는 전압 인가 기간에 해당한다. DE는 데이터신호(데이터전압)의 출력을 허여하는 데이터 출력 인에이블 신호에 해당하고, SPRE는 제2전압 출력용 스위치부(SSW2)를 제어하기 위한 제2충전제어신호(SPRE)에 해당한다.

도 16 및 도 17을 통해 알 수 있듯이, 제1 및 제2출력제어신호(RPRE1, RPRE2)는 영상 표시 기간(Active Time) 동안 로직하이 또는 로직로우 등으로 변하지만, 영상 비표시 기간(Blank Time) 동안 로직로우로 유지된다(또는 인가되지 않는다). 제1 및 제2출력제어신호(RPRE1, RPRE2) 중 하나는 데이터 출력 인에이블 신호(DE)에 동기할 수 있다.

제1 및 제2출력제어신호(RPRE1, RPRE2)의 듀티비는 데이터 출력 인에이블 신호(DE) 내에서 1:1로 일정하거나 다른 비율 및 다양한 비율로 변경된다. 제1 및 제2출력제어신호(RPRE1, RPRE2)의 듀티비는 표시패널의 충전 특성에 따라 일정하게 유지되거나 달라진다. 이와 달리, 제2충전제어신호(SPRE)는 영상 비표시 기간(Blank Time) 동안 로직하이로 인가되고 영상 표시 기간(Active Time) 동안 로직로우로 인가된다.

도 18(a)에 도시된 실험예는 데이터전압 충전 시 충전시간이 부족하여 커패시터마다 충전 편차가 존재하지만 이를 개선할 수 있는 장치를 가지고 있지 않으므로 ip1 ~ ip3과 같이 표시패널의 특정 위치로 갈수록 충전시간이 증가한다. 반면, 도 18(b)에 도시된 실시예는 데이터전압 충전 시 충전시간이 부족하여 커패시터마다 충전 편차가 존재하는 문제를 개선할 수 있는 장치를 가지고 있으므로 표시패널의 특정 위치로 갈수록 충전시간이 증가하는 문제는 시인되지 않을 정도로 개선된다.

한편, 도 16 내지 도 18을 참조하여 설명한 부분은 제3실시예만 해당하는 것이 아닌 제1 및 제2실시예에도 해당한다.

이상 본 발명은 외부 보상 회로를 이용하여 서브 픽셀에 포함된 소자의 열화 보상 시 표시패널의 위치에 따라 커패시터의 충전시간 부족 문제와 이로 인한 휘도 편차 문제를 개선하여 균일한 표시품질을 유지할 수 있는 효과가 있다. 또한, 본 발명은 커패시터 양단의 전압차를 증가시켜 충전 성능을 개선하므로 충전시간 부족 문제를 해소하기 위해 데이터전압을 변경하는 방식 대비 메모리의 사용량을 현저히 낮출 수 있는 효과가 있다. 또한, 본 발명은 구동 전압의 듀티 가변 방식으로 커패시터 양단의 전압차를 조절할 수 있어 소자의 열화 진행 여부와 관계없이 충전시간을 확보할 수 있는 효과가 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

120: 타이밍 제어부 130: 스캔 구동부
140: 데이터 구동부 150: 표시패널
SW: 스위칭 트랜지스터 ST: 센싱 트랜지스터
VREF1: 제1센싱라인 142: 전압 선택회로부

Claims (15)

1. 스캔라인, 센싱라인 및 데이터라인에 연결된 서브 픽셀을 포함하는 표시패널;
   상기 스캔라인에 스캔신호를 공급하는 스캔 구동부;
   상기 데이터라인에 데이터전압을 공급하는 데이터 구동부; 및
   상기 센싱라인에 제1구동전압과 상기 제1구동전압과 다른 레벨을 갖는 제2구동전압을 출력하는 전압 선택회로부를 포함하고,
   상기 전압 선택회로부는
   상기 표시패널에 영상을 표시하는 영상 표시 기간 동안 상기 제1구동전압과 상기 제2구동전압을 기간별로 구분하여 출력하고,
   상기 전압 선택회로부는
   외부로부터 인가된 출력제어신호에 대응하여 상기 제1구동전압과 상기 제2구동전압을 출력하는 기간이 가변되는 발광표시장치.
2. 삭제
3. 제1항에 있어서,
   상기 전압 선택회로부는
   상기 스캔라인을 통해 인가되는 스캔신호의 제1기간 동안 상기 제2구동전압을 출력하고, 상기 스캔신호의 제2기간 동안 상기 제1구동전압을 출력하는 발광표시장치.
4. 제1항에 있어서,
   상기 제2구동전압은
   상기 제1구동전압보다 더 낮은 레벨을 갖는 발광표시장치.
5. 제1항에 있어서,
   상기 전압 선택회로부는
   상기 표시패널에 영상을 비표시하는 영상 비표시 기간 동안 전기적인 플로팅 상태가 되는 발광표시장치.
6. 삭제
7. 제1항에 있어서,
   상기 전압 선택회로부는
   상기 출력제어신호가 인가되는 출력제어신호라인에 선택단자가 연결되고,
   상기 제1구동전압을 생성하는 제1구동전압원에 제1입력단자가 연결되고,
   상기 제2구동전압을 생성하는 제2구동전압원에 제2입력단자가 연결되고,
   상기 센싱라인에 출력단자가 연결되는 발광표시장치.
8. 제1항에 있어서,
   상기 전압 선택회로부는
   2개의 입력단자와 1개의 출력단자를 갖는 2:1 멀티플렉서와 제1전압 출력용 스위치부를 포함하고,
   상기 멀티플렉서는 제1출력제어신호가 인가되는 제1출력제어신호라인에 선택단자가 연결되고, 상기 제1전압 출력용 스위치부의 제1전극에 제1입력단자가 연결되고, 상기 제2구동전압을 생성하는 제2구동전압원에 제2입력단자가 연결되고, 상기 센싱라인에 출력단자가 연결되고,
   상기 제1전압 출력용 스위치부는 상기 멀티플렉서의 제1입력단자에 제1전극이 연결되고 상기 제1구동전압을 생성하는 제1구동전압원에 제2전극이 연결되고, 제2출력제어신호가 인가되는 제2출력제어신호라인에 선택단자가 연결된 발광표시장치.
9. 제8항에 있어서,
   상기 전압 선택회로부는
   상기 제1출력제어신호가 인가되면 상기 제2구동전압을 출력하고,
   상기 제2출력제어신호가 인가되면 상기 제1구동전압을 출력하는 발광표시장치.
10. 제8항에 있어서,
    상기 제1출력제어신호와 상기 제2출력제어신호는
    상기 데이터 구동부를 제어하는 타이밍 제어부로부터 출력되는 발광표시장치.
11. 제10항에 있어서,
    상기 제1출력제어신호와 상기 제2출력제어신호 중 적어도 하나는
    상기 표시패널에 인가할 데이터전압의 출력을 허여하는 데이터 출력 인에이블 신호와 동기하는 발광표시장치.
12. 제11항에 있어서,
    상기 제1출력제어신호와 상기 제2출력제어신호의 듀티비는
    상기 데이터 출력 인에이블 신호 내에서 동일한 비율을 갖거나 다른 비율을 갖는 발광표시장치.
13. 제3항에 있어서,
    상기 서브 픽셀의 커패시터의 충전 전압은
    상기 제1구동전압과 상기 제2구동전압에 대응하여 계단형을 나타내는 발광표시장치.
14. 스캔라인, 센싱라인 및 데이터라인에 연결된 서브 픽셀을 포함하는 표시패널;
    상기 스캔라인에 스캔신호를 공급하는 스캔 구동부; 및
    상기 데이터라인에 데이터전압을 출력하는 데이터전압 출력부와, 상기 센싱라인을 통해 상기 서브 픽셀에 포함된 소자를 센싱하고 센싱값을 취득하는 센싱 회로부와, 상기 센싱라인에 제1구동전압과 상기 제1구동전압과 다른 레벨을 갖는 제2구동전압을 출력하는 전압 선택회로부를 갖는 데이터 구동부를 포함하고,
    상기 전압 선택회로부는
    상기 표시패널에 영상을 표시하는 영상 표시 기간 동안 상기 제1구동전압과 상기 제2구동전압을 기간별로 구분하여 출력하는 전압 출력 상태가 되고,
    상기 전압 선택회로부는
    외부로부터 인가된 출력제어신호에 대응하여 상기 제1구동전압과 상기 제2구동전압을 출력하는 기간이 가변되는 발광표시장치.
15. 제14항에 있어서,
    상기 전압 선택회로부는
    상기 표시패널에 영상을 비표시하는 영상 비표시 기간 동안 전기적인 플로팅 상태가 되는 발광표시장치.

Images