KR102628132B1 - 이더넷 ｐｈｙ 디바이스에서 대기시간을 개선하기 위한 방법 - Google Patents

이더넷 ｐｈｙ 디바이스에서 대기시간을 개선하기 위한 방법 Download PDF

Info

Publication number
KR102628132B1
KR102628132B1 KR1020180140201A KR20180140201A KR102628132B1 KR 102628132 B1 KR102628132 B1 KR 102628132B1 KR 1020180140201 A KR1020180140201 A KR 1020180140201A KR 20180140201 A KR20180140201 A KR 20180140201A KR 102628132 B1 KR102628132 B1 KR 102628132B1
Authority
KR
South Korea
Prior art keywords
link
network link
tracking depth
symbol sequence
received
Prior art date
Application number
KR1020180140201A
Other languages
English (en)
Other versions
KR20190055763A (ko
Inventor
자코보 리에스코-프리에토
필립 쿠란
마이클 맥카시
Original Assignee
아날로그 디바이시즈 글로벌 언리미티드 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아날로그 디바이시즈 글로벌 언리미티드 컴퍼니 filed Critical 아날로그 디바이시즈 글로벌 언리미티드 컴퍼니
Publication of KR20190055763A publication Critical patent/KR20190055763A/ko
Application granted granted Critical
Publication of KR102628132B1 publication Critical patent/KR102628132B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • H04L25/491—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3723—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6337—Error control coding in combination with channel estimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops
    • H04L2027/0075—Error weighting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Error Detection And Correction (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 개시는 데이터 통신 네트워크들에 관한 것이다. 예시적인 데이터 통신 장치는 트랜시버 회로, 디코더 회로, 및 신호 분석 유닛을 포함하는 물리(PHY) 계층 회로를 포함한다. 트랜시버 회로는 네트워크 링크를 통해 인코딩된 데이터 심볼들을 수신한다. 수신된 인코딩된 데이터 심볼들은 트렐리스 코드화 변조(TCM)를 사용하여 인코딩된다. 디코더 회로는 역-추적 깊이를 사용하여 허용된 심볼 시퀀스에 수신된 심볼 시퀀스를 매핑시키기 위해 최대-우도(ML) 디코딩을 사용하여 수신된 인코딩된 데이터 심볼들을 디코딩한다. 역-추적 깊이 값은 수신된 심볼 시퀀스로부터 허용된 심볼 시퀀스를 식별하기 위해 ML 디코딩에 의해 사용된 수신된 심볼 시퀀스에서의 심볼들의 수이다. 신호 분석 유닛은 네트워크 링크의 하나 이상의 링크 통계들을 결정하며, 하나 이상의 링크 통계들에 따라 역-추적 깊이 값을 설정한다.

Description

이더넷 ＰＨＹ 디바이스에서 대기시간을 개선하기 위한 방법{METHOD TO IMPROVE LATENCY IN AN ETHERNET PHY DEVICE}
본 문서는 데이터 통신 네트워크들을 위한 전자 회로들에 관한 것이다. 몇몇 실시예들은 데이터 통신 네트워크를 사용하여 전달된 데이터를 인코딩하고 디코딩하는 프로세스를 개선하는 회로들에 관한 것이다.
이더넷 네트워크들은 산업에서 널리 사용된다. 이더넷 네트워크들의 몇몇 양상들은 국제 전기 전자 기술자 협회(IEEE) 802.3 표준에 의해 표준화된다. 이더넷 네트워크들의 구현들은 물리 네트워크 매체로서 꼬임 쌍선에 의해 연결된 통신 또는 프로세싱 노드들을 포함할 수 있다. 네트워크 매체로의 노드의 인터페이스 회로는 노드의 물리 계층 또는 PHY 계층으로 불리울 수 있다. 기가비트 이더넷 PHY 계층은 IEEE 802.3 표준의 상이한 양상들을 구현하기 위해 요구된 성능을 달성하기 위해 많은 신호 프로세싱 기술들을 이용할 수 있다. 산업용 이더넷 구현에서, 통신 속도의 대기시간은 이더넷 시스템들이 개선된 성능 및 스케일을 얻으려고 노력할 때 제한 요소가 될 수 있다.
본 발명자들은 이더넷 시스템들의 개선된 성능에 대한 요구를 인식하여 왔다.
본 문서는 일반적으로 데이터 통신 네트워크들에 관한 것이며, 특히 데이터 통신 네트워크를 통해 수신된 데이터를 디코딩하는 것으로 인한 대기시간을 감소시키는 것에 관한 것이다. 몇몇 실시예들에서, 데이터 통신 장치의 물리(PHY) 계층 회로는 트랜시버 회로, 디코더 회로, 및 신호 분석 유닛을 포함한다. 상기 트랜시버 회로는 네트워크 링크를 통해 데이터를 수신한다. 상기 수신된 데이터는 데이터 심볼들 더하기 네트워크 링크로 인한 부가적인 잡음을 포함한다. 상기 데이터 심볼들은 트렐리스 코드화 변조(trellis coded modulation; TCM)를 사용하여 송신 소스에서 인코딩될 수 있다. 상기 디코더 회로는 역-추적 깊이를 사용하여 허용된 심볼 시퀀스에 수신된 심볼 시퀀스를 매핑시키기 위해 최대-우도(maximum-likelihood; ML) 디코딩 방법을 사용하여 데이터 심볼들을 디코딩한다. 상기 역-추적 깊이 값은 가장 가능성 있는 허용된 심볼 시퀀스를 식별할 때 상기 ML 디코딩에 의해 도입된 지연 심볼들의 수이다. 도입되는 지연이 많을수록, 디코더 회로에 의해 이루어진 디코딩 결정들은 더 신뢰 가능하다. 상기 신호 분석 유닛은 네트워크 링크의 하나 이상의 링크 통계들을 결정하며, 상기 하나 이상의 링크 통계들에 따라 역-추적 깊이 값을 설정한다.
몇몇 실시예들에서, 데이터 통신 디바이스를 동작시키는 방법은 트랜시버 회로를 사용하여 상기 데이터 통신 디바이스의 네트워크 링크를 통해 데이터를 수신하는 단계로서, 상기 수신된 데이터는 트렐리스 코드화 변조(TCM)를 사용하여 인코딩된 데이터 심볼들을 포함하는, 상기 수신 단계; 역-추적 깊이를 사용하여 허용된 심볼 시퀀스에 수신된 심볼 시퀀스를 매핑시키기 위해 최대-우도(ML) 디코딩을 사용하여 상기 수신된 인코딩된 데이터 심볼들을 디코딩하는 단계; 상기 네트워크 링크의 하나 이상의 링크 통계들을 결정하는 단계; 및 상기 하나 이상의 링크 통계들에 따라 상기 디코더에 대한 상기 역-추적 깊이 값을 설정하는 단계를 포함한다.
몇몇 실시예들에서, 데이터 통신 장치는 네트워크 링크를 통해 데이터를 수신하기 위한 수단으로서, 상기 수신된 데이터는 트렐리스 코드화 변조(TCM)를 사용하여 인코딩된 데이터 심볼들을 포함하는, 상기 수신 수단; 상기 수신된 심볼 시퀀스로부터 허용된 심볼 시퀀스를 식별하기 위해 최대-우도(ML) 디코딩에 의해 사용된 지연 심볼들의 수인 역-추적 깊이 값을 사용하여 상기 허용된 심볼 시퀀스에 수신된 심볼 시퀀스를 매핑시키기 위해 상기 ML 디코딩을 사용하여 상기 수신된 인코딩된 데이터 심볼들을 디코딩하기 위한 수단; 상기 네트워크 링크의 하나 이상의 통계들을 결정하기 위한 수단; 및 상기 하나 이상의 링크 통계들에 따라 상기 ML 디코딩에 대한 역-추적 깊이 값을 설정하기 위한 수단을 포함한다.
이 섹션은 본 특허 출원의 주제의 개요를 제공하도록 의도된다. 그것은 본 발명의 배타적인 또는 철저한 설명을 제공하도록 의도되지 않는다. 상세한 설명은 본 특허 출원에 대한 추가 정보를 제공하도록 의도된다.
반드시 일정한 비율로 그려지는 것은 아닌, 도면들에서, 유사한 숫자들은 상이한 뷰들에서 유사한 구성요소들을 설명할 수 있다. 상이한 글자 접미사들을 가진 유사한 숫자들은 유사한 구성요소들의 상이한 인스턴스들을 나타낼 수 있다. 도면들은 일반적으로, 제한으로서가 아닌, 예로서, 본 문서에 논의된 다양한 실시예들을 예시한다.
도 1은 데이터 통신 네트워크의 노드의 물리 계층 회로의 부분들의 블록도이다.
도 2는 컨볼루션 인코딩을 예시한 트렐리스 다이어그램의 예이다.
도 3은 데이터 통신 디바이스를 동작시키는 방법의 흐름도이다.
도 4는 네트워크 링크의 샘플링된 신호들에 대한 산점도의 예의 그래프이다.
도 5는 네트워크 링크의 샘플링된 신호들의 확률 분포를 도시한 그래프이다.
도 1은 데이터 통신 네트워크의 통신 노드의 PHY 계층 회로(105), 또는 PHY의 예의 부분들의 블록도이다. 예에서 PHY는 1000BASE-T IEEE 820.3 준수 인터페이스를 구현한다. PHY는 기가비트 미디어 독립 인터페이스(GMII)(110), 물리 코딩 서브-계층(PCS)(115), 및 네트워크 링크의 물리 매체를 통해 신호들을 송신하고 수신하는 트랜시버 회로(120)를 포함한다. 네트워크의 물리 매체는 4개의 쌍들의 꼬임 와이어 케이블의 4개의 채널들을 포함할 수 있다.
PHY는 GMII(110) 또는 GIMM의 몇몇 변형(예로서, 축소된 기가비트 미디어 독립 인터페이스(RGMII), MII)을 통해 PHY로 인터페이스하는 미디어 액세스 제어기(MAC, 도시되지 않음)와 함께 사용될 수 있다. MAC은 물리 매체상에서 송신될 정보 비트들을 GMII(110)를 통해 전송한다. 이들 비트들은 비트들을 그 각각의 구성요소가 별개의 와이어 쌍 상에서 송신되는 인코딩된 4차원(4D) 심볼들의 시퀀스로 변환하도록 인코딩 기능을 수행하는 PHY의 PCS(115)에 의해 프로세싱된다. MAC은 공칭 8 나노초(8ns) 심볼 기간마다 8비트들의 최대 속도로 데이터를 전송한다. PHY에서 GMII 회로는 MAC에 의해 사용된 클록과 PHY에 의해 사용된 클록 사이에서의 차이를 허용하기 위해 선입선출(FIFO) 버퍼를 포함할 수 있다. 데이터의 바이트들은 MAC에 의해 소싱된 심볼 레이트 클록을 사용하여 FIFO로 기록되며 PHY에 의해 소싱된 심볼 레이트 클록을 사용하여 FIFO로부터 판독된다. 패킷-간 갭(IPG)은 MAC이 임의의 데이터를 전송하지 않는 심볼 기간들의 수를 포함한다. IPG는 FIFO가 버퍼 언더플로우 또는 오버플로우를 회피하기 위해 삭제되도록 허용한다.
PCS(115)에 의해 생성된 각각의 4D 심볼이 8개의 정보 비트들을 통합할 수 있으므로, 흔히 성상(constellation)으로 불리우는, 4D 심볼들의 세트는 적어도 256개 요소들을 가져야 한다. 1000BASE-T에서, 추가 비트는 컨볼루션 코드를 사용하여 발생되며 이것은 512개 요소들의 최소 성상 크기를 야기한다. 인코딩된 비트들은 세트 분할 기술을 사용하여 확대된 성상의 요소들로 매핑된다. 컨볼루션 인코딩 및 4D 심볼 매핑의 조합은 심볼-대-심볼 검출 기법에 대하여 잠재적인 5.5 데시벨(5.5dB)의 코딩 이득을 야기한다. 1000BASE-T에서, 요구된 512-요소 심볼 성상은 4개의 와이어 쌍들의 각각 상에서 5-레벨 신호들(예로서, -2, -1, 0, +1, +2로 지정된 시그널링 레벨들)을 동시에 송신함으로써 달성된다. 이것은 정보 비트들을 송신하기 위해 사용되지 않은 4D 심볼들이 패킷의 시작 및 끝과 같은 특별한 조건들을 시그널링하기 위해 예약되도록 허용하는 625-요소 성상을 야기한다.
트랜시버 회로(120)는 4개의 트랜시버들(물리 매체 접속, 또는 PMA, 4개의 채널들을 위해, PMA A-D)을 포함하며; 각각은 4개의 꼬임 와이어 쌍들의 각각을 위한 것이다. PCS(115)에 의해 발생되는 4개의 5-레벨 신호 스트림들은 각각 별개의 와이어 쌍을 통해 송신된다. 송신 이전에 각각의 신호 스트림은 디지털-아날로그 변환기(DAC)(124)에 의해 프로세싱되기 전에 고-주파수 콘텐트를 감소시키도록 송신(TX) 형상화 필터(122)를 통해 통과된다. 필터링에 대한 이유는 1000BASE-T 표준의 개발 시, 100BASE-TX 표준을 준수하는 보다 오래된 PHY들이 이미 널리 배치되었다는 것이다. 그러나, 100BASE-TX는 자연스럽게 송신된 신호의 고 주파수 콘텐트를 감소시키는 MLT-3으로 불리우는 상이한 인코딩 기법을 사용한다. 1000BASE-T에서의 송신된 신호들은 그것들의 전력 스펙트럼이 100BASE-TX 송신 신호의 것 미만임을 보장하기 위해 필터링된다.
1000BASE-T에서, 5-레벨 신호들은 각각의 와이어 쌍 상에서 동시에 송신되고 수신된다. PHY는 각각의 차원에서 신호들을 신뢰 가능하게 수신하면서 동시에 상기 차원에서 송신한다. 이러한 이유로, 4개의 트랜시버들(PMA A-D)의 각각은 하이브리드(126)를 통합한다. 그것의 가장 단순한 형태로, 하이브리드 회로는 브릿지의 레그들 중 하나가 물리 매체를 조사할 때 보여진 임피던스로 이루어지는 저항성 브리지로 간주될 수 있다. 브릿지가 완전히 균형을 이룬다면, 송신된 신호 중 어떤 것도 트랜시버의 수신기 부분으로 반사되지 않아야 한다. 그러나 실제로, 하이브리드의 송신 측 및 수신 측 사이에서 약 20dB의 감쇠보다 양호하게 달성하는 것은 보통 가능하지 않다. 이러한 이유로, PHY는 또한 트랜시버들의 각각 상에서 반향 소거기(128)를 포함한다. 반향 소거는 디지털 신호 프로세싱(DSP)에 기초할 수 있다. 이들 반향 소거기들은 링크 수립 프로세스 동안 송신기로부터 수신기로의 반향 경로의 특성들을 학습하며 그것들은 보통 적어도 40dB만큼 반향을 감쇠시킬 수 있다.
1000BASE-T가 비차폐 꼬임 쌍을 통해 사용되도록 의도됨에 따라, 보통 케이블에서 각각의 쌍 및 다른 3개의 쌍들 사이에 상당한 크로스토크가 있다. PHY는 이러한 문제를 완화시키기 위해 근단 크로스토크(NEXT) 소거기들(130)을 포함할 수 있다. 원단 크로스토크(FEXT) 소거는 통상적으로 사용되지 않는다.
PHY는 신호 프로세싱의 대부분을 디지털로 수행하며 물리 매체로부터 수신된 신호들을 변환시키기 위해 아날로그-대-디지털 변환기들(ADC들)(132)을 포함한다. 전력 제한들로 인해, ADC들의 분해능은 공칭 8 또는 9비트들의 정밀도로 제한될 수 있다. 이러한 제한된 정밀도는 ADC의 전체 동적 범위를 효과적으로 이용하는 것을 바람직하게 한다. 프로그램 가능한 이득 증폭기/감쇠기(PGA)(134)는 최적의 ADC 성능을 위한 수신 신호 레벨을 조정하기 위해 포함된다. PGA는 이득 제어(136)를 사용하여 링크 수립 프로세스 동안 조정될 수 있다.
PHY는 적응형 등화기를 사용하여 물리 매체의 비-이상적 주파수 특성을 보상할 수 있다. 이러한 등화기는 피드-포워드 필터 및 결정 피드백 필터를 포함할 수 있다. 피드-포워드 필터(138)는 ADC로부터 수신된 샘플들에 대해 동작하며 모든 심볼-간 간섭이 결정 피드백 필터에 의해 제거될 수 있도록 그것들을 변환한다. 결정 피드백은 기준선 변동(BLW) 정정(140)을 포함할 수 있다. BLW는 송신된 및 수신된 신호들이 변압기를 사용하여 유선 쌍들에 결합된다는 사실에 의해 야기되는 장애이다. 변압기는 전기적 절연을 제공하지만, 그것은 또한 수신된 신호가 느리게 변동하고 있는 것처럼 보이게 할 수 있는 저 주파수 신호 콘텐트를 차단한다. 결정 피드백은 저 주파수 콘텐트를 복원시키기 위해 사용될 수 있다.
일단 수신된 신호가 등화되었다면, 그것은 부가된 잡음을 제외하고 송신된 5-레벨 신호처럼 보여야 한다. 원래 정보 비트들은 수신된 심볼들의 디코딩 동안 4개의 채널들에 대해 4개의 수신된 신호들로부터 복구될 수 있다.
이전에 설명된 바와 같이, PCS(115)는 통신을 위해 사용된 4D 심볼들을 인코딩하기 위해 컨볼루션 인코딩을 사용할 수 있다. 컨볼루션 인코딩은 인접한 송신 심볼들 사이에 체계적인 관계를 도입한다. PCS의 컨볼루션 인코더는 유한 상태 기계(FSM)로 생각되어질 수 있다. 임의의 시간 포인트에서 FSM의 상태는 이전 정보 비트들에 의존적이다. 임의의 시간 포인트에서 송신된 심볼은 FSM의 상태 및 현재 정보 비트들 양쪽 모두에 의존적이다. 이러한 방식으로, FSM은 송신된 심볼들 간의 관계를 도입한다. 이러한 관계는 수신된 심볼 시퀀스에 대한 보다 신뢰 가능한 결정들을 하기 위해 디코딩에 의해 이용될 수 있다. 송신된 심볼들이 컨볼루션 인코더의 출력에 의해 결정되는, 여기에서 설명된 것과 같은 시그널링 기법은, 트렐리스 코드화 변조(TCM)로서 불리운다.
도 2는 TCM에 대한 트렐리스 다이어그램의 예이다. 트렐리스 다이어그램은 8개의 상태들을 도시하며 시간(k)에서 시간(k+1)까지 8개의 단계들의 각각으로부터 가능한 단계들을 도시한다. 예를 들면, 시간(k)에서 상태(000)로부터의 가능한 전이는 시간(k+1)에서 상태들(000, 001, 010, 011) 중 하나이다. 상태가 시간(k+1)에서 000에 있다면, 이전 상태는 단지 시간(k)에서 (000, 010, 100, 110) 중 하나일 수 있다. 상태들은 TCM 인코딩의 FSM의 상태를 나타내며 인코딩으로부터 출력된 실제 심볼들을 나타내지 않을 수 있다. N개의 심볼 시퀀스에 대해, N개의 시간 단계들 및 결과적인 트렐리스의 N개의 시간 단계들을 통한 다수의 경로들이 있다.
부가된 잡음은 네트워크 링크를 통해 PHY에 의해 수신된 심볼들에서 오류들을 야기할 수 있다. 디코딩은 잡음이 있는 수신 심볼 시퀀스를 고려하여 가장 가능성 있는 송신 심볼 시퀀스를 결정한다. 잡음의 존재 시 원래 심볼 시퀀스를 복구하기 위한 하나의 접근법은 최대-우도(ML) 디코딩이며, 이것은 비터비(Viterbi) 디코딩 알고리즘을 사용하여 수행될 수 있다. ML 디코딩에서, 확률은 송신된 가장 가능성 있는 심볼 시퀀스, 또는 TCM의 트렐리스를 통한 가장 가능성 있는 경로를 식별하기 위해 사용된다. 확률은 수신된 심볼들 및 허용된 심볼 시퀀스들 사이에서 최소 제곱 거리들을 산출함으로써 최대 우도 경로를 결정하기 위해 사용될 수 있다. 산출된 확률들은 트렐리스를 통해 역 추적함으로써 송신된 가장 가능성 있는 심볼 시퀀스를 식별하기 위해 사용될 수 있다. ML 디코딩을 수행하는 것은 통신 노드의 많은 메모리 리소스들을 사용할 수 있으며, 디코딩 지연은 통신에 대기시간을 부가할 수 있다. 여기에서 이전에 설명된 바와 같이, 통신 속도의 대기시간은 이더넷 시스템들이 기가비트 네트워크들에 대해서도 증가된 성능 및 스케일을 얻으려고 노력할 때 제한 인자가 될 수 있다.
도 3은 네트워크 노드와 같은 데이터 통신 디바이스를 동작시키는 방법(300)의 흐름도이다. 305에서, 인코딩된 데이터 심볼들은 네트워크 링크의 트랜시버 회로를 사용하여 디바이스의 네트워크 링크를 통해 수신된다. 수신된 인코딩된 데이터 심볼들은 TCM을 사용하여 인코딩될 수 있다.
310에서, 수신된 인코딩된 데이터 심볼들은 수신된 심볼 시퀀스가 역-추적 깊이를 사용하여 허용된 심볼 시퀀스에 매핑되는 ML 디코딩을 사용하여 디코딩된다. 역-추적의 깊이는 소스로부터 전송된 심볼 시퀀스를 정확하게 복구하거나 또는 식별하기 위해 TCM의 트렐리스의 허용된 상태들을 통해 역 추적된 심볼들의 수(또는 샘플들의 수)일 수 있다. 가장 가능성 있는 심볼 시퀀스는 특정된 수의 상태들을 통해 역 추적한 후 식별될 수 있다고 가정된다. 그러나, 역 추적하는 것은 역추적된 심볼들의 수의 디코딩 지연을 부가한다. 이러한 지연은 심볼 시퀀스를 수신하는 것과 가장 가능성 있는 허용된 심볼 시퀀스를 식별하는 것 사이에서의 시간 지연이다. 디코딩에 의해 삽입되거나 또는 도입되는 지연이 많을수록, ML 디코딩에 의해 이루어지는 디코딩 결정들은 더 신뢰 가능하다. 역-추적의 깊이(또는 지연 심볼들의 수)는 통신의 대기시간에 영향을 줄 수 있다. 이러한 이유로, 디코딩 회로에 의해 사용된 역-추적의 깊이는 네트워크 링크의 조건들에 따라 PHY를 사용하여 변경된다.
315에서, 네트워크 링크의 조건들을 나타내는 네트워크의 하나 이상의 링크 통계들이 결정된다. 링크 통계들은 링크의 채널 또는 채널들이 잡음이 있는지를 나타내는 측정 파라미터들일 수 있다. 320에서, ML 디코딩에 대한 역-추적 깊이 값은 결정된 링크 통계들에 따라 설정된다.
도 1로 돌아가면, PHY는 디코더 회로(예로서, 트렐리스 디코더(142))를 포함할 수 있다. PCS(115)의 인코딩 회로는 TCM을 사용하여 데이터 심볼들을 인코딩할 수 있으며, 트랜시버 회로(120)는 네트워크 링크를 통해 인코딩된 데이터 심볼들을 송신한다. 트랜시버 회로(120)는 또한 네트워크 라인을 통해(예로서, 네트워크 매체로부터의 신호를 샘플링하고 프로세싱함으로써) 인코딩된 데이터 심볼들을 수신한다. 수신된 데이터 심볼들은 TCM을 사용하여 송신 소스에서 인코딩될 수 있다. 수신된 심볼 시퀀스는 별개의 샘플링 시간들에서 트랜시버 회로의 수신 회로에 의해 발생된 값들의 시퀀스일 수 있다. 디코더 회로는 ML 디코딩을 사용하여 수신된 인코딩된 심볼들을 디코딩하며 PHY는 디코딩된 정보를 MAC으로 전달한다. 소스로부터 전송된 가장 가능성 있는 심볼 시퀀스를 결정하기 위해, ML 디코딩은 트렐리스 코딩을 통해 역 추적하며 특정 시간 단계 또는 트렐리스의 샘플링 시간에서 가장 가능성 있는 심볼을 결정하기 위해 확률을 사용할 수 있다.
수신된 심볼 시퀀스를 식별하기 위해 요구된 메모리 리소스들 및 지연을 제한하기 위해, 디코더 회로에 의해 트렐리스를 통한 역-추적의 깊이가 제한된다. 역-추적 깊이가 제한되는 심볼들의 수는 네트워크 링크의 조건에 의존할 수 있다. PHY는 네트워크 링크의 조건을 모니터링하기 위해 신호 분석 유닛(150)을 포함한다. 신호 분석 유닛(150)은 네트워크 링크의 하나 이상의 링크 통계들을 결정하며, 하나 이상의 링크 통계들에 따라 디코더 회로의 역-추적 깊이 값을 설정한다. 예를 들면, 링크 통계들이 채널들이 잡음으로 인해 오류들에 더 취약하다는 것을 나타내면, 신호 분석 유닛(150)은 10 내지 20개 심볼들의 범위에서의 값으로 역-추적 깊이를 설정할 수 있다. 링크 통계들이 채널들이 낮은 잡음을 갖는다고 나타내면, 신호 분석 유닛(150)은 두 개의 심볼들만큼 낮게 역-추적 깊이 값을 설정할 수 있다. 링크 통계들이 채널들이 매우 낮은 잡음을 갖는다고 나타내면, 역-추적 깊이 값은 디코더 회로를 바이패스하는 값(예로서, 제로 심볼들의 역-추적 깊이 값)으로 설정될 수 있다. 이러한 방식으로, 통신 노드는 통신들에서 대기시간을 감소시키기 위해 저 잡음 환경을 이용할 수 있다.
신호 분석 유닛(150)은 하드웨어, 펌웨어, 또는 소프트웨어 또는 하드웨어, 펌웨어, 및 소프트웨어의 조합들을 포함할 수 있다. 신호 분석 유닛(150)은 소프트웨어 또는 펌웨어로 지시들을 해석하거나 또는 실행하는, 마이크로프로세서, 디지털 신호 프로세서, 또는 다른 유형의 프로세서를 포함할 수 있다. 신호 분석 유닛(150)은 설명된 기능들을 수행하기 위해 애플리케이션 특정 집적 회로(ASIC)를 포함할 수 있다. 신호 분석 유닛(150)은 네트워크를 모니터링하기 위해 신호 분석 유닛(150)으로의 입력들에서 샘플 및 유지 회로들을 포함할 수 있거나, 또는 신호 분석 유닛(150)은 트랜시버 회로(120)의 샘플링 회로들을 사용할 수 있다.
신호 분석 유닛(150)은 산술 연산들이 수신된 심볼 시퀀스를 결정하기 위해 디코더 회로에 의해 수행되는 동시에 링크 통계들을 결정할 수 있다. 몇몇 실시예들에서, 신호 분석 유닛(150)은 링크 개시 프로세스 동안, 또는 송신 속도 또는 링크의 이중 모드와 같은 통신 파라미터들을 결정하기 위해 링크 상에서의 노드들에 의해 수행된 자동-협상의 부분으로서 하나 이상의 링크 통계들을 결정할 수 있다. 몇몇 실시예들에서, 신호 분석 유닛은 링크의 동작 동안 하나 이상의 통계들을 반복적으로(예로서, 주기적으로) 결정한다.
몇몇 실시예들에서, 신호 분석 유닛(150)은 링크 통계로서 네트워크 링크의 물리 매체의 길이(예로서, 연결 케이블의 길이)를 결정한다. 몇몇 변형들에서, 신호 분석 유닛(150)은 네트워크 링크 상에서 특정된 신호의 송신을 개시하며 특정된 신호의 반사를 감지한다. 신호 분석 유닛(150)은 송신 및 수신된 반사 사이에서의 시간을 사용하여 네트워크 링크의 물리 매체의 길이를 결정할 수 있다. 추가 변형들에서, 신호 분석 유닛(150)은 수신된 신호의 전력을 결정하며 링크 송신 파트너로부터의 송신된 신호의 예상 전력에 결정된 전력을 비교함으로써 네트워크 링크의 물리 매체의 길이를 결정한다. 계속해서 추가 변형들에서, 신호 분석 유닛(150)은 네트워크 링크 상에서 특정된 심볼 시퀀스의 송신을 개시한다. 심볼 시퀀스의 목적지는 특정된 심볼 시퀀스에 응답하기 위해 알려진 고정된 양의 시간을 취할 수 있다. 심볼 시퀀스의 송신으로부터 목적지의 알려진 고정된 응답 시간과 함께 심볼 시퀀스에 대한 응답을 수신할 때까지의 시간은 네트워크 링크의 물리 매체의 길이를 결정하기 위해 사용될 수 있다.
신호 분석 유닛(150)은 결정된 길이에 따라 역-추적 깊이의 값을 설정한다. 역-추적 깊이 값은 물리 네트워크 매체의 보다 짧은 길이들에 대해 더 낮을 수 있다. 예를 들면, 신호 분석 유닛은 신호 분석 유닛이 네트워크의 노드들을 연결하는 케이블 길이가 100미터 미만이라고 결정한다면 역-추적 깊이 값을 10개 심볼들 미만으로 감소시킬 수 있다. 신호 분석 유닛(150)은 룩-업 테이블을 사용하여 역-축적 깊이 값을 결정할 수 있다. 룩-업 테이블은 예를 들면, 반사 시간, 수신된 신호 전력, 응답 시간 또는 결정된 길이와 같은, 네트워크 링크의 길이를 결정하기 위해 사용된 파라미터를 사용하여 인덱싱될 수 있다. 신호 분석 유닛(150)은 측정된 파라미터의 임계치들에 따라 역-추적 깊이 값을 결정할 수 있으며 임계치들 중 하나 또는 양쪽 모두 및 대응하는 역-추적 깊이 값들은 프로그램 가능할 수 있다.
몇몇 실시예들에서, 신호 분석 유닛(150)은 트랜시버 회로(120)의 수신 회로에 의해 발생된 샘플들을 사용하여 오류 신호를 생성하고, 링크 통계로서 생성된 오류 신호의 전력을 결정하며, 결정된 오류 신호의 전력에 따라 역-추적 깊이 값을 설정한다. 도 4는 채널당 5개의 시그널링 레벨들(-2, -1, 0, +1, +2)이 심볼들을 위해 사용되는 트랜시버 회로(120)의 수신 회로에 의해 발생된 샘플들을 도시한 산점도의 예의 그래프(400)이다. 그래프(400)에서 점들은 샘플링된 값들을 나타낸다. 그래프(400)에서의 예는 샘플링된 신호 레벨들 중 일부가, 몇몇 샘플들이 특정된 신호 값들과 상이한 동안 정확하다는 것을 보여준다. 네트워크 링크에 잡음이 많을수록, 샘플링된 값들은 특정된 값들로부터 더 확산될 것이다.
도 5는 샘플링된 신호 레벨들의 확률 분포를 도시한 그래프(500)이다. 최고 피크는 -2, -1, 0, +1, +2의 특정된 신호 값들에 대한 확률에 대응한다. 네트워크 링크에 잡음이 많을수록, x-축을 따르는 신호 값들 간에 확률들은 더 퍼질 것이다. 오류 신호를 발생시키기 위해, 신호 분석 유닛은 샘플링된 신호 레벨들로부터 예상 신호 레벨들을 감할 수 있다. 몇몇 변형들에서, 신호 분석 유닛은 특정된 상부 임계치 이상 및 특정된 하부 임계치 미만에서 샘플들을 결정할 수 있다. 샘플링된 값들은 특정된 측정 윈도우의 지속 기간 동안 분석될 수 있다. 도 5에서, 예상된 신호 레벨들을 감한 결과는 분포들로부터 중심 피크들을 제거하는 것일 것이다. 신호 분석 유닛(150)은 링크 통계로서 오류 신호에서 전력을 결정하며 결정된 전력에 따라 역-추적 깊이 값을 설정한다. 추가 변형들에서, 신호 분석 유닛(150)은 오류 신호의 진폭이 특정된 진폭 상부 임계치 이상 또는 특정된 진폭 하부 임계치 미만인 확률을 결정할 수 있다. 추가 변형들에서, 신호 분석 유닛(150)은 특정된 시퀀스의 심볼들의 송신을 개시할 수 있다. 수신된 응답에서의 오류들은 수신된 심볼 값들을 예상된 심볼 값들에 상관시킴으로써 결정된다.
역-추적 깊이 값은 오류 신호에서 보다 낮은 결정 전력을 위해 보다 낮은 수의 심볼들로 설정될 수 있다. 신호 분석 유닛(150)은 오류 신호 전력에 의해 인덱싱된 룩-업 테이블을 사용하여 또는 측정된 전력 값들의 특정된(예로서, 프로그램된) 임계치들을 사용하여 역-추적 깊이 값을 결정할 수 있다.
몇몇 실시예들에서, 신호 분석 유닛(150)은 링크 통계로서 네트워크 링크의 신호-대-잡음 비(SNR)를 결정하며, 결정된 SNR에 따라 역-추적 깊이 값을 설정한다. 몇몇 변형들에서, 신호 분석 유닛(150)은 측정 윈도우 동안 샘플링된 최소 및 최대 값들을 결정하며 예상된 값들과 최소 및 최대 값들을 사용하여 SNR을 결정한다. 역-추적 깊이 값은 SNR이 낮을 때 보다 높은 수의 심볼들로 설정될 수 있으며; 이것은 네트워크 링크 상에 많은 양의 잡음이 있음을 나타낸다. 신호 분석 유닛(150)은 SNR에 의해 인덱싱된 룩-업 테이블을 사용하여 또는 SNR의 측정된 값들의 특정된(예로서, 프로그램된) 임계치들을 사용하여 역-추적 깊이 값을 결정할 수 있다.
PHY는 순환 중복 코드(CRC) 검사 회로(144)를 포함한다. MAC으로부터의 데이터 패킷들은 CRC 필드를 포함한다. CRC 필드는 송신 측 상에서 발생되며 패킷에 오류가 있는지 여부를 검출하기 위해 수신 MAC에 의해 사용된다. CRC 검사 회로(144)는 수신된 데이터에서 CRC 오류들을 검출한다. 몇몇 실시예들에서, 신호 분석 유닛(150)은 링크 통계로서 CRC 오류들의 수를 모니터링하며, CRC 오류들의 수에 따라 역-추적 경로의 값을 설정한다. 예를 들면, CRC 오류들의 수가 CRC 오류들의 특정된 임계 수를 초과하면, 신호 분석 유닛은 역-추적 깊이 값을 보다 높은 수의 심볼들로 설정한다. CRC 오류가 특정된 시간 기간 동안 검출되지 않았다면, 신호 분석 유닛은 역 추적 깊이 값을 감소시킬 수 있다. 신호 분석 유닛(150)은 CRC 오류들의 수에 의해 인덱싱된 룩-업 테이블을 사용하여 또는 CRC 오류들의 수의 특정된 임계치들을 사용하여 역-추적 깊이 값을 결정할 수 있다.
역-추적 깊이 값은 하나 이상의 링크 통계들이 결정되는 것에 응답하여 설정될 수 있다. 신호 분석 유닛(150)은, 산술 연산들이 수신된 심볼 시퀀스를 결정하기 위해 디코더 회로에 의해 수행되는 동시에, 링크 개시 프로세스 동안, 자동-협상 프로세스 동안, 또는 링크의 동작 동안(예로서, 즉시) 역 추적 깊이 값을 설정할 수 있다.
여기에서 설명된 디바이스들 및 방법들은 네트워크(예로서, 이더넷 네트워크)의 동작의 보다 낮은 대기시간 모드를 제공한다. 보다 낮은 대기시간 모드는 네트워크의 조건들이 단축화 디코딩을 용인할 수 있다고 결정되면, 디코딩 동작을 단축시킨다. 이들 네트워크 조건들은 로봇 공학 또는 온-머신 통신 네트워크들과 같은 공간-제약 환경들에서 발견될 가능성이 더 높을 수 있다. 보다 낮은 대기시간 모드는 이러한 네트워크의 채택된 표준들을 충족시키지 않을 수 있지만, 보다 낮은 대기시간 모드는 전체 시스템 성능을 개선할 수 있다.
부가적인 설명 및 양상들
양상 1은 물리(PHY) 계층 회로를 포함한 주제(데이터 통신 장치와 같은)를 포함할 수 있다. PHY 계층은 트랜시버 회로, 디코더 회로, 및 신호 분석 유닛을 포함한다. 트랜시버 회로는 네트워크 링크를 통해 데이터를 수신하며, 여기에서 수신된 데이터는 트렐리스 코드화 변조(TCM)를 사용하여 인코딩된 데이터 심볼들을 포함한다. 디코더 회로는 역-추적 깊이를 사용하여 허용된 심볼 시퀀스에 수신된 심볼 시퀀스를 매핑시키기 위해 최대-우도(ML) 디코딩을 사용하여 데이터 심볼들을 디코딩하며, 여기에서 역-추적 깊이 값은 수신된 심볼 시퀀스로부터 허용된 심볼 시퀀스를 식별할 때 ML 디코딩에 의해 사용된 지연 심볼들의 수이다. 신호 분석 유닛은 네트워크 링크의 하나 이상의 링크 통계들을 결정하며, 하나 이상의 링크 통계들에 따라 역-추적 깊이 값을 설정하도록 구성된다.
양상 2에서, 양상 1의 주제는 링크 통계로서 네트워크 링크의 물리 매체의 길이를 결정하며, 결정된 길이에 따라 역-추적 깊이 값을 설정하도록 구성된 신호 분석 유닛을 선택적으로 포함한다.
양상 3에서, 양상 1 또는 양상 2 중 하나 또는 양쪽 모두의 주제는 트랜시버 회로에 의해 획득된 샘플들을 사용하여 오류 신호를 생성하고, 링크 통계로서 생성된 오류 신호의 전력을 결정하며, 결정된 오류 신호의 전력에 따라 역-추적 깊이 값을 설정하도록 구성된 신호 분석 유닛을 선택적으로 포함한다.
양상 4에서, 양상 1 내지 양상 3 중 하나 또는 임의의 조합의 주제는 링크 통계로서 네트워크 링크의 신호-대-잡음 비(SNR)를 결정하며, 결정된 SNR에 따라 역-추적 깊이 값을 설정하도록 구성된 신호 분석 유닛을 선택적으로 포함한다.
양상 5에서, 양상 1 내지 양상 4 중 하나 또는 임의의 조합의 주제는 수신된 데이터에서 순환 중복 코드(CRC) 오류들을 검출하도록 구성된 CRC 검사 회로, 및 링크 통계로서 CRC 오류들의 수를 모니터링하며 CRC 오류들의 수에 따라 역-추적 깊이 값을 설정하도록 구성된 신호 분석 유닛을 선택적으로 포함한다.
양상 6에서, 양상 1 내지 양상 5 중 하나 또는 임의의 조합의 주제는 특정된 역-추적 깊이 값에 따라 디코더 회로를 바이패스하도록 구성된 PHY 계층 회로를 선택적으로 포함한다.
양상 7에서, 양상 1 내지 양상 6 중 하나 또는 임의의 조합의 주제는 다수의 채널들을 포함한 네트워크 링크를 선택적으로 포함하며, 각각의 채널은 둘 이상의 시그널링 레벨들을 가진 전기 신호들을 수신하도록 구성되고, 상기 트랜시버 회로는 다수의 채널들을 사용하여 다-차원 데이터 심볼을 수신하도록 구성된다.
양상 8에서, 양상 1 내지 양상 7 중 하나 또는 임의의 조합의 주제는 국제 전기 전자 기술자 협회(IEEE) 802.3 표준에 따라 네트워크 링크를 통해 인코딩된 데이터 심볼들을 수신하도록 구성된 트랜시버 회로를 선택적으로 포함한다.
양상 9에서, 양상 1 내지 양상 8 중 하나 또는 임의의 조합의 주제는 링크 개시 프로세스 동안 하나 이상의 링크 통계들을 결정하도록 구성된 신호 분석 유닛을 선택적으로 포함한다.
양상 10에서, 양상 1 내지 양상 9 중 하나 또는 임의의 조합의 주제는 선택적으로 신호 분석 유닛이 네트워크 링크의 동작 동안 하나 이상의 링크 통계들을 반복적으로 결정하며 네트워크 링크의 동작 동안 역-추적 깊이 값을 설정하도록 구성되는 것을 포함한다.
양상 11은 주제(데이터 통신 디바이스의 동작을 제어하기 위한 동작을 포함한 방법, 또는 컴퓨팅 디바이스의 프로세싱 회로에 의해 수행될 때, 컴퓨팅 디바이스가 동작들을 수행하게 하는 지시들을 포함한 컴퓨터 판독 가능한 저장 매체와 같은)를 포함하거나, 또는 이러한 주제를 포함하기 위해 양상 1 내지 양상 10 중 임의의 것과 선택적으로 조합될 수 있으며, 상기 주제는: 네트워크 링크의 트랜시버 회로를 사용하여 데이터 통신 디바이스의 네트워크 링크를 통해 데이터를 수신하는 단계로서, 상기 수신된 데이터는 트렐리스 코드화 변조(TCM)를 사용하여 인코딩된 데이터 심볼들을 포함하는, 상기 수신 단계; 역-추적 깊이를 사용하여 허용된 심볼 시퀀스에 수신된 심볼 시퀀스를 매핑시키기 위해 최대-우도(ML) 디코딩을 사용하여 수신된 인코딩된 데이터 심볼들을 디코딩하는 단계로서, 역-추적 깊이 값은 수신된 심볼 시퀀스로부터 허용된 심볼 시퀀스를 식별하기 위해 네트워크 링크의 디코더 회로에 의해 사용된 지연 심볼들의 수인, 상기 디코딩 단계; 네트워크 링크의 하나 이상의 링크 통계들을 결정하는 단계; 및 하나 이상의 링크 통계들에 따라 디코더에 대한 역-추적 깊이 값을 설정하는 단계를 포함한다.
양상 12에서, 양상 11의 주제는 하나 이상의 링크 통계들의 링크 통계로서 네트워크 링크의 물리 매체의 길이를 결정하는 단계를 선택적으로 포함하며, 상기 역-추적 깊이를 설정하는 단계는 결정된 깊이에 따라 역-추적 깊이 값을 설정하는 단계를 포함한다.
양상 13에서, 양상 11 및 양상 12 중 하나 또는 양쪽 모두의 주제는 트랜시버 회로를 사용하여 오류 신호를 발생시키는 단계, 하나 이상의 링크 통계들의 링크 통계로서 발생된 오류 신호의 전력을 결정하는 단계를 선택적으로 포함하며, 상기 역-추적 깊이를 설정하는 단계는 결정된 오류 신호의 전력에 따라 역-추적 깊이 값을 설정하는 단계를 포함한다.
양상 14에서, 양상 11 내지 양상 13 중 하나 또는 임의의 조합의 주제는 하나 이상의 링크 통계들의 링크 통계로서 네트워크 링크의 신호-대-잡음 비(SNR)를 결정하는 단계를 선택적으로 포함하며, 상기 역-추적 깊이를 설정하는 단계는 상기 결정된 SNR에 따라 역-추적 깊이 값을 설정하는 단계를 포함한다.
양상 15에서, 양상 11 내지 양상 14 중 하나 또는 임의의 조합의 주제는 하나 이상의 링크 통계들의 링크 통계로서 수신된 데이터에서 순환 중복 코드(CRC) 오류들의 수를 결정하는 단계를 선택적으로 포함하며, 상기 역-추적 깊이를 설정하는 단계는 상기 CRC 오류들의 수에 따라 역-추적 깊이 값을 설정하는 단계를 포함한다.
양상 16에서, 양상 11 내지 양상 15 중 하나 또는 임의의 조합의 주제는 역-추적 깊이가 특정된 바이패스 값을 가질 때 데이터 심볼들의 디코딩을 바이패스하는 단계를 선택적으로 포함한다.
양상 17에서, 양상 11 내지 양상 16 중 하나 또는 임의의 조합의 주제는 TCM을 사용하여 데이터 심볼들을 인코딩하는 단계; 네트워크 링크를 통해 인코딩된 데이터 심볼들을 송신하는 단계; 및 역-추적 깊이가 특정된 바이패스 값을 가질 때 인코딩을 바이패스하는 단계를 선택적으로 포함한다.
양상 18에서, 양상 11 내지 양상 17 중 하나 또는 임의의 조합의 주제는 네트워크 링크의 자동-협상 프로세스 동안 네트워크 링크 통계를 결정하는 단계를 선택적으로 포함한다.
양상 19는 주제(데이터 통신 장치와 같은)를 포함하거나, 또는 이러한 주제를 포함하기 위해 양상 1 내지 양상 18 중 하나 또는 임의의 조합과 선택적으로 조합될 수 있으며, 상기 주제는, 네트워크 링크를 통해 데이터를 수신하기 위한 수단으로서, 상기 수신된 데이터는 트렐리스 코드화 변조(TCM)를 사용하여 인코딩된 데이터 심볼들을 포함하는, 상기 수신 수단; 역-추적 깊이를 사용하여 허용된 심볼 시퀀스에 수신된 심볼 시퀀스를 매핑시키기 위해 최대-우도(ML) 디코딩을 사용하여 수신된 인코딩된 데이터 심볼들을 디코딩하기 위한 수단으로서, 역-추적 깊이 값은 수신된 심볼 시퀀스로부터 허용된 심볼 시퀀스를 식별하기 위해 ML 디코딩에 의해 사용된 지연 심볼들의 수인, 상기 디코딩 수단; 네트워크 링크의 하나 이상의 링크 통계들을 결정하기 위한 수단; 및 하나 이상의 링크 통계들에 따라 ML 디코딩을 위한 역-추적 깊이 값을 설정하기 위한 수단을 포함한다.
양상 20에서, 양상 19의 주제는 하나 이상의 링크 통계들로서, 네트워크 링크의 물리 매체의 길이, 네트워크 링크의 신호-대-잡음 비(SNR), 네트워크 링크를 사용하여 결정된 오류 신호에서의 전력, 및 수신된 데이터에서 순환 중복 코드(CRC) 오류들의 수 중 하나 이상을 결정하기 위한 수단을 추가로 포함한다.
이들 비-제한적인 양상들은 임의의 치환 또는 조합으로 조합될 수 있다. 상기 상세한 설명은 상세한 설명의 부분을 형성하는, 수반되는 도면들에 대한 참조들을 포함한다. 도면들은, 예시로서, 본 발명이 실시될 수 있는 특정 실시예들을 도시한다. 이들 실시예들은 또한 여기에서 "예들"로서 불리운다. 본 문서에서 참조된 모든 공보들, 특허들 및 특허 문서들은, 참조로서 개별적으로 통합될지라도, 여기에서 전체적으로 참조로서 통합된다. 이러한 문서 및 참조로서 그렇게 통합된 이들 문서들 사이에서의 일관되지 않은 사용들의 경우에, 통합된 참조 문헌(들)에서의 사용은 본 문서의 것에 보완되는 것으로 고려되어야 하며, 양립할 수 없는 불일치성들에 대해, 본 문서에서의 사용이 제어된다.
본 문서에서, 용어("a" 또는 "an")는, 특허 문서들에서 공통인 바와 같이, "적어도 하나" 또는 "하나 이상"의 임의의 다른 인스턴스들 또는 사용들에 독립적으로, 하나 또는 하나 이상을 포함하기 위해 사용된다. 본 문서에서, 용어("또는")는 비배타적 또는을 나타내기 위해 사용되며, 따라서 달리 표시되지 않는다면, "A 또는 B"는 "B가 아닌 A", "A가 아닌 B", 및 "A 및 B"를 포함한다. 첨부된 청구항들에서, 용어들("포함시키는" 및 "여기에서")은 각각의 용어들("포함하는" 및 "여기에서")의 평범한 영어 등가물들로서 사용된다. 또한, 다음의 청구항들에서, 용어들("포함시키는" 및 "포함하는")은 제약을 두지 않으며, 즉 청구항에서의 이러한 용어 후 나열된 것들 외에 요소들을 포함하는 시스템, 디바이스, 물품, 또는 프로세스는 여전히 상기 청구항의 범위 내에 있는 것으로 간주된다. 게다가, 다음의 청구항들에서, 용어들("제 1", "제 2", 및 "제 3" 등)은 단지 라벨들로서 사용되며, 그것들의 오브젝트들에 대한 수치 요건들을 부여하도록 의도되지 않는다. 여기에서 설명된 방법 예들은 적어도 부분적으로 기계 또는 컴퓨터-구현될 수 있다.
상기 설명은 제한적인 아닌, 예시적이도록 의도된다. 예를 들면, 상기 설명된 예들(또는 그것의 하나 이상의 양상들)은 서로 조합하여 사용될 수 있다. 다른 실시예들이, 상기 설명을 검토할 때 이 기술분야의 숙련자에 의해서와 같이, 사용될 수 있다. 요약은 판독자가 기술적 개시의 특징을 빠르게 알아내는 것을 허용하도록, 37 C.F.R. §1.72(b)를 준수하기 위해 제공된다. 그것은 청구항들의 범위 또는 의미를 해석하거나 또는 제한하기 위해 사용되지 않는다는 것을 조건으로 제안된다. 또한, 상기 상세한 설명에서, 다양한 특징들은 본 개시를 간소화하기 위해 함께 그룹핑될 수 있다. 이것은 청구되지 않은 개시된 특징이 임의의 청구항에 필수적이라는 의도로서 해석되지 않아야 한다. 오히려, 본 발명의 주제는 특정한 개시된 실시예의 모든 특징들보다 적게 있을 수 있다. 따라서, 다음의 청구항들은 상세한 설명으로 통합될 수 있으며, 각각의 청구항은 그 자체가 별개의 실시예로서 성립될 수 있다. 본 발명의 범위는, 이러한 청구항들이 자격을 얻은 등가물들의 전체 범위와 함께, 첨부된 청구항들을 참조하여 결정되어야 한다.

Claims (20)

  1. 물리(PHY) 계층 회로를 포함한, 데이터 통신 장치에 있어서,
    상기 PHY 계층 회로는,
    네트워크 링크를 통해 데이터를 수신하도록 구성된 트랜시버 회로로서, 상기 수신된 데이터는 트렐리스 코드화 변조(TCM)를 사용하여 인코딩된 데이터 심볼들을 포함하는, 상기 트랜시버 회로;
    역-추적 깊이를 사용하여 허용된 심볼 시퀀스에 수신된 심볼 시퀀스를 매칭시키기 위해 최대-우도(ML) 디코딩을 사용하여 상기 데이터 심볼들을 디코딩하도록 구성된 디코더 회로로서, 역-추적 깊이 값은 상기 수신된 심볼 시퀀스로부터 상기 허용된 심볼 시퀀스를 식별할 때 상기 ML 디코딩에 의해 사용된 지연의 심볼들의 수인, 상기 디코더 회로; 및
    링크 통계로서 상기 네트워크 링크의 물리 매체의 길이를 결정하며, 상기 결정된 길이를 포함한 하나 이상의 링크 통계에 따라 상기 역-추적 깊이 값을 설정하도록 구성된 신호 분석 유닛
    을 포함하는, 데이터 통신 장치.
  2. 청구항 1에 있어서,
    상기 신호 분석 유닛은 상기 트랜시버 회로에 의해 획득된 샘플들을 사용하여 오류 신호를 생성하고, 링크 통계로서 상기 생성된 오류 신호의 전력을 결정하며, 상기 결정된 오류 신호의 전력에 따라 상기 역-추적 깊이 값을 설정하도록 구성되는, 데이터 통신 장치.
  3. 청구항 1에 있어서,
    상기 신호 분석 유닛은 링크 통계로서 상기 네트워크 링크의 신호-대-잡음 비(SNR)를 결정하며, 상기 결정된 SNR에 따라 상기 역-추적 깊이 값을 설정하도록 구성되는, 데이터 통신 장치.
  4. 청구항 1에 있어서,
    상기 수신된 데이터에서 순환 중복 코드(CRC) 오류들을 검출하도록 구성된 CRC 검사 회로를 포함하며, 상기 신호 분석 유닛은 링크 통계로서 CRC 오류들의 수를 모니터링하며 상기 CRC 오류들의 수에 따라 상기 역-추적 깊이 값을 설정하도록 구성되는, 데이터 통신 장치.
  5. 청구항 1에 있어서,
    상기 PHY 계층 회로는 특정된 역-추적 깊이 값에 따라 상기 디코더 회로를 바이패스하도록 구성되는, 데이터 통신 장치.
  6. 청구항 1에 있어서,
    상기 네트워크 링크는 다수의 채널들을 포함하며, 각각의 채널은 둘 이상의 시그널링 레벨들을 가진 전기 신호들을 수신하도록 구성되고, 상기 트랜시버 회로는 상기 다수의 채널들을 사용하여 다-차원 데이터 심볼을 수신하도록 구성되는, 데이터 통신 장치.
  7. 청구항 1에 있어서,
    상기 트랜시버 회로는 국제 전기 전자 기술자 협회(IEEE) 802.3 표준에 따라 상기 네트워크 링크를 통해 상기 인코딩된 데이터 심볼들을 수신하도록 구성되는, 데이터 통신 장치.
  8. 청구항 1에 있어서,
    상기 신호 분석 유닛은 링크 개시 프로세스 동안 상기 하나 이상의 링크 통계를 결정하도록 구성되는, 데이터 통신 장치.
  9. 청구항 1에 있어서,
    상기 신호 분석 유닛은 상기 네트워크 링크의 동작 동안 상기 하나 이상의 링크 통계를 반복적으로 결정하며 상기 네트워크 링크의 동작 동안 상기 역-추적 깊이 값을 설정하도록 구성되는, 데이터 통신 장치.
  10. 데이터 통신 디바이스를 동작시키는 방법에 있어서,
    네트워크 링크의 트랜시버 회로를 사용하여 상기 데이터 통신 디바이스의 상기 네트워크 링크를 통해 데이터를 수신하는 단계로서, 상기 수신된 데이터는 트렐리스 코드화 변조(TCM)를 사용하여 인코딩된 데이터 심볼들을 포함하는, 상기 수신하는 단계;
    역-추적 깊이를 사용하여 허용된 심볼 시퀀스에 수신된 심볼 시퀀스를 매핑시키기 위해 최대-우도(ML) 디코딩을 사용하여 상기 수신된 인코딩된 데이터 심볼들을 디코딩하는 단계로서, 역-추적 깊이 값은 상기 수신된 심볼 시퀀스로부터 상기 허용된 심볼 시퀀스를 식별하기 위해 상기 네트워크 링크의 디코더 회로에 의해 사용된 지연의 심볼들의 수인, 상기 디코딩하는 단계;
    링크 통계로서 상기 네트워크 링크의 물리 매체의 길이를 결정하는 단계; 및
    상기 결정된 길이를 포함한 하나 이상의 링크 통계에 따라 상기 디코더에 대한 상기 역-추적 깊이 값을 설정하는 단계
    를 포함하는, 데이터 통신 디바이스를 동작시키는 방법.
  11. 청구항 10에 있어서,
    상기 네트워크 링크의 동작 동안 상기 하나 이상의 링크 통계를 결정하는 단계; 및
    상기 네트워크 링크의 동작 동안 상기 역-추적 깊이 값을 설정하는 단계를 포함하는, 데이터 통신 디바이스를 동작시키는 방법.
  12. 청구항 10에 있어서,
    상기 트랜시버 회로를 사용하여 오류 신호를 발생시키는 단계, 상기 하나 이상의 링크 통계의 링크 통계로서 상기 발생된 오류 신호의 전력을 결정하는 단계를 포함하며, 상기 역-추적 깊이를 설정하는 단계는 상기 결정된 오류 신호의 전력에 따라 상기 역-추적 깊이 값을 설정하는 단계를 포함하는, 데이터 통신 디바이스를 동작시키는 방법.
  13. 청구항 10에 있어서,
    상기 하나 이상의 링크 통계의 링크 통계로서 상기 네트워크 링크의 신호-대-잡음 비(SNR)를 결정하는 단계를 포함하며, 상기 역-추적 깊이를 설정하는 단계는 상기 결정된 SNR에 따라 상기 역-추적 깊이 값을 설정하는 단계를 포함하는, 데이터 통신 디바이스를 동작시키는 방법.
  14. 청구항 10에 있어서,
    상기 하나 이상의 링크 통계의 링크 통계로서 수신된 데이터에서 순환 중복 코드(CRC) 오류들의 수를 결정하는 단계를 포함하며, 상기 역-추적 깊이를 설정하는 단계는 상기 CRC 오류들의 수에 따라 상기 역-추적 깊이 값을 설정하는 단계를 포함하는, 데이터 통신 디바이스를 동작시키는 방법.
  15. 청구항 10에 있어서,
    상기 역-추적 깊이가 특정된 바이패스 값을 가질 때 상기 데이터 심볼들의 디코딩을 바이패스하는 단계를 포함하는, 데이터 통신 디바이스를 동작시키는 방법.
  16. 청구항 10에 있어서,
    TCM을 사용하여 데이터 심볼들을 인코딩하는 단계; 상기 네트워크 링크를 통해 인코딩된 데이터 심볼들을 송신하는 단계; 및 상기 역-추적 깊이가 특정된 바이패스 값을 가질 때 상기 인코딩을 바이패스하는 단계를 포함하는, 데이터 통신 디바이스를 동작시키는 방법.
  17. 청구항 10에 있어서,
    상기 네트워크 링크 통계를 결정하는 단계는 상기 네트워크 링크의 자동-협상 프로세스 동안 상기 네트워크 링크 통계를 결정하는 단계를 포함하는, 데이터 통신 디바이스를 동작시키는 방법.
  18. 데이터 통신 장치에 있어서,
    네트워크 링크를 통해 데이터를 수신하기 위한 수단으로서, 상기 수신된 데이터는 트렐리스 코드화 변조(TCM)를 사용하여 인코딩된 데이터 심볼들을 포함하는, 상기 수신하기 위한 수단;
    역-추적 깊이를 사용하여 허용된 심볼 시퀀스에 수신된 심볼 시퀀스를 매핑시키기 위해 최대-우도(ML) 디코딩을 사용하여 상기 수신된 인코딩된 데이터 심볼들을 디코딩하기 위한 수단으로서, 역-추적 깊이 값은 상기 수신된 심볼 시퀀스로부터 상기 허용된 심볼 시퀀스를 식별하기 위해 상기 ML 디코딩에 의해 사용된 지연의 심볼들의 수인, 상기 디코딩하기 위한 수단;
    링크 통계로서 상기 네트워크 링크의 물리 매체의 길이를 결정하기 위한 수단; 및
    상기 결정된 길이를 포함한 하나 이상의 링크 통계에 따라 상기 ML 디코딩에 대한 상기 역-추적 깊이 값을 설정하기 위한 수단
    을 포함하는, 데이터 통신 장치.
  19. 청구항 18에 있어서,
    상기 하나 이상의 링크 통계로서, 상기 네트워크 링크의 신호-대-잡음 비(SNR), 상기 네트워크 링크를 사용하여 결정된 오류 신호에서의 전력, 및 수신된 데이터에서의 순환 중복 코드(CRC) 오류들의 수 중 하나 이상을 결정하기 위한 수단
    을 더 포함하는, 데이터 통신 장치.
  20. 삭제
KR1020180140201A 2017-11-15 2018-11-14 이더넷 ｐｈｙ 디바이스에서 대기시간을 개선하기 위한 방법 KR102628132B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/813,905 US10277433B1 (en) 2017-11-15 2017-11-15 Method to improve latency in an ethernet PHY device
US15/813,905 2017-11-15

Publications (2)

Publication Number Publication Date
KR20190055763A KR20190055763A (ko) 2019-05-23
KR102628132B1 true KR102628132B1 (ko) 2024-01-22

Family

ID=66248325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180140201A KR102628132B1 (ko) 2017-11-15 2018-11-14 이더넷 ｐｈｙ 디바이스에서 대기시간을 개선하기 위한 방법

Country Status (3)

Country Link
US (1) US10277433B1 (ko)
KR (1) KR102628132B1 (ko)
CN (1) CN109787714B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI729755B (zh) * 2020-04-01 2021-06-01 智原科技股份有限公司 接收器與應用在接收器中的交織碼調變解碼器及相關的解碼方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150244499A1 (en) * 2012-09-12 2015-08-27 Cohda Wireless Pty Ltd. Split radio architecture

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE476814T1 (de) * 1998-11-13 2010-08-15 Broadcom Corp Entzerrer für vielpaariges gigabit ethernet
US7050517B1 (en) * 2000-04-28 2006-05-23 National Semiconductor Corporation System and method suitable for receiving gigabit ethernet signals
EP1443725A1 (en) * 2003-02-03 2004-08-04 Urmet Sistemi S.p.a. Method and apparatus for encoding and decoding trellis modulated data with hyper-cubic constellations
CA2516249C (en) * 2003-02-11 2013-02-05 Electronics And Telecommunications Research Institute Decision feedback equalizer for digital tv and method thereof
KR100539248B1 (ko) * 2004-02-05 2005-12-27 삼성전자주식회사 결정 피드백 이퀄라이저 및 피드백 필터 계수 업데이트 방법
US8189705B2 (en) * 2004-11-12 2012-05-29 Intel Corporation Method and apparatus to perform equalization and decoding for a communication system
KR101462211B1 (ko) * 2008-01-30 2014-11-17 삼성전자주식회사 이동통신 시스템의 복호 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150244499A1 (en) * 2012-09-12 2015-08-27 Cohda Wireless Pty Ltd. Split radio architecture

Also Published As

Publication number Publication date
US10277433B1 (en) 2019-04-30
CN109787714B (zh) 2021-10-19
CN109787714A (zh) 2019-05-21
KR20190055763A (ko) 2019-05-23
US20190149371A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
US10999106B2 (en) Multidrop data transfer
US10148467B2 (en) PHY transceiver with adaptive TX driver and method of operating thereof
CN102055530B (zh) 一种充分消除以太网系统中emi影响的方法和系统
TWI392297B (zh) 補償基線游離的裝置及方法
KR102372931B1 (ko) 고속 통신 시스템
US7602806B2 (en) Signaling and coding methods and apparatus for long-range 10 and 100 MBPS ethernet transmission
US7823041B2 (en) Techniques for decoding information from signals received over multiple channels
CN110266615B (zh) 低isi比低功率芯片间通信方法和装置
US6795494B1 (en) Receiver architecture using mixed analog and digital signal processing and method of operation
EP1878183B1 (en) Techniques for reduction of delayed reflection inter-symbol interference
JP5064877B2 (ja) イコライゼーションおよびクロストーク緩和の方法および器具
US10530559B2 (en) Ethernet transceiver with PHY-level signal-loss detector
US20110317564A1 (en) High-Speed Ethernet Transceiver Calibration with Echo Canceller Reuse
KR20140103012A (ko) 패턴-기반의 신호 손실 검출기
KR102628132B1 (ko) 이더넷 ｐｈｙ 디바이스에서 대기시간을 개선하기 위한 방법
US20200249714A1 (en) Clock Recovery Using Between-Interval Timing Error Estimation
Azadet Gigabit Ethernet over unshielded twisted pair cables
CN1890913A (zh) 用于长程10和100Mbps以太网传输的信令和编码方法和装置
CN102468858B (zh) 调节通讯接收器的切片器的系统
WO2022159270A1 (en) Electromagnetic interference cancellation for wireline receivers, with safety function
Morgan Modulation Used in Legacy & Premium Backplane Channels

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant