KR102625934B1 - 고 선택성 산소 프리 실리콘 나이트라이드 에칭 - Google Patents

고 선택성 산소 프리 실리콘 나이트라이드 에칭 Download PDF

Info

Publication number
KR102625934B1
KR102625934B1 KR1020160062625A KR20160062625A KR102625934B1 KR 102625934 B1 KR102625934 B1 KR 102625934B1 KR 1020160062625 A KR1020160062625 A KR 1020160062625A KR 20160062625 A KR20160062625 A KR 20160062625A KR 102625934 B1 KR102625934 B1 KR 102625934B1
Authority
KR
South Korea
Prior art keywords
silicon nitride
etching
silicon oxide
layer
power
Prior art date
Application number
KR1020160062625A
Other languages
English (en)
Other versions
KR20160140416A (ko
Inventor
바스카 나갑히라바
성준 허
치-시앙 우
잉-렌 첸
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20160140416A publication Critical patent/KR20160140416A/ko
Application granted granted Critical
Publication of KR102625934B1 publication Critical patent/KR102625934B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

실리콘 옥사이드에 대해 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법이 제공된다. H2와 CF4 또는 CXHYFZ (X 1, Y 1, Z 1) 를 포함하는 산소 프리 실리콘 나이트라이드 에칭 가스가 제공된다. 에칭 가스를 플라즈마로 형성하도록 RF 전력이 제공되고, 실리콘 나이트라이드는 플라즈마에 노출된다.

Description

고 선택성 산소 프리 실리콘 나이트라이드 에칭{HIGHLY SELECTIVE OXYGEN FREE SILICON NITRIDE ETCH}
본 발명은 반도체 디바이스의 제조 동안 마스크를 통해 층을 에칭하는 것에 관한 것이다. 보다 구체적으로, 본 발명은 고 선택성 산소 프리 실리콘 나이트라이드 에칭에 관한 것이다.
반도체 웨이퍼 프로세싱 동안, 피처들은 유전체 층 내로 에칭될 수도 있다. 일부 프로세스들에서 실리콘 나이트라이드 피처들은 선택적으로 에칭된다.
전술한 바를 달성하기 위해 그리고 본 발명의 목적에 따라, 실리콘 옥사이드에 대해 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법이 제공된다. H2와 CF4 또는 CXHYFZ (X ≥ 1, Y ≥ 1, Z ≥ 1) 를 포함하는 산소 프리 실리콘 나이트라이드 에칭 가스가 제공된다. 에칭 가스를 플라즈마로 형성하도록 RF 전력이 제공되고, 실리콘 나이트라이드는 플라즈마에 노출된다.
본 발명의 또 다른 현상에서, 실리콘 옥사이드에 대해 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법이 제공되고, 실리콘 나이트라이드는 금속 피처들에 인접한다. 본질적으로 H2와 CH3F로 구성된 산소 프리 실리콘 나이트라이드 에칭 가스가 제공된다. 실리콘 나이트라이드 에칭 프로파일을 유지하기 위해, 0 ℃ 내지 60 ℃ 이내의 온도로 정전 척이 유지된다. 에칭 가스를 플라즈마로 형성하도록 펄싱된 RF 전력이 제공되고, 실리콘 나이트라이드 및 금속 피처들은 플라즈마에 노출된다.
본 발명의 이들 및 다른 특징들은 이하의 도면들과 함께 본 발명의 상세한 기술에 보다 상세히 이하에 기술될 것이다.
본 발명은 제한하는 것이 아닌, 예로서, 유사한 참조 번호들이 유사한 엘리먼트들을 참조하는 첨부된 도면들의 도면들에 예시된다.
도 1은 본 발명의 실시예의 고레벨 플로우 차트이다.
도 2a 내지 도 2f는 본 발명에 따라 프로세싱된 스택의 개략도이다.
도 3은 에칭을 위해 사용될 수도 있는 에칭 반응기의 개략도이다.
도 4는 본 발명의 실시예들에 사용된 제어기를 구현하기에 적합한 컴퓨터 시스템을 예시한다.
도 5는 실리콘 나이트라이드 층을 에칭하는 단계의 보다 상세한 흐름도이다.
본 발명은 이제 첨부된 도면들에 예시된 바와 같이 몇몇 바람직한 실시예들을 참조하여 상세히 기술될 것이다. 이하의 기술에서, 다수의 구체적인 상세들은 본 발명의 전체적인 이해를 제공하기 위해 언급된다. 그러나, 본 발명은 이들 구체적인 상세들 일부 또는 전부 없이 실시될 수도 있다는 것이 당업자에게 자명할 것이다. 다른 예들에서, 공지의 프로세스 단계들 및/또는 구조들은 본 발명을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다.
MMP (mixed mode pulsed) 에칭은, 모든 목적들을 위해 참조로서 인용된, 2014년 3월 11일에 허여된 명칭이 "METHOD OF ETCHING SELF-ALIGNED VIAS AND TRENCHES IN MULTI-LAYER FILM STACK"인 Ananth Indrakanti 등의 미국 특허 제 8,668,835 호에 기술된 바와 같이 복수층 막 스택에서 자기 정렬된 비아들 및 트렌치들을 에칭하는데 유용하다.
이해를 용이하게 하기 위해, 도 1은 본 발명의 실시예에서 사용된 프로세스의 고레벨 플로우 차트이다. 스택이 형성된다 (단계 104). 스택은 플라즈마 프로세싱 챔버 내에 위치된다 (단계 108). ARC (antireflective coating) 가 개방된다 (단계 112). 평탄화 층이 개방된다 (단계 116). 실리콘 옥사이드 층이 개방된다 (단계 120). 평탄화 층이 스트립핑된다 (단계 124). 실리콘 나이트라이드 층이 에칭된다 (단계 128). 스택이 플라즈마 프로세싱 챔버로부터 제거된다 (단계 132).
예들
본 발명의 일 예에서, 스택이 형성된다 (단계 104). 도 2a는 본 발명의 일 실시예에서 사용된 스택 (200) 의 단면도이다. 기판 (204) 이 제공된다. 기판 (204) 은 반도체 웨이퍼일 수도 있고 또는 웨이퍼를 포함하는 스택일 수도 있다. 금속 층 (208) 이 기판 (204) 위에 형성된다. 이 예에서, 금속 층 (208) 은 구리, 코발트, 텅스텐, 또는 이들 금속들의 합금이다. 금속 층은 패터닝될 수도 있다. 실리콘 나이트라이드 (SiN) 층 (212) 이 금속 층 (208) 위에 형성된다. 실리콘 옥사이드 (SiO) 함유 층 (216) 은 SiN 층 (212) 위에 형성된다. 평탄화 층 (220) 은 SiO 함유 층 (216) 위에 형성된다. ARC (antireflective coating) (224) 가 평탄화 층 (220) 위에 형성된다. 피처들 (232) 을 갖는 패터닝된 마스크 (228) 가 ARC (224) 위에 형성된다. 이 실시예에서, 패터닝된 마스크 (228) 는 포토레지스트이다.
스택 (200) 은 에칭 챔버 내에 배치된다 (단계 108). 도 3은 본 발명을 실시하는데 사용될 수도 있는 에칭 반응기의 개략도이다. 일 실시예에서, 에칭 반응기 (300) 는 플라즈마 프로세싱 챔버 (349) 내에 상단 중앙 전극 (306), 상단 외측 전극 (304), 하단 중앙 전극 (308), 및 하단 외측 전극 (310) 을 포함하고, 챔버 벽 (350) 으로 둘러싸인다. 하단 절연 링 (312) 은 하단 중앙 전극 (308) 을 하단 외측 전극 (310) 으로부터 절연시킨다. 또한 플라즈마 프로세싱 챔버 (349) 내에서, 기판 (204) 은 하단 중앙 전극 (308) 의 상단에 위치된다. 하단 중앙 전극 (308) 은 기판 (204) 을 홀딩하기 위한 정전 척 (ESC) 을 제공한다. 이 실시예에서 하단 외측 전극 (310) 및 상단 외측 전극 (304) 은, 기판 (204) 이 어퍼처들 내에 위치되도록, 기판 (204) 보다 큰 직경을 갖는 어퍼처들을 갖는다.
가스 소스 (324) 는 플라즈마 프로세싱 챔버 (349) 에 연결되고 에칭 프로세스들 또는 개방 프로세스들 동안 플라즈마 프로세싱 챔버 (349) 의 플라즈마 영역 (340) 내로 가스를 공급한다.
바이어스 RF 소스 (348), 제 1 여기 RF 소스 (352), 및 제 2 여기 RF 소스 (356) 는 전극들 (304, 306, 308, 및 310) 에 전력을 제공하기 위해 제어기 (335) 를 통해 플라즈마 프로세싱 챔버 (349) 에 전기적으로 연결된다. 바이어스 RF 소스 (348) 는 바이어스 RF 전력을 생성하고 바이어스 RF 전력을 플라즈마 프로세싱 챔버 (349) 에 공급한다. 이 예에서, 바이어스 RF 전력은 2 ㎒의 주파수를 갖는다. 제 1 여기 RF 소스 (352) 는 소스 RF 전력을 생성하고 소스 RF 전력을 플라즈마 프로세싱 챔버 (349) 에 공급한다. 이 예에서, 이 소스 RF 전력은 27 ㎒의 주파수를 갖는다. 제 2 여기 RF 소스 (356) 는, 제 1 여기 RF 소스 (352) 에 의해 생성된 RF 전력에 부가하여, 또 다른 소스 RF 전력을 생성하고 이 소스 RF 전력을 플라즈마 프로세싱 챔버 (349) 에 공급한다. 이 예에서, 이 소스 RF 전력은 60 ㎒의 주파수를 갖는다. 온도 제어기 (360) 는 ESC를 형성하는 하단 중앙 전극 (308) 의 온도를 제어하도록 연결된다.
상이한 RF 신호들이 상단 전극들 및 하단 전극들의 다양한 조합들에 공급될 수도 있다. 아마도, 가장 낮은 주파수의 RF는 그 위에 에칭될 재료가 배치된 하단 전극, 이 예에서 하단 중앙 전극 (308) 을 통해 인가되어야 한다. 이 예에서, 상단 전극들은 접지되고 전력은 하단 중앙 전극 (308) 에만 제공된다.
제어기 (335) 는 가스 소스 (324), 온도 제어기 (360), 바이어스 RF 소스 (348), 배기 펌프 (320), 제 1 여기 RF 소스 (352), 및 제 2 여기 RF 소스 (356) 에 연결된다. 제어기 (335) 는 플라즈마 프로세싱 챔버 (349) 내로의 에칭 가스의 플로우, 챔버 압력, 뿐만 아니라 3 개의 RF 소스들 (348, 352, 356) 로부터의 RF 전력의 생성, 전극들 (304, 306, 308, 및 310), 및 배기 펌프 (320) 를 제어한다.
상단 중앙 전극 (306) 은 또한 가스 소스 (324) 에 연결된 가스 분배 플레이트로서 역할을 하고, 그리고 가스 소스 (324) 로부터의 가스를 위한 가스 유입부로서 역할을 한다. 배기 펌프 (320) 는 상단 중앙 전극 (306) 으로부터 플라즈마 영역 (340) 을 통해 어퍼처들을 통해 배기 펌프 (320) 까지 통과하는 가스를 제거하는 가스 유출부로서 역할을 한다. 배기 펌프 (320) 는 압력을 제어하는 것을 도울 수도 있다.
캘리포니아, 프레몬트 소재의 Lam Research Corporation™이 생산한 Flex FL® 유전체 에칭 시스템이 본 발명의 바람직한 실시예에서 사용될 수도 있다. Flex EX+에서 상부 전극들은 접지된다.
도 4는 본 발명의 실시예들에 사용된 제어기 (335) 를 구현하기에 적합한 컴퓨터 시스템 (400) 을 도시하는 고레벨 블록도이다. 컴퓨터 시스템은 집적 회로, 인쇄 회로 기판, 및 소형 휴대용 디바이스로부터 대형 슈퍼 컴퓨터까지의 범위의 많은 물리적 형태들을 가질 수도 있다. 컴퓨터 시스템 (400) 은 하나 이상의 프로세서들 (402) 을 포함하고, (그래픽, 텍스트, 및 다른 데이터를 디스플레이하기 위한) 전자 디스플레이 디바이스 (404), 메인 메모리 (406) (예를 들어, RAM (random access memory)), 저장 디바이스 (408) (예를 들어, 하드 디스크 드라이브), 이동식 저장 디바이스 (410) (예를 들어, 광학 디스크 드라이브), 사용자 인터페이스 디바이스 (412) (예를 들어, 키보드, 터치 스크린, 키패드, 마우스 또는 다른 포인팅 디바이스들, 등), 및 통신 인터페이스 (414) (예를 들어, 무선 네트워크 인터페이스) 를 더 포함할 수 있다. 통신 인터페이스 (414) 는 소프트웨어 및 데이터로 하여금 링크를 통해 컴퓨터 시스템 (400) 과 외부 디바이스들 간에 전달되게 한다. 시스템은 또한 전술한 디바이스들/모듈들이 접속된 통신 인프라스트럭처 (416) (예를 들어, 통신 버스, 크로스오버 바, 또는 네트워크) 를 포함할 수도 있다.
통신 인터페이스 (414) 를 통해 전달된 정보는 신호들을 반송하고, 유선 또는 케이블, 광 섬유, 전화선, 셀룰러 전화 링크, 무선 주파수 링크, 및/또는 다른 통신 채널들을 사용하여 구현될 수도 있는 통신 링크를 통해 통신 인터페이스 (414) 에 의해 수신될 수 있는 전자, 전자기, 광학 또는 다른 신호들과 같은 신호들의 형태일 수도 있다. 이러한 통신 인터페이스를 사용하여, 하나 이상의 프로세서들 (402) 이 네트워크로부터 정보를 수신할 수도 있고, 또는 상기 기술된 방법 단계들을 수행하는 동안 네트워크로 정보를 출력할 수도 있다고 생각된다. 게다가, 본 발명의 방법 실시예들은 프로세서들 상에서만 실행될 수도 있고 또는 프로세싱의 일부를 공유하는 원격 프로세서들과 함께 인터넷과 같은 네트워크 상에서 실행될 수도 있다.
용어 "비일시적인 컴퓨터 판독가능 매체 (non-transient computer readable medium)" 는 일반적으로 메인 메모리, 2차 메모리, 이동식 저장장치, 및 하드 디스크, 플래시 메모리, 디스크 드라이브 메모리, CD-ROM, 및 지속적인 메모리의 다른 형태들과 같은 저장 디바이스들과 같은 매체를 지칭하는데 사용되고, 반송파 또는 신호들과 같은 임시적인 소재를 커버하는 것으로 해석되지 않아야 한다. 컴퓨터 코드의 예들은 컴파일러에 의해 생성된 것과 같은 머신 코드, 및 인터프리터를 사용하여 컴퓨터에 의해 실행되는 보다 고 레벨 코드를 포함하는 파일들을 포함한다. 컴퓨터 판독가능 매체는 또한 반송파 내에 포함되고 프로세서에 의해 실행가능한 인스트럭션들의 시퀀스를 나타내는 컴퓨터 데이터 신호에 의해 송신된 컴퓨터 코드일 수도 있다.
ARC (224) 가 개방된다 (단계 112). 이 실시예에서, ARC는 실리콘 함유 ARC (SiARC) 이다. 이러한 ARC 개방 프로세스에서, C4F8와 같은 CXFY (X ≥ 1, Y ≥ 1), O2와 함께 CF4로 구성된 ARC 개방 가스들은 가스 소스 (324) 로부터 플라즈마 프로세싱 챔버 (349) 내로 흐른다. 제 2 여기 소스 (356) 는 60 ㎒에서 RF 전력을 제공한다. ESC 척은 약 0 ℃ 내지 10 ℃의 온도로 배치된다. 에칭 프로세스는 포토레지스트 층 (228) 의 개구 (232) 를 SiARC 층 (224) 의 마스크되지 않은 부분들로 이동시킨다. 이 예에서, 2 ㎒ 및 27 ㎒에서 전력이 제공되지 않는다. 도 2b는 ARC (224) 가 개방된 (단계 112) 후 스택 (200) 의 단면도이다.
평탄화 층 (220) 이 개방된다 (단계 116). 이 실시예에서 평탄화 층 (220) 은 유기 평탄화 층 (OPL) 이다. 패터닝된 마스크 (228) 로부터 평탄화 층 (220) 으로 패턴이 전사된다. 도 2c는 평탄화 층 (220) 이 개방된 (단계 116) 후 스택 (200) 의 단면도이다. 이 실시예에서, 포토레지스트 층 (228) 은 평탄화 층 (220) 의 개방 (단계 116) 동안 제거된다.
실리콘 옥사이드 층 (216) 이 개방된다 (단계 120). 이 실시예에서, 실리콘 옥사이드 층은 SiO를 포함한다. 이러한 실리콘 옥사이드 층 개방 프로세스에서, C4F8와 같은 CXFY (X ≥ 1, Y ≥ 1), O2, 및 Ar과 같은 불활성 가스로 구성된 실리콘 옥사이드 개방 가스가 가스 소스 (324) 로부터 플라즈마 프로세싱 챔버 (349) 내로 흐른다. 제 2 여기 소스 (356) 는 60 ㎒에서 RF 전력을 제공한다. 바이어스 RF 소스는 2 ㎒에서 바이어스 전력을 제공한다. 이 예에서, 27 ㎒에서 전력이 제공되지 않는다. ESC 척은 약 50 ℃ 내지 110 ℃의 온도로 배치된다. 도 2d는 실리콘 옥사이드 층이 개방된 (단계 120) 후 스택 (200) 의 단면도이다. 이 실시예에서, ARC는 실리콘 옥사이드 층의 개방 (단계 120) 동안 제거된다.
평탄화 층 (220) 이 스트립핑된다 (단계 124). 이 실시예에서, 가스 소스 (324) 로부터 플라즈마 프로세싱 챔버 (349) 내로 O2 또는 CO2 와 같은 산소 함유 가스를 흘림으로써 유기 평탄화 층이 스트립핑된다. 평탄화 층 제거는 금속 층 (208) 의 산화를 방지하기 위해 나이트라이드 에칭 전에 이루어져야 하고, 이 단계에서 산소 함유 가스들은 산화 단계 동안 나이트라이드 층의 상단에 증착된 모든 폴리머를 제거한다. 제 2 여기 소스 (356) 는 60 ㎒에서 RF 전력을 제공한다. 바이어스 RF 소스는 2 ㎒에서 바이어스 전력을 제공한다. 이 예에서, 27 ㎒에서 전력이 제공되지 않는다. ESC 척은 약 30 ℃ 내지 40 ℃의 온도로 배치된다. 도 2e는 평탄화 층이 스트립핑된 (단계 124) 후 스택 (200) 의 단면도이다.
실리콘 나이트라이드 층 (208) 이 에칭된다 (단계 128). 평탄화 층이 이미 제거되었기 때문에, 벌크 옥사이드가 나이트라이드 에칭 동안 노출되고, 따라서 이 실시예에서, 실리콘 옥사이드 층 (216) 의 에칭을 최소화하는 것이 바람직하다. 부가적으로, 실리콘 나이트라이드 층 (212) 의 에칭이 아래에 있는 금속 층 (208) 을 에칭하기 때문에, 이 실시예는 산소 프리 에칭 프로세스를 제공한다. SiN을 에칭하기 위한 레시피의 예에서, 본질적으로 CF4 또는 CH3F와 같은 CXHYFZ (X ≥ 1, Y ≥ 1, Z ≥ 1) 및 H2로 구성된 산소 프리 SiN 에칭 가스는 가스 소스로부터 플라즈마 프로세싱 챔버 (349) 내로 흐른다. 100 내지 300 W, 2 ㎒로 펄싱된 바이어스 RF 및 100 내지 300 W, 60 ㎒로 펄싱된 전력 RF는 50 ％의 펄스 듀티 사이클 및 100 ㎐의 펄스 주파수로 제공된다. 온도 제어기 (360) 는 0 내지 60 ℃로 ESC 온도를 유지한다. 도 5는 실리콘 나이트라이드 층 (208) 의 에칭 단계 (단계 128) 의 보다 상세한 흐름도이다. 이 실시예에서, 듀티 사이클이 RF 전력을 제공하지 않을 때, 옥사이드 상에만 폴리머가 증착되는 폴리머화 페이즈 (polymerizing phase) (단계 504) 가 제공된다. 듀티 사이클이 RF 전력을 제공할 때, 증착된 폴리머가 제거되고 SiN을 에칭하는 에칭 페이즈 (단계 508) 가 제공된다. 도 2f는 실리콘 나이트라이드 층 (208) 이 에칭된 후 단면도이다. 다른 실시예들에서, SiN 에칭 가스는 본질적으로 CF4 및 H2로 구성된다.
스택 (200) 은 챔버로부터 제거된다 (단계 132). 이 실시예에서, 스택 (200) 은 챔버 내에서 정전 척 상에 장착되고, ARC를 개방하는 단계 (단계 112), 평탄화 층을 개방하는 단계 (단계 116), 실리콘 옥사이드 층을 개방하는 단계 (단계 120), 평탄화 층을 스트립핑하는 단계 (단계 124), 및 실리콘 나이트라이드 층을 에칭하는 단계 (단계 128) 모두가 동일한 정전 척 상에 장착된 동안 동일한 챔버에서 인 시츄 수행된다. 동일한 챔버 내에서 이들 다양한 단계들을 수행하는 능력은 보다 고속이고 보다 비용이 저렴한 프로세싱을 가능하게 한다.
이 실시예는 5 내지 60 ㎚의 실리콘 나이트라이드를 에칭하는 동안 5 ㎚ 이하의 실리콘 옥사이드 에칭 손실을 제공하는 것을 발견하였다. 실리콘 옥사이드 에칭의 감소는 인접한 피처들 간의 게이트 누설 전류들을 감소시키고 또한 금속 보이드 형성을 최소화하고, 종횡비를 증가시키고, 그리고 후속 금속 충진 동안 보이드들을 감소시킨다. 부가적으로, 이 실시예는 금속 층 (208) 의 산화를 방지한다. 이러한 산화는 금속 층의 전기적 레지스턴스를 증가시킬 것이다. 이 실시예는 또한, 보이드들을 감소시키는, 언더커팅을 방지하거나 감소시키는 SiN의 이방성 에칭을 제공한다. 이 실시예는 4:1보다 큰 종횡비로 SiN 에칭을 제공한다. 이 실시예는 실리콘 옥사이드 상에 폴리머 증착을 발생시키지 않는다. 다른 실시예들은 실리콘 옥사이드 상에 폴리머 증착을 발생시키지 않는다. 이러한 최소 폴리머 증착은 표준 세정 프로세스를 사용하여 제거될 수도 있다. 이 실시예는 10:1보다 큰 SiO에 대한 SiN 에칭 선택도를 제공한다. 이 실시예는 또한 절연된 피처들과 조밀한 피처들 간의 역 이온 에칭 래그 (reverse ion etch lag) 를 최소화한다.
이 실시예에서, SiN 에칭 가스에 대해, H2의 플로우 레이트 대 CH3F, 또는 CF4와 같은 CXHYFZ (X ≥ 1, Y ≥ 1, Z ≥ 1) 의 플로우 레이트의 비는 40:1 내지 2:1의 범위 내에 있다. 보다 바람직라게, SiN 에칭 가스에 대해, H2의 플로우 레이트 대 CH3F, 또는 CF4와 같은 CXHYFZ (X ≥ 1, Y ≥ 1, Z ≥ 1) 의 플로우 레이트의 비는 30:1 내지 7:1의 범위 내에 있다. 가장 바람직하게, SiN 에칭 가스에 대해, H2의 플로우 레이트 대 CH3F, 또는 CF4와 같은 CXHYFZ (X ≥ 1, Y ≥ 1, Z ≥ 1) 의 플로우 레이트의 비는 20:1 내지 12:1의 범위에 있다. 다른 실시예에서, CXHYFZ (X ≥ 1, Y ≥ 1, Z ≥ 1) 또는 CF4와 H2에 부가하여 다른 가스들이 SiN 에칭 가스에 첨가될 수도 있다. 이 실시예에서, 고주파수 RF는 200 내지 1000 W의 범위의 전력을 갖는 2 ㎒ 내지 100 ㎒인 것이 바람직하다. 이 실시예에서, 바이어스 RF는 200 내지 500 W의 범위의 전력을 갖는 0.5 ㎒ 내지 10 ㎒의 범위 내에 있다. 바람직하게, SiN 에칭 가스는 H2 및 CXHYFZ (X ≥ 1, Y ≥ 1, Z ≥ 1) 를 포함한다. 보다 바람직하게, SiN 에칭 가스는 H2 및 CH3F를 포함한다. 바람직하게, SiN 에칭 가스는 본질적으로 H2와 CXHYFZ (X ≥ 1, Y ≥ 1, Z ≥ 1) 또는 CF4로 구성된다. 보다 바람직하게, SiN 에칭 가스는 본질적으로 H2 및 CXHYFZ (X ≥ 1, Y ≥ 1, Z ≥ 1) 로 구성된다. 가장 바람직하게, SiN 에칭 가스는 H2 및 CH3F로 구성된다.
다양한 실시예들이 고 선택성 및 이방성 SiN 에칭을 제공하는 산소 프리 SiN 에칭을 제공한다. 산소 프리 에칭은 O2, CO, 또는 CO2와 같은 산소를 함유하는 컴포넌트들이 SiN의 에칭 동안 제공되지 않는다는 것을 의미한다. 다양한 실시예들은 RF 펄싱 및 튜닝가능한 정전 척을 사용한다. 일 실시예에서, 정전 척의 온도는 SiN 피처들의 테이퍼를 제어하도록 사용된다. 이 실시예에서 SiN 피처들에 대한 수직 측벽들을 제공하기 위해, 정전 척은 0 ℃ 내지 60 ℃의 범위의 온도로 유지된다. 다른 실시예들에서, SiN 피처들의 에칭 동안 정전 척은 30 ℃ 내지 40 ℃의 범위의 온도로 유지된다. 다양한 실시예들이 10 ㎚ 노드 이하의 피치를 갖는 피처들의 에칭을 제공할 수 있다. 일 실시예에서, 실리콘 옥사이드 층의 에칭 또는 개방이 적어도 90 ℃의 정전 척 온도로 수행되지만, SiN의 에칭 또는 개방 동안, 정전 척 온도는 수직 측벽들을 제공하기 위해 40 ℃ 미만으로 하강된다. 다른 실시예들에서, 평탄화 층은 실리콘 나이트라이드 층을 에칭하기 전에 스트립핑되지 않는다. 이러한 실시예에서, 평탄화 층은 실리콘 나이트라이드 층이 에칭된 후 스트립핑될 수도 있다.
상기 실시예들은 게이트 콘택트들을 개방하도록 사용될 수도 있다. 금속 층들은 게이트 메탈을 형성한다. 다른 실시예들은 다른 스택들 또는 다른 SiN 및 SiO 구성들을 가질 수도 있다. 예를 들어, SiN 스페이서들은 SiO 피처들의 측면들에서 선택적으로 에칭될 수도 있다. 금속 층 위에 SiN 층을 두는 대신, 다른 실시예들에서, 금속 층 또는 피처들은, SiN 에칭 동안 금속 피처들이 SiN 에칭에 사용된 플라즈마에 노출되도록 SiN 층에 인접한 다른 위치들에 배치된다.
본 발명이 몇몇 바람직한 실시예들의 관점으로 기술되었지만, 본 발명의 범위 내의 대체, 치환, 수정, 및 다양한 대용 등가물들이 있다. 또한 본 발명의 방법들 및 장치들을 구현하는 많은 대안적인 방식들이 있다는 것을 주의해야 한다. 따라서 이하의 첨부된 청구항들이 본 발명의 진정한 정신 및 범위 내에 있는 모든 이러한 대체, 치환, 및 다양한 대용 등가물들을 포함하는 것으로 해석되도록 의도된다.

Claims (17)

  1. 실리콘 옥사이드에 대해 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법에 있어서,
    H2와 CF4 또는 CXHYFZ (X ≥ 1, Y ≥ 1, Z ≥ 1) 를 포함하는 산소 프리 실리콘 나이트라이드 에칭 가스를 제공하는 단계; 및
    상기 에칭 가스를 플라즈마로 형성하도록 RF 전력을 제공하는 단계로서, 상기 실리콘 나이트라이드는 상기 플라즈마에 노출되는, 상기 RF 전력을 제공하는 단계를 포함하고,
    상기 RF 전력은 펄싱되고, 상기 RF 펄싱은 25 ％ 내지 75 ％ 이내의 듀티 사이클을 갖고, RF 전력이 제공되지 않는 상기 듀티 사이클의 일 페이즈 동안 폴리머가 증착되고, 그리고 RF 전력이 제공될 때 폴리머는 제거되고 상기 실리콘 나이트라이드는 실리콘 옥사이드에 대해 선택적으로 에칭되는, 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법.
  2. 제 1 항에 있어서,
    적어도 하나의 금속 피처가 상기 플라즈마에 노출되는, 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 실리콘 옥사이드에 대한 상기 실리콘 나이트라이드의 에칭 선택도는 20:1보다 큰, 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법.
  5. 제 2 항에 있어서,
    실리콘 나이트라이드 에칭 프로파일을 유지하기 위해, 0 ℃ 내지 60 ℃ 이내의 온도로 정전 척을 유지하는 단계를 더 포함하는, 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법.
  6. 제 5 항에 있어서,
    상기 산소 프리 실리콘 나이트라이드 에칭 가스는 본질적으로 H2와 CF4 또는 CXHYFZ (X ≥ 1, Y ≥ 1, Z ≥ 1) 로 구성되는, 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법.
  7. 제 5 항에 있어서,
    상기 산소 프리 실리콘 나이트라이드 에칭 가스는 본질적으로 H2 및 CH3F로 구성되는, 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법.
  8. 제 5 항에 있어서,
    상기 산소 프리 실리콘 나이트라이드 에칭 가스는 H2 및 CH3F를 포함하는, 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법.
  9. 제 5 항에 있어서,
    상기 적어도 하나의 금속 피처는 상기 실리콘 나이트라이드 아래의 금속 층인, 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법.
  10. 제 5 항에 있어서,
    패터닝된 마스크 아래의 평탄화 층, 상기 평탄화 층 아래의 실리콘 옥사이드 층을 형성하는 상기 실리콘 옥사이드, 상기 실리콘 옥사이드 아래의 실리콘 나이트라이드 층을 형성하는 상기 실리콘 나이트라이드, 상기 실리콘 나이트라이드 아래에 금속 층을 형성하는 상기 적어도 하나의 금속 피처에 의해 스택이 형성되고,
    상기 방법은,
    상기 패터닝된 마스크로부터 상기 평탄화 층으로 패턴을 전사하는 단계; 및
    상기 평탄화 층으로부터 상기 실리콘 옥사이드 층으로 상기 패턴을 전사하는 단계를 더 포함하고,
    상기 평탄화 층으로부터 상기 실리콘 옥사이드 층으로 상기 패턴을 전사하는 단계는 상기 정전 척을 적어도 90 ℃의 온도로 유지하는 것을 포함하는, 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법.
  11. 삭제
  12. 삭제
  13. 제 1 항에 있어서,
    실리콘 나이트라이드 에칭 프로파일을 유지하기 위해, 0 ℃ 내지 60 ℃ 이내의 온도로 정전 척을 유지하는 단계를 더 포함하는, 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법.
  14. 제 1 항에 있어서,
    상기 산소 프리 실리콘 나이트라이드 에칭 가스는 본질적으로 H2와 CF4 또는 CXHYFZ (X ≥ 1, Y ≥ 1, Z ≥ 1) 로 구성되는, 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법.
  15. 제 1 항에 있어서,
    상기 산소 프리 실리콘 나이트라이드 에칭 가스는 본질적으로 H2 및 CH3F로 구성되는, 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법.
  16. 제 1 항에 있어서,
    패터닝된 마스크 아래의 평탄화 층, 상기 평탄화 층 아래의 실리콘 옥사이드 층을 형성하는 상기 실리콘 옥사이드, 상기 실리콘 옥사이드 아래의 실리콘 나이트라이드 층을 형성하는 상기 실리콘 나이트라이드, 상기 실리콘 나이트라이드 아래의 금속 층에 의해 스택이 형성되고,
    상기 방법은,
    상기 패터닝된 마스크로부터 상기 평탄화 층으로 패턴을 전사하는 단계; 및
    상기 평탄화 층으로부터 상기 실리콘 옥사이드 층으로 상기 패턴을 전사하는 단계를 더 포함하고,
    상기 평탄화 층으로부터 상기 실리콘 옥사이드 층으로 상기 패턴을 전사하는 단계는 정전 척을 적어도 90 ℃의 온도로 유지하는 것을 포함하는, 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법.
  17. 실리콘 옥사이드에 대해 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법에 있어서, 상기 실리콘 나이트라이드는 금속 피처들에 인접하고,
    상기 방법은,
    본질적으로 H2와 CH3F로 구성된 산소 프리 실리콘 나이트라이드 에칭 가스를 제공하는 단계;
    실리콘 나이트라이드 에칭 프로파일을 유지하기 위해, 0 ℃ 내지 60 ℃ 이내의 온도로 정전 척을 유지하는 단계; 및
    상기 에칭 가스를 플라즈마로 형성하도록 펄싱된 RF 전력을 제공하는 단계로서, 상기 실리콘 나이트라이드 및 상기 금속 피처들은 상기 플라즈마에 노출되는, 상기 펄싱된 RF 전력을 제공하는 단계를 포함하고,
    상기 RF 펄싱은 25 ％ 내지 75 ％ 이내의 듀티 사이클을 갖고, RF 전력이 제공되지 않는 상기 듀티 사이클의 일 페이즈 동안 폴리머가 증착되고, 그리고 RF 전력이 제공될 때 폴리머는 제거되고 상기 실리콘 나이트라이드는 실리콘 옥사이드에 대해 선택적으로 에칭되는, 실리콘 나이트라이드를 선택적으로 에칭하기 위한 방법.
KR1020160062625A 2015-05-29 2016-05-23 고 선택성 산소 프리 실리콘 나이트라이드 에칭 KR102625934B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/726,044 US9412609B1 (en) 2015-05-29 2015-05-29 Highly selective oxygen free silicon nitride etch
US14/726,044 2015-05-29

Publications (2)

Publication Number Publication Date
KR20160140416A KR20160140416A (ko) 2016-12-07
KR102625934B1 true KR102625934B1 (ko) 2024-01-16

Family

ID=56555998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160062625A KR102625934B1 (ko) 2015-05-29 2016-05-23 고 선택성 산소 프리 실리콘 나이트라이드 에칭

Country Status (4)

Country Link
US (1) US9412609B1 (ko)
KR (1) KR102625934B1 (ko)
SG (1) SG10201604056UA (ko)
TW (1) TW201724251A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102419532B1 (ko) 2017-09-12 2022-07-08 도쿄엘렉트론가부시키가이샤 질화물 에칭을 위한 표면 보수 방법
KR102460795B1 (ko) * 2018-05-09 2022-10-28 도쿄엘렉트론가부시키가이샤 낮은 종횡비 적층물의 패터닝을 위한 방법 및 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120077347A1 (en) * 2010-09-28 2012-03-29 Tokyo Electron Limited Selective etch process for silicon nitride

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US866835A (en) * 1906-09-13 1907-09-24 Conrad Bauer Screen.
US5683538A (en) * 1994-12-23 1997-11-04 International Business Machines Corporation Control of etch selectivity
US8668835B1 (en) 2013-01-23 2014-03-11 Lam Research Corporation Method of etching self-aligned vias and trenches in a multi-layer film stack

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120077347A1 (en) * 2010-09-28 2012-03-29 Tokyo Electron Limited Selective etch process for silicon nitride

Also Published As

Publication number Publication date
US9412609B1 (en) 2016-08-09
KR20160140416A (ko) 2016-12-07
SG10201604056UA (en) 2016-12-29
TW201724251A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
TWI758404B (zh) 氫活化原子層蝕刻
US10079154B1 (en) Atomic layer etching of silicon nitride
KR102178834B1 (ko) 유전체 층들 내 피처들을 에칭하기 위한 방법
TWI651805B (zh) 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法
KR102547487B1 (ko) 유전체 컨택트 에칭
KR20150034660A (ko) 조합형 마스크를 이용한 고 애스팩트 비 에칭
KR102403856B1 (ko) 에칭 층을 에칭하기 위한 방법
CN107919264B (zh) 有关有机掩模的用于选择性地蚀刻氧化硅的方法
KR20140023219A (ko) 혼합된 모드 펄싱을 갖는 식각
KR102264411B1 (ko) 저-k 필름에 대해 감소된 손상으로 유기 마스크를 박리하는 방법
KR102625934B1 (ko) 고 선택성 산소 프리 실리콘 나이트라이드 에칭
KR20160113980A (ko) 계단 구조체들을 형성하기 위한 방법
KR102148036B1 (ko) 비아 제공 방법
KR20160014550A (ko) 텅스텐 함유층을 에칭하는 방법
KR102658744B1 (ko) 섀도우 트림 라인 에지 거칠기 감소
JP2005123550A (ja) 異方性エッチング方法
US8906248B2 (en) Silicon on insulator etch
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착
KR20140015203A (ko) 트랜치/비아 ｃｄ 축소 및 튜닝 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant