KR102623334B1 - 표시장치 및 그 구동 방법 - Google Patents

표시장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102623334B1
KR102623334B1 KR1020190167712A KR20190167712A KR102623334B1 KR 102623334 B1 KR102623334 B1 KR 102623334B1 KR 1020190167712 A KR1020190167712 A KR 1020190167712A KR 20190167712 A KR20190167712 A KR 20190167712A KR 102623334 B1 KR102623334 B1 KR 102623334B1
Authority
KR
South Korea
Prior art keywords
sub
voltage
pixel
data
refresh
Prior art date
Application number
KR1020190167712A
Other languages
English (en)
Other versions
KR20210076465A (ko
Inventor
조재형
박주언
장훈
이찬호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190167712A priority Critical patent/KR102623334B1/ko
Publication of KR20210076465A publication Critical patent/KR20210076465A/ko
Application granted granted Critical
Publication of KR102623334B1 publication Critical patent/KR102623334B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/024—Scrolling of light from the illumination source over the display in combination with the scanning of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

표시장치 및 표시장치의 구동 방법이 제공된다. 표시장치는 행과 열을 따라 복수의 서브화소가 배치된 표시패널; 표시패널에 배치된 두 개의 서브화소의 열마다 하나씩 배치되고 양쪽에 배치된 두 개의 서브화소로 데이터 전압을 공급하는 복수의 데이터 라인; 표시패널에 배치된 한 개의 서브화소의 행마다 한쌍씩 배치되고 서브화소 행과 서브화소 행의 후단 서브화소 행에 각각 배치된 서브화소들에 교대로 게이트 전압을 공급하는 복수의 게이트 라인; 한 개의 서브화소의 행마다 배치되어 해당 서브화소 행에 배치된 서브화소들에 공통 전압을 공급하는 복수의 공통전압 라인; 복수의 데이터 라인 중 인접한 데이터 라인 사이에 배치되는 두 개의 서브화소 열마다 배치되고 양쪽에 배치된 두 개의 서브화소 열을 따라 교대로 서브화소에 리프레시 전압을 공급하는 복수의 리프레시 공통전압 라인; 및 게이트 라인과 리프레시 공통전압 라인이 교차하는 각각의 서브화소 영역에 배치되어 서브화소들에 선택적으로 리프레시 전압을 공급하도록 하는 컨트롤 트랜지스터를 포함한다.

Description

표시장치 및 그 구동 방법{DISPLAY DEVICE AND METHOD OF DRIVING THEREOF}
본 발명은 표시장치 및 그 구동 방법에 관한 것으로서, 보다 상세하게는 표시패널의 각 서브화소에 공급되는 데이터 전압의 극성에 상관 없이 동일한 충전율을 갖도록 함으로써 휘도 불균일 현상을 개선한 표시장치 및 그 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 전기적 정보신호를 시각적으로 표시하는 다양한 형태와 기능을 갖는 표시장치에 대한 요구가 증가하고 있다. 이러한 요구에 맞추어 표시장치는 액정표시장치(Liquid Crystal Display Device: LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display: 이하 “OLED 표시장치”라 함) 등과 같은 표시장치가 활용되고 있다.
또한, 표시장치는 성능 개선을 위해 대형화, 박형화, 경량화, 고해상도화 및 저소비전력화 등에 대한 다양한 연구가 계속되고 있다.
이 중에서도 액정표시장치는 동화상 표시에 우수하고 높은 콘트라스트비(contrast ratio)로 인해 휴대용 단말기, 노트북, 모니터, TV 등에 가장 활발하게 사용되고 있다. 액정표시장치는 각 서브화소 마다 스위칭 소자인 박막트랜지스터(Thin Film Transistor: TFT), 액정의 광투과율을 조절하기 위해 화소전극과 공통전극이 배치된다.
이와 같은 구조를 갖는 액정표시장치는 화소전극과 공통전극 사이에 동일한 극성의 전압 차가 지속됨으로써 액정이 열화되고, 영상이 깜박거리는 플리커 현상이 빈번하게 발생한다. 이러한 플리커 현상이나 화면이 갑자기 어두워지는 문제를 개선하기 위해 데이터 전압의 위상을 반전시켜 서브화소들에 공급하는 인버전(inversion) 구동 방식이 제안되었다.
인버전 구동 방식은 데이터 전압의 극성(+, -)을 반전시켜 서브화소에 동일한 극성의 데이터 전압이 지속되는 것을 상쇄하도록 하여 서브화소에 공급되는 데이터 전압의 충전율을 높인 장점이 있다.
하지만, 도트 인버전 구동 방식에 따라 서브화소들에 순차적으로 극성(+, -) 데이터 전압이 인가될 때, 앞에 충전된 데이터 전압의 극성과 다른 극성의 데이터 전압을 충전하면 프리-차징 딜레이에 의해 데이터 전압이 약하게 충전된다(약충전). 반면, 앞에 충전된 데이터 전압의 극성과 같은 극성의 데이터 전압이 충전되면 프리-차징 딜레이가 거의 발생하지 않아 데이터 전압이 강하게 충전된다(강충전).
이와 같이, 도트 인버전 구동 방식에 의해 표시장치가 구동될 때 서브화소들에 인가되는 데이터 전압의 극성이 반전되는 경우와 그렇지 않은 경우에 따라 서브화소들에 충전되는 데이터 전압의 충전율이 달라져 휘도 불균일 문제가 발생한다.
즉, 액정표시장치의 액정 열화에 의한 깜박임 불량 또는 플리커 현상을 개선하기 위해 데이터 전압의 극성(+, -)을 반전시키는 인버전 구동을 하더라도 서브화소들 간에 순차적으로 인가되는 데이터 전압의 극성에 따라 휘도 불균일 불량이 발생된다.
본 발명이 해결하고자 하는 과제는 액정표시장치를 인버전 구동 방식에 따라 구동할 때, 각 서브화소에 충전되는 극성(+, -) 데이터 전압의 충전 강도(충전율)를 동일하게 하여 휘도 불균일 불량을 개선한 표시장치 및 그 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 인버전 구동 방식에 따라 극성(+, -) 데이터 전압을 표시패널의 각 서브화소에 공급할 때, 서브화소에 극성(+, -) 데이터 전압이 공급되기 전 서브화소를 동일한 리프레시 전압으로 재설정(충전)하여 각 서브화소에 동일한 충전율로 데이터 전압이 충전되도록 한 표시장치 및 그 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 표시패널에 공통전압 라인과 독립적으로 리프레시 공통전압 라인(R-CL)을 배치하고 리프레시 공통전압 라인으로부터 리프레시 전압을 각 서브화소에 데이터 전압이 충전되기 전에 인가하여 표시패널의 표시 영상에서 발생하는 휘도 불균일 불량을 개선한 표시장치 및 그 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 표시패널의 각 서브화소에 리프레시 전압을 공급하기 위한 리프레시 공통전압 라인(R-CL)을 공통전압 라인을 형성하는 금속층과 다른층으로 형성하여 신호 라인들(게이트 라인, 데이터 라인, 공통전압 라인) 간의 단락(Short Circuit) 불량을 방지한 표시장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시장치는, 행과 열을 따라 복수의 서브화소가 배치된 표시패널; 표시패널에 배치된 두 개의 서브화소의 열마다 하나씩 배치되고 각각 양쪽에 배치된 두 개의 서브화소로 데이터 전압을 공급하는 복수의 데이터 라인; 표시패널에 배치된 한 개의 서브화소의 행마다 한쌍씩 배치되는 복수의 게이트 라인; 한 개의 서브화소의 행마다 배치되어 각 서브화소 행에 배치된 서브화소들에 공통 전압을 공급하는 복수의 공통전압 라인; 복수의 데이터 라인 중 인접한 데이터 라인 사이에 배치되는 두 개의 서브화소 열 사이에 배치되고 각각 양쪽에 배치된 두 개의 서브화소 열에 배치된 서브화소들에 교대로 리프레시 전압을 공급하는 복수의 리프레시 공통전압 라인; 및 게이트 라인과 리프레시 공통전압 라인이 교차하는 각각의 서브화소 영역에 배치되어 서브화소들에 선택적으로 리프레시 전압을 공급하도록 하는 컨트롤 트랜지스터를 포함한다.
또한, 본 발명의 다른 실시예에 따른 표시장치의 구동방법은, 행과 열을 따라 복수의 서브화소가 배치된 표시패널의 서브화소에 리프레시 전압을 인가하는 단계; 상기 리프레시 전압이 인가된 서브화소가 기 충전된 데이터 전압에서 리프레시 전압으로 재설정되는 단계; 상기 리프레시 전압으로 재설정된 서브화소에 극성(+, -) 데이터 전압을 공급하여 서브화소가 상기 리프레시 전압에서 극성(+, -) 데이터 전압으로 충전하는 단계; 및 상기 충전된 극성(+, -) 데이터 전압을 다음 영상 프레임 기간 동안 유지하는 단계를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 액정표시장치를 인버전 구동 방식에 따라 구동할 때, 각 서브화소에 충전되는 극성(+, -) 데이터 전압의 충전 강도(충전율)를 동일하게 하여 휘도 불균일 불량을 개선한 효과가 있다.
본 발명은 인버전 구동 방식에 따라 극성(+, -) 데이터 전압을 표시패널의 각 서브화소에 공급할 때, 서브화소에 극성(+, -) 데이터 전압이 공급되기 전 서브화소를 동일한 리프레시 전압으로 재설정(충전)하여 각 서브화소에 동일한 충전율로 데이터 전압이 충전되도록 한 효과가 있다.
본 발명은 표시패널에 공통전압 라인과 독립적으로 리프레시 공통전압 라인(R-CL)을 배치하고 리프레시 공통전압 라인으로부터 리프레시 전압을 각 서브화소에 데이터 전압이 충전되기 전에 인가하여 표시패널의 표시 영상에서 발생하는 휘도 불균일 불량을 개선한 효과가 있다.
본 발명은 표시패널의 각 서브화소에 리프레시 전압을 공급하기 위한 리프레시 공통전압 라인(R-CL)을 공통전압 라인을 형성하는 금속층과 다른층으로 형성하여 신호 라인들(게이트 라인, 데이터 라인, 공통전압 라인) 간의 단락(Short Circuit) 불량을 방지한 효과가 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 실시예들에 따른 표시장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 표시패널의 서브화소 구조의 예시를 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 표시패널에 배치되는 서브화소들의 등가회로도이다.
도 4는 본 발명의 실시예들에 따른 표시패널의 구동 방식의 예시를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 표시패널에 배치된 서브화소의 구동 파형을 나타낸 도면이다.
도 6a 내지 도 6d는 도 5의 구동 파형에서 각 구간별 서브화소의 동작을 설명하기 위한 도면이다.
도 7a 및 도 7b는 본 발명의 실시예들과 대비하기 위한 비교예의 등가회로와 동작을 설명하기 위한 도면이다.
도 8a 및 도 8b는 상기 도 7a 및 도 7b에서 각 서브화소에 극성(+, -) 데이터 전압이 충전되는 모습을 도시한 파형도이다.
도 9a 및 도 9b는 상기 도 3 및 도 4에서 각 서브화소에 극성(+, -) 데이터 전압이 충전되는 모습을 도시한 파형도이다.
도 10은 본 발명의 실시예들에 따른 표시패널에서 블랙 데이터 전압을 포함하는 경우의 구동 방식을 나타낸 도면이다.
도 11a 내지 도 11c는 상기 도 10의 X 영역과 Y 영역에서의 서브화소 구동 파형과 표시패널의 화면 품위를 도시한 도면이다.
도 12a 및 도 12b는 비교예에 관한 도 7a 및 도 7b에서의 서브화소 구동 파형과 표시패널의 화면 품위를 도시한 도면이다.
도 13a 및 도 13b는 상기 도 7a 및 도 7b의 비교예에 대한 표시장치를 구동 시킬 때 서브화소에 충전되는 데이터 전압과 충전 강도를 나타낸 도면이다.
도 14a 및 도 14b는 본 발명의 실시예들에 대한 표시장치를 구동 시킬 때 서브화소에 충전되는 데이터 전압과 충전 강도를 나타낸 도면이다.
도 15는 본 발명의 실시예들에 따른 표시장치의 구동 방법을 나타낸 플로챠트이다.
도 16은 본 발명의 실시예들에 따른 표시패널의 서브화소 구조를 도시한 평면도이다.
도 17은 상기 도 16의 중앙 영역에 배치된 서브화소들의 등가회로도이다.
도 18는 상기 도 16의 S 영역을 확대한 도면이다.
도 19은 상기 도 18의 ⅠⅠ'선을 절단한 단면도이다.
도 20은 상기 도 18의 ⅡⅡ'선을 절단한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~측면에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 또한, 예를 들어, '~상에' 등으로 두 부분의 위치 관계가 설명되는 경우, '~상부에', '~하부에', '~측면에' 등의 위치로 설명될 수 있다.
소자 또는 층이 다른 소자 또는 층 위 (on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.
도 1은 본 발명의 실시예들에 따른 표시장치의 개략적인 구성을 나타낸 도면이다. 도 2는 본 발명의 실시예들에 따른 표시패널의 서브화소 구조의 예시를 나타낸 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 표시장치(100)는, 화소 어레이가 형성된 표시패널(110)과, 표시패널(110)에 입력 영상의 데이터를 기입하기 위한 표시패널 구동회로를 구비한다. 표시패널 구동회로는 서브화소들로 구성된 화소들에 입력 영상의 데이터(데이터 전압)를 기입한다. 표시패널 구동회로는 데이터 구동부(120), 게이트 구동부(130), 및 컨트롤러(150)를 포함한다.
여기서, 데이터 구동부(120)는 데이터 드라이버 또는 소스 드라이버라고도 하며, 게이트 구동부(120)는 게이트 드라이버 또는 스캔 드라이버라고도 한다. 또한, 컨트롤러(150)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행하는 제어장치일 수 있다.
표시패널(110)은 액정층을 사이에 두고 대향하는 상부 기판과 하부 기판을 포함한다. 표시패널(110)의 액티브 영역(Active Area: 또는 표시영역이라고도 한다)에는 입력 영상이 표시되는 화소(Pixel) 어레이가 형성된다. 화소 어레이는 복수의 데이터 라인(DL1, …, DLl)과 복수의 게이트 라인(GL1, …, GLk)의 교차 구조에 의해 매트릭스 형태로 배열되는 서브화소들을 포함한다.
여기서, 표시패널(110)의 게이트 라인(GL)과 평행한 방향을 X방향(또는 제1방향), 데이터 라인(DL)과 평행한 방향을 Y방향(또는 제2방향)으로 정의하고 경우에 따라 X방향은 수평방향, Y방향은 수직방향으로 지칭될 수 있다. l과 k는 각각 양의 정수 값을 갖는다.
화소들 각각은 컬러 구현을 위하여 적색(R), 녹색(G), 청색(B) 서브화소들 또는 적색(R), 녹색(G), 청색(B) 및 백색(W) 서브화소들로 구성될 수 있다.
표시패널(110)의 하부 기판에는 복수의 데이터 라인(DL1, …, DLl), 복수의 게이트 라인(GL1, …, GLk), 각 서브화소와 대응되는 영역에 배치된 박막 트랜지스터(Thin Film Transistor: TR), 박막트랜지스터(Tr)와 접속된 화소 전극, 화소 전극에 접속된 스토리지 커패시터(Storage Capacitor, Cst), 화소 전극과 함께 액정의 투과율을 조절하도록 전계를 형성하는 공통 전극 등을 포함한다(미도시).
표시패널(110)의 하부 기판에 형성된 박막트랜지스터들은 비정질 실리콘(amorphose Si, a-Si) 박막트랜지스터, LTPS(Low Temperature Poly Silicon) 박막트랜지스터, 산화물 박막트랜지스터(Oxide TFT) 등으로 구현될 수 있다. 박막트랜지스터들은 데이터 라인(DL)과 게이트 라인(GL)의 교차부에 배치된다(도 2 참조). 박막트랜지스터(Tr)는 게이트 신호에 응답하여 데이터 라인으로부터의 데이터(data) 전압을 화소 전극에 공급한다.
표시패널(110)의 상부 기판 상에는 블랙 매트릭스(Black matrix, BM)와 컬러 필터(Color filter)를 포함한 컬러 필터 어레이가 형성될 수 있다. 하지만, 이것은 고정된 것이 아니기 때문에 컬러 필터 어레이가 박막트랜지스터들이 형성된 하부 기판에 형성될 수 있다.
본 발명에서는 서브화소(SP)에 화소 전극과 공통 전극이 함께 배치되는 수평 전계 구동 방식인 IPS 모드(In-Plane Switching Mode) 또는 FFS 모드(Fringe Field Mode)를 중심으로 설명하지만, TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같이 수직 전계 구동방식일 경우에는 공통 전극은 상부 기판에 형성될 수 있다.
또한, 표시패널(110)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성될 수 있다.
또한, 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널(110)에 배치될 수 있다. 이러한 터치 센서를 구동하기 위하여 도시하지 않은 터치 센서 구동부가 표시장치(100)의 구동회로에 추가될 수 있다.
터치 센서 구동부는 터치 센서의 출력 신호를 입력 받아 터치 입력들 각각의 좌표를 생성하여 호스트 시스템(Host system)(미도시)으로 전송할 수 있다.
본 발명의 표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛(Back light unit)이 필요하다.
백라이트 유닛은 표시패널(110)의 아래에 배치되어 표시패널(110)에 빛을 균일하게 조사한다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
또한, 표시패널(110)의 구동회로로 데이터 구동부(120)에 감마기준전압(GMA)을 공급하는 감마 보상 전압 발생부(미도시)를 더 포함할 수 있다. 감마기준전압(GMA)은 데이터 구동부(120) 내에서 정극성 감마 보상 전압과 부극성 감마 보상 전압으로 분압되어 표시패널(110)에 공급될 수 있다. 보다 구체적으로 정극성 감마 보상 전압과 부극성 감마 보상 전압으로 분압된 전압은 데이터 구동부(120) 내 또는 데이터 구동부(120)와 표시패널(110) 사이에 배치된 멀티플렉서(Multiplexer, MUX)(미도시)에 의해 복수의 데이터 라인(DL)에 공급될 수 있다.
일반적으로 정극성 데이터 전압은 멀티플렉서를 통해 복수의 데이터 라인(DL)에 공급된다. 복수의 데이터 라인(DL)에 공급되는 정극성 데이터 전압은 공통 전극에 인가되는 공통 전압(Vcom) 보다 높은 전압이고 부극성 데이터 전압은 공통 전압(Vcom) 보다 낮은 전압이다.
데이터 구동부(120)는 하나 이상의 소스 드라이브 IC(SICs)를 포함할 수 있다. 각각의 소스 드라이브 IC는 복수의 채널들을 포함할 수 있고, 표시패널(110)의 해상도에 따라 데이터 구동부(120)에 배치되는 소스 드라이버 IC의 개수가 정해질 수 있다.
예를 들어, 고해상도 TV 모델 중 8k 120Hz 모델의 경우(서브 화소의 개수가 7680*3*4320 개)에는 소스 드라이브 IC의 채널 수는 1920 채널을 갖고 데이터 구동부(120)에는 24개의 소스 드라이브 IC가 배치될 수 있다.
게이트 구동부(130)는 컨트롤러(150)의 제어 하에 복수의 게이트 라인(GL)에 게이트 신호(Gate Signal)를 공급한다.
컨트롤러(150)는 표시장치(100) 내부 또는 외부에 배치되어 있는 호스트 시스템(미도시)으로부터 수신된 입력 영상 데이터를 디지털 데이터(DATA) 형태로 데이터 구동부(120)로 전송한다. 컨트롤러(150)는 입력 영상 데이터와 동기되는 타이밍 신호들을 호스트 시스템으로부터 수신한다.
타이밍 신호들은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 메인 클럭(DCLK) 등을 포함한다. 컨트롤러(150)는 타이밍 신호들(Vsync, Hsync, DE, DCLK)을 바탕으로 데이터 구동부(120), 게이트 구동부(130)의 동작 타이밍을 제어한다.
게이트 컨트롤 신호(GCS: Gate Control Signal)는 게이트 구동부(130)의 동작 타이밍을 제어하기 위하여 컨트롤러(150)에 의해 발생된다. 게이트 컨트롤 신호(GCS)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(130)의 스타트 동작 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 시프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 구동부(130) 의 출력 타이밍을 제어한다.
데이터 컨트롤 신호(DCS: Data Control Signal)는 데이터 구동부(120)의 동작 타이밍을 제어하기 위하여 컨트롤러(150)에 의해 발생된다. 데이터 컨트롤 신호(DCS)는 소스 컨트롤 신호(SCS: Source Control Signal)는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성 제어 신호(Polarity control signal: POL), 소스 출력 인에이블신호(SOE) 등을 포함한다.
소스 스타트 펄스(SSP)는 데이터 구동부(120)의 데이터 샘플링 스타트의 타이밍을 제어한다. 소스 샘플링 클럭 (SSC)은 데이터 구동부(120)의 데이터 샘플링 타이밍을 제어하는 클럭신호이다. 극성 제어 신호(POL)는 데이터 구동부(120)로부터 출력되는 데이터 전압의 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 차지 쉐어링 타이밍(Charge sharing timing)과 데이터 출력 타이밍(Data output timing)을 제어한다. 컨트롤러(150)는 게이트 컨트롤 신호(GCS)와 소스 컨트롤 신호(SCS)를 별도의 배선을 통해 전송하거나 그 신호들 각각의 온/오프(On/Off, 또는 high/low) 레벨에 관한 정보를 컨트롤 데이터 패킷 내에 코딩하여 입력 영상 데이터와 함께 소스 드라이브 IC들로 직렬 전송할 수 있다.
컨트롤러(150)는 입력 영상의 프레임 레이트(Frame rate 또는 프레임 주파수)×N(N은 2 이상의 양의 정수) Hz의 주파수로 프레임 레이트를 높여 표시패널(110)의 구동 주파수를 N 배 체배된 프레임 레이트로 제어할 수 있다. 프레임 레이트는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. 최근에는 UHD와 같은 고해상도 영상을 구현하기 위해 120Hz 이상으로 프레임 레이트를 높이는 방식을 채택하는 추세에 있다.
또한, 컨트롤러(150)는 입력 영상의 데이터가 거의 변화되지 않거나 정지 영상이면 소비 전력을 줄이기 위해 표시패널 구동회로를 저속 구동하여 화소들에 기입되는 데이터의 업데이트 주파수를 낮춘다. 예를 들어, 타이밍 컨트롤러(150)는 저속 구동 모드에서 프레임 레이트를 30 Hz 이하로 낮출 수 있다. 저속 구동 모드의 프레임 레이트를 LRR(Low Refresh Rate)로 칭할 수 있다.
컨트롤러(150)는 텔레비젼 시스템, 홈 시어터 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루 레이 플레이어, 개인용 컴퓨터(PC), 폰 시스템(Phone system), 모바일 기기, 웨어러블 기기 등을 전체적으로 제어하는 호스트 시스템(미도시)으로부터 영상의 디지털 비디오 데이터(RGB)와 함께 타이밍 신호들(Vsync, Hsync, DE, CLK)을 전송 받는다. 이러한 호스트 시스템은 표시장치(100) 내에 배치되는 터치 센서 구동부로부터 입력되는 터치 입력의 좌표 정보와 연계하여 응용 프로그램을 실행할 수 있다.
표시패널(110)에 배치되는 복수의 화소(Pixel)는 각각 복수의 서브화소(SP: Sub-Pixel)로 구성될 수 있다. 각 서브화소(SP)는 도 2에 도시된 바와 같이, 데이터 라인(DL)과 게이트 라인(GL)이 교차하는 영역으로 정의되며, 서브화소(SP) 내에는 스위칭 소자 역할을 하는 박막트랜지스터(TR), 액정 캐패시터(Clc), 스토리지 캐패시터(Cst) 등을 포함한다.
트랜지스터(TR)는, 데이터 라인(DL)과 화소 전극 사이에 전기적으로 연결되고 게이트 라인(GL)에 인가되는 신호에 의해 제어된다 트랜지스터(TR)는, 게이트 라인(GL)을 통해 게이트 신호(또는 스캔 신호라고도 한다)가 인가되면 턴-온 되어 데이터 라인(DL)을 통해 공급된 극성(+, -) 데이터 전압을 화소 전극에 인가한다.
액정 캐패시터(Clc)는, 화소 전극과 공통 전극 사이에 전기적으로 연결되어 트랜지스터(TR)가 턴-온 되면 화소 전극에 인가되는 극성(+, -) 데이터 전압과 공통 전극에 인가된 공통 전압 사이의 전압 차에 의해 서브화소(SP)가 충전된다.
스토리지 캐패시터(Cst)는, 액정 캐패시터(Clc)와 동시에 충전되어 트랜지스터(TR)의 턴-오프 시 누설 전류에 의한 액정 캐패시터(Clc)의 전압 강하를 줄이는 역할을 하여 한 프레임(1 Frame) 동안 안정적으로 계조 표현을 할 수 있도록 한다.
본 발명의 실시예들은 서브화소에 극성(+, -) 데이터 전압을 전달하는 데이터 라인(DL)이 두 개의(또는 한쌍의) 서브화소의 열마다 하나씩 배치되고, 하나의 데이터 라인(DL)의 양쪽에 배치된 두 개의 서브화소로 극성(+, -) 데이터 전압을 공급하는 DRD(Double Rate Driving) 방식을 활용한다.
특히, 본 발명의 실시예들에서는 위에서 언급한 DRD 구조에서 인접한 한쌍의 데이터 라인(DL) 사이에 리프레시 공통전압 라인(R-CL)을 배치하고, 각 서브화소 영역에 리프레시 공통전압 라인(R-CL)을 통해 리프레시 전압을 선택적으로 공급할 수 있도록 컨트롤 트랜지스터(Tc)를 배치한다. 따라서, 본 발명의 실시예들에서는 도 2의 서브화소에 추가적으로 컨트롤 트랜지스터(Tc)가 배치되는데, 이와 관련된 보다 상세한 서브화소의 구성은 도 3에 도시되어 있다.
본 발명은 액정표시장치를 인버전 구동 방식에 따라 구동할 때, 각 서브화소에 충전되는 극성(+, -) 데이터 전압의 충전 강도(충전율)를 동일하게 하여 휘도 불균일 불량을 개선한 효과가 있다.
본 발명은 인버전 구동 방식에 따라 극성(+, -) 데이터 전압을 표시패널의 각 서브화소에 공급할 때, 서브화소에 극성(+, -) 데이터 전압이 공급되기 전 서브화소를 동일한 리프레시 전압으로 재설정(충전)하여 각 서브화소에 동일한 충전율로 데이터 전압이 충전되도록 한 효과가 있다.
본 발명은 표시패널에 공통전압 라인과 독립적으로 리프레시 공통전압 라인(R-CL)을 배치하고 리프레시 공통전압 라인으로부터 리프레시 전압을 데이터 전압이 충전되기 전에 각 서브화소에 인가하여 표시패널의 표시 영상에서 발생하는 휘도 불균일 불량을 개선한 효과가 있다.
도 3은 본 발명의 실시예들에 따른 표시패널에 배치되는 서브화소들의 등가회로도이다. 도 4는 본 발명의 실시예들에 따른 표시패널의 구동 방식의 예시를 나타낸 도면이다.
도 1과 함께 도 3 및 도 4를 참조하면, 본 발명의 표시 패널(110)은 매트릭스 형태로 배열된 화소(Pixel)를 통해 영상을 표시한다. 각 화소는 적색(R), 녹색(G), 청색(B)으로 구성된 3개의 서브화소(SP)로 정의되거나 적색(R), 녹색(G) 및 청색(B) 중 동일한 컬러에 대해 두 개의 서브화소로 구성되거나 적색(R), 녹색(G), 청색(B) 및 백색(W) 서브화소들로 이루어진 4개의 서브화소로 정의될 수 있다.
여기서는 적색(R), 녹색(G) 및 청색(B) 서브화소로 구성된 화소를 중심으로 설명한다.
따라서, 본 발명의 표시패널(110)에는 행과 열을 따라 복수의 서브화소들이 배치된다. 여기서 행과 열은 각각 도 1에 도시한 X 방향과 Y 방향에 대응되는 방향을 따라 서브화소들이 배치된 것으로 이해할 수 있다.
또한, 서브화소 행의 개수를 n(n은 양의 정수)이라고 서브화소 열의 개수를 m(m은 양의 정수)라고 할 때, m*n 개의 서브화소들이 표시패널(110)에 매트릭스 형태로 배열된다.
표시패널(110)에는 두 개의 서브화소의 열마다 데이터 라인(DL)이 하나씩 배치되고, 데이터 라인(DL)을 중심으로 양쪽에 배치된 두 개의 서브화소에 극성(+, -) 데이터 전압을 공급한다.
본 발명의 실시예들에서는 두 개의 서브화소 열마다 하나의 데이터 라인(DL)이 배치되기 때문에 서브화소 열의 개수가 m개일 경우, 데이터 라인(DL)의 개수는 m/2개가 배치된다. 따라서, 데이터 라인(DL)에 대해 첫번째 데이터 라인이 DL1이고 마지막 데이터 라인이 DLl이라고 한다면 l은 m/2을 나타낸다.
표시패널(110)에는 한 개의 서브화소의 행마다 게이트 라인(GL)이 한쌍씩 배치되고, 한쌍의 게이트 라인(GL)을 기준으로 상하측에 배치된 서브화소 행 각각에 배치된 서브화소들에 순차적으로 게이트 전압을 공급한다.
본 발명의 실시예들에서는 한 개의 서브화소 행마다 한쌍의 게이트 라인(GL)이 배치되기 때문에 서브화소 행의 개수가 n개일 경우, 게이트 라인(GL)의 개수는 2n개가 배치된다. 따라서, 게이트 라인(GL)에 대해 첫번째 게이트 라인이 GL1이고 마지막 게이트 라인이 GLk라고 한다면 k는 2n을 나타낸다.
표시패널(110)에는 각 서브화소 행마다 서브화소 행에 배치된 서브화소들에 공통 전압을 공급하도록 배치된 복수의 공통전압 라인(CL)과, 복수의 데이터 라인(DL) 중 인접한 데이터 라인(DL) 사이에 배치되는 두 개의 서브화소 열 사이마다 배치된 리프레시 공통전압 라인(R-CL)과, 각 서브화소는 리프레시 전압을 공급하기 위해 리프레시 공통전압 라인(R-CL)과 접속된 컨트롤 트랜지스터(Tc)를 포함한다.
여기서, 공통전압 라인(CL)은 각 서브화소 행마다 배치되기 때문에 공통전압 라인(CL)의 개수와 서브화소 행의 개수는 n개로 동일하다. 리프레시 공통전압 라인(R-CL)은 인접한 데이터 라인(DL) 사이에 배치된 한쌍의 서브화소 열마다(한쌍의 서브화소 열 사이에 배치) 배치되기 때문에 리프레시 공통전압 라인(R-CL)의 개수와 데이터 라인(DL)의 개수는 동일하게 m/2개(l개)가 배치된다.
또한, 도 2에서 설명한 각 서브화소에는 데이터 라인(DL)과 게이트 라인(GL)의 교차 영역에 배치된 박막트랜지스터(TR)와, 스토리지 캐패시터(Cst) 및 액정 캐패시터(Clc)를 더 포함한다.
도 3을 참조하면, 한쌍의 게이트 라인(GL)은 하나의 서브화소 행과 대응되고, 데이터 라인(DL)과 리프레시 공통전압 라인(R-CL)은 각각 한쌍의 인접한 서브화소 열과 대응된다.
따라서, 표시패널(110)에 배치되는 임의의 서브화소에 대한 i번째 게이트 라인(GL(i)), j번째 데이터 라인(DL(j) 및 j번째 리프레시 공통전압 라인(R-CL(j))을 중심으로 설명하면 다음과 같다.
본 발명의 실시예들에서는 표시패널(110)에 하나의 서브화소 행마다 한쌍의 게이트 라인(GL)이 배치되기 때문에 i번째 게이트 라인(GL(i)) 및 (i+1)번째 게이트 라인(GL(i+1))과 j번째 데이터 라인(DL(j)) 및 (j+1)번째 데이터 라인(DL(j+1))의 교차 영역에는 ((i-1)/2)th 서브화소 행 및 ((i+1)/2)th 서브화소 행과 (2j)th 서브화소 열 및 (2j+1)th 서브화소 열이 교차하는 서브화소들이 위치한다.
또한, 각 서브화소 행마다 공통전압 라인(CL)이 배치되기 때문에 ((i-1)/2)th 서브화소 행 및 ((i+1)/2)th 서브화소 행과 대응되는 영역에는 각각 ((i-1)/2)번째 공통전압 라인(CL)과 ((i+1)/2)번째 공통전압 라인(CL)이 배치된다.
또한, j번째 데이터 라인(DL(j)) 및 (j+1)번째 데이터 라인(DL(j+1)) 사이에 배치되는 한쌍의 서브화소 열 사이에는 데이터 라인(DL)의 순번과 동일한 j번째 리프레시 공통전압 라인(R-CL)이 배치된다.
본 발명의 실시예에서는 표시패널(110)에 배치되는 한쌍의 게이트 라인들(GL(i), GL(i+1))을 중심으로 게이트 라인(GL(i))은 한쌍의 게이트 라인들(GL(i), GL(i+1)) 상측에 배치되는 ((i-1)/2)th 서브화소 행의 서브화소들과 접속되고, 후단 게이트 라인(GL(i+1))은 한쌍의 게이트 라인들(GL(i), GL(i+1)) 하측에 배치되는 ((i+1)/2)th 서브화소 행의 서브화소들과 접속된다.
또한, 본 발명의 실시예에서는 리프레시 공통전압 라인(R-CL)과 게이트 라인들(GL)이 교차하는 영역에 리프레시 전압을 서브화소에 선택적으로 공급하도록 하는 컨트롤 트랜지스터(TC)가 배치된다. 도 3을 참조하면, (2j)th 서브화소 열과 (2j+1)th 서브화소 열 사이에는 j번째 리프레시 공통전압 라인(R-CL)이 배치되고, j번째 리프레시 공통전압 라인(R-CL)을 따라 (2j)th 서브화소 열과 (2j+1)th 서브화소 열에 각각 배치된 서브화소들에 컨트롤 트랜지스터(TC)가 교대로 배치된다.
따라서, 본 발명의 실시예에서는 i번째 게이트 라인(GL(i))에 공급되는 게이트 신호에 따라 동작하는 서브화소는 전단 게이트 라인(GL(i-1))에 공급되는 게이트 신호에 따라 턴온되는 컨트롤 트랜지스터(TC)에 의해 리프레시 전압으로 리프레시 된다. 여기서, 리프레시 전압은 공통전압(Vcom)일 수 있다. 하지만, 이것은 고정된 것이 아니기 때문에 요구되는 표시화면에 따라 블랙(black)을 표시하는 공통전압 레벨로 리프레시 전압을 설정하거나 공통전압 레벨보다 크거나 또는 작은 리프레시 전압을 설정할 수 있다.
도 4를 참조하면, 본 발명의 실시예들에 따른 표시장치(100)는 DRD 방식에 따라 구동된다. DRD 방식에 따라 구동되는 표시장치(100)는 하나의 수평 주기 동안 하나의 데이터 라인(DL)을 통해 양쪽에 배치되어 있는 서브화소에 데이터 전압이 공급되며, 게이트 라인(GL)은 일반 구동에 비해 두 배의 주파수로 구동되어 각각의 서브화소로 게이트 신호를 인가한다.
또한, 플리커의 발생을 최소화하고 소비전력을 저감시키기 위해 서브화소의 행마다 극성이 반전되거나 두 개의 서브화소의 행마다 극성이 반전된 데이터 전압을 인가한다.
데이터 전압의 극성을 반전하여 구동하는 인버전 구동 방식 중 도트(DOT) 인버전 구동 방식이 주로 사용되는데, 수직 또는 수평 방향을 따라 인접한 서브화소들 간에 공급되는 데이터 전압의 극성을 반전시키는 방식을 1 도트 인버전 방식이라고 하며 수직 또는 수평 방향을 따라 한쌍의 서브화소 단위로 데이터 전압의 극성을 반전시키는 방식을 2 도트 인버전 방식이라 한다.
본 발명의 실시예들에서는 각 서브화소에 데이터 전압이 충전될 때, 강충전, 중충전 및 약충전이 빈번히 발생하는 수직 2도트 인버전 방식을 중심으로 설명한다.
j번째 데이터 라인(DL(j))이 구동되는 경우를 예로 설명하면, 수직한 방향으로 4개의 서브화소 행에 (+) 극성을 갖는 두 개의 데이터 전압과 (-) 극성을 갖는 두 개의 데이터 전압이 순차적으로 인가되면 도 4에 도시된 바와 같이, j번째 데이터 라인(DL(j))과 접속된 서브화소들이 (+) 극성 또는 (-) 극성 데이터 전압으로 충전된다.
보다 상세히 설명하면, 하나의 수평 주기 동안 첫번째 서브화소 행에 포함된 청색(B) 서브화소와 적색(R) 서브화소에 (+) 극성을 갖는 데이터 전압이 순차적으로 인가된다.
다음 수평 주기 동안에는 두번째 서브화소 행에 포함된 청색(B) 서브화소와 적색(R) 서브화소에 (+) 극성을 갖는 데이터 전압이 순차적으로 인가된다.
그 다음 수평 주기 동안에는 세번째 서브화소 행에 포함된 청색(B) 서브화소와 적색(R) 서브화소에 (-) 극성을 갖는 데이터 전압이 순차적으로 인가된다.
그 다음 수평 주기 동안에는 네번째 서브화소 행에 포함된 청색(B) 서브화소와 적색(R) 서브화소에 (-) 극성을 갖는 데이터 전압이 순차적으로 인가된다.
마찬가지로, (j+1)번째 데이터 라인(DL(j+1)), (j+2)번째 데이터 라인(DL(j+2)) 등에서도 j번째 데이터 라인(DL(j))에서와 같이 극성 데이터 전압이 순차적으로 서브화소들에 인가된다.
이때, 데이터 전압의 극성이 반전되는 타이밍에서 데이터 전압이 인가되면 서브화소는 프리-차징 딜레이가 발생하여 상대적으로 약하게 데이터 전압이 충전된다(약충전 상태).
따라서, 도 4의 j번째 데이터 라인(DL(j))을 기준으로 ① 서브화소 및 ② 서브화소에 (+) 극성 데이터 전압이 충전되고 다음 수평 주기 기간에서 ③ 서브화소 및 ④ 서브화소에 (+) 극성 데이터 전압이 충전될 때에는 동일한 극성(+)으로 충전되어 있기 때문에 ② 서브화소에서 ③ 서브화소로 충전될 때 강충전 상태가 된다.
하지만, ⑤ 서브화소와 ⑥ 서브화소에서 극성이 반전되어 (-) 극성 데이터 전압이 충전될 때, ④서브화소에서 ⑤ 서브화소로 충전될 때 프리-차징 딜레이가 발생하여 상대적으로 약충전 상태가 된다.
하지만, 본 발명의 실시예에서는 도면에 도시된 바와 같이, 데이터 라인들(DL(j), DL(j+1), DL(j+2), DL(j+3), …) 사이에 프리-차징 딜레이 발생을 줄이기 위해 리프레시 공통전압 라인들(R-CL(j), R-CL(j+1), R-CL(j+2), R-CL(j+3), …을 배치한다. 리프레시 공통전압 라인들(R-CL(j), R-CL(j+1), R-CL(j+2), R-CL(j+3), …을 이용하여 각 서브화소를 극성(+, -) 데이터 전압이 충전되기 전에 블랙 휘도와 대응되는 리프레시 전압(공통전압)으로 재설정(미리 충전)한다.
예를 들어, (i+3)번째 게이트 라인(GL(i+3))을 통해 공급되는 게이트 신호에 의해 ⑤ 서브화소에 (-) 극성 데이터 전압이 충전되기 전에 (i+2)번째 게이트 라인(GL(i+2))의 게이트 신호에 의해 턴온되는 컨트롤 트랜지스터(TC)에 의해 리프레시 전압이 ⑤ 서브화소에 인가된다.
따라서, ⑤서브화소는 전단 ④ 서브화소의 극성과 반대인 데이터 전압이 충전되어야 하기 때문에 약충전이 되어야 하나 (-) 극성 데이터 전압으로 충전되기 전 리프레시 전압에 의해 미리 충전되기 때문에 프리-차징 딜레이가 줄어 중충전 상태로 충전된다.
⑦ 서브화소는 이전 ⑥ 서브화소와 동일한 극성(-) 데이터 전압이 충전되기 때문에 ③ 서브화소에서와 같이 프리-차징 딜레이가 발생하지 않아 강충전 상태가 된다. ⑧ 서브화소 역시 전단 ⑦ 서브화소와 동일한 극성(-)으로 데이터 전압이 충전되기 때문에 강충전 상태가 된다.
특히, 본 발명의 실시예들에서는 각각의 서브화소에 극성(+, -) 데이터 전압이 충전되기 전에 리프레시 전압(블랙 휘도와 대응되는 공통전압)으로 미리 충전시킨 후에 극성(+, -) 데이터 전압이 충전되기 때문에 모든 서브화소들이 동일하게 충전율을 갖는다(중충전 상태).
따라서, 본 발명의 실시예들에서는 각 서브화소들 간의 충전 강도(충전 상태)가 일정하기 때문에 세로선 불량과 같은 휘도 불균일 현상을 방지할 수 있다.
이와 같이, 본 발명은 액정표시장치를 인버전 구동 방식에 따라 구동할 때, 각 서브화소에 충전되는 극성(+, -) 데이터 전압의 충전 강도(충전율)를 동일하게 하여 휘도 불균일 불량을 개선한 효과가 있다.
또한, 본 발명은 인버전 구동 방식에 따라 극성(+, -) 데이터 전압을 표시패널의 각 서브화소에 공급할 때, 서브화소에 극성(+, -) 데이터 전압이 공급되기 전 서브화소를 동일한 리프레시 전압으로 재설정(충전)하여 각 서브화소에 동일한 충전율로 데이터 전압이 충전되도록 한 효과가 있다.
또한, 본 발명은 표시패널에 공통전압 라인과 독립적으로 리프레시 공통전압 라인(R-CL)을 배치하고 리프레시 공통전압 라인으로부터 리프레시 전압을 각 서브화소에 데이터 전압이 충전되기 전에 인가하여 표시패널의 표시 영상에서 발생하는 휘도 불균일 불량을 개선한 효과가 있다.
또한, 본 발명은 표시패널의 각 서브화소에 리프레시 전압을 공급하기 위한 리프레시 공통전압 라인(R-CL)을 공통전압 라인을 형성하는 금속층과 다른층으로 형성하여 신호 라인들(게이트 라인, 데이터 라인, 공통전압 라인) 간의 단락(Short Circuit) 불량을 방지한 효과가 있다.
도 5는 본 발명의 실시예들에 따른 표시패널에 배치된 서브화소의 구동 파형을 나타낸 도면이다. 도 6a 내지 도 6d는 도 5의 구동 파형에서 각 구간별 서브화소의 동작을 설명하기 위한 도면이다.
도 5 및 도 6a 내지 도 6d를 참조하면, 본 발명의 실시예에서는 1 프레임(frame) 단위에서 각 서브화소에 극성(+, -) 데이터 전압이 충전되는 구간을 리프레시 구간(t1), 충전 구간(t2) 및 유지 구간(t3)으로 구분할 수 있다.
도면에 도시된 바와 같이, 리프레시 구간(t1)은 (+) 극성 데이터 전압이 서브화소에 충전되기 전에 이전 서브화소의 (-) 극성 데이터 전압에서 리프레시 전압(공통전압) 레벨로 재설정된다.
그런 다음, 서브화소에 (+) 극성 데이터 전압이 충전되는데 종래 기술에서와 달리 전단 서브화소의 (-) 극성 데이터 전압 레벨에서 충전되지 않고 리프레시 구간(t1)에서 재설정된 리프레시 전압에서부터 (+) 극성 데이터 전압이 충전된다. 따라서, 본 발명의 실시예에서는 종래 기술에서 발생하던 프리-차징 딜레이가 줄어들어 약충전 상태로 충전되는 서브화소들을 제거할 수 있다.
다음 영상 프레임 구간의 리프레시 구간(t1)은 이전 영상 프레임의 리프레시 구간과 달리 (-) 극성 데이터 전압이 충전되기 전 (+) 극성 데이터 전압에서 리프레시 전압으로 재설정된다.
따라서, 서브화소는 (-) 극성 데이터 전압이 리프레시 전압(공통전압)에서부터 충전되기 때문에 전단 영상 프레임과 달리 (+) 극성 데이터 전압에서 (-) 극성 데이터 전압으로 충전될 때에서 프리-차징 딜레이를 줄일 수 있다.
보다 구체적으로 도 6a 내지 도 6d와 함께 극성(+, -) 데이터 전압이 충전되는 과정을 살펴보면 다음과 같다.
도 6a는 리프레시 구간(t1)에서의 동작 흐름을 나타내는 도면으로서, 도 5에 도시된 바와 같이, (i+1)번째 게이트 라인(GL(i+1))에서 공급되는 게이트 신호에 의해 구동하는 서브화소에 (+) 극성 데이터 전압을 충전하기 전에 전단 게이트 라인인 (i)번째 게이트 라인(GL(i))에 공급되는 게이트 신호에 의해 (i)번째 게이트 라인(GL(i))에 접속된 컨트롤 트랜지스터(TC)가 턴온되어 리프레시 전압이 서브화소에 공급된다. 따라서, (+) 극성 데이터 전압을 충전하기 전에 서브화소는 리프레시 전압(공통전압)으로 재설정된다.
도 6b는 충전 구간(t2)에서의 동작 흐름을 나타내는 도면이다. 도 5에 도시된 바와 같이, (j+1)번째 데이터 라인(DL(j+1))을 통해 (+) 극성 데이터 전압이 서브화소에 공급되면 ((i+1)/2)번째 공통전압 라인(CL((i+1)/2)에 인가되는 공통전압과 (+) 극성 데이터 전압 차이가 스토리지 커패시터(Cst)와 액정 커패시터(Clc)에 충전된다.
도 6c는 유지 구간(t3)에서의 동작 흐름을 나타내는 도면이다. 도 5에 도시된 바와 같이, 서브화소는 다음 영상 프레임 동안 스토리지 커패시터(Cst)와 액정 커패시터(Clc)에 (+) 극성 데이터 전압을 유지한다.
도 6d는 다음 영상 프레임의 충전 구간(t2)에서의 동작 흐름을 나타내는 도면이다. 전단 영상 프레임의 리프레시 구간과 동일하게 서브화소에 극성 데이터 전압이 충전되기 전에 미리 리프레시 전압으로 재설정한다. 여기서는 도 6b와 달리, 전단 영상 프레임에서 (+) 극성 데이터 전압이 충전되어 있고 이와 반대되는 (-) 극성 데이터 전압을 충전하는 부분만 상이하다.
하지만, 도 6a와 동일한 방법으로 리프레시 구간(t1)에서 (+) 극성 데이터 전압을 리프레시 전압으로 재설정한 후, (-) 극성 데이터 전압을 충전하기 때문에 프리-차징 딜레이를 줄일 수 있다.
즉, 본 발명의 실시예에서는 서브화소에 (+) 극성 데이터 전압이 충전된 후, 이와 반대되는 (-) 극성 데이터 전압을 충전시킬 경우와 (-) 극성 데이터 전압이 충전된 후, 이와 반대되는 (+) 극성 데이터 전압을 충전시킬 경우에 동일하게 프리-차징 딜레이를 줄여 휘도 불균일 현상을 줄일 수 있도록 하였다.
도 7a 및 도 7b는 본 발명의 실시예들과 대비하기 위한 비교예의 등가회로와 동작을 설명하기 위한 도면이다. 도 8a 및 도 8b는 상기 도 7a 및 도 7b에서 각 서브화소에 극성(+, -) 데이터 전압이 충전되는 모습을 도시한 파형도이다.
도 7a 내지 도 8b를 참조하면, 종래 DRD 구조를 갖는 표시장치에서는 한쌍의 게이트 라인(GL)이 하나의 서브화소 행과 대응되고, 데이터 라인(DL)이 두 개의 서브화소 열과 대응되며 각 서브화소 행에는 공통전압 라인(CL)이 배치되지만, 본 발명의 실시예들과 같이 서브화소 충전 전에 전압 리프레시를 하기 위한 리프레시 공통전압 라인(R-CL)은 배치되지 않았다. 따라서, 종래 기술에서는 본 발명의 실시예들과 달리 각 서브화소에 리프레시 공통전압 라인(R-CL)에 공급되는 리프레시 전압을 선택적으로 서브화소에 공급할 수 없다.
따라서, 도 8a에 도시된 바와 같이, 수직 2 도트(dot) 인버전 방식에 따라 전단 게이트 라인에 의해 동작하는 서브화소와 현재 게이트 라인에 의해 동작하는 서브화소에 충전되는 데이터 전압이 동일한 극성(+, -)을 갖는 경우에는 충전하는 서브화소는 강충전 상태가 된다. 도면에서 Gate는 게이트 신호들이 순차적으로 공급될 때 두 개의 서브화소들에 대응하는 게이트 신호를 중첩한 파형을 나타낸 것이다.
즉, 도 4에서 설명한 바와 같이, 극성(+, -) 데이터 전압들이 데이터 라인(DL)을 따라 순차적으로 공급될 때, 전단 게이트 라인을 통해 충전된 데이터 전압의 극성과 동일할 경우 프리-차징 딜레이가 거의 발생하지 않아 서브화소에 인가되는 데이터 전압은 강충전 상태가 된다.
반면, 도 8b에서는 게이트 신호의 오버랩 구간(Gate)에서 서브화소 충전 전압이 (-) 극성에서 (+) 극성으로 반전되는 것을 볼 수 있다. 따라서, 전단 게이트 라인(GL)에 의해 서브화소가 (-) 극성 데이터 전압으로 충전된 후, 현재 게이트 라인(GL)에 대응되는 서브화소에 (+) 극성 데이터 전압을 충전할 경우, 프리-차징 딜레이가 발생한다. 따라서, 이 경우 서브화소는 약충전 상태가 된다.
따라서, 일반적인 DRD 구조를 갖는 표시장치는 데이터 라인(DL)을 중심으로 양쪽에 서브화소들이 배치되고, 극성(+) 데이터 전압이 교대로 인가되기 때문에 데이터 라인(DL)에 접속된 서브화소들에 충전된 데이터 전압의 극성이 빈번히 반전된다. 이와 같이, 종래 표시장치에서는 서브화소들의 데이터 전압 극성이 반전될 경우 약충전 상태가 되고, 극성이 반전되지 않을 경우에는 강충전 상태가 되어 구조적으로 휘도 불균일 현상이 빈번히 발생한다.
하지만, 도 3 및 도 4에서 도시한 바와 같이, 본 발명의 실시예들에서는 각 서브화소에 극성(+, -) 데이터 전압이 충전되기 전에 미리 리프레시 전압으로 재설정하도록 함으로써 프리-차징 딜레이를 최소화하도록 하였다. 특히, 서브화소들 간의 충전되는 데이터 전압들이 반전될 경우에 발생하던 약충전 서브화소를 제거하여 휘도 불균일 현상을 개선하였다. 특히, 본 발명이 실시예들에서는 표시패널(110)에 배치된 모든 서브화소들이 인가되는 데이터 전압의 극성에 상관 없이 중간 정도의 강도로 충전되어 서브화소들 간 충전율 차이로 인한 휘도 불균일 현상이 발생하지 않는다.
구체적으로 도 9a 및 도 9b를 이용하여 설명하면 다음과 같다.
도 9a 및 도 9b는 상기 도 3 및 도 4에서 각 서브화소에 극성(+, -) 데이터 전압이 충전되는 모습을 도시한 파형도이다.
도 9a 및 도 9b를 참조하면, 본 발명의 실시예에서는 도 3 및 도 4에서 도시하고 설명한 바와 같이, 데이터 라인(DL)들과 교대로 복수의 리프레시 공통전압 라인(R-CL)이 추가로 배치된다. 리프레시 공통전압 라인(R-CL)은 각 서브화소에 인가되는 리프레시 전압(공통전압)을 공급하기 위한 것이다. 따라서, 리프레시 공통전압 라인(R-CL)과 접속되고 각 서브화소에 배치된 컨트롤 트랜지스터(TC)의 동작에 의해 선택적으로 서브화소에 리프레시 전압이 인가된다.
도면에 도시된 바와 같이, 본 발명의 실시예들에서는 서브화소에 극성(+, -) 데이터 전압을 충전하는 <충전 구간> 전단계에 전단 게이트 라인(G(i-1))의 게이트 신호에 응답하여 리프레시 전압을 공급하는 <리프레시 구간>을 포함한다.
<리프레시 구간>에서는 전단 서브화소 충전 전압이 공통전압(Vcom) 하단에서 리프레시 전압(여기서는 리프레시 전압과 공통전압이 같다)으로 재설정된다. 도 3 및 도 4에서 설명하였지만, 본 발명의 실시예들에서는 전단 서브화소 충전 전압이 (+) 극성 데이터 전압으로 충전되거나 (-) 극성 데이터 전압으로 충전되는 것과 상관 없이 리프레시 전압으로 재설정된 후, 충전 동작을 진행한다.
따라서, 도면에서는 전단 서브화소 충전 전압이 공통전압(Vcom)보다 낮은 레벨을 갖고 현재 충전하고자 하는 서브화소의 충전 데이터 전압이 공통전압(Vcom)보다 높은 레벨을 갖지만, 이와 반대인 경우에도 동일하게 적용할 수 있다.
예를 들어, 전단 서브화소 충전 전압이 공통전압(Vcom)보다 높은 레벨을 갖고 현재 충전하고자 하는 서브화소의 충전 데이터 전압이 공통전압(Vcom)보다 낮은 레벨을 갖더라도 본 발명의 실시예에 따른 <리프레시 구간> 동작에 의해 프리-차징 딜레이를 감소시킬 수 있다.
도 10은 본 발명의 실시예들에 따른 표시패널에서 블랙 데이터 전압을 포함하는 경우의 구동 방식을 나타낸 도면이다. 도 11a 내지 도 11c는 상기 도 10의 X 영역과 Y 영역에서의 서브화소 구동 파형과 표시패널의 화면 품위를 도시한 도면이다.
도 10의 표시패널에 배치된 서브화소들의 구조는 도 4에서 설명한 서브화소들의 배치 구조와 동일하다. 다만, 특정 서브화소(여기서는 적색(R) 서브화소)에 블랙 데이터 전압(Cyan 점등)이 충전되는 경우에 각 서브화소들에 극성(+, -) 데이터 전압이 충전될 때, 충전 강도를 표시하였다.
도 10 내지 도 11c를 참조하면, j번째 데이터 라인(DL(j))은 도 4와 달리, 수직한 방향으로 4개의 서브화소 행에 (+) 극성을 갖는 데이터 전압과 블랙을 표시하는 데이터 전압이 교대로 인가된 후, (-) 극성을 갖는 데이터 전압과 블랙을 표시하는 데이터 전압이 교대로 인가된다.
따라서, 도 4에 도시된 바와 같이, j번째 데이터 라인(DL(j))과 접속된 양쪽 서브화소들은 (+) 극성 데이터 전압과 블랙 데이터 전압으로 충전되거나 또는 (-) 극성 데이터 전압과 블랙 데이터 전압으로 충전된다. 즉, 데이터 라인(DL(j))을 중심으로 수직 방향으로 2 도트 인버전 방식으로 구동하되 도 4에서 적색(R)을 표시하던 서브화소들은 모두 블랙을 표시한다.
데이터 라인(DL)에 접속된 적색(R) 서브화소가 있는 경우에는 모두 위에서 설명한 형태로 데이터 라인(DL)의 양쪽에 특정 컬러로 구동하는 서브화소와 블랙 휘도로 구동하는 서브화소가 존재한다.
구체적으로 각 서브화소에 극성(+, -) 데이터 전압이 인가되는 방식은 도 4에 설명하였기 때문에 여기서는 생략한다.
도 3 및 도 4에서 설명한 본 발명의 실시예에 따라 표시패널(110)이 구동할 때, 블랙 휘도로 구동하지 않는 (j+1)번째 데이터 라인(DL(j+1))과 접속하는 서브화소들이 배치된 F1 영역의 구동 특성을 보면 다음과 같다. 도 11a를 참조하면, (j+1)번째 데이터 라인(DL(j+1))을 통해 2 도트(dot) 수직 인버전 방식에 따라 서브화소들이 구동할 경우, F1 영역의 두 개의 녹색(G) 서브화소와 두 개의 청색(G) 서브화소에는 (+) 극성 데이터 전압이 충전된다.
전술한 바와 같이, 본 발명의 실시예들은 각 서브화소에 배치된 컨트롤 트랜지스터(TC)와 리프레시 공통전압 라인(R-CL)에 의해 모든 서브화소들은 극성(+, -) 데이터 전압으로 충전되기 전에 리프레시 전압(공통전압)으로 재설정된다. 즉, 본 발명의 실시예들은 각 서브화소에 극성에 상관 없이 데이터 전압이 충전되기 전 <리프레시 구간>을 갖고 있기 때문에 모든 서브화소들이 중충전 상태로 충전된다.
도면에 도시된 바와 같이, F1 영역과 대응되는 서브화소들 중 데이터 전압이 공급되는 방향에 따라 녹색(G) 서브화소/청색(B) 서브화소와 서브화소 행을 달리하여 녹색(G) 서브화소/ 청색(B) 서브화소가 반복된다. F1 영역의 서브화소들에는 모두 (+) 극성 데이터 전압이 충전되는데, F1 영역 전단 서브화소가 (-) 극성 데이터 전압이 충전되었기 때문에 서브화소 충전 전압은 1차적으로 <리프레시 구간>에서 리프레시 전압으로 재설정된 후, 2차적으로 <충전 구간>에서 (+) 극성 데이터 전압으로 충전된다.
또한, 본 발명의 실시예들에서는 각 서브화소에 대해 리프레시 전압으로 재설정하기 때문에 F1 영역의 동일한 서브화소 행에서 (+) 극성 데이터 전압으로 충전된 녹색(G) 서브화소에 연속하여 청색(B) 서브화소에 (+) 극성 데이터 전압이 충전되는 경우 강충전 상태가 되지 않고 리프레시 전압으로 재설정된 후 (+) 극성 데이터 전압으로 충전된다.
이와 같이, 본 발명의 실시예들에서는 표시장치에 배치되는 모든 서브화소들이 인가되는 데이터 전압의 극성과 상관 없이 모든 서브화소들에 대해 중충전 상태가 되어 표시패널(110)에 표시되는 영상의 휘도 불균일 현상이 발생하지 않는다.
또한, 도 10의 F2 영역에 배치된 서브화소들에 대한 구동 특성을 보면 다음과 같다. F2 영역의 서브화소들은 블랙 휘도를 표시하는 적색(R) 서브화소를 포함한다.
도 3 및 도 4에서 설명한 본 발명의 실시예에 따라 표시패널(110)이 구동할 때, (j+2)번째 데이터 라인(DL(j+2))과 접속하는 서브화소들 중 F2 영역의 구동 특성을 보면 다음과 같다. 도 11b를 참조하면, (j+2)번째 데이터 라인(DL(j+2))을 통해 2 도트(dot) 수직 인버전 방식에 따라 서브화소들에는 적색(R) 서브화소에는 블랙 휘도를 표시하는 공통전압이 공급되고, 녹색(G) 서브화소들은 수직 2 도트(dot) 인버전 방식에 따라 두 개의 (-) 극성 데이터 전압과 두 개의 (+) 극성 데이터 전압이 순차적으로 공급된다.
전술한 바와 같이 본 발명의 실시예들은 모드 서브화소에 대해 <리프레시 구간>을 갖기 때문에 녹색(G) 서브화소에 공급되는 데이터 전압의 극성에 상관없이 중충전 상태로 서브화소들은 충전된다. 반면 블랙 휘도를 공급하기 위해 공통전압 레벨이 공급되는 적색(R) 서브화소들은 리프레시 전압과 동일한 전압이 인가되기 때문에 <리프레시 구간> 여부에 상관 없이 블랙 휘도를 표시한다. 논리적으로 본 발명의 실시예들은 모든 서브화소들에 대해 <리프레시 구간>을 구비하기 때문에 블랙을 표시하는 서브화소의 경우에도 <리프레시 구간>에 의해 공통전압 레벨로 재설정된다.
본 발명의 실시예들에 따라 DRD 구조를 갖는 표시장치는 도 11c에 도시된 바와 같이, 그레이와 같이 단일한 컬러의 영상을 표시하거나 영상을 표시할 때, 특정 영역에서의 휘도 불균일 현상이나 휘점 불량 등이 발생하지 않는다.
도 12a 및 도 12b는 비교예에 관한 도 7a 및 도 7b에서의 서브화소 구동 파형과 표시패널의 화면 품위를 도시한 도면이다.
도 12a는 도 10의 F1 영역과 대응되는 비교예를 도시한 도 7b의 서브화소들의 구동 파형을 도시한 것으로서, (j+1)번째 데이터 라인(DL(j+1))을 중심으로 녹색(G) 서브화소/청색(B) 서브화소와 서브화소 행을 달리하여 녹색(G) 서브화소/ 청색(B) 서브화소가 반복된다. 이들 서브화소들은 모두 (+) 극성 데이터 전압이 충전되는데, F1 영역 전단의 청색(B) 서브화소가 (-) 극성 데이터 전압으로 충전되어 있기 때문에 첫번째 녹색(G) 서브화소에 (+) 극성 데이터 전압을 충전하기 위해서는 (-) 극성 데이터 전압 레벨에서 (+) 극성 데이터 전압 레벨까지 프리-차징 딜레이가 발생한다.
본 발명의 실시예들에서는 <리프레시 구간>을 두고 리프레시 전압으로 재설정하였지만, 비교예와 같이 종래 기술에서는 이러한 리프레시 설정 구간이 없기 때문에 F1 영역의 첫번째 녹색(G) 서브화소에는 (+) 극성 데이터 전압이 약충전 상태가 된다.
또한, 녹색(G) 서브화소 이후에 배치된 청색(B) 서브화소, 녹색(G) 서브화소 및 청색(B) 서브화소에는 동일하게 (+) 극성 데이터 전압이 인가되기 때문에 이들 서브화소들은 모두 강충전 상태가 된다.
이와 같이, 종래 기술에서는 데이터 전압의 극성이 반전되는 서브화소에서는 프리-차징 딜레이로 인한 약충전 상태가 되고 동일한 극성의 데이터 전압이 연속적으로 충전되는 경우에는 서브화소들이 강충전 상태가 되어 휘도 불균일 현상이 빈번하게 발생한다.
도 12a에 도시된 바와 같이, 연속한 서브화소들에 (-) 극성 데이터 전압이 인가되는 경우에도 앞에서 설명한 (+) 극성 데이터 전압이 인가되는 것과 동일하게 서브화소들에 약충전과 강충전이 반복적으로 발생한다.
따라서, 이와 같이 종래 기술에 따른 비교예의 표시장치에서는 도 12b에 도시된 바와 같이, 표시패널에서 데이터 라인을 따라 특정 서브화소에서 강충전 상태가 휘점 형태로 나타나는 불량이 발생한다(a).
또한, 표시패널에 공급되는 데이터 전압의 레벨과 극성에 따라 영역 별 휘도가 다른 휘도 불균일 현상 및 표시패널의 세로 방향을 따라 다수의 휘선들이 반복적으로 발생하는 세로선 불량 등이 발생한다(b)(c).
하지만, 앞에서 언급한 바와 같이, 본 발명의 실시예들에서는 모든 서브화소들에 대해 인가되는 데이터 전압의 극성에 상관 없이 <리프레시 구간>에서 서브화소들을 리프레시 전압 레벨로 재설정하기 때문에 휘도 불균일 현상이 발생하지 않는다.
도 13a 및 도 13b는 상기 도 7a 및 도 7b의 비교예에 대한 표시장치를 구동 시킬 때 서브화소에 충전되는 데이터 전압과 충전 강도를 나타낸 도면이다. 도 14a 및 도 14b는 본 발명의 실시예들에 대한 표시장치를 구동 시킬 때 서브화소에 충전되는 데이터 전압과 충전 강도를 나타낸 도면이다.
도 13a 내지 도 14b를 참조하면, 도 13a 및 도 13b는 도 7a와 도 7b에서와 같이 서브화소에 극성(+, -) 데이터 전압을 충전할 때, 본 발명의 실시예들과 같이 <리프레시 구간>을 두지 않은 경우에 대한 시뮬레이션 파형도이다.
도 14a 및 도 14b는 도 3 및 도 4에서와 같이 각 서브화소에 극성(+, -) 데이터 전압을 충전할 때, 리프레시 전압(공통전압)으로 미리 재설정(충전)을 하는 <리프레시 구간>을 두는 경우에 대한 시뮬레이션 파형도이다.
도 13a와 도 14a는 모두 데이터 전압을 충전할 때 데이터 신호가 공급되는 방향에서 전단 서브화소의 데이터 전압과 데이터 전압의 극성이 반전되는 경우에 대한 서브화소 충전 전압 특성을 나타낸 것이다.
도 13a를 참조하면, 극성(+, -) 데이터 전압을 충전하는 서브화소에 대응하는 게이트 라인(Gate(i))에 게이트 신호가 인가되면 (-) 극성 데이터 전압(Data) 또는 (+) 극성 데이터 전압(Data)을 충전한다. (-) 극성 데이터 전압을 충전하는 경우((-) 극성 Data 충전) 전단 서브화소의 (+) 극성 데이터 전압에서 (-) 극성 데이터 전압까지 충전하는데 프리-차징 딜레이에 의해 약충전 상태가 된다.
반대로 (+) 극성 데이터 전압을 충전하는 경우((+) 극성 Data 충전) 전단 서브화소의 (-) 극성 데이터 전압에서 (+) 극성 데이터 전압까지 충전하는데 역시 프리-차징 딜레이에 의한 약충전 상태가 된다.
따라서, 도 13b에 도시된 바와 같이, 데이터 전압의 극성(+, -) 반전없이 서브화소들에 순차적으로 동일한 극성 데이터 전압이 충전되는 경우 서브화소들은 강충전 상태가 된다. 서브화소 충전 데이터 전압이 강충전 상태일 때를 충전율 100%로 중충전은 92%, 약충전은 89%가 된다. 전술한 바와 같이, 비교예에 따른 종래 표시장치에서는 각각의 서브화소들에 강충전, 중충전 및 약충전 상태가 빈번하게 발생된다.
따라서, 종래 기술에 의한 DRD 구조 표시장치는 서브화소가 점등될 때 표시되는 영상 패턴에 따라 0%~11%의 충전율에 따른 휘도차가 발생되고, 이로 인하여 세로선 불량, 휘점 불량 등 휘도 불균일 현상이 발생한다.
반면, 도 14a를 참조하면, 극성(+, -) 데이터 전압을 충전하는 서브화소에 대응하는 게이트 라인(Gate(i))에 게이트 신호가 인가되면 데이터 라인(DL)을 따라 공급되는 데이터 신호의 극성에 따라 (-) 극성 데이터 전압(Data) 또는 (+) 극성 데이터 전압(Data)이 각 서브화소에 충전된다.
본 발명의 실시예에서는 (-) 극성 데이터 전압을 충전하는 경우((-) 극성 Data 충전) 전단 서브화소가 (+) 극성 데이터 전압으로 충전되었더라도 <충전 구간> 전단계에 전단 게이트 라인(Gate(i-1))의 게이트 신호에 응답하여 리프레시 전압이 충전되는 <리프레시 구간>을 갖는다.
따라서, 도면에 도시된 바와 같이, 전단 게이트 라인(Gate(i-1))의 게이트 신호에 의하여 리프레시 전압(공통전압)이 서브화소에 재설정(1차 충전)되고, (-) 극성 데이터 전압((-) 극성 Data 충전)이 충전될 때(2차 충전) 리프레시 전압 레벨에서 충전되기 때문에 서브화소에 인가된 (-) 극성 데이터 전압은 중충전 상태가 된다.
반대로 (+) 극성 데이터 전압을 충전하는 경우((+) 극성 Data 충전)에도 본 발명의 실시예에서는 <리프레시 구간>에서 전단 서브화소의 (-) 극성 데이터 전압에서 리프레시 전압(공통전압)까지 충전된 후, (+) 극성 데이터 전압이 충전되기 때문에 서브화소에 충전되는 극성만 다를 뿐 동일하게 중충전 상태가 된다.
따라서, 도 14b에 도시된 바와 같이, 전술한 바와 같이 본 발명의 실시예들에서는 서브화소에 인가되는 데이터 전압의 극성(+, -)에 상관없이 <충전 구간> 전단계에 <리프레시 구간>을 추가하여 모든 서브화소들이 중충전 상태가 되도록 하였다.
본 발명의 실시예들에 따라 각 서브화소에 데이터 전압이 충전되는 충전율은 모두 92%이기 때문에 표시패널에서 어떤 화면을 표시하던지 서브화소들 간의 휘도 차이가 발생하지 않는다.
이와 같이, 본 발명의 실시예들에서는 종래 기술에 의한 DRD 구조 표시장치에서와 달리 DRD 구조의 표시장치 구동시 발생하는 휘도 불균일 현상이 발생하지 않는다.
도 15는 본 발명의 실시예들에 따른 표시장치의 구동 방법을 나타낸 플로챠트이다.
도 15를 참조하면, 본 발명의 실시예에 따른 표시장치의 구동 방법은, 도 3에 도시한 본 발명에 따른 DRD 구조 표시장치는 하나의 서브화소 행마다 한쌍의 게이트 라인(GL)이 배치되고, 두 개의 서브화소 열마다 하나의 데이터 라인(DL)이 배치되며, 각 서브화소 행과 대응되게 공통전압 라인(CL)이 배치되고, 인접한 데이터 라인(DL) 사이에 게이트 라인(GL)과 수직하게 리프레시 공통전압 라인(R-CL)이 배치된다. 또한, 본 발명의 실시예들에서는 각 서브화소에 극성(+, -) 데이터 전압이 충전되기 전에 리프레시 전압(공통전압)을 공급할 수 있도록 각 서브화소에는 컨트롤 트랜지스터(TC)가 배치된다.
본 발명의 실시예에 따른 표시장치 구동방법은, 행과 열을 따라 복수의 서브화소가 배치된 표시패널의 서브화소에 리프레시 전압을 인가하는 단계(S1501); 상기 리프레시 전압이 인가된 서브화소가 기 충전된 데이터 전압에서 리프레시 전압으로 재설정되는 단계(S1502); 상기 리프레시 전압으로 재설정된 서브화소에 극성(+, -) 데이터 전압을 공급하여 서브화소가 상기 리프레시 전압에서 극성(+, -) 데이터 전압으로 충전하는 단계(S1503); 및 상기 충전된 극성(+, -) 데이터 전압을 다음 영상 프레임 기간 동안 유지하는 단계(S1504)를 포함한다.
또한, 본 발명의 실시예에 따른 표시장치 구동방법은, 리프레시 전압은 각 서브화소에 극성(+, -) 데이터 전압이 충전될 때 인가되는 공통전압과 동일한 전압이고, 리프레시 전압을 서브화소에 인가하는 단계는, 극성(+, -) 데이터 전압이 충전될 서브화소에 대응하는 게이트 라인(G(i))의 전단 게이트 라인(G(i-1))의 게이트 신호에 응답하여 인가된다.
또한, 본 발명의 실시예에 따른 표시장치의 구동방법은, 리프레시 전압은 극성(+, -) 데이터 전압이 충전될 서브화소에 배치된 박막트랜지스터의 드레인 전극을 통하여 화소 전극에 인가된다.
또한, 본 발명이 실시예에 따른 표시장치의 구동방법은, 표시패널에 배치된 모든 서브화소에 인가되는 극성(+, -) 데이터 전압은 리프레시 전압 레벨에서 충전된다.
도 16은 본 발명의 실시예들에 따른 표시패널의 서브화소 구조를 도시한 평면도이다. 도 17은 상기 도 16의 중앙 영역에 배치된 서브화소들의 등가회로도이다. 도 18는 상기 도 16의 S 영역을 확대한 도면이다. 도 19은 상기 도 18의 ⅠⅠ'선을 절단한 단면도이다. 도 20은 상기 도 18의 ⅡⅡ'선을 절단한 단면도이다.
도 3과 함께 도 16 내지 도 20을 참조하면, 본 발명의 실시예에 따른 표시장치는, 행과 열 방향으로 복수의 서브화소(SP)가 배치된 표시패널(110)을 포함한다. 표시패널(110)에 배치되는 임의의 서브화소들은 i번째와 (i+1)번째 게이트 라인들(GL(i), GL(i+1)) 한쌍을 기준으로 상부와 하부에 각각 서브화소 행이 배치된다. 도 16과 도 17에 도시된 서브화소들의 구조와 등가회로는 도 3에 도시한 등가회로와 좌우 역전 구조로 도시되어 있다. 실제 기판(200) 상에 형성되는 서브화소들의 구조인 도 16과 대응시키기 위해 등가회로가 도시되었을 뿐 동작과 연결관계는 도 3의 등가회로와 동일하다.
따라서, i번째와 (i+1)번째 게이트 라인들(GL(i), GL(i+1)) 상측에 배치된 서브화소 행은 ((i-1)/2)번째 서브화소 행이고, 하측에 배치된 서브화소 행은 ((i+1)/2)번째 서브화소 행이다. 또한, ((i-1)/2)번째 서브화소 행과 ((i+1)/2)번째 서브화소 행에는 (i-1)/2번째 공통전압 라인(CL((i-1)/2)과 (i+1)/2번째 공통전압 라인(CL((i+1)/2)이 배치된다.
본 발명의 실시예들에서 배치되는 공통전압 라인(CL)은 각 서브화소의 일측과 대응되는 영역이 개방된 말굽 형태로 연속한 구조로 형성된다. 즉, 본 발명의 실시예들의 공통전압 라인(CL)은 게이트 라인(GL)과 달리 일직선 형태가 아닌 구조로 형성된다.
j번째 데이터 라인(DL(j))과 (j+1)번째 데이터 라인(DL(j+1))은 각각 두 개의 서브화소 열마다 배치되어 있고, j번째 데이터 라인(DL(j))과 (j+1)번째 데이터 라인(DL(j+1)) 사이에는 리프레시 공통전압 라인(R-CL(j))가 배치된다.
또한 각 서브화소 영역에는 투명성 도전물질로 형성된 화소전극(PE)과 공통전극(CE)이 다수의 가지부를 구비하는 형태로 패터닝되어 서브화소의 개구영역에서 화소전극의 가지부와 공통전극의 가지부가 교대로 배치된다.
여기서, 화소전극(PE)과 공통전극은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명성 도전물질로 형성된다.
도 17에 도시된 바와 같이, 리프레시 공통전압 라인(R-CL(j))에는 수직 방향을 따라 양쪽에 컨트롤 트랜지스터(TC)가 교대로 배치되어 있다. 컨트롤 트랜지스터(TC)의 소스전극은 리프레시 공통전압 라인(R-CL(j))과 전기적으로 접속되고 드레인전극은 인접한 서브화소의 화소전극(PE)과 접속된다.
도 17은 도 16의 S 영역과 대응되는 등가회로이고, 도 18은 도 16의 확대도이다. 도 17의 A 영역의 컨트롤 트랜지스터와 B 영역의 컨트롤 트랜지스터를 참조하여 도 18 내지 도 20의 도면을 보면 다음과 같다.
리프레시 공통전압 라인(R-CL(j))을 중심으로 양쪽에 컨트롤 트랜지스터(TC: A, B)가 배치되고, A 영역의 컨트롤 트랜지스터(TC)의 단면(ⅠⅠ')을 도시한 도 19를 참조한다.
기판(200) 상에는 A 영역의 컨트롤 트랜지스터(TC)가 배치되고, A 영역의 컨트롤 트랜지스터(TC)는 제1 게이트 전극(201), 게이트 절연층(202), 제1 액티브층(214), 제1 소스전극(217a), 제1 드레인전극(217b) 및 보호층(208)을 포함한다. 여기서 제1 게이트 전극(201)은 i번째 게이트 라인(GL(i))과 일체로 형성된다.
또한, 게이트 절연층(202)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다층으로 이루어질 수 있다. 제1 액티브층(214)은 다결정 실리콘, 저온 폴리실리콘 및 산화물 반도체 등과 같은 반도체 물질 중 어느 하나의 반도체 물질로 이루어질 수 있다.
또한, 제1 소스전극(217a) 및 제1 드레인전극(217b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.
여기서 도 16에 도시한 (i-1)/2번째 공통전압 라인(CL((i-1)/2)과 (i+1)/2번째 공통전압 라인(CL((i+1)/2)과 i번째와 (i+1)번째 게이트 라인들(GL(i), GL(i+1))은 제1 게이트 전극(201)과 동시에 동일한 물질로 형성된다.
또한, j번째 데이터 라인(DL(j)), (j+1)번째 데이터 라인(DL(j+1)), 리프레시 공통전압 라인(R-CL(j))은 제1 소스전극(217a) 및 제1 드레인전극(217b)과 동시에 동일한 물질로 형성된다.
A 영역의 컨트롤 트랜지스터(TC) 상에는 평탄화층(209)이 배치되고, 평탄화층(209) 상에는 화소전극(PE) 및 공통전극(CE)과 동시에 동일한 물질로 형성되는 제1 연결부(220)가 형성된다. 제1 연결부(220)의 일측은 제1 콘택홀(C1)을 통해 컨트롤 트랜지스터(TC)의 제1 드레인전극(271b)과 전기적으로 연결되고 (i+1)번째 게이트 라인(GL(i+1))과 일체로 형성된 B영역의 컨트롤 트랜지스터(TC)의 제2 게이트 전극(301)을 가로질러 제3 콘택홀(C3)을 통해 (i+1)번째 게이트 라인(GL(i+1))과 접속된 박막트랜지스터(TR)의 드레인전극(317)과 접속한다. 따라서, A 영역의 컨트롤 트랜지스터(TC)를 통해 전달된 리프레시 전압은 드레인전극(317)을 통해 (i+1)번째 게이트 라인(GL(i+1))과 접속된 서브화소의 화소전극(PE)에 인가된다.
여기서, 평탄화층(209)은 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate resin) 등의 유기물로 이루어질 수 있다
B 영역의 컨트롤 트랜지스터(TC)의 단면(ⅡⅡ')을 도시한 도 20을 참조하면, 기판(200) 상에는 B 영역의 컨트롤 트랜지스터(TC)가 배치된다. B 영역의 컨트롤 트랜지스터(TC)는 제2 게이트 전극(301), 게이트 절연층(202), 제2 액티브층(314), 제2 소스전극(317a), 제2 드레인전극(317b) 및 보호층(208)을 포함한다. 여기서 제2 게이트 전극(201)은 (i+1)번째 게이트 라인(GL(i+1))과 일체로 형성된다.
평탄화층(209) 상에는 화소전극(PE) 및 공통전극(CE)과 동시에 동일한 물질로 형성되는 제2 연결부(330)가 형성된다. 제2 연결부(330)의 일측은 제2 콘택홀(C2)을 통해 컨트롤 트랜지스터(TC)의 제2 드레인전극(371b)과 전기적으로 연결되고 (i+2)번째 게이트 라인(GL(i+2))과 접속된 서브화소의 화소전극(PE)과 연결된다.
이와 같이, 본 발명은 액정표시장치를 인버전 구동 방식에 따라 구동할 때, 각 서브화소에 충전되는 극성(+, -) 데이터 전압의 충전 강도(충전율)를 동일하게 하여 휘도 불균일 불량을 개선한 효과가 있다.
또한, 본 발명은 인버전 구동 방식에 따라 극성(+, -) 데이터 전압을 표시패널의 각 서브화소에 공급할 때, 서브화소에 극성(+, -) 데이터 전압이 공급되기 전 서브화소를 동일한 리프레시 전압으로 재설정(충전)하여 각 서브화소에 동일한 충전율로 데이터 전압이 충전되도록 한 효과가 있다.
또한, 본 발명은 표시패널에 공통전압 라인과 독립적으로 리프레시 공통전압 라인(R-CL)을 배치하고 리프레시 공통전압 라인으로부터 리프레시 전압을 각 서브화소에 데이터 전압이 충전되기 전에 인가하여 표시패널의 표시 영상에서 발생하는 휘도 불균일 불량을 개선한 효과가 있다.
또한, 본 발명은 표시패널의 각 서브화소에 리프레시 전압을 공급하기 위한 리프레시 공통전압 라인(R-CL)을 공통전압 라인을 형성하는 금속층과 다른층으로 형성하여 신호 라인들(게이트 라인, 데이터 라인, 공통전압 라인) 간의 단락(Short Circuit) 불량을 방지한 효과가 있다.
본 발명의 예시적인 실시예는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시장치는, 행과 열을 따라 복수의 서브화소가 배치된 표시패널; 표시패널에 배치된 두 개의 서브화소의 열마다 하나씩 배치되고 각각 양쪽에 배치된 두 개의 서브화소로 데이터 전압을 공급하는 복수의 데이터 라인; 표시패널에 배치된 한 개의 서브화소의 행마다 한쌍씩 배치되는 복수의 게이트 라인; 한 개의 서브화소의 행마다 배치되어 각 서브화소 행에 배치된 서브화소들에 공통 전압을 공급하는 복수의 공통전압 라인; 복수의 데이터 라인 중 인접한 데이터 라인 사이에 배치되는 두 개의 서브화소 열 사이에 배치되고 각각 양쪽에 배치된 두 개의 서브화소 열에 배치된 서브화소들에 교대로 리프레시 전압을 공급하는 복수의 리프레시 공통전압 라인; 및 게이트 라인과 리프레시 공통전압 라인이 교차하는 각각의 서브화소 영역에 배치되어 서브화소들에 선택적으로 리프레시 전압을 공급하도록 하는 컨트롤 트랜지스터를 포함할 수 있다.
를 포함할 수 있다.
본 발명의 다른 실시예에 따른 표시장치는 컨트롤 트랜지스터는 리프레시 공통전압 라인을 따라 양쪽에 배치된 서브화소들에 교대로 배치될 수 있다.
본 발명의 또 다른 실시예에 따른 표시장치는 복수의 게이트 라인 중 서브화소 행들 사이에 배치된 두 개의 게이트 라인은 각각 전단 서브화소 행과 후단 서브화소 행의 서브화소들에 교대로 접속될 수 있다.
본 발명의 또 다른 실시예에 따른 표시장치는 컨트롤 트랜지스터는 데이터 전압을 충전할 서브화소와 접속된 게이트 라인의 전단 게이트 라인의 게이트 신호에 의해 동작하여 리프레시 전압을 데이터 전압을 충전할 서브화소에 인가할 수 있다.
본 발명의 또 다른 실시예에 따른 표시장치는 리프레시 전압은 공통전압 라인에서 각 서브화소에 공급되는 공통전압과 동일할 수 있다.
본 발명의 또 다른 실시예에 따른 표시장치는 컨트롤 트랜지스터는 표시패널에 배치된 모든 서브화소에 배치될 수 있다.
본 발명의 또 다른 실시예에 따른 표시장치는 각 서브화소에 인가되는 데이터 전압은 극성에 상관 없이 각 서브화소에 인가된 리프레시 전압에서부터 데이터 전압이 충전될 수 있다.
본 발명의 또 다른 실시예에 따른 표시장치는 표시패널에 수직 도트 인버전 방식에 따라 극성이 반전되는 데이터 전압들이 서브화소들에 순차적으로 인가될 때, 이전 서브화소에 충전된 데이터 전압의 극성에 상관없이 각 서브화소는 동일한 충전율을 가질 수 있다.
본 발명의 다른 실시예에 따른 표시장치의 구동방법은, 행과 열을 따라 복수의 서브화소가 배치된 표시패널의 서브화소에 리프레시 전압을 인가하는 단계; 리프레시 전압이 인가된 서브화소가 기 충전된 데이터 전압에서 리프레시 전압으로 재설정되는 단계; 리프레시 전압으로 재설정된 서브화소에 극성(+, -) 데이터 전압을 공급하여 서브화소가 리프레시 전압에서 극성(+, -) 데이터 전압으로 충전하는 단계; 및 충전된 극성(+, -) 데이터 전압을 다음 영상 프레임 기간 동안 유지하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 표시장치의 구동방법은 리프레시 전압은 각 서브화소에 극성(+, -) 데이터 전압이 충전될 때 인가되는 공통전압과 동일한 전압일 수 있다.
본 발명의 또 다른 실시예에 따른 표시장치의 구동방법은 리프레시 전압을 서브화소에 인가하는 단계는, 극성(+, -) 데이터 전압이 충전될 서브화소에 대응하는 게이트 라인의 전단 게이트 라인의 게이트 신호에 응답하여 리프레시 전압이 인가될 수 있다.
본 발명의 또 다른 실시예에 따른 표시장치의 구동방법은 리프레시 전압은 극성(+, -) 데이터 전압이 충전될 서브화소에 배치된 박막트랜지스터의 드레인 전극을 통하여 화소 전극에 인가될 수 있다.
본 발명의 또 다른 실시예에 따른 표시장치의 구동방법은 표시패널에 배치된 모든 서브화소에 인가되는 극성(+, -) 데이터 전압은 리프레시 전압 레벨에서 충전될 수 있다.
본 발명의 또 다른 실시예에 따른 표시장치의 구동방법은 각 서브화소에 인가되는 데이터 전압은 극성에 상관 없이 각 서브화소에 인가된 리프레시 전압에서부터 데이터 전압이 충전될 수 있다.
본 발명의 또 다른 실시예에 따른 표시장치의 구동방법은 표시패널에 수직 도트 인버전 방식에 따라 극성이 반전되는 데이터 전압들이 서브화소들에 순차적으로 인가될 때, 이전 서브화소에 충전된 데이터 전압의 극성에 상관없이 각 서브화소는 동일한 충전율을 가질 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치
110: 표시패널
120: 게이트 구동부
130: 데이터 구동부
150: 컨트롤러
200: 기판
202: 게이트 절연층
201: 제1 게이트 전극
208: 보호층
209: 평탄화층
214: 제1 액티브층
217a: 제1 소스전극
217b: 제1 드레인전극
220: 제1 연결부
330: 제2 연결부
CL: 공통전압 라인
R-CL: 리프레시 공통전압 라인
GL: 게이트 라인
DL: 데이터 라인
PE: 화소전극
CE: 공통전극
20b: 제2 스토리지 전극

Claims (15)

  1. 행과 열을 따라 복수의 서브화소가 배치된 표시패널;
    상기 표시패널에 배치된 두 개의 서브화소의 열마다 하나씩 배치되고 각각 양쪽에 배치된 두 개의 서브화소로 데이터 전압을 공급하는 복수의 데이터 라인;
    상기 표시패널에 배치된 한 개의 서브화소의 행마다 한쌍씩 배치되는 복수의 게이트 라인;
    상기 한 개의 서브화소의 행마다 배치되어 각 서브화소 행에 배치된 서브화소들에 공통 전압을 공급하는 복수의 공통전압 라인;
    상기 복수의 데이터 라인 중 인접한 데이터 라인 사이에 배치되는 두 개의 서브화소 열 사이에 배치되고 각각 양쪽에 배치된 두 개의 서브화소 열에 배치된 서브화소들에 교대로 리프레시 전압을 공급하는 복수의 리프레시 공통전압 라인; 및
    상기 게이트 라인과 리프레시 공통전압 라인이 교차하는 각각의 서브화소 영역에 배치되어 서브화소들에 선택적으로 리프레시 전압을 공급하도록 하는 컨트롤 트랜지스터를 포함하는 표시장치.
  2. 제1 항에 있어서,
    상기 컨트롤 트랜지스터는 상기 리프레시 공통전압 라인을 따라 양쪽에 배치된 서브화소들에 교대로 배치된 표시장치.
  3. 제1 항에 있어서,
    상기 복수의 게이트 라인 중 서브화소 행들 사이에 배치된 두 개의 게이트 라인은 각각 전단 서브화소 행과 후단 서브화소 행의 서브화소들에 교대로 접속되는 표시장치.
  4. 제3 항에 있어서,
    상기 컨트롤 트랜지스터는 데이터 전압을 충전할 서브화소와 접속된 게이트 라인의 전단 게이트 라인의 게이트 신호에 의해 동작하여 리프레시 전압을 상기 데이터 전압을 충전할 서브화소에 인가하는 표시장치.
  5. 제1 항에 있어서,
    상기 리프레시 전압은 상기 공통전압 라인에서 각 서브화소에 공급되는 공통전압과 동일한 표시장치.
  6. 제1 항에 있어서,
    상기 컨트롤 트랜지스터는 상기 표시패널에 배치된 모든 서브화소에 배치되는 표시장치.
  7. 제1 항에 있어서,
    상기 각 서브화소에 인가되는 데이터 전압은 극성에 상관 없이 각 서브화소에 인가된 리프레시 전압에서부터 데이터 전압이 충전되는 표시장치.
  8. 제1 항에 있어서,
    상기 표시패널에 수직 도트 인버전 방식에 따라 극성이 반전되는 데이터 전압들이 서브화소들에 순차적으로 인가될 때, 이전 서브화소에 충전된 데이터 전압의 극성에 상관없이 각 서브화소는 동일한 충전율을 갖는 표시장치.
  9. 행과 열을 따라 복수의 서브화소가 배치된 표시패널의 서브화소에 리프레시 전압을 인가하는 단계;
    상기 리프레시 전압이 인가된 서브화소가 기 충전된 데이터 전압에서 리프레시 전압으로 재설정되는 단계;
    상기 리프레시 전압으로 재설정된 서브화소에 극성(+, -) 데이터 전압을 공급하여 서브화소가 상기 리프레시 전압에서 극성(+, -) 데이터 전압으로 충전하는 단계; 및
    상기 충전된 극성(+, -) 데이터 전압을 다음 영상 프레임 기간 동안 유지하는 단계를 포함하는 표시장치의 구동방법.
  10. 제9항에 있어서,
    상기 리프레시 전압은 각 서브화소에 극성(+, -) 데이터 전압이 충전될 때 인가되는 공통전압과 동일한 전압인 표시장치의 구동방법.
  11. 제9항에 있어서,
    상기 리프레시 전압을 서브화소에 인가하는 단계는,
    상기 극성(+, -) 데이터 전압이 충전될 서브화소에 대응하는 게이트 라인의 전단 게이트 라인의 게이트 신호에 응답하여 리프레시 전압이 인가되는 표시장치의 구동방법.
  12. 제9항에 있어서,
    상기 리프레시 전압은 극성(+, -) 데이터 전압이 충전될 서브화소에 배치된 박막트랜지스터의 드레인 전극을 통하여 화소 전극에 인가되는 표시장치의 구동방법.
  13. 제9항에 있어서,
    상기 표시패널에 배치된 모든 서브화소에 인가되는 극성(+, -) 데이터 전압은 리프레시 전압 레벨에서 충전되는 표시장치의 구동방법.
  14. 제9항에 있어서,
    각 상기 서브화소에 인가되는 데이터 전압은 극성에 상관 없이 각 서브화소에 인가된 리프레시 전압에서부터 데이터 전압이 충전되는 표시장치의 구동방법.
  15. 제9 항에 있어서,
    상기 표시패널에 수직 도트 인버전 방식에 따라 극성이 반전되는 데이터 전압들이 서브화소들에 순차적으로 인가될 때, 이전 서브화소에 충전된 데이터 전압의 극성에 상관없이 각 서브화소는 동일한 충전율을 갖는 표시장치의 구동방법.
KR1020190167712A 2019-12-16 2019-12-16 표시장치 및 그 구동 방법 KR102623334B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190167712A KR102623334B1 (ko) 2019-12-16 2019-12-16 표시장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190167712A KR102623334B1 (ko) 2019-12-16 2019-12-16 표시장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20210076465A KR20210076465A (ko) 2021-06-24
KR102623334B1 true KR102623334B1 (ko) 2024-01-09

Family

ID=76607085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190167712A KR102623334B1 (ko) 2019-12-16 2019-12-16 표시장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR102623334B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101992162B1 (ko) * 2012-06-29 2019-06-24 엘지디스플레이 주식회사 액정표시장치
KR20140112741A (ko) * 2013-03-14 2014-09-24 삼성디스플레이 주식회사 표시 패널, 이의 구동 방법 및 이를 포함하는 표시 장치
KR102349500B1 (ko) * 2015-04-21 2022-01-12 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR20210076465A (ko) 2021-06-24

Similar Documents

Publication Publication Date Title
US9870749B2 (en) Display device
US9570020B2 (en) Display device having subpixels of four colors in each pixel
US9405392B2 (en) Display device having partial panels and driving method thereof
CN101726894B (zh) 液晶显示器
KR102279353B1 (ko) 표시패널
KR101127593B1 (ko) 액정 표시 장치
KR101354386B1 (ko) 액정표시장치
JP2018060156A (ja) タッチスクリーン内蔵型表示装置およびこれの駆動方法
KR20160125562A (ko) 액정표시장치
KR102184043B1 (ko) 표시장치
JP4597939B2 (ja) 液晶表示装置とその駆動方法
KR20070039759A (ko) 액정 표시 장치
JP5162830B2 (ja) 電気光学装置、駆動方法および電子機器
KR101857064B1 (ko) 액정표시장치
KR102278192B1 (ko) 액정표시장치
KR20130051773A (ko) 액정표시장치의 인버전 구동방법
KR20150077181A (ko) 액정표시장치
KR101623581B1 (ko) 액정표시장치 및 그의 구동방법
KR102623334B1 (ko) 표시장치 및 그 구동 방법
KR101752003B1 (ko) 액정표시장치
KR102244985B1 (ko) 표시패널
KR20120090888A (ko) 액정 표시 장치
KR20170067402A (ko) 액정표시장치
KR101686093B1 (ko) 시야각 제어 액정 표시 장치 및 이의 구동 방법
KR20170023250A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant