KR102617886B1 - Organic light emitting display - Google Patents

Organic light emitting display Download PDF

Info

Publication number
KR102617886B1
KR102617886B1 KR1020160082859A KR20160082859A KR102617886B1 KR 102617886 B1 KR102617886 B1 KR 102617886B1 KR 1020160082859 A KR1020160082859 A KR 1020160082859A KR 20160082859 A KR20160082859 A KR 20160082859A KR 102617886 B1 KR102617886 B1 KR 102617886B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
light emitting
organic light
display device
Prior art date
Application number
KR1020160082859A
Other languages
Korean (ko)
Other versions
KR20180003259A (en
Inventor
김민규
김도영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160082859A priority Critical patent/KR102617886B1/en
Publication of KR20180003259A publication Critical patent/KR20180003259A/en
Application granted granted Critical
Publication of KR102617886B1 publication Critical patent/KR102617886B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • H10K50/8445Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass

Abstract

본 발명의 일 실시예에 따른 평탄층에서 발생하는 아웃개스를 최소화 할 수 있는 유기 발광 표시 장치가 제공된다. 기판상에 제1 전극, 평탄층, 버퍼층 및 제2 전극이 배치된다. 제1 전극과 제2 전극은 평탄층에 있는 제1 컨택홀과 버퍼층에 있는 제2 컨택홀을 통해 전기적으로 연결되되, 제1 컨택홀의 구경은 제2 컨택홀의 구경보다 크도록 배치된다. 제1 컨택홀로 인해 오픈된 평탄층을 버퍼층이 커버하여 평탄층에서 발생되는 아웃개스를 최소화 하여 수명 신뢰성이 향상되면서 제조 안정성이 높은 유기 발광 표시 장치를 제공할 수 있다.An organic light emitting display device capable of minimizing outgassing generated from a flat layer according to an embodiment of the present invention is provided. A first electrode, a flattening layer, a buffer layer, and a second electrode are disposed on the substrate. The first electrode and the second electrode are electrically connected through a first contact hole in the flat layer and a second contact hole in the buffer layer, and the aperture of the first contact hole is arranged to be larger than the aperture of the second contact hole. The buffer layer covers the planar layer opened by the first contact hole to minimize outgassing from the planar layer, thereby providing an organic light emitting display device with improved lifespan reliability and high manufacturing stability.

Description

유기 발광 표시 장치 {ORGANIC LIGHT EMITTING DISPLAY}Organic light emitting display device {ORGANIC LIGHT EMITTING DISPLAY}

본 발명은 유기 발광 표시 장치에 관한 것으로서, 보다 상세하게는 유기물층에서 발생되는 가스에 의한 전극의 손상을 최소화하여 신뢰성이 향상된 유기 발광 표시 장치를 제공하는 것이다.The present invention relates to an organic light emitting display device, and more specifically, to providing an organic light emitting display device with improved reliability by minimizing damage to electrodes caused by gases generated from an organic material layer.

유기 발광 표시 장치는 자체 발광형 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다. 또한, 유기 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암 대비비(contrast ratio; CR)도 우수하여, 차세대 디스플레이로서 연구되고 있다.Organic light emitting display devices are self-emitting display devices, and unlike liquid crystal displays, they do not require a separate light source and can be manufactured in a lightweight and thin form. In addition, organic light emitting display devices are not only advantageous in terms of power consumption due to low voltage driving, but also have excellent color rendering, response speed, viewing angle, and contrast ratio (CR), and are being studied as next-generation displays.

유기 발광 표시 장치는 유기물로 이루어진 유기 발광층을 포함한다. 두개의 전극을 통해 주입된 전자와 정공이 유기 발광층에서 만나 재결합할때의 여기 과정에서 여기자(excition)가 형성되고, 여기자로부터 발생된 에너지로 인하여 유기 발광층이 발광하게 된다.An organic light emitting display device includes an organic light emitting layer made of organic material. Excitons are formed during the excitation process when electrons and holes injected through two electrodes meet and recombine in the organic light-emitting layer, and the energy generated from the excitons causes the organic light-emitting layer to emit light.

전자와 정공은 화소전극인 애노드전극(Anode)와 공통전극인 캐소드전극(Cathode)를 통해 주입되고, 화소전극에 주입되는 전류를 제어하기 위한 구동소자가 배치된다.Electrons and holes are injected through an anode, which is a pixel electrode, and a cathode, a common electrode, and a driving element is placed to control the current injected into the pixel electrode.

이와 같이 전자와 정공을 더욱 원활히 주입 하기 위하여 유기 발광층은 정공 주입층, 정공수송층, 발광층, 전자수송층, 전자주입층을 포함할 수 있다.In order to more smoothly inject electrons and holes, the organic light-emitting layer may include a hole injection layer, a hole transport layer, a light-emitting layer, an electron transport layer, and an electron injection layer.

유기 발광 표시 장치는 유기 발광층이 배치된 복수의 화소를 발광하여 정보를 화면에 표시하는데 화소를 구동하는 방식에 따라 액티브 매트릭스 유기 발광 다이오드 표시 장치(Active Matrix type Organic Light Emitting Diode Display, AMOLED) 또는 패시브 매트릭스 유기 발광 다이오드 표시 장치(Passive Matrix type Organic Light Emitting Diode display, PMOLED)로 구분된다.An organic light emitting display device displays information on a screen by emitting a plurality of pixels on which an organic light emitting layer is arranged. Depending on the method of driving the pixels, it is either an active matrix type organic light emitting diode display (AMOLED) or a passive display. It is classified into a passive matrix type Organic Light Emitting Diode display (PMOLED).

AMOLED는 박막 트랜지스터(Thin Film Transistor; TFT)를 이용하여 유기 발광 다이오드(Organic Light Emitting Diode; OLED)에 흐르는 전류를 제어함으로써 화상을 표시한다.AMOLED displays images by controlling the current flowing through an Organic Light Emitting Diode (OLED) using a thin film transistor (TFT).

AMOLED는 스위칭 TFT(Switching TFT), 스위칭 TFT와 연결된 구동 TFT(Driving TFT), 구동 TFT에 접속된 유기 발광 다이오드를 포함한다.AMOLED includes a switching TFT, a driving TFT connected to the switching TFT, and an organic light emitting diode connected to the driving TFT.

스위칭 TFT는 스캔 배선(Scan Line)과 데이터 배선(Data Line)이 교차하는 부위에 형성되어 있다. 스위칭 TFT는 화소를 선택하는 기능을 한다. 스위칭 TFT는 스캔 배선에서 분기하는 게이트 전극(Gate Electrode), 반도체 층, 소스 전극(Source Electrode) 및 드레인 전극(Drain Electrode)을 포함한다. 그리고 구동 TFT는 스위칭 TFT에 의해 선택된 화소의 유기 발광 다이오드를 구동하는 역할을 한다. 구동 TFT는 스위칭 TFT의 드레인 전극과 연결된 게이트 전극, 반도체 층, 구동 전류 배선에 연결된 소스 전극 및 드레인 전극을 포함한다. 구동 TFT의 드레인 전극은 유기 발광 다이오드의 애노드 전극과 연결되어 있다.The switching TFT is formed where the scan line and data line intersect. The switching TFT functions to select pixels. The switching TFT includes a gate electrode, a semiconductor layer, a source electrode, and a drain electrode that branch from the scan line. And the driving TFT serves to drive the organic light emitting diode of the pixel selected by the switching TFT. The driving TFT includes a gate electrode connected to the drain electrode of the switching TFT, a semiconductor layer, and a source electrode and drain electrode connected to a driving current wiring. The drain electrode of the driving TFT is connected to the anode electrode of the organic light emitting diode.

TFT를 구성하는 소스전극, 드레인전극 및 반도체층 그리고 이와 연결된 많은 수의 전극 배선들상에 평탄층이 존재하게 된다. 평탄층은 하나의 층 또는 복수의 층으로 구성될 수 있는데, 복잡한 화소구조를 갖는 고해상도 및 고성능의 유기 발광 표시 장치에서 복잡한 전극들을 효율적으로 배치하기 위해 다층의 평탄층이 사용될 수 있다.A flat layer exists on the source electrode, drain electrode, and semiconductor layer that constitutes the TFT, and on a large number of electrode wires connected thereto. The planarization layer may be composed of one layer or multiple layers. A multi-layer planarization layer may be used to efficiently arrange complex electrodes in a high-resolution and high-performance organic light emitting display device with a complex pixel structure.

평탄층은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 등을 액상 형태로 코팅한 다음 경화시키는 방법으로 형성될 수 있다. 그러나, 시간이 지남에 따라 유기물 등에서 가스가 발생 될 수 있으며 발생되는 가스는 애노드 전극 또는 캐소드 전극과 유기 발광층 간의 전기적 연결 관계에 영향을 미치며, 전류흐름을 방해한다. 이에, 화소의 유효 발광 영역을 축소시킬 수 있다.The flat layer can be formed by coating an organic material such as polyimide, benzocyclobutene series resin, or acrylate in liquid form and then curing it. However, over time, gas may be generated from organic materials, etc., and the generated gas affects the electrical connection relationship between the anode electrode or cathode electrode and the organic light-emitting layer and interferes with the flow of current. Accordingly, the effective light emission area of the pixel can be reduced.

이러한 유기 발광 표시 장치 내부에서 발생되는 가스를 아웃개스(Out-gasing)라고 하며 아웃개스는 유기 발광 표시 장치를 제조하는 공정안정성과 제품의 수명 신뢰성에 영향을 미칠 수 있다.The gas generated inside such an organic light emitting display device is called out-gasing, and the out gas can affect the process stability of manufacturing the organic light emitting display device and the reliability of the product lifespan.

유기발광 다이오드 표시장치 및 그의 제조방법 (특허출원번호 제 10-2011-0094832호)Organic light emitting diode display device and manufacturing method thereof (Patent Application No. 10-2011-0094832)

유기 발광 표시 장치를 고해상도로 구현하면서 동시에 고성능을 갖추기 위해 유기 발광 표시 장치는 TFT와 전극의 고 집약성이 필요하게 되었다.In order to implement organic light emitting display devices with high resolution and high performance at the same time, organic light emitting display devices require high integration of TFTs and electrodes.

다양한 용도의 전극과 TFT의 효율적 설계를 위해 유기 발광 표시 장치는 다층의 전극구조로 설계될 필요성이 있다.For efficient design of electrodes and TFTs for various purposes, organic light emitting display devices need to be designed with a multi-layer electrode structure.

이와 같이 다층의 전극이 배치된 유기 발광 표시 장치는 유기 발광층과 접하는 화소전극의 평탄화를 위해, 다층의 평탄층을 사용할 수 있다.An organic light emitting display device in which multilayer electrodes are arranged in this way can use a multilayer planarization layer to planarize the pixel electrode in contact with the organic light emitting layer.

평탄층은 유기 발광 표시 장치의 표시영역과 비표시영역에 배치될 수 있는데, 평탄층은 시간이 지남에 따라, 또는 제조 공정중에 수소, 산소 또는 수분이 발생될 수 있다. 더욱이, 유기 발광 표시 장치에 배치되는 다수의 전극들은 서로간의 연결 구조를 가질 수 있는데, 이때, 평탄층을 오픈하는 컨택홀을 사용하여 서로다른 위치에 있는 전극을 연결할 수 있다. The planarization layer may be disposed in the display area and non-display area of the organic light emitting display device, and the planarization layer may generate hydrogen, oxygen, or moisture over time or during the manufacturing process. Moreover, a plurality of electrodes disposed in the organic light emitting display device may have a connection structure with each other, and in this case, electrodes at different positions may be connected using contact holes that open the planarization layer.

평탄층에 컨택홀을 배치하고 전극을 배치하는 경우 평탄층에서 발생하는 아웃 가스에 의해 평탄층 상부에 배치되는 전극이 비정상적으로 배치되는 문제점이 있었다.When placing contact holes and electrodes on a flat layer, there was a problem in that the electrodes placed on the top of the flat layer were abnormally placed due to outgassing generated from the flat layer.

또한, 이와 같이 평탄층에서 시간이 지남에 따라, 또는 제조공정중에 발생될 수 있 가스, 아웃개스(Out gas)에 의해 유기 발광층이 산화될 수 있으며, 제조공정중 진공상태에서 배치되어야 하는 전극이 비정상적으로 배치되어 제조불량을 일으킬 수 있으며, 제조된 유기 발광 표시 장치의 수명 신뢰성이 낮아 질 수 있는 문제점이 있었다. 이에, 본 발명의 발명자들은 평탄층에서 발생되는 가스를 최소화 하여 유기 발광 표시 장치를 제조함에 있어 제조공정 안정성을 높이고, 유기 발광 표시 장치의 수명 신뢰성을 증가시킬수 있는 유기 발광 표시 장치의 새로운 구조를 발명하였다.In addition, the organic light-emitting layer may be oxidized by outgassing that may be generated in the flat layer over time or during the manufacturing process, and the electrodes that must be placed in a vacuum during the manufacturing process may be oxidized. There was a problem that the irregular arrangement could cause manufacturing defects and lower the lifespan reliability of the manufactured organic light emitting display device. Accordingly, the inventors of the present invention have invented a new structure for an organic light emitting display device that can improve the manufacturing process stability in manufacturing an organic light emitting display device by minimizing the gas generated in the flat layer and increase the lifespan reliability of the organic light emitting display device. did.

본 발명의 일 실시예에 따른 해결 과제는 평탄층의 컨택홀로 인한 아웃개스를 최소화 하여 공정 안정성이 향상된 유기 발광 표시 장치를 제공하는 것이다.The problem to be solved according to an embodiment of the present invention is to provide an organic light emitting display device with improved process stability by minimizing outgassing due to contact holes in the planarization layer.

본 발명의 일 실시예에 따른 해결 과제는 평탄층에 있는 컨택홀을 통한 전극간의 연결 구조에서 발생되는 아웃개스를 최소화 할 수 있는 구조를 제공하여 수명 신뢰성이 향상된 유기 발광 표시 장치를 제공하는 것이다.The problem to be solved according to an embodiment of the present invention is to provide an organic light emitting display device with improved lifetime reliability by providing a structure that can minimize outgassing generated in a connection structure between electrodes through contact holes in a flat layer.

본 발명의 일 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems to be solved according to an embodiment of the present invention are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the description below.

본 발명의 일 실시예에 따른 평탄층에서 발생하는 아웃개스를 저감하여 제조 안정성을 강화할 수 있는 유기 발광 표시 장치가 제공된다. 유기 발광 표시 장치는 평탄기능과 보호기능을 갖도록 적어도 하나의 유기물층과 버퍼층을 포함하는 보호층, 보호층의 컨택홀을 통해 전기적으로 연결되는 제1 전극 및 제2 전극을 포함한다. 버퍼층은 유기물층에서 특정 가스가 외부로 방출되는 아웃개스를 최소화 하도록 컨택홀로 인해 오픈된 유기물층을 커버하며 유기물층의 노출면적을 최소화 하도록 구성된다. 이와 같이 유기물층의 노출을 최소화 하도록 보호층이 컨택홀의 내부를 커버하므로, 유기물층에서 발생할 수 있는 아웃 개스가 최소화될 수 있다.According to an embodiment of the present invention, an organic light emitting display device is provided that can enhance manufacturing stability by reducing outgassing generated from a flat layer. The organic light emitting display device includes a protective layer including at least one organic material layer and a buffer layer to have a planarization function and a protective function, and a first electrode and a second electrode electrically connected through a contact hole in the protective layer. The buffer layer covers the organic material layer opened by the contact hole to minimize outgassing of specific gases from the organic material layer to the outside and is configured to minimize the exposed area of the organic material layer. As the protective layer covers the inside of the contact hole to minimize exposure of the organic layer, outgassing that may occur in the organic layer can be minimized.

본 발명의 일 실시예에 따른 수명 신뢰성이 향상된 유기 발광 표시 장치가 제공된다. 유기 발광 표시 장치는 기판 상의 제1 전극, 제1 전극 상의 평탄층, 평탄층 상의 버퍼층, 버퍼층 상의 제2 전극을 포함한다. 제1 전극과 제2 전극은 평탄층의 제1 컨택홀과 버퍼층의 제2 컨택홀을 통해 전기적으로 연결되는데, 제1 컨택홀의 구경은 제2 컨택홀의 구경보다 크다. 버퍼층은 컨택홀로 인해 오픈된 평탄층을 커버하고, 평탄층에서 발생하는 아웃개스는 최소화될수 있다.An organic light emitting display device with improved lifetime reliability is provided according to an embodiment of the present invention. The organic light emitting display device includes a first electrode on a substrate, a planarization layer on the first electrode, a buffer layer on the planarization layer, and a second electrode on the buffer layer. The first electrode and the second electrode are electrically connected through a first contact hole in the flat layer and a second contact hole in the buffer layer, and the diameter of the first contact hole is larger than that of the second contact hole. The buffer layer covers the flat layer open due to the contact hole, and outgassing from the flat layer can be minimized.

본 발명은 유기물층의 노출면척이 최소화 되도록 버퍼층을 통해 유기물층의 컨택홀 내부를 덮음으로써 유기물층에서 발생되는 아웃개스를 최소화하고, 유기 발광 표시 장치의 제조 안정성을 향상시킬 수 있는 효과가 있다.The present invention has the effect of minimizing outgassing from the organic material layer and improving the manufacturing stability of the organic light emitting display device by covering the inside of the contact hole of the organic material layer with a buffer layer to minimize exposure of the organic material layer.

또한, 상기 아웃개스의 발생을 최소화하도록 구성된 보호층을 이용함으로써 유기 발광 표시 장치의 수명 및 신뢰성을 향상 시킬 수 있는 효과가 있다. Additionally, the lifespan and reliability of the organic light emitting display device can be improved by using a protective layer configured to minimize the generation of outgassing.

본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the description below.

이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 발명의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.Since the content of the invention described above in the problem to be solved, the means for solving the problem, and the effect do not specify the essential features of the claim, the scope of the claim is not limited by the matters described in the content of the invention.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시장치를 설명하기 위한 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치에서 컨택홀을 통한 전극간의 연결구조를 설명하기 위한 개략적인 평면도이다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치에서 전극의 배치 및 연결구조에 대한 적층관계를 설명하기 위한 도 2의 A-A'에 따른 개략적인 단면도이다.
도 4는 본 발명의 일 실시예에 따른 유기 발광 표시 장치에서 평탄층의 아웃개스를 저감하기 위한 전극간의 연결구조를 설명하기 위한 도 3의 X 영역에 대한 개략적인 확대도이다.
1 is a schematic plan view for explaining an organic light emitting display device according to an embodiment of the present invention.
FIG. 2 is a schematic plan view illustrating a connection structure between electrodes through contact holes in an organic light emitting display device according to an embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view taken along line A-A' of FIG. 2 to illustrate a stacking relationship for the arrangement and connection structure of electrodes in an organic light emitting display device according to an embodiment of the present invention.
FIG. 4 is a schematic enlarged view of area

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. The present embodiments only serve to ensure that the disclosure of the present invention is complete and that common knowledge in the technical field to which the present invention pertains is not limited. It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are illustrative, and the present invention is not limited to the matters shown. Like reference numerals refer to like elements throughout the specification. Additionally, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the plural is included unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting a component, it is interpreted to include the margin of error even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, if the positional relationship of two parts is described as 'on top', 'on the top', 'on the bottom', 'next to', etc., 'immediately' Alternatively, there may be one or more other parts placed between the two parts, unless 'directly' is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, the first component mentioned below may also be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be combined or combined with each other, partially or entirely, and various technological interconnections and operations are possible, and each embodiment can be implemented independently of each other or together in a related relationship. It may be possible.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the attached drawings.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시장치를 설명하기 위한 개략적인 평면도이다.1 is a schematic plan view for explaining an organic light emitting display device according to an embodiment of the present invention.

도 1을 참조하여 설명하면, 유기발광 표시 장치(100)는 화소들이 매트릭스 형태로 배열되어 화상이 표시되는 액티브(Active) 영역, 더미 화소들이 형성된 더미(Dummy) 영역, ESD 영역 및 링크(Link) 영역을 포함한다. 액티브(Active) 영역을 제외한 더미(Dummy) 영역, ESD 영역 및 링크(Link) 영역은 베젤(Bezel) 영역에 형성되어 있다.Referring to FIG. 1 , the organic light emitting display device 100 has an active area where pixels are arranged in a matrix to display an image, a dummy area where dummy pixels are formed, an ESD area, and a link. Includes area. Except for the active area, the dummy area, ESD area, and link area are formed in the bezel area.

ESD 영역에는 복수의 정전기 방전 회로가 형성되어 있다. 정전기 방전 회로는 박막 트랜지스터(Thin Film Transistor; TFT)로 구성될 수 있으며, 링크 영역에 발생된 정전기에 의한 과전류를 외부의 그라운드(GND)로 배출시켜 액티브 영역의 TFT 어레이를 보호한다. A plurality of electrostatic discharge circuits are formed in the ESD area. The electrostatic discharge circuit may be composed of a thin film transistor (TFT), and protects the TFT array in the active area by discharging overcurrent due to static electricity generated in the link area to an external ground (GND).

액티브 영역에는 복수의 구동소자가 배치된다. 복수의 구동소자 각각은 소스전극, 드레인전극, 반도체층 및 게이트전극을 포함하는 적어도 하나의 박막 트랜지스터를 포함한다. 액티브 영역에 배치된 박막 트랜지스터의 게이트전극, 소스전극 및 드레인전극은 다수의 금속층이 적층된 다층 구조를 갖는다. 예를 들어, 게이트전극은 몰리브덴(Mo) 및 티타늄(Ti)을 포함하는 다층 구조로 이루어질 수 있으며, 소스전극 및 드레인전극은 티타늄(Ti), 알루미늄(Al) 및 티타늄(Ti)이 순서대로 적층된 Ti/Al/Ti구조로 이루어질 수 있다. A plurality of driving elements are disposed in the active area. Each of the plurality of driving elements includes at least one thin film transistor including a source electrode, a drain electrode, a semiconductor layer, and a gate electrode. The gate electrode, source electrode, and drain electrode of the thin film transistor disposed in the active region have a multilayer structure in which multiple metal layers are stacked. For example, the gate electrode may be made of a multi-layer structure containing molybdenum (Mo) and titanium (Ti), and the source electrode and drain electrode may be stacked in order of titanium (Ti), aluminum (Al), and titanium (Ti). It can be made up of a Ti/Al/Ti structure.

링크 영역 및 ESD 영역에는 복수의 화소에 구동 전압(VDD)을 공급하기 위한 복수의 VDD 전극(30) 및 복수의 화소들에 데이터 전압(Vdata)을 공급하기 위한 제1 전극(20)이 형성되어 있다.A plurality of VDD electrodes 30 for supplying a driving voltage (VDD) to a plurality of pixels and a first electrode 20 for supplying a data voltage (Vdata) to a plurality of pixels are formed in the link area and the ESD area. there is.

도면에 도시되어 있지 않지만, 1개의 VDD 전극(30)을 통해 수평라인을 기준으로 4개의 화소들에 VDD를 공급한다. VDD 전극(30)을 기준으로 좌우 대칭 구조로 화소들이 형성되어 있으며, 2개의 화소들 사이에 2개의 제1 전극(20)이 형성되어 있다.Although not shown in the drawing, VDD is supplied to four pixels based on a horizontal line through one VDD electrode 30. Pixels are formed in a left-right symmetrical structure with respect to the VDD electrode 30, and two first electrodes 20 are formed between the two pixels.

액티브 영역과 동일하게 ESD 영역에서도 VDD 전극(30)을 기준으로 좌우 대칭 구조로 ESD 회로들이 형성되어 있으며, 2개의 ESD 회로 사이에 2개의 제1 전극(20)이 형성되어 있다.As in the active area, ESD circuits are formed in a left-right symmetrical structure with respect to the VDD electrode 30 in the ESD area, and two first electrodes 20 are formed between the two ESD circuits.

이러한, ESD 회로의 구조는 패널 외곽에 형성된 COF 본딩 영역으로부터 VDD 전극(30)을 통해 액티브 영역으로 구동 전압이 공급되는 과정에서 과전류가 발생하면 ESD 회로를 통해 과전류를 분산시켜 배출한다. 여기서, 과전류는 제2 전극(40)을 통해 인접한 ESD 회로로 전달되어 제1 전극(20)을 통해 외부로 배출된다.The structure of the ESD circuit is such that, when an overcurrent occurs while the driving voltage is supplied from the COF bonding area formed on the outside of the panel to the active area through the VDD electrode 30, the overcurrent is distributed and discharged through the ESD circuit. Here, the overcurrent is transmitted to the adjacent ESD circuit through the second electrode 40 and discharged to the outside through the first electrode 20.

이와 같이, 베젤영역에 있는 ESD영역에서, 제1 전극(20) 및 제2 전극(40)은 VDD 전극(30)을 건너 연결될 필요가 있다. 이를 위하여 도 1 에는 도시되지 않았으나 전극간의 연결을 위한 다층의 보호층 또는 다층의 평탄층 및 컨택홀이 구비될 필요가 있다.Likewise, in the ESD area in the bezel area, the first electrode 20 and the second electrode 40 need to be connected across the VDD electrode 30. For this purpose, although not shown in FIG. 1, it is necessary to provide a multi-layer protective layer or a multi-layer flattening layer and a contact hole for connection between electrodes.

또한 자세히 설명하지는 않았으나, 액티브 영역의 각 화소는 고성능의 화소를 구현하기 위하여 스위칭 TFT 이외에 내부 보상을 위한 보상회로가 필요하다. 보상회로에는 보상을 위한 TFT 및 문턱전압을 센싱하고 조절하기 위한 TFT 등의 다수의 TFT가 배치되며, 이를 위해 베젤영역과 마찬가지로 전극을 배치하기 위한 다층의 평탄층, 절연층, 보호층이 필요하고, 전극간의 연결 구조를 위한 다양한 컨택홀이 필요하다.Also, although not explained in detail, each pixel in the active area requires a compensation circuit for internal compensation in addition to the switching TFT in order to implement a high-performance pixel. In the compensation circuit, a number of TFTs, such as TFTs for compensation and TFTs for sensing and controlling the threshold voltage, are placed. For this, as in the bezel area, multi-layer flattening layers, insulating layers, and protective layers are required to place electrodes. , various contact holes are needed for the connection structure between electrodes.

도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치에서 컨택홀을 통한 전극간의 연결구조를 설명하기 위한 개략적인 평면도이다. FIG. 2 is a schematic plan view illustrating a connection structure between electrodes through contact holes in an organic light emitting display device according to an embodiment of the present invention.

도 1에서 설명한 바와 같이 유기 발광 표시 장치에는 액티브 영역의 화소를 구동하기 위한 전극의 배치, 컨택홀을 사용한 전극간의 연결, 그리고 베젤부에 있는 ESD회로의 전극 간의 연결 등이 존재한다. 본 명세서에서는 이러한 전극간의 다양한 연결들 중에서 도 2에 도시된 베젤부에 있는 ESD 회로를 일 예로 설명함으로써, 아웃개스를 저감하는 전극 간의 연결 구조에 대하여 설명한다.As explained in FIG. 1, the organic light emitting display device includes arrangement of electrodes for driving pixels in the active area, connection between electrodes using contact holes, and connection between electrodes of the ESD circuit in the bezel portion. In this specification, the ESD circuit in the bezel portion shown in FIG. 2 is described as an example among various connections between electrodes, and the connection structure between electrodes that reduces outgassing is explained.

ESD 영역에는 복수의 정전기 방전 회로(ESD)가 형성되어 있다. 정전기 방전 회로(ESD)는 박막 트랜지스터로 구성될 수 있으며, 링크 영역에 발생된 정전기에 의한 과전류를 외부의 그라운드(GND)로 배출시켜 액티브 영역의 TFT 어레이를 보호한다. A plurality of electrostatic discharge circuits (ESD) are formed in the ESD area. The electrostatic discharge circuit (ESD) may be composed of a thin film transistor and protects the TFT array in the active area by discharging overcurrent due to static electricity generated in the link area to the external ground (GND).

링크 영역 및 ESD 영역에는 복수의 화소에 구동 전압(VDD)을 공급하기 위한 복수의 VDD 전극(130) 및 복수의 화소들에 데이터 전압(Vdata)을 공급하기 위한 복수의 제1 전극(120)이 형성되어 있다.The link area and the ESD area include a plurality of VDD electrodes 130 for supplying a driving voltage (VDD) to a plurality of pixels and a plurality of first electrodes 120 for supplying a data voltage (Vdata) to a plurality of pixels. It is formed.

1개의 VDD 라인(130)을 통해 수평라인을 기준으로 4개의 화소들에 구동 전압(VDD)를 공급한다. VDD 라인(130)을 기준으로 좌우 대칭 구조로 화소들이 형성되어 있으며, 2개의 화소들 사이에 2개의 제1 전극(120)이 형성되어 있다.A driving voltage (VDD) is supplied to four pixels based on a horizontal line through one VDD line 130. Pixels are formed in a left-right symmetrical structure with respect to the VDD line 130, and two first electrodes 120 are formed between the two pixels.

액티브 영역과 동일하게 ESD 영역에서도 VDD 전극(130)을 기준으로 좌우 대칭 구조로 ESD 회로(ESD)들이 형성되어 있으며, 2개의 ESD 회로(ESD) 사이에 2개의 데이터 전극(120)이 형성되어 있다.As in the active area, ESD circuits (ESD) are formed in a left-right symmetrical structure with respect to the VDD electrode 130 in the ESD area, and two data electrodes 120 are formed between the two ESD circuits (ESD). .

이러한, ESD 회로(ESD)의 구조는 패널 외곽에 형성된 COF 본딩 영역으로부터 VDD 전극(130)을 통해 액티브 영역으로 구동 전압을 공급 시 과전류가 발생하면 ESD 회로(ESD)를 통해 과전류를 분산시켜 배출한다. 여기서, 과전류는 제2 전극(140)을 통해 인접한 ESD 회로(ESD)로 전달되어 데이터 전극(120)을 통해 외부로 배출된다. 여기서, VDD 전극(130)은 하부 게이트 레이어에 형성되어 있고, VDD 점핑 라인(140)은 상부 게이트 레이어에 형성되어 있다.The structure of this ESD circuit (ESD) disperses and discharges the overcurrent through the ESD circuit (ESD) when an overcurrent occurs when supplying a driving voltage from the COF bonding area formed on the outside of the panel to the active area through the VDD electrode 130. . Here, the overcurrent is transferred to the adjacent ESD circuit (ESD) through the second electrode 140 and discharged to the outside through the data electrode 120. Here, the VDD electrode 130 is formed in the lower gate layer, and the VDD jumping line 140 is formed in the upper gate layer.

이와 같이 ESD 회로(ESD)는 소스전극(S), 드레인전극(D), 게이트전극(G) 및 게이트전극(G) 상에 있는 액티브층(A)을 포함하는 박막 트랜지스터로 구성되며, 제1 전극(120) 및 제2 전극(140)은 ESD 회로(ESD)의 박막 트랜지스터와 연결된다. VDD 전극(130)에 과 충전된 전류는 VDD 전극(130)의 좌우 ESD 회로(ESD)를 통해 제1 전극(120)으로 배출된다. In this way, the ESD circuit (ESD) is composed of a thin film transistor including a source electrode (S), a drain electrode (D), a gate electrode (G), and an active layer (A) on the gate electrode (G). The electrode 120 and the second electrode 140 are connected to a thin film transistor of an ESD circuit (ESD). The overcharged current in the VDD electrode 130 is discharged to the first electrode 120 through the left and right ESD circuits (ESD) of the VDD electrode 130.

이때, 제2 전극(140)은 제1 전극(120) 상을 지나 컨택홀(112A, 112B)을 통해 ESD 회로(ESD)를 구성하는 제1 전극(120)과 연결된다.At this time, the second electrode 140 passes over the first electrode 120 and is connected to the first electrode 120 constituting the ESD circuit (ESD) through the contact holes 112A and 112B.

도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치에서 전극의 배치 및 연결구조에 대한 적층관계를 설명하기 위한 도 2의 A-A'에 따른 개략적인 단면도이다.FIG. 3 is a schematic cross-sectional view taken along line A-A' of FIG. 2 to illustrate a stacking relationship for the arrangement and connection structure of electrodes in an organic light emitting display device according to an embodiment of the present invention.

도 3을 참조하여 제1 전극(120)과 제2 전극(140)간의 연결관계를 더욱 자세히 설명하도록 한다.Referring to FIG. 3, the connection relationship between the first electrode 120 and the second electrode 140 will be described in more detail.

기판(Substrate) 상에 게이트전극(G)이 배치되고 게이트 절연막(141)이 배치된다, 게이트 절연막(141) 상에 식각방지층(142)이 배치되고 제1 전극(120)이 패터닝 되어 배치된다.A gate electrode (G) is disposed on the substrate and a gate insulating film 141 is disposed. An etch prevention layer 142 is disposed on the gate insulating film 141 and the first electrode 120 is patterned and disposed.

제1 전극(120)은 액티브 영역에 배치된 구동소자의 소스전극 또는 드레인전극과 동일한 물질로 이루어진다. 예를 들어, 제1 전극(120)은 Ti, Al 및 Ti가 순서대로 적층된 Ti/Al/Ti구조로 이루어질 수 있다. 그러나, 이에 한정되는 것은 아니며, 제1 전극(120)은 액티브 영역에 배치된 구동 소자의 게이트전극과 동일한 물질로 이루어질 수도 있다. 예를 들어, 제1 전극(120)은 Mo 및 Ti를 포함하는 다층 구조로 이루어질 수 있다. The first electrode 120 is made of the same material as the source electrode or drain electrode of the driving element disposed in the active region. For example, the first electrode 120 may have a Ti/Al/Ti structure in which Ti, Al, and Ti are stacked in that order. However, it is not limited to this, and the first electrode 120 may be made of the same material as the gate electrode of the driving element disposed in the active area. For example, the first electrode 120 may have a multilayer structure including Mo and Ti.

제1 전극(120)상에는 평탄층(143)과 버퍼층(144)이 배치되고 버퍼층(144) 상에 제2 전극(140)이 배치된다. A flattening layer 143 and a buffer layer 144 are disposed on the first electrode 120, and a second electrode 140 is disposed on the buffer layer 144.

평탄층(143)은 기판 상에서 제1 전극(120)으로 인한 단차를 보상하고, 기판의 상면을 평탄화하는 평탄기능을 갖는다. 평탄층(143)은 포토아크릴(photo arcly)계열의 유기물로 이루어질 수 있다. The flattening layer 143 has a flattening function of compensating for the level difference caused by the first electrode 120 on the substrate and flattening the upper surface of the substrate. The flat layer 143 may be made of a photoacrylic organic material.

버퍼층(144)은 평탄층(143) 상에 배치되며, 평탄층(143) 및 버퍼층(144) 하부의 전극들을 보호하는 보호기능을 갖는다. 버퍼층(144)은 실리콘 질화물(SiNx) 및/또는 실리콘 산화물(SiOx)으로 이루어질 수 있으며, 상기 물질로 이루어진 단층버퍼층 또는 멀티버퍼층으로 구성될 수 있다. The buffer layer 144 is disposed on the flattening layer 143 and has a protective function to protect the flattening layer 143 and the electrodes under the buffer layer 144. The buffer layer 144 may be made of silicon nitride (SiNx) and/or silicon oxide (SiOx), and may be made of a single-layer buffer layer or a multi-buffer layer made of the above materials.

평탄층(143)과 버퍼층(144)은 기판의 상면을 평탄화하는 평탄기능 및 하부의 전극들과 다양한 소자들을 보호하는 보호기능을 갖는 보호층으로 지칭될 수 있다. The flattening layer 143 and the buffer layer 144 may be referred to as a protective layer that has a flattening function of flattening the upper surface of the substrate and a protective function of protecting the lower electrodes and various devices.

평탄층(143)과 버퍼층(144)은 제1 전극(120)의 일부를 노출시키는 적어도 하나의 컨택홀(112a, 112b)을 포함한다. The planar layer 143 and the buffer layer 144 include at least one contact hole 112a and 112b exposing a portion of the first electrode 120.

제2 전극(140)은 액티브 영역에 배치된 구동소자의 소스전극 또는 드레인전극과 동일한 물질로 이루질 수 있다. 예를 들어, 제2 전극(140)은 Ti, Al 및 Ti가 순서대로 적층된 Ti/Al/Ti구조로 이루어질 수 있다. 그러나, 이에 한정되는 것은 아니며, 제2 전극(140)은 액티브 영역에 배치된 구동 소자의 게이트전극과 동일한 물질로 이루어질 수도 있다. 예를 들어, 제2 전극(140)은 Mo 및 Ti를 포함하는 다층 구조로 이루어질 수 있다.The second electrode 140 may be made of the same material as the source electrode or drain electrode of the driving element disposed in the active region. For example, the second electrode 140 may have a Ti/Al/Ti structure in which Ti, Al, and Ti are stacked in that order. However, it is not limited to this, and the second electrode 140 may be made of the same material as the gate electrode of the driving element disposed in the active area. For example, the second electrode 140 may have a multilayer structure including Mo and Ti.

제1 전극(120)은 적어도 하나의 컨택홀(112a, 112b)을 통해 제2 전극(140)과 전기적으로 연결되는데, 적층 순서에 따라 제1 전극(120)을 배치한 후 평탄층(143)을 스핀코팅 등의 공정을 통해 형성한다. 이후, 버퍼층(144)을 형성하는데, 전극간의 연결을 위해 드라이 에칭 등의 방법으로 컨택홀(112a, 112b)을 형성한 뒤 제2 전극(140)이 형성된다.The first electrode 120 is electrically connected to the second electrode 140 through at least one contact hole 112a and 112b. After placing the first electrode 120 according to the stacking order, the flattening layer 143 is formed. is formed through a process such as spin coating. Afterwards, the buffer layer 144 is formed. To connect the electrodes, contact holes 112a and 112b are formed using a method such as dry etching, and then the second electrode 140 is formed.

이때, 버퍼층(144)은 컨택홀(112a, 112b)에 의해 오픈되는 평탄층(143)의 노출을 최소화 하도록 구성되며, 평탄층(143)에서 발생하는 아웃개스에 의해 제2 전극(140)이 비정상 적으로 배치되는 현상을 최소화 하도록 구성된다.At this time, the buffer layer 144 is configured to minimize exposure of the flattening layer 143 opened by the contact holes 112a and 112b, and the second electrode 140 is It is designed to minimize abnormal placement.

도 4는 본 발명의 일 실시예에 따른 유기 발광 표시 장치에서 평탄층의 아웃개스를 저감하기 위한 전극간의 연결구조를 설명하기 위한 도 3의 X영역에 대한 개략적인 확대도이다.FIG. 4 is a schematic enlarged view of area

도 4를 참조하면, 평탄층(143)은 제2 전극(140)과 직접적인 연결관계를 갖지 않는다.Referring to FIG. 4, the flattening layer 143 does not have a direct connection with the second electrode 140.

즉, 평탄층(143)의 컨택홀의 구경(D2)은 버퍼층(144)의 컨택홀의 구경(D1)보다 크며, 제2전극(140)은 제1 전극(120)과 전기적으로 연결되나 평탄층(143)과 제2 전극(140)은 직접적으로 연결되지 않는다. 즉, 평탄층(143)과 제2 전극(140)의 직접적인 연결관계는 최소화된다.That is, the diameter D2 of the contact hole of the flattening layer 143 is larger than the diameter D1 of the contact hole of the buffer layer 144, and the second electrode 140 is electrically connected to the first electrode 120, but the flattening layer ( 143) and the second electrode 140 are not directly connected. That is, the direct connection relationship between the flat layer 143 and the second electrode 140 is minimized.

이와 같이 제2 전극(140)과 평탄층(143)간의 연결관계를 최소화함으로써, 평탄층(143)에서 발생하는 아웃개스에 의한 제2 전극(140)의 영향을 최소화 할 수 있다.By minimizing the connection relationship between the second electrode 140 and the flattening layer 143 in this way, the influence of the outgassing from the flattening layer 143 on the second electrode 140 can be minimized.

구체적으로, 평탄층(143)은 포토아크릴 계열의 유기물 등을 액상 형태로 코팅한 다음 경화시키는 방법으로 형성될 수 있다. 그러나, 시간이 지남에 따라 유기물 등에서 가스가 발생 될 수 있으며 발생되는 가스는 제1 전극(120)과 제2 전극(140)의 연결 관계에 영향을 미치며, 제1 전극(120)과 제2 전극(140) 사이의 전류흐름을 방해한다. Specifically, the flat layer 143 may be formed by coating a photoacrylic-based organic material in liquid form and then curing it. However, over time, gas may be generated from organic materials, etc., and the generated gas affects the connection relationship between the first electrode 120 and the second electrode 140. (140) It interferes with the flow of current between them.

이러한 유기 발광 표시 장치 내부에서 발생되는 가스를 아웃개스라고 하며 아웃개스는 유기 발광 표시 장치를 제조하는 공정안정성과 제품의 수명 신뢰성에 영향을 미칠 수 있다.The gas generated inside such an organic light emitting display device is called outgas, and the outgas can affect the process stability of manufacturing the organic light emitting display device and the reliability of the product lifespan.

그러나, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 평탄층(143)의 컨택홀의 구경(D2)이 버퍼층(144)의 컨택홀의 구경(D1)보다 크므로, 버퍼층(144)은 평탄층(143)의 컨택홀(D2)로 인해 오픈된 평탄층(143)을 커버한다. 버퍼층(144)은 가스의 침투를 효과적으로 억제할 수 있는 실리콘 산화물, 실리콘 질화물 등과 같은 무기물로 이루어지므로, 평탄층(143)에서 발생되는 가스가 세어나와 제1 전극(120)과 제2 전극(140)의 연결부분에 영향을 미치는 것을 최소화할 수 있다. However, in the organic light emitting display device according to an embodiment of the present invention, the aperture D2 of the contact hole in the planarization layer 143 is larger than the aperture D1 of the contact hole in the buffer layer 144, so the buffer layer 144 is a planarization layer. It covers the open flat layer 143 due to the contact hole D2 of (143). Since the buffer layer 144 is made of an inorganic material such as silicon oxide or silicon nitride that can effectively suppress the penetration of gas, the gas generated in the flat layer 143 leaks out to the first electrode 120 and the second electrode 140. ) can be minimized affecting the connection part.

제1 전극(120)과 제2 전극(140)은 동일한 재료로 이루어진 전극일 수 있으며 또는 서로 다른 재료로 이루어진 전극일 수 있으나 이에 제한되지 않는다.The first electrode 120 and the second electrode 140 may be made of the same material or may be made of different materials, but are not limited thereto.

예로서 제1 전극(120)과 제2 전극(140)은 TFT를 구성하는 게이트전극 소스전극 및 드레인 전극일 수 있으며, Al, Pt, Pd, Ag, Mg, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W, Cu 중 적어도 하나 이상의 금속 또는 합금으로, 단일층 또는 다수층으로 형성될 수 있다.For example, the first electrode 120 and the second electrode 140 may be a gate electrode, source electrode, and drain electrode constituting a TFT, and may be Al, Pt, Pd, Ag, Mg, Au, Ni, Nd, Ir, Cr. , Li, Ca, Mo, Ti, W, Cu, or at least one metal or alloy, and may be formed as a single layer or multiple layers.

실예로 제1 전극(120)과 제2 전극(140)은 Ti/Al/Ti 또는 Ti/Mo/Ti 로 구성되는 다층의 전극일 수 있다.For example, the first electrode 120 and the second electrode 140 may be multilayer electrodes made of Ti/Al/Ti or Ti/Mo/Ti.

평탄층(143)은 유기물을 포함하는 포토아크릴 계열의 물질로 이루어질수 있으며 버퍼층(144)은 적어도 한층의 실리콘 질화물층 또는 실리콘 산화물층을 포함하는 다층의 멀티버퍼층일 수 있다. The planarization layer 143 may be made of a photoacrylic-based material containing an organic material, and the buffer layer 144 may be a multi-layer multi-buffer layer including at least one silicon nitride layer or silicon oxide layer.

본 발명의 실시예들에 따른 박막 트랜지스터 및 유기 발광 표시 장치는 다음과 같이 설명될 수 있다.A thin film transistor and an organic light emitting display device according to embodiments of the present invention can be described as follows.

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 평탄기능과 보호기능을 갖도록 적어도 하나의 유기물층과 버퍼층을 포함하는 보호층, 보호층의 컨택홀을 통해 전기적으로 연결되는 제1 전극 및 제2 전극을 포함한다. 버퍼층은 유기물층에서 특정 가스가 외부로 방출되는 아웃개스를 최소화 하도록 컨택홀로 인해 오픈된 유기물층을 커버하며 유기물층의 노출면적을 최소화 하도록 구성된다. 이와 같이 유기물층의 노출을 최소화 하도록 보호층이 컨택홀의 내부를 커버하므로, 유기물층에서 발생할 수 있는 아웃 개스가 최소화될 수 있다.An organic light emitting display device according to an embodiment of the present invention includes a protective layer including at least one organic material layer and a buffer layer to have a planarization function and a protective function, and a first electrode and a second electrode electrically connected through a contact hole in the protective layer. Includes. The buffer layer covers the organic material layer opened by the contact hole to minimize outgassing of specific gases from the organic material layer to the outside and is configured to minimize the exposed area of the organic material layer. As the protective layer covers the inside of the contact hole to minimize exposure of the organic layer, outgassing that may occur in the organic layer can be minimized.

본 발명의 다른 특징에 따르면, 유기물층은 포토아크릴 계열의 물질로 구성될 수 있다.According to another feature of the present invention, the organic material layer may be composed of a photoacrylic-based material.

본 발명의 또 다른 실시예에 따르면, 유기 발광 표시 장치는 소스전극, 드레인전극, 반도체층 및 게이트전극을 포함하는 적어도 하나의 구동소자를 포함하고, 소스전극 및 드레인전극은 Ti/Al/Ti 로 이루어질 수 있다. According to another embodiment of the present invention, an organic light emitting display device includes at least one driving element including a source electrode, a drain electrode, a semiconductor layer, and a gate electrode, and the source electrode and drain electrode are made of Ti/Al/Ti. It can be done.

본 발명의 또 다른 특징에 따르면, 제1 전극은 소스전극 또는 드레인전극과 동일한 물질로 이루어질 수 있다. According to another feature of the present invention, the first electrode may be made of the same material as the source electrode or the drain electrode.

본 발명의 또 다른 특징에 따르면, 제2 전극은 소스전극 또는 드레인전극과 동일한 물질로 이루어질 수 있다. According to another feature of the present invention, the second electrode may be made of the same material as the source electrode or the drain electrode.

본 발명의 또 다른 특징에 따르면, 게이트전극과 제1 전극은 Mo와 Ti를 포함하는 다층의 전극일 수 있다. According to another feature of the present invention, the gate electrode and the first electrode may be multilayer electrodes containing Mo and Ti.

본 발명의 또 다른 특징에 따르면, 버퍼층은 적어도 한층의 실리콘 질화물층 또는 실리콘 산화물층을 포함하는 멀티버퍼층일 수 있다. According to another feature of the present invention, the buffer layer may be a multi-buffer layer including at least one silicon nitride layer or silicon oxide layer.

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판 상의 제1 전극, 제1 전극 상의 평탄층, 평탄층 상의 버퍼층, 버퍼층 상의 제2 전극을 포함한다. 제1 전극과 제2 전극은 평탄층의 제1 컨택홀과 버퍼층의 제2 컨택홀을 통해 전기적으로 연결되는데, 제1 컨택홀의 구경은 제2 컨택홀의 구경보다 크다. 버퍼층은 컨택홀로 인해 오픈된 평탄층을 커버하고, 평탄층에서 발생하는 아웃개스는 최소화될수 있다.An organic light emitting display device according to an embodiment of the present invention includes a first electrode on a substrate, a planarization layer on the first electrode, a buffer layer on the planarization layer, and a second electrode on the buffer layer. The first electrode and the second electrode are electrically connected through a first contact hole in the flat layer and a second contact hole in the buffer layer, and the diameter of the first contact hole is larger than that of the second contact hole. The buffer layer covers the flat layer open due to the contact hole, and outgassing from the flat layer can be minimized.

본 발명의 다른 특징에 따르면, 유기 발광 표시 장치는 정전전류를 배출하기 위한 트랜지스터를 구비하는 ESD회로를 포함하고, 제1 전극 및 제2 전극은 트렌지스터와 연결될 수 있다. According to another feature of the present invention, the organic light emitting display device includes an ESD circuit including a transistor for discharging constant current, and the first electrode and the second electrode may be connected to the transistor.

본 발명의 또 다른 특징에 따르면, 제1 컨택홀에 대응되는 평탄층의 내측면은 버퍼층에 의해 커버될 수 있다. According to another feature of the present invention, the inner surface of the flat layer corresponding to the first contact hole may be covered by a buffer layer.

본 발명의 또 다른 특징에 따르면, 제1 전극 및 제2 전극은 Al, Ti 또는 Mo가 포함된 다층의 전극일 수 있다. According to another feature of the present invention, the first electrode and the second electrode may be multilayer electrodes containing Al, Ti, or Mo.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made without departing from the technical spirit of the present invention. . Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but are for illustrative purposes, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of protection of the present invention should be interpreted in accordance with the claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of rights of the present invention.

100: 유기 발광 표시 장치
20, 120: 제1 전극
30, 130: VDD 전극
40, 140: 제2 전극
112a, 112b: VDD 컨택
141: 게이트 절연막
142: 식각방지층
143: 평탄층
144: 버퍼층
100: Organic light emitting display device
20, 120: first electrode
30, 130: VDD electrode
40, 140: second electrode
112a, 112b: VDD contact
141: Gate insulating film
142: Etching prevention layer
143: Flat layer
144: buffer layer

Claims (11)

복수의 화소가 배열된 액티브 영역 및 상기 액티브 영역의 외곽에 배치된 ESD(electrostatic discharge) 영역;
상기 ESD 영역에 배치되어 상기 복수의 화소에 구동 전압을 공급하는 복수의 구동 전압(VDD) 전극;
상기 구동 전압 전극을 기준으로 좌우에 배치되며, 트랜지스터로 구성된 복수의 정전기 방전 회로;
상기 복수의 정전기 방전 회로 사이에 배치되며, 상기 트랜지스터의 게이트전극에 전기적으로 연결되는 복수의 제1 전극;
상기 복수의 제1 전극 상부에 배치되는 버퍼층을 포함하는 보호층;
상기 보호층 상부에 배치되며, 상기 보호층의 컨택홀을 통해 상기 제1 전극에 전기적으로 연결되는 제2 전극을 포함하는, 유기 발광 표시 장치.
An active area in which a plurality of pixels are arranged and an electrostatic discharge (ESD) area disposed outside the active area;
a plurality of driving voltage (VDD) electrodes disposed in the ESD area to supply a driving voltage to the plurality of pixels;
a plurality of electrostatic discharge circuits disposed on the left and right with respect to the driving voltage electrode and composed of transistors;
a plurality of first electrodes disposed between the plurality of electrostatic discharge circuits and electrically connected to a gate electrode of the transistor;
a protective layer including a buffer layer disposed on the plurality of first electrodes;
An organic light emitting display device comprising a second electrode disposed on the protective layer and electrically connected to the first electrode through a contact hole in the protective layer.
제1 항에 있어서,
상기 보호층은 상기 제1 전극 위에 배치되는 유기물층을 더 포함하며,
상기 유기물층은 포토아크릴 계열의 물질로 구성된, 유기 발광 표시 장치.
According to claim 1,
The protective layer further includes an organic material layer disposed on the first electrode,
An organic light emitting display device, wherein the organic material layer is made of a photoacrylic-based material.
제1 항에 있어서,
상기 액티브 영역에 배치되며, 소스전극, 드레인전극, 반도체층 및 게이트전극을 포함하는 적어도 하나의 구동소자를 더 포함하고, 상기 구동소자의 소스전극 및 드레인전극은 Ti/Al/Ti로 이루어진, 유기 발광 표시 장치.
According to claim 1,
disposed in the active region, further comprising at least one driving element including a source electrode, a drain electrode, a semiconductor layer, and a gate electrode, wherein the source electrode and drain electrode of the driving element are made of Ti/Al/Ti, Luminous display device.
제3 항에 있어서,
상기 제1 전극은 상기 구동소자의 소스전극 또는 드레인전극과 동일한 물질로 이루어진, 유기 발광 표시 장치.
According to clause 3,
The organic light emitting display device wherein the first electrode is made of the same material as the source electrode or drain electrode of the driving element.
제3 항에 있어서,
상기 제2 전극은 상기 구동소자의 소스전극 또는 드레인전극과 동일한 물질로 이루어진, 유기 발광 표시 장치.
According to clause 3,
The organic light emitting display device wherein the second electrode is made of the same material as the source electrode or drain electrode of the driving element.
제3 항에 있어서,
상기 구동소자의 게이트전극과 상기 제1 전극은 Mo와 Ti를 포함하는 다층의 전극인, 유기 발광 표시 장치.
According to clause 3,
An organic light emitting display device, wherein the gate electrode of the driving element and the first electrode are multilayer electrodes containing Mo and Ti.
제1 항에 있어서,
상기 버퍼층은 적어도 한층의 실리콘 질화물층 또는 실리콘 산화물층을 포함하는 멀티버퍼층인, 유기 발광 표시 장치.
According to claim 1,
The organic light emitting display device wherein the buffer layer is a multi-buffer layer including at least one silicon nitride layer or silicon oxide layer.
제1 항에 있어서,
상기 트랜지스터의 게이트전극의 일부를 노출시키도록 상기 트랜지스터의 게이트전극 위에 배치되는 게이트 절연막; 및
상기 게이트 절연막을 덮도록 배치되는 식각방지층을 더 포함하며,
상기 제1 전극의 일부는 상기 식각방지층 위에 배치되며, 다른 일부는 상기 노출된 트랜지스터의 게이트전극과 전기적으로 연결되는, 유기 발광 표시 장치.
According to claim 1,
a gate insulating film disposed on the gate electrode of the transistor to expose a portion of the gate electrode of the transistor; and
It further includes an etch prevention layer disposed to cover the gate insulating film,
A portion of the first electrode is disposed on the etch-stop layer, and the other portion is electrically connected to the exposed gate electrode of the transistor.
제2 항에 있어서,
상기 컨택홀은, 상기 유기물층에 형성된 제1 컨택홀 및 상기 버퍼층에 형성된 제2 컨택홀을 포함하며,
상기 제1 컨택홀의 구경은 상기 제2 컨택홀의 구경보다 큰, 유기 발광 표시 장치.
According to clause 2,
The contact hole includes a first contact hole formed in the organic layer and a second contact hole formed in the buffer layer,
The organic light emitting display device wherein the aperture of the first contact hole is larger than the aperture of the second contact hole.
제9 항에 있어서,
상기 제1 컨택홀에 대응되는 상기 유기물층의 내측면은 상기 버퍼층에 의해 커버되는, 유기 발광 표시 장치.
According to clause 9,
An organic light emitting display device wherein an inner surface of the organic layer corresponding to the first contact hole is covered by the buffer layer.
제1 항에 있어서,
상기 제1 전극은 상기 복수의 화소에 데이터 전압을 공급하며,
상기 구동 전압 전극을 통해 상기 액티브 영역으로 구동 전압을 공급 시 과전류가 발생되면, 상기 과전류를 상기 제2 전극을 통해 인접한 상기 정전기 방전 회로로 전달하여 상기 제1 전극을 통해 외부로 배출하는, 유기 발광 표시 장치.
According to claim 1,
The first electrode supplies data voltage to the plurality of pixels,
When an overcurrent is generated when supplying a driving voltage to the active area through the driving voltage electrode, the overcurrent is transferred to the adjacent electrostatic discharge circuit through the second electrode and discharged to the outside through the first electrode. display device.
KR1020160082859A 2016-06-30 2016-06-30 Organic light emitting display KR102617886B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160082859A KR102617886B1 (en) 2016-06-30 2016-06-30 Organic light emitting display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160082859A KR102617886B1 (en) 2016-06-30 2016-06-30 Organic light emitting display

Publications (2)

Publication Number Publication Date
KR20180003259A KR20180003259A (en) 2018-01-09
KR102617886B1 true KR102617886B1 (en) 2023-12-22

Family

ID=61000345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160082859A KR102617886B1 (en) 2016-06-30 2016-06-30 Organic light emitting display

Country Status (1)

Country Link
KR (1) KR102617886B1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542994B1 (en) * 2003-07-29 2006-01-20 삼성에스디아이 주식회사 Organic electro luminescence display and method of fabricating the same
KR20110094832A (en) 2010-02-18 2011-08-24 김창욱 Garlic resistant lactic acid bacteria for feed additives
KR20120078954A (en) * 2011-01-03 2012-07-11 삼성모바일디스플레이주식회사 Organic light emitting display device and method for manufacturing the same
KR101521676B1 (en) * 2011-09-20 2015-05-19 엘지디스플레이 주식회사 Organic light emitting diode display and method for manufacturing the same
KR20140133053A (en) * 2013-05-09 2014-11-19 삼성디스플레이 주식회사 Organic light emitting diode display

Also Published As

Publication number Publication date
KR20180003259A (en) 2018-01-09

Similar Documents

Publication Publication Date Title
US10418430B2 (en) Display device
US10192492B2 (en) Organic light emitting diode display
US9647046B2 (en) Organic light emitting diode display having high aperture ratio and method for manufacturing the same
US11882738B2 (en) Display device with dam and driving circuit portions disposed on peripheral area
US9000428B2 (en) Organic light emitting diode display
US7944140B2 (en) Organic light emitting display and method of manufacturing the same
US9660011B2 (en) Organic light emitting diode display device and manufacturing method thereof
KR102317720B1 (en) Organic light emitting diode display device and manufacturing method thereof
KR101746841B1 (en) Organic light emitting diode display device and manufacturing method of the same
KR20150024575A (en) Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same
KR20150017978A (en) Organic light emitting diode display
KR101780814B1 (en) White Organic Light Emitting Display Device and Manufacturing Method thereof
KR20180118857A (en) Organic light emitting diode display
KR20150028055A (en) Organic Light Emitting Diode Display And Method For Manufacturing The Same
US10340327B2 (en) Display device
KR20150012143A (en) An organic light emitting display apparatus
KR102519823B1 (en) Flat Panel Display Having A Dummy Pixel For Preventing Electrottatic Damage
KR20150034462A (en) Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same
KR102617886B1 (en) Organic light emitting display
KR102269099B1 (en) Thin film Transistor Substrate For Flat Panel Display And Method For Manufacturing The Same
US10903443B2 (en) Organic EL display device
KR102255591B1 (en) Thin Film Transistor Substrate For Flat Panel Display
KR102211066B1 (en) Thin film Transistor Substrate For Flat Panel Display And Method For Manufacturing The Same
US20240040818A1 (en) Display device and method for manufacturing thereof
US20230345802A1 (en) Organic electroluminescence display device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant