KR102616245B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102616245B1
KR102616245B1 KR1020180119308A KR20180119308A KR102616245B1 KR 102616245 B1 KR102616245 B1 KR 102616245B1 KR 1020180119308 A KR1020180119308 A KR 1020180119308A KR 20180119308 A KR20180119308 A KR 20180119308A KR 102616245 B1 KR102616245 B1 KR 102616245B1
Authority
KR
South Korea
Prior art keywords
electrode
area
layer
light
functional layer
Prior art date
Application number
KR1020180119308A
Other languages
English (en)
Other versions
KR20200039902A (ko
Inventor
이현우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180119308A priority Critical patent/KR102616245B1/ko
Priority to US16/454,171 priority patent/US10840315B2/en
Priority to CN201910841131.5A priority patent/CN111009549A/zh
Publication of KR20200039902A publication Critical patent/KR20200039902A/ko
Application granted granted Critical
Publication of KR102616245B1 publication Critical patent/KR102616245B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3035—Edge emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 디스플레이 기판, 상기 디스플레이 기판 상에 위치하고 각각 오목한 형상을 가지는 복수의 발광영역들을 포함하는 화소정의막, 및 상기 복수의 발광영역들 내에 각각 위치하는 복수의 발광소자들을 포함하고, 상기 복수의 발광소자들 각각은 서로 마주보게 배치된 화소전극과 공통전극, 및 상기 화소전극과 상기 공통전극 사이의 유기발광부를 포함하며, 상기 복수의 발광영역들 각각에서 상기 화소정의막은 서로 마주보는 제1 내측면과 제2 내측면을 포함하고, 상기 화소전극은 상기 제1 내측면 상에 위치하고, 상기 공통전극은 상기 제2 내측면 상에 위치하는 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display device}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
각종 전기적 신호정보를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 지닌 다양한 평판 디스플레이 장치들이 소개되고 있다. 이 중 유기 발광 디스플레이 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고, 넓은 시야각, 높은 콘트라스트(contrast) 및 빠른 응답 속도 등의 고품위 특성으로 인해 차세대 표시 장치로 주목 받고 있다.
유기 발광 디스플레이 장치는 한 쌍의 전극부들 사이에 유기 발광층을 구비한 유기 발광 소자를 포함하며, 한 쌍의 전극부들로부터 공급된 정공과 전자가 유기 발광층에서 결합하여 생성된 엑시톤(exiton)이 여기 상태(exited state)로부터 기저 상태(ground state)로 떨어지면서 빛을 발생시킨다. 한편, 한 쌍의 전극부들은 금속 전극 외에 전자 또는 정공의 주입과 수송을 위한 기능층들을 더 포함할 수 있는데, 이와 같은 기능층들은 잉크젯법에 의해 형성될 수 있다.
다만, 종래 유기 발광 소자는, 한 쌍의 전극부들과 이들 사이의 유기 발광층이 순차적으로 적층된 구조를 가지고 있기에, 잉크젯법에 의해 기능층들을 형성할 때, 발광 영역을 정의하는 다른 절연층과 잉크 간의 표면 장력, 발광 영역의 중앙부와 외곽부 간의 잉크의 건조 속도의 차이 등에 의해 기능층들이 발광 영역에서 균일한 두께를 가지고 형성되기 어려운 점이 있고, 이에 의해 발광 영역에서 휘도 불균일이 발생할 수 있다.
본 발명의 실시예들은, 발광 영역의 휘도 균일성이 향상된 새로운 구조의 유기발광소자를 포함한 디스플레이 장치를 제공한다.
본 발명의 일 측면에 따른 디스플레이 장치는, 디스플레이 기판; 상기 디스플레이 기판 상에 위치하고, 각각 오목한 형상을 가지는 복수의 발광영역들을 포함하는 화소정의막; 및 상기 복수의 발광영역들 내에 각각 위치하는 복수의 발광소자들;을 포함하고, 상기 복수의 발광소자들 각각은, 서로 마주보게 배치된 화소전극과 공통전극, 및 상기 화소전극과 상기 공통전극 사이의 유기발광부를 포함하며, 상기 복수의 발광영역들 각각에서, 상기 화소정의막은 서로 마주보는 제1 내측면과 제2 내측면을 포함하고, 상기 화소전극은 상기 제1 내측면 상에 위치하고, 상기 공통전극은 상기 제2 내측면 상에 위치할 수 있다.
본 실시예에 있어서, 상기 복수의 발광영역들 내에 각각 위치하고, 상기 복수의 발광영역들 각각을 제1 영역과 제2 영역으로 구획하며, 상기 화소정의막의 두께보다 낮은 높이를 가지는 격벽을 더 포함하고, 상기 화소전극은 상기 제1 영역 내에 위치하고, 상기 공통전극은 상기 제2 영역 내에 위치할 수 있다.
본 실시예에 있어서, 상기 복수의 발광영역들 각각에서, 상기 화소정의막은 상기 제1 내측면과 상기 제2 내측면을 연결하고 서로 마주보는 제3 내측면과 제4 내측면을 더 포함하고, 상기 격벽은 상기 제3 내측면에서부터 상기 제4 내측면까지 연장될 수 있다.
본 실시예에 있어서, 상기 화소전극과 상기 유기발광부 사이의 제1 기능층과, 상기 공통전극과 상기 유기발광부 사이의 제2 기능층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1 기능층은 상기 제1 영역 내에 위치하고, 상기 제2 기능층은 상기 제2 영역 내에 위치하며, 상기 유기발광부는 상기 제1 영역과 상기 제2 영역에 걸쳐 연속적으로 위치할 수 있다.
본 실시예에 있어서, 상기 제1 기능층은 홀주입층과 홀수송층을 포함하고, 상기 제2 기능층은 전자주입층과 전자수송층을 포함할 수 있다.
본 실시예에 있어서, 상기 격벽 이상의 높이에서, 상기 제1 기능층과 상기 제2 기능층은 각각 일정한 두께를 가질 수 있다.
본 실시예에 있어서, 상기 디스플레이 기판은, 베이스 기판, 상기 베이스 기판 상의 박막 트랜지스터, 및 상기 박막 트랜지스터 상의 패시베이션막을 포함하고, 상기 화소 정의막은 상기 패시베이션막 상에 위치하며, 상기 제1 전극은 상기 제1 영역의 바닥면 상으로 연장되고, 상기 제1 영역의 바닥면에 형성된 컨택홀을 통해 상기 박막 트랜지스터와 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 제2 전극은 상기 화소정의막의 상면 상으로 연장되고, 상기 복수의 발광소자들에 대해 일체적으로 이루어질 수 있다.
본 실시예에 있어서, 상기 제2 전극은, 상기 복수의 발광영역들과 중첩하고, 상기 복수의 발광영역들보다 큰 복수의 개구들을 포함하고, 상기 복수의 개구들 각각은, 상기 화소정의막의 상면에서 상기 제1 내측면, 상기 제3 내측면, 및 상기 제4 내측면과 이격될 수 있다.
본 발명의 다른 측면에 따른 디스플레이 장치는, 디스플레이 기판; 상기 디스플레이 기판 상에 위치하고, 복수의 발광영역들을 포함하는 화소정의막; 상기 복수의 발광영역들 내에 각각 위치하고, 상기 복수의 발광영역들 각각을 제1 영역과 제2 영역으로 구획하는 격벽; 및 상기 복수의 발광영역들 내에 각각 위치하는 복수의 발광소자들;을 포함하고, 상기 복수의 발광소자들 각각은, 서로 마주보게 배치된 제1 전극과 제2 전극을 포함하며, 상기 제1 전극은 상기 제1 영역 내에 위치하고, 상기 제2 전극은 상기 제2 영역 내에 위치할 수 있다.
본 실시예에 있어서, 상기 복수의 발광영역들 각각에서, 상기 화소정의막은 서로 마주보는 제1 내측면과 제2 내측면, 및 서로 마주보고 상기 제1 내측면과 상기 제2 내측면을 연결하는 제3 내측면과 제4 내측면을 더 포함하고, 상기 격벽은 상기 제3 내측면에서부터 상기 제4 내측면까지 연장될 수 있다.
본 실시예에 있어서, 상기 제1 전극은 상기 제1 내측면 상에 위치하고, 상기 제2 전극은 상기 제2 내측면 상에 위치할 수 있다.
본 실시예에 있어서, 상기 제1 전극 상의 제1 기능층, 상기 제2 전극 상의 제2 기능층, 및 상기 제1 기능층과 상기 제2 기능층 사이의 유기발광부를 더 포함할 수 있다.
본 실시예에 있어서, 상기 격벽의 높이는 상기 화소 정의막의 두께보다 작고, 상기 격벽 이상의 높이에서, 상기 제1 기능층과 상기 제2 기능층은 각각 일정한 두께를 가질 수 있다.
본 실시예에 있어서, 상기 제1 기능층은 상기 제1 전극의 표면과 상기 격벽의 면 중 상기 제1 전극을 향하는 제1 측면을 덮고, 상기 제2 기능층은 상기 제2 전극의 표면과 상기 격벽의 면 중 상기 제2 전극을 향하는 제2 면을 덮으며, 상기 제1 기능층과 상기 제2 기능층은 상기 격벽에 의해 분리되고, 상기 유기발광부는 상기 제1 영역과 상기 제2 영역에서 연속적으로 위치할 수 있다.
본 실시예에 있어서, 상기 디스플레이 기판은, 베이스 기판, 상기 베이스 기판 상의 박막 트랜지스터, 및 상기 박막 트랜지스터 상의 패시베이션막을 포함하고, 상기 화소 정의막은 상기 패시베이션막 상에 위치할 수 있다.
본 실시예에 있어서, 상기 제1 전극은 상기 제1 영역의 바닥면 상으로 연장되고, 상기 제1 영역의 바닥면에 형성된 컨택홀을 통해 상기 박막 트랜지스터와 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 제2 전극은 상기 화소정의막의 상면 상으로 연장되고, 상기 복수의 발광소자들에 대해 일체적으로 이루어질 수 있다.
본 실시예에 있어서, 상기 제2 전극은 상기 복수의 발광영역들과 중첩하는 복수의 개구들을 포함하고, 상기 복수의 개구들 각각은, 상기 화소정의막의 상면에서 상기 제1 내측면, 상기 제3 내측면, 및 상기 제4 내측면과 이격될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명에 따른 디스플레이 장치는, 발광 영역의 휘도 균일성이 향상될 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 예를 개략적으로 도시한 평면도이다.
도 2는 도 1의 디스플레이 장치에서 하나의 발광영역의 일 예를 개략적으로 도시한 평면도이다.
도 3은 도 2의 I-I'단면의 일 예를 개략적으로 도시한 단면도이다.
도 4는 도 1의 디스플레이 장치에서 하나의 발광영역의 다른 예를 개략적으로 도시한 평면도이다.
도 5는 도 4의 II-II'단면의 일 예를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 예를 개략적으로 도시한 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(10)는 이미지가 표시되는 디스플레이영역(DA)과, 디스플레이영역(DA) 외측에 위치하는 주변영역(PA)을 갖는다.
디스플레이영역(DA)에는 복수 개의 발광영역(EA)들이 위치할 수 있다. 복수 개의 발광영역(EA)들은 제1 방향(X)과 제2 방향(Y)을 따라 서로 이격될 수 있으며, 복수 개의 발광영역(EA)들에는 발광소자가 위치할 수 있다. 이와 같은 복수 개의 발광영역(EA)들은 화소정의막(100)에 포함될 수 있다.
주변영역(PA)은 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역을 포함하고, 발광영역(EA)들에 위치한 발광소자들에 인가할 전기적 신호를 전달하는 복수개의 배선들이 위치할 수 있다.
도 2는 도 1의 디스플레이 장치에서 하나의 발광영역의 일 예를 개략적으로 도시한 평면도이며, 도 3은 도 2의 I-I'단면의 일 예를 개략적으로 도시한 단면도이다. 도 2 및 도 3에서는 하나의 발광영역을 설명하지만, 복수 개의 발광영역들은 모두 동일한 구조를 가질 수 있다.
도 2 및 도 3을 참조하면, 화소정의막(100)은 디스플레이 기판(12) 상에 위치한다. 화소정의막(100)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(100)에 포함된 발광영역(EA)은 오목한 형상을 가진다. 오목한 형상의 발광영역(EA)에는 발광소자가 위치할 수 있다. 발광소자는 일 예로, 유기발광부(140)를 포함하는 유기발광소자(OLED)일 수 있다. 한편, 디스플레이 기판(12)은 유기발광소자(OLED)와 전기적으로 연결되는 박막 트랜지스터 등을 포함할 수 있다.
발광영역(EA)은 일 예로, 평면상으로 바라볼 때, 대략 사각형의 형상을 가질 수 있다. 이를 위해, 화소정의막(100)은 발광영역(EA)에서 서로 마주보는 제1 내측면(S1)과 제2 내측면(S2)을 포함할 수 있다. 또한, 화소정의막(100)은 발광영역(EA)에서 제1 내측면(S1)과 제2 내측면(S2)을 연결하고 서로 마주보는 제3 내측면(S3)과 제4 내측면(S4)을 포함할 수 있다. 즉, 발광영역(EA)은 제1 내측면(S1) 내지 제4 내측면(S4)에 의해 구획되는 영역으로 정의될 수 있다. 한편, 발광영역(EA)은 코너부가 둥근 형태를 가질 수 있다. 예를 들어, 제1 내측면(S1)과 제3 내측면(S3)은 수직하게 교차하는 것이 아니라, 제1 내측면(S1)과 제3 내측면(S3)의 교차부에는 라운드진 형상이 될 수 있다.
발광영역(EA) 내에는 발광영역(EA)을 제1 영역(A1)과 제2 영역(A2)으로 구획하는 격벽(110)이 위치할 수 있다. 격벽(110)은 화소정의막(100)의 제3 내측면(S3)에서부터 제4 내측면(S4)까지 연장되며, 화소정의막(100)의 두께보다 낮은 높이를 가질 수 있다. 이와 같은 격벽(110)은 화소정의막(100)과 동일한 재질을 포함하여, 화소정의막(100)과 동시에 형성될 수 있다.
유기발광소자(OLED)는 제1 전극(120), 제2 전극(130), 제1 전극(120)과 제2 전극(130) 사이의 유기발광부(140)를 포함할 수 있다. 또한, 유기발광소자(OLED)는 제1 전극(120)과 유기발광부(140) 사이에 제1 기능층(122, 124), 및 제2 전극(130)과 유기발광부(140) 사이에 제2 기능층(132, 134)을 포함할 수 있다.
제1 전극(120)과 제2 전극(130)은 서로 마주보도록 배치된다. 제1 전극(120)은 제1 영역(A1) 내에 위치하며, 제2 전극(130)은 제1 영역(A1) 내에 위치한다. 예를 들어, 제1 전극(120)은 제1 내측면(S1) 상에 위치하고, 제2 전극(130)은 제2 내측면(S2) 상에 위치함으로써, 수평 방향으로 서로 마주볼 수 있다. 따라서, 제1 전극(120)과 제2 전극(130)은 투명한 성질을 가질 필요가 없다. 예를 들어, 제1 전극(120)과 제2 전극(130)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성될 수 있다.
제1 전극(120) 상에는 제1 기능층(122, 124)이 위치할 수 있다. 일 예로, 제1 전극(120)은 화소 전극이고, 제1 기능층(122, 124)은 정공 주입층(122)과 정공 수송층(124)을 포함할 수 있다. 제1 기능층(122, 124)은 일 예로, 잉크젯 법에 의해 형성될 수 있다. 따라서, 제1 기능층(122, 124)은 제1 전극(120)의 표면과 격벽(110)의 면 중 제1 전극(120)을 향하는 제1 측면을 덮을 수 있으며, 건조 과정을 거침에 따라 제1 전극(120)과 격벽(110) 사이에서는 중앙부가 오목한 형상을 가질 수 있다.
제2 전극(130) 상에는 제2 기능층(132, 134)이 위치할 수 있다. 일 예로, 제2 전극(130)은 공통 전극이고, 제2 기능층(132, 134)은 전자 주입층(132)과 전자 수송층(134)을 포함할 수 있다. 제2 기능층(132, 134)은 제1 기능층(122, 124)과 마찬가지로, 잉크젯 법에 의해 형성될 수 있다. 따라서, 제2 기능층(132, 134)은 제2 전극(130)의 표면과 격벽(110)의 면 중 제2 전극(130)을 향하는 제2 측면을 덮을 수 있으며, 제2 전극(130)과 격벽(110) 사이의 중앙부에서 오목한 형상을 가질 수 있다.
즉, 제1 기능층(122, 124)과 제2 기능층(132, 134)은 격벽(110)에 의해 분리되어, 제1 기능층(122, 124)은 제1 영역(A1) 내에 위치하고, 제2 기능층(132, 134)은 제2 영역(A2) 내에 위치할 수 있다.
유기발광부(140)는 저분자 유기물 또는 고분자 유기물일 수 있으며, 제1 영역(A1)과 제2 영역(A2)에 걸쳐 연속적으로 위치할 수 있다. 따라서, 유기발광부(140)는 격벽(110) 상에도 위치하게 된다.
한편, 상술한 바와 같이, 제1 기능층(122, 124)은 잉크젯 법에 의해 형성되는바, 제1 전극(120) 상에서 균일한 두께를 가질 수 있다. 보다 구체적으로, 제1 기능층(122, 124)은 제1 영역(A1)의 중앙부에서는 오목한 형상을 가질 수 있으므로, 적어도 제1 기능층(122, 124)은 격벽(110) 이상의 높이에서 일정한 두께를 가질 수 있다. 이와 마찬가지로, 제2 기능층(132, 134)도 격벽(110) 이상의 높이에서 일정한 두께를 가질 수 있다.
즉, 격벽(110) 이상의 높이에서는, 가로 방향으로 제1 기능층(122, 124)과 제2 기능층(132, 134)이 일정한 두께를 가질 수 있고, 이 위치에서 전자와 정공이 유기발광부(140)로 주입되므로, 유기발광소자(OLED)는 발광영역(EA) 전체에서 균일한 휘도를 가질 수 있다.
도 4는 도 1의 디스플레이 장치에서 하나의 발광영역의 다른 예를 개략적으로 도시한 평면도이고, 도 5는 도 4의 II-II'단면의 일 예를 개략적으로 도시한 단면도이다.
도 4 및 도 5를 참조하면, 디스플레이 기판(12)은 베이스 기판(200), 베이스 기판(200) 상에 위치한 박막 트랜지스터(TFT)를 포함할 수 있다. 박막 트랜지스터(TFT)는 유기발광소자(OLED)와 전기적으로 연결될 수 있다.
베이스 기판(200)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 다만, 베이스 기판(200)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재로 형성할 수도 있다. 베이스 기판(200)을 형성하는 플라스틱 재는 절연성 유기물일 수 있는데, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌나프탈레이트(PEN, polyethyelenennapthalate), 폴리에틸렌테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(polyphenylenesulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스트리아세테이트(TAC), 셀룰로오스아세테이트프로피오네이트(celluloseacetatepropionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다.
한편, 화상이 베이스 기판(200)방향으로 구현되는 배면 발광형(bottom emission type)인 경우에 베이스 기판(200)은 투명한 재질로 형성해야 한다. 그러나 화상이 베이스 기판(200)의 반대 방향으로 구현되는 전면 발광형(top emission type)인 경우에 베이스 기판(200)은 반드시 투명한 재질로 형성할 필요는 없다. 이 경우 금속으로 베이스 기판(200)을 형성할 수 있다. 금속으로 베이스 기판(200)을 형성할 경우 베이스 기판(200)은 탄소, 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 및 스테인레스 스틸(SUS)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다.
베이스 기판(200) 상에는 박막트랜지스터(TFT)의 활성층(203)으로 불순물 등이 침투하는 것을 방지하기 위해 버퍼층(202)이 형성될 수 있다. 버퍼층(202)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수 있다.
박막 트랜지스터(TFT)는 활성층(203), 게이트 전극(205), 소스 전극(207) 및 드레인 전극(208)을 포함할 수 있다. 이하에서는 박막 트랜지스터(TFT)가 활성층(203), 게이트 전극(205), 소스 전극(207) 및 드레인 전극(208)이 순차적으로 형성된 탑 게이트 타입(top gate type)인 경우를 설명한다. 그러나 본 실시예는 이에 한정되지 않고 바텀 게이트 타입(bottom gate type) 등 다양한 타입의 박막 트랜지스터(TFT)가 채용될 수 있다.
활성층(203)은 반도체 물질, 예컨대 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다. 그러나 본 실시예는 이에 한정되지 않고 활성층(203)은 다양한 물질을 함유할 수 있다. 선택적 실시예로서 활성층(203)은 유기 반도체 물질 등을 함유할 수 있다. 또 다른 선택적 실시예로서, 활성층(203)은 산화물 반도체 물질을 함유할 수 있다. 예컨대, 활성층(203)은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge) 등과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
제1 절연층(204)은 활성층(203) 상에 형성된다. 제1 절연층(204)은 활성층(203)과 게이트 전극(205)을 절연하는 층으로, 게이트 절연막일 수 있다. 제1 절연층(204)은 금속 산화물 또는 금속 질화물을 포함할 수 있다.
게이트 전극(205)은 제1 절연층(204)의 상부에 위치한다. 게이트 전극(205)은 박막 트랜지스터(TFT)에 온/오프 신호를 인가하는 게이트 라인(미도시)과 연결될 수 있다. 게이트 전극(205)은 저저항 금속 물질로 이루어질 수 있다. 게이트 전극(205)은, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
게이트 전극(205)상에는 제2 절연층(206)이 형성된다. 제2 절연층(206)은 소스 전극(207) 및 드레인 전극(208)과 게이트 전극(205)을 절연한다. 제2 절연층(206)은 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 예컨대 무기 물질은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 또는 하프늄산화물(HfO2) 등을 포함할 수 있다.
제2 절연층(206) 상에 소스 전극(207) 및 드레인 전극(208)이 형성된다. 소스 전극(207) 및 드레인 전극(208)은 제1 절연층(204) 및 제2 절연층(206)에 형성된 콘택홀을 통해 활성층(203)의 소스 영역 및 드레인 영역과 각각 접촉할 수 있다. 소스 전극(207) 및 드레인 전극(208)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 예를 들어, 소스 전극(207) 및 드레인 전극(208)은 티타늄(Ti), 알루미늄(Al), 및 티타늄(Ti)의 3층 적층 구조를 가질 수 있다.
패시베이션막(209)은 박막 트랜지스터(TFT)를 덮도록 형성될 수 있다. 패시베이션막(209)은 박막 트랜지스터(TFT)로부터 비롯된 단차를 해소하고 상면을 평탄하게 하여, 하부 요철에 의해 표시소자(230)에 불량이 발생하는 것을 방지한다.
패시베이션막(209)은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등이 포함되도록 할 수 있고, 유기 절연막으로는 일반 범용고분자(PMMA, PS), 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 포함되도록 할 수 있다. 또한, 패시베이션막(209)은 무기 절연막과 유기 절연막의 복합 적층체로도 형성될 수 있다.
패시베이션막(209) 상에는 화소 정의막(100)이 위치한다. 화소정의막(100)은 복수 개의 발광 영역(EA)을 포함하고, 복수 개의 발광 영역(EA)에는 유기발광소자(OLED)가 위치할 수 있다. 화소정의막(100)과 유기발광소자(OLED)은 도 2 및 도 3에서 설명한 바와 동일하므로 반복하여 설명하지 않으며, 이하에서는 차이점만을 설명하도록 한다.
화소정의막(100)의 제1 내측면(S1) 상에 위치하는 제1 전극(120)은 제1 영역의 바닥면 상으로 연장되고, 제1 영역의 바닥면에 형성된 컨택홀을 통해 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 제1 영역의 바닥면은 패시베이션막(209)의 상면의 일부일 수 있으며, 컨택홀은 패시베이션막(209)에 형성될 수 있다.
화소정의막(100)의 제2 내측면(S2) 상에 위치하는 제2 전극(130)은, 제1 전극(120)의 연장 방향과 반대방향, 즉 화소정의막(110)의 상면 상으로 연장된다. 또한, 제2 전극(130)은 공통전극으로써, 복수 개의 유기발광소자(OLED)들에 대해 일체적으로 이루어질 수 있다. 보다 구체적으로, 도 4에 도시된 바와 같이, 제2 내측면(S2)에서 화소정의막(100)의 상면으로 연장된 제2 전극(130)은 디스플레이영역(도 1의 DA) 전체를 덮도록 일체적으로 형성되며, 발광영역(EA)과 중첩하는 개구(OP)를 포함할 수 있다. 이때, 개구(OP)는 발광영역(EA)보다 크게 형성될 수 있다. 구체적으로, 도 4에 도시된 바와 같이, 제2 전극(130)은 화소정의막(100)의 상면에서 제1 내측면(S1), 제3 내측면(S3), 및 제4 내측면(S4)과 이격 됨으로써, 제2 전극(130)과 제1 전극(120) 간의 단락을 방지할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 디스플레이 기판;
    상기 디스플레이 기판 상에 위치하고, 각각 오목한 형상을 가지는 복수의 발광영역들을 포함하는 화소정의막; 및
    상기 복수의 발광영역들 내에 각각 위치하는 복수의 발광소자들;을 포함하고,
    상기 복수의 발광소자들 각각은, 서로 마주보게 배치된 화소전극과 공통전극, 및 상기 화소전극과 상기 공통전극 사이의 유기발광부를 포함하며,
    상기 복수의 발광영역들 각각에서, 상기 화소정의막은 서로 마주보는 제1 내측면과 제2 내측면을 포함하고,
    상기 화소전극은 상기 제1 내측면 상에 위치하고, 상기 공통전극은 상기 제2 내측면 상에 위치하고,
    상기 복수의 발광영역들 내에 각각 위치하고, 상기 복수의 발광영역들 각각을 제1 영역과 제2 영역으로 구획하는 격벽을 더 포함하고,
    상기 화소전극은 상기 제1 영역 내에 위치하고, 상기 공통전극은 상기 제2 영역 내에 위치하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 격벽은 상기 화소정의막의 두께보다 낮은 높이를 갖는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 복수의 발광영역들 각각에서, 상기 화소정의막은 상기 제1 내측면과 상기 제2 내측면을 연결하고 서로 마주보는 제3 내측면과 제4 내측면을 더 포함하고,
    상기 격벽은 상기 제3 내측면에서부터 상기 제4 내측면까지 연장된 디스플레이 장치.
  4. 제2항에 있어서,
    상기 화소전극과 상기 유기발광부 사이의 제1 기능층과, 상기 공통전극과 상기 유기발광부 사이의 제2 기능층을 더 포함하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제1 기능층은 상기 제1 영역 내에 위치하고, 상기 제2 기능층은 상기 제2 영역 내에 위치하며, 상기 유기발광부는 상기 제1 영역과 상기 제2 영역에 걸쳐 연속적으로 위치하는 디스플레이 장치.
  6. 제4항에 있어서,
    상기 제1 기능층은 홀주입층과 홀수송층을 포함하고, 상기 제2 기능층은 전자주입층과 전자수송층을 포함하는 디스플레이 장치.
  7. 제4항에 있어서,
    상기 격벽 이상의 높이에서, 상기 제1 기능층과 상기 제2 기능층은 각각 일정한 두께를 가지는 디스플레이 장치.
  8. 제2항에 있어서,
    상기 디스플레이 기판은, 베이스 기판, 상기 베이스 기판 상의 박막 트랜지스터, 및 상기 박막 트랜지스터 상의 패시베이션막을 포함하고,
    상기 화소 정의막은 상기 패시베이션막 상에 위치하며,
    상기 화소전극은 상기 제1 영역의 바닥면 상으로 연장되고, 상기 제1 영역의 바닥면에 형성된 컨택홀을 통해 상기 박막 트랜지스터와 전기적으로 연결된 디스플레이 장치.
  9. 제3항에 있어서,
    상기 공통전극은 상기 화소정의막의 상면 상으로 연장되고, 상기 복수의 발광소자들에 대해 일체적으로 이루어진 디스플레이 장치.
  10. 제9항에 있어서,
    상기 공통전극은, 상기 복수의 발광영역들과 중첩하고, 상기 복수의 발광영역들보다 큰 복수의 개구들을 포함하고,
    상기 복수의 개구들 각각은, 상기 화소정의막의 상면에서 상기 제1 내측면, 상기 제3 내측면, 및 상기 제4 내측면과 이격된 디스플레이 장치.
  11. 디스플레이 기판;
    상기 디스플레이 기판 상에 위치하고, 복수의 발광영역들을 포함하는 화소정의막;
    상기 복수의 발광영역들 내에 각각 위치하고, 상기 복수의 발광영역들 각각을 제1 영역과 제2 영역으로 구획하는 격벽; 및
    상기 복수의 발광영역들 내에 각각 위치하는 복수의 발광소자들;을 포함하고,
    상기 복수의 발광소자들 각각은, 서로 마주보게 배치된 제1 전극과 제2 전극을 포함하며,
    상기 제1 전극은 상기 제1 영역 내에 위치하고, 상기 제2 전극은 상기 제2 영역 내에 위치하는 디스플레이 장치.
  12. 제11항에 있어서,
    상기 복수의 발광영역들 각각에서, 상기 화소정의막은 서로 마주보는 제1 내측면과 제2 내측면, 및 서로 마주보고 상기 제1 내측면과 상기 제2 내측면을 연결하는 제3 내측면과 제4 내측면을 더 포함하고,
    상기 격벽은 상기 제3 내측면에서부터 상기 제4 내측면까지 연장된 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제1 전극은 상기 제1 내측면 상에 위치하고, 상기 제2 전극은 상기 제2 내측면 상에 위치하는 디스플레이 장치.
  14. 제13항에 있어서,
    상기 제1 전극 상의 제1 기능층, 상기 제2 전극 상의 제2 기능층, 및 상기 제1 기능층과 상기 제2 기능층 사이의 유기발광부를 더 포함하는 디스플레이 장치.
  15. 제14항에 있어서,
    상기 격벽의 높이는 상기 화소 정의막의 두께보다 작고,
    상기 격벽 이상의 높이에서, 상기 제1 기능층과 상기 제2 기능층은 각각 일정한 두께를 가지는 디스플레이 장치.
  16. 제15항에 있어서,
    상기 제1 기능층은 상기 제1 전극의 표면과 상기 격벽의 면 중 상기 제1 전극을 향하는 제1 측면을 덮고,
    상기 제2 기능층은 상기 제2 전극의 표면과 상기 격벽의 면 중 상기 제2 전극을 향하는 제2 면을 덮으며,
    상기 제1 기능층과 상기 제2 기능층은 상기 격벽에 의해 분리되고,
    상기 유기발광부는 상기 제1 영역과 상기 제2 영역에서 연속적으로 위치하는 디스플레이 장치.
  17. 제13항에 있어서,
    상기 디스플레이 기판은, 베이스 기판, 상기 베이스 기판 상의 박막 트랜지스터, 및 상기 박막 트랜지스터 상의 패시베이션막을 포함하고,
    상기 화소 정의막은 상기 패시베이션막 상에 위치하는 디스플레이 장치.
  18. 제17항에 있어서,
    상기 제1 전극은 상기 제1 영역의 바닥면 상으로 연장되고, 상기 제1 영역의 바닥면에 형성된 컨택홀을 통해 상기 박막 트랜지스터와 전기적으로 연결된 디스플레이 장치.
  19. 제13항에 있어서,
    상기 제2 전극은 상기 화소정의막의 상면 상으로 연장되고, 상기 복수의 발광소자들에 대해 일체적으로 이루어진 디스플레이 장치.
  20. 제19항에 있어서,
    상기 제2 전극은 상기 복수의 발광영역들과 중첩하는 복수의 개구들을 포함하고,
    상기 복수의 개구들 각각은, 상기 화소정의막의 상면에서 상기 제1 내측면, 상기 제3 내측면, 및 상기 제4 내측면과 이격된 디스플레이 장치.
KR1020180119308A 2018-10-05 2018-10-05 디스플레이 장치 KR102616245B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180119308A KR102616245B1 (ko) 2018-10-05 2018-10-05 디스플레이 장치
US16/454,171 US10840315B2 (en) 2018-10-05 2019-06-27 Display device
CN201910841131.5A CN111009549A (zh) 2018-10-05 2019-09-06 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180119308A KR102616245B1 (ko) 2018-10-05 2018-10-05 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20200039902A KR20200039902A (ko) 2020-04-17
KR102616245B1 true KR102616245B1 (ko) 2023-12-21

Family

ID=70051834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180119308A KR102616245B1 (ko) 2018-10-05 2018-10-05 디스플레이 장치

Country Status (3)

Country Link
US (1) US10840315B2 (ko)
KR (1) KR102616245B1 (ko)
CN (1) CN111009549A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894489B2 (en) * 2021-03-16 2024-02-06 Epistar Corporation Semiconductor device, semiconductor component and display panel including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332490A (ja) 2005-05-30 2006-12-07 Sony Corp 発光素子及び発光装置
JP2011034849A (ja) 2009-08-03 2011-02-17 Toshiba Mobile Display Co Ltd 有機ｅｌ装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087196A (en) 1998-01-30 2000-07-11 The Trustees Of Princeton University Fabrication of organic semiconductor devices using ink jet printing
KR101097335B1 (ko) * 2010-02-25 2011-12-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 제조 방법
JP6357349B2 (ja) * 2014-05-16 2018-07-11 株式会社ジャパンディスプレイ 表示装置
KR102151475B1 (ko) 2014-09-04 2020-09-04 엘지디스플레이 주식회사 유기발광표시패널 및 그 제조방법
CN104409647A (zh) * 2014-11-14 2015-03-11 京东方科技集团股份有限公司 一种像素单元及其制作方法、发光器件、显示装置
KR102489836B1 (ko) 2015-06-30 2023-01-18 엘지디스플레이 주식회사 유기전계발광표시장치
CN105448957B (zh) * 2016-01-04 2018-06-05 京东方科技集团股份有限公司 有机电致发光显示基板及其制作方法、显示装置
CN107623083B (zh) 2017-08-31 2019-09-24 上海天马微电子有限公司 阵列基板、有机电致发光显示面板及喷墨打印方法
CN107579105B (zh) 2017-09-12 2019-11-26 深圳市华星光电半导体显示技术有限公司 Oled显示面板的制备方法及oled显示面板
KR102446139B1 (ko) * 2017-12-06 2022-09-22 삼성디스플레이 주식회사 발광 다이오드 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332490A (ja) 2005-05-30 2006-12-07 Sony Corp 発光素子及び発光装置
JP2011034849A (ja) 2009-08-03 2011-02-17 Toshiba Mobile Display Co Ltd 有機ｅｌ装置

Also Published As

Publication number Publication date
KR20200039902A (ko) 2020-04-17
US20200111852A1 (en) 2020-04-09
CN111009549A (zh) 2020-04-14
US10840315B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
US11600797B2 (en) Organic light-emitting display apparatus having peripheral dam containing metal-containing layer
US10269879B2 (en) Display device having an auxiliary electrode
US9972693B2 (en) Display device
US11309369B2 (en) Display apparatus
US11171195B2 (en) Display device including a power supply line that overlaps a driving circuit
US11476442B2 (en) Display apparatus
US8274219B2 (en) Electro-luminescent display panel including a plurality of island patterns serving as an encapsulation film
KR20200071194A (ko) 표시 장치
US10950678B2 (en) Thin film transistor substrate and organic light-emitting display using the same
KR102542177B1 (ko) 유기 발광 표시 장치 및 이를 구비한 전자 기기
US9099408B2 (en) Organic light-emitting diode (OLED) display
US20140084258A1 (en) Organic light emitting display device
EP3817062A2 (en) Organic light-emitting display apparatus
KR102543973B1 (ko) 유기발광소자 표시장치
KR102513510B1 (ko) 유기발광 표시장치
US20190181204A1 (en) Electroluminescent Display Device
KR102616245B1 (ko) 디스플레이 장치
JP2015197956A (ja) 電気光学装置及び電子機器
JP2008234932A (ja) 表示装置
US10644086B2 (en) Electroluminescent display device
US20240215357A1 (en) Display device
KR20240099546A (ko) 표시 장치
KR20240108898A (ko) 표시 장치 및 이의 제조 방법
KR20220060030A (ko) 표시 장치
JP2006172886A (ja) 表示装置及び表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right