KR102615115B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102615115B1
KR102615115B1 KR1020180054566A KR20180054566A KR102615115B1 KR 102615115 B1 KR102615115 B1 KR 102615115B1 KR 1020180054566 A KR1020180054566 A KR 1020180054566A KR 20180054566 A KR20180054566 A KR 20180054566A KR 102615115 B1 KR102615115 B1 KR 102615115B1
Authority
KR
South Korea
Prior art keywords
layer
pixel
curved side
intermediate layer
pixel electrode
Prior art date
Application number
KR1020180054566A
Other languages
English (en)
Other versions
KR20190130106A (ko
Inventor
타카유키 후카사와
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180054566A priority Critical patent/KR102615115B1/ko
Priority to US16/273,044 priority patent/US10943963B2/en
Publication of KR20190130106A publication Critical patent/KR20190130106A/ko
Application granted granted Critical
Publication of KR102615115B1 publication Critical patent/KR102615115B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명의 일 실시예는, 기판과, 기판 상의 화소전극들과, 화소전극들 중 인접한 제1화소전극 및 제2화소전극 각각의 가장자리를 덮되 오목하게 커브진 측면을 구비한 화소정의막과, 화소정의막의 커브진 측면의 일부와 제1화소전극 상에 위치하는 제1중간층과, 화소정의막의 커브진 측면의 일부와 제2화소전극 상에 위치하는 제2중간층과, 제1중간층 및 제2중간층 각각의 위에 위치하되, 상호 이격된 제1대향전극 및 제2대향전극을 포함하는, 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display device}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
유기발광 표시장치는 화소들 각각이 유기발광다이오드를 구비하는 디스플레이 장치이다. 유기발광다이오드는 화소전극과, 발광층 및 대향전극을 포함한다.
풀 컬러(full color)를 구현하는 유기 발광 표시 장치의 경우, 각 화소영역 마다 서로 다른 색의 빛이 방출되며, 각 화소의 발광층, 및 복수의 화소들에 있어서 일체로 형성되는 대향전극은 증착 마스크를 이용하여 형성될 수 있다. 유기 발광 표시 장치가 점차 고해상도화 됨에 따라 증착 공정시 사용되는 마스크의 오픈슬릿(open slit)의 폭이 점점 좁아지고 있으며 그 산포 또한 점점 더 감소될 것이 요구되고 있다. 또한, 고해상도 유기 발광 표시 장치를 제작하기 위해서는 쉐도우 현상(shadow effect)을 줄이거나 없애는 것이 요구되고 있다. 그에 따라, 기판과 마스크를 밀착시킨 상태에서 증착 공정을 진행하는 방법이 사용될 수 있다.
그러나, 기판과 마스크를 밀착시킨 상태에서 증착 공정을 진행하는 경우, 마스크가 화소정의막을 손상시키는 등의 문제가 있다. 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 각 화소마다 패터닝된 중간층들 및 대향전극들을 포함하는 디스플레이 장치 및 제조 방법을 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 기판; 상기 기판 상의 화소전극들; 상기 화소전극들 중 인접한 제1화소전극 및 제2화소전극 각각의 가장자리를 덮되, 오목하게 커브진 측면을 구비한 화소정의막; 상기 화소정의막의 상기 커브진 측면의 일부와 상기 제1화소전극 상에 위치하는 제1중간층; 상기 화소정의막의 상기 커브진 측면의 일부와 상기 제2화소전극 상에 위치하는 제2중간층; 및 상기 제1중간층 및 상기 제2중간층 각각의 위에 위치하되, 상호 이격된 제1대향전극 및 제2대향전극;을 포함하는, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 제1화소전극과 상기 화소정의막의 상기 커브진 측면이 만나는 제1지점에서부터 상기 화소정의막의 상면까지의 수직 거리는, 상기 수직 거리와 동일 선상에 있는 가상의 축과 상기 상면과 동일한 가상의 평면이 만나는 점에서부터 상기 화소정의막의 상기 커브진 측면까지의 수평 거리와 실질적으로 동일할 수 있다.
본 실시예에 있어서, 상기 수직 거리는 500nm 내지 3000nm일 수 있다.
본 실시예에 있어서, 상기 제1화소전극과 상기 화소정의막의 상기 커브진 측면이 만나는 제1지점과 대응하는 상기 제1중간층의 제1부분의 제1두께는, 상기 제1중간층 중 상기 제1화소전극의 중심과 대응하는 제2부분의 제2두께보다 작을 수 있다.
본 실시예에 있어서, 상기 제1두께는 상기 제2두께의 0.45배 내지 0.5배일 수 있다.
본 실시예에 있어서, 상기 제1중간층의 두께는, 상기 제1화소전극의 중심과 대응하는 지점으로부터 상기 제1지점을 향해 감소할 수 있다.
본 실시예에 있어서, 상기 제1대향전극의 단부는 상기 제1중간층의 단부를 지나 상기 화소정의막의 상기 커브진 측면에 직접 접촉할 수 있다.
본 실시예에 있어서, 상기 제1중간층은, 제1색상의 빛을 방출하는 제1발광층; 및 상기 제1화소전극과 상기 제1발광층 사이의 제1기능층 및 상기 제1발광층과 상기 제1대향전극 사이의 제2기능층 중 적어도 어느 하나;를 포함할 수 있다.
본 실시예에 있어서, 상기 제1중간층은 상기 제1기능층을 포함하며, 상기 제1발광층의 단부는 상기 제1기능층의 단부를 지나 상기 화소정의막의 상기 커브진 측면에 접촉할 수 있다.
본 실시예에 있어서, 상기 제1중간층은 상기 제2기능층을 포함하며, 상기 제2기능층의 단부는 상기 제1발광층의 단부를 지나 상기 화소정의막의 상기 커브진 측면에 접촉할 수 있다.
본 실시예에 있어서, 상기 제1대향전극의 단부는 상기 제2기능층의 단부를 지나 상기 화소정의막의 상기 커브진 측면에 접촉할 수 있다.
본 실시예에 있어서, 상기 화소정의막은 상기 커브진 측면과 연결되는 상면을 포함하며, 상기 제1대향전극의 단부는 상기 상면과 접촉하지 않을 수 있다.
본 실시예에 있어서, 상기 제1대향전극 상에 위치하며, 단부가 상기 화소정의막의 상기 커브진 측면에 접촉하는 제1보호층을 더 포함할 수 있다.
본 발명의 다른 실시예는, 화소전극들이 형성된 기판을 준비하는 단계; 상기 화소전극들 중 제1화소전극의 가장자리를 덮되, 상기 제1화소전극의 상면에 대하여 오목하게 커브진 측면을 구비한 화소정의막을 형성하는 단계; 상기 제1화소전극을 노출하는 개구영역들을 구비하는 보호 수지층 및 감광성 수지층을 형성하는 단계; 상기 보호 수지층 및 상기 감광성 수지층을 이용하여 상기 제1화소전극 상에 제1중간층을 형성하는 단계; 및 상기 보호 수지층 및 상기 감광성 수지층을 이용하여 상기 제1중간층 상에 제1대향전극을 형성하는 단계;를 포함하는, 디스플레이 장치의 제조 방법을 개시한다.
본 실시예에 있어서, 상기 감광성 수지층의 개구영역의 단부는, 상기 제1화소전극과 상기 화소정의막의 커브진 측면이 만나는 제1지점과 동일 선 상에 위치할 수 있다.
본 실시예에 있어서, 상기 제1화소전극과 상기 화소정의막의 커브진 측면이 만나는 제1지점에서 상기 제1중간층의 제1두께는, 상기 제1화소전극의 중심과 대응하는 제2지점에서 상기 제1중간층의 제2두께 보다 작을 수 있다.
본 실시예에 있어서, 상기 제1두께는 상기 제2두께의 0.45배 내지 0.5배일 수 있다.
본 실시예에 있어서, 상기 제1중간층의 두께는 상기 제2지점에서 상기 제1지점을 향하는 방향을 따라 감소할 수 있다.
본 실시예에 있어서, 상기 제1대향전극은 상기 제1중간층의 단부를 지나 상기 화소정의막의 상기 커브진 측면에 접촉할 수 있다.
본 실시예에 있어서, 상기 화소정의막은, 상기 제1화소전극과 이웃한 제2화소전극의 가장자리를 덮되, 상기 제2화소전극의 상면에 대하여 커브진 측면; 및 상기 제1화소전극과 대응하는 커브진 측면과 상기 제2화소전극과 대응하는 커브진 측면 사이에 위치하는 상부면;을 포함하며, 상기 제1대향전극은 상기 상부면과 접촉하지 않을 수 있다.
본 발명의 실시예들에 따르면, 중간층 및 대향전극 등과 같이 화소전극 및 화소정의막의 커브진 측면 상에 증착되는 층들의 프로파일을 완만하게 유지할 수 있다. 그러므로, 표시요소의 동작시 전술한 층(들)의 특정 부분에 전계가 집중되는 등의 문제를 방지할 수 있어 화소의 품질을 향상시킬 수 있다. 또한, 층(들)의 밀도를 비교적 균일하게 유지할 수 있어 고품질의 층들을 형성할 수 있다. 그러나, 전술한 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 하나의 화소의 등가 회로도이다.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 방법에 따른 단면도들이다.
도 9 내지 도 13은 본 발명의 다른 실시예에 따른 디스플레이 장치의 제조 방법에 따른 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 접촉하면서 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
디스플레이 장치는 도 1에 도시된 바와 같이 소정의 이미지를 표시할 수 있는 디스플레이영역(DA)과 디스플레이영역(DA) 외측의 주변영역(PA)을 포함한다. 도 1은 디스플레이 장치 중 기판(100)의 모습으로 이해될 수 있다. 예컨대, 기판(100)이 디스플레이영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수 있다.
디스플레이영역(DA)에는 서로 다른 색상의 빛을 방출하는 화소들이 배치된다. 주변영역(PA)은 비디스플레이영역으로서, 화소들에 전기적 신호나 전원을 제공하기 위한 드라이버, 전원전압공급라인 등이 배치될 수 있으며, 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드를 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 하나의 화소의 등가 회로도이다.
도 2를 참조하면, 화소는 화소회로(PC) 및 화소회로(PC)에 연결된 표시요소를 포함한다. 도 2에서는 표시요소로서 유기발광다이오드(OLED)를 도시하고 있다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스위칭 전압에 따라 데이터선(DL)으로부터 입력된 데이터 전압을 제1박막트랜지스터(T1)로 전달한다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전송받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류(Id)를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류(Id)에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)는 제2전원전압(ELVSS)을 공급받을 수 있다.
도 2에서는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 방법에 따른 단면도들이다.
도 3을 참조하면 화소전극(210)이 형성된 기판(100)을 준비한다. 기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
화소전극(210)이 형성되기 전에 다양한 층들이 형성될 수 있다. 도면에서는, 기판(100) 상에 박막트랜지스터(TFT)와 스토리지 커패시터(Cst)를 형성하고, 이들을 덮는 평탄화 절연층(170)을 형성한 후, 이 평탄화 절연층(170) 상에 화소전극(210)이 형성되는 것으로 도시하고 있다. 도 3에는 하나의 화소전극(210)을 도시하고 있으나, 디스플레이 장치의 각 화소마다 화소전극이 배치되어 있는 것으로 이해할 수 있다.
버퍼층(110), 게이트절연층(130), 및 층간절연층(150)은 산화규소(SiOx), 질화규소(SiNx), 산질화규소(SiON)와 같은 무기 절연 물질을 포함할 수 있다. 평탄화 절연층(170)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기물을 포함할 수 있다. 도 1에서는 버퍼층(110)으로부터 평탄화 절연층(170)까지의 절연층에 대하여 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예에서, 박막트랜지스터(TFT)와 스토리지 커패시터(Cst)의 구조에 따라 절연층이 더 배치될 수 있음은 물론이다.
화소전극(210)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(210)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소전극(210)이 형성된 기판(100) 상에 화소정의막(180)을 형성한다. 화소정의막(180)은 화소전극(210)과 대응하는 개구(180OP)를 포함한다. 화소정의막(180)은 오목하게 커브진 측면(181)을 구비한다. 커브진 측면(181)은 기판(100)에서 멀어지는 방향을 따라 오목하게 형성된다. 도 3과 같은 단면도 상에서, 커브진 측면(181)은 오목하게 형성되되, 커브진 측면(181)의 접선(LP)과 기판(100)이 이루는 각도(θ)가 화소전극(210)으로부터 멀어지는 방향을 따라 증가하도록 형성될 수 있다. 커브진 측면(181)과 화소전극(210)의 상면이 만나는 제1지점(AP1)에서 화소전극(210)의 상면과 커브진 측면(181) 사이에는 단차가 없으며, 따라서 후술하는 공정에서 형성될 제1중간층 및 제1대향전극 등이 끊어지거나 요철에 의해 제1중간층에서 방출되는 빛의 품질이 저하되는 등의 문제를 방지할 수 있다.
화소전극(210)과 커브진 측면(181)이 만나는 제1지점(AP1)에서부터 화소정의막(180)의 상면(183)까지의 제1수직 거리(H1)는, 제1수평 거리(L)와 실질적으로 동일한 값을 가질 수 있다. 예컨대, 단면상에서, 점(C1)을 중심으로 커브진 측면(181)까지의 곡률반경은 실질적으로 일정하게 형성될 수 있다. 여기서, 제1수평 거리(L)는 제1수직 거리(H1)와 동일 선상에 있는 가상의 축(AX1) 및 상면(183)과 동일한 가상의 평면(VP)이 만나는 점(C1)으로부터 커브진 측면(181)의 상단까지 수평 거리로 이해할 수 있다.
제1수직 거리(H1)는 화소전극(210)의 상면으로부터 화소정의막(180)의 상면(183)까지의 거리에 대응할 수 있으며, 제1수직 거리(H1)는 평탄화 절연층(170)의 상면으로부터 화소정의막(180)의 상면(183)까지의 제2수직 거리(H2) 보다 작을 수 있다. 제1수직 거리(H1)는 약 500nm 내지 3,000nm의 범위에서 선택될 수 있다.
화소정의막(180)은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 복수 층으로 형성될 수 있다. 유기물은 올레핀 계열의 유기물이나, 아크릴 계열 유기물 또는 이미드 계열 유기물 등을 포함할 수 있다. 이미드 계열의 유기물은 예컨대 폴리이미드(PI)를 사용할 수 있다. 무기물은 질화규소 또는 산화규소 등을 포함할 수 있다.
도 4를 참조하면, 화소정의막(180) 상에 보호 수지층(310) 및 감광성 수지층(320)을 형성한다. 일 실시예로, 화소정의막(180) 상에 비감광성 수지층(미도시)과 감광성 수지층(미도시)을 형성하고, 감광성 수지층을 부분적으로 노광 및 식각하여 개구영역(320OP)을 갖는 감광성 수지층(320)을 형성한다 이후, 감광성 수지층(320)을 통해 비감광성 수지층을 선택적으로 제거함으로써 개구영역(310OP)을 갖는 보호 수지층(310)을 형성할 수 있다.
비감광성 수지층은 불소계 레진으로 형성될 수 있다. 예를 들어, 비감광성 수지층은 에테르 구조에서 수소의 일부가 불소로 치환된 플루오르 에테르(Fluoro ether) 75~95wt%와, 수지 중합체(Resin polymer) 5~25wt%를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 비감광성 수지층이 전술한 물질을 포함하는 경우, 하이드로 플루오르 에테르를 포함하는 용액 형태의 스트리퍼 등을 이용하여 비감광성 수지층을 부분적으로 제거함으로써, 개구영역을 갖는 보호 수지층(310)을 형성할 수 있다.
보호 수지층(310)의 개구영역(310OP)은 감광성 수지층(320)의 개구영역(320OP) 보다 크게 형성될 수 있다. 예컨대, 보호 수지층(310)이 화소정의막(180)의 상면(183)에만 위치하도록, 보호 수지층(310)의 개구영역(310OP)은 화소정의막(180)의 개구(180OP, 도 3 참조)의 폭 보다 크게 형성될 수 있다. 감광성 수지층(320)의 개구영역(320OP)은 보호 수지층(310)의 개구영역(310OP) 보다 작게 형성되며, 화소정의막(180)의 개구(180OP) 보다도 작게 형성될 수 있다. 이와 관련하여, 도 4에는 감광성 수지층(320)의 개구영역(320OP)의 폭이 보호 수지층(310)의 개구영역(310OP)의 폭 및 화소정의막(180)의 개구(180OP)의 가장 넓은 폭 보다 작게 형성된 것을 도시하고 있다.
감광성 수지층(320)의 개구영역(320OP)의 폭은 제1지점(AP1)들 사이의 거리에 대응할 수 있다. 바꾸어 말하면, 감광성 수지층(320)의 개구영역(320OP)을 정의하는 단부(예컨대 측면)는 제1지점(AP1)과 동일 선(SLA) 상에 위치할 수 있다.
감광성 수지층(320)의 단부가 제1지점(AP1)으로부터 수직으로 연장된 선(SLA)을 지나 화소전극(210)의 중심을 향해 더 연장되는 경우(즉, 감광성 수지층(320)의 개구영역(320OP)의 폭이 도 4에 도시된 것보다 작은 경우), 후술하는 공정에서 형성될 중간층의 폭이 충분히 확보되지 않아 발광영역이 좁아지는 문제가 있다. 한편, 감광성 수지층(320)의 단부가 제1지점(AP1)으로부터 수직으로 연장된 선(SLA)에 미치지 못하는 경우(즉, 감광성 수지층(320)의 개구영역(320OP)의 폭이 도 4에 도시된 것보다 큰 경우), 후술하는 공정에서 형성될 중간층의 두께 변화가 급격하게 일어나게 되면서 중간층의 상부면의 프로파일이 매끄럽지 않는다. 예컨대, 예컨대 중간층의 상부면에 변곡점이 발생할 수 있다. 이 경우, 후술하는 공정에서 형성될 중간층 상의 대향전극 등을 포함하는 유기발광다이오드의 구동시, 변곡점 등이 있는 위치에서 전계의 집중이 야기되고 화소의 불량이 야기될 수 있다.
도 5를 참조하면, 보호 수지층(310) 및 감광성 수지층(320)이 있는 기판(100) 상에 중간층(220)을 형성한다. 중간층(220)은 일 실시예로 열증착법에 의해 형성될 수 있다. 중간층(220)의 물질(들)은 감광성 수지층(320) 상에도 증착될 수 있다.
중간층(220)의 물질(들)은 감광성 수지층(320)의 개구영역(320OP)을 통과하여 화소전극(210) 상에 증착되되, 기판(100)을 향하는 수직인 방향 및 비스듬한 방향을 따라 이동할 수 있다. 따라서, 중간층(220)을 이루는 물질(들)은 화소전극(210)의 상면과 화소정의막(180)의 커브진 측면(181) 상에 위치한다. 이 때, 전술한 바와 같이 커브진 측면(181)은 오목한 형상을 가지도록 형성되되 화소전극(210)의 상면과 단차를 이루지 않도록 완만하게 형성되므로, 중간층(220)이 끊어지거나 중간층(220)이 급격한 경사를 가지면서 후술할 대향전극의 불량 증착의 원인이 된다는 등의 문제를 방지할 수 있다.
중간층(220)은 부분별로 다른 두께를 갖는다. 예컨대, 제1지점(AP1)에서 중간층(220)의 제1두께(t)는 화소전극(210)의 중심과 대응하는 제2지점(AP2)에서 중간층(220)의 제2두께(T) 보다 작게 형성된다. 제1두께(t)와 제2두께(T)의 차이는 두께는 화소정의막(180)의 커브진 측면(181)에 따른 것으로, 제1두께(t)는 제2두께(T)의 약 0.45배 내지 0.5배일 수 있다. 제2지점(AP2)에서 제1지점(AP1)을 향하는 방향을 따라 중간층(220)의 두께는 감소할 수 있다.
중간층(220)은 발광층(222)을 포함한다. 발광층(222)은 유기물을 포함할 수 있다. 중간층(220)은 발광층(222)의 아래와 위에 각각 배치되는 제1기능층(221) 및 제2기능층(223) 중 적어도 어느 하나를 포함할 수 있다. 제1기능층(221)은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer) 등일 수 있으며, 제2기능층(223)은 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등일 수 있다.
중간층(220)이 저분자 물질을 포함할 경우, 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있다. 즉, 중간층(220)이 저분자 물질을 포함하는 경우, 제1 및 제2기능층(221, 222)을 모두 포함할 수 있다. 중간층(220)이 고분자 물질을 포함할 경우, 중간층(220)은 발광층(222) 및 그 아래의 홀 수송층과 같은 제1기능층(221)을 포함할 수 있다.
도 5의 확대도를 참조하면, 제1기능층(221)의 단부는 화소정의막(180)의 커브진 측면(181) 상에 위치하며, 발광층(222)의 단부로 커버된다. 발광층(222)의 단부는 제1기능층(221)의 단부를 지나 커브진 측면(181) 상으로 더 연장되어 커브진 측면(181)과 직접 접촉할 수 있다. 이와 유사하게, 제2기능층(223)의 단부는 발광층(222)의 단부를 지나 커브진 측면(181) 상으로 더 연장되어 커브진 측면(181)과 직접 접촉할 수 있다.
도 6을 참조하면, 중간층(220)이 형성된 기판(100) 상에 대향전극(230)을 형성한다. 대향전극(230)은 열증착법 또는 스퍼터링법 등에 의해 형성될 수 있다. 전술한 중간층(220)과 마찬가지로, 대향전극(230)의 물질(들)은 기판(100)을 향하는 수직인 방향 및 비스듬한 방향을 따라 이동할 수 있다. 따라서, 대향전극(230)을 이루는 물질(들)은 중간층(220)의 상면 및 화소정의막(180)의 커브진 측면(181) 상에 위치한다. 이 때, 전술한 바와 같이 커브진 측면(181)의 화소정의막(180)에 의해, 대향전극(230)이 끊어지거나 급격한 경사를 갖는 부분(예컨대 변곡점이 있는 부분)없이 형성될 수 있다.
대향전극(230)은 부분별로 다른 두께를 갖는다. 전술한 중간층(220)과 마찬가지로, 제1지점(AP1)에서 대향전극(230)의 두께는 제2지점(AP2)에서 대향전극(230)의 두께 보다 작게 형성될 수 있다. 대향전극(230)은 비교적 완만한 상면을 가질 수 있다. 즉, 대향전극(230)의 상면은 변곡점없이 완만한 면이 되도록 형성될 수 있다.
대향전극(230)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함할 수 있다. 일 실시예로, 대향전극(230)은 알루미늄(Al), 은(Ag), 및 마그네슘과 은의 합금(Mg:Ag)을 포함할 수 있다.
도 6의 확대도를 참조화면, 대향전극(230)의 단부는 중간층(220)의 단부를 지나 커브진 측면(181) 상으로 더 연장될 수 있다. 대향전극(230)의 단부는 커브진 측면(181)과 직접 접촉할 수 있다. 이 때, 대향전극(230)의 단부는 화소정의막(180)의 상면(183)까지 연장되지는 않는다.
도 7을 참조하면, 대향전극(230)이 형성된 기판(100) 상에 보호층(240)을 형성한다. 보호층(240)은 전기전도도가 비교적 높고 및 투습율(WVTR)이 비교적 낮은 물질을 포함할 수 있다. 예컨대, 보호층(240)은 ITO와 같은 도전성 물질을 포함할 수 있다. 보호층(240)은 스퍼터링법 등에 의해 형성될 수 있다.
보호층(240)의 물질(들)은 기판(100)을 향하는 수직인 방향 및 비스듬한 방향을 따라 이동할 수 있다. 따라서, 보호층(240)을 이루는 물질(들)은 대향전극(230)의 상면 및 화소정의막(180)의 커브진 측면(181) 상에 위치한다. 도 7의 확대도에 도시된 바와 같이, 보호층(240)의 단부는 대향전극(230)의 단부를 지나 화소정의막(180)의 커브진 측면(181)과 직접 접촉할 수 있다.
다음으로, 리프트 오프 공정을 통해 보호 수지층(310)을 제거한다. 예컨대, 보호 수지층(310)은 하이드로 플루오르 에테르를 포함하는 용액을 이용하여 제거될 수 있다. 보호 수지층(310)이 제거됨에 따라 보호 수지층(310)상의 감광성 수지층(320) 및 그 위에 증착된 물질 등도 함께 제거된다. 따라서, 화소전극(210) 상에는 중간층(220), 대향전극(230), 보호층(240)이 남는다. 화소전극(210), 중간층(220) 및 대향전극(230)은 유기발광다이오드와 같은 표시요소에 해당할 수 있다. 전술한 바와 같은 화소정의막(180)의 커브진 측면(181)의 구조에 의해 변곡점이 없는 중간층(220), 대향전극(230) 및/또는 보호층(240)을 형성할 수 있으므로, 공정 중 또는 공정 이후에 표시요소에 이물질(예컨대, 수분, 파티클) 등이 침투하면서 표시요소가 열화되거나 손상되어 빛이 방출되지 않는 문제를 방지할 수 있다.
중간층(220), 대향전극(230), 보호층(240) 각각의 단부는 화소정의막(180)의 커브진 측면(181) 상에는 위치하나, 화소정의막(180)의 상면(183)에 위치하지는 않을 수 있다. 중간층(220), 대향전극(230), 보호층(240) 각각의 단부는 화소정의막(180)의 상면(183)에 직접 접하지 않을 수 있다.
전술한 실시예예 따른 디스플레이 장치의 제조 방법에서는, 보호층(240)이 형성되는 것을 설명하였으나 본 발명은 이에 제한되지 않는다. 다른 실시예로, 보호층(240)은 생략될 수 있다.
도 9 내지 도 13은 본 발명의 다른 실시예에 따른 디스플레이 장치의 제조 방법에 따른 단면도들이다.
도 9를 참조하면, 기판(100) 상에 제1 내지 제3화소전극(210A, 210B, 210C)이 형성된다. 기판(100)과 제1 내지 제3화소전극(210A, 210B, 210C) 사이에는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst) 및 절연층들이 형성될수 있음은 도 3을 참조하여 설명한 바와 같다.
제1 내지 제3화소전극(210A, 210B, 210C) 상에는 화소정의막(180)이 형성된다. 화소정의막(180)은 제1 내지 제3화소전극(210A, 210B, 210C) 각각에 대응하는 개구를 포함하되, 커브진 측면(181)들 및 이웃한 커브진 측면(181)들 사이의 상면(183)을 포함할 수 있다. 화소정의막(180)의 구조적 특징 및 재료적 특징들은 앞서 도 3을 참조하여 설명한 바와 같다.
도 10을 참조하면, 화소정의막(180)이 형성된 기판(100) 상에 제1보호 수지층(310A) 및 제1감광성 수지층(320A)을 형성한다. 그리고, 제1중간층(220A), 제1대향전극(230A), 및 제1보호층(240A)을 순차적으로 증착한다.
제1보호 수지층(310A) 및 제1감광성 수지층(320A)은 제1 내지 제3화소전극(210A, 210B, 210C) 중 제1화소전극(210A)과 대응하는 개구영역들을 포함하며, 따라서 증착되는 물질들은 제1화소전극(210A)과 대응하는 영역에 위치하게 된다.
제1보호 수지층(310A) 및 제1감광성 수지층(320A)의 특징 및 이들을 이용하여 제1중간층(220A), 제1대향전극(230A), 및 제1보호층(240A)을 형성하는 공정은 앞서 도 4 내지 도 8을 참조하여 설명한 내용과 같다.
이후, 리프트 오프 공정을 통해 제1보호 수지층(310A)을 제거하면, 제1감광성 수지층(320A) 및 제1감광성 수지층(320A)상의 증착 물질들이 함께 제거되면서 기판(100) 상에는 제1화소전극(210A)과 대응되는 제1중간층(220A), 제1대향전극(230A), 및 제1보호층(240A)이 남는다.
도 11을 참조하면, 기판(100) 상에 제2보호 수지층(310B) 및 제2감광성 수지층(320B)을 형성한다. 그리고, 제2중간층(220B), 제2대향전극(230B), 및 제2보호층(240B)을 순차적으로 증착한다.
제2보호 수지층(310B) 및 제2감광성 수지층(320B)은 제1 내지 제3화소전극(210A, 210B, 210C) 중 제2화소전극(210B)과 대응하는 개구영역들을 포함하며, 따라서 증착되는 물질들은 제2화소전극(210B)과 대응하는 영역에 위치하게 된다.
제2보호 수지층(310B) 및 제2감광성 수지층(320B)의 특징 및 이들을 이용하여 제2중간층(220B), 제2대향전극(230B), 및 제2보호층(240B)을 형성하는 공정은 앞서 도 4 내지 도 8을 참조하여 설명한 내용과 같다. 이 때, 제2중간층(220B)의 발광층은 제1중간층(220A)의 발광층과 다른 색상의 빛을 방출하는 물질일 수 있다.
이후, 리프트 오프 공정을 통해 제2보호 수지층(310B)을 제거하면, 제2감광성 수지층(320B) 및 제2감광성 수지층(320B)상의 증착 물질들이 함께 제거되면서 기판(100) 상에는 제2화소전극(210B)과 대응되는 제2중간층(220B), 제2대향전극(230B), 및 제2보호층(240B)이 남는다.
도 12를 참조하면, 기판(100) 상에 제3보호 수지층(310C) 및 제3감광성 수지층(320C)을 형성한다. 그리고, 제3중간층(220C), 제3대향전극(230C), 및 제3보호층(240C)을 순차적으로 증착한다.
제3보호 수지층(310C) 및 제3감광성 수지층(320C)은 제1 내지 제3화소전극(210A, 210B, 210C) 중 제3화소전극(210C)과 대응하는 개구영역들을 포함하며, 따라서 증착되는 물질들은 제3화소전극(210C)과 대응하는 영역에 위치하게 된다.
제3보호 수지층(310C) 및 제3감광성 수지층(320C)의 특징 및 이들을 이용하여 제3중간층(220C), 제3대향전극(230C), 및 제3보호층(240C)을 형성하는 공정은 앞서 도 4 내지 도 8을 참조하여 설명한 내용과 같다. 이 때, 제3중간층(220C)의 발광층은 제1 및 제2중간층(220A, 220B)의 발광층과 다른 색상의 빛을 방출하는 물질일 수 있다. 예컨대, 제1 내지 제3중간층(220A, 220B, 220C)은 각각 적색, 녹색, 청색의 빛을 방출할 수 있다.
이후, 리프트 오프 공정을 통해 제3보호 수지층(310C)을 제거하면, 제3감광성 수지층(320C) 및 제3감광성 수지층(320C)상의 증착 물질들이 함께 제거되면서 기판(100) 상에는 제3화소전극(210C)과 대응되는 제3중간층(220C), 제3대향전극(230C), 및 제3보호층(240C)이 남는다.
제1 내지 제3화소전극(210A, 210B, 210C) 각각에 대응하는 제1 내지 제3대향전극(230A, 230B, 230C)은 상호 이격되도록 배치된다. 제1 내지 제3대향전극(230A, 230B, 230C) 각각의 단부는 전술한 바와 같이 화소정의막(180)의 커브진 측면(181)과 접촉할 수 있으나 상면(183)과는 접촉하지 않을 수 있다. 전술한 구조는, 제1 내지 제3보호층(240A, 240B, 240C)도 마찬가지일 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
180: 화소정의막
181: 화소정의막의 측면
183: 화소정의막의 상면
210: 화소전극
220: 중간층
230: 대향전극
240: 보호층
310: 보호 수지층
320: 감광성 수지층
210A, 210B, 210C: 제1 내지 제3화소전극
220A, 220B, 220C: 제1 내지 제3중간층
230A, 230B, 230C: 제1 내지 제3대향전극
240A, 240B, 240C: 제1 내지 제3보호층
310A, 310B, 310C: 제1 내지 제3보호 수지층
320A, 320B, 320C: 제1 내지 제3감광성 수지층

Claims (20)

  1. 기판;
    상기 기판 상의 화소전극들;
    상기 화소전극들 중 인접한 제1화소전극 및 제2화소전극 각각의 가장자리를 덮되, 오목하게 커브진 측면을 구비한 화소정의막;
    상기 화소정의막의 상기 커브진 측면의 일부와 상기 제1화소전극 상에 위치하는 제1중간층;
    상기 화소정의막의 상기 커브진 측면의 일부와 상기 제2화소전극 상에 위치하는 제2중간층;
    상기 제1중간층 및 상기 제2중간층 각각의 위에 위치하되, 상호 이격된 제1대향전극 및 제2대향전극; 및
    상기 제1대향전극 상에 위치하며, 단부가 상기 화소정의막의 상기 커브진 측면에 접촉하는 제1보호층;
    을 포함하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1화소전극과 상기 화소정의막의 상기 커브진 측면이 만나는 제1지점에서부터 상기 화소정의막의 상면까지의 수직 거리는,
    상기 수직 거리와 동일 선상에 있는 가상의 축과 상기 상면과 동일한 가상의 평면이 만나는 점에서부터 상기 화소정의막의 상기 커브진 측면까지의 수평 거리와 실질적으로 동일한, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 수직 거리는 500nm 내지 3000nm인, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1화소전극과 상기 화소정의막의 상기 커브진 측면이 만나는 제1지점과 대응하는 상기 제1중간층의 제1부분의 제1두께는, 상기 제1중간층 중 상기 제1화소전극의 중심과 대응하는 제2부분의 제2두께보다 작은, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제1두께는 상기 제2두께의 0.45배 내지 0.5배의 범위인, 디스플레이 장치.
  6. 제4항에 있어서,
    상기 제1중간층의 두께는,
    상기 제1화소전극의 중심과 대응하는 지점으로부터 상기 제1지점을 향해 감소하는, 디스플레이 장치.
  7. 제1항 또는 제4항에 있어서,
    상기 제1대향전극의 단부는 상기 제1중간층의 단부를 지나 상기 화소정의막의 상기 커브진 측면에 직접 접촉하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 제1중간층은,
    제1색상의 빛을 방출하는 제1발광층; 및
    상기 제1화소전극과 상기 제1발광층 사이의 제1기능층 및 상기 제1발광층과 상기 제1대향전극 사이의 제2기능층 중 적어도 어느 하나;를 포함하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제1중간층은 상기 제1기능층을 포함하며,
    상기 제1발광층의 단부는 상기 제1기능층의 단부를 지나 상기 화소정의막의 상기 커브진 측면에 접촉하는, 디스플레이 장치.
  10. 제8항에 있어서,
    상기 제1중간층은 상기 제2기능층을 포함하며,
    상기 제2기능층의 단부는 상기 제1발광층의 단부를 지나 상기 화소정의막의 상기 커브진 측면에 접촉하는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 제1대향전극의 단부는 상기 제2기능층의 단부를 지나 상기 화소정의막의 상기 커브진 측면에 접촉하는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 화소정의막은 상기 커브진 측면과 연결되는 상면을 포함하며,
    상기 제1대향전극의 단부는 상기 상면과 접촉하지 않는, 디스플레이 장치.
  13. 삭제
  14. 화소전극들이 형성된 기판을 준비하는 단계;
    상기 화소전극들 중 제1화소전극의 가장자리를 덮되, 상기 제1화소전극의 상면에 대하여 오목하게 커브진 측면을 구비한 화소정의막을 형성하는 단계;
    상기 제1화소전극을 노출하는 개구영역들을 구비하는 보호 수지층 및 감광성 수지층을 형성하는 단계;
    상기 보호 수지층 및 상기 감광성 수지층을 이용하여 상기 제1화소전극 상에 제1중간층을 형성하는 단계;
    상기 보호 수지층 및 상기 감광성 수지층을 이용하여 상기 제1중간층 상에 제1대향전극을 형성하는 단계; 및
    상기 제1대향전극 상에 위치하며, 상기 화소정의막의 상기 커브진 측면에 접촉하는 제1보호층을 형성하는 단계;
    를 포함하는, 디스플레이 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 감광성 수지층의 개구영역의 단부는, 상기 제1화소전극과 상기 화소정의막의 커브진 측면이 만나는 제1지점과 동일 선 상에 위치하는, 디스플레이 장치의 제조 방법.
  16. 제14항 또는 제15항에 있어서,
    상기 제1화소전극과 상기 화소정의막의 커브진 측면이 만나는 제1지점에서 상기 제1중간층의 제1두께는,
    상기 제1화소전극의 중심과 대응하는 제2지점에서 상기 제1중간층의 제2두께 보다 작은, 디스플레이 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 제1두께는 상기 제2두께의 0.45배 내지 0.5배의 범위인, 디스플레이 장치의 제조 방법.
  18. 제16항에 있어서,
    상기 제1중간층의 두께는 상기 제2지점에서 상기 제1지점을 향하는 방향을 따라 감소하는, 디스플레이 장치의 제조 방법.
  19. 제14항에 있어서,
    상기 제1대향전극은 상기 제1중간층의 단부를 지나 상기 화소정의막의 상기 커브진 측면에 접촉하는, 디스플레이 장치의 제조 방법.
  20. 제18항에 있어서,
    상기 화소정의막은,
    상기 제1화소전극과 이웃한 제2화소전극의 가장자리를 덮되, 상기 제2화소전극의 상면에 대하여 커브진 측면; 및
    상기 제1화소전극과 대응하는 커브진 측면과 상기 제2화소전극과 대응하는 커브진 측면 사이에 위치하는 상부면;을 포함하며,
    상기 제1대향전극은 상기 상부면과 접촉하지 않는, 디스플레이 장치의 제조 방법.
KR1020180054566A 2018-05-11 2018-05-11 디스플레이 장치 KR102615115B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180054566A KR102615115B1 (ko) 2018-05-11 2018-05-11 디스플레이 장치
US16/273,044 US10943963B2 (en) 2018-05-11 2019-02-11 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180054566A KR102615115B1 (ko) 2018-05-11 2018-05-11 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190130106A KR20190130106A (ko) 2019-11-21
KR102615115B1 true KR102615115B1 (ko) 2023-12-19

Family

ID=68464196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180054566A KR102615115B1 (ko) 2018-05-11 2018-05-11 디스플레이 장치

Country Status (2)

Country Link
US (1) US10943963B2 (ko)
KR (1) KR102615115B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111864101A (zh) * 2020-07-06 2020-10-30 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN112164766B (zh) * 2020-09-24 2022-08-05 武汉华星光电半导体显示技术有限公司 有机发光显示基板的制法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010033971A (ja) 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス素子及びその製造方法
JP2013179097A (ja) 2005-10-17 2013-09-09 Semiconductor Energy Lab Co Ltd 発光装置
JP6074423B2 (ja) * 2012-06-20 2017-02-01 パイオニア株式会社 有機エレクトロルミネッセンスデバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW420964B (en) 1998-02-25 2001-02-01 Toppan Printing Co Ltd Organic electroluminescence display substrate, method of manufacturing it and organic electroluminescent display element
JP2006049172A (ja) 2004-08-06 2006-02-16 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、電子機器
KR20110049578A (ko) * 2009-11-05 2011-05-12 삼성모바일디스플레이주식회사 유기 전계 발광 표시장치
KR102004305B1 (ko) * 2011-02-11 2019-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법, 그리고 조명 장치 및 표시 장치
KR101871227B1 (ko) * 2011-08-12 2018-08-03 삼성디스플레이 주식회사 유기 발광 소자 및 그 제조 방법
WO2013046264A1 (ja) * 2011-09-28 2013-04-04 パナソニック株式会社 有機発光素子用インク、および当該インクの製造方法
US9224980B2 (en) 2013-03-28 2015-12-29 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR102151754B1 (ko) * 2013-11-20 2020-09-04 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102552276B1 (ko) * 2015-02-24 2023-07-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20170002842A (ko) 2015-06-30 2017-01-09 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102512716B1 (ko) * 2015-10-23 2023-03-23 삼성디스플레이 주식회사 유기발광 디스플레이 장치 제조방법 및 유기발광 디스플레이 장치
KR102603867B1 (ko) * 2016-08-01 2023-11-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179097A (ja) 2005-10-17 2013-09-09 Semiconductor Energy Lab Co Ltd 発光装置
JP2010033971A (ja) 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス素子及びその製造方法
JP6074423B2 (ja) * 2012-06-20 2017-02-01 パイオニア株式会社 有機エレクトロルミネッセンスデバイス

Also Published As

Publication number Publication date
US10943963B2 (en) 2021-03-09
KR20190130106A (ko) 2019-11-21
US20190348483A1 (en) 2019-11-14

Similar Documents

Publication Publication Date Title
US11882722B2 (en) Display device including a barrier layer with a concavo-convex side surface
US10991776B2 (en) Display apparatus and method of manufacturing the same
KR102606282B1 (ko) 디스플레이 장치
US10727433B2 (en) Display device
CN110246878B (zh) 有机发光二极管显示装置
US10770484B2 (en) Thin film transistor, a method of manufacturing the same, and a display apparatus including the same
US9577207B2 (en) Organic light emitting display device with insulating part and method of manufacturing the same
US10332953B2 (en) Organic light-emitting display device
US11700761B2 (en) Manufacturing method of display apparatus utilizing dam portion and display apparatus manufactured using the method
US10608064B2 (en) Organic light-emitting display device and method of manufacturing the same
US9735214B2 (en) Organic light emitting display device and manufacturing method thereof
US11349089B2 (en) Display device
KR20160047063A (ko) 유기발광 디스플레이 장치
KR20210010778A (ko) 플렉서블 디스플레이 장치
KR102615115B1 (ko) 디스플레이 장치
KR102620972B1 (ko) 디스플레이 장치
KR20210002165A (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant