KR102607452B1 - Liquid crystal display and repairing method thereof - Google Patents
Liquid crystal display and repairing method thereof Download PDFInfo
- Publication number
- KR102607452B1 KR102607452B1 KR1020160051676A KR20160051676A KR102607452B1 KR 102607452 B1 KR102607452 B1 KR 102607452B1 KR 1020160051676 A KR1020160051676 A KR 1020160051676A KR 20160051676 A KR20160051676 A KR 20160051676A KR 102607452 B1 KR102607452 B1 KR 102607452B1
- Authority
- KR
- South Korea
- Prior art keywords
- subpixel electrode
- electrode
- film transistor
- thin film
- liquid crystal
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims description 12
- 239000010409 thin film Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005520 cutting process Methods 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 description 24
- 239000010408 film Substances 0.000 description 14
- 238000003860 storage Methods 0.000 description 14
- 230000002950 deficient Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000005484 gravity Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명의 일 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 위에 위치하며, 서로 이격되는 게이트선 및 데이터선, 상기 게이트선 및 상기 데이터선에 연결되는 제1 박막 트랜지스터, 그리고 상기 제1 박막 트랜지스터에 연결되는 제1 부화소 전극을 포함하고, 상기 제1 부화소 전극은 가로 줄기부, 세로 줄기부, 그리고 상기 가로 줄기부 및 상기 세로 줄기부에 연결된 미세 가지부를 포함하고, 상기 제1 부화소 전극의 상기 미세 가지부의 두께는 상기 제1 부화소 전극의 상기 가로 줄기부의 두께 및 상기 세로 줄기부의 두께보다 얇다.A liquid crystal display device according to an embodiment of the present invention includes a first substrate, a gate line and a data line positioned on the first substrate and spaced apart from each other, a first thin film transistor connected to the gate line and the data line, and the It includes a first subpixel electrode connected to a first thin film transistor, wherein the first subpixel electrode includes a horizontal stem, a vertical stem, and a fine branch connected to the horizontal stem and the vertical stem, The thickness of the minute branch portion of the first subpixel electrode is thinner than the thickness of the horizontal stem portion and the vertical stem portion of the first subpixel electrode.
Description
본 개시는 액정 표시 장치 및 그 수리 방법에 관한 것이다.This disclosure relates to a liquid crystal display device and a repair method thereof.
액정 표시 장치(LCD: Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 전극에 신호를 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.Liquid Crystal Display (LCD) is one of the most widely used flat panel displays currently. It consists of two substrates with electrodes and a liquid crystal layer inserted between them. A signal is applied to the electrodes to form a liquid crystal display. It is a display device that controls the amount of light transmitted by rearranging the liquid crystal molecules.
액정 표시 장치를 이루는 두 기판 중 하나인, 박막 트랜지스터(Thin Film Transistor, TFT) 표시판은 액정 표시 장치나 유기 발광 표시 장치(OLED: Organic Light Emitting Diode) 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다.A thin film transistor (TFT) display panel, one of the two substrates that make up a liquid crystal display device, is a circuit board that independently drives each pixel in a liquid crystal display device or an organic light emitting diode (OLED) device. It is used.
박막 트랜지스터 표시판에는 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등으로 이루어져 있다.A thin film transistor display panel is formed by crossing gate lines that transmit gate signals and data lines that transmit data signals, and consists of thin film transistors connected to the gate lines and data lines, and pixel electrodes connected to the thin film transistors.
한편, 액정 표시 장치는 표시 화면 불량이 발생할 수 있는데, 대표적인 불량이 블랙 화면에서 밝게 빛나는 화소 불량이다. 이러한 불량 화소를 수리하는 방법으로 불량 화소의 화소 전극을 전기적으로 플로팅(floating) 상태로 만들어 불량 화소가 시인 되지 않게 하는 방법이 있다.Meanwhile, liquid crystal display devices may have display screen defects, a typical defect being a defective pixel that glows brightly on a black screen. As a way to repair such defective pixels, there is a method of making the pixel electrode of the defective pixel into an electrically floating state so that the defective pixel is not visible.
실시예들은 액정 표시 장치의 수리 시, 레이저 에너지에 의해 손상이 발생되는 것을 방지하고자 한다.Embodiments are intended to prevent damage caused by laser energy when repairing a liquid crystal display device.
본 발명의 일 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 위에 위치하며, 서로 이격되는 게이트선 및 데이터선, 상기 게이트선 및 상기 데이터선에 연결되는 제1 박막 트랜지스터, 그리고 상기 제1 박막 트랜지스터에 연결되는 제1 부화소 전극을 포함하고, 상기 제1 부화소 전극은 가로 줄기부, 세로 줄기부, 그리고 상기 가로 줄기부 및 상기 세로 줄기부에 연결된 미세 가지부를 포함하고, 상기 제1 부화소 전극의 상기 미세 가지부의 두께는 상기 제1 부화소 전극의 상기 가로 줄기부의 두께 및 상기 세로 줄기부의 두께보다 얇다.A liquid crystal display device according to an embodiment of the present invention includes a first substrate, a gate line and a data line positioned on the first substrate and spaced apart from each other, a first thin film transistor connected to the gate line and the data line, and the It includes a first subpixel electrode connected to a first thin film transistor, wherein the first subpixel electrode includes a horizontal stem, a vertical stem, and a fine branch connected to the horizontal stem and the vertical stem, The thickness of the minute branch portion of the first subpixel electrode is thinner than the thickness of the horizontal stem portion and the vertical stem portion of the first subpixel electrode.
본 발명의 일 실시예에 따른 액정 표시 장치는 상기 게이트선 및 상기 데이터선에 연결되는 제2 박막 트랜지스터, 그리고 상기 제2 박막 트랜지스터에 연결되는 제2 부화소 전극을 더 포함할 수 있다.The liquid crystal display device according to an embodiment of the present invention may further include a second thin film transistor connected to the gate line and the data line, and a second subpixel electrode connected to the second thin film transistor.
상기 제2 부화소 전극은 상기 제1 부화소 전극과 열 방향으로 이격될 수 있다.The second subpixel electrode may be spaced apart from the first subpixel electrode in a column direction.
상기 제2 부화소 전극은 가로 줄기부, 세로 줄기부, 그리고 상기 가로 줄기부 및 상기 세로 줄기부에 연결된 미세 가지부를 포함하고, 상기 제2 부화소 전극의 상기 미세 가지부의 두께는 상기 제2 부화소 전극의 상기 가로 줄기부의 두께 및 상기 세로 줄기부의 두께보다 얇을 수 있다.The second subpixel electrode includes a horizontal stem, a vertical stem, and a fine branch connected to the horizontal stem and the vertical stem, and the thickness of the fine branch of the second subpixel electrode is determined by the thickness of the second subpixel electrode. It may be thinner than the thickness of the horizontal stem portion and the vertical stem portion of the pixel electrode.
본 발명의 일 실시예에 따른 액정 표시 장치는 상기 제1 부화소 전극 및 상기 제2 부화소 전극과 동일한 층에 위치하며, 상기 데이터선과 중첩하는 차폐 전극을 더 포함할 수 있다.The liquid crystal display device according to an embodiment of the present invention may further include a shielding electrode that is located on the same layer as the first subpixel electrode and the second subpixel electrode and overlaps the data line.
본 발명의 일 실시예에 따른 액정 표시 장치의 수리 방법은 제1 기판, 상기 제1 기판 위에 위치하며, 서로 이격되는 게이트선 및 데이터선, 상기 게이트선 및 상기 데이터선에 연결되는 제1 박막 트랜지스터, 그리고 상기 제1 박막 트랜지스터에 연결되고, 가로 줄기부, 세로 줄기부, 그리고 상기 가로 줄기부 및 상기 세로 줄기부에 연결된 미세 가지부를 포함하는 제1 부화소 전극을 포함하는 액정 표시 장치의 수리 방법으로서, 상기 제1 박막 트랜지스터와 연결된 상기 제1 부화소 전극의 상기 미세 가지부를 절단하여 상기 제1 부화소 전극과 상기 제1 박막 트랜지스터의 연결을 차단하는 단계를 포함한다. 이 때, 상기 제1 부화소 전극의 상기 미세 가지부의 두께는 상기 제1 부화소 전극의 상기 가로 줄기부의 두께 및 상기 세로 줄기부의 두께보다 얇다.A repair method for a liquid crystal display device according to an embodiment of the present invention includes a first substrate, a gate line and a data line positioned on the first substrate and spaced apart from each other, and a first thin film transistor connected to the gate line and the data line. , and a repair method of a liquid crystal display device including a first subpixel electrode connected to the first thin film transistor and including a horizontal stem, a vertical stem, and a fine branch connected to the horizontal stem and the vertical stem. It includes the step of cutting the fine branch portion of the first sub-pixel electrode connected to the first thin-film transistor to block the connection between the first sub-pixel electrode and the first thin-film transistor. At this time, the thickness of the minute branch portion of the first subpixel electrode is thinner than the thickness of the horizontal stem portion and the vertical stem portion of the first subpixel electrode.
상기 제1 부화소 전극과 상기 제1 박막 트랜지스터의 연결을 차단하는 단계에서 레이저를 사용하여 상기 제1 박막 트랜지스터와 연결된 상기 제1 부화소 전극의 상기 미세 가지부를 절단할 수 있다.In the step of blocking the connection between the first subpixel electrode and the first thin film transistor, a laser may be used to cut the fine branch portion of the first subpixel electrode connected to the first thin film transistor.
본 발명의 일 실시예에 따른 액정 표시 장치의 수리 방법은 상기 레이저를 사용하여 상기 제2 박막 트랜지스터에 연결된 상기 제2 부화소 전극의 상기 미세 가지부를 절단하여 상기 제1 부화소 전극과 상기 제1 박막 트랜지스터의 연결을 차단하는 단계를 더 포함할 수 있다.A repair method for a liquid crystal display device according to an embodiment of the present invention uses the laser to cut the fine branch portion of the second subpixel electrode connected to the second thin film transistor to form the first subpixel electrode and the first subpixel electrode. A step of blocking the connection of the thin film transistor may be further included.
실시예들에 따르면, 액정 표시 장치의 수리 시, 레이저를 사용하여 두께가 얇은 화소 전극과 박막 트랜지스터의 연결부를 절단함에 따라, 레이저의 에너지로 인한 손상을 방지할 수 있다.According to embodiments, when repairing a liquid crystal display device, a laser is used to cut the connection between a thin pixel electrode and a thin film transistor, thereby preventing damage caused by the energy of the laser.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 평면을 개략적으로 나타낸 도면이다.
도 2는 도 1의 절단선 II-II선을 따라 자른 단면의 일 예를 개략적으로 나타낸 도면이다.
도 3은 도 1의 절단선 III-III선을 따라 자른 단면의 일 예를 개략적으로 나타낸 도면이다.
도 4는 도 1의 절단선 IV-IV선을 따라 자른 단면의 일 예를 개략적으로 나타낸 도면이다.
도 5는 도 1의 액정 표시 장치에서 A 영역을 확대 도시한 도면이다.
도 6은 도 1의 액정 표시 장치에서 B 영역을 확대 도시한 도면이다.1 is a diagram schematically showing a plan view of a liquid crystal display device according to an embodiment of the present invention.
FIG. 2 is a diagram schematically showing an example of a cross section taken along the cutting line II-II in FIG. 1.
FIG. 3 is a diagram schematically showing an example of a cross section taken along the cutting line III-III in FIG. 1.
FIG. 4 is a diagram schematically showing an example of a cross section taken along the line IV-IV of FIG. 1.
FIG. 5 is an enlarged view of area A in the liquid crystal display device of FIG. 1.
FIG. 6 is an enlarged view of area B in the liquid crystal display device of FIG. 1.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.Hereinafter, with reference to the attached drawings, various embodiments of the present invention will be described in detail so that those skilled in the art can easily implement the present invention. The invention may be implemented in many different forms and is not limited to the embodiments described herein.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly explain the present invention, parts that are not relevant to the description are omitted, and identical or similar components are assigned the same reference numerals throughout the specification.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.In addition, the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of explanation, so the present invention is not necessarily limited to what is shown. In the drawing, the thickness is enlarged to clearly express various layers and areas. And in the drawings, for convenience of explanation, the thicknesses of some layers and regions are exaggerated.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.Additionally, when a part of a layer, membrane, region, plate, etc. is said to be “on” or “on” another part, this includes not only cases where it is “directly above” another part, but also cases where there is another part in between. . Conversely, when a part is said to be “right on top” of another part, it means that there is no other part in between. In addition, being “on” or “on” a reference part means being located above or below the reference part, and does not necessarily mean being located “above” or “on” the direction opposite to gravity. .
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.In addition, throughout the specification, when a part is said to "include" a certain component, this means that it may further include other components rather than excluding other components, unless specifically stated to the contrary.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.In addition, throughout the specification, when referring to “on a plane,” this means when the target portion is viewed from above, and when referring to “in cross section,” this means when a cross section of the target portion is cut vertically and viewed from the side.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 평면을 개략적으로 나타낸 도면이다. 도 2는 도 1의 절단선 II-II선을 따라 자른 단면의 일 예를 개략적으로 나타낸 도면이다. 도 3은 도 1의 절단선 III-III선을 따라 자른 단면의 일 예를 개략적으로 나타낸 도면이다. 도 4는 도 1의 절단선 IV-IV선을 따라 자른 단면의 일 예를 개략적으로 나타낸 도면이다.1 is a diagram schematically showing a plan view of a liquid crystal display device according to an embodiment of the present invention. FIG. 2 is a diagram schematically showing an example of a cross section taken along the cutting line II-II in FIG. 1. FIG. 3 is a diagram schematically showing an example of a cross section taken along the cutting line III-III in FIG. 1. FIG. 4 is a diagram schematically showing an example of a cross section taken along the line IV-IV of FIG. 1.
도 1 내지 도 4를 참고하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 표시판(100), 제2 표시판(200), 그리고 제1 표시판(100)과 제2 표시판(200) 사이에 위치한 액정층(3)을 포함한다.1 to 4, the liquid crystal display device according to an embodiment of the present invention includes a first display panel 100, a second display panel 200, and a space between the first display panel 100 and the second display panel 200. It includes a liquid crystal layer (3) located at.
먼저, 제1 표시판(100)에 대해 설명한다.First, the first display panel 100 will be described.
투명한 유리 또는 플라스틱 등으로 이루어진 제1 기판(110) 위에 게이트선(121) 및 유지 전극선(131)이 위치한다.A gate line 121 and a storage electrode line 131 are located on the first substrate 110 made of transparent glass or plastic.
게이트선(121)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달하며, 제1 게이트 전극(124a), 제2 게이트 전극(124b) 및 제3 게이트 전극(124c)을 포함한다.The gate line 121 mainly extends in the horizontal direction, transmits a gate signal, and includes a first gate electrode 124a, a second gate electrode 124b, and a third gate electrode 124c.
유지 전극선(131)은 주로 가로 방향으로 뻗어 있으며, 공통 전압 등의 일정한 전압을 인가 받는다. 유지 전극선(131)은 이 후 설명하는 제1 부화소 전극(191)을 둘러싸는 제1 유지 전극(131a) 및 제2 부화소 전극(192)을 둘러싸는 제2 유지 전극(131b)을 포함한다. 제2 유지 전극(131b)은 게이트선(121) 방향으로 돌출된 돌출부(131c)를 포함한다. 제2 유지 전극(131b)의 돌출부(131c)는 이후 설명하는 제2 접촉구멍(185b)과 중첩한다. 도 1에는 도시하지 않았지만, 제1 유지 전극(133a)의 수평부는 전단 화소의 제2 유지 전극(133b)의 수평부와 일체의 배선으로 서로 연결되어 있다.The maintenance electrode line 131 mainly extends in the horizontal direction and is applied with a constant voltage, such as a common voltage. The storage electrode line 131 includes a first storage electrode 131a surrounding the first subpixel electrode 191, which will be described later, and a second storage electrode 131b surrounding the second subpixel electrode 192. . The second storage electrode 131b includes a protrusion 131c that protrudes in the direction of the gate line 121. The protrusion 131c of the second storage electrode 131b overlaps the second contact hole 185b, which will be described later. Although not shown in FIG. 1, the horizontal portion of the first storage electrode 133a is connected to the horizontal portion of the second storage electrode 133b of the front pixel through an integrated wiring.
게이트선(121) 및 유지 전극선(131) 위에 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 질화규소(SiNx) 또는 산화규소(SiOx)를 포함할 수 있다. 또한, 게이트 절연막(140)은 각각 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.A gate insulating film 140 is positioned on the gate line 121 and the storage electrode line 131. The gate insulating film 140 may include silicon nitride (SiNx) or silicon oxide (SiOx). Additionally, the gate insulating layer 140 may have a multilayer structure including at least two insulating layers each having different physical properties.
게이트 절연막(140) 위에 제1 반도체층(154a), 제2 반도체층(154b), 제3 반도체층(154c), 및 선형 반도체층(151)이 위치한다. 제1 반도체층(154a), 제2 반도체층(154b), 및 제3 반도체층(154c) 각각은 채널 영역을 포함할 수 있다. 선형 반도체층(151)은 후술하는 데이터선(171) 및 기준 전압선(177)의 하단에 위치할 수 있다. A first semiconductor layer 154a, a second semiconductor layer 154b, a third semiconductor layer 154c, and a linear semiconductor layer 151 are positioned on the gate insulating film 140. Each of the first semiconductor layer 154a, the second semiconductor layer 154b, and the third semiconductor layer 154c may include a channel region. The linear semiconductor layer 151 may be located below the data line 171 and the reference voltage line 177, which will be described later.
제1 반도체층(154a), 제2 반도체층(154b), 제3 반도체층(154c) 및 게이트 절연막(140) 위에 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 데이터선(171), 제3 소스 전극(173c), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 그리고 제3 드레인 전극(175c)을 포함하는 기준 전압선(177)을 포함하는 데이터 도전체(171, 173a, 173b, 173c, 175a, 175b, 175c, 177)가 위치한다.A data line including a first source electrode 173a and a second source electrode 173b on the first semiconductor layer 154a, the second semiconductor layer 154b, the third semiconductor layer 154c, and the gate insulating film 140. (171), a data conductor including a third source electrode 173c, a first drain electrode 175a, a second drain electrode 175b, and a reference voltage line 177 including the third drain electrode 175c. (171, 173a, 173b, 173c, 175a, 175b, 175c, 177) are located.
기준 전압선(177)은 기준 전압을 인가 받는다. 이 때, 기준 전압의 레벨은 공통 전압의 레벨보다 높을 수 있다.The reference voltage line 177 receives a reference voltage. At this time, the level of the reference voltage may be higher than the level of the common voltage.
데이터 도전체(171, 173a, 173b, 173c, 175a, 175b, 175c, 177)와 제1 반도체층(154a), 제2 반도체층(154b), 제3 반도체층(154c), 및 선형 반도체층(151) 사이에는 저항성 접촉 부재가 위치할 수도 있다.Data conductors (171, 173a, 173b, 173c, 175a, 175b, 175c, 177) and a first semiconductor layer (154a), a second semiconductor layer (154b), a third semiconductor layer (154c), and a linear semiconductor layer ( 151) An ohmic contact member may be located between them.
제1 게이트 전극(124a), 제1 소스 전극(173a), 및 제1 드레인 전극(175a)은 제1 반도체층(154a)과 함께 제1 박막 트랜지스터를 형성하며, 제1 박막 트랜지스터의 채널 영역은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 제1 반도체층(154a)의 부분에 형성된다. 이와 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b), 및 제2 드레인 전극(175b)은 제2 반도체층(154b)과 함께 제2 박막 트랜지스터를 형성하며, 제2 박막 트랜지스터의 채널 영역은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 제2 반도체층(154b)의 부분에 형성된다. 또한, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체층(154c)과 함께 제3 박막 트랜지스터를 형성하며, 제3 박막 트랜지스터의 채널 영역은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 제3 반도체층(154c)의 부분에 형성된다.The first gate electrode 124a, the first source electrode 173a, and the first drain electrode 175a form a first thin film transistor together with the first semiconductor layer 154a, and the channel region of the first thin film transistor is It is formed in a portion of the first semiconductor layer 154a between the first source electrode 173a and the first drain electrode 175a. Similarly, the second gate electrode 124b, the second source electrode 173b, and the second drain electrode 175b form a second thin film transistor together with the second semiconductor layer 154b, and the second thin film transistor The channel region is formed in a portion of the second semiconductor layer 154b between the second source electrode 173b and the second drain electrode 175b. In addition, the third gate electrode 124c, the third source electrode 173c, and the third drain electrode 175c form a third thin film transistor together with the third semiconductor layer 154c, and the channel of the third thin film transistor The region is formed in a portion of the third semiconductor layer 154c between the third source electrode 173c and the third drain electrode 175c.
데이터 도전체(171, 173a, 173b, 173c, 175a, 175b, 175c, 177) 및 채널 영역이 형성되는 제1, 제2, 및 제3 반도체층(154a, 154b, 154c)의 부분 위에 보호막(180)이 위치한다. 보호막(180)은 질화규소(SiNx) 또는 산화규소(SiOx)를 포함할 수 있다. 또한, 보호막(180)은 무기 물질층 및 유기 물질층을 포함하는 다층막 구조일 수도 있다.A protective film 180 on portions of the first, second, and third semiconductor layers 154a, 154b, and 154c where the data conductors 171, 173a, 173b, 173c, 175a, 175b, 175c, and 177 and the channel regions are formed. ) is located. The protective film 180 may include silicon nitride (SiNx) or silicon oxide (SiOx). Additionally, the protective film 180 may have a multilayer structure including an inorganic material layer and an organic material layer.
보호막(180) 위에 차광막(220) 및 색필터(230)가 위치한다. 차광막(220)은 게이트선(121), 데이터선(171), 그리고 제1, 제2, 및 제3 박막 트랜지스터와 중첩하며, 빛샘을 막아주는 역할을 한다. 차광막(220)에는 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)의 일부를 각각 드러내는 제1 접촉구멍(185a) 및 제2 접촉구멍(185b)이 배치되어 있다. 색필터(230)는 차광막(220)으로 둘러싸인 영역 내에 위치하며, 적색(red), 녹색(green) 및 청색(blue)의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 색필터(230)는 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 황색(yellow), 백색(white) 계열의 색 중 하나를 표시할 수도 있다.A light blocking film 220 and a color filter 230 are positioned on the protective film 180. The light shielding film 220 overlaps the gate line 121, the data line 171, and the first, second, and third thin film transistors and serves to prevent light leakage. A first contact hole 185a and a second contact hole 185b are disposed on the light shielding film 220, exposing parts of the first drain electrode 175a and the second drain electrode 175b, respectively. The color filter 230 is located in an area surrounded by the light blocking film 220 and can display one of primary colors such as red, green, and blue. However, the color filter 230 is not limited to the three primary colors of red, green, and blue, and can also display one of the colors of cyan, magenta, yellow, and white. .
차광막(220) 및 색필터(230) 위에 화소 전극(190)이 위치한다. 또한, 차광막(220) 위에 화소 전극(190)과 이격되어 있는 차폐 전극(195)이 위치한다. 화소 전극(190) 및 차폐 전극(195)은 ITO (Indium Tin Oxide) 또는 IZO (Indium Zinc Oxide) 등의 투명한 도전 물질 등을 포함할 수 있다.The pixel electrode 190 is located on the light blocking film 220 and the color filter 230. Additionally, a shielding electrode 195 that is spaced apart from the pixel electrode 190 is located on the light shielding film 220. The pixel electrode 190 and the shielding electrode 195 may include a transparent conductive material such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).
화소 전극(190)은 제1 접촉구멍(185a)을 통하여 제1 드레인 전극(175a)과 연결되는 제1 부화소 전극(191) 및 제2 접촉구멍(185b)을 통하여 제2 드레인 전극(175b)과 연결되는 제2 부화소 전극(192)을 포함한다. 제1 부화소 전극(191) 및 제2 부화소 전극(192)은 열 방향으로 이웃하고, 서로 이격되어 있으며, 전체적인 모양은 사각형이다.The pixel electrode 190 includes a first subpixel electrode 191 connected to the first drain electrode 175a through the first contact hole 185a, and a second drain electrode 175b through the second contact hole 185b. It includes a second subpixel electrode 192 connected to . The first subpixel electrode 191 and the second subpixel electrode 192 are adjacent to each other in the column direction, are spaced apart from each other, and have an overall shape of a square.
제1 부화소 전극(191) 및 제2 부화소 전극(192)은 세로 줄기부(191a, 192a) 및 이와 교차하는 가로 줄기부(191b, 192b)로 이루어진 십자형 줄기부를 포함한다. 또한, 제1 부화소 전극(191) 및 제2 부화소 전극(192)은 각각 가로 줄기부(191b, 192b)와 세로 줄기부(191a, 192a)에 의해 네 개의 부영역으로 나뉘어지며 각 부영역은 복수의 미세 가지부(191c, 192c)를 포함한다. 또한, 제1 부화소 전극(191)은 제1 부화소 전극(191)의 미세 가지부(191c)에 연결된 제1 확장부(197a)를 포함하고, 제2 부화소 전극(192)은 제2 부화소 전극(192)의 미세 가지부(192c)에 연결된 제2 확장부(197b)를 포함한다.The first subpixel electrode 191 and the second subpixel electrode 192 include a cross-shaped stem portion consisting of vertical stem portions 191a and 192a and horizontal stem portions 191b and 192b that intersect the vertical stem portions 191a and 192a. In addition, the first subpixel electrode 191 and the second subpixel electrode 192 are divided into four subregions by horizontal stems 191b and 192b and vertical stems 191a and 192a, respectively, and each subregion includes a plurality of fine branches 191c and 192c. Additionally, the first subpixel electrode 191 includes a first extension portion 197a connected to the minute branch portion 191c of the first subpixel electrode 191, and the second subpixel electrode 192 includes a second extension portion 197a. It includes a second extension portion 197b connected to the fine branch portion 192c of the subpixel electrode 192.
여기서, 제1 확장부(197a) 및 제2 확장부(197b)는 각각 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 연결되어 있다. 여기서, 미세 가지부(191c, 192c)의 두께는 세로 줄기부(191a, 192a) 및 가로 줄기부(191b, 192b)의 두께에 비해 얇을 수 있다. 미세 가지부(191c, 192c)의 두께는 세로 줄기부(191a, 192a) 및 가로 줄기부(191b, 192b)의 두께의 1/3 내지 1/2 정도일 수 있다. 또한, 미세 가지부(191c, 192c)의 두께는 제1 확장부(197a) 및 제2 확장부(197b)의 두께와 동일할 수 있다.Here, the first extension 197a and the second extension 197b are connected to the first drain electrode 175a and the second drain electrode 175b, respectively. Here, the thickness of the fine branch portions 191c and 192c may be thinner than the thickness of the vertical stem portions 191a and 192a and the horizontal stem portions 191b and 192b. The thickness of the fine branch portions 191c and 192c may be approximately 1/3 to 1/2 of the thickness of the vertical stem portions 191a and 192a and the horizontal stem portions 191b and 192b. Additionally, the thickness of the fine branches 191c and 192c may be the same as the thickness of the first and second extensions 197a and 197b.
제1 부화소 전극(191) 및 제2 부화소 전극(192)은 각각 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다. 이 때, 제2 드레인 전극(175b)에 인가된 데이터 전압 중 일부는 제3 소스 전극(173c)을 통해 분압되어, 제2 부화소 전극(192)에 인가되는 전압의 크기는 제1 부화소 전극(191)에 인가되는 전압의 크기보다 작게 된다. 이러한 경우는 제1 부화소 전극(191) 및 제2 부화소 전극(192)에 인가되는 전압이 정극(+)인 경우이고, 이와 반대로, 제1 부화소 전극(191) 및 제2 부화소 전극(192)에 인가되는 전압이 부극(-)인 경우에는 제1 부화소 전극(191)에 인가되는 전압의 크기가 제2 부화소 전극(192)에 인가되는 전압의 크기보다 작게 된다.The first subpixel electrode 191 and the second subpixel electrode 192 receive data voltages from the first drain electrode 175a and the second drain electrode 175b, respectively. At this time, some of the data voltage applied to the second drain electrode 175b is divided through the third source electrode 173c, and the magnitude of the voltage applied to the second subpixel electrode 192 is the same as that of the first subpixel electrode. It becomes smaller than the voltage applied to (191). In this case, the voltage applied to the first subpixel electrode 191 and the second subpixel electrode 192 is positive (+). Conversely, the voltage applied to the first subpixel electrode 191 and the second subpixel electrode 192 is positive (+). When the voltage applied to 192 is negative (-), the voltage applied to the first subpixel electrode 191 becomes smaller than the voltage applied to the second subpixel electrode 192.
여기서, 제2 부화소 전극(192)의 면적은 제1 부화소 전극(191)의 면적 대비하여 1배 이상 2배 이하일 수 있다.Here, the area of the second subpixel electrode 192 may be 1 to 2 times the area of the first subpixel electrode 191.
지금까지 설명한 박막 트랜지스터 및 화소 전극(190)에 관한 설명은 하나의 예시이고, 측면 시인성을 향상시키기 위해 박막 트랜지스터 구조 및 화소 전극 디자인을 변형할 수 있다.The description of the thin film transistor and pixel electrode 190 described so far is an example, and the thin film transistor structure and pixel electrode design can be modified to improve side visibility.
차폐 전극(195)은 데이터선(171)과 중첩한다. 차폐 전극(195)의 폭은 데이터선(171)의 폭보다 넓을 수 있다. 이에, 차폐 전극(195)은 데이터선(171)에 인가 되는 전압이 액정층(3)에 영향을 주는 것을 방지할 수 있다. 또한, 차폐 전극(195)의 두께는 제1 부화소 전극(191) 및 제2 부화소 전극(192)의 세로 줄기부(191a, 192a) 및 가로 줄기부(191b, 192b)와 동일할 수 있다. 이에, 미세 가지부(191c, 192c)의 두께는 차폐 전극(195)의 두께보다 얇을 수 있다.The shielding electrode 195 overlaps the data line 171. The width of the shielding electrode 195 may be wider than the width of the data line 171. Accordingly, the shielding electrode 195 can prevent the voltage applied to the data line 171 from affecting the liquid crystal layer 3. Additionally, the thickness of the shielding electrode 195 may be the same as the vertical stem portions 191a and 192a and the horizontal stem portions 191b and 192b of the first subpixel electrode 191 and the second subpixel electrode 192. . Accordingly, the thickness of the fine branches 191c and 192c may be thinner than the thickness of the shielding electrode 195.
한편, 유지 전극선(131)은 제1 부화소 전극(191)과 게이트선(121) 사이에 위치한다. 이에 따라, 유지 전극선(131)은 화소 전극(190)과 게이트선(121) 사이의 신호 간섭을 줄일 수 있다. 또한, 제1 유지 전극(131a)의 세로부는 제1 부화소 전극(191)과 데이터선(171) 사이에 위치하고, 제2 유지 전극(131b)의 세로부는 제2 부화소 전극(192)과 데이터선(171) 사이에 위치한다. 이에 따라, 제1 유지 전극(131a) 및 제2 유지 전극(131b)은 각각 제1 부화소 전극(191)과 데이터선(171) 사이 및 제2 부화소 전극(192)과 데이터선(171) 사이의 신호 간섭을 줄일 수 있다.Meanwhile, the storage electrode line 131 is located between the first subpixel electrode 191 and the gate line 121. Accordingly, the sustain electrode line 131 can reduce signal interference between the pixel electrode 190 and the gate line 121. In addition, the vertical part of the first storage electrode 131a is located between the first subpixel electrode 191 and the data line 171, and the vertical part of the second storage electrode 131b is located between the second subpixel electrode 192 and the data line 171. It is located between lines 171. Accordingly, the first storage electrode 131a and the second storage electrode 131b are between the first subpixel electrode 191 and the data line 171 and between the second subpixel electrode 192 and the data line 171, respectively. Signal interference between signals can be reduced.
또한, 기준 전압선(177)은 제1 부화소 전극(191) 및 제2 부화소 전극(192)의 세로 줄기부(191a, 192a)와 중첩한다. 이에 따라, 개구율 감소를 방지할 수 있다.Additionally, the reference voltage line 177 overlaps the vertical stem portions 191a and 192a of the first subpixel electrode 191 and the second subpixel electrode 192. Accordingly, a decrease in the aperture ratio can be prevented.
이하에서는, 제2 표시판(200)에 대하여 설명한다.Below, the second display panel 200 will be described.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 기판(210) 위에 공통 전극(270)이 위치한다.The common electrode 270 is located on the second substrate 210 made of transparent glass or plastic.
다음으로, 도 5 및 도 6을 참조하여 본 발명의 일 실시예에 의한 액정 표시 장치의 수리 방법에 대해 설명하면 다음과 같다.Next, a repair method for a liquid crystal display device according to an embodiment of the present invention will be described with reference to FIGS. 5 and 6 as follows.
도 5는 도 1의 액정 표시 장치에서 A 영역을 확대 도시한 도면이다. 도 6은 도 1의 액정 표시 장치에서 B 영역을 확대 도시한 도면이다. FIG. 5 is an enlarged view of area A in the liquid crystal display device of FIG. 1. FIG. 6 is an enlarged view of area B in the liquid crystal display device of FIG. 1.
본 실시예에 따른 액정 표시 장치의 수리 방법은 한 화소에 불량이 발생하면, 해당 화소 전극에 인가되는 데이터 전압을 차단하여 해당 화소를 오프(off)시킴으로써, 불량이 발생된 화소가 시인되지 않도록 한다. 이에, 불량 화소를 수리할 수 있다.In the repair method of a liquid crystal display device according to this embodiment, when a defect occurs in one pixel, the data voltage applied to the corresponding pixel electrode is blocked to turn the relevant pixel off, so that the defective pixel is not visible. . Accordingly, defective pixels can be repaired.
도 5 및 도 6을 참고하면, 불량 화소를 수리할 때, 제1 부화소 전극(191)의 미세 가지부(191c) 및 제2 부화소 전극(192)의 미세 가지부(192c)를 절단선(C)을 따라 절단하여 제1 드레인 전극(175a)에 연결된 제1 부화소 전극(191)의 제1 확장부(197a)와 제1 부화소 전극(191)의 미세 가지부(191c)를 서로 단선시키고, 제2 드레인 전극(175b)에 연결된 제2 확장부(197b)와 제2 부화소 전극(192)의 미세 가지부(192c)를 서로 단선시켜, 제1 부화소 전극(191) 및 제2 부화소 전극(192)에 데이터 전압이 인가되지 않도록 한다.Referring to FIGS. 5 and 6 , when repairing a defective pixel, the fine branch 191c of the first subpixel electrode 191 and the fine branch 192c of the second subpixel electrode 192 are cut along the cutting line. By cutting along (C), the first extension portion 197a of the first subpixel electrode 191 connected to the first drain electrode 175a and the fine branch portion 191c of the first subpixel electrode 191 are connected to each other. The second extension portion 197b connected to the second drain electrode 175b and the fine branch portion 192c of the second subpixel electrode 192 are disconnected from each other, thereby disconnecting the first subpixel electrode 191 and the second subpixel electrode 192. 2 Prevent data voltage from being applied to the subpixel electrode 192.
이처럼, 미세 가지부(191c, 192c)를 절단함에 따라, 제1 부화소 전극(191) 및 제2 부화소 전극(192)은 각각 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과의 연결이 차단되어, 데이터 전압이 인가되지 않는다. 즉, 제1 부화소 전극(191) 및 제2 부화소 전극(192)는 전기적으로 플로팅(floating) 상태가 되고, 이에 따라, 액정 분자들이 초기 배열 상태를 유지하게 되어, 항상 블랙 상태를 유지하게 된다. 이에 따라, 불량이 발생된 화소가 시인이 되지 않도록 불량 화소를 수리할 수 있게 된다.In this way, as the fine branches 191c and 192c are cut, the first subpixel electrode 191 and the second subpixel electrode 192 are formed into the first drain electrode 175a and the second drain electrode 175b, respectively. The connection is blocked, so the data voltage is not applied. That is, the first subpixel electrode 191 and the second subpixel electrode 192 are in an electrically floating state, and as a result, the liquid crystal molecules maintain their initial arrangement state, always maintaining a black state. do. Accordingly, it is possible to repair defective pixels so that the defective pixels are not visible.
앞서 설명한 바와 같이, 불량 화소의 수리 단계에서, 레이저를 사용하여 제1 부화소 전극(191)의 미세 가지부(191c) 및 제2 부화소 전극(192)의 미세 가지부(192c)를 절단한다.As described above, in the defective pixel repair step, the fine branch 191c of the first subpixel electrode 191 and the fine branch 192c of the second subpixel electrode 192 are cut using a laser. .
일반적으로, 레이저 사용 시, 레이저의 에너지로 인하여 절단되는 미세 가지부(191c, 192c)뿐만 아니라, 그 주변 부분이 함께 손상되어 스팟(spot)이 발생하거나, 절단되는 미세 가지부(191c, 192c)의 하부막이 손상이 될 수 있다.Generally, when using a laser, not only the fine branches 191c and 192c are cut due to the energy of the laser, but also the surrounding parts are damaged to generate spots or the fine branches 191c and 192c are cut. The lower membrane may be damaged.
본 실시예에서는, 제1 부화소 전극(191) 및 제2 부화소 전극(192)의 미세 가지부(191c, 192c)의 두께를 제1 부화소 전극(191) 및 제2 부화소 전극(192)의 세로 줄기부(191a, 192a) 및 가로 줄기부(191b, 192b)의 두께보다 얇게 형성하고, 불량 화소의 수리 단계에서 두께가 얇은 부분인 미세 가지부(191c, 192c)를 절단한다. 이에 따라, 미세 가지부(191c, 192c)의 절단 시 레이저의 에너지를 감소시킬 수 있으므로, 레이저의 에너지에 따른 손상의 발생을 방지할 수 있다.In this embodiment, the thickness of the minute branches 191c and 192c of the first subpixel electrode 191 and the second subpixel electrode 192 are adjusted to the thickness of the first subpixel electrode 191 and the second subpixel electrode 192. ) is formed to be thinner than the thickness of the vertical stem portions 191a and 192a and the horizontal stem portions 191b and 192b, and the fine branch portions 191c and 192c, which are thinner portions, are cut in the step of repairing defective pixels. Accordingly, the energy of the laser can be reduced when cutting the fine branches 191c and 192c, thereby preventing damage caused by the energy of the laser.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements made by those skilled in the art using the basic concept of the present invention defined in the following claims are also possible. It falls within the scope of rights.
121: 게이트선
124a, 124b, 124c: 제1, 제2, 제3 게이트 전극
131: 유지 전극선 151: 선형 반도체층
154a, 154b, 154c: 제1, 제2, 제3 반도체층
171: 데이터선
173a, 173b, 173c: 제1, 제2, 제3 소스 전극
175a, 175b, 175c: 제1, 제2, 제3 드레인 전극
177: 기준 전압선 190: 화소 전극
191, 192: 제1, 제2 부화소 전극
191a, 192a: 세로 줄기부 191b, 192b: 가로 줄기부
191c, 191c: 미세 가지부 195: 차폐 전극121: gate line
124a, 124b, 124c: first, second, third gate electrodes
131: maintenance electrode line 151: linear semiconductor layer
154a, 154b, 154c: first, second, third semiconductor layers
171: data line
173a, 173b, 173c: first, second, third source electrodes
175a, 175b, 175c: first, second, and third drain electrodes
177: reference voltage line 190: pixel electrode
191, 192: first and second subpixel electrodes
191a, 192a: vertical stem 191b, 192b: horizontal stem
191c, 191c: fine branch 195: shielding electrode
Claims (10)
상기 제1 기판 위에 위치하며, 서로 이격되는 게이트선 및 데이터선,
상기 게이트선 및 상기 데이터선에 연결되는 제1 박막 트랜지스터, 그리고
상기 제1 박막 트랜지스터에 연결되는 제1 부화소 전극을 포함하고,
상기 제1 부화소 전극은 가로 줄기부, 세로 줄기부, 그리고 상기 가로 줄기부 및 상기 세로 줄기부에 연결된 미세 가지부를 포함하고,
상기 제1 기판의 주평면에 대해 수직인 방향에서, 상기 제1 부화소 전극의 상기 미세 가지부의 두께는 상기 제1 부화소 전극의 상기 가로 줄기부의 두께 및 상기 세로 줄기부의 두께보다 얇은 액정 표시 장치.first substrate,
Gate lines and data lines located on the first substrate and spaced apart from each other,
A first thin film transistor connected to the gate line and the data line, and
Includes a first subpixel electrode connected to the first thin film transistor,
The first subpixel electrode includes a horizontal stem, a vertical stem, and a fine branch connected to the horizontal stem and the vertical stem,
In a direction perpendicular to the main plane of the first substrate, the thickness of the fine branch portion of the first subpixel electrode is thinner than the thickness of the horizontal stem portion and the vertical stem portion of the first subpixel electrode. .
상기 게이트선 및 상기 데이터선에 연결되는 제2 박막 트랜지스터, 그리고
상기 제2 박막 트랜지스터에 연결되는 제2 부화소 전극을 더 포함하고,
상기 제2 부화소 전극은 상기 제1 부화소 전극과 열 방향으로 이격되는 액정 표시 장치.In paragraph 1:
a second thin film transistor connected to the gate line and the data line, and
Further comprising a second subpixel electrode connected to the second thin film transistor,
The second subpixel electrode is spaced apart from the first subpixel electrode in a column direction.
상기 제2 부화소 전극은 가로 줄기부, 세로 줄기부, 그리고 상기 가로 줄기부 및 상기 세로 줄기부에 연결된 미세 가지부를 포함하고,
상기 제1 기판의 주평면에 대해 수직인 방향에서, 상기 제2 부화소 전극의 상기 미세 가지부의 두께는 상기 제2 부화소 전극의 상기 가로 줄기부의 두께 및 상기 세로 줄기부의 두께보다 얇은 액정 표시 장치.In paragraph 2,
The second subpixel electrode includes a horizontal stem, a vertical stem, and a fine branch connected to the horizontal stem and the vertical stem,
In a direction perpendicular to the main plane of the first substrate, the thickness of the minute branch portion of the second subpixel electrode is thinner than the thickness of the horizontal stem portion and the vertical stem portion of the second subpixel electrode. .
상기 제1 부화소 전극 및 상기 제2 부화소 전극과 동일한 층에 위치하며, 상기 데이터선과 중첩하는 차폐 전극을 더 포함하는 액정 표시 장치.In paragraph 3,
The liquid crystal display device further includes a shielding electrode located on the same layer as the first subpixel electrode and the second subpixel electrode and overlapping the data line.
상기 제1 기판의 주평면에 대해 수직인 방향에서, 상기 제1 부화소 전극의 상기 미세 가지부의 두께는 상기 제1 부화소 전극의 상기 가로 줄기부의 두께 및 상기 세로 줄기부의 두께보다 얇고,
상기 제1 박막 트랜지스터와 연결된 상기 제1 부화소 전극의 상기 미세 가지부를 절단하여 상기 제1 부화소 전극과 상기 제1 박막 트랜지스터의 연결을 차단하는 단계를 포함하는 액정 표시 장치의 수리 방법.A first substrate, a gate line and a data line located on the first substrate and spaced apart from each other, a first thin film transistor connected to the gate line and the data line, and a horizontal stem portion connected to the first thin film transistor, In the repair method of a liquid crystal display device including a first subpixel electrode including a vertical stem portion and a fine branch connected to the horizontal stem portion and the vertical stem portion,
In a direction perpendicular to the main plane of the first substrate, the thickness of the fine branch portion of the first subpixel electrode is thinner than the thickness of the horizontal stem portion and the vertical stem portion of the first subpixel electrode,
A repair method for a liquid crystal display device comprising the step of cutting the fine branch portion of the first subpixel electrode connected to the first thin film transistor to block the connection between the first subpixel electrode and the first thin film transistor.
상기 제1 부화소 전극과 상기 제1 박막 트랜지스터의 연결을 차단하는 단계에서
레이저를 사용하여 상기 제1 박막 트랜지스터와 연결된 상기 제1 부화소 전극의 상기 미세 가지부를 절단하는 액정 표시 장치의 수리 방법.In paragraph 5,
In the step of blocking the connection between the first subpixel electrode and the first thin film transistor,
A method of repairing a liquid crystal display device using a laser to cut the fine branch portion of the first sub-pixel electrode connected to the first thin film transistor.
상기 액정 표시 장치는
상기 게이트선 및 상기 데이터선에 연결되는 제2 박막 트랜지스터, 그리고
상기 제2 박막 트랜지스터에 연결되는 제2 부화소 전극을 더 포함하고,
상기 제2 부화소 전극은 상기 제1 부화소 전극과 열 방향으로 이격되는 액정 표시 장치의 수리 방법.In paragraph 6:
The liquid crystal display device is
a second thin film transistor connected to the gate line and the data line, and
Further comprising a second subpixel electrode connected to the second thin film transistor,
A repair method for a liquid crystal display device, wherein the second subpixel electrode is spaced apart from the first subpixel electrode in a column direction.
상기 제2 부화소 전극은 가로 줄기부, 세로 줄기부, 그리고 상기 가로 줄기부 및 상기 세로 줄기부에 연결된 미세 가지부를 포함하고,
상기 제1 기판의 주평면에 대해 수직인 방향에서, 상기 제2 부화소 전극의 상기 미세 가지부의 두께는 상기 제2 부화소 전극의 상기 가로 줄기부의 두께 및 상기 세로 줄기부의 두께보다 얇은 액정 표시 장치의 수리 방법.In paragraph 7:
The second subpixel electrode includes a horizontal stem, a vertical stem, and a fine branch connected to the horizontal stem and the vertical stem,
In a direction perpendicular to the main plane of the first substrate, the thickness of the minute branch portion of the second subpixel electrode is thinner than the thickness of the horizontal stem portion and the vertical stem portion of the second subpixel electrode. How to repair.
상기 레이저를 사용하여 상기 제2 박막 트랜지스터에 연결된 상기 제2 부화소 전극의 상기 미세 가지부를 절단하여 상기 제1 부화소 전극과 상기 제1 박막 트랜지스터의 연결을 차단하는 단계를 더 포함하는 액정 표시 장치의 수리 방법.In paragraph 8:
A liquid crystal display device further comprising cutting the fine branch portion of the second sub-pixel electrode connected to the second thin-film transistor using the laser to block the connection between the first sub-pixel electrode and the first thin-film transistor. How to repair.
상기 제1 부화소 전극 및 상기 제2 부화소 전극과 동일한 층에 위치하며, 상기 데이터선과 중첩하는 차폐 전극을 더 포함하는 액정 표시 장치의 수리 방법.In paragraph 9:
A repair method for a liquid crystal display device further comprising a shielding electrode located on the same layer as the first subpixel electrode and the second subpixel electrode and overlapping the data line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160051676A KR102607452B1 (en) | 2016-04-27 | 2016-04-27 | Liquid crystal display and repairing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160051676A KR102607452B1 (en) | 2016-04-27 | 2016-04-27 | Liquid crystal display and repairing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170122905A KR20170122905A (en) | 2017-11-07 |
KR102607452B1 true KR102607452B1 (en) | 2023-11-28 |
Family
ID=60384749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160051676A KR102607452B1 (en) | 2016-04-27 | 2016-04-27 | Liquid crystal display and repairing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102607452B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112349205B (en) * | 2020-10-26 | 2022-09-27 | 京东方科技集团股份有限公司 | Array substrate, maintenance method thereof and display panel |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101730163B1 (en) * | 2010-03-03 | 2017-04-26 | 삼성디스플레이 주식회사 | Method of making liquid crystal display and liquid crystal display thereof |
KR20120089505A (en) * | 2010-12-10 | 2012-08-13 | 삼성전자주식회사 | Display device and method of manufacturing the same |
KR101863759B1 (en) * | 2011-09-29 | 2018-06-04 | 삼성디스플레이 주식회사 | Liquid crystal display |
-
2016
- 2016-04-27 KR KR1020160051676A patent/KR102607452B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20170122905A (en) | 2017-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10503037B2 (en) | Display device having rounded edges | |
US10146089B2 (en) | Curved display device | |
KR102297858B1 (en) | Liquid crystal display device | |
KR101730163B1 (en) | Method of making liquid crystal display and liquid crystal display thereof | |
KR20150039404A (en) | Thin film transistor substrate, liquid crystal display and and manufacturing method of thin film transistor substrate | |
US20150036071A1 (en) | Display device | |
KR20160089572A (en) | Liquid crystal display | |
US10795218B2 (en) | Display substrate and liquid crystal display device including the same | |
KR102345474B1 (en) | Display device | |
KR20160073689A (en) | Liquid crystal display device | |
KR102268587B1 (en) | Liquid crystal display | |
KR20130040504A (en) | Display device | |
KR20080090649A (en) | Liquid crystal display device | |
KR102607452B1 (en) | Liquid crystal display and repairing method thereof | |
JP2008009433A (en) | Display substrate and display panel having the same | |
KR20130042242A (en) | Liquid crystal display | |
KR20160141928A (en) | Liquid crystal display device and method of manufacturing the same | |
KR102567013B1 (en) | Liquid crystal display | |
JP2017173721A (en) | Display device | |
KR20200016420A (en) | Display device | |
KR20210010731A (en) | Display device | |
KR102666429B1 (en) | Display device | |
KR102685534B1 (en) | Display device | |
CN107340654B (en) | Liquid crystal display device | |
KR20210144973A (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |