KR102602234B1 - 파워 모듈 패키지 - Google Patents

파워 모듈 패키지 Download PDF

Info

Publication number
KR102602234B1
KR102602234B1 KR1020220030948A KR20220030948A KR102602234B1 KR 102602234 B1 KR102602234 B1 KR 102602234B1 KR 1020220030948 A KR1020220030948 A KR 1020220030948A KR 20220030948 A KR20220030948 A KR 20220030948A KR 102602234 B1 KR102602234 B1 KR 102602234B1
Authority
KR
South Korea
Prior art keywords
redistribution layer
heat
power module
heat dissipation
module package
Prior art date
Application number
KR1020220030948A
Other languages
English (en)
Other versions
KR20230133682A (ko
Inventor
유호상
배인섭
김홍찬
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020220030948A priority Critical patent/KR102602234B1/ko
Publication of KR20230133682A publication Critical patent/KR20230133682A/ko
Application granted granted Critical
Publication of KR102602234B1 publication Critical patent/KR102602234B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers

Abstract

본 발명의 일 측면에 따르면, 칩 수용홈이 형성된 금속 기판과, 상기 칩 수용홈에 배치되며 상면에 칩 단자부를 포함하는 파워 반도체 칩과, 상기 금속 기판과 상기 파워 반도체 칩의 적어도 일부를 덮도록 배치되는 제1 절연층과, 상기 제1 절연층에 배치되는 재배선층과, 상기 재배선층으로부터 열을 전달받아 방출하는 제1 방열부를 포함하며, 상기 재배선층은, 상기 칩 단자부와 전기적으로 연결된 제1 영역과 상기 제1 영역과 전기적으로 분리된 제2 영역을 포함하고, 상기 제1 방열부는 상기 재배선층의 제2 영역 쪽으로 연장된 적어도 하나의 열전달부를 포함하고, 상기 열전달부는 상기 재배선층의 제2 영역으로부터 열을 전달받도록 배치되는 파워 모듈 패키지를 제공한다.

Description

파워 모듈 패키지{Power module package}
본 발명은 파워 모듈 패키지에 관한 것이다.
파워 반도체칩은 일반적인 시스템 반도체나 메모리 반도체와 달리 전기에너지의 변환과 제어 처리를 수행하는 반도체 소자이다.
파워 반도체칩은, 전력 변압, 전력 효율 최적화, 교류를 직류로 변환시키는 전력변환 등에 사용되는데, 일반적으로 휴대 전화, 자동차, 가전제품 등에 널리 사용되고 있다.
파워 반도체칩을 패키지로 구성한 것을 파워 모듈 패키지라고 하는데, 구성된 파워 반도체칩에 따라 MOSFET(Metal oxide semiconductor field effect transistor) 모듈, IGBT(Insulated gate bipolar transistor) 모듈, 사이리스터 모듈, 다이오드 모듈 등이 있다.
파워 모듈 패키지의 중요한 설계 요소는, 방열 성능, 노이즈 안정성, 패키지 소형화 등이 있는데, 그 중 방열 성능은 매우 중요한 요소이다.
등록특허공보 10-1847168호에서는 상부기판의 철부가 파워 반도체칩과 서로 맞닿도록 배치되어, 상부기판의 철부가 스페이서 기능을 수행하여 파워 반도체칩으로부터의 방열을 수행하는 구조가 개시되어 있다.
본 발명의 일 측면에 따르면, 방열 성능이 향상된 파워 모듈 패키지를 제공하는 것을 주된 과제로 한다.
본 발명의 일 측면에 따르면, 칩 수용홈이 형성된 금속 기판;과, 상기 칩 수용홈에 배치되며, 상면에 칩 단자부를 포함하는 파워 반도체 칩;과, 상기 금속 기판과 상기 파워 반도체 칩의 적어도 일부를 덮도록 배치되는 제1 절연층;과, 상기 제1 절연층에 배치되는 재배선층;과, 상기 재배선층으로부터 열을 전달받아 방출하는 제1 방열부를 포함하며, 상기 재배선층은, 상기 칩 단자부와 전기적으로 연결된 제1 영역과 상기 제1 영역과 전기적으로 분리된 제2 영역을 포함하고, 상기 제1 방열부는 상기 재배선층의 제2 영역 쪽으로 연장된 적어도 하나의 열전달부를 포함하고, 상기 열전달부는 상기 재배선층의 제2 영역으로부터 열을 전달받도록 배치되는, 파워 모듈 패키지를 제공한다.
여기서, 상기 금속 기판은 리드 프레임 소재로 이루어질 수 있다.
여기서, 상기 파워 모듈 패키지는, 상기 금속 기판의 하부에 배치된 제2 절연층과, 상기 제2 절연층의 하부에 배치된 제2 방열부를 더 포함할 수 있다.
여기서, 상기 재배선층의 제1 영역에는 적어도 하나의 리드 단자부가 전기적으로 연결될 수 있다.
여기서, 상기 파워 모듈 패키지는, 상기 금속 기판과 상기 재배선층의 적어도 일부를 둘러싸도록 배치되는 몰드 수지부를 포함할 수 있다.
여기서, 상기 재배선층의 제2 영역은 서로 전기적으로 분리된 복수개의 부분을 포함할 수 있다.
본 발명의 일 측면에 따른 파워 모듈 패키지는, 방열 성능이 향상되고, 최적의 내부 배치 구조를 구현하여 설계가 용이한 효과가 있다.
도 1은 본 발명의 일 실시예에 대한 파워 모듈 패키지의 단면도이다.
도 2 내지 도 9는, 본 발명의 일 실시예에 대한 파워 모듈 패키지의 제조 공정을 순차적으로 도시한 도면들이다.
도 10은 도 8에 도시된 재배선층을 위에서 본 평면도이다.
도 11은 본 발명의 일 실시예에 대한 제1 방열부를 설치하는 모습을 도시한 개략적인 사시도이다.
도 12는 본 발명의 일 실시예의 일 변형예에 따른 재배선층을 위에서 본 평면도이다.
도 13은 본 발명의 일 실시예의 일 변형예에 대한 제1 방열부를 설치하는 모습을 도시한 개략적인 사시도이다.
이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성을 갖는 구성 요소에 대해서는, 동일한 부호를 사용함으로써 중복 설명을 생략하며, 도면에는 이해를 돕기 위해 크기, 길이의 비율 등에서 과장된 부분이 존재할 수 있다.
본 발명은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 1은 본 발명의 일 실시예에 관한 파워 모듈 패키지의 단면도이고, 도 2 내지 도 9는, 본 발명의 일 실시예에 대한 파워 모듈 패키지의 제조 공정을 순차적으로 도시한 도면들이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 관한 파워 모듈 패키지(100)는, 금속 기판(110), 파워 반도체 칩(120), 제1 절연층(130), 재배선층(140), 제1 방열부(150), 제2 절연층(160), 제2 방열부(170), 리드 단자부(180), 몰드 수지부(190)를 포함한다.
금속 기판(110)은 전체적으로 판상의 형상을 가지고 있다. 금속 기판(110)은 반도체 칩(120)이 배치되는 곳으로서, 반도체 칩(120)이 작동 시 반도체 칩(120)에서 발생한 열을 전달받아 방열 작용을 수행한다.
본 실시예에서는 금속 기판(110)은 리드 프레임 소재로 이루어진다.
본 실시예에 따른 금속 기판(110)은 리드 프레임 소재로 이루어지지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 금속 기판은 열전도가 가능한 소재이면 제한 없이 사용될 수 있다. 예를 들면 본 발명에 따른 금속 기판은, 구리, 금, 은 등의 단일 금속, 기타 금속 합금 등이 포함된 소재로 이루어질 수 있다.
도 1에 도시된 바와 같이, 금속 기판(110)은 칩 수용부(111)와 기판 단자부(112)를 포함한다.
칩 수용부(111)와 기판 단자부(112)는 전기적으로 분리되어 있으며, 칩 수용부(111)에는 칩 수용홈(111a)이 형성되어 있다.
칩 수용홈(111a)은 홈의 형상을 가지고 있는데, 칩 수용홈(111a)에는 반도체 칩(120)이 배치되게 된다.
칩 수용홈(111a)은, 에칭액을 이용한 습식 식각 방법, 여러 종류의 건식 식각 방법, 레이저 가공법 등으로 칩 수용부(111)를 가공하여 형성될 수 있다.
한편, 파워 반도체칩(120)은 칩 수용홈(111a)에 수용되어 배치되는데, 반도체 칩(120)의 상면(121)에는 전기적 연결을 위한 칩 단자부(121a)가 배치되어 있다.
파워 반도체 칩(120)의 하면(122)은 금속 기판(110)의 칩 수용홈(111a)에 설치된다. 이 때 설치를 위해 접착 물질을 사용하여 파워 반도체 칩(120)을 칩 수용홈(111a)에 부착시킬 수 있다.
한편, 제1 절연층(130)은 금속 기판(110)과 파워 반도체 칩(120)의 적어도 일부를 덮도록 배치된다.
제1 절연층(130)은 에폭시 소재, 실리콘계 소재, 우레탄계 소재 등의 다양한 절연 물질을 포함하여 구성할 수 있다. 또한 제1 절연층(130)은 포토 레지스트 공정이 가능한 물질로 구성될 수 있는데, 예를 들면 PID(Photo Imageable Dielectric) 소재를 포함할 수 있으며, 구체적으로는 감광성 폴리이미드(Photosensitive polyimide, PSPI)를 포함할 수 있다. 제1 절연층(130)을 포토 레지스트 공정이 가능한 물질로 구성하는 경우, 제1 절연층(130)의 홀이나 패턴 가공 시 포토 레지스트 공정을 이용할 수 있다.
제1 절연층(130)은 제1 연결홀(H1)과 제2 연결홀(H2)을 포함하는데, 제1 연결홀(H1)에는 제1 도전 연결부(K1)가 배치되고, 제2 연결홀(H2)에는 제2 도전 연결부(K2)가 배치된다.
제1 도전 연결부(K1)와 제2 도전 연결부(K2)는 재배선층(140)의 형성 시 함께 형성된다.
본 실시예에 따른 제1 도전 연결부(K1)와 제2 도전 연결부(K2)는 재배선층(140)의 형성 시 함께 형성되지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 제1 도전 연결부(K1)와 제2 도전 연결부(K2)는 재배선층(140)의 형성과는 별개로, 도전성 물질인 금, 은, 구리 등을 포함한 물질을 제1 연결홀(H1)과 제2 연결홀(H2)에 배치하여 형성될 수 있다.
제1 도전 연결부(K1)는 칩 단자부(121a)와 재배선층(140)을 전기적으로 연결하고, 제2 도전 연결부(K2)는 기판 단자부(112)와 재배선층(140)을 전기적으로 연결한다.
한편, 재배선층(140)은 도금, 스크린 프린팅, 스퍼터링 등의 다양한 방식으로 제1 절연층(130)에 배치될 수 있으며, 금, 은, 구리 등의 도전성의 소재를 포함하여 이루어진다.
재배선층(140)은 패터닝 공정을 통해 형성된 회로 패턴을 포함하는데, 도 10에 도시된 바와 같이, 제1 영역(141)과 제2 영역(142)을 포함한다.
제1 영역(141)은 파워 반도체 칩(120)의 칩 단자부(121a)와 전기적으로 연결된 부분이고, 제2 영역(142)은 제1 영역(141)과 전기적으로 분리된 영역이다.
제2 영역(142)은 후술하는 제1 방열부(150)와 열적으로 연결되어 있어, 제2 영역(142)으로 전달된 열은 제1 방열부(150)를 경유하여 외부로 배출되게 된다. 여기서, 열적으로 연결되어 있다는 의미는, 제2 영역(142)으로부터 제1 방열부(150)로 열이 전달되도록 연결되어 있다는 의미이다.
한편, 제1 방열부(150)는 재배선층(140)으로부터 열을 전달받아 패키지 외부로 열을 방출한다.
제1 방열부(150)는 열전도가 우수한 소재를 포함하여 이루어지는데, 예를 들면 리드 프레임 소재 등 금속 소재, 열전도성이 우수한 합성수지 등을 포함할 수 있다.
제1 방열부(150)는 열전달부(151)를 포함한다. 열전달부(151)는 기둥 형상을 가지고 있는데, 재배선층(140)의 제2 영역(142) 쪽으로 연장되어 배치된다.
열전달부(151)는 재배선층(140)의 제2 영역(142)으로부터 열을 전달받는다. 이를 위해 연전달부(151)는 제2 영역(142)과 열적으로 연결되어 있다. 이를 위해 본 실시예의 경우에는 열전달부(151)의 단부와 제2 영역(142)은 서로 접촉되도록 배치된다.
본 실시예의 경우에는 열전달부(151)의 단부와 제2 영역(142)은 서로 접촉되도록 배치되지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명의 열전달부는 제2 영역(142)으로부터 열을 전달받을 수 있기만 하면 되므로, 직접 접촉되지 않더라도 열전도성 매개체, 예를 들어 열전도성 접착제 등으로 열전달부(151)와 제2 영역(142)이 연결될 수도 있다.
도 10은 도 8에 도시된 재배선층을 위에서 본 평면도이고, 도 11은 본 실시예의 제1 방열부(150)를 설치하는 모습을 도시한 개략적인 사시도이다. 도 10과 도 11에서, 재배선층(140)의 제2 영역(142) 중 4군데, 즉, A1 부분, B1 부분, C1 부분, D1 부분이 열전달부(151)와 접촉하는 부분이다. 즉, 제2 영역(142)의 A1 부분, B1 부분, C1 부분, D1 부분은, 각각 4개의 열전달부(151)의 저면인 A2 부분, B2 부분, C2 부분, D2 부분과 접촉하여 설치되게 된다.
본 실시예에 따르면 재배선층(140)의 제2 영역(142) 중 4군데가 제1 방열부(150)의 열전달부(151)와 열적으로 연결되어 있지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면 재배선층(140)의 부분 중 제1 방열부(150)에 열적으로 연결되는 부분의 면적, 개수, 위치 등에는 특별한 제한이 없다. 예를 들면, 재배선층(140)의 제2 영역(142)의 면적 전체가 제1 방열부(150)와 접촉하여 열적으로 연결되도록 할 수 있는데, 그 경우 열전달부(151)의 형상을 적절히 설계하여야 한다. 또한 재배선층(140)의 제2 영역(142) 중 2군데가 제1 방열부(150)에 접촉하여 열적으로 연결되도록 할 수도 있다.
이러한 본 실시예의 재배선층(140)과 열전달부(151)의 연결 구성은, 열전달부(151)가 파워 반도체 칩(120)에 직접 연결되지 않기 때문에, 전술한 등록특허공보 10-1847168호에 개시된 기술과 다르다. 본 실시예의 경우, 파워 반도체 칩(120)의 상면에 열전달부(151)가 위치하지 않기 때문에, 파워 반도체 칩(120)의 상면(121)에 칩 단자부(121a)의 설치 공간을 충분히 확보할 수 있다. 즉, 파워 반도체 칩(120)의 칩 단자부(121a)의 개수가 많을 경우에 재배선층(140)의 제1 영역(141)과의 연결 공간을 확보하는 것이 중요한데, 본 실시예의 열전달부(151)는 파워 반도체 칩(120)의 상면(121)에 직접 연결되지 않기 때문에, 파워 반도체 칩(120)의 상면(121)에 칩 단자부(121a)의 배치 및 재배선층(140)과의 전기적 연결이 유리하게 된다.
아울러 파워 반도체 칩(120)에서 발생된 열은, 파워 반도체 칩(120)과 이격된 재배선층(140)의 제2 영역(142)으로 전달되어 방출되므로, 열 전달 경로를 분산시킬 수 있다. 그렇게 되면, 열집중화와 그로 인한 열응력을 방지하여 파워 반도체 칩(120)과 파워 모듈 패키지(100)의 손상을 방지하는데 도움을 줄 수 있다. 특히 열이 재배선층(140)의 제2 영역(142)으로 전달되는 과정에서 제2 영역(142)의 면적만큼 열용량이 증가하여 급격한 온도 상승을 방지할 수 있다.
제1 방열부(150)의 상면(150a)은 파워 모듈 패키지(100)의 외부로 노출되도록 배치되므로 패키지 외부로 효과적인 방열 작용이 수행된다.
한편, 제2 절연층(160)은, 금속 기판(110)의 하부에 배치된다. 제2 절연층(160)은 파워 반도체 칩(120)으로부터 전류의 누설을 방지하며, 아울러 금속 기판(110)을 보호하는 기능을 수행한다.
제2 절연층(160)은 에폭시 소재, 실리콘계 소재, 우레탄계 소지 등의 다양한 전기 절연 물질을 포함하여 구성할 수 있다.
제2 방열부(170)는 제2 절연층(160)의 하부에 배치된다. 제2 방열부(170)는 제2 절연층(160)을 통해 전달된 열을 패키지 외부로 방열시킨다. 즉, 제2 방열부(170)의 하면(170a)은 파워 모듈 패키지(100)의 외부로 노출되도록 배치되므로 패키지 외부로 효과적인 방열 작용이 수행된다.
제2 방열부(170)는 열전도가 우수한 소재로 이루어지는데, 예를 들면 리드 프레임 소재 등 금속 소재, 열전도성능이 우수한 합성수지 등으로 이루어질 수 있다.
본 실시예에 따른 파워 모듈 패키지(100)는 제2 절연층(160)과 제2 방열부(170)를 포함하고 있지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 파워 모듈 패키지는 제2 절연층(160)과 제2 방열부(170)를 포함하지 않을 수 있다.
한편, 리드 단자부(180)는 재배선층(140)의 제1 영역(141)과 전기적으로 연결되어, 외부 회로(미도시)와 파워 모듈 패키지(100)의 전기적 연결을 수행한다.
리드 단자부(180)는 리드 프레임의 연결 단자로 구성될 수 있는데, 리드 단자부(180)는 재배선층(140)의 제1 영역(141)과 전기 전도성 접착 물질(N)로 전기적으로 연결될 수 있다.
한편, 몰드 수지부(190)는 금속 기판(110)과 재배선층(140)의 적어도 일부를 둘러싸도록 배치된다. 즉, 몰드 수지부(190)는 파워 모듈 패키지(100)의 엔켑슐레이션을 위한 것이며, 에폭시 소재, 실리콘계 소재, 우레탄계 소지 등의 절연 물질로 채우고 경화된 부분이다. 여기서, 몰드 수지부(190)에 적용되는 절연 물질은 전기 절연성의 성질을 가지면서 접착성이 뛰어난 물질이면 그 종류 및 형식에 한정되지 않고 사용될 수 있다.
이하, 도 2 내지 도 11을 참조하여, 본 실시예에 대한 파워 모듈 패키지(100)의 제조 방법에 대해 살펴보기로 한다.
도 2에 도시된 바와 같이, 제조자는 판상의 금속 기판(110)을 준비한다. 여기서 금속 기판(110)은 리드 프레임 소재로 이루어질 수 있다.
그 다음, 도 3에 도시된 바와 같이, 습식 에칭, 건식 에칭, 레이저 가공 등으로 금속 기판(110)의 하면에 하부 단자 분리홈(110a)을 형성한다. 이어, 도 4에 도시된 바와 같이 하부 단자 분리홈(110a)에 절연성 충전 수지(110b)를 채운 다음, 습식 에칭, 건식 에칭, 레이저 가공 등으로 금속 기판(110)의 상면에 칩 수용홈(111a)과 상부 단자 분리홈(110c)을 형성한다. 여기서 상부 단자 분리홈(110c)의 형성은 칩 수용부(111)와 기판 단자부(112)를 전기적으로 분리시킨다.
그 다음, 도 5에 도시된 바와 같이, 칩 수용홈(111a)에 파워 반도체 칩(120)을 배치하고, 이어 절연성의 수지로 칩 수용홈(111a)과 상부 단자 분리홈(110c)을 채우고, 그 위로도 소정의 두께만큼 더 배치하여 평탄화시켜 제1 절연층(130)을 형성한다.
전술한 바와 같이 제1 절연층(130)은 에폭시 소재, 실리콘계 소재, 우레탄계 소재 등의 다양한 절연 물질을 포함하여 구성할 수 있다.
그 다음, 도 6에 도시된 바와 같이, 제1 연결홀(H1)과 제2 연결홀(H2)을 형성한다.
제1 연결홀(H1)과 제2 연결홀(H2)은 레이저 가공, 에칭 등의 방법을 사용하여 형성될 수 있는데, 제1 절연층(130)이 포토 레지스트 공정이 가능한 소재로 구성되었다면 포토 레지스트 공정으로 이루어질 수도 있다.
그 다음, 도 7에 도시된 바와 같이, 재배선층(140)을 형성한다. 재배선층(140)은 구리, 금, 은 등 도전성 소재를 포함하여 전기전도성의 성질을 가진다.
재배선층(140)은 무전해 도금, 전해 도금, 스크린 프린팅 등의 다양한 방식으로 형성될 수 있고, 재배선층(140)의 형성 두께에는 특별한 제한이 없지만, 일 예로 약 100㎛ 이상이 되도록 형성할 수 있다.
재배선층(140)을 형성하면서 제1 연결홀(H1)과 제2 연결홀(H2)에 재배선층(140)의 소재도 함께 배치하여 제1 도전 연결부(K1)와 제2 도전 연결부(K2)를 형성한다.
그 다음, 도 8에 도시된 바와 같이, 패터닝 공정으로 재배선층(140)의 패턴을 형성한다. 패터닝 공정으로는 에칭 레지스트를 이용하는 습식 에칭 및 건식 에칭, 레이저 가공 등의 다양한 방법이 사용될 수 있다.
패터닝 공정을 거친 재배선층(140)의 패턴은 도 10에 도시되어 있다. 도 10에 도시된 바와 같이, 재배선층(140)은 제1 영역(141)과 제2 영역(142)을 포함하고 있다. 제1 영역(141)은 파워 반도체 칩(120)의 칩 단자부(121a)와 전기적으로 연결된 부분으로서, 제2 영역(142)과는 전기적으로 분리되어 있다.
제2 영역(142)에는 A1 부분, B1 부분, C1 부분, D1 부분이 존재하는데, 각각의 부분은 제1 방열부(150)의 열전달부(151)의 저면과 접촉될 부분이다.
그 다음, 도 9에 도시된 바와 같이, 금속 기판(110)의 하면에 제2 절연층(160)을 배치하고, 배치된 제2 절연층(160)의 하면에 제2 방열부(170)를 배치한다. 여기서, 제2 절연층(160)은 에폭시 소재, 실리콘계 소재, 우레탄계 소지 등의 다양한 절연 물질을 포함하여 구성할 수 있으며, 제2 방열부(170)는 열전도가 우수한 소재로 이루어질 수 있는데, 예를 들면 리드 프레임 소재 등 금속 소재, 열전도성능이 우수한 합성수지 등으로 이루어질 수 있다.
아울러 제1 방열부(150)를 설치한다. 즉, 도 11에 도시된 바와 같이, 제2 영역(142)의 A1 부분, B1 부분, C1 부분, D1 부분에, 각각 열전달부(151)의 저면인 A2 부분, B2 부분, C2 부분, D2 부분을 위치시켜 제1 방열부(150)를 배치시키고, 기판 단자부(112)에 리드 단자부(180)를 부착시킨다. 그 다음, 몰드 수지부(190)를 이용하여 엔켑슐레이션을 시킴으로써, 도 1과 같은 파워 모듈 패키지(100)를 구성한다.
이하, 도 1을 참조로 하여, 본 실시예의 파워 모듈 패키지(100)의 방열 작용에 대해 설명한다.
파워 모듈 패키지(100)가 구동을 시작하면 파워 반도체 칩(120)이 작동하게 되고, 파워 반도체 칩(120)의 온도가 상승하게 된다.
파워 반도체 칩(120)의 온도가 상승하게 되면, 파워 반도체 칩(120)에서 발생한 열은 주변으로 이동하게 된다. 특히 파워 반도체 칩(120)은 칩 수용홈(111a)에 수용되어 있기 때문에 상당 부분의 열은 아래 쪽에 배치된 칩 수용부(111)로 이동하게 되고, 칩 수용부(111)로 이동한 열의 상당 부분은 제2 절연층(160)을 거쳐 제2 방열부(170)로 전달된 후, 패키지 외부로 빠져나가게 된다.
한편, 파워 반도체 칩(120)에서 발생된 열은 제1 절연층(130)을 통해서도 위쪽으로 이동하게 되는데, 제1 절연층(130)으로 전달된 열은, 제1 절연층(130)과 접촉하는 재배선층(140)의 제2 영역(142)과 열전달부(151)를 거쳐 제1 방열부(150)로 전달된 후, 패키지 외부로 빠져나가게 된다. 즉, 파워 반도체 칩(120)에서 발생된 열의 대부분은, 아래쪽으로는 제2 방열부(170)로 전달되어 방열되고, 위쪽으로는 제1 절연층(130), 재배선층(140), 제1 방열부(150)를 순차적으로 거쳐 방열된다.
이상과 같이, 본 실시예에 따른 파워 모듈 패키지(100)는, 파워 반도체 칩(120)에서 발생된 열의 대부분이 제1 방열부(150)와 제2 방열부(170)를 통해 패키지 외부로 배출된다. 그러한 방열 작용에 의해 파워 반도체 칩(120)의 수명이 증가하고, 패키지 신뢰성도 향상된다. 특히, 제1 방열부(150)의 열전달부(151)는 재배선층(140)의 제2 영역(142)으로부터 열을 전달받도록 배치되기 때문에, 열 집중을 방지할 뿐만 아니라, 파워 반도체 칩(120)의 칩 단자부(121a)의 배치 및 전기적 연결을 위한 충분한 공간이 확보되어 설계가 용이하게 된다.
또한, 본 실시예에 따른 파워 모듈 패키지(100)는, 제2 절연층(160)과 제2 방열부(170)를 구비하고 있으므로, 높은 방열 성능을 구현할 뿐만 아니라 파워 반도체 칩(120)으로부터의 전류 누설도 방지할 수 있다.
이하, 도 12 및 도 13을 참조하여 본 발명의 일 실시예의 일 변형예에 따른 파워 모듈 패키지를 설명한다.
본 발명의 일 실시예의 일 변형예에 따른 파워 모듈 패키지는, 전술한 파워 모듈 패키지(100)와 비교할 때, 재배선층(240)의 제2 영역(242)과 제1 방열부(250)의 구성이 다르고, 나머지 구성은 대동소이하다. 따라서 이하에서는 전술한 파워 모듈 패키지(100)와 구성이 다른 부분을 중심으로 설명한다.
도 12와 도 13에 도시된 바와 같이, 본 발명의 일 실시예의 일 변형예에 따른 파워 모듈 패키지의 재배선층(240)의 제2 영역(242)은, 4개의 부분(242a)(242b)(242c)(242d)으로 나누어져 있고, 4개의 부분(242a)(242b)(242c)(242d)은 각각 서로 전기적으로 분리되도록 형성되어 있다. 즉, 재배선층(240)의 제2 영역(242)은 제1 영역(241)과 전기적으로 분리되어 있으면서, 제2 영역(242)의 각 부분(242a)(242b)(242c)(242d)들도 서로 전기적으로 분리되어 있다.
도 13에 도시된 바와 같이, 제1 방열부(250)는, 열전달부(251), 절연부(252), 회로 패턴층(253), 방열층(254)을 포함하여 구성되며, 열전달부(251)와 절연부(252)는 전기 전도성에 있어서 서로 성질이 다른 소재로 구성된다.
열전달부(251)는 기둥 형상을 가지고 있는데, 각각 재배선층(240)의 제2 영역(242) 쪽으로 연장되어 배치된다. 열전달부(251)는 전기 전도성 및 열 전도성의 소재로 구성되어, 전기와 열이 용이하게 흐를 수 있다. 열전달부(251)의 소재의 예로서 전기 전도성 및 열 전도성의 구리, 구리 합금, 금, 은 등을 포함할 수 있다.
본 일 변형예에 따르면, 열전달부(251) 전체가 전기 전도성 및 열 전도성의 소재로 구성되지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면 열전달부는 전기 절연성의 소재와 전기 전도성의 소재를 함께 포함하여 구성될 수 있으며, 그 경우 전기 전도성의 소재는 제2 영역(242)에 전기적 및 열적으로 연결되어 있어야 한다.
절연부(252)는 전기 절연성의 물질로 이루어져 있는데, 예를 들면 전기 절연성의 에폭시, 폴리 이미드 등의 합성수지로 이루어질 수 있다.
회로 패턴층(253)은 절연부(252)에 배치되되 전기 전도성의 회로 패턴을 포함하고 있고, 소정의 회로 패턴은 각각의 열전달부(251)와 전기적으로 연결되어 있다. 즉 각각의 열전달부(251)는 회로 패턴층(253)과 전기적으로 연결되어 있다.
방열층(254)은 절연부(252)의 상면에 배치된다. 방열층(254)은 절연부(252)를 통해 전달된 열을 패키지 외부로 방열시킨다. 즉, 방열층(254)의 상면은 파워 모듈 패키지의 외부로 노출되도록 배치되므로 패키지 외부로 효과적인 방열 작용이 수행된다.
방열층(254)은 열전도가 우수한 소재로 이루어지는데, 예를 들면 리드 프레임 소재 등 금속 소재, 열전도성능이 우수한 합성수지 등으로 이루어질 수 있다.
한편, 제2 영역(242)의 각 부분(242a)(242b)(242c)(242d)들은 열전달부(251)와 전기적 연결 및 열적 연결이 이루어진다. 즉, 도 13에 도시된 바와 같이, 부분(242a)의 A1 부분, 부분(242b)의 B1 부분, 부분(242c)의 C1 부분, 부분(242d)의 D1 부분이, 각각 열전달부(251)의 저면인 A2 부분, B2 부분, C2 부분, D2 부분과 접촉하여 설치되게 된다.
본 발명의 일 실시예의 일 변형예에 따른 파워 모듈 패키지의 경우에는, 제2 영역(242)의 각 부분(242a)(242b)(242c)(242d)이 서로 전기적으로 분리되어 있고, 각 부분(242a)(242b)(242c)(242d)이 열전달부(251)를 통해 회로 패턴층(253)과 전기적 및 열적으로 연결되어 있으므로, 제1 방열부(250)를 통해 방열작용 뿐만 아니라 전기적 연결을 추가적으로 수행할 수 있으므로, 다양한 회로 구성을 구현할 수 있다.
이상과 같이 살펴본 구성, 작용 및 효과 외의 본 발명의 일 실시예의 일 변형예에 따른 파워 모듈 패키지의 구성, 작용 및 효과는, 상기 본 발명의 일 실시예에 따른 파워 모듈 패키지(100)의 구성, 작용 및 효과와 동일하거나 매우 유사하므로, 본 설명에서는 생략하기로 한다.
본 발명의 일 측면들은 첨부된 도면에 도시된 실시예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
본 실시예에 따른 파워 모듈 패키지는, 파워 모듈 패키지를 생산하는 산업에 적용될 수 있다.
100: 파워 모듈 패키지 110: 금속 기판
120: 반도체 칩 130: 제1 절연층
140, 240: 재배선층 150, 250: 제1 방열부
160: 제2 절연층 170: 제2 방열부

Claims (6)

  1. 칩 수용홈이 형성된 금속 기판;
    상기 칩 수용홈에 배치되며, 상면에 칩 단자부를 포함하는 파워 반도체 칩;
    상기 금속 기판과 상기 파워 반도체 칩의 적어도 일부를 덮도록 배치되는 제1 절연층;
    상기 제1 절연층에 배치되는 재배선층; 및
    상기 재배선층으로부터 열을 전달받아 방출하는 제1 방열부를 포함하며,
    상기 재배선층은, 상기 칩 단자부와 전기적으로 연결된 제1 영역과, 상기 제1 영역과 전기적으로 분리된 제2 영역을 포함하고,
    상기 제1 방열부는 상기 재배선층의 제2 영역 쪽으로 연장된 적어도 하나의 열전달부를 포함하고,
    상기 열전달부는 상기 재배선층의 제2 영역으로부터 열을 전달받도록 배치되는, 파워 모듈 패키지.
  2. 제1항에 있어서,
    상기 금속 기판은 리드 프레임 소재로 이루어진, 파워 모듈 패키지.
  3. 제1항에 있어서,
    상기 금속 기판의 하부에 배치된 제2 절연층; 및
    상기 제2 절연층의 하부에 배치된 제2 방열부를 더 포함하는, 파워 모듈 패키지.
  4. 제1항에 있어서,
    상기 재배선층의 제1 영역에는 적어도 하나의 리드 단자부가 전기적으로 연결되는, 파워 모듈 패키지.
  5. 제1항에 있어서,
    상기 금속 기판과 상기 재배선층의 적어도 일부를 둘러싸도록 배치되는 몰드 수지부를 포함하는, 파워 모듈 패키지.
  6. 제1항에 있어서,
    상기 재배선층의 제2 영역은 서로 전기적으로 분리된 복수개의 부분을 포함하는, 파워 모듈 패키지.
KR1020220030948A 2022-03-11 2022-03-11 파워 모듈 패키지 KR102602234B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220030948A KR102602234B1 (ko) 2022-03-11 2022-03-11 파워 모듈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220030948A KR102602234B1 (ko) 2022-03-11 2022-03-11 파워 모듈 패키지

Publications (2)

Publication Number Publication Date
KR20230133682A KR20230133682A (ko) 2023-09-19
KR102602234B1 true KR102602234B1 (ko) 2023-11-16

Family

ID=88196478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220030948A KR102602234B1 (ko) 2022-03-11 2022-03-11 파워 모듈 패키지

Country Status (1)

Country Link
KR (1) KR102602234B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101774004B1 (ko) 2011-03-17 2017-09-01 해성디에스 주식회사 반도체 패키지 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2220678A4 (en) * 2007-05-29 2012-04-25 Occam Portfolio Llc LOTFREIE ELECTRONIC ARRANGEMENTS AND MANUFACTURING METHOD THEREFOR
US9257396B2 (en) * 2014-05-22 2016-02-09 Invensas Corporation Compact semiconductor package and related methods
KR102131268B1 (ko) * 2018-05-15 2020-07-08 주식회사 네패스 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101774004B1 (ko) 2011-03-17 2017-09-01 해성디에스 주식회사 반도체 패키지 제조방법

Also Published As

Publication number Publication date
KR20230133682A (ko) 2023-09-19

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
US9147649B2 (en) Multi-chip module
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US10096562B2 (en) Power module package
EP3104412B1 (en) Power semiconductor module
US10004161B2 (en) Electronic module with laterally-conducting heat distributor layer
US7786571B2 (en) Heat-conductive package structure
CN111261598B (zh) 封装结构及其适用的电源模块
KR20130115456A (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
US20200144140A1 (en) Power semiconductor module
US7109573B2 (en) Thermally enhanced component substrate
JP4091669B2 (ja) マルチチップ・パッケージの作成方法
EP3449502A1 (en) Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US20130147027A1 (en) Semiconductor package
KR20180116733A (ko) 반도체 패키지
US8031484B2 (en) IC packages with internal heat dissipation structures
US7310224B2 (en) Electronic apparatus with thermal module
KR102602234B1 (ko) 파워 모듈 패키지
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
KR101626534B1 (ko) 반도체 패키지 및 그 제조 방법
KR102016019B1 (ko) 고열전도성 반도체 패키지
JPH09330994A (ja) 半導体装置
KR102578881B1 (ko) 전력 반도체 패키지 및 그 제조 방법
US20240063105A1 (en) Semiconductor assembly having dual conduction channels for electricity and heat passage
KR102418409B1 (ko) 방열 클립을 구비한 전력 반도체 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right