KR102596951B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR102596951B1
KR102596951B1 KR1020160126651A KR20160126651A KR102596951B1 KR 102596951 B1 KR102596951 B1 KR 102596951B1 KR 1020160126651 A KR1020160126651 A KR 1020160126651A KR 20160126651 A KR20160126651 A KR 20160126651A KR 102596951 B1 KR102596951 B1 KR 102596951B1
Authority
KR
South Korea
Prior art keywords
electrode
expansion
liquid crystal
disposed
thin film
Prior art date
Application number
KR1020160126651A
Other languages
English (en)
Other versions
KR20180036852A (ko
Inventor
우화성
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160126651A priority Critical patent/KR102596951B1/ko
Priority to US15/676,714 priority patent/US10481450B2/en
Priority to TW106133767A priority patent/TWI753951B/zh
Priority to CN201710924122.3A priority patent/CN107885000B/zh
Publication of KR20180036852A publication Critical patent/KR20180036852A/ko
Priority to US16/687,516 priority patent/US10928690B2/en
Application granted granted Critical
Publication of KR102596951B1 publication Critical patent/KR102596951B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

액정 표시 장치가 제공된다. 액정 표시 장치는 기판, 상기 기판 상에 배치된 박막 트랜지스터, 상기 박막 트랜지스터 상에 배치된 절연막, 및 상기 절연막 상에 배치되고 상기 절연막에 형성된 컨택홀을 통해 상기 박막 트랜지스터의 드레인 전극과 연결된 된 화소 전극을 포함하되, 상기 화소 전극은, 제1 방향 및 상기 제1 방향에 수직한 제2 방향으로 연장된 줄기 전극, 상기 줄기 전극으로부터 연장된 가지 전극, 및 상기 컨택홀과 중첩되도록 배치되며 상기 가지 전극과 연결된 확장 전극을 포함하고, 상기 확장 전극은 개구부인 확장 슬릿을 포함한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 기판과, 두 장의 기판 사이에 주입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 형성하고, 이를 통하여 액정층에 포함된 액정의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
이러한 액정 표시 장치 중에서도 전기장이 인가되지 않은 상태에서 액정의 장축이 상하 기판에 대하여 수직으로 배열되는 수직 배향 모드(vertical alignment mode) 액정 표시 장치가 개발되고 있다.
수직 배향 모드 액정 표시 장치는 화소 전극에 형성된 패턴에 의하여 액정의 배열 방향 및 기울기 정도가 결정된다. 그러나, 화소 전극에 전압을 인가하기 위하여는 화소 전극에 전압을 제공하는 전압원과 물리적으로 연결되어야 하는데, 화소 전극과 전압원이 연결된 영역에서는 화소 전극에 불규칙한 패턴이 포함될 수 있다. 특히, 화소 전극과 화소 전극 하부의 구성 요소를 연결하는 컨택홀이 형성된 영역에서 화소 전극에 불규칙한 패턴뿐만 아니라, 컨택홀에 의하여 형성된 단차도 발생할 수 있다.
화소 전극의 불규칙한 패턴 및 컨택홀에 의하여 형성된 단차에 의하여, 이 부분에서 액정의 오배열이 발생하기 쉽다. 또한, 액정층에 외부 압력이 인가되어 액정이 오배열된 경우, 이를 원상 복구시키는 힘이 약화되어 외부에서 얼룩으로 시인될 수 있다. 즉, 액정의 제어력 및 액정의 복원력이 약화될 수 있다.
따라서, 화소 전극의 불규칙한 패턴 및 컨택홀로 인하여 발생한 액정의 제어력 및 액정의 복원력의 약화를 보상하여, 액정의 제어력 및 액정의 복원력을 강화할 수 있는 구조가 요구된다.
이에, 본 발명이 해결하고자 하는 과제는 액정의 제어력 및 액정의 복원력이 향상된 액정 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 기판, 상기 기판 상에 배치된 박막 트랜지스터, 상기 박막 트랜지스터 상에 배치된 절연막, 및 상기 절연막 상에 배치되고 상기 절연막에 형성된 컨택홀을 통해 상기 박막 트랜지스터의 드레인 전극과 연결된 된 화소 전극을 포함하되, 상기 화소 전극은, 제1 방향 및 상기 제1 방향에 수직한 제2 방향으로 연장된 줄기 전극, 상기 줄기 전극으로부터 연장된 가지 전극, 및 상기 컨택홀과 중첩되도록 배치되며 상기 가지 전극과 연결된 확장 전극을 포함하고, 상기 확장 전극은 개구부인 확장 슬릿을 포함한다.
또한, 상기 확장 슬릿은 상기 가지 전극이 연장된 방향과 상이한 방향으로 연장될 수 있다.
또한, 상기 확장 슬릿은 상기 확장 전극과 연결된 상기 가지 전극의 연장선과 교차하도록 배치될 수 있다.
또한, 상기 확장 슬릿은 상기 제1 방향 또는 상기 제2 방향을 따라 연장될 수 있다.
또한, 상기 확장 전극은 상기 컨택홀과 중첩된 제1 확장부 및 상기 제1 확장부와 접하며 상기 가지 전극과 연결된 제2 확장부를 포함하되, 상기 확장 슬릿은 상기 제2 확장부에 배치될 수 있다.
또한, 상기 제1 확장부 및 상기 제2 확장부는 상기 제1 방향을 따라 인접하여 배치될 수 있다.
또한, 상기 가지 전극은 상기 줄기 전극으로부터 일 방향을 따라 연장되어 상기 확장 전극과 연결될 수 있다.
또한, 상기 확장 슬릿은 상기 가지 전극이 연장된 방향과 수직한 방향으로 연장될 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는 기판, 상기 기판 상에 배치된 게이트 라인, 유지 라인, 데이터 라인, 제1 박막 트랜지스터, 제2 박막 트랜지스터, 및 제3 박막 트랜지스터, 상기 데이터 라인, 게이트 라인, 및 제1 내지 제3 박막 트랜지스터 상에 배치된 절연막, 상기 절연막 상에 배치되고, 상기 절연막에 형성된 제1 컨택홀을 통해 상기 제1 박막 트랜지스터의 드레인 전극과 연결되며, 상기 절연막에 형성된 제1 유지 컨택홀을 통해 상기 제3 박막 트랜지스터의 드레인 전극과 연결된 제1 부화소 전극, 및 상기 절연막 상에 배치되고, 상기 절연막에 형성된 제2 컨택홀을 통해 상기 제2 박막 트랜지스터의 드레인 전극과 연결된 제2 부화소 전극을 포함하되, 상기 제1 내지 제3 박막 트랜지스터의 게이트 전극은 상기 게이트 라인과 연결되고, 상기 제1 및 제2 박막 트랜지스터의 소스 전극은 상기 데이터 라인과 연결되고, 상기 제3 박막 트랜지스터의 소스 전극은 상기 유지 라인과 연결되고, 상기 제1 부화소 전극은, 제1 방향 및 상기 제1 방향에 수직한 제2 방향으로 연장된 제1 줄기 전극, 상기 제1 줄기 전극으로부터 연장된 제1 가지 전극, 및 상기 제1 컨택홀과 중첩되도록 배치되며 상기 제2 가지 전극과 연결된 제1 확장 전극을 포함하고, 상기 제1 확장 전극은 개구부인 제1 확장 슬릿을 포함한다.
또한, 상기 제2 부화소 전극은, 상기 제1 방향 및 상기 제2 방향으로 연장된 제2 줄기 전극, 상기 제2 줄기 전극으로부터 연장된 복수의 제2 가지 전극, 및 상기 제2 컨택홀을 오버랩하도록 배치되며 상기 제2 가지 전극과 연결된 제2 확장 전극을 포함하고, 상기 제2 확장 전극은 개구부인 제2 확장 슬릿을 포함할 수 있다.
또한, 상기 유지 라인에 제공되는 전압은 상기 데이터 라인에 제공되는 전압의 최대값보다 작고 최소값보다 클 수 있다.
또한, 상기 제1 부화소 전극과 상기 제2 부화소 전극에 제공되는 전압값은 서로 상이할 수 있다.
상기 과제를 해결하기 위한 본 발명의 또 다른 실시예에 따른 액정 표시 장치는 기판, 상기 기판 상에 배치된 박막 트랜지스터, 상기 박막 트랜지스터 상에 배치된 절연막, 및 상기 절연막 상에 배치되고, 상기 절연막에 형성된 컨택홀을 통해 상기 박막 트랜지스터의 드레인 전극과 연결된 화소 전극을 포함하되 상기 화소 전극은, 제1 방향 및 상기 제1 방향에 수직한 제2 방향으로 연장된 줄기 전극, 상기 줄기 전극으로부터 연장된 가지 전극, 상기 줄기 전극의 끝단으로부터 연장되며 상기 가지 전극의 외측으로 상기 제1 방향 또는 상기 제2 방향을 따라 연장된 가장자리 전극, 상기 컨택홀과 중첩되도록 배치된 확장 전극, 및 상기 확장 전극과 상기 가장자리 전극을 연결하는 연결 전극을 포함하고, 상기 연결 전극은 상기 제1 방향 및 상기 제2 방향과 모두 교차하는 제3 방향으로 연장된다.
또한, 상기 연결 전극 및 상기 가장자리 전극은 둔각을 갖는 제1 사이각 및 예각을 갖는 제2 사이각을 형성하도록 연결되되, 상기 제1 사이각은 상기 제2 사이각보다 상기 가장자리 전극의 끝단에 인접하도록 배치될 수 있다.
또한, 상기 제1 사이각 및 제2 사이각의 합은 180도일 수 있다.
또한, 상기 제1 사이각은 130도 이상 140도 이하이며, 상기 제2 사이각은 40도 이상 50도 이하일 수 있다.
또한, 상기 제2 사이각은 상기 제1 사이각보다 상기 줄기 전극에 인접하도록 배치될 수 있다.
또한, 상기 연결 전극과 상기 가장자리 전극이 연결되는 교차점은 상기 줄기 전극의 연장선상에 배치되지 않을 수 있다.
또한, 상기 연결 전극의 폭은 상기 확장 전극의 폭보다 작을 수 있다.
또한, 상기 연결 전극은 상기 확장 전극과 상기 가장자리 전극의 끝단을 연결하도록 연장될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 액정의 제어력 및 액정의 복원력이 향상된 액정 표시 장치를 제공할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 일 화소에 대한 레이아웃도이다.
도 2는 도 1의 Ⅰ-Ⅰ'를 따라 절단한 단면도이다.
도 3은 도 1의 Ⅱ-Ⅱ'를 따라 절단한 단면도이다.
도 4는 도 1의 Ⅲ-Ⅲ'를 따라 절단한 단면도이다.
도 5는 도 1의 A영역에 배치된 제1 부화소 전극만을 도시한 레이아웃도이다.
도 6은 도 5의 비교에 따른 제1 부화소 전극만을 도시한 레이아웃도이다.
도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
도 8은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
도 9는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
도 10은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
도 11은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
도 12는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
도 13은 도 12의 Ⅳ-Ⅳ'를 따라 절단한 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
도 15는 도 14의 Ⅳ-Ⅳ'를 따라 절단한 단면도이다.
도 16은 도 14의 B 영역에 배치된 화소 전극 및 차폐 전극을 도시한 레이아웃도이다.
도 17은 도 16의 비교에 따른 화소 전극 및 차폐 전극을 도시한 레이아웃도이다.
도 18은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
도 19는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
도 20은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 일 화소에 대한 레이아웃도이고, 도 2는 도 1의 Ⅰ-Ⅰ'를 따라 절단한 단면도이며, 도 3은 도 1의 Ⅱ-Ⅱ'를 따라 절단한 단면도이고, 도 4는 도 1의 Ⅲ-Ⅲ'를 따라 절단한 단면도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 표시 기판(100), 제2 표시 기판(300) 및 액정층(200)을 포함한다.
제1 표시 기판(100)에는 액정층(200)의 액정을 구동하기 위한 스위칭 소자들, 예컨대 제1 내지 제3 박막 트랜지스터(167_1, 167_2, 167_3)가 배치된다. 제2 표시 기판(300)은 제1 표시 기판(100)에 대향하여 배치되는 기판이다.
액정층(200)은 제1 표시 기판(100) 및 제2 표시 기판(300) 사이에 개재되며, 유전율 이방성을 가지는 복수의 액정을 포함할 수 있다. 제1 표시 기판(100)과 제2 표시 기판(300) 사이에 전계가 인가되면 액정이 제1 표시 기판(100)과 제2 표시 기판(300) 사이에서 특정 방향으로 회전함으로써 광을 투과시키거나 차단할 수 있다. 여기서, 회전이라는 용어는 액정이 실제로 회전하는 것뿐만 아니라, 상기 전계에 의해 액정의 배열이 변화한다는 의미를 포함할 수 있다.
액정 표시 장치는 매트릭스 형태로 배열되는 복수의 화소(10)를 포함한다. 화소(10)는 각각 독립적인 계조의 제어가 가능하고, 특정 색을 표시하는 기본 단위일 수 있다. 각각의 화소(10)는 제1 표시 기판(100)의 하부로 입사한 빛을 제2 표시 기판(300)의 상부로 투과시켜, 실제로 색이 표시되는 영역인 액티브 영역(11)을 포함한다.
이하, 제1 표시 기판(100)에 대하여 설명하기로 한다.
제1 표시 기판(100)은 제1 베이스 기판(110)을 포함한다. 제1 베이스 기판(110)은 투명 절연 기판일 수 있다. 예를 들면, 제1 베이스 기판(110)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어 질 수 있다.
몇몇 실시예에서, 제1 베이스 기판(110)은 일 방향을 따라 커브드될 수도 있다. 다른 몇몇 실시예에서, 제1 베이스 기판(110)은 가요성을 가질 수도 있다. 즉, 제1 베이스 기판(110)은 롤링, 폴딩, 벤딩 등으로 변형이 가능할 수 있다.
제1 베이스 기판(110) 상에는 게이트 라인(122), 제1 게이트 전극(124_1), 제2 게이트 전극(124_2), 제3 게이트 전극(124_3) 및 유지 라인(125)이 배치된다.
게이트 라인(122)은 제1 박막 트랜지스터(167_1), 제2 박막 트랜지스터(167_2) 및 제3 박막 트랜지스터(167_3)를 제어하는 게이트 전압을 전달한다. 게이트 라인(122)은 제1 방향(D1)으로 연장된 형상을 가질 수 있다.
여기서, 제1 방향(D1)은 제2 방향(D2)에 수직한 방향으로서, 제1 베이스 기판(110)이 배치된 평면상에서 제1 베이스 기판(110)의 일변에 평행하도록 연장되는 방향에 해당하며, 도 1에 도시된 바와 같이 좌측에서 우측으로 향하여 연장되는 임의의 직선이 가리키는 방향으로 정의될 수 있다. 제2 방향(D2)은 도 1에 도시된 바와 같이 상측에서 하측으로 향하여 연장되는 임의의 직선이 가리키는 방향으로 정의될 수 있다.
상기 게이트 전압은 외부로부터 제공되며, 변화하는 전압 레벨을 가질 수 있다. 상기 게이트 전압의 전압 레벨에 대응하여 제1 박막 트랜지스터(167_1), 제2 박막 트랜지스터(167_2) 및 제3 박막 트랜지스터(167_3)의 온(on)/오프(off) 여부가 제어될 수 있다.
제1 게이트 전극(124_1), 제2 게이트 전극(124_2) 및 제3 게이트 전극(124_3)은 게이트 라인(122)으로부터 돌출되는 모양으로 형성되며, 게이트 라인(122)과 물리적으로 연결될 수 있다. 각각의 제1 게이트 전극(124_1), 제2 게이트 전극(124_2) 및 제3 게이트 전극(124_3)은, 후술할 제1 박막 트랜지스터(167_1), 제2 박막 트랜지스터(167_2) 및 제3 박막 트랜지스터(167_3)를 구성하는 하나의 구성 요소일 수 있다.
몇몇 실시예에서, 도 1에 도시된 바와 같이, 제1 게이트 전극(124_1), 제2 게이트 전극(124_2) 및 제3 게이트 전극(124_3)이 나란히 인접하여 배치되는 경우, 제1 게이트 전극(124_1), 제2 게이트 전극(124_2) 및 제3 게이트 전극(124_3)이 게이트 라인(122)으로부터 돌출된 하나의 돌출부로 일체로 형성될 수도 있다.
유지 라인(125)은 제1 베이스 기판(110) 상에 배치되며 게이트 라인(122)과 동일층에 위치할 수 있다. 유지 라인(125)은 대체로 제1 방향(D1)을 따라 연장되되, 액티브 영역(11)의 가장자리를 따라서도 연장될 수 있다.
유지 라인(125)은 외부로부터 입력되는 유지 전압을 후술할 제3 박막 트랜지스터(167_3)에 제공할 수 있다. 여기서, 상기 유지 전압은 외부로부터 제공되는 일정한 전압값을 가질 수 있으며, 후술할 데이터 라인(162)에 제공되는 전압인 데이터 전압의 최대 전압값보다 작고 최소 전압값보다는 큰 전압값을 가질 수 있다.
또한, 유지 라인(125)은 후술할 화소 전극(180)의 가장자리와 인접하도록 배치되거나 중첩되도록 배치될 수 있으며, 화소 전극(180)과 유지 라인(125) 사이에는 소정의 커패시턴스가 형성될 수 있다. 이에 따라, 화소 전극(180)에 제공된 전압값의 급격한 강하를 방지할 수 있다. 본 실시예의 경우 화소 전극(180)은 제1 부화소 전극(180_1)과 제2 부화소 전극(180_2)으로 구성되며, 이의 구체적인 구조에 대하여는 후술하기로 한다.
게이트 라인(122), 제1 게이트 전극(124_1), 제2 게이트 전극(124_2), 제3 게이트 전극(124_3) 및 유지 라인(125)은 동일한 물질로 이루어질 수 있다. 예시적으로 게이트 라인(122), 제1 게이트 전극(124_1), 제2 게이트 전극(124_2), 제3 게이트 전극(124_3) 및 유지 라인(125)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 금 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등을 포함할 수 있다. 게이트 라인(122), 제1 게이트 전극(124_1), 제2 게이트 전극(124_2), 제3 게이트 전극(124_3) 및 유지 라인(125)은 단일층 구조를 가질 수 있으며, 또는 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다층 구조를 가질 수도 있다.
게이트 라인(122), 제1 게이트 전극(124_1), 제2 게이트 전극(124_2), 제3 게이트 전극(124_3) 및 유지 라인(125) 상에는 제1 절연막(130)이 배치된다. 제1 절연막(130)은 절연 물질로 이루어질 수 있으며, 예시적으로 실리콘 질화물 또는 실리콘 산화물 등으로 이루어질 수 있다. 제1 절연막(130)은 단일층 구조로 이루어질 수 있으며, 또는 물리적 성질이 다른 두 개의 절연막을 포함하는 다층 구조를 가질 수도 있다.
제1 절연막(130) 상에는 반도체층(140)이 배치된다. 반도체층(140)은 각각의 제1 게이트 전극(124_1), 제2 게이트 전극(124_2) 및 제3 게이트 전극(124_3)과 적어도 일부가 중첩될 수 있다. 반도체층(140)은 비정질 규소, 다결정 규소, 또는 산화물 반도체로 형성될 수 있다.
반도체층(140)은 제1 게이트 전극(124_1), 제2 게이트 전극(124_2) 및 제3 게이트 전극(124_3)과 중첩될 뿐만 아니라, 후술할 데이터 라인(162), 제1 소스 전극(165_1), 제2 소스 전극(165_2), 제3 소스 전극(165_3), 제1 드레인 전극(166_1), 제2 드레인 전극(166_2) 및 제3 드레인 전극(166_3)과 중첩할 수도 있다.
도면에는 미도시하였으나, 몇몇 실시예에서 반도체층(140) 위에는 저항성 접촉 부재가 추가로 배치될 수 있다. 상기 저항성 접촉 부재는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등으로 형성되거나 실리사이드로 형성될 수 있다. 상기 저항성 접촉 부재는 쌍을 이루어 반도체층(140) 위에 배치될 수 있다. 상기 저항성 접촉 부재는 후술할 제1 소스 전극(165_1), 제1 드레인 전극(166_1) 및 반도체층(140) 사이에서 이들이 저항성 접촉(ohmic contact) 특성을 갖도록 할 수 있다. 반도체층(140)이 산화물 반도체를 포함하는 경우, 상기 저항성 접촉 부재는 생략될 수 있다. 이는 후술할 제2 소스 전극(165_2), 제2 드레인 전극(166_2) 및 반도체층(140) 사이에서도 마찬가지일 수 있다. 또한, 후술할 제3 소스 전극(165_3), 제3 드레인 전극(166_3) 및 반도체층(140) 사이에서도 마찬가지일 수 있다.
반도체층(140) 및 제1 절연막(130) 상에는 데이터 라인(162), 제1 소스 전극(165_1), 제2 소스 전극(165_2), 제3 소스 전극(165_3), 제1 드레인 전극(166_1), 제2 드레인 전극(166_2) 및 제3 드레인 전극(166_3)이 배치된다.
데이터 라인(162)은 제2 방향(D2)으로 연장되어 게이트 라인(122)과 교차할 수 있다.
데이터 라인(162)은 제1 절연막(130)에 의하여 게이트 라인(122), 제1 게이트 전극(124_1), 제2 게이트 전극(124_2) 및 제3 게이트 전극(124_3)과 절연될 수 있다.
데이터 라인(162)은 상기 데이터 전압을 소스 전극으로 제공할 수 있다. 여기서, 상기 데이터 전압은 외부로부터 제공되며, 변화하는 전압 레벨을 가질 수 있다. 각각의 화소(10)의 계조는 상기 데이터 전압의 전압 레벨에 대응하여 변화할 수 있다.
제1 소스 전극(165_1)은 데이터 라인(162)으로부터 분지되어 적어도 일부가 제1 게이트 전극(124_1)과 중첩될 수 있다. 이에 따라, 제1 소스 전극(165_1)은 데이터 라인(162)으로부터 상기 데이터 전압을 제공받을 수 있다.
또한, 제2 소스 전극(165_2)은 데이터 라인(162)으로부터 분지되어 적어도 일부가 제2 게이트 전극(124_2)과 중첩될 수 있다. 다만, 이에 제한되지 아니하고, 도 1에 도시된 바와 같이, 제2 소스 전극(165_2)은 제1 소스 전극(165_1)으로부터 분지되어, 제1 소스 전극(165_1)으로부터 상기 데이터 전압을 제공받을 수도 있다.
제3 소스 전극(165_3)은 데이터 라인(162)과 물리적으로 이격되고 전기적으로 절연되도록 형성될 수 있다. 도 1에 도시된 바와 같이, 제3 소스 전극(165_3)은 제1 절연막(130)을 관통하는 제1 유지 컨택홀(175_1)을 통하여 유지 라인(125)과 연결될 수 있으며, 일부가 제3 게이트 전극(124_3)과 중첩될 수 있다. 이에 따라, 제3 소스 전극(165_3)은 유지 라인(125)으로부터 상기 유지 전압을 제공받을 수 있다.
제1 드레인 전극(166_1)은, 도 1에 도시된 바와 같이, 반도체층(140)을 사이에 두고 제1 소스 전극(165_1)으로부터 이격되어 배치될 수 있으며, 적어도 일부가 제1 게이트 전극(124_1)과 중첩될 수 있다.
제2 드레인 전극(166_2)은, 도 1에 도시된 바와 같이, 반도체층(140)을 사이에 두고 제2 소스 전극(165_2)으로부터 이격되어 배치될 수 있으며, 적어도 일부가 제2 게이트 전극(124_2)과 중첩될 수 있다.
제1 드레인 전극(166_1)과 제2 드레인 전극(166_2)은 각각 'C'자 모양으로 형성된 제1 소스 전극(165_1) 및 제2 소스 전극(165_2)으로부터 일정한 간격을 두고 둘러싸인 모양으로 형성될 수 있다. 다만, 이에 제한되지 아니하고, 각각의 제1 드레인 전극(166_1) 및 제2 드레인 전극(166_2)은 제1 소스 전극(165_1) 및 제2 소스 전극(165_2)과 일정한 간격을 두고 평행하게 이격되어 배치되는 모양일 수도 있다.
제3 드레인 전극(166_3)은, 도 1에 도시된 바와 같이 반도체층(140)을 사이에 두고 제3 소스 전극(165_3)으로부터 이격되어 배치될 수 있으며, 적어도 일부가 제3 게이트 전극(124_3)과 중첩될 수 있다.
제3 드레인 전극(166_3)은 제3 소스 전극(165_3)과 일정한 간격을 두고 평행하게 이격되어 배치되는 모양일 수 있다. 다만, 이에 제한되지 아니하고, 제3 드레인 전극(166_3)은 'C'자 모양으로 형성된 제3 소스 전극(165_3)으로부터 일정한 간격을 두고 둘러싸인 모양으로 형성될 수도 있다.
한편, 제1 드레인 전극(166_1) 및 제3 드레인 전극(166_3)은 서로 연결될 수 있으며, 후술할 제1 컨택홀(174_1)을 통하여 제1 부화소 전극(180_1)과 연결될 수 있다. 또한, 제2 드레인 전극(166_2)은 후술할 제2 컨택홀(174_2)을 통하여 제2 부화소 전극(180_2)과 연결될 수 있다.
데이터 라인(162), 제1 소스 전극(165_1), 제2 소스 전극(165_2), 제3 소스 전극(165_3), 제1 드레인 전극(166_1), 제2 드레인 전극(166_2) 및 제3 드레인 전극(166_3)은 동일한 물질로 이루어질 수 있다. 예시적으로 데이터 라인(162), 제1 소스 전극(165_1), 제2 소스 전극(165_2), 제3 소스 전극(165_3), 제1 드레인 전극(166_1), 제2 드레인 전극(166_2) 및 제3 드레인 전극(166_3)은 알루미늄, 구리, 은 몰리브덴, 크롬, 티타늄, 탄탈륨 또는 이들의 합금으로 형성될 수 있다. 또한, 이들은 내화성 금속(refractory metal) 등의 하부막(미도시)과 그 위에 형성된 저저항 상부막(도시되지 않음)으로 이루어진 다층 구조를 가질 수도 있으나, 이에 한정되는 것은 아니다.
제1 게이트 전극(124_1), 반도체층(140), 제1 소스 전극(165_1) 및 제1 드레인 전극(166_1)은 스위칭 소자인 제1 박막 트랜지스터(167_1)를 구성할 수 있다. 마찬가지로, 제2 게이트 전극(124_2), 반도체층(140), 제2 소스 전극(165_2) 및 제2 드레인 전극(166_2)은 스위칭 소자인 제2 박막 트랜지스터(167_2)를 구성할 수 있다. 제3 게이트 전극(124_3), 반도체층(140), 제3 소스 전극(165_3) 및 제3 드레인 전극(166_3)은 스위칭 소자인 제3 박막 트랜지스터(167_3)를 구성할 수 있다.
이에 따라, 제1 게이트 전극(124_1)에 제공된 상기 게이트 전압이 제1 박막 트랜지스터(167_1)를 온(on)시키는 전압값을 갖는 경우, 데이터 라인(162)에 제공되는 상기 데이터 전압은 제1 소스 전극(165_1)을 통하여 제1 드레인 전극(166_1)으로 제공될 수 있다. 동시에, 제3 게이트 전극(124_3)에 제공된 상기 게이트 전압이 제3 박막 트랜지스터(167_3)를 온(on)시키는 전압값을 갖는 경우, 유지 라인(125)에 제공되는 상기 유지 전압은 제3 소스 전극(165_3)을 통하여 제3 드레인 전극(166_3)으로 제공될 수 있다.
전술한 바와 같이, 제1 드레인 전극(166_1)과 제3 드레인 전극(166_3)은 제1 컨택홀(174_1)을 통하여 제1 부화소 전극(180_1)과 서로 연결되며, 상기 유지 전압은 상기 데이터 전압보다 작은 값을 가지므로, 최종적으로 제1 부화소 전극(180_1)에 제공되는 전압은 상기 데이터 전압보다 작은 값의 전압이 제공될 수 있다.
한편, 제2 게이트 전극(124_2)에 제공된 상기 게이트 전압이 제2 박막 트랜지스터(167_2)를 온(on)시키는 전압값을 갖는 경우, 데이터 라인(162)에 제공되는 상기 데이터 전압은 제2 소스 전극(165_2)을 통하여 제2 드레인 전극(166_2)으로 제공될 수 있다. 제2 드레인 전극(166_2)은 제2 컨택홀(174_2)을 통하여 제2 부화소 전극(180_2)과 연결되므로, 상기 데이터 전압은 제2 부화소 전극(180_2)에 제공될 수 있다.
이처럼, 하나의 화소(10)에 동일한 데이터 전압이 제공됨에도, 제1 부화소 전극(180_1)과 제2 부화소 전극(180_2)에 최종적으로 제공되는 전압값이 상이하므로, 액정(210)은 다양한 각도로 기울어질 수 있으며, 액정 표시 장치의 시인성이 향상될 수 있다.
제1 절연막(130) 및 제1 박막 트랜지스터(167_1), 제2 박막 트랜지스터(167_2) 및 제3 박막 트랜지스터(167_3) 상에는 패시베이션막(171)이 배치된다. 패시베이션막(171)은 무기 절연 물질로 이루어질 수 있으며, 제1 박막 트랜지스터(167_1), 제2 박막 트랜지스터(167_2) 및 제3 박막 트랜지스터(167_3)를 커버하도록 배치될 수 있다. 패시베이션막(171)은 제1 박막 트랜지스터(167_1), 제2 박막 트랜지스터(167_2) 및 제3 박막 트랜지스터(167_3)를 보호하고, 후술할 컬러 필터층(172) 및 제2 절연막(173)의 구성 물질이 반도체층(140)으로 유입되는 것을 방지할 수 있다.
패시베이션막(171) 상에는 컬러 필터층(172)이 배치된다. 컬러 필터층(172)은 색을 구현하기 위한 안료가 포함된 감광성 유기 조성물일 수 있으며, 적색, 녹색 또는 청색의 안료 중 어느 하나를 포함할 수 있다. 예시적으로, 컬러 필터층(172)은 복수의 컬러 필터를 포함할 수 있다. 예시적으로 상기 복수의 컬러 필터 중 어느 하나는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 어느 하나를 표시할 수 있다. 다만, 이에 한정되는 것은 아니며 상기 복수의 컬러 필터는 청록색(cyan), 자홍색(magenta), 옐로(yellow) 및 화이트(white) 계열의 색 중 어느 하나를 표시할 수도 있다.
컬러 필터층(172) 상에는 제2 절연막(173)이 배치된다. 제2 절연막(173)은 절연 물질로 이루어질 수 있으며, 예시적으로 유기 물질로 구성된 유기막일 수 있다. 제2 절연막(173)은 제2 절연막(173)과 제1 베이스 기판(110) 사이에 배치되는 구성 요소들로 인하여 발생한 국부적인 단차를 평탄화할 수 있다. 바꾸어 말하면, 제2 절연막(173)의 상부 표면은 실질적으로 평탄할 수 있다.
패시베이션막(171), 컬러 필터층(172) 및 제2 절연막(173)에는 제1 컨택홀(174_1), 제2 컨택홀(174_2), 제1 유지 컨택홀(175_1) 및 제2 유지 컨택홀(175_2)이 형성될 수 있다.
구체적으로, 패시베이션막(171), 컬러 필터층(172) 및 제2 절연막(173)에는 제1 박막 트랜지스터(167_1)와 제3 박막 트랜지스터(167_3)의 일부, 보다 구체적으로, 제1 드레인 전극(166_1)과 제3 드레인 전극(166_3)의 일부를 제1 베이스 기판(110)의 상부 표면에 수직한 방향을 따라 상부로 노출시키는 제1 컨택홀(174_1)이 형성될 수 있다. 제1 컨택홀(174_1)은 패시베이션막(171), 컬러 필터층(172) 및 제2 절연막(173)을 제1 베이스 기판(110)에 수직한 방향을 따라 관통하는 모양으로 형성될 수 있다. 제1 드레인 전극(166_1) 및 제3 드레인 전극(166_3)의 일부와 제2 절연막(173) 상부에 배치되는 제1 부화소 전극(180_1)은 제1 컨택홀(174_1)을 통하여 물리적으로 서로 연결될 수 있다.
또한, 패시베이션막(171), 컬러 필터층(172) 및 제2 절연막(173)에는 제2 박막 트랜지스터(167_2)의 일부, 보다 구체적으로, 제2 드레인 전극(166_2)의 일부를 제1 베이스 기판(110)의 상부 표면에 수직한 방향을 따라 상부로 노출시키는 제2 컨택홀(174_2)이 형성될 수 있다. 제2 컨택홀(174_2)은 패시베이션막(171), 컬러 필터층(172) 및 제2 절연막(173)을 제1 베이스 기판(110)에 수직한 방향을 따라 관통하는 모양으로 형성될 수 있다. 제2 드레인 전극(166_2)의 일부와 제2 절연막(173) 상부에 배치되는 제2 부화소 전극(180_2)은 제2 컨택홀(174_2)을 통하여 물리적으로 서로 연결될 수 있다.
제2 절연막(173) 상에는 화소 전극(180) 및 차폐 전극(189)이 배치된다. 화소 전극(180)과 차폐 전극(189)은 동일 평면상에 서로 중첩되지 않도록 배치될 수 있다.
화소 전극(180)은 서로 물리적으로 구분되고 전기적으로 절연된 제1 부화소 전극(180_1) 및 제2 부화소 전극(180_2)을 포함한다.
제1 부화소 전극(180_1)은 제1 컨택홀(174_1)을 통하여 제1 드레인 전극(166_1) 및 제3 드레인 전극(166_3)과 물리적으로 연결되며, 상기 데이터 전압 및 상기 유지 전압 사이의 전압값을 갖는 전압을 제공받을 수 있다.
제2 부화소 전극(180_2)은 제2 컨택홀(174_2)을 통하여 제2 드레인 전극(166_2)과 물리적으로 연결되며, 상기 데이터 전압을 제공받을 수 있다.
제1 부화소 전극(180_1) 및 제2 부화소 전극(180_2)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al-doped Zinc Oxide) 등의 투명 도전성 물질로 이루어질 수 있다.
화소 전극(180)이 제1 부화소 전극(180_1) 및 제2 부화소 전극(180_2)으로 구분됨에 따라, 액티브 영역(11) 또한 제1 부화소 전극(180_1)이 주로 배치된 제1 서브 액티브 영역(11_1) 및 제2 부화소 전극(180_2)이 주로 배치된 제2 서브 액티브 영역(11_2)으로 구분될 수 있다.
전술한 바와 같이, 데이터 라인(162)에 상기 데이터 전압이 제공되는 경우, 제1 부화소 전극(180_1)에는 제2 부화소 전극(180_2)에 비하여 상대적으로 작은 값을 갖는 전압이 제공된다. 이에 따라, 제1 부화소 전극(180_1)이 배치된 제1 서브 액티브 영역(11_1)은 제2 부화소 전극(180_2)이 배치된 제2 서브 액티브 영역(11_2)에 비하여 상대적으로 어둡게 시인될 수 있다.
한편, 제1 부화소 전극(180_1) 및 제2 부화소 전극(180_2)은 대체로 제1 서브 액티브 영역(11_1) 및 제2 서브 액티브 영역(11_2) 내에 배치될 수 있으나, 제1 드레인 전극(166_1), 제2 드레인 전극(166_2) 및 제3 드레인 전극(166_3)과의 연결을 위하여 제1 서브 액티브 영역(11_1) 및 제2 서브 액티브 영역(11_2) 이외의 영역에 배치되는 부분을 포함할 수 있다. 예시적으로, 후술할 제1 확장 전극(183_1) 및 제2 확장 전극(183_2)이 형성될 수 있다.
먼저, 제1 부화소 전극(180_1)에 대하여 설명하기로 한다.
제1 부화소 전극(180_1)이 주로 배치되는 제1 서브 액티브 영역(11_1)은 4개의 영역으로 구분될 수 있다. 이들 4개의 영역은 제1 서브 액티브 영역(11_1)을 4개의 사분면으로 나눈 각각의 영역에 대응될 수 있으며, 4개의 사분면에 대응되는 영역 중 우측 상단에 배치된 영역을 제1 도메인 영역(DM1), 좌측 상단에 배치된 영역을 제2 도메인 영역(DM2), 좌측 하단에 배치된 영역을 제3 도메인 영역(DM3), 우측 하단에 배치된 영역을 제4 도메인 영역(DM4)으로 정의하기로 한다.
제1 도메인 영역(DM1), 제2 도메인 영역(DM2), 제3 도메인 영역(DM3) 및 제4 도메인 영역(DM4)은 동일한 면적을 가질 수 있으며, 동일한 모양을 가질 수 있다.
제1 부화소 전극(180_1)은 제1 도메인 영역(DM1)과 제2 도메인 영역(DM2)을 구분하는 경계선 또는 제3 도메인 영역(DM3) 및 제4 도메인 영역(DM4)을 구분하는 경계선을 기준으로 선대칭인 모양을 가질 수 있다. 동시에 화소 전극(180)은 제2 도메인 영역(DM2)과 제3 도메인 영역(DM3)을 구분하는 경계선 또는 제1 도메인 영역(DM1) 및 제4 도메인 영역(DM4)을 구분하는 경계선을 기준으로 선대칭인 모양을 가질 수 있다.
제1 부화소 전극(180_1)은 투명 도전성 물질이 배치되지 않는 개구부인 제1 부화소 슬릿(185_1)을 포함할 수 있다. 제1 부화소 슬릿(185_1)에 의하여 제1 부화소 전극(180_1)에 패턴이 형성되며, 제1 화소 전극(180)의 모양 및 상기 패턴에 따라 제1 부화소 전극(180_1)과 중첩되도록 배치되는 액정(210)이 기울어지는 방향 및 정도가 제어될 수 있다.
제1 부화소 전극(180_1)은 제1 줄기 전극(181_1), 복수의 제1 가지 전극(182_1) 및 제1 확장 전극(183_1)을 포함한다.
제1 부화소 전극(180_1)을 구성하는 각각의 구성 요소들은 제1 서브 액티브 영역(11_1) 내에 배치될 수 있으나, 전술한 바와 같이 예외적으로 제1 확장 전극(183_1)의 경우 제1 액티브 영역(11)의 외부에 배치될 수 있다.
제1 줄기 전극(181_1)은 제1 방향(D1) 및 제2 방향(D2)을 따라 연장되며, 제1 서브 액티브 영역(11_1)을 가로지르도록 배치될 수 있다. 제1 줄기 전극(181_1)은 제1 도메인 영역(DM1), 제2 도메인 영역(DM2), 제3 도메인 영역(DM3) 및 제4 도메인 영역(DM4)이 접하는 경계를 따라 '+'자 모양으로 형성될 수 있다.
복수의 제1 가지 전극(182_1)은 제1 줄기 전극(181_1)으로부터 제1 방향(D1) 및 제2 방향(D2)과 평행하지 않은 방향을 따라 각각 연장될 수 있다. 다만, 각각의 제1 가지 전극(182_1)은 각각의 제1 도메인 영역(DM1), 제2 도메인 영역(DM2), 제3 도메인 영역(DM3) 및 제4 도메인 영역(DM4)에서 서로 다른 방향으로 연장될 수 있다. 구체적으로, 도 1의 시점에서, 제1 도메인 영역(DM1)에 배치된 제1 가지 전극(182_1)은 우측 상단을 향하도록 연장되고, 제2 도메인 영역(DM2)에 배치된 제1 가지 전극(182_1)은 좌측 상단을 향하도록 연장되며, 제3 도메인 영역(DM3)에 배치된 제1 가지 전극(182_1)은 좌측 하단을 향하도록 연장되고, 제4 도메인 영역(DM4)에 배치된 제1 가지 전극(182_1)은 우측 하단을 향하도록 연장될 수 있다.
제1 확장 전극(183_1)은 제1 액티브 영역(11)의 외부에 배치된다. 제1 확장 전극(183_1)은 일부의 제1 가지 전극(182_1)으로부터 연장되어 제1 컨택홀(174_1)과 중첩하도록 배치된다. 제1 확장 전극(183_1)은 제1 컨택홀(174_1)을 통하여 제1 드레인 전극(166_1) 및 제3 드레인 전극(166_3)과 물리적으로 연결될 수 있으며, 상기 데이터 전압과 상기 유지 전압 사이의 전압값을 갖는 전압을 제공받을 수 있다. 제1 확장 전극(183_1)에 제공된 상기 데이터 전압과 상기 유지 전압 사이의 전압값을 갖는 전압은 제1 확장 전극(183_1)을 통하여 제1 화소 전극(180)을 구성하는 다른 구성 요소, 즉, 제1 줄기 전극(181_1) 및 복수의 제1 가지 전극(182_1)으로 전달될 수 있다.
제1 확장 전극(183_1)은 제1 확장부(183_11) 및 제2 확장부(183_12)를 포함한다. 제1 확장부(183_11)는 제1 컨택홀(174_1)을 실질적으로 오버랩하는 영역이며, 제2 확장부(183_12)는 제1 가지 전극(182_1)과의 연결을 위하여 제1 확장부(183_11)로부터 일 방향으로 연장된 영역에 해당한다.
여기서, 제2 확장부(183_12)는 유지 전극과 중첩되도록 배치될 수 있으며, 유지 전극과 중첩되어 일정량의 커패시턴스를 형성하기 위하여 제1 확장부(183_11)보다 넓은 면적을 가질 수 있다. 제2 확장부(183_12)와 유지 전극이 중첩되어 커패시턴스를 형성하는 경우, 전술한 바와 같이, 제1 부화소 전극(180_1)에 제공된 전압값의 급격한 강하를 방지할 수 있다.
또한, 제1 확장 전극(183_1)과 연결된 가지 전극(182)은 줄기 전극(181)으로부터 연장된 방향을 따라 그대로 연장되어 제1 확장 전극(183_1)과 연결될 수 있다. 더욱 구체적으로, 가지 전극(182)은 제1 확장 전극(183_1)의 제2 확장부(183_12)와 직접적으로 연결됨과 동시에, 제2 확장부(183_12)에 연결된 가지 전극(182)은 꺾인 모양 등이 없이 줄기 전극(181)으로부터 일직선으로 연장된 모양일 수 있다. 이러한 구조로 인하여, 제2 확장부(183_12) 및 이와 연결된 가지 전극(182)이 접하는 영역에서, 액정(210)이 가지 전극(182)이 배치된 방향을 따라 정렬될 수 있다. 이에 대한 구체적인 설명은 후술하기로 한다.
제1 확장부(183_11) 및 제2 확장부(183_12)는 줄기 전극(181) 및 가장자리 전극(186)에 의하여 형성된 가장자리의 외곽을 따라 나란히 배치될 수 있다. 즉, 제1 확장부(183_11) 및 제2 확장부(183_12)는 제1 서브 액티브 영역(11_1)의 일측 가장자리의 외곽을 따라 나란히 배치될 수 있다.
제2 확장부(183_12)는 제1 확장 슬릿(184_1)을 포함한다. 제1 확장 슬릿(184_1)은 제2 확장부(183_12)와 연결된 가지 전극(182)과 평행하지 않도록 연장된 개구부일 수 있다. 화소 전극(180)에 전압이 제공되어 액정층(200)에 전계가 형성되는 경우, 제1 확장 슬릿(184_1)은 제2 확장부(183_12)와 중첩되거나 제2 확장부(183_12) 인근에 배치된 액정(210)을 특정 방향으로 기울어지도록 제어할 수 있다. 제1 확장 슬릿(184_1)으로 인하여 특정 방향을 따라 형성된 액정(210)의 제어력은 제2 확장부(183_12) 인근에서의 액정(210)의 오배열을 최소화하고, 액정(210)을 원상 복구시키는 힘을 강화할 수 있다. 즉, 액정(210)의 제어력 및 액정(210)의 복원력을 향상시킬 수 있다. 이에 대한 더욱 구체적인 설명은 도 5 및 도 6을 참조하여 후술하기로 한다.
제1 확장 슬릿(184_1)은 확장 전극(183)과 연결된 가지 전극(182)의 연장선상에 배치된다. 구체적으로, 제1 확장 슬릿(184_1)은 확장 전극(183)의 제2 확장부(183_12) 및 이와 연결된 가지 전극(182)이 접하는 접선 인근에서의 액정(210)의 오배열을 최소화하는 역할을 수행할 수 있다. 이에 따라, 제1 확장 슬릿(184_1)은 제2 확장부(183_12) 및 이와 연결된 가지 전극(182)이 접하는 접선 인근에 배치될 수 있다. 결과적으로, 제1 확장 슬릿(184_1)은 제2 확장부(183_12)와 연결된 가지 전극(182)의 연장선상에 배치될 수 있다.
이상 제1 부화소 전극(180_1)에 대하여 설명하였으나, 상술한 제1 부화소 전극(180_1)에 대한 설명은 일부를 제외하고 모드 제2 부화소 전극(180_2)에 동일하게 적용될 수 있다.
구체적으로, 제1 부화소 전극(180_1)과 제2 부화소 전극(180_2)은 제공받는 전압값이 서로 다르며, 제1 부화소 전극(180_1)은 제1 박막 트랜지스터(167_1) 및 제3 박막 트랜지스터(167_3)와 연결됨에 반하여 제2 부화소 전극(180_2)은 제2 박막 트랜지스터(167_2)와 연결된다는 점이 서로 상이하나, 제1 부화소 전극(180_1)과 제2 부화소 전극(180_2)의 모양은 대체로 유사할 수 있다.
구체적으로, 제2 부화소 전극(180_2)은 제2 컨택홀(174_2)을 통하여 제2 박막 트랜지스터(167_2)의 제2 드레인 전극(166_2)과 연결되며, 제2 서브 액티브 영역(11_2)에 배치될 수 있다. 제2 서브 액티브 영역(11_2)은 전술한 제1 서브 액티브 영역(11_1)이 제1 도메인 영역(DM1), 제2 도메인 영역(DM2), 제3 도메인 영역(DM3) 및 제4 도메인 영역(DM4)으로 나뉘는 것과 마찬가지로, 제5 도메인 영역, 제6 도메인 영역, 제7 도메인 영역 및 제8 도메인 영역으로 구분될 수 있다. 또한, 제2 부화소 전극(180_2)은 제2 줄기 전극(181_2), 복수의 제2 가지 전극(182_2), 제2 확장 전극(183_2)을 포함할 수 있다. 다만, 본 실시예에서는 제2 확장 전극(183_2)이 전술한 제1 확장 슬릿(184_1)과 유사한 구성을 포함하는 것을 도시하지는 않았으나, 이에 제한되지 아니하고 전술한 제1 확장 슬릿(184_1)과 유사한 구성을 포함할 수도 있다. 이에 대한 구체적인 실시예에 대한 설명은 후술하기로 한다.
차폐 전극(189)은 화소 전극(180)과 동일층에 배치된다. 차폐 전극(189)은 화소 전극(180)과 접하거나 중첩되지 않도록 일정 거리만큼 이격되어 배치되며, 물리적 및 전기적으로 연결되지 않을 수 있다. 이에 따라, 화소 전극(180)에 제공되는 상기 데이터 전압은 차폐 전극(189)에는 제공되지 않을 수 있다.
차폐 전극(189)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al-doped Zinc Oxide) 등의 투명 도전성 물질로 이루어질 수 있으며, 화소 전극(180)과 동일한 물질로 이루어질 수 있다.
차폐 전극(189)은 액티브 영역(11), 즉 제1 서브 액티브 영역(11_1) 및 제2 서브 액티브 영역(11_2) 이외의 영역 중 화소 전극(180)의 일부, 즉 제1 확장 전극(183_1) 및 제2 확장 전극(183_2)이 배치되는 영역을 제외한 나머지 영역과 오버랩하도록 배치될 수 있다. 다만, 화소 전극(180)이 배치되는 영역을 제외한 나머지 모든 영역과 반드시 오버랩하여야 하는 것은 아니며, 일부 영역을 제외하고 오버랩될 수도 있음은 물론이다.
특히, 차폐 전극(189)은 데이터 라인(162)과 오버랩하도록 배치될 수 있다. 데이터 라인(162)에는 상기 데이터 전압이 제공되어 데이터 라인(162)과 중첩되도록 배치되는 액정(210)이 상기 데이터 전압의 전압 레벨 변화에 영향을 받는 것을 방지할 수 있으며, 이에 따라 빛샘을 방지할 수 있다.
한편, 화소 전극(180) 및 차폐 전극(189) 상에는 제1 배향막(도시되지 않음)이 추가로 배치될 수 있다. 상기 제1 배향막은 액정층(200)에 주입되는 액정(210)의 초기 배향 각도를 제어할 수 있다.
이하, 제2 표시 기판(300)에 대하여 설명한다.
제2 표시 기판(300)은 제2 베이스 기판(310), 차광 부재(320), 오버코트층(330) 및 공통 전극(340)을 포함한다.
제2 베이스 기판(310)은 제1 베이스 기판(110)에 대향하여 배치된다. 제2 베이스 기판(310)은 외부로부터의 충격을 견뎌낼 수 있는 내구성을 가질 수 있다. 제2 베이스 기판(310)은 투명 절연 기판일 수 있다. 예를 들면, 제2 베이스 기판(310)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어질 수 있다. 제2 베이스 기판(310)은 평탄한 평판형일 수 있지만, 특정 방향으로 커브드될 수도 있다.
제1 표시 기판(100)을 향하는 제2 베이스 기판(310)의 일면 상에는 차광 부재(320)가 배치된다. 차광 부재(320)는 게이트 라인(122), 데이터 라인(162), 제1 박막 트랜지스터(167_1), 제2 박막 트랜지스터(167_2), 제3 박막 트랜지스터(167_3), 제1 컨택홀(174_1), 제2 컨택홀(174_2), 제1 유지 컨택홀(175_1) 및 제2 유지 컨택홀(175_2)과 오버랩하도록, 즉, 액티브 영역(11) 이외의 영역과 오버랩하도록 배치될 수 있으며, 액티브 영역(11) 이외의 영역에서의 빛의 투과를 차단할 수 있다. 다만, 이에 제한되지 않고, 몇몇 실시예의 경우 액티브 영역(11) 이외의 영역 중에서 화소 전극(180)에 인접하여 배치된 데이터 라인(162)의 일부 영역을 제외한 나머지 영역에 배치될 수도 있다. 이 경우, 차광 부재(320)는 평면 시점에서 제1 방향(D1) 또는 제2 방향(D2)으로 연장된 줄무늬 모양으로 배치될 수 있으며, 차광 부재(320)에 의하여 오버랩되지 않는 데이터 라인(162)의 일부 영역은 차폐 전극(189)에 의하여 오버랩될 수 있으며, 이에 따라 빛의 투과를 차단할 수 있다.
제1 표시 기판(100)을 향하는 차광 부재(320)의 일면 상에는 오버코트층(330)이 배치된다. 오버코트층(330)은 차광 부재(320)로 인하여 발생한 단차를 완화할 수 있다. 몇몇 실시예에서, 오버코트층(330)은 생략될 수도 있다.
제1 표시 기판(100)을 향하는 오버코트층(330)의 일면 상에는 공통 전극(340)이 배치된다.
공통 전극(340)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al-doped Zinc Oxide) 등의 투명 도전성 물질로 이루어질 수 있다.
공통 전극(340)은 제2 베이스 기판(310)의 전면에 걸쳐 통판으로 형성될 수 있다. 공통 전극(340)에는 외부로부터 제공되는 공통 전압이 인가되어 화소 전극(180)과 함께 액정층(200)에 전계를 형성할 수 있다. 다만, 몇몇 실시예의 경우, 공통 전극(340)이 특정한 패턴을 갖도록 개구부가 형성될 수도 있다.
여기서, 상기 공통 전압은 외부로부터 제공될 수 있으며, 액정 표시 장치가 동작하는 동안 상기 공통 전압의 전압 레벨은 일정하게 유지될 수 있다. 이에 따라, 서로 중첩되도록 배치된 화소 전극(180)과 공통 전극(340) 사이의 공간에는 화소 전극(180)과 공통 전극(340)에 제공된 상기 데이터 전압과 상기 공통 전압의 전압 레벨의 차이에 의하여 전계가 형성될 수 있으며, 이러한 전계에 의하여 액정(210)이 회전하거나 기울어질 수 있다.
한편, 몇몇 실시예에서, 차폐 전극(189)에는 상기 공통 전압과 실질적으로 동일한 레벨의 전압이 제공될 수 있다. 이에 따라, 액정 표시 장치가 동작하는 동안, 서로 중첩되도록 배치된 차폐 전극(189)과 공통 전극(340) 사이에 배치되는 액정층(200)의 일부 영역에는 방향성을 가지는 전계가 형성되지 않을 수 있다. 차폐 전극(189)과 공통 전극(340)에 동일한 전압값을 갖는 전압이 제공되므로, 전위차가 발생하지 않기 때문이다. 이에 따라, 서로 중첩되도록 배치된 차폐 전극(189)과 공통 전극(340) 사이의 공간에 배치된 액정(210)은 회전하거나 기울어지지 않을 수 있으며, 액정 표시 장치의 전원이 오프된 상태와 동일하게 유지될 수 있다. 예시적으로, 빛을 투과를 차단할 수 있다.
한편, 제1 표시 기판(100)을 향하는 공통 전극(340)의 일면 상에는 제2 배향막(도시되지 않음)이 배치될 수 있다. 상기 제2 배향막은 상기 제1 배향막과 마찬가지로 액정층(200)에 주입된 액정(210)의 초기 배향 각도를 제어할 수 있다.
이하, 액정층(200)에 대하여 설명한다.
액정층(200)은 유전율 이방성 및 굴절율 이방성을 가지는 복수의 액정(210)을 포함한다. 액정(210)은 액정층(200)에 전계가 형성되지 않은 상태에서 제1 표시 기판(100)과 제2 표시 기판(300)에 수직한 방향으로 배열될 수 있다. 제1 표시 기판(100)과 제2 표시 기판(300) 사이에 전계가 형성되면 액정(210)이 제1 표시 기판(100)과 제2 표시 기판(300) 사이에서 특정 방향으로 회전하거나 기울어짐으로써 빛의 편광을 변화시킬 수 있다.
이하, 본 발명에 의한 액정 표시 장치의 액정(210)의 제어력 향상 및 액정(210)의 복원력 향상 효과에 대하여 설명하기로 한다.
도 5는 도 1의 A영역에 배치된 제1 부화소 전극만을 도시한 레이아웃도이며, 도 6은 도 5의 비교예에 따른 제1 부화소 전극만을 도시한 레이아웃도이다.
도 5 및 도 6에는 설명의 편의상 제1 부화소 전극(도 1의 180_1)으로 구성된 단일층만을 도시하였으며, 도시된 화살표는 A영역과 중첩되도록 배치된 액정층(200)에 제1 부화소 전극(도 1의 180_1)에 의한 전계가 인가된 경우 액정(210)이 기울어지는 방향을 의미한다. 또한, 도시된 '⊙' 모양은 어느 방향으로도 기울어지지 않는 액정(210)을 의미한다. 또한, 이하에서 별도의 시점에 대한 언급 없이 '상단', '하단', '좌측', '우측' 등의 방향을 나타내는 용어가 사용되는 경우, 이는 해당 도면에 도시된 시점에서의 방향을 기준으로 하기로 한다.
또한, 도 5에 도시된 본 발명의 일 실시예에 따른 제1 부화소 전극(도 1의 180_1)은 제1 확장 슬릿(184_1)을 포함하나, 도 6에 도시된 비교예에 따른 제1 부화소 전극은 제1 확장 슬릿(184_1)을 포함하지 않는다는 차이점을 갖는다.
먼저, 도 5를 참조하면, 제1 확장 슬릿(184_1)의 상단에 인접하여 배치된 액정(210)은 제1 확장 슬릿(184_1)에 의하여 상단을 향하는 힘을 받게 되고, 제1 확장 슬릿(184_1)의 하단에 인접하여 배치된 액정(210)은 제1 확장 슬릿(184_1)에 의하여 하단을 향하는 힘을 받게 된다. 제1 확장 슬릿(184_1)의 하단에 인접하여 배치된 액정(210)은, 제1 확장 슬릿(184_1)에 의한 제어력 이외에도, 제1 확장부(183_11) 및 제1 확장부(183_11)에 배치된 제1 컨택홀(도 1의 175_1)의 영향으로 인하여, 도 5에 도시된 것과 같이, 우측을 향하여 기울어지도록 제어될 수 있다.
본 실시예에 따른 액정(210)의 경우, 각각 제1 서브 액티브 영역(11_1) 및 제2 서브 액티브 영역(11_2)의 중심을 향하여 제어될수록 더 양호한 액정(210)의 제어력 및 액정(210) 복원력을 가질 수 있다. 이에 따라, 도 5에 도시된 액정(210)의 경우, 우측 하단을 향하는 방향이 제1 서브 액티브 영역(11_1)의 중심이 배치된 방향이므로, 액정(210)이 우측 하단을 향하여 제어될수록 더 양호한 액정(210)의 제어력 및 액정(210)의 복원력을 얻어낼 수 있다.
도 5에 따르면, 제1 확장 슬릿(184_1)의 하단에 인접하여 배치된 액정(210)에는 제1 확장 슬릿(184_1)에 의하여 하단으로 향하는 힘이 제공될 수 있다. 이에 따라, 제2 확장부(183_12)와 연결된 제1 가지 전극(182_1)이 배치된 영역과 중첩하도록 배치된 액정(210) 또한 우측 하단을 향하도록 제어될 수 있다. 즉, 양호한 액정(210)의 제어력 및 액정(210)의 복원력을 얻어낼 수 있다. 비록, 제1 확장 슬릿(184_1)의 상단에 배치된 액정(210)은 상단을 향하도록 제어되나, 제1 확장 전극(183_1)은 차광 부재(320)에 의하여 가려지므로, 외부에서 시인되지 않아 문제되지 않을 수 있다.
반면, 도 6을 참조하면, 제1 확장 슬릿(184_1)이 형성되지 않은 비교 예에 따른 제1 확장 전극(183_1x)의 경우, 액정(210)이 제1 확장 전극(183_1x)의 중심을 향하도록 제어될 수 있다. 특히, 제1 확장부(183_11x)에는 제1 컨택홀(174_1)로 인한 단차가 형성되므로, 액정(210)은 제1 컨택홀(174_1)을 향하여 제어될 수 있다. 이에 따라, 제2 확장부(183_12x)와 중첩하도록 배치된 액정(210)은 상단을 향하도록 제어될 수 있다. 결과적으로, 제2 확장부(183_12x)와 연결된 제1 가지 전극(182_1x)이 배치된 영역과 중첩하도록 배치된 액정(210)은 우측 또는 우측 하단을 향하는 것이 아니라 우측 상단 또는 상단을 향하도록 제어될 수 있다.
본 실시예에 따른 액정(210)의 경우, 각각 제1 서브 액티브 영역(11_1) 및 제2 서브 액티브 영역(11_2)의 중심을 향하여 제어될수록 더 양호한 액정(210)의 제어력 및 액정(210) 복원력을 가질 수 있다. 도 5에 도시된 액정(210)은 우측을 향하여 제어되는 반면, 도 6에 도시된 액정(210)은 우측 상단을 향하여 제어되는 것을 확인할 수 있다. 즉, 제1 가지 전극(182_1)과 제1 확장 전극(183_1)이 연결되는 영역에서, 도 5에 도시된 본 발명의 일 실시예와 같이 제2 확장부(183_12)가 제1 확장 슬릿(184_1)을 포함하는 구조가, 도 6에 도시된 비교예와 같이 제2 확장부(183_12x)가 별도의 개구부를 갖지 않는 구조에 비하여, 액정(210)을 더욱 제1 서브 액티브 영역(11_1)의 중심을 향하여 제어되도록 할 수 있다. 이에 따라, 도 5에 도시된 본 발명의 일 실시예와 같은 구조의 경우, 비교예에 따른 구조에 비하여, 액정(210)의 제어력 및 액정(210)의 복원력이 양호할 수 있다.
한편, 도 5에 도시된 것과 같이, 제1 확장 슬릿(184_1)의 상단에 인접하여 배치된 액정(210)은 도 6의 비교예와 마찬가지로, 상단을 향하도록 제어되나, 제1 확장 전극(183_1)은 차광 부재(320)에 의하여 가려지므로, 외부에서 시인되지 않아 문제되지 않을 수 있다.
반면, 도 5에 도시된 것과 같이, 제1 확장 전극(183_1)은 차광 부재(320)에 의하려 가려지므로, 외부에서 시인되지 않는다 하더라도, 제1 확장 전극(183_1)과 제1 가지 전극(182_1)이 연결된 영역은 차광 부재(320)에 의하여 완전히 가려지지 않으므로 외부에서 시인될 수 있으나, 확장 슬릿(184_1)을 포함함으로써, 액정(210)의 제어력 및 액정(210)의 복원력이 향상되어, 빛샘이 최소화될 수 있다.
결과적으로, 제1 확장 전극(183_1)이 제1 확장 슬릿(184_1)을 포함함으로써, 액정(210)의 제어력 및 액정(210)의 복원력이 향상되고, 빛샘이 방지됨을 확인할 수 있다.
한편, 도 5 및 도 6에 도시된 액정(210)은 제1 부화소 전극(180_1)에 특정 전압값을 갖는 상기 데이터 전압이 제공된 경우에 기울어지는 방향을 예시적으로 도시한 것이며, 실제 액정(210)이 기울어지는 방향은 도 5 및 도 6에 도시된 것에 제한되지 않는다. 즉, 제1 부화소 전극(180_1)에 가해지는 상기 데이터 전압의 전압 레벨이 변경됨에 따라, 액정(210)이 기울어지는 정도 및 기울어지는 방향이 얼마든지 변화할 수 있다. 나아가, 액정 표시 장치에 포함된 각각의 화소(10)를 비교하더라도, 액정(210)의 배열이 서로 다를 수 있음은 물론이며, 이는 각각의 화소(10)에 동일한 전압 레벨을 갖는 상기 데이터 전압이 제공되는 경우에도 마찬가지일 수 있다. 또한, 도 5 및 도 6에 도시된 제1 부화소 전극(180_1)의 구조에 동일한 전압 레벨을 갖는 상기 데이터 전압을 재차 인가하더라도, 액정(210)의 배열이 서로 다를 수도 있음은 물론이다. 즉, 도 5 및 도 6에 도시된 액정(210)의 배열 방향은 본 발명의 액정(210)의 제어력 및 액정(210)의 복원력 향상 효과에 대하여 설명하기 위하여 예시적으로 도시한 액정(210)의 배열일 뿐이며, 액정(210)의 정확한 배열 방향은 도시된 것과는 상이하게 나타날 수 있다. 다만, 액정(210)이 배열되는 방향의 대체적인 경향에 대하여는 도 5 및 도 6에 대한 설명에서 기재한 것과 일치하는 바, 상술한 본 발명의 효과는 명확하게 얻어낼 수 있다.
한편, 도 1 내지 도 6에 걸쳐 상술한 본 발명의 일 실시예에 따른 액정 표시 장치의 일 화소(10)의 경우, 화소 전극(180)이 제1 부화소 전극(180_1), 제2 부화소 전극(180_2)으로 구분되며, 액티브 영역(11)이 제1 서브 액티브 영역(11_1) 및 제2 서브 액티브 영역(11_2)으로 나뉘는 구조에 대하여 설명하였지만, 반드시 이에 제한되지는 않는다. 즉, 몇몇 실시예의 경우, 하나의 화소(10)에는 제1 부화소 전극(180_1) 및 제1 서브 액티브 영역(11_1)만 포함될 수도 있으며, 이에 따라, 제1 박막 트랜지스터(167_1) 및 제1 컨택홀(174_1)만 포함될 수 있다. 이 경우에도, 제1 부화소 전극(180_1)은 제1 확장 슬릿(184_1)을 포함할 수 있으며, 도 1 내지 도 6에 걸쳐 상술한 실시예에 따른 액정(210)의 제어력 및 액정(210)의 복원력 향상 효과가 동일하게 나타날 수 있다.
도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
본 실시예에 따른 액정 표시 장치의 일 화소(10a)는, 도 1에 도시된 실시예에 따른 액정 표시 장치의 일 화소(10)와 비교하여, 제1 확장 슬릿(184_1a)의 모양이 상이한 차이점이 존재한다. 따라서, 이하에서 중복되는 설명은 생략하며, 차이점을 위주로 설명하기로 한다.
도 7을 참조하면, 본 실시예에 따른 액정 표시 장치의 일 화소(10a)는, 제1 확장 슬릿(184_1)이 제2 확장부(183_12)의 외측 가장자리로부터 연장되어 내부로 만입된 모양을 갖는 도 1에 도시된 실시예와는 달리, 제1 확장 슬릿(184_1a)은 제2 확장부(183_12a)의 내부에 형성된 개구부일 수 있다. 이에 따라, 제2 확장부(183_12a)와 연결된 제1 가지 전극(182_1)이 제2 확장부(183_12a)의 어느 부분과 연결되더라도, 제1 확장 슬릿(184_1a)은 제2 확장부(183_12a)의 내부에도 형성될 수 있으므로, 제1 확장 슬릿(184_1a)에 의한 액정(210)의 제어력 및 액정(210)의 복원력 향상 효과를 얻어낼 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
본 실시예에 따른 액정 표시 장치의 일 화소(10b)는, 도 1에 도시된 실시예에 따른 액정 표시 장치의 일 화소(10)와 비교하여, 제1 확장 슬릿(184_1b)의 모양이 상이한 차이점이 존재한다. 따라서, 이하에서 중복되는 설명은 생략하며, 차이점을 위주로 설명하기로 한다.
도 8을 참조하면, 본 실시예에 따른 액정 표시 장치의 일 화소(10b)는, 하나의 개구부로 형성된 도 7에 도시된 제1 확장 슬릿(도 7의 184_1a)과는 달리, 제1 확장 슬릿(184_1b)이 복수 개의 개구부로 형성될 수도 있다.
도 9는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
본 실시예에 따른 액정 표시 장치의 일 화소(10c)는, 도 1에 도시된 실시예에 따른 액정 표시 장치의 일 화소(10)와 비교하여, 제1 확장 슬릿(184_1c)의 모양이 상이한 차이점이 존재한다. 따라서, 이하에서 중복되는 설명은 생략하며, 차이점을 위주로 설명하기로 한다.
도 9를 참조하면, 본 실시예에 따른 액정 표시 장치의 일 화소(10c)는, 제1 확장 슬릿(184_1c)이 연장된 방향이 제1 확장 전극(183_1c)과 연결된 가지 전극(182)이 연장된 방향과 수직하도록 배치될 수 있다. 이에 따라, 제1 확장 슬릿(184_1c) 인근에 배치된 액정(210)은 제1 확장 슬릿(184_1c)의 가장자리에 수직한 방향, 즉, 제1 확장 전극(183_1c)과 연결된 제1 가지 전극(182_1)이 배치된 방향으로 직접적으로 기울어지도록 제어될 수 있다. 따라서, 제1 확장 슬릿(184_1c)에 의한 액정(210)의 제어력 및 액정(210)의 복원력 향상 효과가 극대화될 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
본 실시예에 따른 액정 표시 장치의 일 화소(10d)는, 도 8에 도시된 실시예에 따른 액정 표시 장치의 일 화소(10b)와 비교하여, 제1 확장 전극(183_1d)과 연결된 제1 가지 전극(182_1)의 배치가 상이한 차이점이 존재한다. 따라서, 이하에서 중복되는 설명은 생략하며, 차이점을 위주로 설명하기로 한다.
도 10을 참조하면, 본 실시예에 따른 액정 표시 장치의 일 화소(10d)는, 서로 인접한 두 개의 제1 가지 전극(182_1)이 제1 확장 전극(183_1)과 연결되는 것이 아니라, 또 다른 제1 가지 전극(182_1)을 사이에 두고 이격된 두 개의 제1 가지 전극(182_1)이 제1 확장 전극(183_1d)과 연결될 수 있다. 이에 따라, 제1 확장 전극(183_1d)과 연결된 각각의 제1 가지 전극(182_1)에 대응되어 배치된 두 개의 제1 확장 슬릿(184_1) 또한 하나의 제1 가지 전극(182_1)이 사이에 배치된 거리에 대응하여 이격되어 배치될 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
본 실시예에 따른 액정 표시 장치의 일 화소(10e)는, 도 1에 도시된 실시예에 따른 액정 표시 장치의 일 화소(10)와 비교하여, 제1 부화소 전극(180_1)뿐만 아니라 제2 부화소 전극(180_2e)에도 제2 확장 슬릿(184_2e)이 배치된다는 차이점이 존재한다. 따라서, 이하에서 중복되는 설명은 생략하며, 차이점을 위주로 설명하기로 한다.
도 11을 참조하면, 본 실시예에 따른 액정 표시 장치의 일 화소(10e)는, 제2 부화소 전극(180_2e)이 제2 줄기 전극(181_2), 제2 가지 전극(182_2) 및 제2 확장 전극(183_2e)을 포함한다. 여기서, 제2 줄기 전극(181_2), 제2 가지 전극(182_2) 및 제2 확장 전극(183_2e)에 대한 설명은, 도 1에 도시된 실시예에 따른 제1 줄기 전극(181_1), 제1 가지 전극(182_1) 및 제1 확장 전극(183_1)에 대한 설명이 동일하게 적용될 수 있다. 다만, 제2 확장 전극(183_2e)은 제2 컨택홀(174_2)을 통하여 제2 박막 트랜지스터(167_2)의 제2 드레인 전극(166_2)과 연결될 수 있다.
또한, 제2 확장 전극(183_2e)은 제3 확장부(183_21e) 및 제4 확장부(183_22e)를 포함한다. 제3 확장부(183_21e)는 제2 컨택홀(174_2)과 중첩되도록 배치되며, 제4 확장부(183_22e)는 일부의 제2 가지 전극(182_2)과의 연결을 위하여 제3 확장부(183_21e)로부터 연장된 영역에 해당한다. 즉, 도 1의 제1 확장부(183_11)에 대한 설명은 제3 확장부(183_21e)에 동일하게 적용될 수 있고, 도 1의 제2 확장부(183_12)에 대한 설명은 제4 확장부(183_22e)에 동일하게 적용될 수 있다.
이에 따라, 제1 확장 슬릿(184_1)을 포함하지 않은 제2 확장 전극(183_2)이 개시된 도 1의 실시예와는 달리, 본 실시예의 경우 제2 확장 전극(183_2e)이 제2 확장 슬릿(184_2e)을 포함하므로, 제1 부화소 전극(180_1) 및 제1 서브 액티브 영역(11_1)뿐만 아니라, 제2 부화소 전극(180_2e) 및 제2 서브 액티브 영역(11_2)에서도 액정(210)의 제어력 및 액정(210)의 복원력 향상 효과를 얻어낼 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이며, 도 13은 도 12의 Ⅳ-Ⅳ'를 따라 절단한 단면도이다.
본 실시예에 따른 액정 표시 장치의 일 화소(10f)는, 도 1 내지 도 4에 도시된 실시예에 따른 액정 표시 장치의 일 화소(10)와 비교하여, 화소 전극(180f)이 제1 부화소 전극(도 1의 180_1) 및 제2 부화소 전극(180_2)으로 구분되지 않고, 액티브 영역(11f)이 제1 서브 액티브 영역(도 1의 11_1) 및 제2 서브 액티브 영역(도 1의 11_2)으로 구분되지 않는 차이점을 지닌다. 또한, 화소 전극(180f)은 도 1에 도시된 실시예에 따른 제1 부화소 전극(도 1의 180_1)의 줄기 전극(도 1의 181_1), 가지 전극(도 1의 182_1), 확장 전극(도 1의 183_1) 및 확장 슬릿(도 1의 184_1)에 대응되는 구성을 포함하되, 가장자리 전극(186f)을 추가로 포함하는 차이점을 지닌다. 또한, 이러한 화소 전극(180f)의 변화에 따라, 게이트 라인(122f), 유지 라인(125f), 반도체층(140f), 데이터 라인(162f), 소스 전극(165f), 드레인 전극(166f), 컨택홀(174f) 등의 모양이 일부 변경되나, 도 12의 시점에서 보이는 모양만 일부 변경될 뿐이며, 도 1 내지 도 4에 도시된 실시예에 따른 설명과 동일한 설명이 적용될 수 있다. 따라서, 이하에서 중복되는 설명은 생략하며, 차이점을 위주로 설명하기로 한다.
도 12 및 도 14을 참조하면, 본 실시예에 따른 액정 표시 장치는 제1 표시 기판(100f), 제2 표시 기판(300f) 및 액정층(200f)을 포함한다.
제1 표시 기판(100f)에는 액정층(200f)의 액정(210) 배열을 변경하기 위한 스위칭 소자들, 예컨대 박막 트랜지스터(167f)가 배치된다. 본 실시예의 경우, 제1 박막 트랜지스터(도 1의 167_1), 제2 박막 트랜지스터(도 1의 167_2) 및 제3 박막 트랜지스터(도 1의 167_3)를 포함하는 도 1 내지 도 4에 도시된 실시예와는 달리, 하나의 박막 트랜지스터(167f)만을 포함한다. 제2 표시 기판(300f)은 제1 표시 기판(100f)에 대향하여 배치되는 기판이다.
액정 표시 장치는 매트릭스 형태로 배치되는 복수의 화소(10f)를 포함하며, 도 1 내지 도 4의 본 발명의 일 실시예에 따른 화소(도 1의 10)에 대한 설명이 동일하게 적용될 수 있다.
이하, 제1 표시 기판(100f)에 대하여 설명하기로 한다.
제1 표시 기판(100f) 상에는 게이트 라인(122f), 게이트 전극(124f) 및 유지 라인(125f)이 배치된다. 게이트 라인(122f)에 대하여는 도 1 내지 도 4의 게이트 라인(도 1의 122)에 대한 설명이 동일하게 적용될 수 있으며, 게이트 전극(124f)에 대하여는 도 1 내지 도 4의 제2 게이트 전극(도 1의 124_2)에 대한 설명이 동일하게 적용될 수 있고, 유지 라인(125f)에 대하여는 도 1 내지 도 4의 유지 라인(도 1의 125)에 대한 설명이 동일하게 적용될 수 있다.
게이트 라인(122f), 게이트 전극(124f) 및 유지 라인(125f) 상에는 제1 절연막(130f)이 배치되며, 제1 절연막(130f)에 대하여는 도 1 내지 도 4의 제1 절연막(130)에 대한 설명이 동일하게 적용될 수 있다.
반도체층(140f) 및 제1 절연막(130f) 상에는 데이터 라인(162f), 소스 전극(165f) 및 드레인 전극(166f)이 배치된다. 데이터 라인(162f)에 대하여는 도1 내지 도 4의 데이터 라인(도 1의 162)에 대한 설명이 동일하게 적용될 수 있다. 소스 전극(165f)에 대하여는 도 1 내지 도 4의 제2 소스 전극(도 1의 165_2)에 대한 설명이 동일하게 적용될 수 있다. 드레인 전극(166f)에 대하여는 도 1 내지 도 4의 제2 드레인 전극(도 1의 166_2)에 대한 설명이 동일하게 적용될 수 있다.
게이트 전극(124f), 반도체층(140f), 소스 전극(165f) 및 드레인 전극(166f)은 스위칭 소자인 박막 트랜지스터(167f)를 구성할 수 있다. 본 실시예의 경우, 도 1 내지 도 4의 실시예와는 달리 하나의 소자에 하나의 스위칭 소자만을 포함할 수 있다. 이에 따라, 게이트 전극(124f)에 제공된 상기 게이트 전압이 박막 트랜지스터(167f)를 온(on) 시키는 전압값을 갖는 경우, 데이터 라인(162f)에 제공되는 상기 데이터 전압은 소스 전극(165f)을 통하여 드레인 전극(166f)으로 제공될 수 있다.
제1 절연막(130f) 및 박막 트랜지스터(167f) 상에는 패시베이션막(171f)이 배치되며, 패시베이션막(171f)에 대하여는 도 1 내지 도 4의 패시베이션막(도 2의 171)에 대한 설명이 동일하게 적용될 수 있다.
패시베이션막(171f) 상에는 컬러 필터층(172f)이 배치되며, 컬러 필터층(172f)에 대하여는 도 1 내지 도 4의 컬러 필터층(도 2의 172)에 대한 설명이 동일하게 적용될 수 있다.
컬러 필터층(172f) 상에는 제2 절연막(173f)이 배치되며, 제2 절연막(173f)에 대하여는 도 1 내지 도 4의 제2 절연막(도 2의 173)에 대한 설명이 동일하게 적용될 수 있다.
패시베이션막(171f), 컬러 필터층(172f) 및 제2 절연막(173f)에는 컨택홀(174f)이 형성될 수 있다. 컨택홀(174f)에 대하여는 도 1 내지 도 4의 제2 컨택홀(도 1의 174_2)에 대한 설명이 동일하게 적용될 수 있다.
제2 절연막(173f) 상에는 화소 전극(180f) 및 차폐 전극(189f)이 배치된다. 화소 전극(180f)과 차폐 전극(189f)은 동일 평면상에 서로 중첩되지 않도록 배치될 수 있다.
화소 전극(180f)은 컨택홀(174f)을 통하여 드레인 전극(166f)과 물리적으로 연결되며, 상기 데이터 전압을 제공받을 수 있다.
화소 전극(180f)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al-doped Zinc Oxide) 등의 투명 도전성 물질로 이루어질 수 있다.
화소 전극(180f)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al-doped Zinc Oxide) 등의 투명 도전성 물질로 이루어질 수 있다.
화소 전극(180f)이 주로 배치되며, 광이 실제로 투과되는 영역인 액티브 영역(11f)은 4개의 영역으로 구분될 수 있다. 이들 4개의 영역은 액티브 영역(11f)을 4개의 사분면으로 나눈 각각의 영역에 대응될 수 있으며, 4개의 사분면에 대응되는 영역 중 우측 상단에 배치된 영역을 제1 도메인 영역(DM1f), 좌측 상단에 배치된 영역을 제2 도메인 영역(DM2f), 좌측 하단에 배치된 영역을 제3 도메인 영역(DM3f), 우측 하단에 배치된 영역을 제4 도메인 영역(DM4f)으로 정의하기로 한다.
제1 도메인 영역(DM1f), 제2 도메인 영역(DM2f), 제3 도메인 영역(DM3f) 및 제4 도메인 영역(DM4f)은 동일한 면적을 가질 수 있으며, 동일한 모양을 가질 수 있다.
화소 전극(180f)은 투명 도전성 물질이 배치되지 않는 개구부인 화소 슬릿(185f)을 포함할 수 있다. 화소 슬릿(185f)에 의하여 화소 전극(180f)에 패턴이 형성되며, 화소 전극(180f)의 모양 및 상기 패턴에 따라 화소 전극(180f)과 중첩되도록 배치되는 액정(210)이 기울어지는 방향 및 정도가 제어될 수 있다.
화소 전극(180f)은 줄기 전극(181f), 복수의 가지 전극(182f), 복수의 가장자리 전극(186f) 및 확장 전극(183f)을 포함한다.
본 실시예에 따른 화소 전극(180f)은, 도 1 내지 도 4에 도시된 제1 부화소 전극(도 1의 180_1)과 비교하여, 복수의 가장자리 전극(186f)을 더 포함하는 차이점을 지닌다. 또한, 도 1 내지 도 4에 도시된 제2 부화소 전극(도 1의 180_1)을 포함하지 않는 차이점을 지닌다.
즉, 줄기 전극(181f)에 대하여는 도 1 내지 도 4의 제1 줄기 전극(도 1의 181_1)에 대한 설명이 동일하게 적용될 수 있으며, 가지 전극(182f)에 대하여는 도 1 내지 도 4의 제1 가지 전극(도 1의 182_1)에 대한 설명이 동일하게 적용될 수 있다.
복수의 가장자리 전극(186f)은 액티브 영역(11f)의 가장자리를 따라 제1 방향(D1) 또는 제2 방향(D2)으로 연장된다. 각각의 가장자리 전극(186f)은 줄기 전극(181f)의 끝단으로부터 연장될 수 있다.
확장 전극(183f)은 컨택홀(174f)과 중첩하도록 배치된다. 확장 전극(183f)은 컨택홀(174f)의 내측 측벽을 커버하도록 배치되며, 컨택홀(174f)을 통하여 드레인 전극(166f)과 물리적으로 연결될 수 있으며, 이를 통하여 상기 데이터 전압을 제공받을 수 있음은 상술한 바와 동일하다. 확장 전극(183f)은 액티브 영역(11f)의 외부에 배치될 수 있다. 확장 전극(183f)에 대하여는 도 1 내지 도 4의 확장 전극(도 1의 183)에 대한 설명이 동일하게 적용될 수 있다. 즉, 확장 전극(183f)는 제1 확장부(183_01f) 및 제2 확장부(183_02f)를 포함하며, 이들에 대하여는 도 1 내지 도 4의 제1 확장부(도 1의 183_11) 및 제2 확장부(도 1의 183_12)에 대한 설명이 동일하게 적용될 수 있다. 나아가, 제2 확장부(183_02f)는 확장 슬릿(184f)을 더 포함하며, 이에 대하여는 도 1 내지 도 4의 확장 슬릿(도 1의 184_1)에 대한 설명이 동일하게 적용될 수 있다.
차폐 전극(189f)은 화소 전극(180f)과 동일층에 배치되며, 차폐 전극(189f)에 대하여는 도 1 내지 도 4의 차폐 전극(도 1의 189)에 대한 설명이 동일하게 적용될 수 있다.
제2 표시 기판(300f)은 제2 베이스 기판(310f), 차광 부재(320f), 오버코트층(330f) 및 공통 전극(340f)을 포함한다. 제2 베이스 기판(310f)에 대하여는 도 1 내지 도 4의 제2 베이스 기판(도 2의 310)에 대한 설명이 동일하게 적용될 수 있다. 차광 부재(320f)에 대하여는 도 1 내지 도 4의 차광 부재(도 2의 320)에 대한 설명이 동일하게 적용될 수 있다. 오버코트층(330f)에 대하여는 도1 내지 도 4의 오버코트층(도 2의 330)에 대한 설명이 동일하게 적용될 수 있다. 공통 전극(340f)에 대하여는 도 1 내지 도 4의 공통 전극(도 2의 340)에 대한 설명이 동일하게 적용될 수 있다.
액정층(200f)은 제1 표시 기판(100f) 및 제2 표시 기판(300f) 사이에 배치되며, 액정층(200f)에 대하여는 도 1 내지 도 4의 액정층(도 2의 200)에 대한 설명이 동일하게 적용될 수 있다.
결과적으로, 본 실시예에 따른 액정 표시 장치의 일 화소(10f)와 같이, 화소 전극(180f)이 서로 다른 전압을 표시하도록 각각 구분되지 않고 하나의 단위로 형성되더라도, 확장 전극(183f)의 구조에 따라 액정(210)에 대한 제어력 향상 및 액정(210)의 복원력 향상 효과를 얻어낼 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이며, 도 15은 도 14의 Ⅳ-Ⅳ'를 따라 절단한 단면도이다.
본 실시예에 따른 액정 표시 장치의 일 화소(10g)는, 도 1에 도시된 실시예에 따른 액정 표시 장치의 일 화소(10)와 비교하여, 화소 전극(180g)이 제1 부화소 전극(180_1) 및 제2 부화소 전극(180_2)으로 구분되지 않고, 액티브 영역(11g)이 제1 서브 액티브 영역(11_1) 및 제2 서브 액티브 영역(11_2)으로 구분되지 않는 차이점을 지닌다. 또한, 화소 전극(180g)은 도 1에 도시된 실시예에 따른 제1 부화소 전극(180_1)의 줄기 전극(181), 가지 전극(182) 및 확장 전극(183)을 포함하되, 가장자리 전극(186g) 및 연결 전극(187g)을 추가로 포함하는 차이점을 지닌다. 나아가, 화소(10)의 장축이 제2 방향(D2)을 따라 연장된 도 1에 도시된 실시예와는 달리, 화소(10g)의 장축이 제1 방향(D1)을 따라 연장되는 차이점을 지닌다. 따라서, 이하에서 중복되는 설명은 생략하며, 차이점을 위주로 설명하기로 한다.
도 14 및 도 15를 참조하면, 본 실시예에 따른 액정 표시 장치는 제1 표시 기판(100g), 제2 표시 기판(300g) 및 액정층(200g)을 포함한다.
제1 표시 기판(100g)에는 액정층(200g)의 액정(210)을 구동하기 위한 스위칭 소자들, 예컨대 박막 트랜지스터(167g)가 배치된다. 본 실시예의 경우, 제1 박막 트랜지스터(167_1), 제2 박막 트랜지스터(167_2) 및 제3 박막 트랜지스터(167_3)를 포함하는 도 1 내지 도 4의 실시예와는 달리, 하나의 박막 트랜지스터(167g)만을 포함한다. 제2 표시 기판(300g)은 제1 표시 기판(100g)에 대향하여 배치되는 기판이다.
액정 표시 장치는 매트릭스 형태로 배열되는 복수의 화소(10g)를 포함하며, 도 1 내지 도 4의 본 발명의 일 실시예에 따른 화소(10)에 대한 설명이 동일하게 적용될 수 있다.
이하, 제1 표시 기판(100g)에 대하여 설명하기로 한다.
제1 표시 기판(100g) 상에는 게이트 라인(122g) 및 게이트 전극(124g)이 배치된다. 게이트 라인(122g)에 대하여는 도 1 내지 도 4의 게이트 라인(122)에 대한 설명이 동일하게 적용될 수 있으며, 게이트 전극(124g)에 대하여는 도 1 내지 도 4의 제2 게이트 전극(124_2)에 대한 설명이 동일하게 적용될 수 있다.
게이트 라인(122g) 및 게이트 전극(124g) 상에는 제1 절연막(130g)이 배치되며, 제1 절연막(130g)에 대하여는 도 1 내지 도 4의 제1 절연막(130)에 대한 설명이 동일하게 적용될 수 있다.
제1 절연막(130g) 상에는 반도체층(140g)이 배치되며, 반도체층(140g)에 대하여는 도 1 내지 도 4의 반도체층(140)에 대한 설명이 동일하게 적용될 수 있다.
반도체층(140g) 및 제1 절연막(130g) 상에는 데이터 라인(162g), 소스 전극(165g) 및 드레인 전극(166g)이 배치된다. 데이터 라인(162g)에 대하여는 도1 내지 도 4의 데이터 라인(162)에 대한 설명이 동일하게 적용될 수 있다. 소스 전극(165g)에 대하여는 도 1 내지 도 4의 제2 소스 전극(165_2)에 대한 설명이 동일하게 적용될 수 있다. 드레인 전극(166g)에 대하여는 도 1 내지 도 4의 제2 드레인 전극(166_2)에 대한 설명이 동일하게 적용될 수 있다.
게이트 전극(124g), 반도체층(140g), 소스 전극(165g) 및 드레인 전극(166g)은 스위칭 소자인 박막 트랜지스터(167g)를 구성할 수 있다. 본 실시예의 경우, 도 1 내지 도 4의 실시예와는 달리 하나의 소자에 하나의 스위칭 소자만을 포함할 수 있다. 이에 따라, 게이트 전극(124g)에 제공된 상기 게이트 전압이 박막 트랜지스터(167g)를 온(on) 시키는 전압값을 갖는 경우, 데이터 라인(162g)에 제공되는 상기 데이터 전압은 소스 전극(165g)을 통하여 드레인 전극(166g)으로 제공될 수 있다.
제1 절연막(130g) 및 박막 트랜지스터(167g) 상에는 패시베이션막(171g)이 배치되며, 패시베이션막(171g)에 대하여는 도 1 내지 도 4의 패시베이션막(171)에 대한 설명이 동일하게 적용될 수 있다.
패시베이션막(171g) 상에는 컬러 필터층(172g)이 배치되며, 컬러 필터층(172g)에 대하여는 도 1 내지 도 4의 컬러 필터층(172)에 대한 설명이 동일하게 적용될 수 있다.
컬러 필터층(172g) 상에는 제2 절연막(173g)이 배치되며, 제2 절연막(173g)에 대하여는 도 1 내지 도 4의 제2 절연막(173)에 대한 설명이 동일하게 적용될 수 있다.
패시베이션막(171g), 컬러 필터층(172g) 및 제2 절연막(173g)에는 컨택홀(174g)이 형성될 수 있다. 컨택홀(174g)에 대하여는 도 1 내지 도 4의 제2 컨택홀(174_2)에 대한 설명이 동일하게 적용될 수 있다.
제2 절연막(173g) 상에는 화소 전극(180g) 및 차폐 전극(189g)이 배치된다. 화소 전극(180g)과 차폐 전극(189g)은 동일 평면상에 서로 중첩되지 않도록 배치될 수 있다.
화소 전극(180g)은 컨택홀(174g)을 통하여 드레인 전극(166g)과 물리적으로 연결되며, 상기 데이터 전압을 제공받을 수 있다.
화소 전극(180g)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al-doped Zinc Oxide) 등의 투명 도전성 물질로 이루어질 수 있다.
화소 전극(180g)은 주로 액티브 영역(11g) 내에 배치될 수 있으나, 드레인 전극(166g)과의 연결을 위하여 액티브 영역(11g) 이외의 영역에 배치된 부분을 포함할 수 있다. 예시적으로, 후술할 확장 전극(183g)을 포함할 수 있다.
화소 전극(180g)이 주로 배치되며, 광이 실제로 투과되는 영역인 액티브 영역(11g)은 4개의 영역으로 구분될 수 있다. 이들 4개의 영역은 액티브 영역(11g)을 4개의 사분면으로 나눈 각각의 영역에 대응될 수 있으며, 4개의 사분면에 대응되는 영역 중 우측 상단에 배치된 영역을 제1 도메인 영역(DM1g), 좌측 상단에 배치된 영역을 제2 도메인 영역(DM2g), 좌측 하단에 배치된 영역을 제3 도메인 영역(DM3g), 우측 하단에 배치된 영역을 제4 도메인 영역(DM4g)으로 정의하기로 한다.
제1 도메인 영역(DM1g), 제2 도메인 영역(DM2g), 제3 도메인 영역(DM3g) 및 제4 도메인 영역(DM4g)은 동일한 면적을 가질 수 있으며, 동일한 모양을 가질 수 있다.
화소 전극(180g)은 투명 도전성 물질이 배치되지 않는 개구부인 화소 슬릿(185g)을 포함할 수 있다. 화소 슬릿(185g)에 의하여 화소 전극(180g)에 패턴이 형성되며, 화소 전극(180g)의 모양 및 상기 패턴에 따라 화소 전극(180g)과 중첩되도록 배치되는 액정(210)이 기울어지는 방향 및 정도가 제어될 수 있다.
화소 전극(180g)은 줄기 전극(181g), 복수의 가지 전극(182g), 복수의 가장자리 전극(186g), 확장 전극(183g) 및 연결 전극(187g)을 포함한다.
본 실시예에 따른 화소 전극(180g)은, 도 1 내지 도 4에 도시된 제1 부화소 전극(180_1)과 비교하여, 복수의 가장자리 전극(186g) 및 연결 전극(187g)을 더 포함하는 차이점을 지닌다.
줄기 전극(181g)은 제1 방향(D1) 및 제2 방향(D2)을 따라 연장되며, 액티브 영역(11g)을 가로지르도록 배치될 수 있다. 줄기 전극(181g)은 제1 도메인 영역(DM1g), 제2 도메인 영역(DM2g), 제3 도메인 영역(DM3g) 및 제4 도메인 영역(DM4g)이 접하는 경계를 따라 '+'자 모양으로 형성될 수 있다. 즉, 줄기 전극(181g)에 대하여는 도 1 내지 도 4의 제1 줄기 전극(181_1)에 대한 설명이 동일하게 적용될 수 있다.
복수의 가지 전극(182g)은 줄기 전극(181g)으로부터 제1 방향(D1) 및 제2 방향(D2g)과 평행하지 않은 방향을 따라 각각 연장될 수 있다. 가지 전극(182g)에 대하여는 도 1 내지 도 4의 제1 가지 전극(182_1)에 대한 설명이 동일하게 적용될 수 있다.
복수의 가장자리 전극(186g)은 액티브 영역(11g)의 가장자리를 따라 제1 방향(D1) 또는 제2 방향(D2)으로 연장된다. 각각의 가장자리 전극(186g)은 줄기 전극(181g)의 끝단으로부터 연장될 수 있다. 구체적으로, 본 실시예의 경우 가장자리 전극(186g)은 액티브 영역(11g)의 상측 가장자리, 하측 가장자리 및 우측 가장자리를 따라 연장되도록 총 3개가 배치된다. 다만, 이에 제한되지 않고 상측 가장자리에도 가장자리 전극(186g)이 배치될 수 있음은 물론이다. 가장자리 전극(186g)의 배치로 인하여, 액티브 영역(11g)의 가장자리를 따라 배치된 액정(210)에 대한 제어력이 향상되어, 표시 품질이 향상될 수 있다.
확장 전극(183g)은 컨택홀(174g)과 중첩하도록 배치된다. 확장 전극(183g)은 컨택홀(174g)의 내측 측벽을 커버하도록 배치되며, 컨택홀(174g)을 통하여 드레인 전극(166g)과 물리적으로 연결될 수 있으며, 이를 통하여 상기 데이터 전압을 제공받을 수 있음은 상술한 바와 동일하다. 확장 전극(183g)은 액티브 영역(11g)의 외부에 배치될 수 있다.
연결 전극(187g)은 액티브 영역(11g)과 액티브 영역(11g)의 외부에 걸쳐 배치되며, 일부의 가장자리 전극(186g)과 확장 전극(183g)을 물리적으로 연결하도록 배치된다.
연결 전극(187g)의 폭은 확장 전극(183g)의 폭보다 작게 형성될 수 있다. 구체적으로, 연결 전극(187g)이 연장된 방향에 수직한 방향으로 측정된 폭은, 확장 전극(183g)의 최소 폭보다 작을 수 있다.
연결 전극(187g)은 제1 방향(D1) 및 제2 방향(D2)에 평행하지 않도록 연장될 수 있다. 즉, 연결 전극(187g)은 제1 방향(D1) 및 제2 방향(D2)과 모두 교차하는 제3 방향을 따라 연장될 수 있다. 더욱 구체적으로, 제1 방향(D1) 및 제2 방향(D2)에 비스듬하게 연장될 수 있다.
더욱 구체적으로, 연결 전극(187g)은 가장자리 전극(186g)과 연결되며, 둔각을 갖는 제1 사이각(θ1) 및 예각을 갖는 제2 사이각(θ2)을 형성하도록 연결될 수 있다. 여기서, 제1 사이각(θ1)이 형성된 방향은 제2 사이각(θ2)이 형성된 방향보다 상대적으로 가장자리 전극(186g)의 끝단에 더욱 인접하도록 배치될 수 있다. 반면, 제2 사이각(θ2)이 형성된 방향은 제1 사이각(θ1)이 형성된 방향보다 상대적으로 더 가장자리 전극(186g)과 연결된 줄기 전극(181g)에 더욱 인접하도록 배치될 수 있다.
이러한 제1 사이각(θ1) 및 제2 사이각(θ2)의 관계는, 가장자리 전극(186g)이 일 방향을 따라 일직선으로 연장되므로, 제1 사이각(θ1)과 제2 사이각(θ2)은 서로 대향하여 배치되며, 제1 사이각(θ1)과 제2 사이각(θ2)의 합은 180도가 될 수 있다.
이러한 연결 전극(187g)이 연장되는 방향의 제한으로 인하여, 연결 전극(187g)이 배치되는 영역의 액정(210)의 제어력 및 액정(210)의 복원력이 향상될 수 있다. 이에 대한 더욱 구체적인 설명은 도 16 및 도 17을 참조하여 후술하기로 한다.
한편, 제1 사이각(θ1)이 130도 이상 140도 이하의 범위의 값을 갖고, 제2 사이각(θ2)이 40도 이상 50도 이하의 값을 갖는 경우, 액정(210)의 제어력 향상 및 액정(210)의 복원력 향상 효과는 더욱 극대화될 수 있다.
한편, 연결 전극(187g)과 가장자리 전극(186g)이 연결되는 교차점이 줄기 전극(181g) 또는 줄기 전극(181g)의 연장선상에 배치된다면, 줄기 전극(181)을 따라 액티브 영역(11)의 중심을 향하여 기울어져야 할 액정(210)이, 연결 전극(187)을 따라 액티브 영역(11)의 외곽으로 기울어질 수 있다. 이 경우, 의도한 액정(210)의 제어력 향상 및 액정(210)의 복원력 향상 효과를 얻어낼 수 없다. 따라서, 연결 전극(187g)과 가장자리 전극(186g)이 연결되는 교차점은 줄기 전극(181g) 또는 줄기 전극(181g)의 연장선상에 배치되지 않을 수 있다.
차폐 전극(189g)은 화소 전극(180g)과 동일층에 배치되며, 차폐 전극(189g)에 대하여는 도 1 내지 도 4의 차폐 전극(189)에 대한 설명이 동일하게 적용될 수 있다.
제2 표시 기판(300g)은 제2 베이스 기판(310g), 차광 부재(320g), 오버코트층(330g) 및 공통 전극(340g)을 포함한다. 제2 베이스 기판(310g)에 대하여는 도 1 내지 도 4의 제2 베이스 기판(310)에 대한 설명이 동일하게 적용될 수 있다. 차광 부재(320g)에 대하여는 도 1 내지 도 4의 차광 부재(320)에 대한 설명이 동일하게 적용될 수 있다. 오버코트층(330g)에 대하여는 도1 내지 도 4의 오버코트층(330)에 대한 설명이 동일하게 적용될 수 있다. 공통 전극(340g)에 대하여는 도 1 내지 도 4의 공통 전극(340)에 대한 설명이 동일하게 적용될 수 있다.
액정층(200g)은 제1 표시 기판(100g) 및 제2 표시 기판(300g) 사이에 배치되며, 액정층(200)에 대하여는 도 1 내지 도 4의 액정층(200)에 대한 설명이 동일하게 적용될 수 있다.
이하, 도 14 및 도 15의 실시예에 따른 액정 표시 장치의 액정(210)의 제어력 향상 및 액정(210)의 복원력 향상 효과에 대하여 설명하기로 한다.
도 16은 도 14의 B 영역에 배치된 화소 전극 및 차폐 전극을 도시한 레이아웃도이며, 도 17은 도 16의 비교예에 따른 화소 전극 및 차폐 전극을 도시한 레이아웃도이다.
도 16 및 도 17에는 설명의 편의상 화소 전극(180g) 및 차폐 전극(189g)만으로 구성된 단일층만을 도시하였으며, 도시된 화살표는 B 영역과 중첩되도록 배치된 액정층(200)에 화소 전극(180g)에 의한 전계가 인가된 경우 액정(210)이 기울어지는 방향을 의미한다. 또한, 도시된 '⊙' 모양은 어느 방향으로도 기울어지지 않는 액정(210)을 의미한다.
또한, 도 16에 도시된 본 발명의 일 실시예에 따른 화소 전극(180g)은 연결 전극(187g)이 제1 방향(D1) 및 제2 방향(D2)에 비스듬하게 연장되나, 도 17에 도시된 비교 실시예에 따른 화소 전극(180y)은 연결 전극(187y)이 제1 방향(D1)을 따라 연장된다는 차이점을 갖는다.
먼저, 도 16을 참조하면, 가장자리 전극(186g)과 중첩되도록 배치된 액정(210)은 가장자리 전극(186g)에 의하여 가장자리 전극(186g)의 끝단으로부터 가장자리 전극(186g)의 내측, 즉 도 16의 시점에서 하단을 향하여 제어됨을 확인할 수 있다. 또한, 둔각을 갖는 제1 사이각(θ1)이 가장자리 전극(186)의 끝단에 인접하도록 배치됨에 따라, 연결 전극(187g)과 중첩되도록 배치된 액정(210)은 연결 전극(187g)이 연장된 방향에 평행하도록 좌측 하단을 따라 제어될 수 있다. 결과적으로, 확장 전극(183g) 및 확장 전극(183g)과 중첩되도록 배치된 컨택홀(도 14의 174g)로 인한 단차에 의하여 액정(210)이 우측 방향으로 제어되려는 힘이 존재함에도 불구하고, 연결 전극(187g)으로 인한 액정(210)의 제어 방향과 가장자리 전극(186g)에 의한 액정(210)의 제어 방향이 크게 차이나지 않아, 가장자리 전극(186g)을 따라 배치된 액정(210)은 대체로 하단을 향하여 제어될 수 있다.
또한, 가장자리 전극(186g)과 줄기 전극(181g)이 연결되는 영역에 배치된 액정(210)은, 연결 전극(187g)과 가장자리 전극(186g)의 교차점이 줄기 전극(181g)을 피하여 배치됨에 따라, 액티브 영역(11g)의 중심을 향하는 방향인 우측 방향을 향하여 제어됨을 확인할 수 있다. 이에 따라, 액정(210)의 제어력 및 액정(210) 복원력이 향상될 수 있다.
도 17을 참조하면, 가장자리 전극(186y)은 제2 방향(D2)을 따라 연장되며, 가장자리 전극(186y)과 중첩되도록 배치된 액정(210)은 도 17의 시점에서 하단을 향하여 제어될 수 있다. 그러나, 연결 전극(187y)과 중첩되도록 배치된 액정(210)은 도 17의 시점에서 좌측을 향하여 제어될 수 있다. 이는 액티브 영역(도 14의 11g)의 중심을 향하는 방향과 반대되는 방향이므로, 전술한 바와 같이, 액정(210)의 제어력 및 액정(210) 복원력이 악화됨을 확인할 수 있다.
결과적으로, 도 14에 도시된 본 발명의 일 실시예에 따른 연결 전극(187g)의 구조상의 제한으로 인하여, 불규칙하게 제어되는 액정(210)이 최소화되어, 액정(210)의 제어력 및 액정(210)의 복원력이 향상됨을 확인할 수 있다.
한편, 도 16 및 도 17에 도시된 액정(210)은 화소 전극(도 14의 180g)에 특정 전압값을 갖는 상기 데이터 전압이 제공된 경우에 기울어지는 방향을 예시적으로 도시한 것이며, 실제 액정(210)이 기울어지는 방향은 도 16 및 도 17에 도시된 것에 제한되지 않는다. 즉, 화소 전극(180g)에 가해지는 상기 데이터 전압의 전압 레벨이 변경됨에 따라, 액정(210)이 기울어지는 정도 및 기울어지는 방향이 얼마든지 변화할 수 있다. 나아가, 액정 표시 장치에 포함된 각각의 화소(10g)를 비교하더라도, 액정(210)의 배열이 서로 다를 수 있음은 물론이며, 이는 각각의 화소(10g)에 동일한 전압 레벨을 갖는 상기 데이터 전압이 제공되는 경우에도 마찬가지일 수 있다. 또한, 도 16 및 도 17에 도시된 화소 전극(180g)의 구조에 동일한 전압 레벨을 갖는 상기 데이터 전압을 재차 인가하더라도, 액정(210)의 배열이 서로 다를 수도 있음은 물론이다. 즉, 도 16 및 도 17에 도시된 액정(210)의 배열 방향은 본 발명의 액정(210)의 제어력 및 액정(210)의 복원력 향상 효과에 대하여 설명하기 위하여 예시적으로 도시한 액정(210)의 배열일 뿐이며, 액정(210)의 정확한 배열 방향은 도시된 것과는 상이하게 나타날 수 있다. 다만, 액정(210)이 배열되는 방향의 대체적인 경향에 대하여는 도 16 및 도 17에 대한 설명에서 기재한 것과 일치하는 바, 상술한 본 발명의 효과는 명확하게 얻어낼 수 있다.
도 18은 본 발명의 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
본 실시예에 따른 액정 표시 장치의 일 화소(10h)는, 도 14에 도시된 액정 표시 장치의 일 화소(10g)와 비교하여, 연결 전극(187h)과 가장자리 전극(186g)이 연결된 위치가 상이한 차이점이 존재한다. 따라서, 이하에서 중복되는 설명은 생략하며, 차이점을 위주로 설명하기로 한다.
도 18을 참조하면, 본 실시예에 따른 액정 표시 장치의 일 화소(10h)는, 연결 전극(187h)이 가장자리 전극(186g)의 끝단에 직접 연결되는 구조를 갖는다. 즉, 연결 전극(187h)은 확장 전극(183g)으로부터 연장되되, 인접한 가장자리 전극(186g)의 끝단을 향하여 연장될 수 있다. 이에 따라, 연결 전극(187h)과 가장자리 전극(186g)이 교차한 영역에서, 도 14과 같은 제1 사이각(θ1)이 형성되지 않을 수 있다. 다만, 이러한 경우에도, 연결 전극(187h)과 중첩되도록 배치된 액정(210)은 도 18의 시점에서 좌측 하단을 향하여 제어되고, 가장자리 전극(186g)과 중첩되도록 배치된 액정(210)은 도 18의 시점에서 하단을 향하여 제어될 수 있다. 결과적으로, 액정(210) 제어 방향의 차이가 크지 않으므로, 액정(210)의 제어력 향상 및 액정(210)의 복원력 향상 효과를 얻어낼 수 있다.
도 19는 본 발명의 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
본 실시예에 따른 액정 표시 장치의 일 화소(10i)는, 도 14에 도시된 액정 표시 장치의 일 화소(10g)와 비교하여, 연결 전극(187i)이 복수 개 형성된 차이점이 존재한다. 따라서, 이하에서 중복되는 설명은 생략하며, 차이점을 위주로 설명하기로 한다.
도 19를 참조하면, 본 실시예에 따른 액정 표시 장치의 일 화소(10i)는, 연결 전극(187i)이 복수 개, 더욱 구체적으로 2개 형성되는 구조를 갖는다. 이에 따라, 제조상의 결함에 의하여 하나의 연결 전극(187i)이 단선되더라도, 다른 하나의 연결 전극(187i)에 의하여 화소(10i)가 올바르게 동작할 수 있다. 나아가, 도 14의 실시예에 따른 연결 전극(187g)의 구조상의 제한이 동일하게 적용되므로, 액정(210)의 제어력 향상 및 액정(210)의 복원력 향상 효과도 얻어낼 수 있다.
도 20은 본 발명의 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
본 실시예에 따른 액정 표시 장치의 일 화소(10j)는, 도 14에 도시된 액정 표시 장치의 일 화소(10g)와 비교하여, 연결 전극(187j)이 복수 개 형성됨과 동시에, 서로 다른 방향으로 형성된 차이점이 존재한다. 따라서, 이하에서 중복되는 설명은 생략하며, 차이점을 위주로 설명하기로 한다.
도 20을 참조하면, 본 실시예에 따른 액정 표시 장치의 일 화소(10j)는 연결 전극(187j)이 복수 개 형성된다. 도 20의 시점에서, 상단에 배치된 연결 전극(187j)과 가장자리 전극(186g)이 교차하는 교차점은 가장자리 전극(186g)의 상측 끝단에 가깝게 배치될 수 있다. 반면, 도 20의 시점에서, 하단에 배치된 연결 전극(187j)과 가장자리 전극(186g)이 교차하는 교차점은 가장자리 전극(186g)의 하측 끝단에 가깝게 배치될 수 있다. 즉, 각각의 연결 전극(187j)과 가깝게 배치된 가지 전극(182g)의 끝단이 서로 상이할 수 있다.
이 경우, 각각의 연결 전극(187j)은 연결된 가장자리 전극(186g)과 형성되는 사이각 중 둔각이 가장자리 전극(186g)의 끝단에 가깝게 배치되도록 연장되므로, 각각의 연결 전극(187j)이 연장되는 방향이 서로 상이할 수 있다.
구체적으로, 도 20의 시점에서, 상단에 배치된 연결 전극(187j)은 가장자리 전극(186g)과 제3 사이각(θ3) 및 제4 사이각(θ4)을 형성하나, 가장자리 전극(186g)의 상측 끝단에 가까이 배치된 제3 사이각(θ3)이 둔각을 갖는다. 이에 따라 상단에 배치된 연결 전극(187j)은 우측 상단을 향하여 연장될 수 있다.
또한, 도 20의 시점에서, 하단에 배치된 연결 전극(187j)은 가장자리 전극(186g)과 제5 사이각(θ5) 및 제6 사이각(θ6)을 형성하나, 가장자리 전극(186g)의 하측 끝단에 가까이 배치된 제5 사이각(θ5)이 둔각을 갖는다. 이에 따라 하단에 배치된 연결 전극(187j)은 우측 하단을 향하여 연장될 수 있다.
또한, 이들 각각의 연결 전극(187j)은 액정(210)의 제어력 및 액정(210)의 복원력을 향상시키기 위한 구조상의 제한을 만족하므로, 액정(210)의 제어력 및 액정(210)의 복원력 향상 효과를 얻어낼 수 있다.
한편, 도 14 내지 도 20에 걸쳐 설명한 실시예들은 화소(10g, 10h, 10i, 10j)의 장축이 제1 방향(D1)을 따라 연장된 경우의 실시예들에 해당하나, 액정(210)의 제어력 향상 및 액정(210)의 복원력 향상 효과는 이러한 구조에 제한되지 않는다. 즉, 화소의 장축이 제2 방향(D2)을 따라 연장되는 경우에도, 전술한 실시예들과 같은 연결 전극(187g)의 구조상의 제한을 만족한다면, 액정(210)의 제어력 및 액정(210)의 복원력 향상 효과를 얻어낼 수 있음은 물론이다.
또한, 도 14 내지 도 20에 걸쳐 설명한 실시예들은, 화소 전극(180g)이 복수의 부화소 전극으로 분할되지 않고 동일한 전압을 제공받는 경우를 예시하였으나, 이에 제한되지 않을 수 있다. 즉, 화소 전극(180g)이 복수의 부화소 전극으로 분할되어 최종적으로 제공받는 전압이 서로 다른 경우에도, 각각의 부화소 전극에 포함된 연결 전극(187g)이 전술한 실시예들과 같은 구조상의 제한을 만족한다면, 액정(210)의 제어력 및 액정(210)의 복원력 향상 효과를 얻어낼 수 있음은 물론이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 화소
100: 제1 표시 기판
200: 액정층
300: 제2 표시 기판
180: 화소 전극
180_1: 제1 부화소 전극
181_1: 제1 줄기 전극
182_1: 제1 가지 전극
183_1: 제1 확장 전극
184_1: 제1 확장 슬릿
185_1: 제1 화소 슬릿
D1: 제1 방향
D2: 제2 방향

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 박막 트랜지스터;
    상기 박막 트랜지스터 상에 배치된 절연막; 및
    상기 절연막 상에 배치되고 상기 절연막에 형성된 컨택홀을 통해 상기 박막 트랜지스터의 드레인 전극과 연결된 화소 전극; 을 포함하되,
    상기 화소 전극은,
    제1 방향 및 상기 제1 방향에 수직한 제2 방향으로 연장된 줄기 전극,
    상기 줄기 전극으로부터 연장된 가지 전극, 및
    상기 컨택홀과 중첩되도록 배치되며 상기 가지 전극과 연결된 확장 전극을 포함하고,
    상기 확장 전극은 개구부인 확장 슬릿 및 일 방향으로 연장되는 부분을 포함하고,
    상기 일 방향으로 연장된 상기 확장 전극의 상기 부분은 상기 확장 슬릿을 포함하고, 상기 컨택홀과 중첩하는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 확장 슬릿은 상기 가지 전극이 연장된 방향과 상이한 방향으로 연장된 액정 표시 장치.
  3. 제2 항에 있어서,
    상기 확장 슬릿은 상기 확장 전극과 연결된 상기 가지 전극의 연장선과 교차하도록 배치된 액정 표시 장치.
  4. 제2 항에 있어서,
    상기 확장 슬릿은 상기 제1 방향 또는 상기 제2 방향을 따라 연장된 액정 표시 장치.
  5. 제1 항에 있어서,
    상기 확장 전극은 상기 컨택홀과 중첩된 제1 확장부 및 상기 제1 확장부와 접하며 상기 가지 전극과 연결된 제2 확장부를 포함하되,
    상기 확장 슬릿은 상기 제2 확장부에 배치된 액정 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 확장부 및 상기 제2 확장부는 상기 제1 방향을 따라 인접하여 배치된 액정 표시 장치.
  7. 제1 항에 있어서,
    상기 가지 전극은 상기 줄기 전극으로부터 일 방향을 따라 연장되어 상기 확장 전극과 연결된 액정 표시 장치.
  8. 제1 항에 있어서,
    상기 확장 슬릿은 상기 가지 전극이 연장된 방향과 수직한 방향으로 연장된 액정 표시 장치.
  9. 기판;
    상기 기판 상에 배치된 게이트 라인, 유지 라인, 데이터 라인, 제1 박막 트랜지스터, 제2 박막 트랜지스터, 및 제3 박막 트랜지스터;
    상기 데이터 라인, 게이트 라인, 및 제1 내지 제3 박막 트랜지스터 상에 배치된 절연막;
    상기 절연막 상에 배치되고, 상기 절연막에 형성된 제1 컨택홀을 통해 상기 제1 박막 트랜지스터의 드레인 전극과 연결되며, 상기 절연막에 형성된 제1 유지 컨택홀을 통해 상기 제3 박막 트랜지스터의 드레인 전극과 연결된 제1 부화소 전극; 및
    상기 절연막 상에 배치되고, 상기 절연막에 형성된 제2 컨택홀을 통해 상기 제2 박막 트랜지스터의 드레인 전극과 연결된 제2 부화소 전극; 을 포함하되,
    상기 제1 내지 제3 박막 트랜지스터의 게이트 전극은 상기 게이트 라인과 연결되고,
    상기 제1 및 제2 박막 트랜지스터의 소스 전극은 상기 데이터 라인과 연결되고,
    상기 제3 박막 트랜지스터의 소스 전극은 상기 유지 라인과 연결되고,
    상기 제1 부화소 전극은,
    제1 방향 및 상기 제1 방향에 수직한 제2 방향으로 연장된 제1 줄기 전극,
    상기 제1 줄기 전극으로부터 연장된 제1 가지 전극, 및
    상기 제1 컨택홀과 중첩되도록 배치되며 상기 제1 가지 전극과 연결된 제1 확장 전극을 포함하고,
    상기 제1 확장 전극은 개구부인 제1 확장 슬릿 및 일 방향으로 연장되는 부분을 포함하고,
    상기 일 방향으로 연장된 상기 제1 확장 전극의 상기 부분은 상기 제1 확장 슬릿을 포함하고, 상기 제1 컨택홀과 중첩하는 액정 표시 장치.
  10. 제9 항에 있어서,
    상기 제2 부화소 전극은,
    상기 제1 방향 및 상기 제2 방향으로 연장된 제2 줄기 전극,
    상기 제2 줄기 전극으로부터 연장된 복수의 제2 가지 전극, 및
    상기 제2 컨택홀을 오버랩하도록 배치되며 상기 제2 가지 전극과 연결된 제2 확장 전극을 포함하고,
    상기 제2 확장 전극은 개구부인 제2 확장 슬릿을 포함하는 액정 표시 장치.
  11. 제9 항에 있어서,
    상기 유지 라인에 제공되는 전압은 상기 데이터 라인에 제공되는 전압의 최대값보다 작고 최소값보다 큰 액정 표시 장치.
  12. 제9 항에 있어서,
    상기 제1 부화소 전극과 상기 제2 부화소 전극에 제공되는 전압값은 서로 상이한 액정 표시 장치.
  13. 기판;
    상기 기판 상에 배치된 박막 트랜지스터;
    상기 박막 트랜지스터 상에 배치된 절연막; 및
    상기 절연막 상에 배치되고, 상기 절연막에 형성된 컨택홀을 통해 상기 박막 트랜지스터의 드레인 전극과 연결된 화소 전극; 을 포함하되
    상기 화소 전극은,
    제1 방향 및 상기 제1 방향에 수직한 제2 방향으로 연장된 줄기 전극,
    상기 줄기 전극으로부터 연장된 가지 전극,
    상기 줄기 전극의 끝단으로부터 연장되며 상기 가지 전극의 외측으로 상기 제1 방향 또는 상기 제2 방향을 따라 연장되고, 상기 가지 전극과 분리된 가장자리 전극,
    상기 컨택홀과 중첩되도록 배치된 확장 전극, 및
    상기 확장 전극과 상기 가장자리 전극을 연결하는 연결 전극을 포함하고,
    상기 연결 전극은 상기 제1 방향 및 상기 제2 방향과 모두 교차하는 제3 방향으로 연장된 액정 표시 장치.
  14. 제13 항에 있어서,
    상기 연결 전극 및 상기 가장자리 전극은 둔각을 갖는 제1 사이각 및 예각을 갖는 제2 사이각을 형성하도록 연결되되,
    상기 제1 사이각은 상기 제2 사이각보다 상기 가장자리 전극의 끝단에 인접하도록 배치된 액정 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 사이각 및 제2 사이각의 합은 180도인 액정 표시 장치.
  16. 제14 항에 있어서,
    상기 제1 사이각은 130도 이상 140도 이하이며, 상기 제2 사이각은 40도 이상 50도 이하인 액정 표시 장치.
  17. 제14 항에 있어서,
    상기 제2 사이각은 상기 제1 사이각보다 상기 줄기 전극에 인접하도록 배치된 액정 표시 장치.
  18. 제13 항에 있어서,
    상기 연결 전극과 상기 가장자리 전극이 연결되는 교차점은 상기 줄기 전극의 연장선상에 배치되지 않는 액정 표시 장치.
  19. 제13 항에 있어서,
    상기 연결 전극의 폭은 상기 확장 전극의 폭보다 작은 액정 표시 장치.
  20. 제13 항에 있어서,
    상기 연결 전극은 상기 확장 전극과 상기 가장자리 전극의 끝단을 연결하도록 연장된 액정 표시 장치.
KR1020160126651A 2016-09-30 2016-09-30 액정 표시 장치 KR102596951B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160126651A KR102596951B1 (ko) 2016-09-30 2016-09-30 액정 표시 장치
US15/676,714 US10481450B2 (en) 2016-09-30 2017-08-14 Liquid crystal display device
TW106133767A TWI753951B (zh) 2016-09-30 2017-09-29 液晶顯示裝置
CN201710924122.3A CN107885000B (zh) 2016-09-30 2017-09-30 液晶显示装置
US16/687,516 US10928690B2 (en) 2016-09-30 2019-11-18 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160126651A KR102596951B1 (ko) 2016-09-30 2016-09-30 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20180036852A KR20180036852A (ko) 2018-04-10
KR102596951B1 true KR102596951B1 (ko) 2023-11-01

Family

ID=61758734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160126651A KR102596951B1 (ko) 2016-09-30 2016-09-30 액정 표시 장치

Country Status (4)

Country Link
US (2) US10481450B2 (ko)
KR (1) KR102596951B1 (ko)
CN (1) CN107885000B (ko)
TW (1) TWI753951B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107357069A (zh) * 2017-07-25 2017-11-17 惠科股份有限公司 一种曲面显示面板及显示器
TWI668504B (zh) * 2018-06-25 2019-08-11 友達光電股份有限公司 畫素結構
CN109683405B (zh) * 2019-02-12 2021-07-23 Tcl华星光电技术有限公司 显示面板及显示模组
CN110716354B (zh) * 2019-10-30 2021-04-02 深圳市华星光电半导体显示技术有限公司 显示器
KR20210106061A (ko) 2020-02-19 2021-08-30 삼성디스플레이 주식회사 표시 장치
CN111338134A (zh) * 2020-03-13 2020-06-26 Tcl华星光电技术有限公司 一种像素电极结构及液晶显示面板
CN114879418A (zh) * 2022-07-11 2022-08-09 惠科股份有限公司 阵列基板及显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887997B1 (ko) * 2002-12-26 2009-03-09 엘지디스플레이 주식회사 기생 용량 편차가 최소화된 액정 표시 장치용 박막트랜지스터
US8804081B2 (en) * 2009-12-18 2014-08-12 Samsung Display Co., Ltd. Liquid crystal display device with electrode having opening over thin film transistor
KR101902984B1 (ko) * 2010-04-02 2018-11-14 삼성디스플레이 주식회사 화소전극 표시판, 액정표시판 조립체 및 이들을 제조하는 방법들
US9081237B2 (en) * 2010-04-02 2015-07-14 Samsung Display Co., Ltd. Pixel electrode panel, a liquid crystal display panel assembly and methods for manufacturing the same
KR101973009B1 (ko) * 2012-11-13 2019-04-29 삼성디스플레이 주식회사 액정 표시 장치
KR102083433B1 (ko) * 2013-07-12 2020-03-03 삼성디스플레이 주식회사 액정 표시 장치
KR102104926B1 (ko) * 2013-10-25 2020-04-28 삼성디스플레이 주식회사 액정 표시 장치
KR102252044B1 (ko) * 2013-12-04 2021-05-17 삼성디스플레이 주식회사 표시 장치
KR102128970B1 (ko) * 2013-12-18 2020-07-02 삼성디스플레이 주식회사 액정 표시 장치
KR102296300B1 (ko) * 2015-01-08 2021-08-31 삼성디스플레이 주식회사 액정 표시 장치
KR102303604B1 (ko) * 2015-02-17 2021-09-17 삼성디스플레이 주식회사 액정 표시 장치
TWI564641B (zh) * 2015-05-22 2017-01-01 友達光電股份有限公司 畫素結構及具有此畫素結構的畫素陣列

Also Published As

Publication number Publication date
US10481450B2 (en) 2019-11-19
CN107885000B (zh) 2022-07-12
TW201823826A (zh) 2018-07-01
KR20180036852A (ko) 2018-04-10
US20200081306A1 (en) 2020-03-12
CN107885000A (zh) 2018-04-06
TWI753951B (zh) 2022-02-01
US20180095335A1 (en) 2018-04-05
US10928690B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
KR102596951B1 (ko) 액정 표시 장치
KR102601448B1 (ko) 액정 표시 장치
KR102473098B1 (ko) 액정 표시 장치
KR102566788B1 (ko) 액정 표시 장치
KR102599255B1 (ko) 액정 표시 장치
KR102423536B1 (ko) 액정 표시 장치
KR102503719B1 (ko) 액정 표시 장치
KR102459575B1 (ko) 표시 장치
KR20170033456A (ko) 반사형 액정 표시 장치
US10281764B2 (en) Liquid crystal display device
CN110007530B (zh) 液晶显示装置
KR102314743B1 (ko) 액정 표시 장치
KR102502218B1 (ko) 액정 표시 장치 및 액정 표시 장치 제조방법
KR102575531B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
KR102593756B1 (ko) 액정 표시 장치
KR102531347B1 (ko) 액정 표시 장치
KR20170052730A (ko) 액정 표시 장치
KR20170037702A (ko) 액정 표시 장치
KR102426618B1 (ko) 액정 표시 장치
KR102549908B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant