KR102596333B1 - Monolithic 3-dimensional integration strucure, and method of manufacturing the same - Google Patents

Monolithic 3-dimensional integration strucure, and method of manufacturing the same Download PDF

Info

Publication number
KR102596333B1
KR102596333B1 KR1020210157335A KR20210157335A KR102596333B1 KR 102596333 B1 KR102596333 B1 KR 102596333B1 KR 1020210157335 A KR1020210157335 A KR 1020210157335A KR 20210157335 A KR20210157335 A KR 20210157335A KR 102596333 B1 KR102596333 B1 KR 102596333B1
Authority
KR
South Korea
Prior art keywords
silicon thin
laser
thin film
amorphous silicon
crystallization
Prior art date
Application number
KR1020210157335A
Other languages
Korean (ko)
Other versions
KR20230071297A (en
Inventor
권혁준
정희재
백승훈
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020210157335A priority Critical patent/KR102596333B1/en
Publication of KR20230071297A publication Critical patent/KR20230071297A/en
Application granted granted Critical
Publication of KR102596333B1 publication Critical patent/KR102596333B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/354—Working by laser beam, e.g. welding, cutting or boring for surface treatment by melting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

모놀리식 3차원 집적 구조는 반도체 소자를 포함하는 하부 소자층, 상기 하부 소자층 상에 형성되는 층간 유전체, 및 상기 층간 유전체 상에 형성되는 상부 소자층을 포함한다. 상기 상부 소자층은 단결정 실리콘 박막을 포함한다. 상기 단결정 실리콘 박막은 도넛 형상 레이저가 비정질 실리콘 박막에 조사되어 상기 비정질 실리콘 박막이 결정화되는 레이저 결정화 방식에 의해 형성된다. 상기 도넛 형상 레이저의 도넛 형상은 소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함한다.The monolithic three-dimensional integrated structure includes a lower device layer including a semiconductor device, an interlayer dielectric formed on the lower device layer, and an upper device layer formed on the interlayer dielectric. The upper device layer includes a single crystal silicon thin film. The single crystal silicon thin film is formed by a laser crystallization method in which a donut-shaped laser is irradiated to the amorphous silicon thin film and the amorphous silicon thin film is crystallized. The donut shape of the donut shape laser includes a circular ring-shaped laser area with a predetermined thickness, and a concentric circle-shaped crystallization area inside the laser area.

Description

모놀리식 3차원 집적 구조, 및 이의 제조 방법{MONOLITHIC 3-DIMENSIONAL INTEGRATION STRUCURE, AND METHOD OF MANUFACTURING THE SAME}Monolithic three-dimensional integrated structure, and method of manufacturing the same {MONOLITHIC 3-DIMENSIONAL INTEGRATION STRUCURE, AND METHOD OF MANUFACTURING THE SAME}

본 발명은 모놀리식 3차원 집적 구조에 관한 것으로, 보다 상세하게는 레이저 결정화를 이용한 모놀리식 3차원 집적 구조, 및 레이저 결정화를 이용한 모놀리식 3차원 집적 구조의 제조 방법에 관한 것이다.The present invention relates to a monolithic three-dimensional integrated structure, and more specifically, to a monolithic three-dimensional integrated structure using laser crystallization, and a method of manufacturing the monolithic three-dimensional integrated structure using laser crystallization.

모놀리식 3차원 집적 구조는 하부 소자층 공정 후, 층간 유전체를 형성하고 상부 소자층 공정을 순차적으로 진행함으로써 상부 소자층 및 하부 소자층 간의 정렬도를 극대화할 수 있는 기술로 궁극적 3차원 집적 기술로 불린다. 또한, 모놀리식 3차원 집적 구조는 전자 소자의 밀도를 증가시키고, 크기를 감소시키며 유망한 반도체 기술로 주목받는다.The monolithic 3D integration structure is a technology that can maximize the degree of alignment between the upper and lower device layers by forming an interlayer dielectric after the lower device layer process and sequentially proceeding with the upper device layer process, making it the ultimate 3D integration technology. It is called. Additionally, monolithic three-dimensional integrated structures increase the density and reduce the size of electronic devices and are attracting attention as a promising semiconductor technology.

모놀리식 3차원 집적 구조에서 하부 소자층은 다수의 반도체 소자를 포함하기 때문에, 열적 손상에 취약한 단점이 있다. 모놀리식 3차원 집적 구조는 하부 소자층, 층간 유전체, 및 상부 소자층이 순차적인 공정으로 제조되므로, 상부 소자층 제조 공정 시, 하부 소자층에 열적 손상을 최소화하는 기술이 필요하다.In a monolithic three-dimensional integrated structure, the lower device layer has the disadvantage of being vulnerable to thermal damage because it includes a large number of semiconductor devices. Since the monolithic three-dimensional integrated structure is manufactured in a sequential process of the lower device layer, the interlayer dielectric, and the upper device layer, technology is required to minimize thermal damage to the lower device layer during the upper device layer manufacturing process.

종래기술에서는, 상부 소자층의 비정질 실리콘 박막을 다결정 실리콘막 직접 증착 방법(as-deposition), 고상 결정화(Solid Phase Crystallization), 금속 유도 결정화(Metal Induced Crystallization) 등을 이용하여 결정화 한다. In the prior art, the amorphous silicon thin film of the upper device layer is crystallized using a polycrystalline silicon film direct deposition method (as-deposition), solid phase crystallization, metal induced crystallization, etc.

다결정 실리콘막 직접 증착 방법 및 고상 결정화는 높은 공정 온도에 따른 열 공정 방식으로 인해 하부 소자층에 열적 피해를 주므로, 소자 적층 방식인 M3D 구조에서 사용이 제한적이다. 금속 유도 결정화는 금속이 증착된 부분부터 전체영역으로 결정화가 진행되므로 하부 소자층과의 화합물 형성으로 인한 오염이 발생하여 M3D 구조에 적용할 수 없다. 따라서, 종래기술의 비정질 실리콘 박막 결정화 방법들은 M3D에 적합하지 않은 문제가 있다.Direct polycrystalline silicon film deposition and solid-state crystallization cause thermal damage to the lower device layer due to the thermal processing method depending on the high processing temperature, so their use in M3D structures, which are device stacking methods, is limited. Metal-induced crystallization cannot be applied to M3D structures because crystallization proceeds from the area where the metal is deposited to the entire area, causing contamination due to the formation of compounds with the lower device layer. Therefore, prior art amorphous silicon thin film crystallization methods have the problem of being unsuitable for M3D.

한국공개특허 제10-2018-0132091호, "3차원 모놀리식 집적 회로를 형성하기 위한 구조물을 제조하는 방법"Korean Patent Publication No. 10-2018-0132091, “Method of manufacturing a structure for forming a three-dimensional monolithic integrated circuit”

본 발명의 일 목적은 도넛 형상 레이저를 이용한 레이저 결정화로 상부 소자층의 비정질 실리콘 박막을 결정화한 모놀리식 3차원 집적 구조를 제공하는 것이다.One object of the present invention is to provide a monolithic three-dimensional integrated structure in which the amorphous silicon thin film of the upper device layer is crystallized through laser crystallization using a donut-shaped laser.

본 발명의 다른 목적은 도넛 형상 레이저를 이용한 레이저 결정화로 상부 소자층의 비정질 실리콘 박막을 결정화하는 모놀리식 3차원 집적 구조의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a monolithic three-dimensional integrated structure by crystallizing an amorphous silicon thin film of an upper device layer through laser crystallization using a donut-shaped laser.

다만, 본 발명이 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.However, the problem to be solved by the present invention is not limited to the above-mentioned problem, and may be expanded in various ways without departing from the spirit and scope of the present invention.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조는 반도체 소자를 포함하는 하부 소자층, 상기 하부 소자층 상에 형성되는 층간 유전체, 및 상기 층간 유전체 상에 형성되는 상부 소자층을 포함할 수 있다. 상기 상부 소자층은 단결정 실리콘 박막을 포함할 수 있다. 상기 단결정 실리콘 박막은 도넛 형상 레이저가 비정질 실리콘 박막에 조사되어 상기 비정질 실리콘 박막이 결정화되는 레이저 결정화 방식에 의해 형성될 수 있다. 상기 도넛 형상 레이저의 도넛 형상은 소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함할 수 있다.In order to achieve an object of the present invention, a monolithic three-dimensional integrated structure according to embodiments of the present invention includes a lower device layer including a semiconductor device, an interlayer dielectric formed on the lower device layer, and the interlayer dielectric. It may include an upper element layer formed on the top. The upper device layer may include a single crystal silicon thin film. The single crystal silicon thin film may be formed by a laser crystallization method in which a donut-shaped laser is irradiated to the amorphous silicon thin film and the amorphous silicon thin film is crystallized. The donut shape of the donut-shaped laser may include a circular ring-shaped laser area with a predetermined thickness, and a concentric circle-shaped crystallization area inside the laser area.

일 실시예에서, 상기 도넛 형상 레이저는 상기 레이저 영역 및 상기 결정화 영역의 크기가 제어됨으로써, 상기 비정질 실리콘 박막의 결정화 위치 및 상기 비정질 실리콘 박막의 결정화 정도를 조절할 수 있다.In one embodiment, the donut-shaped laser can control the crystallization location of the amorphous silicon thin film and the degree of crystallization of the amorphous silicon thin film by controlling the size of the laser area and the crystallization area.

일 실시예에서, 상기 비정질 실리콘 박막 중 상기 레이저 영역에 대응되는 제1 영역은 상기 도넛 형상 레이저로부터 열에너지를 제공받을 수 있다. 상기 비정질 실리콘 박막 중 상기 결정화 영역에 대응되는 제2 영역은 상기 제1 영역의 열에너지가 확산됨으로써 결정화될 수 있다.In one embodiment, a first region of the amorphous silicon thin film corresponding to the laser region may receive heat energy from the donut-shaped laser. A second region of the amorphous silicon thin film corresponding to the crystallization region may be crystallized by diffusion of thermal energy of the first region.

일 실시예에서, 상기 도넛 형상 레이저는 가우시안 빔 형태의 초기 레이저가 광 성형부에 입사되어 도넛 형상으로 광 성형됨으로써 생성될 수 있다. 상기 광 성형부는 엑시콘 렌즈, 및 위상 변화 렌즈 중 적어도 하나를 이용하여 상기 초기 레이저를 광 성형할 수 있다.In one embodiment, the donut-shaped laser may be generated by an initial laser in the form of a Gaussian beam being incident on a light forming unit and light forming into a donut shape. The optical molding unit may optically mold the initial laser using at least one of an excicon lens and a phase change lens.

일 실시예에서, 상기 상부 소자층은 상기 비정질 실리콘 박막 상에 형성된 캡핑층을 더 포함할 수 있다. 상기 캡핑층은 상기 비정질 실리콘 박막의 결정화 시간을 지연시켜 상기 비정질 실리콘 박막을 고결정화할 수 있다.In one embodiment, the upper device layer may further include a capping layer formed on the amorphous silicon thin film. The capping layer may delay the crystallization time of the amorphous silicon thin film to highly crystallize the amorphous silicon thin film.

본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조의 제조 방법은 반도체 소자를 포함하는 하부 소자층을 형성하는 단계, 상기 하부 소자층 상에 층간 유전체를 형성하는 단계, 및 상기 층간 유전체 상에 상부 소자층을 형성하는 단계를 포함할 수 있다. 상기 상부 소자층을 형성하는 단계는 상기 층간 유전체 상에 비정질 실리콘 박막을 증착하는 단계, 패턴 형성 및 에칭 단계, 및 도넛 형상 레이저를 이용하여 상기 비정질 실리콘 박막을 결정화하는 단계를 포함할 수 있다. 상기 도넛 형상 레이저를 이용하여 비정질 실리콘 박막을 결정화하는 단계는 상기 도넛 형상 레이저를 비정질 실리콘 박막에 조사하여 상기 비정질 실리콘 박막을 단결정 실리콘 박막으로 결정화할 수 있다. 상기 도넛 형상 레이저의 도넛 형상은 소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함할 수 있다.In order to achieve another object of the present invention, a method of manufacturing a monolithic three-dimensional integrated structure according to embodiments of the present invention includes forming a lower device layer including a semiconductor device, and forming an interlayer dielectric on the lower device layer. It may include forming a layer, and forming an upper device layer on the interlayer dielectric. Forming the upper device layer may include depositing an amorphous silicon thin film on the interlayer dielectric, forming and etching a pattern, and crystallizing the amorphous silicon thin film using a donut-shaped laser. In the step of crystallizing the amorphous silicon thin film using the donut-shaped laser, the donut-shaped laser may be irradiated to the amorphous silicon thin film to crystallize the amorphous silicon thin film into a single crystal silicon thin film. The donut shape of the donut-shaped laser may include a circular ring-shaped laser area with a predetermined thickness, and a concentric circle-shaped crystallization area inside the laser area.

일 실시예에서, 상기 층간 유전체 상에 비정질 실리콘 박막을 증착하는 단계는 물리 기상 증착(PVD), 화학 기상 증착(CVD), 및 원자층 증착(ALD) 중 적어도 하나를 이용하여 상기 비정질 실리콘 박막을 증착할 수 있다.In one embodiment, depositing the amorphous silicon thin film on the interlayer dielectric includes depositing the amorphous silicon thin film using at least one of physical vapor deposition (PVD), chemical vapor deposition (CVD), and atomic layer deposition (ALD). can be deposited.

일 실시예에서, 상기 도넛 형상 레이저를 이용하여 비정질 실리콘 박막을 결정화하는 단계는 상기 도넛 형상 레이저의 상기 레이저 영역 및 상기 결정화 영역의 크기를 제어함으로써, 상기 비정질 실리콘 박막의 결정화 위치 및 상기 비정질 실리콘 박막의 결정화 정도를 조절할 수 있다.In one embodiment, the step of crystallizing the amorphous silicon thin film using the donut-shaped laser is performed by controlling the size of the laser area and the crystallization area of the donut-shaped laser, thereby determining the crystallization location of the amorphous silicon thin film and the size of the crystallization area of the donut-shaped laser. The degree of crystallization can be adjusted.

본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조의 제조 방법은 반도체 소자를 포함하는 하부 소자층을 형성하는 단계, 상기 하부 소자층 상에 층간 유전체를 형성하는 단계, 및 상기 층간 유전체 상에 상부 소자층을 형성하는 단계를 포함할 수 있다. 상기 상부 소자층을 형성하는 단계는 상기 층간 유전체 상에 제1 비정질 실리콘 박막을 증착하는 단계, 제1 패턴 형성 및 에칭 단계, 제1 레이저를 이용하여 상기 제1 비정질 실리콘 박막을 결정화하는 단계, 제2 비정질 실리콘 박막을 증착하는 단계, 제2 패턴 형성 및 에칭 단계, 및 제2 레이저를 이용하여 상기 제2 비정질 실리콘 박막을 결정화하는 단계를 포함할 수 있다. 상기 제1 레이저는 도넛 형상 레이저일 수 있다. 상기 제1 레이저의 도넛 형상은 소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함할 수 있다.In order to achieve another object of the present invention, a method of manufacturing a monolithic three-dimensional integrated structure according to embodiments of the present invention includes forming a lower device layer including a semiconductor device, and forming an interlayer dielectric on the lower device layer. It may include forming a layer, and forming an upper device layer on the interlayer dielectric. Forming the upper device layer includes depositing a first amorphous silicon thin film on the interlayer dielectric, forming and etching a first pattern, crystallizing the first amorphous silicon thin film using a first laser, and 2 It may include depositing an amorphous silicon thin film, forming and etching a second pattern, and crystallizing the second amorphous silicon thin film using a second laser. The first laser may be a donut-shaped laser. The donut shape of the first laser may include a circular ring-shaped laser region with a predetermined thickness, and a concentric circle-shaped crystallization region inside the laser region.

일 실시예에서, 상기 제1 레이저를 이용하여 상기 제1 비정질 실리콘 박막을 결정화하는 단계는 상기 제1 레이저의 상기 레이저 영역 및 상기 결정화 영역의 크기를 제어함으로써, 상기 제1 비정질 실리콘 박막의 결정화 위치 및 상기 제1 비정질 실리콘 박막의 결정화 정도를 조절할 수 있다.In one embodiment, the step of crystallizing the first amorphous silicon thin film using the first laser is performed by controlling the laser area of the first laser and the size of the crystallization area, thereby controlling the crystallization location of the first amorphous silicon thin film. And the degree of crystallization of the first amorphous silicon thin film can be adjusted.

일 실시예에서, 상기 제2 레이저는 펄스 레이저일 수 있다. 상기 제2 레이저를 이용하여 상기 제2 비정질 실리콘 박막을 결정화하는 단계는 상기 제2 비정질 실리콘 박막에 상기 제2 레이저를 레이저 스탬핑(Laser Stamping) 방식으로 조사하여 상기 제2 비정질 실리콘 박막을 고결정화할 수 있다.In one embodiment, the second laser may be a pulse laser. The step of crystallizing the second amorphous silicon thin film using the second laser involves irradiating the second laser to the second amorphous silicon thin film using a laser stamping method to highly crystallize the second amorphous silicon thin film. You can.

본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조 및 모놀리식 3차원 집적 구조의 제조 방법은 도넛 형상 레이저를 이용한 레이저 결정화로 상부 소자층의 비정질 실리콘 박막을 결정화할 수 있다.The monolithic three-dimensional integrated structure and the manufacturing method of the monolithic three-dimensional integrated structure according to embodiments of the present invention can crystallize the amorphous silicon thin film of the upper device layer through laser crystallization using a donut-shaped laser.

본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조 및 모놀리식 3차원 집적 구조의 제조 방법은 도넛 형상 레이저의 레이저 크기를 제어함으로써, 비정질 실리콘 박막의 결정화 위치 및 비정질 실리콘 박막의 결정화 정도를 조절하고, 하부 소자층에 가해지는 열적 손상을 최소화할 수 있다.The monolithic three-dimensional integrated structure and the manufacturing method of the monolithic three-dimensional integrated structure according to embodiments of the present invention control the laser size of the donut-shaped laser, thereby controlling the crystallization location of the amorphous silicon thin film and the degree of crystallization of the amorphous silicon thin film. can be adjusted and thermal damage to the lower device layer can be minimized.

따라서, 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조 및 모놀리식 3차원 집적 구조의 제조 방법은 종래기술 대비 고품질의 모놀리식 3차원 집적 구조를 제공할 수 있다.Therefore, the monolithic 3D integrated structure and the manufacturing method of the monolithic 3D integrated structure according to the embodiments of the present invention can provide a high quality monolithic 3D integrated structure compared to the prior art.

다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.However, the effects of the present invention are not limited to the effects described above, and may be expanded in various ways without departing from the spirit and scope of the present invention.

도 1a는 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조를 나타내는 도면이다.
도 1b는 도 1a의 모놀리식 3차원 집적 구조의 제조 방법을 나타내는 순서도이다.
도 1c는 도 1b의 제조 방법에 따라 각 층이 적층되는 과정을 나타내는 도면이다.
도 2는 도 1a의 모놀리식 3차원 집적 구조의 상부 소자층의 비정질 실리콘 박막이 결정화되는 일 예시를 나타내는 도면이다.
도 3a는 본 발명의 실시예들에 따른 도넛 형상 레이저를 이용한 레이저 결정화를 나타내는 도면이다.
도 3b는 도 3a의 도넛 형상 레이저의 단면을 나타내는 도면이다.
도 3c는 도 3a의 도넛 형상 레이저가 광 성형부에 의해 도넛 형상으로 광 성형되는 일 예시를 나타내는 도면이다.
도 3d는 도 3a의 도넛 형상 레이저가 광 성형부에 의해 도넛 형상으로 광 성형되는 다른 예시를 나타내는 도면이다.
도 4는 상부 소자층에 캡핑층이 더 포함된 적층 구조를 나타내는 도면이다.
도 5a는 본 발명의 실시예들에 따른 도넛 형상 레이저를 이용한 레이저 결정화의 방법을 나타내는 순서도이다.
도 5b는 도 5a의 레이저 결정화 방법에 따라 비정질 실리콘 박막이 결정화되는 과정을 나타내는 도면이다.
도 6a는 본 발명의 실시예들에 따른 제1 레이저 및 제2 레이저를 이용한 레이저 결정화의 방법을 나타내는 순서도이다.
도 6b는 도 6a의 레이저 결정화 방법에 따라 제1 비정질 실리콘 박막이 결정화되는 과정을 나타내는 도면이다.
도 6c는 도 6a의 레이저 결정화 방법에 따라 제2 비정질 실리콘 박막이 결정화되는 과정을 나타내는 도면이다.FIG. 1A is a diagram showing a monolithic three-dimensional integrated structure according to embodiments of the present invention.
FIG. 1B is a flowchart showing a method of manufacturing the monolithic three-dimensional integrated structure of FIG. 1A.
FIG. 1C is a diagram showing the process of stacking each layer according to the manufacturing method of FIG. 1B.
FIG. 2 is a diagram illustrating an example of crystallization of the amorphous silicon thin film of the upper device layer of the monolithic three-dimensional integrated structure of FIG. 1A.
Figure 3a is a diagram showing laser crystallization using a donut-shaped laser according to embodiments of the present invention.
FIG. 3B is a diagram showing a cross section of the donut-shaped laser of FIG. 3A.
FIG. 3C is a diagram illustrating an example in which the donut-shaped laser of FIG. 3A is optically molded into a donut shape by an optical molding unit.
FIG. 3D is a diagram illustrating another example in which the donut-shaped laser of FIG. 3A is photo-shaped into a donut shape by an optical molding unit.
Figure 4 is a diagram showing a stacked structure in which the upper device layer further includes a capping layer.
Figure 5a is a flowchart showing a method of laser crystallization using a donut-shaped laser according to embodiments of the present invention.
FIG. 5B is a diagram showing the process of crystallizing an amorphous silicon thin film according to the laser crystallization method of FIG. 5A.
Figure 6a is a flowchart showing a method of laser crystallization using a first laser and a second laser according to embodiments of the present invention.
FIG. 6B is a diagram showing the process of crystallizing the first amorphous silicon thin film according to the laser crystallization method of FIG. 6A.
FIG. 6C is a diagram showing the process of crystallizing the second amorphous silicon thin film according to the laser crystallization method of FIG. 6A.

이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 기재된다.Hereinafter, various embodiments of this document are described with reference to the attached drawings.

실시예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.The examples and terms used herein are not intended to limit the technology described in this document to specific embodiments, and should be understood to include various modifications, equivalents, and/or substitutes for the examples.

하기에서 다양한 실시예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.In the following description of various embodiments, if a detailed description of a related known function or configuration is judged to unnecessarily obscure the gist of the invention, the detailed description will be omitted.

그리고 후술되는 용어들은 다양한 실시예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.The terms described below are terms defined in consideration of functions in various embodiments, and may vary depending on the intention or custom of the user or operator. Therefore, the definition should be made based on the contents throughout this specification.

도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.In connection with the description of the drawings, similar reference numbers may be used for similar components.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.Singular expressions may include plural expressions, unless the context clearly indicates otherwise.

본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.In this document, expressions such as “A or B” or “at least one of A and/or B” may include all possible combinations of the items listed together.

"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.Expressions such as “first,” “second,” “first,” or “second,” can modify the corresponding components regardless of order or importance and are used to distinguish one component from another. It is only used and does not limit the corresponding components.

어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.When a component (e.g., a first) component is said to be "connected (functionally or communicatively)" or "connected" to another (e.g., second) component, it means that the component is connected to the other component. It may be connected directly to an element or may be connected through another component (e.g., a third component).

본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.In this specification, “configured to” means “suitable for,” “having the ability to,” or “changed to,” depending on the situation, for example, in terms of hardware or software. ," can be used interchangeably with "made to," "capable of," or "designed to."

어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.In some contexts, the expression “a device configured to” may mean that the device is “capable of” working with other devices or components.

예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.For example, the phrase "processor configured (or set) to perform A, B, and C" refers to a processor dedicated to performing the operations (e.g., an embedded processor), or by executing one or more software programs stored on a memory device. , may refer to a general-purpose processor (e.g., CPU or application processor) capable of performing the corresponding operations.

또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.Additionally, the term 'or' means 'inclusive or' rather than 'exclusive or'.

즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.That is, unless otherwise stated or clear from the context, the expression 'x uses a or b' means any of the natural inclusive permutations.

상술한 구체적인 실시예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시예에 따라 단수 또는 복수로 표현되었다.In the above-described specific embodiments, components included in the invention are expressed in singular or plural numbers depending on the specific embodiment presented.

그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.However, the singular or plural expressions are selected to suit the presented situation for convenience of explanation, and the above-described embodiments are not limited to singular or plural components, and even if the components expressed in plural are composed of singular or , Even components expressed as singular may be composed of plural elements.

한편, 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 다양한 실시예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.Meanwhile, in the description of the invention, specific embodiments have been described, but of course, various modifications are possible without departing from the scope of the technical idea implied by the various embodiments.

그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the claims described below as well as equivalents to these claims.

도 1a는 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조를 나타내는 도면이고, 도 1b는 도 1a의 모놀리식 3차원 집적 구조의 제조 방법을 나타내는 순서도이며, 도 1c는 도 1b의 제조 방법에 따라 각 층이 적층되는 과정을 나타내는 도면이며, 도 2는 도 1a의 모놀리식 3차원 집적 구조의 상부 소자층(30)의 비정질 실리콘 박막이 결정화되는 일 예시를 나타내는 도면이다FIG. 1A is a diagram showing a monolithic three-dimensional integrated structure according to embodiments of the present invention, FIG. 1B is a flowchart showing a manufacturing method of the monolithic three-dimensional integrated structure of FIG. 1A, and FIG. 1C is a diagram showing a method of manufacturing the monolithic three-dimensional integrated structure of FIG. 1B. This is a diagram showing the process of stacking each layer according to the manufacturing method, and FIG. 2 is a diagram showing an example of crystallization of the amorphous silicon thin film of the upper device layer 30 of the monolithic three-dimensional integrated structure of FIG. 1A.

본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조는 반도체 소자를 포함하는 하부 소자층(10), 하부 소자층(10) 상에 형성되는 층간 유전체(20) 및 층간 유전체(20) 상에 형성되는 상부 소자층(30)을 포함할 수 있다.The monolithic three-dimensional integrated structure according to embodiments of the present invention includes a lower device layer 10 including a semiconductor device, an interlayer dielectric 20 formed on the lower device layer 10, and an interlayer dielectric 20. It may include an upper device layer 30 formed on.

도 1a 및 1b를 참조하면, 모놀리식 3차원 집적 구조는 하부 소자층(10)을 형성하는 단계(S10), 하부 소자층(10) 상에 층간 유전체(20)를 형성하는 단계(S20), 및 층간 유전체(20) 상에 상부 소자층(30)을 형성하는 단계(S30)를 통해 제조될 수 있다.Referring to FIGS. 1A and 1B, the monolithic three-dimensional integrated structure includes forming a lower device layer 10 (S10) and forming an interlayer dielectric 20 on the lower device layer 10 (S20). , and forming the upper device layer 30 on the interlayer dielectric 20 (S30).

수평 구조의 반도체 셀과 달리, 모놀리식 3차원 직접 구조는 반도체 소자가 수직 구조로 적층되므로, 반도체 소자의 밀도를 증가시키고, 반도체 셀의 크기를 감소시킬 수 있는 장점이 있다.Unlike semiconductor cells with a horizontal structure, the monolithic three-dimensional direct structure has the advantage of increasing the density of semiconductor devices and reducing the size of the semiconductor cell because the semiconductor devices are stacked in a vertical structure.

도 1c에서 보듯이, 하부 소자층(10)은 하부 기판 상에 형성된 반도체 소자를 포함할 수 있다. 하부 소자층(10)의 반도체 소자를 형성한 후, 하부 소자층(10) 상에 층간 유전체(20)가 형성될 수 있다. 예를 들어, 층간 유전체(20)는 열 차폐 스택일 수 있다.As shown in FIG. 1C, the lower device layer 10 may include a semiconductor device formed on the lower substrate. After forming the semiconductor device of the lower device layer 10, the interlayer dielectric 20 may be formed on the lower device layer 10. For example, interlayer dielectric 20 may be a heat shield stack.

상부 소자층(30)은 층간 유전체(20) 상에 적층될 수 있다. 상부 소자층(30)은 하부 소자층(10)과 마찬가지로 반도체 소자를 포함할 수 있다. 이를 위해, 상부 소자층(30)은 비정질 실리콘 박막이 증착되고, 비정질 실리콘 박막을 결정화하는 공정이 필요할 수 있다.The upper device layer 30 may be stacked on the interlayer dielectric 20. The upper device layer 30 may include a semiconductor device like the lower device layer 10. For this purpose, an amorphous silicon thin film is deposited on the upper device layer 30, and a process for crystallizing the amorphous silicon thin film may be required.

도 2를 참조하면, 상부 소자층(30)에서, 층간 유전체(20) 상에 비정질 실리콘 박막(31a)이 증착될 수 있다. 비정질 실리콘 박막(31a)은 결정화 공정에 의해 결정질 실리콘 박막(31b)으로 결정화(crystallizing)될 수 있다.Referring to FIG. 2, in the upper device layer 30, an amorphous silicon thin film 31a may be deposited on the interlayer dielectric 20. The amorphous silicon thin film 31a may be crystallized into a crystalline silicon thin film 31b through a crystallization process.

상부 소자층(30)의 결정질 실리콘 박막(31b)은 상부 소자층(30)의 반도체 소자의 품질에 큰 영향을 미치므로, 고결정화 될 필요가 있다. 예를 들어, 상부 소자층(30)의 비정질 실리콘 박막(31a)은 결정화 공정에 의해 단결정의 결정질 실리콘 박막으로 결정화(31b)될 수 있다.Since the crystalline silicon thin film 31b of the upper device layer 30 has a great influence on the quality of the semiconductor device of the upper device layer 30, it needs to be highly crystallized. For example, the amorphous silicon thin film 31a of the upper device layer 30 may be crystallized 31b into a single crystalline silicon thin film through a crystallization process.

한편, 모놀리식 3차원 집적 구조에서 하부 소자층(10)은 다수의 반도체 소자를 포함하기 때문에, 열적 손상에 취약한 단점이 있다. 모놀리식 3차원 집적 구조는 하부 소자층(10), 층간 유전체(20), 및 상부 소자층(30)이 순차적인 공정으로 제조되므로, 상부 소자층(30) 제조 공정 시, 하부 소자층(10)에 열적 손상을 최소화하는 기술이 필요하다.Meanwhile, in the monolithic three-dimensional integrated structure, the lower device layer 10 includes a large number of semiconductor devices, so it has the disadvantage of being vulnerable to thermal damage. In the monolithic three-dimensional integrated structure, the lower device layer 10, the interlayer dielectric 20, and the upper device layer 30 are manufactured in a sequential process, so during the upper device layer 30 manufacturing process, the lower device layer ( 10) Technology to minimize thermal damage is needed.

본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조는 상부 소자층(30) 제조 공정 시, 하부 소자층(10)에 열적 손상을 최소화하기 위해, 도넛 형상 레이저를 이용한 레이저 결정화로 상부 소자층(30)의 비정질 실리콘 박막(31a)을 결정화할 수 있다.The monolithic three-dimensional integrated structure according to embodiments of the present invention is designed to minimize thermal damage to the lower device layer 10 during the manufacturing process of the upper device layer 30, by laser crystallization using a donut-shaped laser. The amorphous silicon thin film 31a of layer 30 may be crystallized.

도 3a는 본 발명의 실시예들에 따른 도넛 형상 레이저(DLB)를 이용한 레이저 결정화를 나타내는 도면이고, 도 3b는 도 3a의 도넛 형상 레이저(DLB)의 단면을 나타내는 도면이며, 도 3c는 도 3a의 도넛 형상 레이저(DLB)가 광 성형부(40)에 의해 도넛 형상으로 광 성형되는 일 예시를 나타내는 도면이고, 도 3d는 도 3a의 도넛 형상 레이저(DLB)가 광 성형부에 의해 도넛 형상으로 광 성형되는 다른 예시를 나타내는 도면이다.FIG. 3A is a diagram showing laser crystallization using a donut-shaped laser (DLB) according to embodiments of the present invention, FIG. 3B is a diagram showing a cross-section of the donut-shaped laser (DLB) of FIG. 3A, and FIG. 3C is a diagram showing a cross-section of the donut-shaped laser (DLB) of FIG. 3A. This is a diagram showing an example of the donut-shaped laser (DLB) of FIG. This is a diagram showing another example of photoforming.

본 발명에 따른 모놀리식 3차원 집적 구조는 상부 소자층(30)을 포함할 수 있다. 상부 소자층(30)은 도넛 형상 레이저(DLB)를 이용한 레이저 결정화에 의해 단결정 실리콘 박막을 포함할 수 있다.The monolithic three-dimensional integrated structure according to the present invention may include an upper device layer 30. The upper device layer 30 may include a single crystal silicon thin film obtained by laser crystallization using a donut-shaped laser (DLB).

예를 들어, 단결정 실리콘 박막은 도넛 형상 레이저(DLB)가 비정질 실리콘 박막(31a)에 조사되어 상기 비정질 실리콘 박막(31a)이 결정화되는 레이저 결정화 방식에 의해 형성될 수 있다.For example, a single crystal silicon thin film may be formed by a laser crystallization method in which a donut-shaped laser (DLB) is irradiated to the amorphous silicon thin film 31a and the amorphous silicon thin film 31a is crystallized.

도 3a를 참조하면, 도넛 형상 레이저(DLB)는 가우시안 빔 형태의 초기 레이저(LB)가 광 성형부(40)에 입사되어 도넛 형상으로 광 성형됨으로써 생성될 수 있다. 도넛 형상 레이저(DLB)는 레이저 크기가 제어됨으로써, 비정질 실리콘 박막(31a)의 결정화 위치 및 비정질 실리콘 박막(31a)의 결정화 정도를 조절할 수 있다.Referring to FIG. 3A, the donut-shaped laser (DLB) may be generated by an initial laser (LB) in the form of a Gaussian beam being incident on the optical forming unit 40 and photo-molded into a donut shape. The donut-shaped laser (DLB) can control the crystallization location of the amorphous silicon thin film 31a and the degree of crystallization of the amorphous silicon thin film 31a by controlling the laser size.

도 3b를 참조하면, 상기 도넛 형상 레이저(DLB)의 도넛 형상은 소정의 두께를 가지는 원형 링 형상의 레이저 영역(LA), 및 상기 레이저 영역(LA) 내부의 동심 원 형상의 결정화 영역(CA)을 포함할 수 있다.Referring to FIG. 3B, the donut shape of the donut-shaped laser (DLB) includes a circular ring-shaped laser area (LA) with a predetermined thickness, and a concentric circular crystallization area (CA) inside the laser area (LA). may include.

레이저 영역(LA)은 레이저가 도넛 형상 레이저(DLB)가 직접적으로 출력되는 영역이고, 결정화 영역(CA)은 레이저 영역(LA)의 열에너지의 영향으로 비정질 실리콘 박막(31a)을 결정화하기 위한 영역일 수 있다.The laser area (LA) is an area where the donut-shaped laser (DLB) is directly output, and the crystallization area (CA) is an area for crystallizing the amorphous silicon thin film 31a under the influence of the thermal energy of the laser area (LA). You can.

상기 도넛 형상 레이저(DLB)는 상기 레이저 영역(LA) 및 상기 결정화 영역(CA)의 크기가 제어됨으로써, 상기 비정질 실리콘 박막(31a)의 결정화 위치 및 상기 비정질 실리콘 박막(31a)의 결정화 정도를 조절할 수 있다.The donut-shaped laser (DLB) controls the size of the laser area (LA) and the crystallization area (CA), thereby controlling the crystallization position of the amorphous silicon thin film (31a) and the degree of crystallization of the amorphous silicon thin film (31a). You can.

예를 들어, 비정질 실리콘 박막(31a) 중 상기 레이저 영역(LA)에 대응되는 제1 영역은 도넛 형상 레이저(DLB)로부터 열에너지를 제공받을 수 있다. 비정질 실리콘 박막(31a)의 제1 영역은 결정화되지는 않지만, 열에너지를 도넛 형상의 내부 방향(D1) 또는 외부 방향(D2)으로 확산시킬 수 있다.For example, the first region of the amorphous silicon thin film 31a corresponding to the laser region LA may receive heat energy from the donut-shaped laser DLB. Although the first region of the amorphous silicon thin film 31a is not crystallized, heat energy can be diffused in the inner direction D1 or the outer direction D2 of the donut shape.

예를 들어, 비정질 실리콘 박막(31a) 중 상기 결정화 영역(CA)에 대응되는 제2 영역은 상기 제1 영역의 열에너지가 확산됨으로써 결정화될 수 있다. 제2 영역은 도넛 형상의 내부 영역일 수 있다.For example, the second region of the amorphous silicon thin film 31a corresponding to the crystallization region CA may be crystallized by diffusion of the thermal energy of the first region. The second area may be a donut-shaped inner area.

일 실시예에서, 광 성형부(40)는 엑시콘 렌즈, 및 위상 변화 렌즈 중 적어도 하나를 이용하여 상기 초기 레이저(LB)를 광 성형할 수 있다.In one embodiment, the optical molding unit 40 may optically mold the initial laser LB using at least one of an excicon lens and a phase change lens.

도 3c에서 보듯이, 광 성형부(40a)는 엑시콘 렌즈를 이용하여 초기 레이저(LB)를 광 성형할 수 있다. 광 성형부(40a)는 두 개의 엑시콘 렌즈를 포함할 수 있다. 두 개의 엑시콘 렌즈의 반지름 및 두께는 서로 다를 수 있다.As shown in FIG. 3C, the photo-shaping unit 40a can photo-shape the initial laser LB using an excicon lens. The optical molding unit 40a may include two excicon lenses. The radii and thickness of the two excicon lenses may be different.

예를 들어, 광 성형부(40a)는 두 개의 엑시콘 렌즈 사이의 거리를 조절하여 도넛 형상 레이저(DLB)의 레이저 영역(LA) 및 결정화 영역(CA)의 크기를 조절할 수 있다.For example, the optical shaping unit 40a may adjust the size of the laser area LA and the crystallization area CA of the donut-shaped laser DLB by adjusting the distance between the two excicon lenses.

도 3d에서 보듯이, 광 성형부(40b)는 위상 변화 렌즈를 이용하여 초기 레이저(LB)를 광 성형할 수 있다. 광 성형부(40b)는 볼텍스 리타더(vortex retader)를 사용하여 가우시안 형태의 초기 레이저(LB)의 위상을 변화시킬 수 있다.As shown in FIG. 3D, the photo-shaping unit 40b can photo-shape the initial laser LB using a phase change lens. The optical shaping unit 40b may change the phase of the Gaussian-shaped initial laser LB using a vortex retarder.

예를 들어, 광 성형부(40b)는 초기 레이저(LB)의 위상을 변화시켜 도넛 형상 레이저(DLB)의 레이저 영역(LA) 및 결정화 영역(CA)의 크기를 조절할 수 있다.For example, the optical shaping unit 40b may change the phase of the initial laser LB to adjust the size of the laser area LA and the crystallization area CA of the donut-shaped laser DLB.

레이저는 열에너지가 국소적으로 집중되는 특성을 가지므로 비정질 실리콘 박막(31a)의 결정화 공정 중 도넛 형상 레이저(DLB)의 광 조사 시간, 광 파장, 광 형상을 다양하게 변경함으로써, 상부 소자층(30)의 비정질 실리콘 박막(31a)의 결정화가 섬세하게 제어될 수 있다.Since the laser has the characteristic of concentrating heat energy locally, the upper device layer 30 ) of the amorphous silicon thin film 31a can be delicately controlled.

도 4는 상부 소자층(30)에 캡핑층(32)이 더 포함된 적층 구조를 나타내는 도면이다.FIG. 4 is a diagram showing a stacked structure in which the upper device layer 30 further includes a capping layer 32.

일 실시예에서, 상부 소자층(30)은 비정질 실리콘 박막(31a) 상에 형성된 캡핑층(32)을 더 포함할 수 있다. 캡핑층(32)은 상기 비정질 실리콘 박막(31a)의 결정화 시간을 지연시켜 상기 비정질 실리콘 박막(31a)을 고결정화할 수 있다.In one embodiment, the upper device layer 30 may further include a capping layer 32 formed on the amorphous silicon thin film 31a. The capping layer 32 can highly crystallize the amorphous silicon thin film 31a by delaying the crystallization time of the amorphous silicon thin film 31a.

예를 들어, 비정질 실리콘 박막(31a)이 도넛 형상 레이저(DLB)에 의해 레이저 결정화 되는 경우, 캡핑층(32)은 비정질 실리콘 박막(31a) 상에 형성되어 결정화 영역(CA)에 확산된 열이 냉각되는 시간을 지연시킬 수 있다.For example, when the amorphous silicon thin film 31a is laser crystallized by a donut-shaped laser (DLB), the capping layer 32 is formed on the amorphous silicon thin film 31a so that heat diffused into the crystallization area CA Cooling time can be delayed.

결정화 영역(CA)에 확산된 열이 냉각되는 시간이 길어지는 경우, 결정화 속도가 감소하여 결정화에 소요되는 시간이 증가할 수 있다. 결정화에 소요되는 시간이 증가하는 경우, 비정질 실리콘 박막(31a)이 고결정화될 수 있다.If the cooling time for the heat diffused in the crystallization area (CA) increases, the crystallization rate may decrease and the time required for crystallization may increase. If the time required for crystallization increases, the amorphous silicon thin film 31a may become highly crystallized.

또한, 캡핑층(32)은 레이저 결정화 공정에서 고체와 액체의 표면 에너지 차이로 인한 뭉침 현상을 방지하고, 비정질 실리콘 박막(31a)에 빈 공간이 형성되는 것을 방지할 수 있다.In addition, the capping layer 32 can prevent agglomeration due to the difference in surface energy between solid and liquid during the laser crystallization process and prevent the formation of empty space in the amorphous silicon thin film 31a.

예를 들어, 캡핑층(32)은 수직으로 입사되는 도넛 형상 레이저(DLB)의 파장과 도넛 형상 레이저(DLB) 광 경로를 고려하여, 반사 방지 효과를 가지는 두께로 설계될 수 있다.For example, the capping layer 32 may be designed to have a thickness that has an anti-reflection effect by considering the wavelength of the vertically incident donut-shaped laser (DLB) and the donut-shaped laser (DLB) optical path.

캡핑층(32)은 SiO2, Si3N4, TiO2, ZnO, ZrO2, CuO 및 Al2O3 중 적어도 하나를 포함할 수 있다. 예를 들어, 캡핑층(32)은 SiO2로 구성될 수 있다. 예를 들어, 캡핑층(32)은 Si3N4로 구성될 수 있다.The capping layer 32 may include at least one of SiO 2 , Si 3 N 4 , TiO 2 , ZnO, ZrO 2 , CuO, and Al 2 O 3 . For example, the capping layer 32 may be composed of SiO 2 . For example, the capping layer 32 may be composed of Si 3 N 4 .

도 5a는 본 발명의 실시예들에 따른 도넛 형상 레이저(DLB)를 이용한 레이저 결정화의 방법을 나타내는 순서도이고, 도 5b는 도 5a의 레이저 결정화 방법에 따라 비정질 실리콘 박막(31a)이 결정화되는 과정을 나타내는 도면이다.Figure 5a is a flowchart showing a method of laser crystallization using a donut-shaped laser (DLB) according to embodiments of the present invention, and Figure 5b shows the process of crystallizing the amorphous silicon thin film 31a according to the laser crystallization method of Figure 5a. This is a drawing that represents.

본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조는 하부 소자층(10), 층간 유전체(20), 및 상부 소자층(30)을 포함할 수 있다. 상부 소자층(30)은 결정질 실리콘 박막(31b)을 포함할 수 있다.The monolithic three-dimensional integrated structure according to embodiments of the present invention may include a lower device layer 10, an interlayer dielectric 20, and an upper device layer 30. The upper device layer 30 may include a crystalline silicon thin film 31b.

도 5a 및 5b를 참조하면, 상부 소자층(30)의 결정질 실리콘 박막(31b)은 층간 유전체(20) 상에 비정질 실리콘 박막(31a)을 증착하는 단계(S110), 패턴 형성 및 에칭 단계(S120), 및 도넛 형상 레이저(DLB)를 이용하여 비정질 실리콘 박막(31a)을 결정화하는 단계(S130)를 통해 형성될 수 있다.Referring to FIGS. 5A and 5B, the crystalline silicon thin film 31b of the upper device layer 30 is formed by depositing an amorphous silicon thin film 31a on the interlayer dielectric 20 (S110), pattern formation and etching steps (S120). ), and can be formed through a step (S130) of crystallizing the amorphous silicon thin film 31a using a donut-shaped laser (DLB).

일 실시예에서, 층간 유전체(20) 상에 비정질 실리콘 박막(31a)을 증착하는 단계(S110)는 물리 기상 증착(PVD), 화학 기상 증착(CVD), 및 원자층 증착(ALD) 중 적어도 하나를 이용하여 층간 유전체(20) 상에 비정질 실리콘 박막(31a)을 증착할 수 있다.In one embodiment, the step (S110) of depositing the amorphous silicon thin film 31a on the interlayer dielectric 20 is performed by at least one of physical vapor deposition (PVD), chemical vapor deposition (CVD), and atomic layer deposition (ALD). An amorphous silicon thin film 31a can be deposited on the interlayer dielectric 20 using .

일 실시예에서, 패턴 형성 및 에칭 단계(S120)는 비정질 실리콘 박막(31a) 상에 마스크 패턴을 형성하고, 상기 마스크 패턴을 이용하여 상기 비정질 실리콘 박막(31a)을 소정의 깊이로 식각할 수 있다.In one embodiment, the pattern forming and etching step (S120) forms a mask pattern on the amorphous silicon thin film 31a, and the amorphous silicon thin film 31a can be etched to a predetermined depth using the mask pattern. .

예를 들어, 패턴 형성 및 에칭 단계는 비정질 실리콘 박막(31a) 상에 형성된 마스크 패턴에 UV광을 조사하여 비정질 실리콘 박막(31a)을 식각할 수 있다. 패턴 형성 및 에칭 단계를 통해 비정질 실리콘 박막(31a) 상에 트렌치들이 형성될 수 있다.For example, in the pattern forming and etching steps, the amorphous silicon thin film 31a may be etched by irradiating UV light to a mask pattern formed on the amorphous silicon thin film 31a. Trenches may be formed on the amorphous silicon thin film 31a through pattern formation and etching steps.

일 실시예에서, 도넛 형상 레이저(DLB)를 이용하여 비정질 실리콘 박막(31a)을 결정화하는 단계(S130)는 도넛 형상 레이저(DLB)를 비정질 실리콘 박막(31a)에 조사하여 상기 비정질 실리콘 박막(31a)을 결정질 실리콘 박막(31b)으로 결정화할 수 있다.In one embodiment, the step of crystallizing the amorphous silicon thin film 31a using a donut-shaped laser (DLB) (S130) involves irradiating a donut-shaped laser (DLB) to the amorphous silicon thin film 31a to form the amorphous silicon thin film 31a. ) can be crystallized into a crystalline silicon thin film (31b).

상기 도넛 형상 레이저(DLB)의 도넛 형상은 소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함할 수 있다.The donut shape of the donut-shaped laser (DLB) may include a circular ring-shaped laser area with a predetermined thickness, and a concentric circle-shaped crystallization area inside the laser area.

레이저 영역은 레이저가 도넛 형상 레이저(DLB)가 직접적으로 출력되는 영역이고, 결정화 영역은 레이저 영역의 열에너지의 영향으로 비정질 실리콘 박막(31a)을 결정화하기 위한 영역일 수 있다.The laser area is an area where a donut-shaped laser (DLB) is directly output, and the crystallization area may be an area for crystallizing the amorphous silicon thin film 31a under the influence of thermal energy of the laser area.

도넛 형상 레이저(DLB)는 상기 레이저 영역 및 상기 결정화 영역의 크기가 제어됨으로써, 상기 비정질 실리콘 박막(31a)의 결정화 위치 및 상기 비정질 실리콘 박막(31a)의 결정화 정도를 조절할 수 있다.The donut-shaped laser (DLB) can control the crystallization location of the amorphous silicon thin film 31a and the degree of crystallization of the amorphous silicon thin film 31a by controlling the size of the laser area and the crystallization area.

레이저는 열에너지가 국소적으로 집중되는 특성을 가지므로, 도넛 형상 레이저(DLB)를 이용하여 비정질 실리콘 박막(31a)을 결정화하는 단계는 도넛 형상 레이저(DLB)의 광 조사 시간, 광 파장, 광 형상을 다양하게 변경함으로써, 상부 소자층(30)의 비정질 실리콘 박막(31a)의 결정화를 섬세하게 제어할 수 있다.Since the laser has the characteristic of concentrating heat energy locally, the step of crystallizing the amorphous silicon thin film 31a using a donut-shaped laser (DLB) involves the light irradiation time, light wavelength, and light shape of the donut-shaped laser (DLB). By variously changing , the crystallization of the amorphous silicon thin film 31a of the upper device layer 30 can be delicately controlled.

결정화 공정을 통해, 상부 소자층(30)의 비정질 실리콘 박막(31a)이 결정화됨으로써 다결정 실리콘 박막(31b) 또는 단결정 실리콘 박막(31b)이 형성될 수 있다. 예를 들어, 본 발명의 도넛 형상 레이저(DLB)를 이용하여 비정질 실리콘 박막(31a)의 결정화를 섬세하게 제어하는 경우, 선택적으로 단결정 실리콘 박막(31b)을 형성할 수 있다.Through the crystallization process, the amorphous silicon thin film 31a of the upper device layer 30 is crystallized, thereby forming a polycrystalline silicon thin film 31b or a single crystalline silicon thin film 31b. For example, when the crystallization of the amorphous silicon thin film 31a is delicately controlled using the donut-shaped laser (DLB) of the present invention, a single crystal silicon thin film 31b can be selectively formed.

도 6a는 본 발명의 실시예들에 따른 제1 레이저 및 제2 레이저를 이용한 레이저 결정화의 방법을 나타내는 순서도이고, 도 6b는 도 6a의 레이저 결정화 방법에 따라 제1 비정질 실리콘 박막(31a)이 결정화되는 과정을 나타내는 도면이며, 도 6c는 도 6a의 레이저 결정화 방법에 따라 제2 비정질 실리콘 박막(31c)이 결정화되는 과정을 나타내는 도면이다.FIG. 6A is a flowchart showing a method of laser crystallization using a first laser and a second laser according to embodiments of the present invention, and FIG. 6B shows crystallization of the first amorphous silicon thin film 31a according to the laser crystallization method of FIG. 6A. This is a diagram showing the process, and FIG. 6C is a diagram showing the process of crystallizing the second amorphous silicon thin film 31c according to the laser crystallization method of FIG. 6A.

본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조는 하부 소자층(10), 층간 유전체(20), 및 상부 소자층(30)을 포함할 수 있다. 상부 소자층(30)은 결정질 실리콘 박막(31b)을 포함할 수 있다.The monolithic three-dimensional integrated structure according to embodiments of the present invention may include a lower device layer 10, an interlayer dielectric 20, and an upper device layer 30. The upper device layer 30 may include a crystalline silicon thin film 31b.

상부 소자층(30)의 결정질 실리콘 박막(31b)은 층간 유전체(20) 상에 제1 비정질 실리콘 박막(31a)을 증착하는 단계(S210), 제1 패턴 형성 및 에칭 단계(S220), 제1 레이저를 이용하여 제1 비정질 실리콘 박막(31a)을 결정화하는 단계(S230), 제2 비정질 실리콘 박막(31c)을 증착하는 단계(S240), 제2 패턴 형성 및 에칭 단계(S250), 및 제2 레이저를 이용하여 제2 비정질 실리콘 박막(31c)을 결정화하는 단계(S260)를 통해 형성될 수 있다.The crystalline silicon thin film 31b of the upper device layer 30 is formed by depositing a first amorphous silicon thin film 31a on the interlayer dielectric 20 (S210), forming a first pattern and etching step (S220), and forming a first amorphous silicon thin film (S210). A step of crystallizing the first amorphous silicon thin film 31a using a laser (S230), a step of depositing a second amorphous silicon thin film 31c (S240), a second pattern forming and etching step (S250), and a second It can be formed through a step (S260) of crystallizing the second amorphous silicon thin film 31c using a laser.

일 실시예에서, 층간 유전체(20) 상에 제1 비정질 실리콘 박막(31a)을 증착하는 단계(S210)는 물리 기상 증착(PVD), 화학 기상 증착(CVD), 및 원자층 증착(ALD) 중 적어도 하나를 이용하여 층간 유전체(20) 상에 비정질 실리콘 박막(31a)을 증착할 수 있다.In one embodiment, the step (S210) of depositing the first amorphous silicon thin film 31a on the interlayer dielectric 20 is performed using one of physical vapor deposition (PVD), chemical vapor deposition (CVD), and atomic layer deposition (ALD). An amorphous silicon thin film 31a can be deposited on the interlayer dielectric 20 using at least one.

일 실시예에서, 제1 패턴 형성 및 에칭 단계(S220)는 제1 비정질 실리콘 박막(31a) 상에 마스크 패턴을 형성하고, 상기 마스크 패턴을 이용하여 상기 제1 비정질 실리콘 박막(31a)을 소정의 깊이로 식각할 수 있다.In one embodiment, the first pattern forming and etching step (S220) forms a mask pattern on the first amorphous silicon thin film 31a, and uses the mask pattern to form the first amorphous silicon thin film 31a into a predetermined area. It can be etched deeply.

예를 들어, 제1 패턴 형성 및 에칭 단계는 제1 비정질 실리콘 박막(31a) 상에 형성된 마스크 패턴에 UV광을 조사하여 제1 비정질 실리콘 박막(31a)을 식각할 수 있다. 제1 패턴 형성 및 에칭 단계를 통해 제1 비정질 실리콘 박막(31a) 상에 트렌치들이 형성될 수 있다.For example, in the first pattern forming and etching step, the first amorphous silicon thin film 31a may be etched by irradiating UV light to a mask pattern formed on the first amorphous silicon thin film 31a. Trenches may be formed on the first amorphous silicon thin film 31a through the first pattern formation and etching steps.

일 실시예에서, 제1 레이저는 도넛 형상 레이저(DLB)일 수 있다. 제1 레이저를 이용하여 제1 비정질 실리콘 박막(31a)을 결정화하는 단계(S230)는 도넛 형상 레이저(DLB)를 비정질 실리콘 박막(31a)에 조사하여 제1 비정질 실리콘 박막(31a)을 단결정 실리콘 박막으로 결정화할 수 있다.In one embodiment, the first laser may be a donut-shaped laser (DLB). The step of crystallizing the first amorphous silicon thin film 31a using a first laser (S230) involves irradiating a donut-shaped laser (DLB) to the amorphous silicon thin film 31a to transform the first amorphous silicon thin film 31a into a single crystal silicon thin film. It can be crystallized.

상기 제1 레이저의 도넛 형상은 소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함할 수 있다.The donut shape of the first laser may include a circular ring-shaped laser region with a predetermined thickness, and a concentric circle-shaped crystallization region inside the laser region.

레이저 영역은 레이저가 도넛 형상 레이저(DLB)가 직접적으로 출력되는 영역이고, 결정화 영역은 레이저 영역의 열에너지의 영향으로 비정질 실리콘 박막(31a)을 결정화하기 위한 영역일 수 있다.The laser area is an area where a donut-shaped laser (DLB) is directly output, and the crystallization area may be an area for crystallizing the amorphous silicon thin film 31a under the influence of thermal energy of the laser area.

제1 레이저는 상기 레이저 영역 및 상기 결정화 영역의 크기가 제어됨으로써, 상기 제1 비정질 실리콘 박막(31a)의 결정화 위치 및 상기 제1 비정질 실리콘 박막(31a)의 결정화 정도를 조절할 수 있다.The first laser can control the crystallization location of the first amorphous silicon thin film 31a and the degree of crystallization of the first amorphous silicon thin film 31a by controlling the size of the laser area and the crystallization area.

제1 레이저의 결정화 공정을 통해, 제1 비정질 실리콘 박막(31a)이 결정화됨으로써 다결정 실리콘 박막(31b) 또는 단결정 실리콘 박막(31b)이 형성될 수 있다. 결정화된 상기 다결정 실리콘 박막(31b) 또는 상기 단결정 실리콘 박막(31b)은 시드층(seed layer) 역할을 할 수 있다.Through the crystallization process of the first laser, the first amorphous silicon thin film 31a may be crystallized to form a polycrystalline silicon thin film 31b or a single crystalline silicon thin film 31b. The crystallized polycrystalline silicon thin film 31b or the single crystalline silicon thin film 31b may serve as a seed layer.

일 실시예에서, 제2 비정질 실리콘 박막(31c)을 증착하는 단계(S240)는 결정화된 상기 다결정 실리콘 박막(31b) 또는 상기 단결정 실리콘 박막(31b)에 추가적으로 제2 비정질 실리콘 박막(31c)을 증착할 수 있다.In one embodiment, the step of depositing the second amorphous silicon thin film 31c (S240) involves depositing a second amorphous silicon thin film 31c in addition to the crystallized polycrystalline silicon thin film 31b or the single crystalline silicon thin film 31b. can do.

예를 들어, 제2 비정질 실리콘 박막(31c)을 증착하는 단계(S240)는 물리 기상 증착(PVD), 화학 기상 증착(CVD), 및 원자층 증착(ALD) 중 적어도 하나를 이용하여 결정화된 상기 시드층(31b)에 제2 비정질 실리콘 박막(31c)을 증착할 수 있다.For example, the step of depositing the second amorphous silicon thin film 31c (S240) is performed by depositing the second amorphous silicon thin film 31c using at least one of physical vapor deposition (PVD), chemical vapor deposition (CVD), and atomic layer deposition (ALD). A second amorphous silicon thin film 31c may be deposited on the seed layer 31b.

일 실시예에서, 제2 패턴 형성 및 에칭 단계(S250)는 제2 비정질 실리콘 박막(31c) 상에 마스크 패턴을 형성하고, 상기 마스크 패턴을 이용하여 상기 제2 비정질 실리콘 박막(31c)을 소정의 깊이로 식각할 수 있다.In one embodiment, the second pattern forming and etching step (S250) forms a mask pattern on the second amorphous silicon thin film 31c, and uses the mask pattern to form the second amorphous silicon thin film 31c into a predetermined area. It can be etched deeply.

예를 들어, 제2 패턴 형성 및 에칭 단계는 제2 비정질 실리콘 박막(31c) 상에 형성된 마스크 패턴에 UV광을 조사하여 제2 비정질 실리콘 박막(31c)을 식각할 수 있다. 제2 패턴 형성 및 에칭 단계를 통해 제2 비정질 실리콘 박막(31c) 상에 트렌치들이 형성될 수 있다.For example, in the second pattern forming and etching step, the second amorphous silicon thin film 31c may be etched by irradiating UV light to the mask pattern formed on the second amorphous silicon thin film 31c. Trenches may be formed on the second amorphous silicon thin film 31c through the second pattern formation and etching steps.

일 실시예에서, 제2 레이저는 펄스 레이저일 수 있다. 제2 레이저를 이용하여 제2 비정질 실리콘 박막(31c)을 결정화하는 단계(S260)는 상기 제2 비정질 실리콘 박막(31c)에 상기 제2 레이저를 레이저 스탬핑(Laser Stamping) 방식으로 조사하여 상기 제2 비정질 실리콘 박막(31c)을 고결정화할 수 있다.In one embodiment, the second laser may be a pulsed laser. The step of crystallizing the second amorphous silicon thin film 31c using a second laser (S260) involves irradiating the second laser to the second amorphous silicon thin film 31c using a laser stamping method to form the second amorphous silicon thin film 31c. The amorphous silicon thin film 31c can be highly crystallized.

제2 레이저를 이용하여 제2 비정질 실리콘 박막(31c)을 결정화하는 단계는 제1 레이저를 이용하여 결정화된 시드층(31b)을 재결정화(re-crystallizing)함으로써, 시드층(31b)의 방향성을 따라서 고결정화된 결정질 실리콘 박막(31d)을 형성할 수 있다.The step of crystallizing the second amorphous silicon thin film 31c using the second laser is to re-crystallize the crystallized seed layer 31b using the first laser, thereby changing the directionality of the seed layer 31b. Therefore, a highly crystalline crystalline silicon thin film 31d can be formed.

예를 들어, 제2 레이저의 결정화 공정을 통해, 제2 비정질 실리콘 박막(31c)이 방향성을 가지며 결정화됨으로써, 고결정의 단결정 실리콘 박막(31d)이 형성될 수 있다.For example, through a crystallization process using a second laser, the second amorphous silicon thin film 31c is oriented and crystallized, thereby forming a highly crystalline single crystal silicon thin film 31d.

이와 같이, 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조의 제조 방법은 도넛 형상 레이저(DLB)의 레이저 크기를 제어함으로써, 비정질 실리콘 박막(31a)의 결정화 위치 및 비정질 실리콘 박막(31a)의 결정화 정도를 조절하고, 상부 소자층(30) 제조 공정에서 하부 소자층(10)에 가해지는 열적 손상을 최소화할 수 있다.As such, the method of manufacturing a monolithic three-dimensional integrated structure according to embodiments of the present invention controls the laser size of the donut-shaped laser (DLB), thereby determining the crystallization location of the amorphous silicon thin film 31a and the amorphous silicon thin film 31a. ) can be adjusted to control the degree of crystallization, and thermal damage to the lower device layer 10 during the upper device layer 30 manufacturing process can be minimized.

따라서, 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조의 제조 방법은 기존 대비 고품질의 모놀리식 3차원 집적 구조를 제공할 수 있다.Therefore, the method of manufacturing a monolithic three-dimensional integrated structure according to embodiments of the present invention can provide a monolithic three-dimensional integrated structure of higher quality than the existing one.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능할 것이다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited drawings, those skilled in the art will be able to make various modifications and variations from the above description. For example, the described techniques are performed in a different order than the described method, and/or components of the described system, structure, device, circuit, etc. are combined or combined in a different form than the described method, or other components are used. Alternatively, appropriate results may be achieved even if substituted or substituted by an equivalent.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents of the claims also fall within the scope of the claims described below.

본 발명은 모놀리식 3차원 집적 구조 및 이를 제조 공정에 적용될 수 있다. 본 발명은 모놀리식 3차원 집적 구조를 이용한 반도체 셀, 이를 포함하는 전자 소자, 상기 전자 소자를 이용하는 전자 기기 등에 적용될 수 있다. 예를 들어, 본 발명은 모놀리식 3차원 집적 구조의 반도체 셀이 적용된 스마트폰 및 PC 등 전자 기기, IoT 시스템, 인공지능 시스템, CMOS 이미지 센싱 시스템, 뉴런 반도체 시스템 등에 이용될 수 있다.The present invention can be applied to monolithic three-dimensional integrated structures and manufacturing processes. The present invention can be applied to semiconductor cells using a monolithic three-dimensional integrated structure, electronic devices including them, and electronic devices using the electronic devices. For example, the present invention can be used in electronic devices such as smartphones and PCs using semiconductor cells with a monolithic three-dimensional integrated structure, IoT systems, artificial intelligence systems, CMOS image sensing systems, and neuron semiconductor systems.

이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the present invention has been described above with reference to exemplary embodiments, those skilled in the art can vary the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. You will understand that it can be modified and changed.

10: 하부 소자층 20: 층간 유전체
30: 상부 소자층 31a, 31c: 비정질 실리콘 박막
31b, 31d: 결정질 실리콘 박막 32: 캡핑층
40: 광 성형부 DLB: 도넛 형상 레이저10: lower element layer 20: interlayer dielectric
30: Upper device layer 31a, 31c: Amorphous silicon thin film
31b, 31d: crystalline silicon thin film 32: capping layer
40: Photoforming unit DLB: Donut shape laser

Claims (11)

반도체 소자를 포함하는 하부 소자층;
상기 하부 소자층 상에 형성되는 층간 유전체; 및
상기 층간 유전체 상에 형성되는 상부 소자층;
상기 상부 소자층의 비정질 실리콘 박막 상에 형성되고, 상기 비정질 실리콘 박막의 결정화 시간을 지연시켜 상기 비정질 실리콘 박막을 고결정화하는 캡핑층을 포함하고,
상기 상부 소자층은 시드층의 방향성을 따라서 특정 결정화 위치에서 고결정화된 단결정 실리콘 박막을 포함하고,
상기 단결정 실리콘 박막은,
도넛 형상 레이저가 비정질 실리콘 박막에 조사되어 상기 비정질 실리콘 박막이 결정화되는 레이저 결정화 방식에 의해 형성되고,
상기 도넛 형상 레이저의 도넛 형상은,
소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함하는 것을 특징으로 하는,
모놀리식 3차원 집적 구조. a lower device layer including a semiconductor device;
an interlayer dielectric formed on the lower device layer; and
an upper device layer formed on the interlayer dielectric;
A capping layer is formed on the amorphous silicon thin film of the upper device layer and delays the crystallization time of the amorphous silicon thin film to highly crystallize the amorphous silicon thin film,
The upper device layer includes a single crystal silicon thin film highly crystallized at a specific crystallization position along the direction of the seed layer,
The single crystal silicon thin film is,
It is formed by a laser crystallization method in which a donut-shaped laser is irradiated to an amorphous silicon thin film and the amorphous silicon thin film is crystallized,
The donut shape of the donut shape laser is,
Characterized by comprising a circular ring-shaped laser area having a predetermined thickness, and a concentric circular crystallization area inside the laser area.
Monolithic three-dimensional integrated structure. 제1항에 있어서,
상기 도넛 형상 레이저는,
상기 레이저 영역 및 상기 결정화 영역의 크기가 제어됨으로써, 상기 비정질 실리콘 박막의 결정화 위치 및 상기 비정질 실리콘 박막의 결정화 정도를 조절하는 것을 특징으로 하는,
모놀리식 3차원 집적 구조.According to paragraph 1,
The donut-shaped laser,
By controlling the size of the laser area and the crystallization area, the crystallization position of the amorphous silicon thin film and the degree of crystallization of the amorphous silicon thin film are controlled.
Monolithic three-dimensional integrated structure. 제1항에 있어서,
상기 비정질 실리콘 박막 중 상기 레이저 영역에 대응되는 제1 영역은 상기 도넛 형상 레이저로부터 열에너지를 제공받고,
상기 비정질 실리콘 박막 중 상기 결정화 영역에 대응되는 제2 영역은 상기 제1 영역의 열에너지가 확산됨으로써 결정화되는 것을 특징으로 하는,
모놀리식 3차원 집적 구조.According to paragraph 1,
A first region of the amorphous silicon thin film corresponding to the laser region receives heat energy from the donut-shaped laser,
Characterized in that the second region corresponding to the crystallization region of the amorphous silicon thin film is crystallized by diffusion of thermal energy of the first region,
Monolithic three-dimensional integrated structure. 제1항에 있어서,
상기 도넛 형상 레이저는,
가우시안 빔 형태의 초기 레이저가 광 성형부에 입사되어 도넛 형상으로 광 성형됨으로써 생성되고,
상기 광 성형부는 엑시콘 렌즈, 및 위상 변화 렌즈 중 적어도 하나를 이용하여 상기 초기 레이저를 광 성형하는 것을 특징으로 하는,
모놀리식 3차원 집적 구조.According to paragraph 1,
The donut-shaped laser,
It is created by an initial laser in the form of a Gaussian beam being incident on the photo forming unit and photo forming into a donut shape,
Characterized in that the optical shaping unit optically molds the initial laser using at least one of an excicon lens and a phase change lens.
Monolithic three-dimensional integrated structure. 삭제delete 반도체 소자를 포함하는 하부 소자층을 형성하는 단계;
상기 하부 소자층 상에 층간 유전체를 형성하는 단계; 및
상기 층간 유전체 상에 상부 소자층을 형성하는 단계를 포함하고,
상기 상부 소자층을 형성하는 단계는,
상기 층간 유전체 상에 복수의 비정질 실리콘 박막을 증착하는 단계;
패턴 형성 및 에칭 단계; 및
도넛 형상 레이저 및 펄스 레이저를 이용하여 상기 복수의 비정질 실리콘 박막을 결정화하는 단계를 포함하고,
상기 도넛 형상 레이저 및 펄스 레이저를 이용하여 비정질 실리콘 박막을 결정화하는 단계는,
상기 도넛 형상 레이저를 비정질 실리콘 박막에 조사하여 상기 복수의 비정질 실리콘 박막 중에서 일부를 실리콘 박막으로 결정화하거나,
펄스 레이저를 레이저 스탬핑(Laser Stamping) 방식으로 조사하여 상기 복수의 비정질 실리콘 박막 중에서 일부를 고결정화하며,
상기 도넛 형상 레이저의 도넛 형상은,
소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함하는 것을 특징으로 하는,
모놀리식 3차원 집적 구조의 제조 방법.forming a lower device layer including a semiconductor device;
forming an interlayer dielectric on the lower device layer; and
Comprising forming an upper device layer on the interlayer dielectric,
The step of forming the upper device layer is,
depositing a plurality of amorphous silicon thin films on the interlayer dielectric;
pattern forming and etching steps; and
Comprising crystallizing the plurality of amorphous silicon thin films using a donut-shaped laser and a pulse laser,
The step of crystallizing an amorphous silicon thin film using the donut-shaped laser and pulse laser,
By irradiating the donut-shaped laser to the amorphous silicon thin film, a portion of the plurality of amorphous silicon thin films is crystallized into a silicon thin film, or
A portion of the plurality of amorphous silicon thin films is highly crystallized by irradiating a pulse laser using a laser stamping method,
The donut shape of the donut shape laser is,
Characterized by comprising a circular ring-shaped laser area having a predetermined thickness, and a concentric circular crystallization area inside the laser area.
Method for manufacturing monolithic three-dimensional integrated structures. 제6항에 있어서,
상기 층간 유전체 상에 비정질 실리콘 박막을 증착하는 단계는,
물리 기상 증착(PVD), 화학 기상 증착(CVD), 및 원자층 증착(ALD) 중 적어도 하나를 이용하여 상기 비정질 실리콘 박막을 증착하는 것을 특징으로 하는,
모놀리식 3차원 집적 구조의 제조 방법.According to clause 6,
The step of depositing an amorphous silicon thin film on the interlayer dielectric,
Characterized in that the amorphous silicon thin film is deposited using at least one of physical vapor deposition (PVD), chemical vapor deposition (CVD), and atomic layer deposition (ALD),
Method for manufacturing monolithic three-dimensional integrated structures. 제6항에 있어서,
상기 도넛 형상 레이저를 이용하여 비정질 실리콘 박막을 결정화하는 단계는,
상기 도넛 형상 레이저의 상기 레이저 영역 및 상기 결정화 영역의 크기를 제어함으로써, 상기 비정질 실리콘 박막의 결정화 위치 및 상기 비정질 실리콘 박막의 결정화 정도를 조절하는 것을 특징으로 하는,
모놀리식 3차원 집적 구조의 제조 방법.According to clause 6,
The step of crystallizing an amorphous silicon thin film using the donut-shaped laser is,
By controlling the size of the laser area and the crystallization area of the donut-shaped laser, the crystallization position of the amorphous silicon thin film and the degree of crystallization of the amorphous silicon thin film are controlled.
Method for manufacturing monolithic three-dimensional integrated structures. 반도체 소자를 포함하는 하부 소자층을 형성하는 단계;
상기 하부 소자층 상에 층간 유전체를 형성하는 단계; 및
상기 층간 유전체 상에 상부 소자층을 형성하는 단계를 포함하고,
상기 상부 소자층을 형성하는 단계는,
상기 층간 유전체 상에 제1 비정질 실리콘 박막을 증착하는 단계;
제1 패턴 형성 및 에칭 단계;
제1 레이저를 이용하여 상기 제1 비정질 실리콘 박막을 결정화하는 단계;
제2 비정질 실리콘 박막을 증착하는 단계;
제2 패턴 형성 및 에칭 단계; 및
제2 레이저를 이용하여 상기 제2 비정질 실리콘 박막을 결정화하는 단계를 포함하고,
상기 제1 레이저는 도넛 형상 레이저이고,
상기 제1 레이저의 도넛 형상은,
소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함하는 것을 특징으로 하는,
모놀리식 3차원 집적 구조의 제조 방법.forming a lower device layer including a semiconductor device;
forming an interlayer dielectric on the lower device layer; and
Comprising forming an upper device layer on the interlayer dielectric,
The step of forming the upper device layer is,
depositing a first amorphous silicon thin film on the interlayer dielectric;
A first pattern forming and etching step;
Crystallizing the first amorphous silicon thin film using a first laser;
Depositing a second amorphous silicon thin film;
a second pattern forming and etching step; and
Comprising crystallizing the second amorphous silicon thin film using a second laser,
The first laser is a donut-shaped laser,
The donut shape of the first laser is,
Characterized by comprising a circular ring-shaped laser area having a predetermined thickness, and a concentric circular crystallization area inside the laser area.
Method for manufacturing monolithic three-dimensional integrated structures. 제9항에 있어서,
상기 제1 레이저를 이용하여 상기 제1 비정질 실리콘 박막을 결정화하는 단계는,
상기 제1 레이저의 상기 레이저 영역 및 상기 결정화 영역의 크기를 제어함으로써, 상기 제1 비정질 실리콘 박막의 결정화 위치 및 상기 제1 비정질 실리콘 박막의 결정화 정도를 조절하는 것을 특징으로 하는,
모놀리식 3차원 집적 구조의 제조 방법.According to clause 9,
The step of crystallizing the first amorphous silicon thin film using the first laser,
By controlling the size of the laser area and the crystallization area of the first laser, the crystallization position of the first amorphous silicon thin film and the degree of crystallization of the first amorphous silicon thin film are controlled.
Method for manufacturing monolithic three-dimensional integrated structures. 제10항에 있어서,
상기 제2 레이저는 펄스 레이저이고,
상기 제2 레이저를 이용하여 상기 제2 비정질 실리콘 박막을 결정화하는 단계는,
상기 제2 비정질 실리콘 박막에 상기 제2 레이저를 레이저 스탬핑(Laser Stamping) 방식으로 조사하여 상기 제2 비정질 실리콘 박막을 고결정화하는 것을 특징으로 하는,
모놀리식 3차원 집적 구조의 제조 방법.
According to clause 10,
The second laser is a pulse laser,
The step of crystallizing the second amorphous silicon thin film using the second laser,
Characterized in that the second laser is irradiated to the second amorphous silicon thin film by laser stamping to highly crystallize the second amorphous silicon thin film,
Method for manufacturing monolithic three-dimensional integrated structures.
KR1020210157335A 2021-11-16 2021-11-16 Monolithic 3-dimensional integration strucure, and method of manufacturing the same KR102596333B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210157335A KR102596333B1 (en) 2021-11-16 2021-11-16 Monolithic 3-dimensional integration strucure, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210157335A KR102596333B1 (en) 2021-11-16 2021-11-16 Monolithic 3-dimensional integration strucure, and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20230071297A KR20230071297A (en) 2023-05-23
KR102596333B1 true KR102596333B1 (en) 2023-10-31

Family

ID=86544745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210157335A KR102596333B1 (en) 2021-11-16 2021-11-16 Monolithic 3-dimensional integration strucure, and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102596333B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6120139A (en) * 1984-07-06 1986-01-28 Nec Corp Interruption control system
EP1312120A1 (en) * 2000-08-14 2003-05-21 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
FR3049761B1 (en) 2016-03-31 2018-10-05 Soitec METHOD FOR MANUFACTURING A STRUCTURE FOR FORMING A THREE DIMENSIONAL MONOLITHIC INTEGRATED CIRCUIT
KR20210010748A (en) * 2019-07-19 2021-01-28 삼성전자주식회사 Three-dimensional semiconductor devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
비특허문헌

Also Published As

Publication number Publication date
KR20230071297A (en) 2023-05-23

Similar Documents

Publication Publication Date Title
US9196483B1 (en) Carrier channel with element concentration gradient distribution and fabrication method thereof
JP6219905B2 (en) Semiconductor thin film structure and method for forming the same
US7361526B2 (en) Germanium photo detector having planar surface through germanium epitaxial overgrowth
US20130140567A1 (en) Silicon substrate, epitaxial structure including the same, and method of manufacturing the silicon substrate
US20110006284A1 (en) Photonic structure
CN109767976A (en) Pattern photoresist, the multiple pattern of autoregistration, semiconductor devices and manufacturing method
EP3121836B1 (en) Laser annealing device, method for fabricating polycrystalline silicon film, and polycrystalline silicon film fabricated by using same
KR100611764B1 (en) fabrication method of Thin Film Transitor
JPH0492413A (en) Growth of crystal thin film
KR102596333B1 (en) Monolithic 3-dimensional integration strucure, and method of manufacturing the same
US20070163489A1 (en) Method of forming a layer having a single crystalline structure
US10014183B2 (en) Method for patterning a thin film
KR100273704B1 (en) Method for fabricating semiconductor substrate
US5821135A (en) Methods for and applications of making buried structures in semiconductor thin films
JP2005181961A (en) Method for manufacturing microlens
CN103022063B (en) Microlens array and preparation method thereof
US20230053417A1 (en) Film deposition methods in furnace tube, and semiconductor devices
TW201928405A (en) Method for manufacturing a microlens
JP5235462B2 (en) Laser processing method and semiconductor device
US20230350112A1 (en) Multi-level structures and methods for manufacturing the same
KR100646962B1 (en) Crystallization method and thin film transistor and thin film transistor fabricating method using the same
JPS61135110A (en) Manufacture of semiconductor device
US9768019B2 (en) Laser crystallization method
KR20050045879A (en) Manufacturing method of micro lens, manufacturing method of solide-state imaging device and solide-state imaging device
JPS58184720A (en) Manufacture of semiconductor film

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant