KR102595206B1 - 5레벨 하이브리드 플라잉 커패시터 인버터 - Google Patents

5레벨 하이브리드 플라잉 커패시터 인버터 Download PDF

Info

Publication number
KR102595206B1
KR102595206B1 KR1020220005224A KR20220005224A KR102595206B1 KR 102595206 B1 KR102595206 B1 KR 102595206B1 KR 1020220005224 A KR1020220005224 A KR 1020220005224A KR 20220005224 A KR20220005224 A KR 20220005224A KR 102595206 B1 KR102595206 B1 KR 102595206B1
Authority
KR
South Korea
Prior art keywords
switch
capacitor
voltage
parallel
capacitors
Prior art date
Application number
KR1020220005224A
Other languages
English (en)
Other versions
KR20230109355A (ko
Inventor
이동춘
프리바디조나단
김민석
Original Assignee
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영남대학교 산학협력단 filed Critical 영남대학교 산학협력단
Priority to KR1020220005224A priority Critical patent/KR102595206B1/ko
Publication of KR20230109355A publication Critical patent/KR20230109355A/ko
Application granted granted Critical
Publication of KR102595206B1 publication Critical patent/KR102595206B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4837—Flying capacitor converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 종래 5레벨 하이브리드 플라잉 커패시터 인버터에서 전압 밸런싱 회로가 없어도, DC링크 커패시터의 전압을 제어할 수 있는 5레벨 하이브리드 플라잉 커패시터 인버터에 관한 것으로, 제어기에서 출력단의 전류의 방향과, 직류 전원의 크기에 기초하여 스위치의 듀티비에 보정치를 적용하여 DC링크 커패시터와 플라잉 커패시터의 전압을 제어할 수 있는 5레벨 하이브리드 플라잉 커패시터 인버터를 제공함에 있다.

Description

5레벨 하이브리드 플라잉 커패시터 인버터{Five Level Hybrid Flying Capacitor Inverters}
본 발명은 플라잉 커패시터를 사용하는 인버터에 관한 것으로, 보다 상세히는 별도의 보조 밸런싱 회로 없이, 제어 기법을 변경하여 5레벨 하이브리드 플라잉 커패시터 컨버터에서 직류 링크단 커패시터 전압과 플라잉 커패시터의 전압을 동시에 밸런싱할 수 있는 인버터에 관한 것이다.
멀티레벨 컨버터(Multi-level Converter)는 2레벨 컨버터에 비해 더 낮은 전압 변동, 전고조파 왜곡(Total Harmonic Distortion, THD), IGBT의 차단 전압 감소, 작동 전력 범위의 증가 및 전자파 간섭(Electro Magnetic Interference, EMI) 완화 등의 다양한 이점을 제공한다. 이러한 멀티레벨 컨버터를 모터 드라이브, 태양광 인버터 및 계통 연결 시스템과 같은 다양한 목적을 위한 다양한 토폴로지, 변조 기술 및 제어 방식에 적용하는 수많은 연구가 수행되었다.
이러한 연구들 중, 각 위상 레그에 플라잉 커패시터가 추가된 3레벨 능동 중성점 클램프(3 Level Hybrid Active Neutral Point Clamped, 3L-ANPC) 인버터의 기반으로 5레벨 능동 중성점 클램프(5L-ANPC) 인버터가 제안되었다. 5L-ANPC 인버터는
5단계 일반화된 ANPC 인버터에 비해 장치 수가 크게 감소하고, 플라잉 커패시터를 추가하여 다양한 레벨의 인버터로 확장 또한 가능한 효과가 있었으며, 이러한 하이브리드 ANPC 인버터는 고압 변압기가 없는 드라이브 및 풍력 발전에 통합되어 적용되었다.
장치 수가 적은 또 다른 토폴로지는, 5L-ANPC 인버터에서 중간 DC 링크 커패시터를 추가하고 모든 커패시터 전압을 1/3로 균등화하여 수정된 4레벨 하이브리드 클램프(4-Level Hybrid Clamped, 4L-HC) 인버터이며, 스위치들에 걸리는 차단 전압이 동일했다. 4L-HC 인버터는 플라잉 커패시터가 필요하지 않지만, 한 쌍의 보완 스위치에서는 차단 전압이 증가한다. 상술한 4L-HC에 플라잉 커패시터를 추가함으로써 확장된 5레벨 하이브리드 클램프(5-Level Hybrid Clamped, 5L-HC) 또한 소개되었다.
최근에는 DC 링크와 플라잉 커패시터 전압을 변형하여 유사한 구조의 5레벨 하이브리드 플라잉 커패시터(5-Level Hybrid Flying Capacitor, 5L-HFC) 인버터가 제안되었으며, 도 1은 5L-HFC의 회로도를 도시한 것이다. 도 1에 도시된 토폴로지에는 위상당 하나의 플라잉 커패시터가 사용되어, 인버터의 구동에 필요한 전압 센서의 수도, 다른 5레벨 인버터에 비해 감소한다. 그러나 상기하 5L-HFC는 분할된 DC 링크 커패시터의 전압을 조절하기 위해, 2개의 인덕터, 2개의 능동 스위치 및 고전압 정격의 다이오드로 구성된 보조 회로를 필요로 하여, 상대적으로 구조가 복잡해지는 문제점이 있었다.
한국 공개특허공보 제10-2018-0104842호("불평형 커패시터 전압을 가지는 3 레벨 NPC 인버터 시스템 및 그 제어 방법", 공개일 2018.09.27.)
본 발명은 상기한 바와 같은 기술적 문제점을 해결하기 위해 안출된 것으로, 본 발명에 의한 5레벨 하이브리드 플라잉 커패시터 인버터의 목적은, 종래 5레벨 하이브리드 플라잉 커패시터 인버터에서 전압 밸런싱 회로가 없어도, DC링크 커패시터의 전압을 제어할 수 있는 5레벨 하이브리드 플라잉 커패시터 인버터를 제공함에 있다.
상기한 바와 같은 기술적 과제를 해결하기 위한 본 발명에 의한 5레벨 하이브리드 플라잉 커패시터 인버터은, 직류 전원, 서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터 및 상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그를 포함하고, 상기 제1 내지 3레그 각각은, 상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치, 제1-2스위치, 상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치, 제2-2스위치, 일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치, 일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치, 일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치, 일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치, 일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터 및 상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기를 포함하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기 출력단의 전류인
Figure 112022004599151-pat00001
가 0보다 크고, 상기 플라잉 커패시터의 전압인
Figure 112022004599151-pat00002
이 상기 직류 전원의 전압에 1/4를 곱한
Figure 112022004599151-pat00003
보다 크면, 상기 제3-1스위치 및 상기 제3-2스위치에는
Figure 112022004599151-pat00004
의 보정치를 적용하고, 상기 제4-1스위치 및 상기 제4-2스위치에는
Figure 112022004599151-pat00005
의 보정치를 적용해 상기 플라잉 커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기 출력단의 전류인
Figure 112022004599151-pat00006
가 0보다 크고, 상기 플라잉 커패시터의 전압인
Figure 112022004599151-pat00007
이 상기 직류 전원의 전압에 1/4를 곱한
Figure 112022004599151-pat00008
보다 작으면, 상기 제3-1스위치 및 상기 제3-2스위치에는
Figure 112022004599151-pat00009
의 보정치를 적용하고, 상기 제4-1스위치 및 상기 제4-2스위치에는
Figure 112022004599151-pat00010
의 보정치를 적용해 상기 플라잉 커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기 출력단의 전류인
Figure 112022004599151-pat00011
가 0보다 작고, 상기 플라잉 커패시터의 전압인
Figure 112022004599151-pat00012
이 상기 직류 전원의 전압에 1/4를 곱한
Figure 112022004599151-pat00013
보다 크면, 상기 제3-1스위치 및 상기 제3-2스위치에는
Figure 112022004599151-pat00014
의 보정치를 적용하고, 상기 제4-1스위치 및 상기 제4-2스위치에는
Figure 112022004599151-pat00015
의 보정치를 적용해 상기 플라잉 커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기 출력단의 전류인
Figure 112022004599151-pat00016
가 0보다 작고, 상기 플라잉 커패시터의 전압인
Figure 112022004599151-pat00017
이 상기 직류 전원의 전압에 1/4를 곱한
Figure 112022004599151-pat00018
보다 작으면, 상기 제3-1스위치 및 상기 제3-2스위치에는
Figure 112022004599151-pat00019
의 보정치를 적용하고, 상기 제4-1스위치 및 상기 제4-2스위치에는
Figure 112022004599151-pat00020
의 보정치를 적용해 상기 플라잉 커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기
Figure 112022004599151-pat00021
에 상기
Figure 112022004599151-pat00022
를 뺀 값을 비례-적분 제어하여 보정치
Figure 112022004599151-pat00023
를 출력하는 것을 특징으로 한다.
또한, 상기 제어기는 단일 중성점 제어(Single neutral point control scheme)로 상기 제2커패시터 전압을 제어하되, 상기 출력단의 전류인
Figure 112022004599151-pat00024
가 0보다 크고, 상기 제2커패시터의 전압인
Figure 112022004599151-pat00025
가 상기 직류 전원의 전압에 1/2를 곱한
Figure 112022004599151-pat00026
보다 크면, 상기 제1-1스위치 및 상기 제1-2스위치에 보정치
Figure 112022004599151-pat00027
를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치
Figure 112022004599151-pat00028
를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는 단일 중성점 제어(Single neutral point control scheme)로 상기 제2커패시터 전압을 제어하되, 상기 출력단의 전류인
Figure 112022004599151-pat00029
가 0보다 크고, 상기 제2커패시터의 전압인
Figure 112022004599151-pat00030
가 상기 직류 전원의 전압에 1/2를 곱한
Figure 112022004599151-pat00031
보다 작으면, 상기 제1-1스위치 및 상기 제1-2스위치에 보정치
Figure 112022004599151-pat00032
를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치
Figure 112022004599151-pat00033
를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는 단일 중성점 제어(Single neutral point control scheme) 로 상기 제2커패시터 전압을 제어하되, 상기 출력단의 전류인
Figure 112022004599151-pat00034
가 0보다 작고, 상기 제2커패시터의 전압인
Figure 112022004599151-pat00035
가 상기 직류 전원의 전압에 1/2를 곱한
Figure 112022004599151-pat00036
보다 크면, 상기 제1-1스위치 및 상기 제1-2스위치에 보정치
Figure 112022004599151-pat00037
를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치
Figure 112022004599151-pat00038
를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는 단일 중성점 제어(Single neutral point control scheme)로 상기 제2커패시터 전압을 제어하되, 상기 출력단의 전류인
Figure 112022004599151-pat00039
가 0보다 작고, 상기 제2커패시터의 전압인
Figure 112022004599151-pat00040
가 상기 직류 전원의 전압에 1/2를 곱한
Figure 112022004599151-pat00041
보다 작으면, 상기 제1-1스위치 및 상기 제1-2스위치에 보정치
Figure 112022004599151-pat00042
를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치
Figure 112022004599151-pat00043
를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는 두 번째 중성점 제어(Second neutral point control scheme)로 상기 제2커패시터 전압을 제어하되, 상기 출력단의 전류인
Figure 112022004599151-pat00044
가 0보다 크고, 상기 제2커패시터의 전압인
Figure 112022004599151-pat00045
가 상기 직류 전원의 전압에 1/2를 곱한
Figure 112022004599151-pat00046
보다 크면, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치
Figure 112022004599151-pat00047
를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치
Figure 112022004599151-pat00048
를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는 두 번째 중성점 제어(Second neutral point control scheme)로 상기 제2커패시터 전압을 제어하되, 상기 출력단의 전류인
Figure 112022004599151-pat00049
가 0보다 크고, 기 제2커패시터의 전압인
Figure 112022004599151-pat00050
가 상기 직류 전원의 전압에 1/2를 곱한
Figure 112022004599151-pat00051
보다 작으면, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치
Figure 112022004599151-pat00052
를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치
Figure 112022004599151-pat00053
를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는 두 번째 중성점 제어(Second neutral point control scheme)로 상기 제2커패시터 전압을 제어하되, 상기 출력단의 전류인
Figure 112022004599151-pat00054
가 0보다 작고, 상기 제2커패시터의 전압인
Figure 112022004599151-pat00055
가 상기 직류 전원의 전압에 1/2를 곱한
Figure 112022004599151-pat00056
보다 크면, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치
Figure 112022004599151-pat00057
를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치
Figure 112022004599151-pat00058
를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는 두 번째 중성점 제어(Second neutral point control scheme)로 상기 제2커패시터 전압을 제어하되, 상기 출력단의 전류인
Figure 112022004599151-pat00059
가 0보다 작고, 상기 제2커패시터의 전압인
Figure 112022004599151-pat00060
가 상기 직류 전원의 전압에 1/2를 곱한
Figure 112022004599151-pat00061
보다 작으면, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치
Figure 112022004599151-pat00062
를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치
Figure 112022004599151-pat00063
를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는 집단 중성점 제어(Collective neutral point control scheme)로 상기 제2커패시터 전압을 제어하되, 상기 출력단의 전류인
Figure 112022004599151-pat00064
가 0보다 크고, 상기 제2커패시터의 전압인
Figure 112022004599151-pat00065
가 상기 직류 전원의 전압에 1/2를 곱한
Figure 112022004599151-pat00066
보다 크면, 상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치
Figure 112022004599151-pat00067
를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치
Figure 112022004599151-pat00068
를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는 집단 중성점 제어(Collective neutral point control scheme)로 상기 제2커패시터 전압을 제어하되, 상기 출력단의 전류인
Figure 112022004599151-pat00069
가 0보다 크고, 상기 제2커패시터의 전압인
Figure 112022004599151-pat00070
가 상기 직류 전원의 전압에 1/2를 곱한
Figure 112022004599151-pat00071
보다 작으면, 상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치
Figure 112022004599151-pat00072
를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치
Figure 112022004599151-pat00073
를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는 집단 중성점 제어(Collective neutral point control scheme)로 상기 제2커패시터 전압을 제어하되, 상기 출력단의 전류인
Figure 112022004599151-pat00074
가 0보다 작고, 상기 제2커패시터의 전압인
Figure 112022004599151-pat00075
가 상기 직류 전원의 전압에 1/2를 곱한
Figure 112022004599151-pat00076
보다 크면, 상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치
Figure 112022004599151-pat00077
를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치
Figure 112022004599151-pat00078
를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는 집단 중성점 제어(Collective neutral point control scheme)로 상기 제2커패시터 전압을 제어하되, 상기 출력단의 전류인
Figure 112022004599151-pat00079
가 0보다 작고, 상기 제2커패시터의 전압인
Figure 112022004599151-pat00080
가 상기 직류 전원의 전압에 1/2를 곱한
Figure 112022004599151-pat00081
보다 작으면, 상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치
Figure 112022004599151-pat00082
를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치
Figure 112022004599151-pat00083
를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기
Figure 112022004599151-pat00084
에 상기
Figure 112022004599151-pat00085
를 뺀 값을 비례-적분 제어하여 보정치
Figure 112022004599151-pat00086
를 출력하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기 출력단의 전류인
Figure 112022004599151-pat00087
가 0보다 크고, 상기 제3커패시터의 전압인
Figure 112022004599151-pat00088
이 상기 제1커패시터의 전압인
Figure 112022004599151-pat00089
보다 크면, 상기 제1-1스위치 및 상기 제1-2스위치에 보정치
Figure 112022004599151-pat00090
를 적용하고, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치
Figure 112022004599151-pat00091
를 적용해 상기 제1커패시터 및 상기 제3커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기 출력단의 전류인
Figure 112022004599151-pat00092
가 0보다 크고, 상기 제3커패시터의 전압인
Figure 112022004599151-pat00093
이 상기 제1커패시터의 전압인
Figure 112022004599151-pat00094
보다 작으면, 상기 제1-1스위치 및 상기 제1-2스위치에 보정치
Figure 112022004599151-pat00095
를 적용하고, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치
Figure 112022004599151-pat00096
를 적용해 상기 제1커패시터 및 상기 제3커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기 출력단의 전류인
Figure 112022004599151-pat00097
가 0보다 작고, 상기 제3커패시터의 전압인
Figure 112022004599151-pat00098
이 상기 제1커패시터의 전압인
Figure 112022004599151-pat00099
보다 작으면, 상기 제1-1스위치 및 상기 제1-2스위치에 보정치
Figure 112022004599151-pat00100
를 적용하고, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치
Figure 112022004599151-pat00101
를 적용해 상기 제1커패시터 및 상기 제3커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기 출력단의 전류인
Figure 112022004599151-pat00102
가 0보다 작고, 상기 제3커패시터의 전압인
Figure 112022004599151-pat00103
이 상기 제1커패시터의 전압인
Figure 112022004599151-pat00104
보다 크면, 상기 제1-1스위치 및 상기 제1-2스위치에 보정치
Figure 112022004599151-pat00105
를 적용하고, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치
Figure 112022004599151-pat00106
를 적용해 상기 제1커패시터 및 상기 제3커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기
Figure 112022004599151-pat00107
에 상기
Figure 112022004599151-pat00108
를 뺀 값을 비례-적분 제어하여 보정치
Figure 112022004599151-pat00109
를 출력하는 것을 특징으로 한다.
상기한 바와 같은 본 발명에 의한 5레벨 하이브리드 플라잉 커패시터 인버터에 의하면, 5레벨 하이브리드 플라잉 커패시터 인버터에 있어서, 별도의 전압 밸런싱 회로가 없더라도, 출력단의 전류, 제1 내지 3커패시터의 전압 및 플라잉 커패시터의 전압에 따라 스위치의 듀티비에 보정치를 적용하여 제1 내지 3커패시터의 전압 및 플라잉 커패시터의 전압을 제어해, 상대적으로 간단한 회로 구조로 제1 내지 3커패시터의 전압 및 플라잉 커패시터의 전압을 밸런싱할 수 있는 효과가 있다.
도 1은 종래 5L-HFC의 회로도를 도시한 것이고,
도 2는 본 발명의 일실시예에 의한 5레벨 하이브리드 플라잉 커패시터 인버터의 회로도이며,
도 3은 5레벨 인버터 동작에 대한 PS-PWM 반송파 파형을 도시한 것이고,
도 4는 다양한 정규화된 변조 전압 기준 값에서, 상위 중성점 전류에 대한 동일한 패턴 및 효과를 도시한 것이며,
도 5는 하단 중성점 전류에 영향을 미치는 게이트 신호를 도시한 것이고,
도 6은 상기한 바와 같은 제어방식에 대한 블록 다이어그램을 도시한 것이며,
도 7은 듀티비 조정을 위한 변도 전압 레퍼런스에 추가된 오프셋의 예시이고,
도 8은 단일 진폭
Figure 112022004599151-pat00110
및 주파수 변조 지수인
Figure 112022004599151-pat00111
가 1일 때 극 및 선간 전압 모두 최대 레벨 수를 나타낸 것이며,
도 9는 단위 변조 지수에서의 고조파 스펙트럼을 도시한 것이고,
도 10은 다양한 진폭
Figure 112022004599151-pat00112
및 주파수 변조 지수
Figure 112022004599151-pat00113
가 m일 때, 커패시터 전압 제어의 성능을 도시한 것이며,
도 11은 기존 방식과 제안된 방식에서 선간 전압의 THD 값을 비교한 것이고,
도 12는 통합변조지수에서 단계부하 변화시 본 발명에 의한 5L-HFC 인버터의 성능을 도시한 것이며,
도 13은 불균형 부하에서 본 발명에 의한 5L-HFC 인버터의 성능을 도시한 것이고,
도 14는 단위 변조 지수에서 인버터의 동작을 도시한 것이며,
도 15는 도 14의 조건에서 극 및 선간 전압의 고조파 스펙트럼을 도시한 것이고,
도 16은 다양한 진폭
Figure 112022004599151-pat00114
및 주파수 변조 지수
Figure 112022004599151-pat00115
가 m일 때, 이 인버터의 성능을 도시한 것이며,
도 17은 통일변조지수에서 단계하중 변화시 인버터 프로토타입 성능을 도시한 것이고,
도 18은 불균형 하중을 가했을 때 인버터 프로토타입의 성능을 도시한 것이다.
이하 첨부된 도면을 참고하여 본 발명에 의한 5레벨 하이브리드 플라잉 커패시터 인버터에 관해 상세히 설명한다.
도 2는 본 발명의 일실시예에 의한 5레벨 하이브리드 플라잉 커패시터 인버터의 회로도이다.
도 2에 도시된 바와 같이, 본 발명의 일실시예에 의한 5레벨 하이브리드 플라잉 커패시터 인버터는, 직류 전원(10), 제1커패시터(C1) ~ 제3커패시터(C3) 및 제1레그(20) ~ 제3레그를 포함할 수 있다.
제1커패시터(C1) ~ 제3커패시터(C3)는 서로 순차적으로 직렬로 연결된다. 제1커패시터(C1)는 직류 전원(10)의 일단과 연결되며, 제3커패시터(C3)는 직류 전원(10)의 타단에 연결되며, 제2커패시터(C2)는 제1커패시터(C1)와 제3커패시터(C3)의 사이에 위치한다.
제1레그(20) ~ 제3레그는 각각 제1커패시터(C1) ~ 제3커패시터(C3)와 각각 병렬로 연결된다. 도 2에서는 제1레그(20) ~ 제3레그 중, 제1레그(20)만 도시되어 있다. 제1레그(20) ~ 제3레그는 상별로 병렬로 연결되며, 제1레그(20)는 a상, 제2레그는 b상, 제3레그는 c상을 의미한다. 제1레그(20) ~ 제3레그 각각은 모두 동일하되 서로 상만이 다르므로, 제1레그(20)만을 설명하여, 제2레그 및 제3레그에 대한 설명을 대신한다.
제1레그(20)는, 제1-1스위치(S11), 제1-2스위치(S12), 제2-1스위치(S21), 제2-2스위치(S22), 제3-1스위치(S31), 제3-2스위치(S32), 제4-1스위치(S41) 및 제4-2스위치(S42)를 포함할 수 있다.
제1-1스위치(S11)와 제1-2스위치(S12)는 서로 번갈아 동작하는 한 쌍의 스위치로, 제1커패시터(C1)와 병렬로 연결되되, 서로 직렬로 연결된다.
제2-1스위치(S21)와 제2-2스위치(S22)는 서로 번갈아 동작하는 한 쌍의 스위치로, 제3커패시터(C3)와 병렬로 연결되되, 서로 직렬로 연결된다.
제3-1스위치(S31)와 제3-2스위치(S32)는 서로 번갈아 동작하는 한 쌍의 스위치다. 제3-1스위치(S31)는 일단이 제1-1스위치(S11)와 제1-2스위치(S12) 사이에 연결되며, 제3-2스위치(S32)는 일단이 제2-1스위치(S21)와 제2-2스위치(S22) 사이에 연결된다.
제4-1스위치(S41)와 제4-2스위치(S42)는 서로 번갈아 동작하는 한 쌍의 스위치다. 제4-1스위치(S41)는 일단이 제3-1스위치(S31)의 타단에 연결되고, 제4-2스위치(S42)는 일단이 제3-2스위치(S32)의 타단에 연결되며, 타단이 제4-1스위치(S41)의 타단 및 출력단에 연결된다.
플라잉 커패시터(CF)는 일단이 제3-1스위치(S31)와 제4-1스위치(S41) 사이에 연결되고, 타단이 제3-2스위치(S32)와 제4-2스위치(S42) 사이에 연결된다.
상기한 바와 같은 본 발명의 일실시예에 의한 5레벨 하이브리드 플라잉 커패시터 인버터는 도 1에 도시된 종래 5레벨 하이브리드 플라잉 커패시터 인버터의 회로도 중, 보조 밸런싱 회로를 제외한 것과 동일하다. 본 발명은 후술할 제어기에서의 제어방법을 통해, 종래기술에서 존재하던 보조 밸런싱 회로로 인한 제1커패시터(C1) ~ 제3커패시터(C3)의 전압을 제어하고, 플라잉 커패시터(CF)의 전압을 제어한다.
제어기는 제1-1스위치(S11), 제1-2스위치(S12), 제2-1스위치(S21), 제2-2스위치(S22), 제3-1스위치(S31), 제3-2스위치(S32), 제4-1스위치(S41) 및 제4-2스위치(S42)를 스위칭하되, 출력단의 전류와 직류 전원(10)의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 제1커패시터(C1) ~ 제3커패시터(C3) 및 플라잉 커패시터(CF)의 전압을 제어한다. 제어기는 PS-PWM(Phase Shift Pulse Width Modulation) 방식으로 스위치들을 제어한다. 먼저, 제어기에서 사용하는 PS-PWM 방식을 설명하고, 이후 플라잉 커패시터(CF)의 전압 제어, 제2커패시터(C2)의 전압 제어 및 제1커패시터(C1), 제3커패시터(C3)의 전압 제어에 대해서 설명한다.
도 3은 5레벨 인버터 동작에 대한 PS-PWM 반송파 파형을 도시한 것이다. 여기서 각 반송파는 다른 반송파에서 90도만큼 이동한 형태이다. 본 발명에서는 종래 5레벨 하이브리드 플라잉 커패시터에 비해 제3-1스위치(S31) 및 제3-2스위치(S32)의 차단 전압이 종래
Figure 112022004599151-pat00116
(직류 전원의 전압에 1/2를 곱한 값)에서,
Figure 112022004599151-pat00117
(직류 전원의 전압에 3/4를 곱한 값)으로 증가하며, 다른 스위치들의 차단 전압은
Figure 112022004599151-pat00118
로 유지된다. 본 발명에서 제1레그(20) ~ 제3레그의 순시 출력 전압은 다음 수식과 같이 정의된다.
(1)
상기한 식에서
Figure 112022004599151-pat00120
에서 x는 a상, b상, c상을 의미하며,
Figure 112022004599151-pat00121
은 x상(a상, b상, c상)의 제n-1스위치 및 제n-2스위치 값을 의미하고, 아래 테이블 1에 따라 결정된다.
사인파 참조는 아래 수식과 같이 제1레그(20) ~ 제3레그에 따라 정의된다.
(2)
여기서
Figure 112022004599151-pat00124
,
Figure 112022004599151-pat00125
,
Figure 112022004599151-pat00126
및
Figure 112022004599151-pat00127
는 각각 진폭 변조 지수, 주파수 변조 지수, 기본 각 주파수 및 초기 위상각을 나타낸다. 두 변조 지수의 범위는 0에서 1까지이며 는 위상 a, b 및 c에 대해 각각 0, -120도 및 -240도로 설정된다. 모든 커패시터 전압이 일정하고, 스위칭 주파수
Figure 112022004599151-pat00128
가 기본 동작 주파수
Figure 112022004599151-pat00129
보다 훨씬 높으면 기준값은 반송파 주기 내에서 일정한 선형 파형으로 볼 수 있다. 따라서 각 스위치의 듀티비는 아래 수식과 같이 표현될 수 있다.
(3)
(4)
여기서
Figure 112022004599151-pat00132
는 0 ~ 1 범위의 정규화된 기준 값을 나타내고
Figure 112022004599151-pat00133
,
Figure 112022004599151-pat00134
,
Figure 112022004599151-pat00135
및
Figure 112022004599151-pat00136
는 제n-1스위치 및 제n-2스위치(여기서 n은 1~4)의 듀티비를 나타낸다. 이들 듀티비는 위상 편이된 캐리어 파형의 특성으로 인해 캐리어 주기에서 동일한 평균값을 갖는다.
캐리어 사이클에 대한 평균 출력 위상 전압은 아래 수식과 같이 얻을 수 있다.
(5)
여기서
Figure 112022004599151-pat00138
및
Figure 112022004599151-pat00139
는 각각 평균 출력 위상 전압과 모든 주 듀티비의 합을 나타낸다. (4)와 (5)에서 정규화된 변조 전압 기준은 다음과 같이 얻을 수 있다.
(6)
이하 플라잉 커패시터(CF)의 전압 제어에 관하여 설명한다.
제1레그(20) ~ 제3레그 각각에는 제3-1스위치(S31), 제3-2스위치(S32), 제4-1스위치(S41) 및 제4-2스위치(S42)가 플라잉 커패시터(CF)를 둘러싼다. 상기한 스위치들은 제1레그(20) ~ 제3레그 각각의 출력전류인
Figure 112022004599151-pat00141
의 방향에 따라, 플라잉 커패시터(CF)의 전류
Figure 112022004599151-pat00142
의 방향에 영향을 준다. 이는 아래 수식과 같이 표현할 수 있다.
(7)
따라서
Figure 112022004599151-pat00144
로 표시되는 캐리어 사이클의 평균 플라잉 커패시터 전류는 다음과 같이 얻을 수 있다.
(8)
상기한 수식 (8)에 따르면,
Figure 112022004599151-pat00146
및
Figure 112022004599151-pat00147
는 평균 플라잉 커패시터(CF)의 전류에 영향을 미칩니다. 이는 플라잉 커패시터(CF)의 전류의 방향과 크기를 제어하기 위해 제3-1스위치(S31), 제3-2스위치(S32), 제4-1스위치(S41) 및 제4-2스위치(S42)의 듀티비인
Figure 112022004599151-pat00148
및
Figure 112022004599151-pat00149
를 활용할 수 있음을 의미한다. 한편, 캐리어 사이클에서 플라잉 커패시터(CF)의 전압 리플은 다음과 같이 표현될 수 있다.
(9)
여기서
Figure 112022004599151-pat00151
및
Figure 112022004599151-pat00152
는 각각 플라잉 커패시터(CF)의 전압과 캐리어 주기의 리플을 나타낸다. PS-PWM에서 (4)에 주어진 바와 같이 이 전압 리플은 0과 같으며 이는 캐리어 사이클에서 자연 전압 밸런싱 효과를 나타낸다. 그러나 이 플라잉 커패시터(CF)의 전압은 동적 조건인 실제 환경에서 발산할 수 있다.
커패시터 전압을 기준 값으로 유지하려면 전압 리플의 크기와 출력 전류의 방향에 따라
Figure 112022004599151-pat00153
및
Figure 112022004599151-pat00154
둘 다 조정해야 한다. 플라잉 커패시터 전압이 양의 출력 전류에 대한 기준 값을 초과할 때
Figure 112022004599151-pat00155
의 듀티비는
Figure 112022004599151-pat00156
에 의해 증가하며, 따라서 플라잉 커패시터(CF)가 방전된다. 이 조정이 출력 전압에 미치는 영향을 완화하기 위해
Figure 112022004599151-pat00157
의 듀티비는
Figure 112022004599151-pat00158
에 의해 감소한다. 그러면
Figure 112022004599151-pat00159
,
Figure 112022004599151-pat00160
,
Figure 112022004599151-pat00161
및
Figure 112022004599151-pat00162
의 듀티비 아래와 같이 설정될 수 있다.
(10)
여기서
Figure 112022004599151-pat00164
,
Figure 112022004599151-pat00165
,
Figure 112022004599151-pat00166
및
Figure 112022004599151-pat00167
는 플라잉 커패시터(CF)의 전압을 조정하기 위해 조정을 고려할 때, 즉 제n-1스위치 및 제n-2스위치의 실제 듀티비이다. 즉, 제어기는 상기한
Figure 112022004599151-pat00168
,
Figure 112022004599151-pat00169
,
Figure 112022004599151-pat00170
및
Figure 112022004599151-pat00171
로 제n-1스위치 및 제n-2스위치 각각을 스위칭하되, 각 듀티비에 보정치를 적용하여 플라잉 커패시터(CF)의 전압을 조정할 수 있다. 제어기에서 제n-1스위치 및 제n-2스위치 각각에 보정치를 적용하는 조건에 대해서는 하기 표에 나타나 있다.
상기 표와 같이, 제어기는 출력단의 전류인
Figure 112022004599151-pat00173
와 플라잉 커패시터(CF)의 전압인
Figure 112022004599151-pat00174
를 비교해, 상황에 따라 제3-1스위치(S31) 및 제3-2스위치(S32)와, 제4-1스위치(S41) 및 제4-2스위치(S42)의 듀티비에 보정치를 적용한다. 상기한 표에 기재된 보정치인
Figure 112022004599151-pat00175
는, 제어기에서 플라잉 커패시터(CF)의 전압인
Figure 112022004599151-pat00176
에 상기
Figure 112022004599151-pat00177
를 뺀 값을 비례-적분 제어하여 출력할 수 있으며, 출력된 보정치를 출력단의 전류인
Figure 112022004599151-pat00178
의 크기를 0과 비교하고(출력단의 전류인
Figure 112022004599151-pat00179
의 방향을 측정하고), 플라잉 커패시터(CF)의 전압과
Figure 112022004599151-pat00180
를 비교하여, 보정치를 달리 적용한다.
이하 제1커패시터(C1) ~ 제3커패시터(C3)의 전압 제어 방법에 대해서 설명한다.
제1레그(20) ~ 제3레그가 공유하는 제1커패시터(C1) ~ 제3커패시터(C3)의 경우, 제1-1스위치(S11), 제1-2스위치(S12), 제2-1스위치(S21) 및 제2-2스위치(S22)의 전압 스트레스는 5L-ANPC 인버터와 같이 2개의 DC 링크 커패시터만 있는 토폴로지보다 낮다. 가운데 위치한 제2커패시터(C2)의 전압은
Figure 112022004599151-pat00181
로 조정되어야 하고, 제1커패시터(C1) 및 제3커패시터(C3)는
Figure 112022004599151-pat00182
로 제어된다.
제1커패시터(C1) ~ 제3커패시터(C3)의 전압을 조절하는 가장 간단한 방법은, 제1커패시터(C1) ~ 제3커패시터(C3)와 중성점을 통해 흐르는 전류를 제어하는 것이다. 따라서 이러한 전류를 제어하는 주요 구성 요소도 분석 및 제어해야 한다. 예를 들어, 중성점 전류는 가운데 위치한 제2커패시터(C2)에서 직접 연결된 두 개의 독립적인 스위칭 장치인 제1-2스위치(S12) 및 제2-1스위치(S21)에 연결된다. 중성점에 흐르는 전류는 아래와 같이 표현될 수 있으며, 제3-1스위치(S31) 및 제3-2스위치(S32)의 상태에 의존한다.
(11)
상기한 식에서
Figure 112022004599151-pat00184
및
Figure 112022004599151-pat00185
는 제1레그(20) ~ 제3레그에서의 순시 상부 및 하부 중성점 전류를 의미한다. 중성점 전류는 해당 스위칭 상태와 출력 전류의 함수이며, 3상 구성에서 제1레그(20) ~ 제3레그의 모든 상단 및 하단 중성점 전류의 합은 각각
Figure 112022004599151-pat00186
및
Figure 112022004599151-pat00187
로 정의되며, 다음과 같이 표현된다.
(12)
Figure 112022004599151-pat00189
및
Figure 112022004599151-pat00190
가
Figure 112022004599151-pat00191
및
Figure 112022004599151-pat00192
;
Figure 112022004599151-pat00193
및
Figure 112022004599151-pat00194
의 듀티비로 정의된다고 가정하며, 각각의 쌍은 임의의 듀티비
Figure 112022004599151-pat00195
에 대한 스위칭 상태 함수의 상보적 쌍이다. 각각은 임의의 반송파 신호인
Figure 112022004599151-pat00196
와 비교된다. 따라서
Figure 112022004599151-pat00197
에 해당하는 스위칭 상태는
Figure 112022004599151-pat00198
값을 기반으로 다음과 같이 분류할 수 있다.
(13)
도 4는 다양한 정규화된 변조 전압 기준 값에서, 상위 중성점 전류에 대한 동일한 패턴 및 효과를 도시한 것이다.
보다 구체적으로, 도 4a는
Figure 112022004599151-pat00200
가 0이상 0.5이하일 때의 변조 전압 기준 값에서의 위 중성점 전류에 대한 동일한 패턴 및 효과이고, 도 4b는
Figure 112022004599151-pat00201
가 0.5 초과, 1이하일 때의 변조 전압 기준값에서의 위 중성점 전류에 대한 동일한 패턴 및 효과이다.
상단 중성점 전류는 상기한 수식 (13)에 의해 정의되고, 도 4에 도시된 바와 같이 제1-2스위치(S12) 및 제3-1스위치(S31)의 게이트 신호에 의해 구동된다. 유사하게
Figure 112022004599151-pat00202
에 해당하는 스위칭 상태는 아래 수식과 같이 분류될 수 있다.
(14)
도 5는 하단 중성점 전류에 영향을 미치는 게이트 신호를 보여준다. 기준의 중간 파티션 내의 파형은 도 5b와 같이 제2-1스위치(S21) 및 제3-2스위치(S32)의 게이트 신호간의 교차에 따라 더 확률적인 패턴을 나타낸다. 듀티비가 0.25로 일정할 때에도 유사한 패턴이 나타나며, 이는 임의의 위상 편이된 캐리어의 경우와 비교된다. 한편, 다른 파티션들은 도 5a 및 도 5c와 같이 보다 명확하게 정의된 패턴을 보여준다.
Figure 112022004599151-pat00204
,
Figure 112022004599151-pat00205
및
Figure 112022004599151-pat00206
로 표시되는 중성점 전류와 제1커패시터(C1) ~ 제3커패시터(C3) 각각에 흐르는 전류는 DC링크 커패시터인 제1커패시터(C1) ~ 제3커패시터(C3)의 전압편차에 동시에 영향을 미친다. 위상 x에서 이러한 전류에 대한 스위칭 이벤트의 기여도가 뚜렷하게 고려될 때,
Figure 112022004599151-pat00207
의 크기는 제1-1스위치(S11) 및 제2-1스위치(S21)의 스위칭 상태에 기반해 평가할 수 있으며, 아래와 같이 표현될 수 있다.
(15)
상기한 수식 (15)에 따르면, 제1-1스위치(S11)가 온 되어 있고, 제2-1스위치(S21)가 오프되어 있는 경우, 중성점 전류는 모두 존재하지 않는다. 이 경우 중간 DC 링크 커패시터인 제2커패시터(C2)의 전류는 제1커패시터(C1) 및 제3커패시터(C3)의 전류와 동일하다. 이 조합으로 인해, 제3-1스위치(S31) 및 제3-2스위치(S32)의 전압 스트레스도
Figure 112022004599151-pat00209
에서
Figure 112022004599151-pat00210
로 증가한다. 따라서 제2커패시터(C2)의 전류는 이 두 중성점 전류의 차이와 같으며, 아래와 같이 쓸 수 있다.
(16)
상기한 수식 (16)에서,
Figure 112022004599151-pat00212
및
Figure 112022004599151-pat00213
와 상관관계가 있는 두 중성점 전류는 중간 DC링크 커패시터인 제2커패시터(C2)의 전류에 영향을 준다.
제1-1스위치(S11) 및 제2-1스위치(S21)는 독립적으로 작동하므로, 제2커패시터(C2) 전압을 조절하기 위해 선택할 수 있는 세 가지 옵션이 있다. 이는 첫 번째 단일 중성점 제어(First Single Neutral-Point control scheme, SNP-1), 두 번째 단일 중성점 제어(Second Single Neutral-Point control scheme, SNP-2) 및 집단 중성점 제어(Collective Neutral-Point control scheme, CNP)이다. 처음 두 방식은 하나의 중성점 전류만 제어하는 반면 후자는 두 구성 요소를 동시에 제어한다.
SNP-1에서 제2커패시터(C2) 전압의 균형을 맞추려는 시도는 제1-1스위치(S11) 및 제3-1스위치(S31) 또는 제4-1스위치(S41)와 상관관계가 있는
Figure 112022004599151-pat00214
의 제어에 중점을 둔다. 제2커패시터(C2)의 전압이 양의 출력 전류에서 기준값을 초과하면 제1-1스위치(S11)의 듀티비는
Figure 112022004599151-pat00215
만큼 감소해야 한다. 이는 앞서 수식 (7) ~ (9)에서와 같이 출력 및 플라잉 커패시터(CF)에 가까운 장치를 제어해야 한다. 따라서 제3-1스위치(S31) 및 제4-1스위치(S41)의 듀티비는 동일하게
Figure 112022004599151-pat00216
만큼 동일하게 증가해야 한다. 그러면, 제1-1스위치(S11), 제2-1스위치(S21), 제3-1스위치(S31) 및 제4-1스위치(S41)의 듀티비는 아래와 같이 표현될 수 있다.
(17)
여기서
Figure 112022004599151-pat00218
,
Figure 112022004599151-pat00219
,
Figure 112022004599151-pat00220
및
Figure 112022004599151-pat00221
는 제2커패시터(C2) 전압을 제어하기 위한 조정 후 듀티비이다.
SNP-2에서 제어는 제2-1스위치(S21) 및 제3-2스위치(S32) 또는 제4-2스위치(S42)와 상관관계가 있는
Figure 112022004599151-pat00222
에 중점을 둔다. 양의 출력 전류에서 제2커패시터(C2)의 전압이 기준 값보다 낮을 때 제2-1스위치(S21)의 듀티비는
Figure 112022004599151-pat00223
만큼 증가해야 한다. 이것은 또한 제3-1스위치(S31) 및 제4-1스위치(S41)의 듀티비가
Figure 112022004599151-pat00224
만큼 감소되어야 하는 플라잉 커패시터(CF) 근처의 장치를 제어해야 한다. SNP-1에 주어진 등가 경우에 대한 알고리즘을 구성하기 위해 역동작을 적용한다. 조정된 듀티비는 아래와 같다.
(18)
CNP에서는
Figure 112022004599151-pat00226
및
Figure 112022004599151-pat00227
의 구성 요소가 모두 고려된다. 제2커패시터(C2)의 전압이 기준 값을 초과하면 제1-1스위치(S11) 및 제2-1스위치(S21)의 듀티비가
Figure 112022004599151-pat00228
만큼 감소하는 반면, 제3-1스위치(S31) 및 제4-1스위치(S41)는
Figure 112022004599151-pat00229
만큼 증가한다. 이 경우 전술한 소자들의 듀티비는 다음과 같다.
(19)
이러한 제어 방식은 제2커패시터(C2) 전압의 제어를 기반으로 동일한 결과를 제공하며, 차이점은 주로 스위칭 이벤트의 선택과 듀티비 조정에 있다. 사용된 방법은 아래의 표에 요약되어 있다.
즉, 본 발명에서 제어기는 상기한 표와 같이, 제2커패시터(C2)의 전압을 제어하는데 있어서, SNP-1, SNP-2 및 CNP 제어방식 중 어느 하나를 선택하여 제어할 수 있으며, SNP-1, SNP-2 및 CNP 제어방식 각각에 대해서, 출력단의 전류인
Figure 112022004599151-pat00232
의 방향과,
Figure 112022004599151-pat00233
의 크기를
Figure 112022004599151-pat00234
와 비교하여 스위치 각각의 듀티비에 대해 보정치를 적용하여 스위칭한다. 제어기는
Figure 112022004599151-pat00235
에 상기
Figure 112022004599151-pat00236
를 뺀 값을 비례-적분 제어하여 상기한 표에서의 보정치인
Figure 112022004599151-pat00237
를 출력할 수 있다.
제2커패시터(C2)의 전압이 기준으로 유지되면
Figure 112022004599151-pat00238
의 평균값은 0으로 간주될 수 있지만 제2커패시터(C2)는 슈퍼 노드로 볼 수 있다. 따라서
Figure 112022004599151-pat00239
와
Figure 112022004599151-pat00240
은 하나의 슈퍼노드에서 흐르는 전류로 볼 수 있으며 다음과 같이 표현될 수 있다.
(20)
여기서
Figure 112022004599151-pat00242
는 제1레그(20) ~ 제3레그에서의 중성점 전류의 합을 나타내는 반면, 모든 제1레그(20) ~ 제3레그의 합은
Figure 112022004599151-pat00243
으로 표시된다. 캐리어 사이클에서 제1커패시터(C1) 및 제3커패시터(C3)의 전압 리플은 다음과 같이 정의된다.
(21)
여기서
Figure 112022004599151-pat00245
및
Figure 112022004599151-pat00246
은 각각 제1커패시터(C1) 및 제3커패시터(C3)의 피크 전압 리플을 나타내며,
Figure 112022004599151-pat00247
및
Figure 112022004599151-pat00248
은 캐리어 사이클에서 각 커패시터의 평균 플라잉 커패시터(CF) 전류를 나타낸다. 따라서
Figure 112022004599151-pat00249
로 표시되는
Figure 112022004599151-pat00250
의 평균은 상기한 식 (20) 및 (21)에 기초하여 다음과 같이 표현될 수 있다.
(22)
여기서
Figure 112022004599151-pat00252
는 제1커패시터(C1) 및 제3커패시터(C3) 모두와 같다. 하단에 위치한 제3캐패시터(C3)의 전압이 제1커패시터(C1)의 전압을 초과하면
Figure 112022004599151-pat00253
와
Figure 112022004599151-pat00254
사이의 간격을 증가시키기 위해,
Figure 112022004599151-pat00255
의 값을 증가시켜야 한다. (11)와 (20)에서
Figure 112022004599151-pat00256
는 두 중성점 전류의 스위칭 소자로 구성되어 있음을 알 수 있다. 제3-1스위치(S31) 및 제3-2스위치(S32)는 서로 상보적으로 동작하므로,
Figure 112022004599151-pat00257
는 제1-2스위치(S12) 및 제2-1스위치(S21)를 통해 보다 직관적으로 제어할 수 있다. 이 경우,
Figure 112022004599151-pat00258
는
Figure 112022004599151-pat00259
를
Figure 112022004599151-pat00260
만큼 증가시키고
Figure 112022004599151-pat00261
를
Figure 112022004599151-pat00262
만큼 감소시켜 증가된다.
Figure 112022004599151-pat00263
,
Figure 112022004599151-pat00264
,
Figure 112022004599151-pat00265
및
Figure 112022004599151-pat00266
로 표시되는 조정 후의 새로운 듀티비는 다음과 같이 표현될 수 있다.
(23)
상술한 식 (23)에서 출력 전압은 전압 오프셋의 합으로 인해 그대로 유지된다. 이는 아래 표에 요약되어 있다.
즉, 본 발명에서 제어기는 제1커패시터(C1)와 제3커패시터(C3)의 전압을 조정하기 위해, 출력단의 전류인
Figure 112022004599151-pat00269
의 방향과 제1커패시터(C1)의 전압인
Figure 112022004599151-pat00270
및 제3커패시터(C3)의 전압인
Figure 112022004599151-pat00271
을 비교하여, 제1-1스위치(S11) 및 제2-1스위치(S21)의 듀티비에 상기한 바와 같이 보정치인
Figure 112022004599151-pat00272
을 더하거나 빼, 스위치들을 스위칭한다. 보정치인
Figure 112022004599151-pat00273
는 제어기에서 상기
Figure 112022004599151-pat00274
에 상기
Figure 112022004599151-pat00275
를 뺀 값을 비례-적분 제어하여 출력될 수 있다.
이전 하위 섹션에서 각각의 분할 DC 링크 및 플라잉 커패시터 전압을 해당 기준 값으로 유지하기 위해 적용해야 하는 듀티 비율 조정이 있다는 결론을 내릴 수 있다. 새로운 듀티비는 정규화된 변조 전압 레퍼런스와 중성점 및 플라잉 커패시터의 전류를 동시에 제어하기 위해 추가되는 오프셋으로 구성된다. 단순화를 위해 전압 오프셋은 다음과 같이 요약될 수 있다.
(24)
여기서
Figure 112022004599151-pat00277
는 제1레그(20) ~ 제3레그 각각에서(x는 a, b, c상을 의미함) 제1-1스위치(S11)에 대한 듀티비 조정
Figure 112022004599151-pat00278
를 나타내고,
Figure 112022004599151-pat00279
는 조정 후 듀티비를 의미한다. 앞서 설명했듯, 제2커패시터(C2)의 전압 균형을 맞추는 데에는, SNP-1, SNP-2, CNP 제어방식이 있으므로,
Figure 112022004599151-pat00280
를 형성하는 매개변수를 미리 결정해야 한다. SNP-1에 따른 듀티비 조정은 아래와 같다.
(25)
SNP-2에 대한 듀티비 조정은 아래와 같다.
(26)
마지막으로, CNP에 대한 듀티비 조정은 아래와 같다.
(27)
이러한 모든 방법은 모든 전압 오프셋 제로섬을 준수한다. 상기한 (24)-(27)에서 모든 듀티비와 조정의 합은 다음과 같이 얻을 수 있다.
(28)
도 6은 상기한 바와 같은 제어방식에 대한 블록 다이어그램을 도시한 것이다. 상술한 바와 같이, 모든 보정치들은 비례-적분 제어를 통해 얻을 수 있으며, 여기서
Figure 112022004599151-pat00285
,
Figure 112022004599151-pat00286
,
Figure 112022004599151-pat00287
,
Figure 112022004599151-pat00288
,
Figure 112022004599151-pat00289
및
Figure 112022004599151-pat00290
는 입력 매개변수이다. 시그넘 함수(signum function)는
Figure 112022004599151-pat00291
의 방향을 기준으로
Figure 112022004599151-pat00292
의 극성ㅇ르 결정하기 위해 적용될 수 있으며, 다음과 같이 표현할 수 있다.
(29)
도 7은 듀티비 조정을 위한 변도 전압 레퍼런스에 추가된 오프셋을 예시한다. 모든 소자의 게이팅 신호는 PS-PWM 방식에서 듀티비에 따라 생성된다.
상기한 본 발명에 의한 기법의 성능을 검증하기 위해, 아래 표에 나열된 매개변수를 사용하여 다양한 조건에서 여러 시뮬레이션을 수행했다.
도 8은 단일 진폭
Figure 112022004599151-pat00295
및 주파수 변조 지수인
Figure 112022004599151-pat00296
가 1일 때 극 및 선간 전압 모두 최대 레벨 수를 나타낸다. 제1커패시터(C1) 및 제3커패시터(C3)의 전압은 균형을 유지하며, 피크 대 피크 전압 리플은 기준 값의 4.36% 미만인 반면 제2커패시터(C2)의 전압의 리플은 기준 값의 0.47% 미만이다. 또한 상별로 플라잉 커패시터(CF) 전압은 낮은 피크 대 피크 리플(기준의 0.83% 미만)로 조정된다. 단위 변조 지수에서의 고조파 스펙트럼은 도 9에 도시되어 있다. 스위칭 주파수 성분의 크기는 기본 주파수 성분의 약 26%이다.
도 10은 다양한 진폭
Figure 112022004599151-pat00297
및 주파수 변조 지수
Figure 112022004599151-pat00298
가 m일 때, 커패시터 전압 제어의 성능을 보여준다. 각 커패시터 전압은 해당 기준에서 유지되며, 여기서 전압 리플은 각 커패시터를 통해 흐르는 증가된 전류로 인해 더 높은 변조 지수에서 증가한다. 제1커패시터(C1) 및 제3커패시터(C3)의 첨두치 전압 리플은 각각 기준의 4.41% 및 4.73% 미만이다. 제2커패시터(C2)의 첨두치 전압 리플은 기준의 1.12% 미만인 반면, 각 플라잉 커패시터(CF)의 리플은 기준의 1.0% 미만이다.
도 11은 기존 방식과 제안된 방식에서 선간 전압의 THD 값을 비교한 것이다. 단위 변조 지수에서 기존 방식의 THD는 16.87%인 반면 제안 방식의 THD는 38.66%이다. 주어진 RL 부하에서 제안된 기술과 기존 기술에 대한 출력 전류의 THD는 각각 4.86%와 1.54%이다. 이러한 더 높은 THD 값은 제안된 방식의 단점으로 인식되며, 이는 보조 회로를 제거하기 위한 절충점이다.
본 발명에 의한 제어방식은 도 12에 나타낸 바와 같이, 단계 부하 변화가 정격 하중의 약 10%(R=100 Ω, p_o=175 kW)에서 정격 하중(R=10 Ω, p_o=1.65 MW)으로 적용되는 하중 역학에도 불구하고 효과적이다. 제1커패시터(C1) 및 제3커패시터(C3) 전압은 정격 부하에서 첨두치 리플이 각각 기준의 4.98% 및 4.52%를 초과하지 않는 낮은 변동으로 균형을 이룬다. 제2커패시터(C2) 및 플라잉 커패시터(CF)의 전압은 피크 리플 값이 해당 기준 값의 각각 0.66% 및 0.97%보다 낮은 곳에서 효과적으로 제어된다.
본 발명은 도 13과 같이 불평형 부하가 인버터에 연결된 경우에도 입증된다. 도 13과 같은 방식에서 직렬 구성에서 위상 a에서 기존 RL 부하에 50Ω 부하를 추가한다. 그림 13a는 부하 불균형에도 불구하고 선간 전압이 그대로 유지됨을 보여준다. 도 13b는 첨두치 전압 리플이 각각 기준의 6.84% 및 5.88%보다 낮은 약간 더 높은 변동으로 제어되는 제1커패시터(C1) 및 제3커패시터(C3)의 전압을 보여준다. 제2커패시터(C2)의 첨두치 전압 리플은 도 13c와 같이 기준값의 0.8% 미만이다. 한편, 플라잉 커패시터(CF)의 변동은 부하에 따라 달라진다. 도 13d와 같이 위상 a에서 플라잉 커패시터(CF) 전압의 피크 대 피크 리플은 기준의 0.84%에서 0.38%로 감소하는 반면 위상 b와 c의 리플은 0.85%에서 0.92% 및 0.99%로 약간 증가한다. 이는 도 13e와 같은 불평형 출력 전류에도 불구하고 제안된 제어 방식의 효율성을 보여준다. 앞서 언급한 각 시나리오의 전압 변동은 여전히 ????허용 범위(기준의 ㅁ10%) 내에 있다.
제안된 계획의 효율성을 추가로 검증하기 위해 아래 표에 나열된 대로 축소된 매개변수를 사용하여 실험을 수행했다. 3상 5L-HFC 인버터의 실험 프로토타입은 DSP 칩(TMS320F28335)과 FPGA(Xilinx XC3S400)로 제작 및 제어되었다.
도 14는 단위 변조 지수에서 인버터 동작을 보여준다. 도 14a 및 도 14b는 각각 출력 위상 및 선간 전압은 최대 레벨 수를 나타내며 시뮬레이션 결과와 유사하다. 도 14c, 도 14d 및 도 14e와 같이 분할된 DC 링크 및 플라잉 커패시터 전압 각각은 해당 기준 값에서 제어된다. 따라서 출력 위상 전류도 도 14f와 같이 출력 전압과 함께 그대로 유지된다. 이러한 조건에서 극 및 선간 전압의 고조파 스펙트럼은 도 15에 나와 있으며, 여기서 THD 값은 각각 54.15% 및 41.02%이다. 스위칭 주파수 성분은 많은 양의 극 전압을 구성하며 이는 시뮬레이션 결과와 일치한다. 도 16은 다양한 진폭
Figure 112022004599151-pat00300
및 주파수 변조 지수
Figure 112022004599151-pat00301
가 m일 때, 이 인버터의 성능을 보여준다. 여기서 도 16a와 같이 선간 전압의 진폭이 점진적으로 증가한다. 도 16b는 50V에서 균형이 잡힌 제1커패시터(C1) 및 제3커패시터(C3) 전압을 보여 주는 반면, 도 16c의 제2커패시터(C2) 전압은 100V인 기준에서 유지된다. 각 플라잉 커패시터(CF) 전압은 도 16d와 같이 50V로 유지된다. 컨트롤러는 캐리어 사이클(상기 허용 범위보다 낮음) 내에서 해당 기준의 10% 미만으로 첨두치 커패시터 전압 리플을 유지하도록 설계되었기 때문에 제1커패시터(C1), 제3커패시터(C3), 그리고 플라잉 커패시터(CF)의 순시 전압 리플은 5V 미만으로 유지되는 반면, 제2커패시터(C2)의 경우 10V 미만으로 유지된다. 한편, 도 16e의 출력 위상 전류는 연결되어 있으며, 증가된 변조 지수와 함께 진폭과 주파수도 증가한다.
또한 본 발명은 도 17과 같이 정격 하중(R=100Ω, p_o=195 W)의 약 10%에서 정격 하중(R=9.1 Ω, p_o=1.5 kW)으로 급격한 하중 변화가 가해지는 하중 역학에서 효과적인 것으로 입증되었다. 도 17a와 같이 출력 전압이 그대로 유지된다. 각 커패시터 전압은 도 17b, 도 17c 및 도 17d와 같이 전압 변동이 낮은 해당 기준값으로 조절되며, 피크 대 피크 전압 리플은 기준값의 ㅁ10% 이내로 유지된다. 한편, 부하 임피던스에 반비례하는 출력 위상 전류의 진폭은 도 17e와 같이 갑작스러운 부하 변화로 인해 갑자기 증가한다.
도 18은 불균형 하중을 가했을 때 인버터 프로토타입의 성능을 나타낸다. 이 시나리오에서 위상 a의 저항은 9.1Ω에서 59.1Ω으로 증가한다. 각 출력 위상 전류는 플라잉 캐패시터 전압의 리플에 비례하므로 캐패시터 전압을 심각한 전압 변동 또는 불균형을 겪지 않도록 유지하기 위해 제안된 제어 방식이 필요하다. 도 18a는 부하 불균형에도 불구하고 그대로 유지되는 라인 대 라인 전압을 보여준다. 이러한 안정적인 출력 전압은 제안된 제어 방식이 각 콘덴서 전압을 해당 기준으로 유지하고 도 18 b, 도 18c, 도 18d와 같이 허용 범위 내의 각 위상 다리에서 비행 캐패시터 전압의 변동을 억제하기 때문에 얻어진다. 이는 도 18e와 같이 불균형한 출력 위상 전류에도 불구하고 제어 체계의 효과를 입증한다.
본 발명은 상기한 실시예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이다.
10 : 직류 전원
20 : 제1레그
C1 : 제1커패시터
C2 : 제2커패시터
C3 : 제3커패시터
CF : 플라잉 커패시터
S11 : 제1-1스위치
S12 : 제1-2스위치
S21 : 제2-1스위치
S22 : 제2-2스위치
S31 : 제3-1스위치
S32 : 제3-2스위치
S41 : 제4-1스위치
S42 : 제4-2스위치

Claims (24)

  1. 삭제
  2. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는,
    상기 출력단의 전류인 가 0보다 크고, 상기 플라잉 커패시터의 전압인 이 상기 직류 전원의 전압에 1/4를 곱 한 보다 크면, 상기 제3-1스위치 및 상기 제3-2스위치에는 의 보정치를 적용하고, 상기 제4-1스위치 및 상기 제4-2스위치에는 의 보정치를 적용해 상기 플라잉 커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  3. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는,
    상기 출력단의 전류인 가 0보다 크고, 상기 플라잉 커패시터의 전압인 이 상기 직류 전원의 전압에 1/4를 곱 한 보다 작으면, 상 기 제3-1스위치 및 상기 제3-2스위치에는 의 보정치를 적용하고, 상기 제4-1스위 치 및 상기 제4-2스위치에는 의 보정치를 적용해 상기 플라잉 커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  4. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는,
    상기 출력단의 전류인 가 0보다 작고, 상기 플라잉 커패시터의 전압인 이 상기 직류 전원의 전압에 1/4를 곱 한 보다 크면, 상기 제3-1스위치 및 상기 제3-2스위치에는 의 보정치를 적용하고, 상기 제4-1스위 치 및 상기 제4-2스위치에는 의 보정치를 적용해 상기 플라잉 커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  5. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는,
    상기 출력단의 전류인 가 0보다 작고, 상기 플라잉 커패시터의 전압인 이 상기 직류 전원의 전압에 1/4를 곱 한 보다 작으면, 상 기 제3-1스위치 및 상기 제3-2스위치에는 의 보정치를 적용하고, 상기 제4-1스위치 및 상기 제4-2스위치에는 의 보정치를 적용해 상기 플라잉 커패시터 전압의 평균 리플을 0으 로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 제어기는,
    상기
    Figure 112022004599151-pat00322
    에 상기
    Figure 112022004599151-pat00323
    를 뺀 값을 비례-적분 제어하여 보정치
    Figure 112022004599151-pat00324
    를 출력하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  7. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는 단일 중성점 제어(Single neutral point control scheme)로 상기 제2커패시터 전압을 제어하되,
    상기 출력단의 전류인 가 0보다 크고, 상기 제2커패시터의 전압 인 가 상기 직류 전원의 전압에 1/2를 곱한 보다 크면, 상기 제1-1스위치 및 상기 제1-2스 위치에 보정치 를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치 를 적용해 상기 제2커패 시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  8. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는 단일 중성점 제어(Single neutral point control scheme)로 상기 제2커패시터 전압을 제어하되,
    상기 출력단의 전류인 가 0보다 크고, 상기 제2커패시터의 전압 인 가 상기 직류 전원의 전압에 1/2를 곱한 보다 작으면, 상기 제1-1스위치 및 상기 제1- 2스위치에 보정치 를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위 치 및 상기 제4-2스위치에 보정치 를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  9. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는 단일 중성점 제어(Single neutral point control scheme)로 상기 제2커패시터 전압을 제어하되,
    상기 출력단의 전류인 가 0보다 작고, 상기 제2커패시터의 전압 인 가 상기 직류 전원의 전압에 1/2를 곱한 보다 크면, 상기 제1-1스위치 및 상기 제1-2스 위치에 보정치 를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위 치 및 상기 제4-2스위치에 보정치 를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  10. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는 단일 중성점 제어(Single neutral point control scheme)로 상기 제2커패시터 전압을 제어하되,
    상기 출력단의 전류인 가 0보다 작고, 상기 제2커패시터의 전압 인 가 상기 직류 전원의 전압에 1/2를 곱한 보다 작으면, 상기 제1-1스위치 및 상기 제1- 2스위치에 보정치 를 적용하고 , 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치 를 적용해 상기 제2커패시터 전 압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커 패시터 인버터.
  11. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는 두 번째 중성점 제어(Second neutral point control scheme)로 상기 제2커패시터 전압을 제어하되,
    상기 출력단의 전류인 가 0보다 크고, 상기 제2커패시터의 전압 인 가 상기 직류 전원의 전압에 1/2를 곱한 보다 크면, 상기 제2-1스위치 및 상기 제2-2스 위치에 보정치 를 적용하고, 상 기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4- 2스위치에 보정치 를 적용해 상기 제2커패시터 전 압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커 패시터 인버터.
  12. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는 두 번째 중성점 제어(Second neutral point control scheme)로 상기 제2커패시터 전압을 제어하되,
    상기 출력단의 전류인 가 0보다 크고, 상기 제2커패시터의 전압 인 가 상기 직류 전원의 전압에 1/2를 곱한 보다 작으면, 상기 제2-1스위치 및 상기 제2- 2스위치에 보정치 를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위 치 및 상기 제4-2스위치에 보정치 를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  13. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는 두 번째 중성점 제어(Second neutral point control scheme)로 상기 제2커패시터 전압을 제어하되,
    상기 출력단의 전류인 가 0보다 작고, 상기 제2커패시터의 전압 인 가 상기 직류 전원의 전압에 1/2를 곱한 보다 크면, 상기 제2-1스위치 및 상기 제2-2스 위치에 보정치 를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위 치 및 상기 제4-2스위치에 보정치 를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  14. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는 두 번째 중성점 제어(Second neutral point control scheme)로 상기 제2커패시터 전압을 제어하되,
    상기 출력단의 전류인 가 0보다 작고, 상기 제2커패시터의 전압 인 가 상기 직류 전원의 전압에 1/2를 곱한 보다 작으면, 상기 제2-1스위치 및 상기 제2- 2스위치에 보정치 를 적용하고 , 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치 를 적용해 상기 제2커패시터 전 압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커 패시터 인버터.
  15. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는 집단 중성점 제어(Collective neutral point control scheme)로 상기 제2커패시터 전압을 제어하되,
    상기 출력단의 전류인 가 0보다 크고, 상기 제2커패시터의 전압 인 가 상기 직류 전원의 전압에 1/2를 곱한 보다 크면, 상기 제1-1스위치, 상기 제1-2스위 치, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치 를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치 를 적용해 상기 제2커패시터 전 압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  16. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는 집단 중성점 제어(Collective neutral point control scheme)로 상기 제2커패시터 전압을 제어하되,
    상기 출력단의 전류인 가 0보다 크고, 상기 제2커패시터의 전압 인 가 상기 직류 전원의 전압에 1/2를 곱한 보다 작으면, 상기 제1-1스위치, 상기 제1-2스 위치, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치 를 적용하고, 상 기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정 치 를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이 브리드 플라잉 커패시터 인버터.
  17. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는 집단 중성점 제어(Collective neutral point control scheme)로 상기 제2커패시터 전압을 제어하되,
    상기 출력단의 전류인 가 0보다 작고, 상기 제2커패시터의 전압 인 가 상기 직류 전원의 전압에 1/2를 곱한 보다 크면, 상기 제1-1스위치, 상기 제1-2스위 치, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치 를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치 를 적용해 상기 제2커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  18. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는 집단 중성점 제어(Collective neutral point control scheme)로 상기 제2커패시터 전압을 제어하되,
    상기 출력단의 전류인 가 0보다 작고, 상기 제2커패시터의 전압 인 가 상기 직류 전원의 전압에 1/2를 곱한 보다 작으면, 상기 제1-1스위치, 상기 제1-2스 위치, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치 를 적용하고, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치에 보정치 를 적용해 상기 제2커패 시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  19. 제7항 내지 제18항 중 어느 한 항에 있어서,
    상기 제어기는,
    상기
    Figure 112022004599151-pat00385
    에 상기
    Figure 112022004599151-pat00386
    를 뺀 값을 비례-적분 제어하여 보정치
    Figure 112022004599151-pat00387
    를 출력하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  20. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는,
    상기 출력단의 전류인 가 0보다 크고, 상기 제3커패시터의 전압 인 이 상기 제1커패시터의 전압인 보다 크면, 상기 제1-1스위치 및 상기 제1-2스위치에 보정치 를 적용하고, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치 를 적용해 상기 제1커패시터 및 상기 제3커패시터 전압의 평균 리플을 0으로 제어 하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  21. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는,
    상기 출력단의 전류인 가 0보다 크고, 상기 제3커패시터의 전압 인 이 상기 제1커패시터의 전압인 보다 작으면, 상기 제1-1스위치 및 상기 제1-2스위치에 보정치 를 적용하고, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치 를 적용해 상기 제1커패시터 및 상기 제3커패시터 전압의 평균 리플 을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  22. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는,
    상기 출력단의 전류인 가 0보다 작고, 상기 제3커패시터의 전압 인 이 상기 제1커패시터의 전압인 보다 작으면, 상기 제1-1스위치 및 상기 제1-2스위치에 보정치 를 적용하고, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치 를 적용해 상기 제1커패시터 및 상기 제3커패시터 전압의 평균 리플을 0으로 제어하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  23. 직류 전원;
    서로 직렬로 연결되고, 직류 전원과 병렬로 연결되는 제1 내지 3커패시터; 및
    상기 제1 내지 3커패시터와 병렬로 연결되고, 상별로 서로 병렬로 연결되는 제1 내지 3레그;
    를 포함하고,
    상기 제1 내지 3레그 각각은,
    상기 제1커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제1-1스위치; 제1-2스위치;
    상기 제3커패시터와 병렬로 연결되고, 서로 직렬로 연결되어 서로 번갈아 동작하는 제2-1스위치; 제2-2스위치;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제3-1스위치;
    일단이 상기 제2-1스위치와 상기 제2-2스위치 사이에 연결되며, 상기 제3-1스위치와 번갈아 동작하는 제3-2스위치;
    일단이 상기 제3-1스위치의 타단에 연결되는 제4-1스위치;
    일단이 상기 제3-2스위치의 타단에 연결되며, 타단이 상기 제4-1스위치의 타단과 출력단에 연결되며, 상기 제4-1스위치와 번갈아 동작하는 제4-2스위치;
    일단이 상기 제3-1스위치와 상기 제4-1스위치 사이에 연결되고, 타단이 상기 제3-2스위치와 상기 제4-2스위치 사이에 연결되는 플라잉 커패시터; 및
    상기 제1-1스위치, 상기 제1-2스위치, 상기 제2-1스위치, 상기 제2-2스위치, 상기 제3-1스위치, 상기 제3-2스위치, 상기 제4-1스위치 및 상기 제4-2스위치를 스위칭하되, 상기 출력단의 전류와 상기 직류 전원의 전압에 기초해 각 스위치의 듀티비에 보정치를 적용해, 상기 제1 내지 3커패시터 및 상기 플라잉 커패시터의 전압을 제어하는 제어기;
    를 포함하되,
    상기 제어기는,
    상기 출력단의 전류인 가 0보다 작고, 상기 제3커패시터의 전압 인 이 상기 제1커패시터의 전압인 보다 크면, 상기 제1-1스위치 및 상기 제1-2스위치에 보정치 를 적용하고, 상기 제2-1스위치 및 상기 제2-2스위치에 보정치 를 적용해 상기 제1커패시터 및 상기 제3커패시터 전압의 평균 리플을 0으로 제어 하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
  24. 제20항 내지 제23항 중 어느 한 항에 있어서,
    상기 제어기는,
    상기
    Figure 112022004599151-pat00408
    에 상기
    Figure 112022004599151-pat00409
    를 뺀 값을 비례-적분 제어하여 보정치
    Figure 112022004599151-pat00410
    를 출력하는 것을 특징으로 하는 5레벨 하이브리드 플라잉 커패시터 인버터.
KR1020220005224A 2022-01-13 2022-01-13 5레벨 하이브리드 플라잉 커패시터 인버터 KR102595206B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220005224A KR102595206B1 (ko) 2022-01-13 2022-01-13 5레벨 하이브리드 플라잉 커패시터 인버터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220005224A KR102595206B1 (ko) 2022-01-13 2022-01-13 5레벨 하이브리드 플라잉 커패시터 인버터

Publications (2)

Publication Number Publication Date
KR20230109355A KR20230109355A (ko) 2023-07-20
KR102595206B1 true KR102595206B1 (ko) 2023-10-30

Family

ID=87426434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220005224A KR102595206B1 (ko) 2022-01-13 2022-01-13 5레벨 하이브리드 플라잉 커패시터 인버터

Country Status (1)

Country Link
KR (1) KR102595206B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101730018B1 (ko) * 2015-03-18 2017-04-25 영남대학교 산학협력단 멀티레벨 인버터 장치
KR101929519B1 (ko) 2017-03-14 2018-12-14 주식회사 비츠로시스 불평형 커패시터 전압을 가지는 3 레벨 npc 인버터 시스템 및 그 제어 방법

Also Published As

Publication number Publication date
KR20230109355A (ko) 2023-07-20

Similar Documents

Publication Publication Date Title
Darus et al. Comparison of phase-shifted and level-shifted PWM in the modular multilevel converter
US9007789B2 (en) Electric circuit for high voltage power conversion
Wang et al. A three-level T-type indirect matrix converter based on the third-harmonic injection technique
Divan et al. Thin AC converters—A new approach for making existing grid assets smart and controllable
Altin et al. Three-phase three-level T-type grid-connected inverter with reduced number of switches
Lin et al. Three-level voltage-source inverter for shunt active filter
CN110829870B (zh) 一种模块化多电平变换器低频运行状态下的控制方法
Ghias et al. Voltage balancing strategy for a five-level flying capacitor converter using phase disposition PWM with sawtooth-shaped carriers
Pribadi et al. Novel control scheme for five-level hybrid flying-capacitor inverters without DC-link balancing circuits
KR20120041805A (ko) 기본 기준 파형으로의 제 3 고조파 콤포넌트의 추가
AU2017424982A1 (en) Switching scheme for static synchronous compensators using cascaded H-bridge converters
Abbasi et al. Novel controllers based on instantaneous pq power theory for transformerless SSSC and STATCOM
KR102595206B1 (ko) 5레벨 하이브리드 플라잉 커패시터 인버터
Babu Simulation study of indirect current control technique for shunt active filter
Allu et al. Design considerations of a full bridge modular multilevel converter under variable DC link voltage
Mohan et al. Harmonic optimised 24-pulse voltage source converter for high voltage DC systems
Zygmanowski et al. DC-link voltage balancing method for a hybrid asymmetric multilevel converter
JP2003289672A (ja) 電力変換装置
García-Vázquez et al. Decoupled Maximum Constant Boost Control for Quasi-Z-Source Inverter
Sambath et al. Performance evaluation of single phase H-bridge type diode clamped five level inverter
KR102575277B1 (ko) 6레벨 t-형 능동 중성점 클램핑 인버터
Nandankar et al. Performance analysis of transformer-less hybrid active power filter using different inverter topologies
Kumar et al. An Hybrid Multi Level Inverter Based DSTATCOM Control
Romero-Cadaval et al. Carrier based modulation with capacitor balancing for three-level neutral-point-clamped qZS inverter
Cervone et al. A hybrid modulation technique for the DC-bus voltage balancing in a three-phase NPC converter

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant