KR102575277B1 - 6레벨 t-형 능동 중성점 클램핑 인버터 - Google Patents

6레벨 t-형 능동 중성점 클램핑 인버터 Download PDF

Info

Publication number
KR102575277B1
KR102575277B1 KR1020220026129A KR20220026129A KR102575277B1 KR 102575277 B1 KR102575277 B1 KR 102575277B1 KR 1020220026129 A KR1020220026129 A KR 1020220026129A KR 20220026129 A KR20220026129 A KR 20220026129A KR 102575277 B1 KR102575277 B1 KR 102575277B1
Authority
KR
South Korea
Prior art keywords
switch
level
capacitor
neutral point
controlled
Prior art date
Application number
KR1020220026129A
Other languages
English (en)
Other versions
KR20230128801A (ko
Inventor
프리바디조나단
이동춘
김민석
Original Assignee
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영남대학교 산학협력단 filed Critical 영남대학교 산학협력단
Priority to KR1020220026129A priority Critical patent/KR102575277B1/ko
Publication of KR20230128801A publication Critical patent/KR20230128801A/ko
Application granted granted Critical
Publication of KR102575277B1 publication Critical patent/KR102575277B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 종래에 비해 출력 레벨 수를 늘릴 수 있고, 동일한 레벨 수의 다른 토폴로지에 비해 장치 수를 줄일 수 있으며, 다중 DC 링크 커패시터를 사용할 때, 중성점 불균형 문제를 해결할 수 있는 6레벨 T-형 능동 중성점 클램핑 인버터에 관한 것으로, 종래 사용되던 경로 선택회로를 4L-ANPC 부회로에 통합하여 종래에 비해 동일한 레벨의 멀티레벨 인버터보다 소자의 개수를 감소시킬 수 있는 6레벨 T-형 능동 중성점 클램핑 인버터에 관한 것이다.

Description

6레벨 T-형 능동 중성점 클램핑 인버터{6 Level T-Type Active Neutral Clamping Inverter}
본 발명은 6레벨 T-형 능동 중성점 클램핑 인버터에 관한 것으로, 보다 구체적으로 전류 경로를 선택하는 특성을 가진 T-type 인버터를 ANPC 인버터 말단에 연결하여 기존의 인버터보다 전압 레벨의 수를 증가시킬 수 있는 새로운 구조의 6레벨 T-형 능동 중성점 클램핑 인버터에 관한 것이다.
멀티레벨 컨버터(Multi-level Converter)는 2레벨 컨버터에 비해 더 낮은 전압 변동, 전고조파 왜곡(Total Harmonic Distortion, THD), IGBT의 차단 전압 감소, 작동 전력 범위의 증가 및 전자파 간섭(Electro Magnetic Interference, EMI) 완화 등의 다양한 이점을 제공한다. 이러한 멀티레벨 컨버터를 모터 드라이브, 태양광 인버터 및 계통 연결 시스템과 같은 다양한 목적을 위한 다양한 토폴로지, 변조 기술 및 제어 방식에 적용하는 수많은 연구가 수행되었다.
중성점 클램프(Neutral Point Clamped, NPC) 인버터 및 플라잉 커패시터 인버터(Flying Capacitor Inverter, FCI)와 같은 기존 토폴로지는 널리 인식되었으며, 능동 중성점 클램프(Active Neutral Point Clamped, ANPC) 인버터 및 하이브리드 클램프 인버터(Hybrid-Clamped Inverter, HCI)와 같은 다양한 토폴로지 변형으로 더욱 발전되었다.
종래 4레벨 하이브리드 클램프 인버터 구조에서 플라잉 커패시터를 제거해 단순화하면, 4레벨 능동 중성점 클램프(4-Level Active Neutral Point Clamped, 4L-ANPC) 인버터를 얻을 수 있다. 이러한 4L-ANPC 토폴로지는 커패시터 전압 변동 및 높은 고조파 왜곡에 악영향을 미치는 플라잉 커패시터의 전압을 제어할 필요가 없다. 이때, 4L-ANPC 토폴로지의 외부 회로는 DC 링크 커패시터 전압을 조절하는데 사용된다. 이러한 4L-ANPC에 있어서, 제로 시퀀스 전압의 주입과 듀티 사이클 조정을 통해 외부 회로를 제거하려는 시도가 있었다. 그러나 이러한 개선 방안은 출력 전압에서 더 높은 전고조파 왜곡을 희생하면서 얻어진다.
보조 밸런싱 회로가 있는 4L-ANPC 또한 연속 구성의 무정전 전원 공급 장치(UPS) 어플리케이션을 위해 특허를 받고 적용 및 상용화되었다. 이러한 기술의 인버터는 신뢰성과 효율의 향상에도 불구하고, 입력 DC 전압을 높여야 하는 경우, 인버터를 더 많은 레벨로 수정해야 할 때 플라잉 커패시터가 없는 것이 문제가 될 수 있다. 동일한 수의 레벨에서 더 높은 DC 링크 전압을 사용하면 더 높은 dv/dt값, 증가된 출력 전압 전고조파 왜곡 및 더 높은 장치 전압 스트레스가 발생하며, 이러한 문제점은 더 높은 동작 전압에서 인버터의 동작 범위 및 적용 가능성을 제한하는 문제점이 있다.
이러한 한계를 깨고, 출력 레벨의 개수를 늘리는 또 다른 방법은, T형 인버터 구조의 특징인 경로 선택기를 활용하는 것이다. 경로 선택기를 사용하면 서로 다른 하프 브리지 하위 회로와 각 위상 레그의 출력 노드 간의 연결 및 전도 경로를 해당 활성 스위치를 선택하여 간단히 설정할 수 있으며, 본 발명에서는 3레벨 T형 인버터(3L-T2I)의 경로 선택기 구조를 4L-ANPC 부회로에 통합하여 새로운 6레벨 T형 능동 중성점 클램프 인버터의 새로운 토폴로지를 제안한다.
한국 공개특허공보 제10-2018-0104842호("불평형 커패시터 전압을 가지는 3 레벨 NPC 인버터 시스템 및 그 제어 방법", 공개일 2018.09.27.)
본 발명은 상기한 바와 같은 기술적 과제를 해결하기 위해 안출된 것으로, 본 발명에 의한 6레벨 T-형 능동 중성점 클램핑 인버터의 목적은, 종래에 비해 출력 레벨 수를 늘릴 수 있고, 동일한 레벨 수의 다른 토폴로지에 비해 장치 수를 줄일 수 있으며, 다중 DC 링크 커패시터를 사용할 때, 중성점 불균형 문제를 해결할 수 있는 6레벨 T-형 능동 중성점 클램핑 인버터를 제공함에 있다.
상기한 바와 같은 기술적 과제를 해결하기 위한 본 발명에 의한 6레벨 T-형 능동 중성점 클램핑 인버터는, 서로 직렬로 연결되는 제1 내지 5커패시터를 포함하며, 양단이 직류 전원에 연결되는 DC링크 커패시터부 및 상기 DC링크 커패시터부에 위상별로 병렬로 연결되는 제1 내지 3레그를 포함하며, 상기 제1 내지 3레그 각각은, 양단이 상기 제1커패시터와 연결되며, 서로 직렬로 연결되어 교대로 스위칭되는 제1-1스위치와 제1-2스위치를 포함하는 제1스위치부, 양단이 상기 제3커패시터와 연결되며, 서로 직렬로 연결되어 교대로 스위칭되는 제3-1스위치와 제3-2스위치를 포함하는 제3스위치부, 양단이 상기 제5커패시터와 연결되며, 서로 직렬로 연결되어 교대로 스위칭되는 제5-1스위치와 제5-2스위치를 포함하는 제5스위치부, 일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제2-1스위치와 일단이 상기 제3-1스위치와 상기 제3-2스위치 사이에 연결되되, 상기 제2-1스위치와 교대로 스위칭되는 제2-2스위치를 포함하는 제2스위치부 및 상기 제2-2스위치와 직렬로 연결되는 제4-1스위치와, 일단이 상기 제5-1스위치와 상기 제5-2스위치 사이에 연결되되, 상기 제4-1스위치와 교대로 스위칭되는 제4-2스위치를 포함하는 제4스위치부를 포함하고, 상기 제4-1스위치 또는 상기 제2-2스위치의 타단에 출력단이 연결되며, 출력하고자 하는 전압에 따라 상기 제1 내지 5스위치부의 스위칭을 제어하는 제어기를 더 포함하는 것을 특징으로 한다.
또한, 상기 제어기는, 상별 출력 전압 지령이 0일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제3-1스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제3-2스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 온으로 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상별 출력 전압 지령이 제1레벨 범위일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제3-1스위치 및 상기 제4-1스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제3-2스위치 및 상기 제4-2스위치를 온으로 제어하며, 상기 제5-1스위치 및 상기 제5-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상별 출력 전압 지령이 제2레벨 범위일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제3-1스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제3-2스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제4-1스위치 및 상기 제4-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상별 출력 전압 지령이 제3레벨 범위일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제3-1스위치 및 상기 제3-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상별 출력 전압 지령이 제4레벨 범위일 때, 상기 제1-1스위치, 상기 제3-2스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제3-1스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제2-1스위치 및 상기 제2-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상별 출력 전압 지령이 제5레벨 범위일 때, 상기 제2-2스위치, 상기 제3-2스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제2-1스위치, 상기 제3-1스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제1-1스위치 및 상기 제1-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 한다.
또한, 상기 제1 내지 5스위치부의 듀티비는, 정규화된 상별 출력 전압 지령인
Figure 112022022453172-pat00001
의 범위에 따라 아래 수식을 통해 결정되는 것을 특징으로 한다.
(여기서
Figure 112022022453172-pat00003
는 x상의 제n스위치부의 듀티비)
또한, 상기
Figure 112022022453172-pat00004
는 아래 수식에 의해 결정되는 것을 특징으로 한다.
또한, 상기 직류 전원과 상기 DC링크 커패시터부 사이에 위치해 상기 제1 내지 5커패시터의 전압을 밸런싱하는 전압 밸런싱부를 더 포함하는 것을 특징으로 한다.
또한, 상기 전압 밸런싱부는, 상기 직류 전원과 상기 DC링크 커패시터부와 병렬로 연결되며, 서로 직렬로 연결되는 제6스위치와 제7스위치, 상기 제6스위치와 상기 제7스위치 사이에 위치해, 전류의 방향을 일측으로 제한하는 제1다이오드, 일단이 상기 제6스위치와 상기 제1다이오드 사이에 연결되고, 타단이 상기 제1커패시터와 상기 제2커패시터 사이에 연결되는 제1인덕터, 일단이 상기 제7스위치와 상기 제1다이오드 사이에 연결되고, 타단이 상기 제4커패시터와 상기 제5커패시터 사이에 연결되는 제2인덕터, 일단이 상기 제1인덕터의 타단에 연결되는 제8스위치, 일단이 상기 제2인덕터의 타단에 연결되고, 상기 제8스위치와 직렬로 연결되는 제9스위치, 상기 제8스위치와 상기 제9스위치 사이에 위치하는 제2다이오드, 일단이 상기 제8스위치와 상기 제2다이오드 사이에 연결되고, 타단이 상기 제2커패시터와 상기 제3커패시터 사이에 연결되는 제3인덕터 및 일단이 상기 제9스위치와 상기 제2다이오드 사이에 연결되고, 타단이 상기 제3커패시터와 상기 제4커패시터 사이에 연결되는 제4인덕터를 포함하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기 제3커패시터의 전압인
Figure 112022022453172-pat00006
이 상기 직류 전원의 출력전압을 5로 나눈
Figure 112022022453172-pat00007
보다 낮고, 상기 제3인덕터를 통해 흐르는 전류인
Figure 112022022453172-pat00008
의 크기가 기준치인
Figure 112022022453172-pat00009
이하이면 상기 제8스위치 및 상기 제9스위치를 온 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기 제3커패시터의 전압인
Figure 112022022453172-pat00010
이 상기 직류 전원의 출력전압을 5로 나눈
Figure 112022022453172-pat00011
보다 크거나, 상기 제3인덕터를 통해 흐르는 전류인
Figure 112022022453172-pat00012
의 크기가 기준치인
Figure 112022022453172-pat00013
를 초과하면, 상기 제8스위치 및 상기 제9스위치를 오프 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기
Figure 112022022453172-pat00014
에서 상기
Figure 112022022453172-pat00015
를 뺀 값을 비례-적분 제어해, 상기 제8스위치 및 상기 제9스위치의 듀티비
Figure 112022022453172-pat00016
를 출력하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기 제2 내지 4커패시터의 전압의 합인
Figure 112022022453172-pat00017
가 상기 직류 전원의 출력전압에 3/5를 곱한
Figure 112022022453172-pat00018
보다 낮고, 상기 제1인덕터를 통해 흐르는 전류인
Figure 112022022453172-pat00019
의 크기가 기준치인
Figure 112022022453172-pat00020
이하이면 상기 제6스위치 및 상기 제7스위치를 온 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기 제2 내지 4커패시터의 전압의 합인
Figure 112022022453172-pat00021
가 상기 직류 전원의 출력전압에 3/5를 곱한
Figure 112022022453172-pat00022
를 초과하거나, 상기 제1인덕터를 통해 흐르는 전류인
Figure 112022022453172-pat00023
의 크기가 기준치인
Figure 112022022453172-pat00024
를 초과하면 상기 제6스위치 및 상기 제7스위치를 오프 제어하는 것을 특징으로 한다.
또한, 상기 제어기는, 상기
Figure 112022022453172-pat00025
에서 상기
Figure 112022022453172-pat00026
를 뺀 값을 비례-적분 제어해, 상기 제6스위치 및 상기 제7스위치의 듀티비
Figure 112022022453172-pat00027
를 출력하는 것을 특징으로 한다.
또한, 상기 제1 내지 5커패시터 각각의 커패시턴스는 서로 동일한 것을 특징으로 한다.
상기한 바와 같은 본 발명에 의한 6레벨 T-형 능동 중성점 클램핑 인버터에 의하면, 종래 사용되던 경로 선택회로를 4L-ANPC 부회로에 통합하여 종래에 비해 동일한 레벨의 멀티레벨 인버터보다 소자의 개수를 감소시킬 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 의한 6레벨 T-형 능동 중성점 클램핑 인버터의 회로도이고,
도 2는 도 1에 도시된 본 발명의 일실시예에 의한 6L-TANPC 인버터의 DC링크 커패시터부(100)와 제1레그(200)만을 도시한 것이며,
도 3은 제1레그(200) ~ 제3레그 각각에서 듀티비
Figure 112022022453172-pat00028
, 게이팅 신호 기준
Figure 112022022453172-pat00029
및 스위칭 상태의 합인
Figure 112022022453172-pat00030
를 도시한 것이고,
도 4는 순서대로 본 실시예에 의한 6L-TANPC에서 0, 제1레벨범위 ~ 제5레벨범위의 출력전압을 가질 때 경로를 도시한 것이며,
도 5는 도 1에서 전압 밸런싱부(300)만을 도시한 것이고,
도 6은 제어기에서 상기한 제6스위치(S6) ~ 제9스위치(S9)를 제어하는 과정의 제어블록도이며,
도 7은 고진폭 및 저진폭 및 주파수및 주파수 변조 지수에서 출력 전압, DC 링크 커패시터 전압 및 출력 전류의 파형의 그래프이고,
도 8은 변조 지수인 m이 각각 0.2, 0.4, 0.6, 0.8, 1로 낮은 값에서 높은 값으로 변할 때, 출력 선간전압, DC링크 커패시터부(100)의 전압 및 출력 상전류의 그래프이며,
도 9는 다양한 변조 지수에서 극 전압 및 선간 전압의 THD 값의 그래프이고,
도 10은 임피던스 부하에 급격한 변화가 가해질 때 이 인버터의 동작의 그래프이며,
도 11에는 직류 전원(10)이 일정하고,
Figure 112022022453172-pat00031
가 각각 0.9 및 0.1인 조건에서 인버터의 출력 극 전압
Figure 112022022453172-pat00032
와 선간 전압의 그래프이다.
이하 첨부된 도면을 참고하여 본 발명에 의한 6레벨 T-형 능동 중성점 클램핑 인버터에 관하여 상세히 설명한다. 이하 인버터와 인버터의 용어를 혼용하여 사용한다.
도 1은 본 발명의 일실시예에 의한 6레벨 T-형 능동 중성점 클램핑 인버터의 회로도이다.
도 1에 도시된 바와 같이, 본 발명의 일실시예에 의한 6레벨 T-형 능동 중성점 클램핑 인버터는, 크게 DC링크 커패시터부(100), 제1레그(200) ~ 3레그 및 전압 밸런싱부(300)를 포함할 수 있다.
도 1에 도시된 바와 같이, DC링크 커패시터부(100)는 서로 직렬로 연결되는 제1커패시터(C1) ~ 제5커패시터(C5)를 포함하며, 양단이 직류 전원(10)에 연결된다.
제1레그(200) ~ 제3레그는 각각 위상별로 DC링크 커패시터부(100)와 병렬로 연결된다. 도 1에서는 제1레그(200)만이 도시되어 있으며, 제2레그와 제3레그는 제1레그(200)와 동일한 구성을 가지기 때문에, 제1레그(200)의 설명으로 제2레그와 제3레그의 설명을 대체한다.
전압 밸런싱부(300)는 직류 전원(10)과 DC링크 커패시터부(100) 사이에 위치해, 제1커패시터(C1) ~ 제5커패시터(C5)의 전압을 밸런싱한다.
먼저, 제1레그(200)에 대해서 설명한다.
제1레그(200)는 DC링크 커패시터부(100)에 포함되는 5개의 커패시터를 활용해, 본 발명의 일실시예에 의한 6레벨 T-형 능동 중성점 클램핑 인버터(이하 6L-TANPC 인버터)가 총 6레벨의 출력이 가능하도록 한다.
도 2는 도 1에 도시된 본 발명의 일실시예에 의한 6L-TANPC 인버터의 DC링크 커패시터부(100)와 제1레그(200)를 확대 도시한 것이다.
도 2에 도시된 바와 같이, 제1레그(200) ~ 제3레그 각각은, 제1스위치부(210) ~ 제5스위치부(250) 및 제어기(미도시)를 포함할 수 있다.
제1스위치부(210)는 제1-1스위치(S11) 및 제1-2스위치(S12)를 포함한다.
상기 제1-1스위치(S11)와 제1-2스위치(S12)는 서로 직렬로 연결되며, 제1스위치부(210)는 제1커패시터(C1)와 병렬로 연결된다. 즉, 제1스위치부(210)의 양단은 제1커패시터(C1)의 양단과 연결된다. 제1-1스위치(S11)와 제1-2스위치(S12)는 서로 상보적으로(Complementary) 동작하여, 제1-1스위치(S11)가 온 되면 제1-2스위치(S12)는 오프되고, 제1-1스위치(S11)가 오프되면, 제1-2스위치는 온 된다.
도 2에 도시된 바와 같이, 제3스위치부(230)는 양단이 제3커패시터(C3)의 양단과 연결되어, 제3커패시터(C3)와 병렬로 연결된다. 제3스위치부(230)는 서로 직렬로 연결되어 상보적으로 동작하는 제3-1스위치(S31) 및 제3-2스위치(S32)를 포함한다.
도 2에 도시된 바와 같이, 제5스위치부(250)는 양단이 제5커패시터(C5)의 양단과 연결되어 제5커패시터(C5)와 병렬로 연결된다. 제5스위치부(250)는 서로 직렬로 연결되어 상보적으로 동작하는 제5-1스위치(S51) 및 제5-2스위치(S52)를 포함한다.
제2스위치부(220)는 제1-1스위치(S11)와 제1-2스위치(S12) 사이에 연결되는 제2-1스위치(S21) 및 일단이 제3-1스위치(S31)와 제3-2스위치(S32) 사이에 연결되되, 제2-1스위치(S21)와 상보적으로 동작하는 제2-2스위치(S22)를 포함한다.
제4스위치부(240)는 제2-2스위치(S22)와 직렬로 연결되는 제4-1스위치(S41)와, 일단이 제5-1스위치(S51)와 제5-2스위치(S52) 사이에 연결되되, 제4-1스위치(S41)와 상보적으로 동작하는 제4-2스위치(S42)를 포함할 수 있다.
도 2에서는 제4-1스위치(S41)와 제2-2스위치(S22) 중, 제4-1스위치(S41)가 제2-2스위치(S22)보다 DC링크 커패시터부(100)측에 위치하는 것으로 도시되었는데, 본 발명은 제4-1스위치(S41)와 제2-2스위치(S22)의 연결구조를 이에 한정하는 것은 아니며, 제2-2스위치(S22)가 제4-1스위치(S41)보다 DC링크 커패시터부(100)측에 위치하는 실시예 또한 있을 수 있다.
제2-2스위치(S22)의 타단은 출력단에 연결되며, 출력단은 제2-1스위치(S21) 및 제4-2스위치(S42)의 타단과도 연결될 수 있다.
제어기는 출력하고자 하는 전압에 따라, 제1스위치부(210) ~ 제5스위치부(250)의 스위칭을 제어한다.
본 발명은 상기한 바와 같은 회로구조를 가져, 종래 다른 토폴로지와 달리 플라잉 커패시터나 클램핑 다이오드를 사용하지 않으면서 동일한 레벨의 출력전압을 출력할 수 있으며, 따라서 본 발명을 다양한 정격 전압을 가진 장치에 사용할 때, 구성요소를 보다 적게 사용할 수 있는 효과가 있으며, 아래 표는 종래 6레벨 인버터들과, 본 발명에 의한 6L-TANPC를 구현하는데 있어서 필요한 소자 수를 비교한 것이다.
이하 제어기에서 상별 출력 전압 지령에 따라 제1스위치부(210) ~ 제5스위치부(250) 각각을 스위칭하는 방법에 관하여 설명한다.
DC링크 커패시터부(100)의 전압이 잘 조절된다고 가정하면, 스위칭의 동작은 단순화된 동위상 배치(in-phase disposition, IPD) 레벨 이동 캐리어 기반 LS-PWM 기술로 구현할 수 있다. 여기서 제1스위치부(210) ~ 제5스위치부(250) 각각에 포함되는 한 쌍의 스위치들의 듀티 기준은 반송파와 비교된다. 먼저, 상별 출력 전압 지령인
Figure 112022022453172-pat00034
은 아래 수식과 같이 정의된다고 가정한다.
(1)
Figure 112022022453172-pat00035
상기한 수식에서
Figure 112022022453172-pat00036
,
Figure 112022022453172-pat00037
,
Figure 112022022453172-pat00038
및
Figure 112022022453172-pat00039
는 각각 진폭 변조 지수, 주파수 변조 지수, 기본 각주파수 및 초기 위상각을 의미하며, x는 a, b, c 위상 각각을 의미할 수 있다. 진폭 변조 지수와 주파수 변조 지수의 범위는 0~1인 반면,
Figure 112022022453172-pat00040
는 위상 a, b, c 각각에 대해 0도, -120도, -240도로 설정된다. 여기서 주파수 변조 지수는 기본 각주파수에 대한 단위 변조 지수를 나타낸다. 스위칭 상태에 따라 각 스위칭 장치의 듀티비는 아래 수식과 같이 결정될 수 있다.
(2)
(3)
(4)
(5)
(6)
(7)
상기한 수식들에서
Figure 112022022453172-pat00047
는 x상 제n스위치부의 듀티비를 의미하며,
Figure 112022022453172-pat00048
는 0~1 사이의 정규화된 기준 값을 의미한다.
도 3은 제1레그(200) ~ 제3레그 각각에서 듀티비
Figure 112022022453172-pat00049
, 게이팅 신호 기준
Figure 112022022453172-pat00050
및 스위칭 상태의 합인
Figure 112022022453172-pat00051
를 보여준다. 제1스위치부(210) ~ 제5스위치부(250) 각각의 모든 쌍의 동작은 데드타임이 필요하며 , 데드 타임의 길이에 따라 실제 스위칭 상태
Figure 112022022453172-pat00052
의 값은 두 스위칭 상태 사이의 정류 동안 데드 타임 효과로 인해,
Figure 112022022453172-pat00053
에서 약간 변동할 수 있다.
상기한 수식 (3) ~ (7)에 의해 결정되는 제1스위치부(210) ~ 제5스위치부(250)의 온/오프/스위칭제어를 표로 정리하면, 아래와 같다.
상기한 표의 가장 상측 행에서 0은 출력전압이 없을 때를 의미하고, 제1레벨범위는
Figure 112022022453172-pat00055
가 -1 이상 -0.6미만으로, 0보다 큰 출력전압을 의미하고, 제2레벨범위는
Figure 112022022453172-pat00056
가 -0.6 이상 -0.2미만으로, 제1레벨범위보다 큰 출력전압을 의미하며, 제3레벨범위는
Figure 112022022453172-pat00057
가 -0.2 이상 0.2미만으로, 제2레벨범위보다 큰 출력전압을 의미하고, 제4레벨범위는
Figure 112022022453172-pat00058
가 0.2 이상 0.6미만으로, 제3레벨범위보다 큰 출력전압을 의미하며, 제5레벨범위는
Figure 112022022453172-pat00059
가 0.6 이상 1미만으로, 제4레벨범위보다 큰 출력전압을 의미한다. 또한, 상기한 표에서 0은 오프상태를 유지하고 있는 것을 의미하고, 1은 온 상태를 유지하고 있는 것을 의미한다. 단, 상기한 표에서는 제n-1스위치에 대해서만 설명되었으므로, 제n-2스위치는 제n-1스위치와 상보적으로 동작하므로, 반대 상태로 동작할 수 있다. 상기한 표에서
Figure 112022022453172-pat00060
는 제n스위치부에 포함되는 한 쌍의 스위치들이 소정의 듀티비로 서로 상보적으로 스위칭 동작하는 것을 의미한다.
도 4는 순서대로 본 실시예에 의한 6L-TANPC에서 0, 제1레벨범위 ~ 제5레벨범위의 출력전압을 가질 때 경로를 도시한 것이다.
이하 첨부된 제어기에서 전압 밸런싱부(300)를 통해 DC링크 커패시터부(100)에 포함되는 제1커패시터(C1) ~ 제5커패시터(C5)의 전압을 밸런싱하는 제어방법에 대해서 설명한다.
먼저, 제1커패시터(C1) ~ 제5커패시터(C5)의 커패시턴스는 서로 동일하게 설계될 수 있으며, 제1커패시터(C1) ~ 제5커패시터(C5)는 동일한 전압 지령에서 조정될 수 있다.
도 5는 도 1에서 전압 밸런싱부(300)만을 확대 도시한 것이다.
도 5에 도시된 전압 밸런싱부(300)는 3개의 커패시터에 대한 2개의 밸런싱 회로의 조합으로 볼 수 있다.
도 5에 도시된 바와 같이, 전압 밸런싱부(300)는 직류 전원(10)과 DC링크 커패시터부(100)와 병렬로 연결되며, 서로 직렬로 연결되는 제6스위치(S6), 제7스위치(S7), 제6스위치(S6)와 제7스위치(S7) 사이에 위치해 전류의 방향을 일측으로 제한하는 제1다이오드(D1), 일단이 제6스위치(S6)와 제1다이오드(D1) 사이에 연결되고, 타단이 제1커패시터(C1)와 제2커패시터(C2) 사이에 연결되는 제1인덕터(L1), 일단이 제7스위치(S7)와 제1다이오드(D1) 사이에 연결되고, 타단이 제4커패시터(C4)와 제5커패시터(C5) 사이에 연결되는 제2인덕터(L2), 일단이 제1인덕터(L1)의 타단에 연결되는 제8스위치(S8), 일단이 제2인덕터(L2)의 타단에 연결되고, 제8스위치(S8)와 직렬로 연결되는 제9스위치(S9), 제8스위치(S8)와 제9스위치(S9) 사이에 위치하는 제2다이오드(D2), 일단이 제8스위치(S8)와 제2다이오드(D2) 사이에 연결되고, 타단이 제2커패시터(C2)와 제3커패시터(C3) 사이에 연결되는 제3인덕터(L3) 및 일단이 제9스위치(S9)와 제2다이오드(D2) 사이에 연결되고, 타단이 제3커패시터(C3)와 제4커패시터(C4) 사이에 연결되는 제4인덕터(L4)를 포함할 수 있다.
제어기는 상기한 전압 밸런싱부(300)의 구성들 중, 제6스위치(S6) ~ 제9스위치(S9)를 제어하여 제1커패시터(C1) ~ 제5커패시터(C5)의 전압을 제어한다.
먼저, 제어기에서 제3커패시터(C3)의 전압을 제어하는 방법에 대해서 설명한다.
제어기는 제3커패시터(C3)의 전압인
Figure 112022022453172-pat00061
이 직류 전원(10)의 출력전압을 5로 나눈
Figure 112022022453172-pat00062
보다 낮고, 제3인덕터(L3)를 통해 흐르는 전류인
Figure 112022022453172-pat00063
의 크기가 기준치인
Figure 112022022453172-pat00064
이하이면 상기 제8스위치(S8) 및 상기 제9스위치(S9)를 온 제어한다. 여기서 제8스위치(S8)와 제9스위치(S9)는 소정 듀티비로 스위칭될 수 있다. 이러한 방식을 통해 제3커패시터(C3)는 충전되어,
Figure 112022022453172-pat00065
에 가깝게 밸런싱될 수 있다.
또한, 제어기는 제3커패시터(C3)의 전압인
Figure 112022022453172-pat00066
이 상기
Figure 112022022453172-pat00067
보다 크거나, 제3인덕터(L3)를 통해 흐르는 전류인
Figure 112022022453172-pat00068
의 크기가 기준치인
Figure 112022022453172-pat00069
를 초과하면, 제8스위치(S8) 및 제9스위치(S9)를 오프 제어할 수 있다. 이러한 방식을 통해 제3커패시터(C3)는 방전되어,
Figure 112022022453172-pat00070
에 가깝게 밸런싱될 수 있다.
상술한 제어 과정에서 제8스위치(S8) 및 제9스위치(S9)의 듀티비인
Figure 112022022453172-pat00071
는 제어기가
Figure 112022022453172-pat00072
에서 상기
Figure 112022022453172-pat00073
를 뺀 값을 비례-적분 제어해 출력될 수 있다.
제어기는 상술한 제3커패시터(C3)의 전압 제어와 별개로, 제2커패시터(C2) ~ 제4커패시터(C4)의 전압을 제어할 수 있다.
제어기는, 제2커패시터(C2) ~ 제4커패시터(C4)의 전압의 합인
Figure 112022022453172-pat00074
가 직류 전원(10)의 출력전압에 3/5를 곱한
Figure 112022022453172-pat00075
보다 낮고, 제1인덕터(L1)를 통해 흐르는 전류인
Figure 112022022453172-pat00076
의 크기가 기준치인
Figure 112022022453172-pat00077
이하이면 제6스위치(S6) 및 제7스위치(S7)를 온 제어할 수 있다. 여기서 온 제어란, 소정 듀티비로 스위칭되는 것을 의미할 수 있으며, 이를 통해 제2커패시터(C2) ~ 제4커패시터(C4)는 충전될 수 있다.
또한 상기 제어기는, 제2커패시터(C2) ~　제4커패시터(C4)의 전압의 합인
Figure 112022022453172-pat00078
가 직류 전원(10)의 출력전압에 3/5를 곱한
Figure 112022022453172-pat00079
를 초과하거나, 제1인덕터(L1)를 통해 흐르는 전류인
Figure 112022022453172-pat00080
의 크기가 기준치인
Figure 112022022453172-pat00081
를 초과하면 제6스위치(S6) 및 제7스위치(S7)를 오프 제어할 수 있으며, 이를 통해 제2커패시터(C2) ~ 제4커패시터(C4)는 방전될 수 있다.
상술한 제어 과정에서 제6스위치(S6) 및 제7스위치(S7)의 듀티비
Figure 112022022453172-pat00082
는 제어기가 상기
Figure 112022022453172-pat00083
에서 상기
Figure 112022022453172-pat00084
를 뺀 값을 비례-적분 제어해 출력할 수 있다.
도 6은 제어기에서 상기한 제6스위치(S6) ~ 제9스위치(S9)를 제어하는 과정의 제어블록도이다. 도 6에 도시된 바와 같이, 제6스위치(S6) ~ 제9스위치(S9) 각각의 듀티비를 출력하면, 듀티비를 이용해 LS-PWM 제어를 통해 제6스위치(S6) ~ 제9스위치(S9) 각각을 제어할 수 있다.
본 발명에서는 제안된 6L-TANPC 효율성을 검증하기 위해 시뮬레이션을 수행하였다. 아래 표에는 3상 6L-TANPC의 시뮬레이션 매개변수가 나열되어 있다.
도 7은 고진폭 및 저진폭 및 주파수 변조 지수에서 출력 전압, DC 링크 커패시터 전압 및 출력 전류의 파형을 보여준다. 여기서
Figure 112022022453172-pat00086
및
Figure 112022022453172-pat00087
는 모두 m으로 표시되는 동일한 값으로 설정되어 있다고 가정한다. 단위 변조 지수(m=1)에서 극 전압은
Figure 112022022453172-pat00088
와 같으며, 22%인 낮은 THD를 생성하는 반면 선간 전압 및 출력 상 전류의 THD는 13.52% 및 1.43%이다. 한편, m=0.2에서 이들 파형의 THD는 각각 104.80%, 71.07% 및 7.67%이다. 낮은 변조 지수에서 이러한 높은 THD 값은 레벨 수의 감소로 인해 다중 레벨 인버터에서 일반적이다.
제1커패시터(C1) ~ 제5커패시터(C5)의 전압은 기준 값 E에서 전압 밸런싱부(300)에 의해 제어되며, 여기에서 높고 낮은 변조 지수에서 전압 리플의 가장 높은 피크 값은 각각 기준의 5.27% 및 1.68%이다.
변조 지수인 m이 각각 0.2, 0.4, 0.6, 0.8, 1로 낮은 값에서 높은 값으로 변할 때, 출력 선간전압, DC링크 커패시터부(100)의 전압 및 출력 상전류가 도 8에 도시되어 있다. 도 8에 도시된 바와 같이, DC링크 커패시터부(100)의 전압은 변동이 적은 기준 값으로 유지된다.
도 9는 다양한 변조 지수에서 극전압 및 선간 전압의 THD 값을 보여준다.
도 10은 임피던스 부하에 급격한 변화가 가해질 때 이 인버터의 동작을 보여준다. 여기서 초기부하는 R=60Ω 및 L=6mH로 설정된다. 나중에 부하가 R=12Ω 및 L=1.2mH로 감소하므로 초기 조건보다 약 5배 높게 출력 전력이 증가한다. 단위 변조 지수에서 출력 전력인
Figure 112022022453172-pat00089
은 300kW에서 1.5MW로 증가하며, DC링크 커패시터부(100)의 최대 전압 리플은 2.82%에서 5.79%로 증가한다. 인버터가 m=0.2에서 동작되면 출력 전력이 13kW에서 65kW로 증가한다. 이 경우 DC링크 커패시터부(100)의 전압 리플은 각각 2.83% 및 3.42%이다. 이는 본 발명의 전압 밸런싱부(300)가 급격한 부하 변화에도 불구하고 변동이 적은 기준 전압(기준의 10% 미만)에서 DC링크 커패시터부(100)의 전압을 유지하는 것에 대해서 효과적임을 보여준다.
추가 검증을 위해 축소된 2상 6L-TANPC 인버터가 구축되고, 구축된 인버터는 아래 표에 나열된 매개변수로 동작한다.
도 11에는 직류 전원(10)이 일정하고,
Figure 112022022453172-pat00091
가 각각 0.9 및 0.1인 조건에서 인버터의 출력 극 전압
Figure 112022022453172-pat00092
와 선간 전압이 도시되어있다. 도 11a는
Figure 112022022453172-pat00093
가 0.9일 때의 극 전압이고, 도 11b는
Figure 112022022453172-pat00094
가 0.9일때의 선간 전압, 도 11c는
Figure 112022022453172-pat00095
가 0.1일 때 극전압, 도 11d는
Figure 112022022453172-pat00096
가 0.1일 때의 선간전압이다.
Figure 112022022453172-pat00097
가 0.9 및 0.1인 두 경우 모두 기준 전압은
Figure 112022022453172-pat00098
가 1일 때 생성된다. 또한, 출력 전압 파형도 시뮬레이션 결과의 파형과 유사하다.
본 발명에서는 6레벨 T형 ANPC 인버터(6L-TANPC)의 새로운 토폴로지를 제안하였다. 본 발명은 T형 구조를 4레벨 ANPC 인버터에 통합함으로써 출력 전압의 레벨 수가 증가하므로 출력 전압에서 더 낮은 전압 단계 및 고조파 전압 왜곡이 발생한다. 이 인버터의 유효성은 단위변조지수에서 선간전압의 THD가 13.52%이고 최대 DC링크 커패시터 전압 리플이 기준값의 10% 미만인 시뮬레이션 결과를 통해 검증되었다. 이 발명의 동작은 축소된 프로토타입으로도 검증되었다.
본 발명은 상기한 실시예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 다양한 변형 실시가 가능한 것은 물론이다.
10 : 직류 전원
100 : DC링크 커패시터부
200 : 제1레그
210 ~ 250 : 제1스위치부 ~ 제5스위치부
300 : 전압 밸런싱부
C1 ~ C5 : 제1커패시터 ~ 제5커패시터
D1 : 제1다이오드 D2 : 제2다이오드
S11 : 제1-1스위치 S12 : 제1-2스위치
S21 : 제2-1스위치 S22 : 제2-2스위치
S31 : 제3-1스위치 S32 : 제3-2스위치
S41 : 제4-1스위치 S42 : 제4-2스위치
S51 : 제5-1스위치 S52 : 제5-2스위치
S6 : 제6스위치 S7 : 제7스위치
S8 : 제8스위치 S9 : 제9스위치
L1 ~ L4 : 제1인덕터 ~ 제4인덕터

Claims (17)

  1. 각 상별로 0전압 및 제1레벨 내지 제5레벨의 전압 중 어느 한 전압을 출력하는 6레벨 T-형 능동 중성점 클램핑 인버터에서,
    서로 직렬로 연결되는 제1 내지 5커패시터를 포함하며, 양단이 직류 전원에 연결되는 DC링크 커패시터부; 및
    상기 DC링크 커패시터부에 위상별로 병렬로 연결되는 제1 내지 3레그;
    를 포함하며,
    상기 제1 내지 3레그 각각은,
    양단이 상기 제1커패시터와 연결되며, 서로 직렬로 연결되어 교대로 스위칭되는 제1-1스위치와 제1-2스위치를 포함하는 제1스위치부;
    양단이 상기 제3커패시터와 연결되며, 서로 직렬로 연결되어 교대로 스위칭되는 제3-1스위치와 제3-2스위치를 포함하는 제3스위치부;
    양단이 상기 제5커패시터와 연결되며, 서로 직렬로 연결되어 교대로 스위칭되는 제5-1스위치와 제5-2스위치를 포함하는 제5스위치부;
    일단이 상기 제1-1스위치와 상기 제1-2스위치 사이에 연결되는 제2-1스위치와 일단이 상기 제3-1스위치와 상기 제3-2스위치 사이에 연결되되, 상기 제2-1스위치와 교대로 스위칭되는 제2-2스위치를 포함하는 제2스위치부; 및
    상기 제2-2스위치와 직렬로 연결되는 제4-1스위치와, 일단이 상기 제5-1스위치와 상기 제5-2스위치 사이에 연결되되, 상기 제4-1스위치와 교대로 스위칭되는 제4-2스위치를 포함하는 제4스위치부;

    출력하고자 하는 전압에 따라 상기 제1 내지 5스위치부의 스위칭을 제어하는 제어기;
    를 포함하고,
    상기 6레벨 T-형 능동 중성점 클램핑 인버터의 출력단은 상기 제4-1스위치 또는 상기 제2-2스위치의 타단에 연결된 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
  2. 제1항에 있어서,
    상기 제어기는,
    상별 출력 전압 지령이 0일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제3-1스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제3-2스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 온으로 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
  3. 제1항에 있어서,
    상기 제어기는,
    상별 출력 전압 지령이 상기 제1레벨 범위일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제3-1스위치 및 상기 제4-1스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제3-2스위치 및 상기 제4-2스위치를 온으로 제어하며, 상기 제5-1스위치 및 상기 제5-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
  4. 제1항에 있어서,
    상기 제어기는,
    상별 출력 전압 지령이 제2레벨 범위일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제3-1스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제3-2스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제4-1스위치 및 상기 제4-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
  5. 제1항에 있어서,
    상기 제어기는,
    상별 출력 전압 지령이 제3레벨 범위일 때, 상기 제1-1스위치, 상기 제2-1스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제2-2스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제3-1스위치 및 상기 제3-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
  6. 제1항에 있어서,
    상기 제어기는,
    상별 출력 전압 지령이 제4레벨 범위일 때, 상기 제1-1스위치, 상기 제3-2스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제1-2스위치, 상기 제3-1스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제2-1스위치 및 상기 제2-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
  7. 제1항에 있어서,
    상기 제어기는,
    상별 출력 전압 지령이 제5레벨 범위일 때, 상기 제2-2스위치, 상기 제3-2스위치, 상기 제4-2스위치 및 상기 제5-2스위치를 오프로 제어하고, 상기 제2-1스위치, 상기 제3-1스위치, 상기 제4-1스위치 및 상기 제5-1스위치를 온으로 제어하며, 상기 제1-1스위치 및 상기 제1-2스위치를 소정 듀티비로 스위칭 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
  8. 제3항 내지 제7항 중 어느 한 항에 있어서,
    각 상별 상기 제1 내지 5스위치부의 각각의 듀티비는, 정규화된 상별 출력 전압 지령인
    Figure 112022022453172-pat00099
    의 범위에 따라 아래 수식을 통해 결정되는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.

    (여기서
    Figure 112022022453172-pat00101
    는 x상의 제n스위치부의 듀티비)

  9. 제1항에 있어서,
    상기 직류 전원과 상기 DC링크 커패시터부 사이에 위치해 상기 제1 내지 5커패시터의 전압을 밸런싱하는 전압 밸런싱부;
    를 더 포함하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
  10. 제9항에 있어서,
    상기 전압 밸런싱부는,
    상기 직류 전원과 상기 DC링크 커패시터부와 병렬로 연결되며, 서로 직렬로 연결되는 제6스위치;와 제7스위치;
    상기 제6스위치와 상기 제7스위치 사이에 위치해, 전류의 방향을 일측으로 제한하는 제1다이오드;
    일단이 상기 제6스위치와 상기 제1다이오드 사이에 연결되고, 타단이 상기 제1커패시터와 상기 제2커패시터 사이에 연결되는 제1인덕터;
    일단이 상기 제7스위치와 상기 제1다이오드 사이에 연결되고, 타단이 상기 제4커패시터와 상기 제5커패시터 사이에 연결되는 제2인덕터;
    일단이 상기 제1인덕터의 타단에 연결되는 제8스위치;
    일단이 상기 제2인덕터의 타단에 연결되고, 상기 제8스위치와 직렬로 연결되는 제9스위치;
    상기 제8스위치와 상기 제9스위치 사이에 위치하는 제2다이오드;
    일단이 상기 제8스위치와 상기 제2다이오드 사이에 연결되고, 타단이 상기 제2커패시터와 상기 제3커패시터 사이에 연결되는 제3인덕터; 및
    일단이 상기 제9스위치와 상기 제2다이오드 사이에 연결되고, 타단이 상기 제3커패시터와 상기 제4커패시터 사이에 연결되는 제4인덕터;
    를 포함하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
  11. 제10항에 있어서,
    상기 제어기는,
    상기 제3커패시터의 전압인
    Figure 112022022453172-pat00103
    이 상기 직류 전원의 출력전압을 5로 나눈
    Figure 112022022453172-pat00104
    보다 낮고, 상기 제3인덕터를 통해 흐르는 전류인
    Figure 112022022453172-pat00105
    의 크기가 기준치인
    Figure 112022022453172-pat00106
    이하이면 상기 제8스위치 및 상기 제9스위치를 온 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
  12. 제10항에 있어서,
    상기 제어기는,
    상기 제3커패시터의 전압인
    Figure 112022022453172-pat00107
    이 상기 직류 전원의 출력전압을 5로 나눈
    Figure 112022022453172-pat00108
    보다 크거나, 상기 제3인덕터를 통해 흐르는 전류인
    Figure 112022022453172-pat00109
    의 크기가 기준치인
    Figure 112022022453172-pat00110
    를 초과하면, 상기 제8스위치 및 상기 제9스위치를 오프 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
  13. 제11항에 있어서,
    상기 제어기는,
    상기
    Figure 112022022453172-pat00111
    에서 상기
    Figure 112022022453172-pat00112
    를 뺀 값을 비례-적분 제어해, 상기 제8스위치 및 상기 제9스위치의 듀티비
    Figure 112022022453172-pat00113
    를 출력하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
  14. 제10항에 있어서,
    상기 제어기는,
    상기 제2 내지 4커패시터의 전압의 합인
    Figure 112022022453172-pat00114
    가 상기 직류 전원의 출력전압에 3/5를 곱한
    Figure 112022022453172-pat00115
    보다 낮고, 상기 제1인덕터를 통해 흐르는 전류인
    Figure 112022022453172-pat00116
    의 크기가 기준치인
    Figure 112022022453172-pat00117
    이하이면 상기 제6스위치 및 상기 제7스위치를 온 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
  15. 제10항에 있어서,
    상기 제어기는,
    상기 제2 내지 4커패시터의 전압의 합인
    Figure 112022022453172-pat00118
    가 상기 직류 전원의 출력전압에 3/5를 곱한
    Figure 112022022453172-pat00119
    를 초과하거나, 상기 제1인덕터를 통해 흐르는 전류인
    Figure 112022022453172-pat00120
    의 크기가 기준치인
    Figure 112022022453172-pat00121
    를 초과하면 상기 제6스위치 및 상기 제7스위치를 오프 제어하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
  16. 제14항에 있어서,
    상기 제어기는,
    상기
    Figure 112022022453172-pat00122
    에서 상기
    Figure 112022022453172-pat00123
    를 뺀 값을 비례-적분 제어해, 상기 제6스위치 및 상기 제7스위치의 듀티비
    Figure 112022022453172-pat00124
    를 출력하는 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
  17. 제1항에 있어서,
    상기 제1 내지 5커패시터 각각의 커패시턴스는 서로 동일한 것을 특징으로 하는 6레벨 T-형 능동 중성점 클램핑 인버터.
KR1020220026129A 2022-02-28 2022-02-28 6레벨 t-형 능동 중성점 클램핑 인버터 KR102575277B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220026129A KR102575277B1 (ko) 2022-02-28 2022-02-28 6레벨 t-형 능동 중성점 클램핑 인버터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220026129A KR102575277B1 (ko) 2022-02-28 2022-02-28 6레벨 t-형 능동 중성점 클램핑 인버터

Publications (2)

Publication Number Publication Date
KR20230128801A KR20230128801A (ko) 2023-09-05
KR102575277B1 true KR102575277B1 (ko) 2023-09-06

Family

ID=87973457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220026129A KR102575277B1 (ko) 2022-02-28 2022-02-28 6레벨 t-형 능동 중성점 클램핑 인버터

Country Status (1)

Country Link
KR (1) KR102575277B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101791289B1 (ko) * 2013-06-17 2017-10-27 엘에스산전 주식회사 멀티레벨 인버터
KR101730018B1 (ko) * 2015-03-18 2017-04-25 영남대학교 산학협력단 멀티레벨 인버터 장치
KR101929519B1 (ko) 2017-03-14 2018-12-14 주식회사 비츠로시스 불평형 커패시터 전압을 가지는 3 레벨 npc 인버터 시스템 및 그 제어 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Operation of a Seven-Level T-Type Active Neutral-Point-Clamped Converter With Modi?ed Level-Shifted PWM(2020.11.19.)

Also Published As

Publication number Publication date
KR20230128801A (ko) 2023-09-05

Similar Documents

Publication Publication Date Title
Barbosa et al. Active-neutral-point-clamped (ANPC) multilevel converter technology
Barbosa et al. Active neutral-point-clamped multilevel converters
CN101553977B (zh) 用于转换电流的装置
US20120307533A1 (en) 3-level pulse width modulation inverter with snubber circuit
Ahmadzadeh et al. Modified PWM control method for neutral point clamped multilevel inverters
WO2019238443A1 (en) Voltage source converter generating at least two pulse trains using at least three voltage levels
KR20200129980A (ko) 중성점 제어가 가능한 멀티레벨 인버터의 dpwm 스위칭 장치 및 방법
KR20110074779A (ko) 멀티레벨 전압 출력 및 고조파 필터를 갖는 전력 변환기
CA2995538A1 (en) Voltage source converter and control thereof
KR20120041805A (ko) 기본 기준 파형으로의 제 3 고조파 콤포넌트의 추가
US11437927B2 (en) Voltage source converter generating a pulse train using two voltage levels
Busquets Monge Neutral-point-clamped dc-ac power converters
KR102575277B1 (ko) 6레벨 t-형 능동 중성점 클램핑 인버터
Verma et al. A review on switching function of multi level inverter and applications
Ott et al. Neutral point clamped quasi-impedance-source inverter
Leal et al. Hysteresis Band Current Control Applied to a Five-Level NPC Type G Converter
Yalla et al. A new three-phase multipoint clamped 5L-HPFC with reduced PSD count and switch stress
Pribadi et al. A Six-level T-type ANPC inverter for medium-voltage applications
CN111740630B (zh) 一种高压大功率变换器模块及其控制方法
KR101224589B1 (ko) 멀티레벨 인버터
Salehahari et al. A new structure of multilevel inverters based on coupled inductors to increase the output current
Jin et al. Analysis and control of a hybrid-clamped four-level π-type converter
SE540483C2 (en) A hybrid modular multilevel converter
KR102595206B1 (ko) 5레벨 하이브리드 플라잉 커패시터 인버터
CN111262464A (zh) 一种半桥级联型多电平逆变电路及控制方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant