KR102594471B1 - Multi-test zone controller for semiconductor test equipment - Google Patents

Multi-test zone controller for semiconductor test equipment Download PDF

Info

Publication number
KR102594471B1
KR102594471B1 KR1020220169548A KR20220169548A KR102594471B1 KR 102594471 B1 KR102594471 B1 KR 102594471B1 KR 1020220169548 A KR1020220169548 A KR 1020220169548A KR 20220169548 A KR20220169548 A KR 20220169548A KR 102594471 B1 KR102594471 B1 KR 102594471B1
Authority
KR
South Korea
Prior art keywords
test
test zone
code
zone
command
Prior art date
Application number
KR1020220169548A
Other languages
Korean (ko)
Inventor
이종섭
서병재
박대영
전민지
Original Assignee
주식회사디아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사디아이 filed Critical 주식회사디아이
Priority to KR1020220169548A priority Critical patent/KR102594471B1/en
Application granted granted Critical
Publication of KR102594471B1 publication Critical patent/KR102594471B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2862—Chambers or ovens; Tanks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Environmental & Geological Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 테스트 장비의 다중 테스트 존 제어장치를 개시한다. 이러한 본 발명은 특정 비트(Bit)를 테스트 존 선택 비트(Test Zone Select Bit)로 할당하는 명령코드를 제어유닛에서 송신하도록 구성하면서 테스트 장비내의 각 테스트 존에는 할당된 테스트 존 선택 비트가 포함되는 명령코드의 수신 여부에 따라 테스트 명령코드 실행 여부를 결정하는 명령코드 억셉터(Acceptor)를 구성한 것이고, 이에 따라 종래 인에이블 존(Enable Zone) 명령코드를 사용하는 반도체 테스트 장비보다 전송되는 명령코드의 횟수를 줄일 수 있도록 하여 테스트 존에서의 명령코드 처리 등을 단순화시켜 전체 테스트 시간을 단축하고, 구조 단순화를 통해 테스트 진행을 위한 하드웨어 개발 시간을 단축시키는 것이다.The present invention discloses a multi-test zone control device for semiconductor test equipment. This invention is configured to transmit a command code that allocates a specific bit as a test zone select bit from the control unit, and each test zone in the test equipment includes a command that includes the assigned test zone selection bit. It consists of a command code acceptor that determines whether to execute the test command code depending on whether the code is received, and as a result, the number of command codes transmitted is higher than that of semiconductor test equipment that uses conventional enable zone command codes. By reducing the overall test time by simplifying command code processing in the test zone, the hardware development time for testing is shortened by simplifying the structure.

Description

반도체 테스트 장비의 다중 테스트 존 제어장치{Multi-test zone controller for semiconductor test equipment}Multi-test zone controller for semiconductor test equipment}

본 발명은 다중의 테스트 존(Test Zone)을 가지는 반도체 테스트 장비에 관한 것으로, 보다 상세하게는 하나의 통신라인을 이용하여 다중을 이루는 테스트 존에 각각 명령코드를 일괄 전송시 그 일괄 전송되는 명령코드에 테스트를 수행할 선택비트가 포함되도록 하면서, 각 테스트 존에서 명령코드 처리 여부를 결정할 수 있도록 하는 반도체 테스트 장비의 다중 테스트 존 제어장치에 관한 것이다.The present invention relates to semiconductor test equipment having multiple test zones. More specifically, when command codes are collectively transmitted to each test zone forming multiple test zones using a single communication line, the command codes are transmitted in batches. It relates to a multi-test zone control device for semiconductor test equipment that includes a selection bit to perform a test in and allows each test zone to determine whether to process a command code.

일반적으로, IC칩 등으로 대표되는 반도체 소자의 적절한 기능성과 신뢰성을 보장하기 위하여, 상기 반도체 소자의 제조업자는 상기 반도체 소자를 벤더(Vender) 또는 고객에게 전달하기 전에 반도체 테스트 장비를 통해 테스트하는 것이다.Generally, in order to ensure appropriate functionality and reliability of semiconductor devices such as IC chips, manufacturers of the semiconductor devices test the semiconductor devices using semiconductor test equipment before delivering them to vendors or customers.

상기 반도체 테스트 장비는 첨부된 도 1에서와 같이, 테스트 챔버(예; 번인보드)(100)와 제어유닛(예; Control PC)(200)을 포함하는 것으로, 상기 테스트 챔버(100)에는 테스트 대상인 반도체 소자가 각각 장착되는 다중의 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)을 가지면서 상기 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)과 각각 통신라인으로 연결되는 인터페이스 모듈(Interface Module)(101)이 구성될 수 있는 것이고, 상기 제어유닛(200)은 단수로서 상기 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)에 장착되는 반도체 소자의 테스트를 위한 전원을 공급하면서 상기 반도체 소자들에 대한 테스트 신호를 인가하면서 피드백(Feed back)되는 결과 신호를 판독하는 것이다.As shown in the attached FIG. 1, the semiconductor test equipment includes a test chamber (e.g., burn-in board) 100 and a control unit (e.g., Control PC) 200. The test chamber 100 contains a test target. The test zones (Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3) have multiple test zones (Test Zone 0, Test Zone 1, Test Zone 2, and Test Zone 3) in which semiconductor devices are each installed. and an interface module 101 connected to each communication line may be configured, and the control unit 200 is a single unit configured to control the test zones (Test Zone 0, Test Zone 1, Test Zone 2, Test Zone). 3) While supplying power for testing semiconductor devices mounted on the device, test signals are applied to the semiconductor devices and the resulting signal that is fed back is read.

이때, 상기 인터페스 모듈(101)은 상기 제어유닛(200)으로부터 출력되는 테스트 존 선택 명령코드 또는 테스트 명령코드를 입력받은 후 이를 통신라인을 통해 상기 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)으로 전달하는 것이고, 상기 제어유닛(200)은 멀트 스레드(Multi Thread)의 방식으로 다중을 이루는 상기 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)을 제어하면서 테스트를 진행하는 것이다.At this time, the interface module 101 receives the test zone selection command code or test command code output from the control unit 200 and then selects the test zone (Test Zone 0, Test Zone 1, Test) through a communication line. Zone 2, Test Zone 3), and the control unit 200 is multi-threaded to the test zones (Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3). ) is to be tested while controlling.

즉, 종래의 반도체 테스트 장비는 테스트 대상인 반도체 소자에 따라 각기 다른 테스트 존(Test Zone 0 또는 Test Zone 1 또는 Test Zone 2 또는 Test Zone 3)별로 테스트를 개별 진행하거나, 여러개의 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)을 묶어서 한번에 테스트를 진행할 수 있으며, 이에 다중을 이루는 상기 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)을 묶어서 한번에 테스트를 진행하기 위해 다중을 이루는 상기 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)에는 각각 통신라인이 연결되는 것이다.In other words, conventional semiconductor test equipment performs individual tests in different test zones (Test Zone 0 or Test Zone 1 or Test Zone 2 or Test Zone 3) depending on the semiconductor device being tested, or operates multiple test zones (Test Zone 0). , Test Zone 1, Test Zone 2, Test Zone 3) can be bundled together to conduct testing at once, and multiple test zones (Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3) can be bundled together to be tested at once. In order to proceed, communication lines are connected to each of the multiple test zones (Test Zone 0, Test Zone 1, Test Zone 2, and Test Zone 3).

그러나, 상기 인터페이스 모듈(101)은 제어유닛(200)으로부터 출력되는 테스트 존 선택 명령코드(예; Get Zone 선택 명령코드, Zone 0, 2 Enable)에 따라 테스트 존(예; Test Zone 0, Test Zone 2)을 지정한 다음, 상기 제어유닛(200)으로부터 출력되는 테스트 명령코드를 지정된 테스트 존(예; Test Zone 0, Test Zone 2)에 전달하게 되므로, 명령코드 전송 횟수 및 처리 시간 등의 손실이 발생할 수 밖에 없었다.However, the interface module 101 selects a test zone (e.g., Test Zone 0, Test Zone) according to the test zone selection command code (e.g., Get Zone selection command code, Zone 0, 2 Enable) output from the control unit 200. After designating 2), the test command code output from the control unit 200 is delivered to the designated test zone (e.g. Test Zone 0, Test Zone 2), so losses such as the number of command code transmissions and processing time may occur. I had no choice but to do it.

즉, 상기 제어유닛(200)에서 테스트 존 선택 명령코드를 상기 인터페이스 모듈(101)로 전송하면, 상기 인터페이스 모듈(101)은 선택된 테스트 존(예; Test Zone 0, Test Zone 2)의 통신라인은 활성화시키고, 선택되지 않은 테스트 존(예; Test Zone 1, Test Zone 3)의 통신라인은 비활성화시키게 되면서, 활성화된 통신라인을 통해 선택된 테스트 존(예; Test Zone 0, Test Zone 2)에 테스트 명령코드를 전송하는 것이므로, 명령코드 전송 횟수 및 처리 시간 등의 손실이 발생하여던 것이다.That is, when the control unit 200 transmits a test zone selection command code to the interface module 101, the communication line of the selected test zone (e.g. Test Zone 0, Test Zone 2) is Activated, the communication lines of the unselected test zones (e.g. Test Zone 1, Test Zone 3) are deactivated, and test commands are sent to the selected test zones (e.g. Test Zone 0, Test Zone 2) through the activated communication lines. Since the code is transmitted, losses such as the number of command code transmissions and processing time occur.

한편, 상기와 같은 반도체 테스트 장비에서, 상기 인터페이스 모듈(101)에 의해 한번 인에이블(Enable)된 테스트 존(예; Test Zone 0, Test Zone 2)은 이후 상기 제어유닛(200)으로부터 변경된 테스트 존 선택 명령코드를 받기 전까지 테스트 명령코드를 상기 제어유닛(200)으로부터 계속 수신하는 것으로, 테스트 존을 변경하고자 하는 경우에는 테스트 존 선택 명령코드를 다시 수신한 다음 테스트 명령코드를 순차적으로 수신해야 하는 것이다.Meanwhile, in the semiconductor test equipment described above, the test zone (e.g. Test Zone 0, Test Zone 2) once enabled by the interface module 101 is later changed to a test zone from the control unit 200. Test command codes are continuously received from the control unit 200 until the selection command code is received. If you want to change the test zone, you must receive the test zone selection command code again and then receive the test command codes sequentially. .

그러나, 상기와 같은 테스트 존 변경 방식은 멀티스레딩(Multithreading)으로 테스트 존 여러개를 제어해야 하는 상황에서 반도체 테스트 장비가 전체적으로 처리해야 할 명령코드의 수가 많아지게 되어 테스트 시간 등의 손실을 초래할 수 밖에 없는데, 이는 반도체 테스트 장비에 대한 성능을 저하시키는 원인 중 하나일 수 있는 것이다.However, in the test zone change method described above, in a situation where multiple test zones must be controlled through multithreading, the number of command codes that the semiconductor test equipment must process as a whole increases, which inevitably results in loss of test time. , this may be one of the causes of reduced performance of semiconductor test equipment.

공개특허공보 제10-2008-0113987호(공개일 2008.12.31.)Publication of Patent No. 10-2008-0113987 (publication date 2008.12.31.) 공개특허공보 제10-2021-0015731호(공개일 2021.02.10.)Public Patent Publication No. 10-2021-0015731 (publication date 2021.02.10.)

본 발명이 해결하고자 하는 과제는, 특정 비트(Bit)를 테스트 존 선택 비트(Test Zone Select Bit)로 할당하는 명령코드를 제어유닛에서 송신하도록 구성하면서 테스트 장비내의 각 테스트 존에는 할당된 테스트 존 선택 비트가 포함되는 명령코드의 수신 여부에 따라 테스트 명령코드 실행 여부를 결정하는 명령코드 억셉터(Acceptor)를 구성함으로써, 종래 인에이블 존(Enable Zone) 명령코드를 사용하는 반도체 테스트 장비보다 전송되는 명령코드의 횟수를 줄일 수 있도록 하여 테스트 존에서의 명령코드 처리 등을 단순화시켜 전체 테스트 시간을 단축시킬 수 있도록 하는 반도체 테스트 장비의 다중 테스트 존 제어 장치를 제공하려는 것이다.The problem to be solved by the present invention is to select a test zone assigned to each test zone in the test equipment while configuring the control unit to transmit a command code that allocates a specific bit as a test zone select bit. By configuring a command code acceptor that determines whether to execute the test command code depending on whether or not a command code containing bits is received, the command transmitted is better than that of semiconductor test equipment that uses conventional enable zone command codes. The goal is to provide a multi-test zone control device for semiconductor test equipment that reduces the number of codes and simplifies command code processing in the test zone, thereby shortening the overall test time.

본 발명의 과제 해결 수단인 반도체 테스트 장비의 다중 테스트 존 제어장치는, 테스트 대상이 각각 수용되는 다중의 테스트 존, 그리고 상기 테스트 존과 통신라인으로 연결되는 인터페이스 모듈을 포함하는 테스트 챔버; 및, 상기 테스트 챔버와 하나의 통신라인으로 연결되며 상기 테스트 존에 장착되는 테스트 대상의 테스트를 위한 전원 공급, 그리고 상기 테스트 대상의 테스트를 위한 명령코드를 전송하면서 피드백되는 결과 신호를 판독하는 제어유닛; 을 포함하되, 상기 제어유닛으로부터 상기 인터페이스 모듈로 전송되는 상기 명령코드는 테스트 존 선택 비트가 할당되는 제 1 코드영역과 테스트 실행 비트가 할당된 제 2 코드영역으로 분리 구성하고, 상기 인터페이스 모듈은 상기 제 1 및 제 2 코드영역으로 분리된 상기 명령코드를 다중을 이루는 상기 테스트 존에 각각 동일하게 전송하도록 구성하며, 다중을 이루는 상기 테스트 존에는 각각 상기 제 1 코드영역에 할당되는 테스트 존 선택 비트에 해당하는지 여부를 확인하면서 상기 제 2 코드영역에 할당되는 테스트 실행 비트의 실행 여부를 결정하는 명령코드 억셉터부를 더 포함하는 것이다.A multi-test zone control device for semiconductor test equipment, which is a means of solving the problem of the present invention, includes a test chamber including multiple test zones each accommodating test objects, and an interface module connected to the test zones through a communication line; And, a control unit connected to the test chamber through a single communication line, supplying power for testing a test object mounted in the test zone, and reading a result signal fed back while transmitting a command code for testing the test object. ; Includes, wherein the command code transmitted from the control unit to the interface module is divided into a first code area to which a test zone selection bit is allocated and a second code area to which a test execution bit is allocated, and the interface module is configured to separate the first code area from the control unit to the interface module. The command code divided into the first and second code areas is configured to be transmitted equally to each of the test zones forming the multiplex, and each of the test zones forming the multiplex is configured to have a test zone selection bit assigned to the first code area. It further includes a command code acceptor unit that determines whether to execute the test execution bit allocated to the second code area while checking whether the test execution bit is applicable.

또한, 상기 제 1 코드영역에는 적어도 하나 또는 하나 이상의 테스트 존을 선택하는 적어도 하나 또는 하나 이상의 테스트 존 선택 비트가 할당되는 것이다.Additionally, at least one or more test zone selection bits for selecting at least one or more test zones are allocated to the first code area.

또한, 상기 명령코드 억셉터부에는 테스트 존에 해당하는 식별코드를 가지면서, 상기 명령코드 억셉터부는 상기 식별코드와 매칭될 수 있는 테스트 존 선택 비트가 상기 제 1 코드영역으로부터 확인되지 않을 때, 테스트 실행 비트로 할당되는 상기 제 2 코드영역의 테스트 실행을 비활성화시키도록 구성되는 것이다.In addition, when the command code acceptor unit has an identification code corresponding to a test zone, and a test zone selection bit that can match the identification code is not confirmed from the first code area, the command code acceptor unit It is configured to disable test execution of the second code area allocated to the test execution bit.

이와 같이, 본 발명은 특정 비트(Bit)를 테스트 존 선택 비트(Test Zone Select Bit)로 할당하는 명령코드를 제어유닛에서 송신하도록 구성하면서 테스트 장비내의 각 테스트 존에는 할당된 테스트 존 선택 비트가 포함되는 명령코드의 수신 여부에 따라 테스트 명령코드 실행 여부를 결정하는 명령코드 억셉터(Acceptor)를 구성한 것이며, 이를 통해 종래 인에이블 존(Enable Zone) 명령코드를 사용하는 반도체 테스트 장비보다 전송되는 명령코드의 횟수를 줄일 수 있도록 하여 테스트 존에서의 명령코드 처리 등을 단순화시켜 전체 테스트 시간을 단축하고, 구조 단순화를 통해 테스트 진행을 위한 하드웨어 개발 시간을 단축시키는 효과를 기대할 수 있는 것이다.In this way, the present invention is configured to transmit a command code that assigns a specific bit as a test zone select bit from the control unit, and each test zone in the test equipment includes an assigned test zone selection bit. It consists of a command code acceptor that determines whether to execute the test command code depending on whether the command code is received, and through this, the command code is transmitted more than semiconductor test equipment that uses conventional enable zone command codes. By reducing the number of times, the overall test time can be expected to be shortened by simplifying command code processing in the test zone, and the hardware development time for testing can be expected to be shortened by simplifying the structure.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the description of the claims.

도 1은 종래 반도체 테스트 장비의 다중 테스트 존 제어장치에 대한 개략적인 블럭 구성도.
도 2는 본 발명의 실시예로 반도체 테스트 장비의 다중 테스트 존 제어장치에 대한 개략적인 블럭 구성도.
도 3은 본 발명의 실시예로 테스트 존 선택비트가 할당된 제 1 코드영역과 테스트 실행 비트가 할당된 제 2 코드영역이 포함되는 명령코드의 개략적인 구조도.1 is a schematic block diagram of a multi-test zone control device for conventional semiconductor test equipment.
Figure 2 is a schematic block diagram of a multi-test zone control device for semiconductor test equipment according to an embodiment of the present invention.
Figure 3 is a schematic structural diagram of an instruction code including a first code area to which a test zone selection bit is allocated and a second code area to which a test execution bit is allocated according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명 기술적 사상의 실시예에 있어서 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명 기술적 사상의 실시예에 있어서 청구항의 범주에 의해 정의될 뿐이다.The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the embodiments of the technical idea of the present invention are not limited to the embodiments disclosed below, but may be implemented in various different forms, and the present embodiments are only provided to ensure that the disclosure of the present invention is complete, and to the technology to which the present invention pertains. It is provided to fully inform those skilled in the art of the scope of the invention, and is only defined by the scope of the claims in the embodiment of the technical idea of the present invention.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.The terminology used herein is for describing embodiments and is not intended to limit the invention. As used herein, singular forms also include plural forms, unless specifically stated otherwise in the context.

본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In this specification, terms such as “comprise” or “have” are intended to designate the presence of features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, but are not intended to indicate the presence of one or more other features. It should be understood that this does not exclude in advance the possibility of the existence or addition of elements, numbers, steps, operations, components, parts, or combinations thereof.

또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 필요한 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 영역은 라운드 지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 장치의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.Additionally, embodiments described in this specification will be described with reference to cross-sectional views and/or plan views, which are ideal illustrations of the present invention. Accordingly, embodiments of the present invention are not limited to the specific form shown, but also include changes in form as necessary. For example, an area shown as a right angle may be rounded or have a shape with a predetermined curvature. Accordingly, the regions illustrated in the drawings have schematic properties, and the shapes of the regions illustrated in the drawings are intended to illustrate specific shapes of regions of the device and are not intended to limit the scope of the invention.

명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.The same reference numerals refer to the same elements throughout the specification. Accordingly, the same or similar reference signs may be described with reference to other drawings even if they are not mentioned or described in the corresponding drawings. Additionally, even if reference signs are not indicated, description may be made with reference to other drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하기로 한다.Hereinafter, embodiments of the present invention will be described with reference to the attached drawings.

도 2는 본 발명의 실시예로 반도체 테스트 장비의 다중 테스트 존 제어장치에 대한 개략적인 블럭 구성도를 도시한 것이다.Figure 2 shows a schematic block diagram of a multi-test zone control device for semiconductor test equipment according to an embodiment of the present invention.

첨부된 도 2를 참조하면, 본 발명의 실시예에 따른 반도체 테스트 장비는, 테스트 대상이 각각 수용되는 다중의 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3), 그리고 상기 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)과 통신라인으로 연결되는 인터페이스 모듈(Interface Module)(11)을 포함하는 테스트 챔버(10) 및, 상기 테스트 챔버(10)와 하나의 통신라인으로 연결되면서 상기 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)에 장착되는 테스트 대상의 테스트를 위한 전원 공급, 그리고 상기 테스트 대상의 테스트를 위한 명령코드(C)를 전송하면서 피드백(Feed back)되는 결과 신호를 판독하는 제어유닛(20)을 포함하는 것으로, 상기 반도체 테스트 장비에 있어서 다중을 이루는 상기 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)에 대한 제어장치는, 다중을 이루는 상기 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)에 각각 명령코드 억셉터(Acceptor)부(12a, 12b, 12c, 12d)가 구성될 수 있도록 하는 것이다.Referring to the attached FIG. 2, the semiconductor test equipment according to an embodiment of the present invention includes multiple test zones (Test Zone 0, Test Zone 1, Test Zone 2, and Test Zone 3) in which test objects are each accommodated, and the above A test chamber 10 including an interface module 11 connected to test zones (Test Zone 0, Test Zone 1, Test Zone 2, and Test Zone 3) through a communication line, and the test chamber 10 Power supply for testing the test object installed in the test zone (Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3) and connected through a single communication line, and command codes for testing the test object It includes a control unit 20 that reads the resulting signal fed back while transmitting (C), and the test zones (Test Zone 0, Test Zone 1, Test Zone) forming multiple in the semiconductor test equipment 2, Test Zone 3), the control device for the multiple test zones (Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3) includes command code acceptor units (12a, 12b, 12c, 12d) can be configured.

이때, 상기 제어유닛(20)에서 출력하는 상기 명령코드(C)는 첨부된 도 3에서와 같이, 테스트 존 선택 비트(Test Zone Select Bit)가 할당되는 제 1 코드영역(C1)과 테스트 실행 비트가 할당된 제 2 코드영역(C2)으로 분리 구성될 수 있으며, 이에따라 상기 인터페이스 모듈(11)은 상기 제 1 및 제 2 코드영역(C1, C2)으로 분리된 상기 명령코드(C)를 다중을 이루는 상기 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)에 각각 구성되는 명령코드 억셉터부(12a, 12b, 12c, 12d) 모두에 동일하게 전송하도록 구성될 수 있는 것이다.At this time, the command code (C) output from the control unit 20 is the first code area (C1) to which the test zone select bit is allocated and the test execution bit, as shown in the attached FIG. may be configured separately into an allocated second code area (C2), and accordingly, the interface module 11 multiplexes the command code (C) separated into the first and second code areas (C1, C2). It can be configured to transmit equally to all of the command code acceptor units (12a, 12b, 12c, and 12d) respectively configured in the test zones (Test Zone 0, Test Zone 1, Test Zone 2, and Test Zone 3). .

따라서, 다중을 이루는 상기 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)에 각각 구성되는 상기 명령코드 억셉터부(12a, 12b, 12c, 12d)는 각각 상기 제 1 코드영역(C1)에 할당되는 테스트 존 선택 비트에 해당하는지 여부를 확인하면서 상기 제 2 코드영역(C1)에 할당되는 테스트 실행 비트의 실행 여부(활성화 또는 비활성화)를 결정할 수 있는 것이고, 상기 테스트 존 선택 비트에 해당하는지의 여부는 상기 명령코드 억셉터부(12a, 12b, 12c, 12d)에 각각 부여되는 식별코드를 통해 이루어질 수 있는 것이다.Therefore, the command code acceptor units 12a, 12b, 12c, and 12d respectively configured in the multiple test zones (Test Zone 0, Test Zone 1, Test Zone 2, and Test Zone 3) each receive the first code. It is possible to determine whether to execute (activate or deactivate) the test execution bit allocated to the second code area (C1) by checking whether it corresponds to the test zone selection bit allocated to the area (C1), and selecting the test zone. Whether or not it corresponds to a bit can be determined through identification codes assigned to each of the command code acceptor units 12a, 12b, 12c, and 12d.

즉, 상기 명령코드 억셉터부(12a, 12b, 12c, 12d)는 부여된 상기 식별코드와 매칭될 수 있는 테스트 존 선택 비트가 상기 제 1 코드영역(C1)으로부터 확인되면 테스트 실행 비트가 할당된 상기 제 2 코드영역(C2)의 테스트 실행을 활성화시키는 것이고, 상기 식별코드와 매칭될 수 있는 테스트 존 선택비트가 상기 제 1 코드영역(C1)으로부터 확인되지 않으면 테스트 실행 비트로 할당된 상기 제 2 코드영역(C2)의 테스트 실행을 비활성화시키는 것이다.That is, the command code acceptor units 12a, 12b, 12c, and 12d are assigned test execution bits when a test zone selection bit that can match the assigned identification code is confirmed from the first code area C1. This is to activate test execution of the second code area (C2), and if a test zone selection bit that can match the identification code is not confirmed from the first code area (C1), the second code allocated as a test execution bit This disables test execution in area (C2).

여기서, 상기 제 1 코드영역(C1)에는 적어도 하나 또는 하나 이상의 테스트 존을 선택하는 적어도 하나 또는 하나 이상의 테스트 존 선택 비트가 할당될 수 있는 것이다.Here, at least one or more test zone selection bits for selecting at least one or more test zones may be allocated to the first code region C1.

일예로, 상기 제 1 코드영역(C1)에 할당된 테스트 존 선택 비트가 하나의 테스트 존(예; Test Zone 0)을 선택하는 비트라 가정할 때, 상기 제어유닛(20)에서 전송하는 테스트 존 선택 비트가 할당된 제 1 코드영역(C1)과 테스트 실행 비트가 할당된 제 2 코드영역(C2)을 포함하는 명령코드(C)가 인터페이스 모듈(11)을 통해 모든 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)에 구성되는 명령코드 억셉터부(12a, 12b, 12c, 12d)로 전달된다.For example, assuming that the test zone selection bit allocated to the first code area (C1) is a bit that selects one test zone (e.g., Test Zone 0), the test zone transmitted from the control unit 20 A command code (C) including a first code area (C1) to which selection bits are allocated and a second code area (C2) to which test execution bits are allocated is transmitted to all test zones (Test Zone 0, Test Zone 0, It is transmitted to the command code acceptor units (12a, 12b, 12c, 12d) comprised in Test Zone 1, Test Zone 2, and Test Zone 3.

이때, 상기 테스트 존 선택 비트에 해당하는 테스트 존(Test Zone 0)에 구성되어진 명령코드 억셉터부(12a)는 부여된 식별코드와의 매칭 과정을 거쳐 상기 제 1 코드영역(C1)에 할당된 상기 테스트 존 선택 비트를 확인한 후 상기 제 2 코드영역(C2)에 할당된 테스트 실행 비트를 활성화시키는 것이다.At this time, the command code acceptor unit 12a configured in the test zone (Test Zone 0) corresponding to the test zone selection bit is assigned to the first code area (C1) through a matching process with the assigned identification code. After checking the test zone selection bit, the test execution bit allocated to the second code area (C2) is activated.

반면, 상기 테스트 존 선택 비트에 해당하지 않는 테스트 존(Test Zone 1, Test Zone 2, Test Zone 3)에 구성되어진 명령코드 억셉터부(12b, 12c, 12d)는 부여된 식별코드와의 매칭 과정을 거쳐 상기 제 1 코드영역(C1)에 할당된 상기 테스트 존 선택 비트를 확인한 후 상기 제 2 코드영역(C2)에 할당된 테스트 실행 비트를 비활성화시키는 것이다.On the other hand, the command code acceptor units (12b, 12c, 12d) configured in the test zones (Test Zone 1, Test Zone 2, and Test Zone 3) that do not correspond to the test zone selection bit are matched with the assigned identification code. After confirming the test zone selection bit allocated to the first code area (C1), the test execution bit allocated to the second code area (C2) is deactivated.

다른 일예로, 상기 제 1 코드영역(C1)에 할당된 테스트 존 선택 비트가 하나 이상의 테스트 존(예; Test Zone 0, Test Zone 2)을 선택하는 비트라 가정할 때, 상기 제어유닛(20)에서 전송하는 테스트 존 선택 비트가 할당된 제 1 코드영역(C1)과 테스트 실행 비트가 할당된 제 2 코드영역(C2)을 포함하는 명령코드(C)가 인터페이스 모듈(11)을 통해 모든 테스트 존(Test Zone 0, Test Zone 1, Test Zone 2, Test Zone 3)에 구성되는 명령코드 억셉터부(12a, 12b, 12c, 12d)로 전달된다.As another example, assuming that the test zone selection bit allocated to the first code area (C1) is a bit for selecting one or more test zones (e.g., Test Zone 0, Test Zone 2), the control unit 20 The command code (C) including the first code area (C1) to which the test zone selection bit is assigned and the second code area (C2) to which the test execution bit is assigned, transmitted from , is transmitted from all test zones through the interface module (11). It is transmitted to the command code acceptor units (12a, 12b, 12c, 12d) comprised in (Test Zone 0, Test Zone 1, Test Zone 2, and Test Zone 3).

이때, 상기 테스트 존 선택 비트에 해당하는 테스트 존(Test Zone 0, Test Zone 2)에 구성되어진 명령코드 억셉터부(12a, 12c)는 부여된 식별코드와의 매칭 과정을 거쳐 상기 제 1 코드영역(C1)에 할당된 상기 테스트 존 선택 비트를 확인한 후 상기 제 2 코드영역(C2)에 할당된 테스트 실행 비트를 각각 활성화시키게 되는 것이다.At this time, the command code acceptor units 12a, 12c configured in the test zones (Test Zone 0, Test Zone 2) corresponding to the test zone selection bits are connected to the first code area through a matching process with the assigned identification code. After confirming the test zone selection bit allocated to (C1), the test execution bits allocated to the second code area (C2) are respectively activated.

반면, 상기 테스트 존 선택 비트에 해당하지 않는 테스트 존(Test Zone 1, Test Zone 3)에 구성되어진 명령코드 억셉터부(12b, 12d)는 부여된 식별코드와의 매칭 과정을 거쳐 상기 제 1 코드영역(C1)에 할당된 상기 테스트 존 선택 비트를 확인한 후 상기 제 2 코드영역(C2)에 할당된 테스트 실행 비트를 비활성화시키게 되는 것이다.On the other hand, the command code acceptor units (12b, 12d) configured in test zones (Test Zone 1, Test Zone 3) that do not correspond to the test zone selection bits receive the first code through a matching process with the assigned identification code. After confirming the test zone selection bit allocated to the area C1, the test execution bit allocated to the second code area C2 is deactivated.

이와 같이, 본 발명의 실시예에 따른 반도체 테스트 장비의 다중 테스트 존 제어장치는, 인에이블 존(Enable Zone) 명령코드를 사용하는 도 1의 제어장치보다 전송되는 명령코드의 수를 상당부분 줄일 수 있으며, 테스트 존에서 명령코드 처리 등을 보다 단순화할 수 있음은 물론, 전체 테스트 시간을 단축시킬 수 있게 되는 것이다.In this way, the multi-test zone control device of semiconductor test equipment according to an embodiment of the present invention can significantly reduce the number of transmitted command codes compared to the control device of FIG. 1 that uses enable zone command codes. This not only simplifies command code processing in the test zone, but also shortens the overall test time.

이상에서 본 발명의 반도체 테스트 장비의 다중 테스트 존 제어장치에 대한 기술사상을 첨부도면과 함께 서술하였지만, 이는 본 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다.In the above, the technical idea of the multi-test zone control device of the semiconductor test equipment of the present invention has been described along with the accompanying drawings, but this is an illustrative description of the best embodiment of the present invention and does not limit the present invention.

따라서, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와같은 변경은 청구범위 기재의 범위내에 있게 된다.Accordingly, the present invention is not limited to the specific preferred embodiments described above, and various modifications may be made by anyone skilled in the art without departing from the gist of the present invention as claimed in the claims. Of course, such changes are possible and fall within the scope of the claims.

10; 테스트 챔버
11; 인터페이스 모듈
12a, 12b, 12c, 12d; 명령코드 억셉터부
20; 제어유닛10; test chamber
11; interface module
12a, 12b, 12c, 12d; Command code acceptor part
20; control unit

Claims (3)

테스트 대상이 각각 수용되는 다중의 테스트 존, 그리고 상기 테스트 존과 통신라인으로 연결되는 인터페이스 모듈을 포함하는 테스트 챔버; 및, 상기 테스트 챔버와 하나의 통신라인으로 연결되며 상기 테스트 존에 장착되는 테스트 대상의 테스트를 위한 전원 공급, 그리고 상기 테스트 대상의 테스트를 위한 명령코드를 전송하면서 피드백되는 결과 신호를 판독하는 제어유닛; 을 포함하되,
상기 제어유닛으로부터 상기 인터페이스 모듈로 전송되는 상기 명령코드는 테스트 존 선택 비트가 할당되는 제 1 코드영역과 테스트 실행 비트가 할당된 제 2 코드영역으로 분리 구성하고,
상기 인터페이스 모듈은 상기 제 1 및 제 2 코드영역으로 분리된 상기 명령코드를 다중을 이루는 상기 테스트 존에 각각 동일하게 전송하도록 구성하며,
다중을 이루는 상기 테스트 존에는 각각 상기 제 1 코드영역에 할당되는 테스트 존 선택 비트에 해당하는지 여부를 확인하면서 상기 제 2 코드영역에 할당되는 테스트 실행 비트의 실행 여부를 결정하는 명령코드 억셉터부를 더 포함하는 것을 특징으로 하는 반도체 테스트 장비의 다중 테스트 존 제어장치.a test chamber including multiple test zones each accommodating a test object, and an interface module connected to the test zones through a communication line; And, a control unit connected to the test chamber through a single communication line, supplying power for testing a test object mounted in the test zone, and reading a result signal fed back while transmitting a command code for testing the test object. ; Including,
The command code transmitted from the control unit to the interface module is divided into a first code area to which test zone selection bits are allocated and a second code area to which test execution bits are allocated,
The interface module is configured to transmit the command code divided into the first and second code areas equally to each of the multiple test zones,
Each of the multiple test zones includes a command code acceptor unit that determines whether to execute a test execution bit assigned to the second code region while checking whether it corresponds to a test zone selection bit assigned to the first code region. A multi-test zone control device for semiconductor test equipment, comprising: 제 1 항에 있어서,
상기 제 1 코드영역에는 적어도 하나 또는 하나 이상의 테스트 존을 선택하는 적어도 하나 또는 하나 이상의 테스트 존 선택 비트가 할당되는 것을 특징으로 하는 반도체 테스트 장비의 다중 테스트 존 제어장치.According to claim 1,
A multi-test zone control device for semiconductor test equipment, wherein at least one or more test zone selection bits for selecting at least one or more test zones are assigned to the first code area. 제 1 항에 있어서,
상기 명령코드 억셉터부에는 테스트 존에 해당하는 식별코드를 가지면서, 상기 명령코드 억셉터부는 상기 식별코드와 매칭될 수 있는 테스트 존 선택 비트가 상기 제 1 코드영역으로부터 확인되지 않을 때, 테스트 실행 비트로 할당되는 상기 제 2 코드영역의 테스트 실행을 비활성화시키도록 구성되는 것을 특징으로 하는 반도체 테스트 장비의 다중 테스트 존 제어장치.According to claim 1,
The command code acceptor unit has an identification code corresponding to the test zone, and the command code acceptor unit executes the test when a test zone selection bit that can match the identification code is not confirmed from the first code area. A multi-test zone control device for semiconductor test equipment, characterized in that it is configured to disable test execution of the second code area allocated to bits.
KR1020220169548A 2022-12-07 2022-12-07 Multi-test zone controller for semiconductor test equipment KR102594471B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220169548A KR102594471B1 (en) 2022-12-07 2022-12-07 Multi-test zone controller for semiconductor test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220169548A KR102594471B1 (en) 2022-12-07 2022-12-07 Multi-test zone controller for semiconductor test equipment

Publications (1)

Publication Number Publication Date
KR102594471B1 true KR102594471B1 (en) 2023-10-26

Family

ID=88508734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220169548A KR102594471B1 (en) 2022-12-07 2022-12-07 Multi-test zone controller for semiconductor test equipment

Country Status (1)

Country Link
KR (1) KR102594471B1 (en)

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980019154A (en) * 1996-08-30 1998-06-05 윌리엄 비. 켐플러 Redundancy of test access ports in multiple test access port environments
KR20020011082A (en) * 2000-07-31 2002-02-07 가나이 쓰토무 Tester Architecture Construction Data Generating Method, Tester Architecture Constructing Method and Test Circuit
JP2003338200A (en) * 2002-05-17 2003-11-28 Mitsubishi Electric Corp Semiconductor integrated circuit device
KR20080039605A (en) * 2006-11-01 2008-05-07 주식회사 유니테스트 Sequential semiconductor test apparatus
KR20080113987A (en) 2007-06-26 2008-12-31 용인송담대학 산학협력단 High temperature reverse bias tester for monitoring defective semiconductor device in real-time
KR20100138033A (en) * 2009-06-24 2010-12-31 주식회사 하이닉스반도체 Sensing device of rfid
KR20110039342A (en) * 2008-07-11 2011-04-15 가부시키가이샤 어드밴티스트 Test equipment and semiconductor device using built-in instruments standard interface
KR20150033708A (en) * 2005-11-18 2015-04-01 케이엘에이-텐코 코포레이션 Methods and systems for utilizing design data in combination with inspection data
JP2015122056A (en) * 2013-11-22 2015-07-02 株式会社半導体エネルギー研究所 Semiconductor device
JP2015149474A (en) * 2014-01-09 2015-08-20 株式会社半導体エネルギー研究所 Device
JP2017198675A (en) * 2016-04-28 2017-11-02 イノチオ インクＩｎｎｏｔｉｏ Ｉｎｃ． Ic chip testing device, ic chip testing method, and ic chip testing system
KR20180093130A (en) * 2016-02-16 2018-08-20 마이크론 테크놀로지, 인크. Selectors on an interface die for a memory device
KR20180121838A (en) * 2017-05-01 2018-11-09 주식회사 아도반테스토 Test system and method
KR20190061292A (en) * 2017-11-27 2019-06-05 에스케이하이닉스 주식회사 Power gating control system and control method the same
KR102015395B1 (en) * 2018-05-15 2019-08-28 (주)티에스이 Interface board for testing semiconductor device
KR20210015731A (en) 2020-11-13 2021-02-10 제이제이티솔루션 주식회사 A semiconductor test equipment
KR20210042854A (en) * 2020-07-24 2021-04-20 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. Method for testing chip, electronic device, storage medium, program and chip thereof
JP2022115768A (en) * 2020-03-31 2022-08-09 株式会社アドバンテスト Enhanced auxiliary interface test systems and methods

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980019154A (en) * 1996-08-30 1998-06-05 윌리엄 비. 켐플러 Redundancy of test access ports in multiple test access port environments
KR20020011082A (en) * 2000-07-31 2002-02-07 가나이 쓰토무 Tester Architecture Construction Data Generating Method, Tester Architecture Constructing Method and Test Circuit
JP2003338200A (en) * 2002-05-17 2003-11-28 Mitsubishi Electric Corp Semiconductor integrated circuit device
KR20150033708A (en) * 2005-11-18 2015-04-01 케이엘에이-텐코 코포레이션 Methods and systems for utilizing design data in combination with inspection data
KR20080039605A (en) * 2006-11-01 2008-05-07 주식회사 유니테스트 Sequential semiconductor test apparatus
KR20080113987A (en) 2007-06-26 2008-12-31 용인송담대학 산학협력단 High temperature reverse bias tester for monitoring defective semiconductor device in real-time
KR20110039342A (en) * 2008-07-11 2011-04-15 가부시키가이샤 어드밴티스트 Test equipment and semiconductor device using built-in instruments standard interface
KR20100138033A (en) * 2009-06-24 2010-12-31 주식회사 하이닉스반도체 Sensing device of rfid
JP2015122056A (en) * 2013-11-22 2015-07-02 株式会社半導体エネルギー研究所 Semiconductor device
JP2015149474A (en) * 2014-01-09 2015-08-20 株式会社半導体エネルギー研究所 Device
KR20180093130A (en) * 2016-02-16 2018-08-20 마이크론 테크놀로지, 인크. Selectors on an interface die for a memory device
JP2017198675A (en) * 2016-04-28 2017-11-02 イノチオ インクＩｎｎｏｔｉｏ Ｉｎｃ． Ic chip testing device, ic chip testing method, and ic chip testing system
KR20180121838A (en) * 2017-05-01 2018-11-09 주식회사 아도반테스토 Test system and method
JP2018194545A (en) * 2017-05-01 2018-12-06 株式会社アドバンテスト Test system and method
KR20190061292A (en) * 2017-11-27 2019-06-05 에스케이하이닉스 주식회사 Power gating control system and control method the same
KR102015395B1 (en) * 2018-05-15 2019-08-28 (주)티에스이 Interface board for testing semiconductor device
JP2022115768A (en) * 2020-03-31 2022-08-09 株式会社アドバンテスト Enhanced auxiliary interface test systems and methods
KR20210042854A (en) * 2020-07-24 2021-04-20 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. Method for testing chip, electronic device, storage medium, program and chip thereof
KR20210015731A (en) 2020-11-13 2021-02-10 제이제이티솔루션 주식회사 A semiconductor test equipment

Similar Documents

Publication Publication Date Title
KR100629412B1 (en) Device test apparatus and test method
CN109764779B (en) Digital electronic detonator detonation system and method based on double-wire bus
KR100781431B1 (en) Method and apparatus for electively accessing and configuring individual chips of a semi-conductor wafer
US20110181309A1 (en) Test apparatus and test module
US6928501B2 (en) Serial device daisy chaining method and apparatus
US6324666B1 (en) Memory test device and method capable of achieving fast memory test without increasing chip pin number
JP2001338953A (en) Semiconductor test device, semiconductor test method and semiconductor device
US7151985B2 (en) System and method for exchanging programs in aircraft computers
KR102030385B1 (en) Automated Test Equipment and Method of Controlling thereof
KR102594471B1 (en) Multi-test zone controller for semiconductor test equipment
US20200076514A1 (en) Method of testing bluetooth low energy devices over-the-air and testing system
CN105915834A (en) Splicing screen unit control method and splicing screen unit
CN101779483B (en) For testing the method for the equipment of mobile radio system, signal generator, the equipment of mobile radio system and measuring system
US20050258858A1 (en) Multichip package test
US5483661A (en) Method of verifying identification data in data driven information processing system
EP1644695B1 (en) Blasting system and programming of detonators
CN100507927C (en) Library test circuit and library test method
US5164665A (en) IC tester
US20060041694A1 (en) Test apparatus, configuration method, and device interface
CN109309534A (en) Multi-channel radio frequency transmitting-receiving subassembly automatization test system and method
KR20110062004A (en) Test apparatus having probe card and testing method using the same
CN109975624B (en) Test system and test method
KR20150098413A (en) Memory for parallel test of multi bank and semiconductor device apparatus with the same
JP2005528596A (en) Semiconductor test system with multitask algorithmic pattern generator
KR20180060675A (en) Apparatus and method for testing input/output signals and software performance of electric device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant