KR102592992B1 - Flexible display device and method of manufacturing the same - Google Patents

Flexible display device and method of manufacturing the same Download PDF

Info

Publication number
KR102592992B1
KR102592992B1 KR1020160097627A KR20160097627A KR102592992B1 KR 102592992 B1 KR102592992 B1 KR 102592992B1 KR 1020160097627 A KR1020160097627 A KR 1020160097627A KR 20160097627 A KR20160097627 A KR 20160097627A KR 102592992 B1 KR102592992 B1 KR 102592992B1
Authority
KR
South Korea
Prior art keywords
layer
display device
flexible display
inorganic
metal
Prior art date
Application number
KR1020160097627A
Other languages
Korean (ko)
Other versions
KR20180014407A (en
Inventor
장이식
정유호
최영석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160097627A priority Critical patent/KR102592992B1/en
Publication of KR20180014407A publication Critical patent/KR20180014407A/en
Priority to KR1020230139869A priority patent/KR20230149786A/en
Application granted granted Critical
Publication of KR102592992B1 publication Critical patent/KR102592992B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133305Flexible substrates, e.g. plastics, organic film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 명세서는 플렉서블 표시장치의 제조 방법을 개시한다. 상기 제조 방법은, 굴곡 부분의 무기물 층을 제거하는 단계를 포함하며, 상기 무기물 층을 제거하는 단계는 금속 층 상부에 있는 보호 층(passivation layer)의 일부를 식각하는 단계와 함께 동일한 마스크(mask)를 사용하여 수행된다.This specification discloses a method of manufacturing a flexible display device. The manufacturing method includes removing the inorganic layer of the curved portion, wherein removing the inorganic layer includes etching a portion of the passivation layer on top of the metal layer using the same mask. It is performed using .

Figure R1020160097627
Figure R1020160097627

Description

플렉서블 표시장치 및 그 제조방법{FLEXIBLE DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}Flexible display device and manufacturing method thereof {FLEXIBLE DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 명세서는 플렉서블 표시장치에 관한 것이다.This specification relates to a flexible display device.

다양한 정보를 화면으로 구현해 주는 영상표시장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 유기발광 소자의 발광량을 제어하여 영상을 표시하는 유기발광 표시장치 등이 각광받고 있다.Video display devices, which display various information on a screen, are a core technology of the information and communication era and are developing to be thinner, lighter, more portable, and more high-performance. Accordingly, organic light emitting display devices that display images by controlling the amount of light emitted from organic light emitting elements are receiving attention.

유기발광 소자는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 박막화가 가능하다는 장점이 있다. 일반적인 유기발광 표시장치는 기판에 화소구동 회로와 유기발광 소자가 형성된 구조를 갖고, 유기발광 소자에서 방출된 빛이 기판 또는 배리어층을 통과하면서 화상을 표시하게 된다.Organic light-emitting devices are self-luminous devices that use a thin light-emitting layer between electrodes and have the advantage of being able to be made into thin films. A typical organic light emitting display device has a structure in which a pixel driving circuit and an organic light emitting element are formed on a substrate, and the light emitted from the organic light emitting element passes through the substrate or barrier layer to display an image.

유기발광 표시장치는 별도의 광원장치 없이 구현되기 때문에, 플렉서블(flexible) 표시장치로 구현되기에 용이하다. 이때, 플라스틱, 박막 금속(metal foil) 등의 플렉서블 재료가 유기발광 표시장치의 기판으로 사용된다.Since the organic light emitting display device is implemented without a separate light source device, it is easy to be implemented as a flexible display device. At this time, flexible materials such as plastic and thin metal foil are used as substrates for organic light emitting display devices.

한편, 유기발광 표시장치가 플렉서블(flexible) 표시장치로 구현되는 경우에, 그 유연한 성질을 이용하여 표시장치의 여러 부분을 휘거나 구부리려는 연구가 수행되고 있다. 이러한 연구는 주로 새로운 디자인과 UI/UX를 위해 수행되고 있으며, 일각에서는 표시장치 모서리의 면적을 줄이기 위해 이러한 연구가 수행되기도 한다.Meanwhile, when an organic light emitting display device is implemented as a flexible display device, research is being conducted to bend or curve various parts of the display device using its flexible properties. These studies are mainly conducted for new designs and UI/UX, and in some cases, such studies are also conducted to reduce the area of the corners of display devices.

본 명세서는 플렉서블 표시장치의 손상 저감 구조 및 그 제조 방법을 제안하는 것을 목적으로 한다. 본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The purpose of this specification is to propose a damage reduction structure and manufacturing method for a flexible display device. The tasks of this specification are not limited to the tasks mentioned above, and other tasks not mentioned will be clearly understood by those skilled in the art from the description below.

본 명세서의 일 실시예에 따라 플렉서블 표시장치의 제조 방법이 제공된다. 상기 제조 방법은, 굴곡 부분의 무기물 층을 제거하는 단계를 포함하며, 상기 무기물 층을 제거하는 단계는 금속 층 상부에 있는 보호 층(passivation layer)의 일부를 식각하는 단계와 함께 동일한 마스크(mask)를 사용하여 수행된다.According to an embodiment of the present specification, a method of manufacturing a flexible display device is provided. The manufacturing method includes removing the inorganic layer of the curved portion, wherein removing the inorganic layer includes etching a portion of the passivation layer on top of the metal layer using the same mask. It is performed using .

상기 금속 층은 박막트랜지스터의 소스 또는 드레인 전극이며, 상기 보호 층이 식각되는 부분은 상기 금속 층과 유기발광소자가 접촉하는 부분일 수 있다.The metal layer is a source or drain electrode of a thin film transistor, and the portion where the protective layer is etched may be a portion where the metal layer and the organic light emitting device come into contact.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and drawings.

본 명세서의 실시예들은, 플렉서블 표시장치가 굴곡에 의한 손상을 최소로 받는 구조를 제공할 수 있다. 더 구체적으로, 본 명세서의 실시예들은, 상기 손상 저감 구조를 형성하는 공정을 효율화하여 비용과 제조시간을 줄일 수 있다. 이에 따라 본 명세서의 실시예에 따른 플렉서블 표시장치는 신뢰성이 향상되며 제조원가가 절감될 수 있다. 본 명세서의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.Embodiments of the present specification can provide a structure in which a flexible display device is minimally damaged by bending. More specifically, embodiments of the present specification can reduce cost and manufacturing time by streamlining the process of forming the damage reduction structure. Accordingly, the reliability of the flexible display device according to the embodiments of the present specification can be improved and manufacturing costs can be reduced. The effects according to the embodiments of the present specification are not limited to the contents exemplified above, and further various effects are included in the present specification.

도 1은 전자장치에 포함될 수 있는 예시적인 플렉서블 표시장치를 도시한다.
도 2는 평평한 부분과 굴곡 부분의 예시적인 배치를 나타낸다.
도 3a 및 3b는 본 명세서의 실시예에 따른 플렉서블 표시장치의 표시 영역의 배치를 나타낸다.
도 4는 본 명세서의 일 실시예에 따른 플렉서블 표시장치의 적층 구조를 개략적으로 나타낸 단면도이다.
도 5는 본 명세서의 실시예에 따른 굴곡 패턴의 평면도 및 단면도이다.
도 6a 내지 6c는 플렉서블 표시장치에서 구성 요소들의 예시적인 배치를 보여주는 개략적인 단면도이다.
도 7a 및 7b는 다층 구조 도선의 예시적인 구조를 도시한다.
도 8은 변형 저감 설계의 몇몇 예를 도시한다.
도 9a 및 9b는 다수의 부배선을 갖는 배선 구조의 개략적인 도면을 나타낸다.
도 10은 다이아몬드 배선 디자인을 갖는 여러 예시적인 배선 구조를 도시한다.
도 11a 및 11b는 예시적인 배선 구조의 개략적인 단면도를 나타낸다.
도 12a 및 12b는 수정된 부분을 갖는 예시적인 변형 저감 배선 구조의 개략적인 도면을 나타낸다.
도 13은 본 명세서의 일 실시예에 따른 플렉서블 표시장치의 단면도이다.
도 14a 내지 도 14q는 본 명세서의 일 실시예에 따른 플렉서블 표시장치의 제조 단계를 나타낸 도면이다.
도 15a 및 15b는 굴곡 구간을 3차 식각하는 공정 및 그 때 사용되는 마스크를 나타낸 도면이다.
도 16a 및 16b는 보호 층에 컨택 홀을 형성하는 공정 및 그 때 사용되는 마스크를 나타낸 도면이다.
도 17a 및 17b는 본 명세서의 일 실시예에 따라 플렉서블 표시장치의 제조 과정을 개선하는 방법을 나타낸 도면이다.
도 18a 및 18b는 본 명세서의 일 실시예에 따른 식각 과정을 나타낸 도면이다.
1 shows an example flexible display device that may be included in an electronic device.
Figure 2 shows an exemplary arrangement of flat and curved portions.
3A and 3B show the arrangement of a display area of a flexible display device according to an embodiment of the present specification.
Figure 4 is a cross-sectional view schematically showing the stacked structure of a flexible display device according to an embodiment of the present specification.
Figure 5 is a plan view and a cross-sectional view of a curved pattern according to an embodiment of the present specification.
6A to 6C are schematic cross-sectional views showing exemplary arrangements of components in a flexible display device.
7A and 7B show exemplary structures of multilayer conductors.
Figure 8 shows some examples of strain reduction designs.
9A and 9B show schematic diagrams of a wiring structure with multiple sub-wirings.
10 shows several example interconnection structures with a diamond interconnection design.
11A and 11B show schematic cross-sectional views of example wiring structures.
12A and 12B show schematic diagrams of exemplary strain-reducing interconnect structures with modified portions.
Figure 13 is a cross-sectional view of a flexible display device according to an embodiment of the present specification.
14A to 14Q are diagrams showing manufacturing steps of a flexible display device according to an embodiment of the present specification.
Figures 15a and 15b are diagrams showing the process of third etching the curved section and the mask used in that process.
Figures 16a and 16b are diagrams showing the process of forming a contact hole in a protective layer and the mask used in the process.
17A and 17B are diagrams showing a method of improving the manufacturing process of a flexible display device according to an embodiment of the present specification.
Figures 18a and 18b are diagrams showing an etching process according to an embodiment of the present specification.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.The advantages and features of the present specification and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. The present embodiments only serve to ensure that the disclosure of the present invention is complete and that common knowledge in the technical field to which the present invention pertains is not limited. It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.The shape, size, ratio, angle, number, etc. disclosed in the drawings for explaining the embodiments of the present specification are illustrative, and the present specification is not limited to the matters shown. Like reference numerals refer to like elements throughout the specification. Additionally, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the plural is included unless specifically stated otherwise. When interpreting a component, it is interpreted to include the margin of error even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. In the case of a description of a positional relationship, for example, if the positional relationship of two parts is described as 'on top', 'on the top', 'on the bottom', 'next to', etc., 'immediately' Alternatively, there may be one or more other parts placed between the two parts, unless 'directly' is used. When an element or layer is referred to as “on” another element or layer, it includes instances where the other layer or other element is directly on top of or interposed between the other elements. When a component is described as being “connected,” “coupled,” or “connected” to another component, that component may be directly connected or connected to that other component, but there are no other components between each component. It should be understood that may be “interposed” or that each component may be “connected,” “combined,” or “connected” through other components.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, the first component mentioned below may also be the second component within the technical spirit of the present invention.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다. 이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.The size and thickness of each component shown in the drawings are shown for convenience of explanation, and the present invention is not necessarily limited to the size and thickness of the components shown. Hereinafter, various embodiments of the present invention will be described in detail with reference to the attached drawings.

도 1은 전자장치에 포함될 수 있는 예시적인 플렉서블 표시장치를 도시한다.1 shows an example flexible display device that may be included in an electronic device.

도 1을 참조하면, 상기 플렉서블 표시장치(100)는 적어도 하나의 표시 영역(active area)을 포함하고, 상기 표시 영역에는 픽셀들의 어레이(array)가 형성된다. 하나 이상의 비표시 영역(in표시 영역)이 상기 표시 영역의 주위에 배치될 수 있다. 즉, 상기 비표시 영역은, 표시 영역의 하나 이상의 측면에 인접할 수 있다. 도 1에서, 상기 비표시 영역은 사각형 형태의 표시 영역을 둘러싸고 있다. 그러나, 표시 영역의 형태 및 표시 영역에 인접한 비표시 영역의 형태/배치는 도 1에 도시된 예에 한정되지 않는다. 상기 표시 영역 및 상기 비표시 영역은, 상기 플렉서블 표시장치(100)를 탑재한 전자장치의 디자인에 적합한 형태일 수 있다. 상기 표시 영역의 예시적 형태는 오각형, 육각형, 원형, 타원형 등이다.Referring to FIG. 1, the flexible display device 100 includes at least one active area, and an array of pixels is formed in the display area. One or more non-display areas (in-display areas) may be arranged around the display area. That is, the non-display area may be adjacent to one or more sides of the display area. In Figure 1, the non-display area surrounds a rectangular display area. However, the shape of the display area and the shape/arrangement of the non-display area adjacent to the display area are not limited to the example shown in FIG. 1. The display area and the non-display area may have a shape suitable for the design of an electronic device equipped with the flexible display device 100. Exemplary shapes of the display area include pentagon, hexagon, circle, oval, etc.

상기 표시 영역 내의 각 픽셀은 픽셀 회로와 연관될 수 있다. 상기 픽셀 회로는, 백플레인(backplane) 상의 하나 이상의 스위칭 트랜지스터 및 하나 이상의 구동 트랜지스터를 포함할 수 있다. 각 픽셀 회로는, 상기 비표시 영역에 위치한 게이트 드라이버 및 데이터 드라이버와 같은 하나 이상의 구동 회로와 통신하기 위해, 게이트 라인 및 데이터 라인과 전기적으로 연결될 수 있다.Each pixel within the display area may be associated with a pixel circuit. The pixel circuit may include one or more switching transistors and one or more driving transistors on a backplane. Each pixel circuit may be electrically connected to a gate line and a data line to communicate with one or more driving circuits, such as a gate driver and a data driver, located in the non-display area.

상기 구동 회로는, 도 1에 도시된 것처럼, 상기 비표시 영역에 TFT(thin film transistor)로 구현될 수 있다. 이러한 구동 회로는 GIP(gate-in-panel)로 지칭될 수 있다. 또한, 데이터 드라이버 IC와 같은 몇몇 부품들은, 분리된 인쇄 회로 기판에 탑재되고, FPCB(flexible printed circuit board), COF(chip-on-film), TCP(tape-carrier-package) 등과 같은 회로 필름을 이용하여 상기 비표시 영역에 배치된 연결 인터페이스(패드/범프, 핀 등)와 결합될 수 있다. 상기 비표시 영역은 상기 연결 인터페이스와 함께 구부러져서, 상기 인쇄 회로(COF, PCB 등)는 상기 플렉서블 표시장치(100)의 뒤편에 위치될 수 있다.As shown in FIG. 1, the driving circuit may be implemented as a thin film transistor (TFT) in the non-display area. This driving circuit may be referred to as a gate-in-panel (GIP). Additionally, some components, such as data driver ICs, are mounted on separate printed circuit boards and circuit films such as FPCB (flexible printed circuit board), COF (chip-on-film), TCP (tape-carrier-package), etc. It can be combined with a connection interface (pad/bump, pin, etc.) placed in the non-display area. The non-display area is bent along with the connection interface, so that the printed circuit (COF, PCB, etc.) can be located behind the flexible display device 100.

상기 플렉서블 표시장치(100)는, 다양한 신호를 생성하거나 표시 영역내의 픽셀을 구동하기 위한, 다양한 부가 요소들 포함할 수 있다. 상기 픽셀을 구동하기 위한 부가 요소는 인버터 회로, 멀티플렉서, 정전기 방전 회로(electro static discharge) 등을 포함할 수 있다. 상기 플렉서블 표시장치(100)는 픽셀 구동 이외의 기능과 연관된 부가 요소도 포함할 수 있다. 예를 들어, 상기 플렉서블 표시장치(100)는 터치 감지 기능, 사용자 인증 기능(예: 지문 인식), 멀티 레벨 압력 감지 기능, 촉각 피드백(tactile feedback) 기능 등을 제공하는 부가 요소들을 포함할 수 있다. 상기 언급된 부가 요소들은 상기 비표시 영역 및/또는 상기 연결 인터페이스와 연결된 외부 회로에 위치할 수 있다.The flexible display device 100 may include various additional elements for generating various signals or driving pixels within the display area. Additional elements for driving the pixel may include an inverter circuit, a multiplexer, an electrostatic discharge circuit, etc. The flexible display device 100 may also include additional elements related to functions other than pixel driving. For example, the flexible display device 100 may include additional elements that provide a touch detection function, a user authentication function (e.g., fingerprint recognition), a multi-level pressure detection function, a tactile feedback function, etc. . The above-mentioned additional elements may be located in the non-display area and/or in an external circuit connected to the connection interface.

상기 플렉서블 표시장치(100)의 여러 부분들은 굴곡선(BL)을 따라 구부러질 수 있다. 상기 굴곡선(BL)은 수평으로(예: 도 1의 X 방향), 수직으로(예: 도 1의 Y 방향), 또는 대각선으로 연장될 수 있다 따라서, 상기 플렉서블 표시장치(100)는, 요구되는 디자인에 기초하여, 수평, 수직, 대각선 방향의 조합으로 구부러질 수 있다.Various parts of the flexible display device 100 may be bent along the bend line BL. The curved line BL may extend horizontally (e.g., the Based on the design, it can be bent in any combination of horizontal, vertical, and diagonal directions.

언급한 대로, 상기 플렉서블 표시장치(100)의 하나 이상의 모서리(edge)는, 상기 굴곡선(BL)을 따라 중앙 부분(central portion, 101)에서 멀어지도록 구부러질 수 있다. 비록 상기 굴곡선(BL)이 상기 플렉서블 표시장치(100)의 모서리와 가깝게 위치하도록 도시되었지만, 상기 굴곡선(BL)은 상기 중앙 부분(101)을 가로질러 연장되거나, 상기 플렉서블 표시장치(100)의 하나 이상의 꼭지점(corner)에서 대각선으로 연장될 수 있다. 이러한 구조는 상기 플렉서블 표시장치(100)가 폴더블(foldable) 표시장치가 되거나, 또는 접히는 양면에 표시가 이뤄지는 표시장치가 되도록 할 수 있다.As mentioned, one or more edges of the flexible display device 100 may be bent away from the central portion 101 along the curved line BL. Although the curved line BL is shown to be located close to the edge of the flexible display device 100, the curved line BL extends across the central portion 101 or It may extend diagonally from one or more corners of . This structure allows the flexible display device 100 to be a foldable display device or a display device that displays displays on both folded sides.

상기 플렉서블 표시장치(100)의 하나 이상의 부분이 구부러질 수 있으므로, 상기 플렉서블 표시장치(100)는 실질적으로 평평한(flat) 부분 및 굴곡진 부분으로 정의될 수 있다. 플렉서블 표시장치(100)의 일 부분은 실질적으로 평평(flat)한, 중앙 부분(101)으로 지칭될 수 있다. 플렉서블 표시장치(100)의 일 부분은 소정의 각도로 구부러지며, 이러한 부분은 굴곡 부분(102)으로 지칭될 수 있다. 상기 굴곡 부분(102)은, 소정의 굴곡 반지름으로 실제로 휘어지는 굴곡 구간(bended section)을 포함한다. Since one or more portions of the flexible display device 100 may be bent, the flexible display device 100 may be defined as a substantially flat portion and a curved portion. A portion of the flexible display device 100 may be referred to as a central portion 101 that is substantially flat. A portion of the flexible display device 100 is bent at a predetermined angle, and this portion may be referred to as a bent portion 102. The bent portion 102 includes a bent section that is actually bent to a predetermined bending radius.

“실질적으로 평평한” 이라는 용어에는 완벽히 평평하지는 않은 부분도 포함된다. 예를 들어, 도 2에 묘사된 오목한 중앙 부분(101a) 및 볼록한 중앙 부분(101b)도 어떤 실시예에서는 실질적으로 평평한 부분으로 기술될 수 있다. 도 2에서, 하나 이상의 굴곡 부분(102)이 오목한 중앙 부분(101a) 또는 볼록한 중앙 부분(101b)의 옆에 존재하고, 굴곡선(BL)을 따라 굴곡 축에 대한 각도를 갖고 안쪽 또는 바깥쪽으로 구부러진다. 굴곡 부분(102)의 굴곡 반지름은 중앙 부분(101a, 101b)의 굴곡 반지름보다 작다. 다시 말해서, “실질적으로 평평한 부분” 이라는 용어는 인접한 구간보다 더 작은 곡률을 갖는 부분을 의미한다.The term “substantially flat” includes areas that are not perfectly flat. For example, the concave central portion 101a and convex central portion 101b depicted in Figure 2 may also be described as substantially flat portions in some embodiments. 2, one or more bending portions 102 are present next to the concave central portion 101a or convex central portion 101b and are bent inward or outward with an angle to the bending axis along the bending line BL. all. The bending radius of the bending portion 102 is smaller than the bending radius of the central portions 101a and 101b. In other words, the term “substantially flat portion” refers to a portion that has less curvature than adjacent sections.

굴곡선(BL)의 위치에 따라서 굴곡선의 일 측에 있는 부분은 플렉서블 표시장치(100)의 중앙을 향해 위치하는 반면, 굴곡선의 타 측에 있는 부분은 플렉서블 표시장치(100)의 모서리을 향해 위치한다. 플렉서블 표시장치(100)의 중앙을 향해 놓이는 부분은 중앙 부분이라 언급될 수 있고 플렉서블 표시장치(100)의 모서리를 향해 놓이는 부분은 모서리 부분이라 언급될 수 있다. 항상 그런 것은 아니지만, 플렉서블 표시장치(100)의 중앙부분은 실질적으로 평평하고, 모서리 부분은 굴곡 부분일수 있다. 실질적으로 평평한 부분은 모서리 부분에도 위치할 수 있다는 점은 언급되어야 한다. 그리고, 플렉서블 표시장치(100)의 몇몇 형상에서, 굴곡 구간은 두 개의 실질적으로 평평한 부분 사이에 놓일 수 있다.Depending on the location of the bend line BL, the portion on one side of the bend line is located toward the center of the flexible display device 100, while the portion on the other side of the bend line is located toward the corner of the flexible display device 100. . The portion placed toward the center of the flexible display device 100 may be referred to as a central portion, and the portion located toward the corners of the flexible display device 100 may be referred to as a corner portion. Although this is not always the case, the central portion of the flexible display device 100 may be substantially flat, and the corner portions may be curved portions. It should be mentioned that substantially flat parts can also be located at corners. And, in some shapes of the flexible display device 100, the curved section may lie between two substantially flat portions.

언급한 대로, 비표시 영역을 구부리면, 비표시 영역이 표시장치의 앞면에서는 안보이거나 최소로만 보이게 된다. 비표시 영역 중 표시장치의 앞면에서 보이는 일부는 베젤(bezel)로 가려질 수 있다. 상기 베젤은 독자적인 구조물, 또는 하우징이나 다른 적합한 요소로 형성될 수 있다. 비표시 영역 중 표시장치의 앞면에서 보이는 일부는 블랙 잉크(예: 카본 블랙으로 채워진 폴리머)와 같은 불투명한 마스크 층 아래에 숨겨질 수도 있다. 이러한 불투명한 마스크 층은 플렉서블 표시장치(100)에 포함된 다양한 층(터치센서층, 편광층, 덮개층 등) 상에 마련될 수 있다.As mentioned, if you bend the non-display area, the non-display area becomes invisible or only minimally visible from the front of the display device. Among the non-display areas, a portion visible from the front of the display device may be obscured by a bezel. The bezel may be a stand-alone structure, or may be formed from a housing or other suitable element. Some of the non-display areas visible from the front of the display may be hidden under an opaque mask layer such as black ink (e.g., a polymer filled with carbon black). This opaque mask layer may be provided on various layers (touch sensor layer, polarizing layer, cover layer, etc.) included in the flexible display device 100.

몇몇 실시예에서 플렉서블 표시장치(100)의 굴곡 부분은, 이미지를 표시할 수 있는 표시 영역을 포함할 수 있다. 이러한 표시 영역을 이하에서는 제2 표시 영역이라 호칭한다. 즉, 표시 영역의 적어도 일부 픽셀이 굴곡 부분에 포함되도록 굴곡선(BL)이 표시 영역 내에 놓일 수 있다.In some embodiments, the curved portion of the flexible display device 100 may include a display area capable of displaying an image. This display area is hereinafter referred to as the second display area. That is, the curved line BL may be placed in the display area so that at least some pixels of the display area are included in the curved portion.

도 3a 및 3b는 각각 본 명세서의 실시예에 따른 플렉서블 표시장치(100)의 표시 영역의 배치를 나타낸다.3A and 3B respectively show the arrangement of the display area of the flexible display device 100 according to an embodiment of the present specification.

도 3a의 형상에서, 제2 표시 영역 내의 픽셀 매트릭스는, 중앙 부분(101)의 표시 영역으로부터 연속적으로 연장될 수 있다. 또 다르게는, 도 3b의 형상에서, 굴곡 부분(102) 내의 제2 표시 영역과 중앙 부분(101) 내의 표시 영역은, 굴곡 구간을 사이에 두고 서로 분리될 수 있다. 중앙 부분(101)과 굴곡 부분(102)은 몇몇 부품들은, 굴곡 구간을 가로질러 놓인 하나 이상의 도선(120)을 통해 전기적으로 연결될 수 있다.In the shape of Figure 3A, the pixel matrix in the second display area may extend continuously from the display area of the central portion 101. Alternatively, in the shape of FIG. 3B, the second display area in the curved portion 102 and the display area in the central portion 101 may be separated from each other with a curved section in between. Some components of the central portion 101 and the curved portion 102 may be electrically connected through one or more conductors 120 laid across the curved section.

제2 표시 영역의 픽셀과 중앙 표시 영역의 픽셀은 구동 회로(예: 게이트 드라이버, 데이터 드라이버 등)에 의해 마치 동일 매트릭스에 있는 것처럼 구동될 수 있다. 이때, 제2 표시 영역의 픽셀과 중앙 표시 영역의 동일한 구동 회로들에 의해 동작될 수 있다. 예를 들어, 중앙 표시 영역의 N번째 행 픽셀과 제2 표시 영역의 N번째 행 픽셀은, 같은 게이트 드라이버로부터 게이트 신호를 수신하도록 구비될 수 있다. 도 3b와 같이, 굴곡 구간을 가로지르는 게이트 배선의 일부 또는 상기 두 표시 영역들의 게이트 배선을 연결하는 브릿지(bridge)는 변형 저감 형상을 가질 수 있다.The pixels of the second display area and the pixels of the central display area may be driven by a driving circuit (eg, gate driver, data driver, etc.) as if they were in the same matrix. At this time, the pixels of the second display area and the central display area may be operated by the same driving circuits. For example, the N-th row pixel of the central display area and the N-th row pixel of the second display area may be configured to receive a gate signal from the same gate driver. As shown in FIG. 3B, a portion of the gate wire crossing the curved section or a bridge connecting the gate wires of the two display areas may have a shape to reduce strain.

제2 표시 영역의 기능에 따라서는, 제2 표시 영역의 픽셀이 중앙 표시 영역의 픽셀과 분리되어 구동될 수도 있다. 즉, 제2 표시 영역의 픽셀은, 표시 영역의 픽셀 매트릭스와는 분리된 독립된 매트릭스로 구동회로에 인식될 수 있다. 이 경우, 제2 표시 영역의 픽셀은, 중앙 표시 영역의 픽셀에 신호를 공급하는 구동회로와는 다른 하나 이상의 분리된 구동회로로부터 신호를 수신할 수 있다.Depending on the function of the second display area, pixels in the second display area may be driven separately from pixels in the central display area. That is, the pixels of the second display area can be recognized by the driving circuit as an independent matrix separate from the pixel matrix of the display area. In this case, the pixels of the second display area may receive signals from one or more separate driving circuits that are different from the driving circuits that supply signals to the pixels of the central display area.

그 형상에 상관없이, 굴곡 부분의 제2 표시 영역은 플렉서블 표시장치(100)의 2차 표시 영역으로 기능할 수 있다. 또한, 제2 표시 영역의 크기는 특별히 제한되지 않는다. 제2 표시 영역의 크기는 전자장치에 내장된 기능에 의존할 수 있다. 예를 들어, 제2 표시 영역은 GUI(graphical user interface), 버튼, 문자 메시지 등과 같은 이미지 및/또는 문자를 제공하는 데에 사용될 수 있다. 몇몇 경우에, 제2 표시 영역은 여러 목적(예: 상태 표시)의 다양한 색의 빛을 제공하는 데에 사용될 수 있고, 이때 제2 표시 영역의 크기는 중앙 부분 내의 표시 영역만큼 클 필요는 없다.Regardless of its shape, the second display area of the curved portion may function as a secondary display area of the flexible display device 100. Additionally, the size of the second display area is not particularly limited. The size of the second display area may depend on functions built into the electronic device. For example, the second display area may be used to present images and/or text, such as a graphical user interface (GUI), buttons, text messages, etc. In some cases, the second display area may be used to provide different colors of light for various purposes (eg, status indication), where the size of the second display area need not be as large as the display area within the central portion.

도 4는 본 명세서의 일 실시예에 따른 플렉서블 표시장치의 적층 구조를 개략적으로 나타낸 단면도이다. Figure 4 is a cross-sectional view schematically showing the stacked structure of a flexible display device according to an embodiment of the present specification.

도 4에서는 설명의 편의를 위하여, 상기 중앙 부분(central portion, 101)은 실질적으로 평평하고, 상기 굴곡 부분(102)은 상기 플렉서블 표시장치(100)의 모서리에 있는 것으로 도시되었다. 도시된 것처럼, 하나 이상의 굴곡 부분(102)은, 굴곡축에 대한 굴곡각 θ 및 굴곡 반지름 R을 갖고 상기 중앙 부분(101)으로부터 바깥쪽으로 구부러질 수 있다. 상기 각 굴곡 부분(102)의 크기는 동일할 필요는 없다. 즉, 각 굴곡 부분(102)에서 굴곡선(BL)으로부터 베이스 층(106)의 외곽 모서리까지의 길이는 서로 다를 수 있다. 또한, 굴곡 축 둘레의 굴곡 각 θ 및 상기 굴곡축으로부터의 곡률 반지름 R은 굴곡 부분(102)마다 다를 수 있다.In FIG. 4 , for convenience of explanation, the central portion 101 is shown to be substantially flat and the curved portion 102 is shown to be at a corner of the flexible display device 100. As shown, one or more bending portions 102 may bend outward from the central portion 101 with a bending angle θ about the bending axis and a bending radius R. The size of each curved portion 102 need not be the same. That is, the length from the bend line BL to the outer edge of the base layer 106 in each curved portion 102 may be different. Additionally, the bending angle θ around the bending axis and the radius of curvature R from the bending axis may vary for each bending portion 102.

도 4에 도시된 예에서, 상기 굴곡 부분(102)의 오른쪽은 90°의 굴곡각 θ를 갖고, 상기 굴곡 부분(102)은 실질적으로 평면인 구간을 포함한다. 굴곡 부분(102)은 더 큰 굴곡각 θ로 구부러져, 상기 플렉서블 표시장치(100)의 왼쪽 굴곡 부분(102)과 같이, 굴곡 부분(102)의 일 부분이 중앙 부분(101)의 아래로 갈 수 있다. 또한, 굴곡 부분(102)은 90° 이하의 굴곡각 θ로 구부러질 수도 있다.In the example shown in Figure 4, the right side of the curved portion 102 has a bending angle θ of 90°, and the curved portion 102 includes a substantially planar section. The curved portion 102 is bent at a larger bending angle θ, such that a portion of the curved portion 102 can go under the central portion 101, such as the left curved portion 102 of the flexible display device 100. there is. Additionally, the bent portion 102 may be bent at a bending angle θ of 90° or less.

몇몇 실시예에서, 상기 굴곡 부분(102)의 곡률 반지름(radius of curvatures)은 약 0.1 mm에서 약 10 mm 사이일 수 있고, 바람직하게는 약 0.1 mm에서 약 5 mm 사이 또는, 약 0.1 mm에서 약 1 mm 사이, 또는 약 0.1 mm에서 약 0.5 mm 사이일 수 있다. 몇몇 실시예에서, 굴곡 부분(102)에서의 곡률 반지름은 0.5 mm보다 작을 수 있다.In some embodiments, the radius of curvature of the curved portion 102 may be between about 0.1 mm and about 10 mm, preferably between about 0.1 mm and about 5 mm, or between about 0.1 mm and about 5 mm. It may be between 1 mm, or between about 0.1 mm and about 0.5 mm. In some embodiments, the radius of curvature at curved portion 102 may be less than 0.5 mm.

상기 플렉서블 표시장치(100)의 특정 부분에서의 강도 및/또는 견고성을 증가시키기 위해, 하나 이상의 지지층(108)이 상기 베이스 층(106)의 하부에 제공될 수 있다. 예를 들어, 상기 지지층(108)은 상기 중앙 부분(101)의 아래쪽 면에 제공될 수 있다. 상기 지지층(108)은 더 큰 유연성이 필요한 굴곡 구간에는 제공되지 않을 수 있다. 상기 지지층(108)은 상기 중앙 부분(101) 아래에 위치한 굴곡 부분(102) 상에 제공될 수 있다. 특정 부분의 강도를 높이면, 상기 플렉서블 표시장치(100)에 다양한 부품들을 정확히 구성하고 배치하는 데에 도움이 된다. 상기 베이스 층(106)이 상기 지지층(108)보다 더 큰 탄성을 갖는 경우에, 상기 지지층(108)은 상기 베이스 층(106)에서의 갈라짐(crack) 발생을 억제하는 데에 기여할 수 있다.To increase the strength and/or rigidity of a specific portion of the flexible display device 100, one or more support layers 108 may be provided below the base layer 106. For example, the support layer 108 may be provided on the lower side of the central portion 101. The support layer 108 may not be provided in curved sections where greater flexibility is required. The support layer 108 may be provided on the curved portion 102 located below the central portion 101. Increasing the strength of a specific part helps to accurately configure and place various components in the flexible display device 100. When the base layer 106 has greater elasticity than the support layer 108, the support layer 108 may contribute to suppressing the occurrence of cracks in the base layer 106.

상기 베이스 층(106) 및 상기 지지층(108)은 폴리이미드, 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레플레이트, 기타 적합한 폴리머의 조합으로 구성된 박형 플라스틱 필름으로 만들어질 수 있다. 상기 베이스 층(106) 및 상기 지지층(108)의 형성에 사용될 수 있는 다른 적합한 물질은 박형 유리, 유전체로 차폐된 금속 호일(metal foil), 다층 폴리머, 나노 파티클 또는 마이크로 파티클과 조합된 고분자 물질이 포함된 고분자 필름 등일 수 있다. 상기 플렉서블 표시장치(100)의 여러 부분에 제공되는 지지층(108)이 모두 동일한 물질일 필요는 없다. 예를 들어, 박형 유리층이 중앙 부분(101)에 대한 지지층(108)으로 사용되면서, 플라스틱 필름이 모서리 부분에 대한 지지층(108)으로 사용될 수 있다.The base layer 106 and the support layer 108 may be made of a thin plastic film composed of a combination of polyimide, polyethylene naphthalate (PEN), polyethylene tereplate, or other suitable polymers. Other suitable materials that can be used to form the base layer 106 and the support layer 108 include thin glass, dielectrically shielded metal foil, multilayer polymers, and polymeric materials in combination with nanoparticles or microparticles. It may be an included polymer film, etc. The support layers 108 provided in various parts of the flexible display device 100 do not all need to be made of the same material. For example, a thin glass layer may be used as the support layer 108 for the central portion 101, while a plastic film may be used as the support layer 108 for the corner portion.

상기 베이스 층(106) 및 상기 지지층(108)의 두께 또한 상기 플렉서블 표시장치(100)의 디자인에 있어서 고려할 사항이다. 한 관점에서, 만약 상기 베이스 층(106)이 과도한 두께를 갖는다면, 상기 베이스 층(106)이 작은 곡률 반경으로 구부러지는 것이 어렵다. 또, 상기 베이스 층(106)의 과도한 두께는, 굴곡 시에 그 위에 배치된 부품에 기계적 스트레스를 가중시킨다. 그러나, 다른 관점에서, 상기 베이스 층(106)이 너무 얇다면, 그 위에 배치된 부품들을 지탱할 기판으로서 너무 약하다.The thickness of the base layer 106 and the support layer 108 are also matters to be considered in the design of the flexible display device 100. From one perspective, if the base layer 106 has excessive thickness, it is difficult for the base layer 106 to bend to a small radius of curvature. Additionally, excessive thickness of the base layer 106 adds mechanical stress to components placed thereon during bending. However, from another perspective, if the base layer 106 is too thin, it is too weak as a substrate to support components placed thereon.

이와 같은 요구 조건을 만족시키기 위해, 상기 베이스 층(106)은 약 5μm에서 약 50μm의 두께를 가질 수 있다, 바람직하게는, 상기 베이스 층(106)은 약 5μm에서 약 30μm의 범위나, 약 5μm에서 약 16μm의 범위의 두께를 가질 수 있다. 상기 지지층(108)은 약 100μm에서 약 125μm, 약 50μm에서 약 150μm, 약 75μm에서 200μm, 150μm 이하, 또는 100μm 이상의 두께를 가질 수 있다.To meet these requirements, the base layer 106 can have a thickness of about 5 μm to about 50 μm, preferably, the base layer 106 ranges from about 5 μm to about 30 μm, or has a thickness of about 5 μm. It can have a thickness ranging from about 16μm. The support layer 108 may have a thickness of about 100 μm to about 125 μm, about 50 μm to about 150 μm, about 75 μm to 200 μm, 150 μm or less, or 100 μm or more.

일 실시예에서, 약 10μm에서 약 16μm 사이의 두께를 갖는 폴리이미드 층이 상기 베이스 층(106)으로 사용되고, 약 50μm에서 약 125μm 사이의 두께를 갖는 폴리에틸렌 테레프탈레이트(PET) 층이 상기 지지층(108)으로 사용된다. 다른 실시예에서, 약 10μm에서 약 16μm 사이의 두께를 갖는 폴리이미드 층이 상기 베이스 층(106)으로 사용되고, 약 50μm에서 약 200μm 사이의 두께를 갖는 박형 유리가 상기 지지층(108)으로 사용된다. 또 다른 실시예에서는, 박형 유리가 상기 베이스 층(106)으로 사용되고, 상기 베이스 층(106)은 파손을 피하기 위해 상기 지지층(108)으로 기능하는 폴리이미드 층을 가진다.In one embodiment, a polyimide layer having a thickness between about 10 μm and about 16 μm is used as the base layer 106, and a polyethylene terephthalate (PET) layer having a thickness between about 50 μm and about 125 μm is used as the support layer 108. ) is used. In another embodiment, a polyimide layer having a thickness between about 10 μm and about 16 μm is used as the base layer 106, and a thin glass layer having a thickness between about 50 μm and about 200 μm is used as the support layer 108. In another embodiment, thin glass is used as the base layer 106, which has a polyimide layer serving as the support layer 108 to avoid breakage.

제조 과정에서 상기 플렉서블 표시장치(100)의 몇몇 부분들은 외부 광에 노출될 수 있다. 상기 부품들을 제조하는데 쓰이는 물질 또는 상기 부품들 그 자체는, 플렉서블 표시장치(100) 제조 중의 광 노출에 의해 원치 않는 상태 변화(예: TFT에서의 임계 전압 천이 등)를 겪는다. 상기 플렉서블 표시장치(100)의 몇몇 부분은, 다른 부분에 비하여 상기 외부 광에 과도하게 노출된다. 그리고 이는 표시 불균일(예: mura, shadow defects 등)을 야기할 수 있다. 이러한 문제를 최소화하기 위해, 상기 베이스 층(106) 및/또는 상기 지지층(108)은, 외부 광의 양을 줄일 수 있는 물질을 하나 이상 포함할 수 있다.During the manufacturing process, some parts of the flexible display device 100 may be exposed to external light. Materials used to manufacture the components or the components themselves undergo unwanted state changes (e.g., threshold voltage transition in TFT, etc.) due to exposure to light during manufacturing of the flexible display device 100. Some parts of the flexible display device 100 are excessively exposed to external light compared to other parts. And this can cause display unevenness (e.g. mura, shadow defects, etc.). To minimize this problem, the base layer 106 and/or the support layer 108 may include one or more materials that can reduce the amount of external light.

예를 들어, 상기 광 차단 물질은, 상기 베이스 층(106)의 구성 물질(폴리이미드, 기타 폴리머)에 혼합된 염화 카본 블랙이다. 이와 같이 상기 베이스 층(106), 광 차단 기능을 제공하는 셰이드(shade)를 가진 폴로이미드로부터 형성될 수 있다. 이러한 베이스 층(106)은, 상기 플렉서블 표시장치(100)의 전면에서 입사하는 외부 광의 반사를 줄임으로써, 가시성(visibility)을 향상시킬 수 있다.For example, the light blocking material is carbon chloride black mixed with the constituent materials (polyimide, other polymers) of the base layer 106. In this way, the base layer 106 may be formed from polyimide with a shade that provides a light blocking function. This base layer 106 can improve visibility by reducing reflection of external light incident on the front of the flexible display device 100.

상기 베이스 층(106) 대신에, 상기 플렉서블 표시장치(100)의 후면(즉, 상기 지지층(108)이 부착된 면)으로부터 입사하는 광의 양을 줄이기 위해, 상기 지지층(108)이 광 차단 물질을 포함할 수도 있다. 상기 지지층(108)의 구성 물질은, 위에서 설명한 것과 유사하게, 하나 이상의 광 차단 물질과 혼합될 수 있다. 더 나아가, 상기 베이스 층(106) 및 상기 지지층(108)이 모두 하나 이상의 광 차단 물질을 포함할 수 있다. 여기서, 상기 베이스 층(106) 및 상기 지지층(108)에 사용되는 광 차단 물질이 동일할 필요는 없다.Instead of the base layer 106, the support layer 108 is made of a light-blocking material to reduce the amount of light incident from the rear side of the flexible display device 100 (i.e., the side to which the support layer 108 is attached). It may also be included. The constituent materials of the support layer 108 may be mixed with one or more light blocking materials, similar to those described above. Furthermore, both the base layer 106 and the support layer 108 may include one or more light blocking materials. Here, the light blocking materials used for the base layer 106 and the support layer 108 do not need to be the same.

상기 베이스 층(106) 및 상기 지지층(108)이 불요한 외부 광을 차단하게 만드는 것은 표시 균일성을 향상시키고 반사를 감소시키지만, 부품들을 정확하게 배치하기 위한 정렬 표식(alignment marks), 또는 제조 공정의 수행을 위한 정렬 표식을 인식하는 것이 어려워질 수 있다. 예를 들어, 상기 층(layer)들의 배치는 중첩 부분의 외곽을 비교하여 결정되기 때문에, 부품들을 상기 베이스 층(106) 상에 정확히 배치하거나, 또는 상기 플렉서블 표시장치(100)의 구부러짐 중에 정렬하는 것이 더 어려울 수 있다. 이에 더하여, 만약 상기 베이스 층(106) 및/또는 상기 지지층(108)이 과도한 범위의 광 스펙트럼(즉, 가시광, 자외선, 적외선 스펙트럼의 파장)을 차단한다면 상기 플렉서블 표시장치(100)내의 잔해 또는 이물질을 확인하는 것이 문제될 수 있다.Making the base layer 106 and the support layer 108 block unwanted external light improves display uniformity and reduces reflections, but also creates alignment marks for accurately positioning components, or as part of the manufacturing process. Recognizing alignment marks for performance can become difficult. For example, since the arrangement of the layers is determined by comparing the outline of the overlapping portion, the components are accurately placed on the base layer 106 or aligned during bending of the flexible display device 100. may be more difficult. In addition, if the base layer 106 and/or the support layer 108 blocks an excessive range of light spectrum (i.e., wavelengths of visible light, ultraviolet light, and infrared spectrum), debris or foreign matter within the flexible display device 100 may be removed. Checking can be problematic.

따라서, 몇몇 실시예에서, 상기 베이스 층(106) 및/또는 상기 지지층(108)에 포함되는 광 차단 물질은, 특정 편광 및/또는 하나 이상의 제조/검사 과정에서 사용되는 특정 파장 범위 이내의 광은 통과하도록 구성된다. 일 예로서, 상기 지지층(108)은 품질 검사 및/또는 정렬 과정에서 사용되는 광(예: UV, IR)은 통과시키되, 가시광 파장 범위의 광은 차단할 수 있다. 상기 제한된 범위의 파장은, 상기 베이스 층(106)이 광 차단 물질을 포함하였을 경우에. 베이스 층(106)에 부착된 인쇄 회로 필름에 의해 생기는 음영이 야기하는, 표시장치의 불균일성 문제를 줄이는데 도움이 된다.Accordingly, in some embodiments, the light blocking material included in the base layer 106 and/or the support layer 108 blocks light of a specific polarization and/or within a specific wavelength range used in one or more manufacturing/inspection processes. It is configured to pass. As an example, the support layer 108 may pass light (eg, UV, IR) used in quality inspection and/or alignment processes, but may block light in the visible light wavelength range. The limited range of wavelengths is possible when the base layer 106 includes a light blocking material. This helps reduce display non-uniformity problems caused by shading caused by the printed circuit film attached to the base layer 106.

상기 베이스 층(106) 및 상기 지지층(108)은 특정 형태의 광을 차단시키거나 통과시키는 일을 함께 수행할 수 있다. 예를 들어, 상기 지지층(108)는 해당 광이 상기 베이스 층(106)을 통과하지 못하도록, 광의 편광을 변화시킬 수 있다. 이와 같이, 특정 형태의 광은, 상기 플렉서블 표시장치(100)의 제조 중에 여러 가지 목적을 위해 상기 지지층(108)을 통과할 수 있지만, 상기 베이스 층(106)의 반대 면에 배치된 부품들에 불필요한 영향을 주지 않도록, 상기 베이스 층(106)을 통과할 수는 없다.The base layer 106 and the support layer 108 can work together to block or pass a specific type of light. For example, the support layer 108 may change the polarization of light to prevent the light from passing through the base layer 106. As such, certain types of light may pass through the support layer 108 for various purposes during manufacturing of the flexible display device 100, but may not be transmitted to components disposed on the opposite side of the base layer 106. To avoid unnecessary influence, it cannot pass through the base layer 106.

상기 플렉서블 표시장치(100)의 백플레인(backplane)이 상기 베이스 층(106) 상에 구현된다. 몇몇 실시예에서, 상기 플렉서블 표시장치(100)의 백플레인은, LTPS(low temperature poly silicon) 반도체 층을 활성층(active layer)으로서 사용한 TFT와 함께 구현된다. 일 예에서, 상기 베이스 층(106) 상의 픽셀 회로 및 구동 회로(예: GIP)들은 NMOS LTPS TFT로 구현될 수 있다. 다른 예에서, 상기 상기 플렉서블 표시장치(100)의 백플레인은 NMOS LTPS TFT 및 PMOS LTPS TFT의 조합으로 구현될 수 있다. 예를 들어, 상기 베이스 층(106) 상의 구동 회로(예: GIP)는, 게이트 라인 상의 스캔 신호를 제어하기 위한 배선 수를 줄이기 위해, 하나 이상의 CMOS 회로를 포함할 수 있다.A backplane of the flexible display device 100 is implemented on the base layer 106. In some embodiments, the backplane of the flexible display device 100 is implemented with a TFT using a low temperature poly silicon (LTPS) semiconductor layer as an active layer. In one example, the pixel circuits and driving circuits (eg, GIPs) on the base layer 106 may be implemented with NMOS LTPS TFTs. In another example, the backplane of the flexible display device 100 may be implemented as a combination of NMOS LTPS TFTs and PMOS LTPS TFTs. For example, the driving circuit (eg, GIP) on the base layer 106 may include one or more CMOS circuits to reduce the number of wires for controlling the scan signal on the gate line.

그리고, 몇몇 실시예에서, 상기 플렉서블 표시장치(100)는, 비표시 영역 및/또는 표시 영역 내의 픽셀 회로에 구동 회로들을 구현하기 위해, 여러 종류의 TFT를 채용할 수 있다. 즉, 상기 플렉서블 표시장치(100)의 백플레인을 구현하기 위해, 산화물(oxide) 반도체 TFT 및 LTPS TFT의 조합이 사용될 수 있다. 상기 백플레인에서, 상기 TFT의 유형은 동작 조건 및/또는 관련된 회로 내의 TFT 요구 조건에 따라서 선택될 수 있다And, in some embodiments, the flexible display device 100 may employ various types of TFTs to implement driving circuits in pixel circuits in the non-display area and/or the display area. That is, to implement the backplane of the flexible display device 100, a combination of oxide semiconductor TFT and LTPS TFT can be used. In the backplane, the type of TFT may be selected depending on the operating conditions and/or TFT requirements in the relevant circuitry.

LTPS TFT는 일반적으로 작은 프로파일(profile)에서도 우수한 캐리어(carrier) 이동도(mobility)를 나타내어, 집적된 구동 회로를 구현하는데 적합하다. 상기 우수한 캐리어 이동도는 LTPS TFT를 빠른 동작 속도를 요하는 부품에 이상적으로 만든다. 상기 언급된 장점에도 불구하고, 다결정 실리콘 반도체 층의 그레인 경계(grain boundary) 때문에 초기 임계 전압(initial threshold voltage)이 LTPS TFT들 간에 다를 수 있다.LTPS TFTs generally exhibit excellent carrier mobility even with a small profile, making them suitable for implementing integrated driving circuits. The excellent carrier mobility makes LTPS TFTs ideal for components requiring fast operating speeds. Despite the above-mentioned advantages, the initial threshold voltage may differ between LTPS TFTs due to the grain boundary of the polycrystalline silicon semiconductor layer.

IGZO(indium-gallium-zinc-oxide) 반도체 층(이하에서는 산화물 TFT로 지칭)과 같은 산화물(oxide) 기반의 반도체 층을 채용한 TFT는, 상기 LTPS TFT와 많은 측면에서 다르다. 상기 LTPS TFT에 비하여 낮은 이동도에도 불구하고, 상기 산화물 TFT는 일반적으로 전력 효율에서 상기 LTPS TFT보다 더 유리하다. 오프 상태에서 상기 산화물 TFT의 낮은 누설 전류(leakage current)는 액티브 상태를 더 오래 지속시킨다. 이는 픽셀을 구동하기 위해 높은 프레임 레이트(frame rate)가 필요하지 않을 때, 감소된 프레임 레이트에서 픽셀을 구동하는 데에 중요한 장점이 될 수 있다.A TFT employing an oxide-based semiconductor layer, such as an indium-gallium-zinc-oxide (IGZO) semiconductor layer (hereinafter referred to as an oxide TFT), differs from the LTPS TFT in many aspects. Despite lower mobility compared to the LTPS TFT, the oxide TFT is generally more advantageous than the LTPS TFT in power efficiency. The low leakage current of the oxide TFT in the off state allows the active state to last longer. This can be a significant advantage for driving pixels at reduced frame rates when high frame rates are not needed to drive the pixels.

일 예로서, 상기 플렉서블 표시장치(100)는 표시 영역의 전부 또는 일부의 픽셀이 특정 조건 하에서는 감소된 프레임 레이트에서 구동되는 특성을 지닐 수 있다. 이러한 설정에서, 상기 픽셀은, 상기 플렉서블 표시장치(100)에 표시되는 컨텐츠에 의존하여 감소된 비율로 새로 고침(refresh)될 수 있다. 또한, 정지된 이미지 데이터(예: 사용자 인터페이스, 텍스트)를 표시하는 일부의 표시 영역은, 빨리 변하는 이미지 데이터(예: 영화)를 표시하는 다른 부분의 표시 영역에 비해 더 낮은 비율로 새로 고침될 수 있다. 감소된 새로 고침 비율로 구동되는 픽셀은, 데이터 신호가 픽셀에 제공되지 않는 공백 기간(blank period)이 증가할 수 있다. 이는 픽셀에 같은 이미지 데이터를 제공함으로써 소비되는 전력을 최소화할 것이다. 이러한 실시예에서, 픽셀 회로 및/또는 상기 구동 회로를 구현하는 몇몇 TFT는, 상기 공백 기간 동안의 누설 전류를 최소화하기 위해, 산화물 TFT로 형성될 수 있다 상기 픽셀 회로 및/또는 상기 구동 회로에서 누설 전류를 줄임으로써, 상기 픽셀은 디스플레이가 감소된 비율로 새로 고침될 때에도 더 안정적인 휘도 레벨을 달성할 수 있다.As an example, the flexible display device 100 may have a characteristic in which all or part of the pixels of the display area are driven at a reduced frame rate under certain conditions. In this setting, the pixels may be refreshed at a reduced rate depending on the content displayed on the flexible display device 100. Additionally, parts of the display area that display static image data (e.g., user interface, text) may refresh at a lower rate than other parts of the display area that display rapidly changing image data (e.g., movies). there is. Pixels running at reduced refresh rates may experience increased blank periods during which data signals are not provided to the pixels. This will minimize the power consumed by providing the same image data to the pixels. In this embodiment, several TFTs implementing the pixel circuit and/or the driving circuit may be formed of oxide TFTs to minimize leakage current during the blank period leakage in the pixel circuit and/or the driving circuit. By reducing current, the pixel can achieve more stable brightness levels even when the display refreshes at a reduced rate.

상기 산화물 TFT의 다른 특성은, 트랜지스터 간의 초기 임계 전압 변화 문제를 LTPS TFT만큼 많이 겪지 않는다는 점이다. 이러한 측면은 상기 플렉서블 표시장치(100)의 크기가 증가할 때 중대한 장점이 될 수 있다 또한, 바이어스 스트레스(bias stress) 하에서의 LTPS TFT와 산화물 TFT 사이의 임계값 이동이 다르다.Another characteristic of the oxide TFT is that it does not suffer from the problem of initial threshold voltage change between transistors as much as the LTPS TFT. This aspect can be a significant advantage when the size of the flexible display device 100 increases. Additionally, the threshold shift between LTPS TFTs and oxide TFTs under bias stress is different.

상기 언급된 LTPS TFT 및 산화물 TFT의 특징을 고려하여, 상기 플렉서블 표시장치(100)의 몇몇 실시예들은 하나의 백플레인에 LTPS TFT 및 산화물 TFT을 조합하여 적용할 수 있다. 특히, 상기 플렉서블 표시장치(100)의 몇몇 실시예는, 비표시 영역에 구동 회로(예: GIP)를 구현하기 위해 LTPS TFT를 채용하고, 표시 영역에 픽셀 회로를 구현하기 위해 산화물 TFT를 적용할 수 있다. LTPS TFT의 우수한 캐리어 이동도 때문에, 산화물 TFTs로 구현된 구동 회로에 비해, LTPS TFT로 구현된 구동 회로는 더 빠른 속도로 동작할 수 있다. 이에 더하여, LTPS TFT에 의해 더 집적된 구동 회로가 제공될 수 있고, 이로써 비표시 영역의 크기가 감소될 수 있다. 픽셀 회로에 사용되는 산화물 TFT의 우수한 전압 유지 비율에 의해, 픽셀에서의 누설 전류는 감소될 수 있다. 또한 이는 누설 전류에 의해 야기되는 디스플레이 결함을 최소화하면서, 표시 영역의 특정 부분에서, 또는 기 설정된 조건(예: 정지 영상을 표시할 때) 하에서 감소된 프레임 레이트로 픽셀을 구동하도록 한다Considering the above-mentioned characteristics of LTPS TFT and oxide TFT, some embodiments of the flexible display device 100 can be applied by combining LTPS TFT and oxide TFT on one backplane. In particular, some embodiments of the flexible display device 100 may employ an LTPS TFT to implement a driving circuit (e.g., GIP) in the non-display area and apply an oxide TFT to implement a pixel circuit in the display area. You can. Because of the excellent carrier mobility of LTPS TFTs, compared to driving circuits implemented with oxide TFTs, driving circuits implemented with LTPS TFTs can operate at faster speeds. In addition, a more integrated driving circuit can be provided by the LTPS TFT, thereby reducing the size of the non-display area. Due to the excellent voltage retention ratio of the oxide TFT used in the pixel circuit, leakage current in the pixel can be reduced. This also allows pixels to be driven at reduced frame rates in specific parts of the display area or under preset conditions (e.g. when displaying still images), while minimizing display defects caused by leakage current.

몇몇 실시예에서, 픽셀 회로는 산화물 TFT로 구현되면서, 구동 회로는, N-형 LTPS TFT 및 P-형 LTPS TFT의 조합으로 구현될 수 있다. 예를 들어, N-형 LTPS TFT 및 P-형 LTPS TFT는 CMOS 게이트 드라이버(예: CMOS GIP, 데이터 드라이버)를 구현하기 위해 사용될 수 있다. 반면, 산화물 TFT는 상기 픽셀 회로의 적어도 몇몇 부분에 적용될 수 있다. 전체가 P-형 또는 N-형 LTPS TFT로 형성된 GIP와는 다르게, 상기 CMOS 게이트 드라이버로부터의 게이트 출력 신호는, DC 신호 또는 논리 하이(high)/로우(low) 신호에 의해 제어될 수 있다. 이로써 게이트 라인이 공백 기간 중에 더 안정적으로 제어되어, 픽셀 회로로부터의 전류 누설과 의도하지 않은 픽셀의 활성화가 억제된다.In some embodiments, the pixel circuit may be implemented with an oxide TFT, while the driving circuit may be implemented with a combination of N-type LTPS TFT and P-type LTPS TFT. For example, N-type LTPS TFT and P-type LTPS TFT can be used to implement CMOS gate drivers (e.g. CMOS GIP, data driver). On the other hand, oxide TFT may be applied to at least some parts of the pixel circuit. Unlike GIPs formed entirely of P-type or N-type LTPS TFTs, the gate output signal from the CMOS gate driver can be controlled by DC signals or logic high/low signals. This allows the gate line to be more reliably controlled during blank periods, suppressing current leakage from the pixel circuit and unintentional activation of pixels.

상기 백플레인 상의 CMOS 게이트 드라이버 또는 인버터 회로는 LTPS TFT 및 산화물 TFT의 조합으로 구현될 수 있다. 예를 들어, P-형 LTPS TFT 및 N-형 산화물 TFT가 CMOS 회로를 구현하기 위해 사용될 수 있다. 또한, 상기 표시 영역의 픽셀 회로는, LTPS TFT 및 산화물 TFT를 모두 사용하여 구현될 수 있다. 픽셀 회로 및/또는 구동 회로에 두 종류의 TFT를 적용할 때, 오프 상태 중에 산화물 TFT들 사이의 노드에 남아있는 바이어스를 없애고, 바이어스 스트레스(예: PBTS, NBTS)를 최소화하기 위해, LTPS TFT는 전략적으로 회로 내부에 놓일 수 있다. 추가적으로, 회로 내의 저장 커패시터(storage capacitor)와 연결되는 TFT는, 누설 전류를 최소화하기 위해 산화물 TFT로 형성될 수 있다.The CMOS gate driver or inverter circuit on the backplane may be implemented with a combination of LTPS TFTs and oxide TFTs. For example, P-type LTPS TFT and N-type oxide TFT can be used to implement CMOS circuits. Additionally, the pixel circuit of the display area may be implemented using both LTPS TFT and oxide TFT. When applying two types of TFTs to the pixel circuit and/or driving circuit, in order to eliminate the bias remaining in the node between the oxide TFTs during the off state and minimize bias stress (e.g. PBTS, NBTS), LTPS TFT Can be strategically placed inside a circuit. Additionally, the TFT connected to the storage capacitor in the circuit may be formed of an oxide TFT to minimize leakage current.

유기발광소자(OLED)층은 상기 베이스 층(106)상에 배치된다. 상기 유기발광소자층(150)은 다수 개의 OLED 소자를 포함한다. OLED 소자는, 베이스 층(106) 상에 구현된 픽셀 회로 및 구동 회로, 상기 베이스 층(106) 상의 연결 인터페이스와 연결된 외부의 다른 구동회로에 의해 제어된다. 상기 OLED층은 특정 색상(예: red, green, blue)의 광을 방출하는 유기발광물질 층을 포함한다. 몇몇 실시예에서, 상기 유기발광물질 층은 백색 광(본질적으로는 여러 색상의 광의 조합)을 방출할 수 있는 적층 구조를 가질 수 있다.An organic light emitting device (OLED) layer is disposed on the base layer 106. The organic light emitting device layer 150 includes a plurality of OLED devices. The OLED device is controlled by a pixel circuit and a driving circuit implemented on the base layer 106, and another external driving circuit connected to a connection interface on the base layer 106. The OLED layer includes an organic light emitting material layer that emits light of a specific color (eg, red, green, blue). In some embodiments, the organic light-emitting material layer may have a layered structure capable of emitting white light (essentially a combination of light of several colors).

상기 봉지층(104)은 상기 유기발광소자층(150)을 공기와 습기로부터 보호하기 위해 제공된다. 상기 봉지층(104)은 공기와 습기의 침투를 감소시키기 위한 여러 물질 층을 포함할 수 있다. 몇몇 실시예에서, 상기 봉지층(104)은 박형 필름 형상으로 제공될 수 있다.The encapsulation layer 104 is provided to protect the organic light emitting device layer 150 from air and moisture. The encapsulation layer 104 may include several layers of materials to reduce the infiltration of air and moisture. In some embodiments, the encapsulation layer 104 may be provided in the form of a thin film.

상기 플렉서블 표시장치(100)는 표시 특성(예: 외부 광 반사, 색 정확도, 휘도 등)을 제어하기 위해 편광층(110)을 포함할 수 있다. 또한, 상기 커버층(114)은 상기 플렉서블 표시장치(100)를 보호하기 위해 사용될 수 있다.The flexible display device 100 may include a polarization layer 110 to control display characteristics (eg, external light reflection, color accuracy, luminance, etc.). Additionally, the cover layer 114 may be used to protect the flexible display device 100.

커버층(114)의 일 면 및/또는 상기 편광층(110)의 적어도 한 면의 내부에, 사용자의 터치 입력을 감지하기 위한 전극이 형성될 수 있다. 필요하다면, 터치 감지 전극 및/또는 터치 입력 감지와 연관된 다른 부품이 구비된 독립된 층(이하에서는 터치센서층(112)으로 지칭)이 상기 플렉서블 표시장치(100) 내에 제공될 수 있다. 상기 터치 감지 전극(예: 터치 구동/감지 전극)은 인듐 주석 산화물, 그래핀(graphene)과 같은 탄소 기반 물질, 탄소 나노튜브, 전도성 고분자, 다양한 전도성/비전도성 물질의 혼합물로 만들어진 하이브리드 물질 등의 투명 전도성 물질로 형성될 수 있다. 또한, 금속 메쉬(metal mesh), 예컨대, 알루미늄 메쉬, 은 메쉬 등이 상기 터치 감지 전극으로 사용될 수 있다.An electrode for detecting a user's touch input may be formed inside one side of the cover layer 114 and/or at least one side of the polarization layer 110. If necessary, an independent layer (hereinafter referred to as touch sensor layer 112) equipped with touch sensing electrodes and/or other components associated with touch input sensing may be provided in the flexible display device 100. The touch sensing electrode (e.g., touch driving/sensing electrode) is made of indium tin oxide, carbon-based materials such as graphene, carbon nanotubes, conductive polymers, hybrid materials made of mixtures of various conductive/non-conductive materials, etc. It may be formed of a transparent conductive material. Additionally, a metal mesh, such as aluminum mesh or silver mesh, may be used as the touch sensing electrode.

상기 터치센서층(112)은 하나 이상의 변형 유전체 물질을 포함할 수 있다. 하나 이상의 전극은 상기 터치센서층(112)과 인터페이스 되거나 상기 터치센서층(112) 부근에 위치할 수 있고, 전극 상의 전기적 변화를 측정하는 신호를 읽을 수 있다. 상기 측정은 분석되어 상기 플렉서블 표시장치(100)에 입력된 압력의 양이 여러 례벨로 평가된다.The touch sensor layer 112 may include one or more modified dielectric materials. One or more electrodes may be interfaced with the touch sensor layer 112 or may be located near the touch sensor layer 112, and may read signals measuring electrical changes on the electrodes. The measurement is analyzed and the amount of pressure input to the flexible display device 100 is evaluated in several levels.

몇몇 실시예에서, 상기 터치 감지 전극은 사용자 입력의 위치를 확인하고, 사용자 입력의 압력을 평가하는 데에 활용될 수 있다. 상기 터치 입력 위치 확인과 터치 압력 측정은, 상기 터치센서층(112)의 일 면에 있는 터치 감지 전극의 커패시턴스 변화를 측정함으로써 수행될 수 있다. 상기 터치 감지 전극 및/또는 다른 전극은 터치 입력에 의한 플렉서블 표시장치(100) 상의 압력을 나타내는 신호를 측정하는 데에 사용될 수 있다. 이러한 신호는 터치 신호와 동시에 또는 다른 타이밍에 터치 감지 전극으로부터 획득된다.In some embodiments, the touch sensing electrode may be utilized to determine the location of user input and evaluate the pressure of the user input. The touch input location confirmation and touch pressure measurement may be performed by measuring the change in capacitance of the touch sensing electrode on one side of the touch sensor layer 112. The touch sensing electrode and/or other electrodes may be used to measure a signal representing pressure on the flexible display device 100 due to a touch input. These signals are obtained from the touch sensing electrode simultaneously with the touch signal or at a different timing.

상기 터치센서층(112)에 포함된 변형 물질은 전기 활성화 물질일 수 있고, 상기 물질의 진폭 및/또는 진동수는 전기 신호 및/또는 전기장에 의해 제어된다 이러한 변형 물질은 피에조 세라믹(piezo ceramic), 전기 활성화 고분자(electro-active-polymer) 등을 포함한다. 따라서, 상기 터치 감지 전극 및/또는 별도의 전극은 상기 변형 물질을 활성화하여 상기 플렉서블 표시장치(100)를 원하는 방향으로 구부리도록 할 수 있다. 추가적으로, 상기 전기 활성화 물질은 활성화되어 원하는 진동수로 진동하여, 플렉서블 표시장치(100) 상에서 촉각(tactile) 및/또는 감촉(texture) 피드백을 제공한다. 상기 플렉서블 표시장치(100)는 다수의 전기 활성화 물질을 채용하여 상기 플렉서블 표시장치(100)의 구부러짐이나 진동이 동시에 또는 다른 타이밍에 제공되도록 할 수 있다. 이러한 조합은 상기 플렉서블 표시장치(100)로부터 사운드 웨이브(sound wave)를 만드는 데에 사용될 수 있다.The deformable material included in the touch sensor layer 112 may be an electrically active material, and the amplitude and/or frequency of the material is controlled by an electric signal and/or an electric field. This deformable material includes piezo ceramic, Includes electro-active-polymer, etc. Accordingly, the touch sensing electrode and/or a separate electrode may activate the deformable material to bend the flexible display device 100 in a desired direction. Additionally, the electrically active material is activated and vibrates at a desired frequency to provide tactile and/or texture feedback on the flexible display device 100. The flexible display device 100 may employ a plurality of electrically active materials so that bending or vibration of the flexible display device 100 may be provided simultaneously or at different timings. This combination can be used to create a sound wave from the flexible display device 100.

일부 구성 요소들은 굴곡선(BL)을 따른 플렉서블 표시장치(100)의 굴곡을 어렵게 할 수 있다. 지지층(108), 터치센서층(112), 편광층(110) 등과 같은 몇몇 구성 요소들은, 플렉서블 표시장치(100)에 강도를 추가할 수 있다. 또한, 상기 구성 요소들의 두께는 상기 플렉서블 표시장치(100)의 중립 면(neutral plane)을 이동시키고, 그에 따라 상기 구성요소 중 일부는 다른 요소보다 더 큰 굴곡 스트레스를 만든다.Some components may make it difficult to bend the flexible display device 100 along the bend line BL. Some components, such as the support layer 108, the touch sensor layer 112, and the polarization layer 110, may add strength to the flexible display device 100. Additionally, the thickness of the components shifts the neutral plane of the flexible display device 100, thereby creating greater bending stress in some of the components than in other components.

상기 플렉서블 표시장치(100)의 더 용이한 굴곡 및 신뢰성 향상을 위해, 굴곡 부분(102)에서 구성 요소들의 구성은 상기 중앙 부분(101)에서와 다르다. 상기 중앙 부분(101)에 존재하는 몇몇 구성 요소들은 상기 굴곡 부분(102)에는 배치되지 않거나, 다른 두께로 제공된다. 상기 지지층(108), 상기 편광층(110), 상기 터치센서층(112), 컬러필터층 및/또는 플렉서블 표시장치(100)의 굴곡을 방해하는 다른 구성 요소들은 상기 굴곡 부분(102)에 없을 수 있다. 상기 굴곡 부분(102)을 사용자가 볼 수 없거나 액세스할 수 없다면, 위와 같은 구성 요소들은 필요하지 않다.For easier bending and improved reliability of the flexible display device 100, the configuration of components in the curved portion 102 is different from that in the central portion 101. Some components present in the central portion 101 are not disposed in the curved portion 102 or are provided with different thicknesses. The support layer 108, the polarization layer 110, the touch sensor layer 112, the color filter layer, and/or other components that interfere with the bending of the flexible display device 100 may not be in the curved portion 102. there is. If the curved portion 102 is not visible or accessible to the user, such components are not necessary.

사용자에게 정보를 제공하기 위해, 제2 표시 영역이 상기 굴곡 부분(102)에 있지만, 상기 제2 표시 영역에 의해 제공되는 정보의 용도 및/또는 형태에 따라 상기의 구성 요소들 중 일부는 필요치 않다. 예를 들어, 상기 제2 표시 영역이 단지 색상을 발광하거나, 명암 조합(예: 흰색 바탕에 검정색 텍스트 또는 아이콘)으로만 텍스트 또는 단순한 GUI를 표시한다면, 편광층(110) 및/또는 컬러필터층은 상기 굴곡 부분(102)에 불필요하다. 또한, 상기 굴곡 부분(102)에는, 터치 기능이 불필요하다면, 터치센서층(112)이 없을 수 있다. 정보를 표시하기 위한 보조 표시 영역이 굴곡 부분(102)에 제공되지 않더라도, 필요하다면, 상기 굴곡 부분(102)은 터치센서층(112) 및/또는 전기 활성화 물질 층을 포함할 수 있다.To provide information to the user, a second display area is located in the curved portion 102, but depending on the purpose and/or type of information provided by the second display area, some of the above components may not be necessary. . For example, if the second display area only emits colors or displays text or a simple GUI with only a combination of light and dark (e.g., black text or icons on a white background), the polarization layer 110 and/or the color filter layer It is unnecessary for the bent portion 102. Additionally, the curved portion 102 may not have a touch sensor layer 112 if a touch function is not required. Even if an auxiliary display area for displaying information is not provided in the curved portion 102, if necessary, the curved portion 102 may include a touch sensor layer 112 and/or an electrically active material layer.

굴곡 구간은 굴곡 스트레스에 의해 가장 큰 영향을 받기 때문에, 굴곡 구간 상의 부품에 여러 가지 스트레스 저감 구조가 적용된다. 이를 위해서, 상기 중앙 부분(101)에 있는 구성 요소 중 일부는, 상기 굴곡 부분(102) 상의 적어도 일 부분에 존재하지 않는다. 상기 굴곡 구간에서 구성 요소를 선택적으로 제거하여, 상기 중앙 부분(101)과 상기 굴곡 부분(102) 있는 부품들 사이의 분리가 이루어짐으로써, 상기 굴곡 구간이 각 구성 요소들로부터 자유롭게 된다.Since the bending section is most affected by bending stress, various stress reduction structures are applied to parts on the bending section. For this purpose, some of the components in the central part 101 are not present in at least one part of the curved part 102 . By selectively removing components from the bent section, separation is achieved between the parts in the central portion 101 and the bent section 102, thereby freeing the bent section from each component.

도 4에 도시된 바와 같이, 상기 중앙 부분(101)에 있는 지지층(108) 및 상기 굴곡 부분(102)에 있는 지지층(108)은, 상기 굴곡 구간(102b)에 지지층(108)이 없음으로 인하여 서로 이격될 수 있다. 상기 베이스 층(106)에 부착된 지지층(108) 대신에, 상기 베이스 층(106)의 아래 굴곡 구간에 끝 부분이 둥근(rounded) 지지 부재(116)가 배치될 수 있다. 다양한 다른 구성 요소들, 예를 들어 상기 편광층(110), 상기 터치센서층(112) 등이 상기 굴곡 구간에 존재하지 않을 수 있다. 상기 구성 요소의 제거는 절단, 에칭(wet etching, dry etching), 스크라이빙(scribing), 기타 적절한 방식을 통해 이루어질 수 있다. 절단이나 기타 제거 대신에, 상기 구성 요소의 분할 조각이 선택된 부분에(예: 중앙 부분 및 굴곡 부분) 형성되어, 굴곡 구간에 해당 구성 요소가 없도록 할 수 있다. 상기 굴곡 부분(102)으로부터 완전히 제거되는 대신에, 몇몇 구성 요소들은 굴곡 스트레스를 줄이기 위해 굴곡선 및/또는 굴곡 구간 내의 일 부분을 따라 굴곡 패턴을 가질 수 있다.As shown in FIG. 4, the support layer 108 in the central portion 101 and the support layer 108 in the curved portion 102 are due to the absence of the support layer 108 in the curved section 102b. may be separated from each other. Instead of the support layer 108 attached to the base layer 106, a support member 116 with rounded ends may be disposed in the curved section below the base layer 106. Various other components, for example, the polarization layer 110, the touch sensor layer 112, etc., may not be present in the curved section. Removal of the components may be accomplished through cutting, etching (wet etching, dry etching), scribing, or other suitable methods. Instead of cutting or other removal, split pieces of the component may be formed in selected portions (e.g., central portion and curved portion), leaving the curved section free of the component. Instead of being completely removed from the flexure portion 102, some components may have a flexure pattern along a portion of the flexure line and/or flexure section to reduce flexure stress.

도 5는 본 명세서의 실시예에 따른 굴곡 패턴의 평면도 및 단면도이다. Figure 5 is a plan view and a cross-sectional view of a curved pattern according to an embodiment of the present specification.

상기 굴곡 패턴(300)은 몇몇 구성 요소에 적용될 수 있다. 상기 굴곡 패턴(300)은 지지층(108), 편광층(110), 터치센서층(112) 등에 사용될 수 있다.The curved pattern 300 can be applied to several components. The curved pattern 300 can be used for the support layer 108, polarization layer 110, touch sensor layer 112, etc.

상기 플렉서블 표시장치(100)은 하나 이상의 굴곡 패턴(300)을 활용할 수 있다. 부품들에 사용되는 굴곡 패턴의 수 및 굴곡 패턴의 형태는 제한되지 않는다. 필요하다면, 상기 패턴(300)의 깊이는, 부품을 완전히 통과하지만 각 층을 부분적으로만 침투하는 정도일 수 있다. 도전선을 덮는 보호 층(passivation layer) 뿐만 아니라, 상기 베이스 층(106)과 TFT 사이의 버퍼층에도 굴곡 스트레스를 줄이기 위해 굴곡 패턴이 마련될 수 있다.The flexible display device 100 may utilize one or more curved patterns 300. The number of bending patterns used in the parts and the shape of the bending patterns are not limited. If desired, the depth of the pattern 300 may be such that it completely passes through the component but only partially penetrates each layer. In order to reduce bending stress, a bending pattern may be provided not only in the passivation layer covering the conductive line but also in the buffer layer between the base layer 106 and the TFT.

언급한 바와 같이, 상기 지지층(108)은 상기 베이스 층(106)의 용이한 굴곡을 위해 상기 굴곡 구간에 존재하지 않는다. 그러나, 상기 지지층(108)의 부재함으로 인해, 상기 굴곡 구간의 곡률(curvature)은 외력에 의해 쉽게 변형된다. 상기 베이스 층(106)을 지지하고 상기 굴곡 구간의 곡률을 유지하기 위해, 상기 플렉서블 표시장치(100)는 지지 부재(116)를 포함할 수 있고, 상기 지지 부재는 맨드릴(mandrel)로 호칭될 수 있다. 도 2에 도시된 상기 지지 부재(116)는, 몸통 부분(body portion) 및 끝 부분(end portion)을 포함한다. 상기 베이스 층(106) 및 상기 지지 부재(116)는, 둥근(rounded) 끝 부분이 상기 굴곡 구간에 대응하여 상기 베이스 층(106)의 아래 면에 위치하도록 배치된다.As mentioned, the support layer 108 is not present in the bending section to facilitate bending of the base layer 106. However, due to the absence of the support layer 108, the curvature of the bent section is easily deformed by external force. To support the base layer 106 and maintain the curvature of the bent section, the flexible display device 100 may include a support member 116, which may be referred to as a mandrel. there is. The support member 116 shown in FIG. 2 includes a body portion and an end portion. The base layer 106 and the support member 116 are arranged so that rounded ends are located on the lower surface of the base layer 106 corresponding to the curved section.

굴곡 부분(102)이 플렉서블 표시장치(100)의 모서리에 있는 실시예에서, 상기 지지 부재(116)는 상기 플렉서블 표시장치(100)의 모서리에 위치할 수 있다. 이러한 설정에서, 상기 베이스 층(106)의 일 부분은, 도 2에 도시된 것처럼, 상기 지지 부재(116)의 끝 부분을 감싸고 상기 지지 부재(116)의 아래 면에 위치하게 된다. 상기 비표시 영역에 있는 다양한 회로 및 부품들(구동 IC, COF(connecting chip-on-flex)과의 연결 인터페이스, 인쇄 회로 기판 등)은 플렉서블 표시장치(100)의 뒤 편에 위치한 베이스 층(106) 상에 제공될 수 있다. 이와 같은 방식으로, 연성 부품이 아니더라도 상기 표시 영역의 아래에 위치할 수 있다.In an embodiment in which the curved portion 102 is at a corner of the flexible display device 100, the support member 116 may be located at a corner of the flexible display device 100. In this setup, a portion of the base layer 106 surrounds the end of the support member 116 and is located on the underside of the support member 116, as shown in FIG. 2 . Various circuits and components (driver IC, connection interface with COF (connecting chip-on-flex), printed circuit board, etc.) in the non-display area are located on the base layer 106 located behind the flexible display device 100. ) can be provided on the table. In this way, even if it is not a soft part, it can be located below the display area.

상기 지지 부재(116)는 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET) 등과 같은 플라스틱 물질로 형성될 수 있다. 상기 플라스틱 물질로 만들어진 지지 부재(116)의 강도는, 상기 지지 부재(116) 두께 및/또는 강도를 증가시키는 첨가물에 의해 제어될 수 있다. 상기 지지 부재(116)는 원하는 색상(예: 검정, 흰색 등)으로 형성될 수 있다. 그리고, 상기 지지 부재(116)는 유리, 세라믹, 금속 등 단단한 물질 또는 그 조합으로 만들어질 수 있다.The support member 116 may be formed of a plastic material such as polycarbonate (PC), polyimide (PI), polyethylene naphthalate (PEN), or polyethylene terephthalate (PET). The strength of the support member 116 made of the plastic material can be controlled by additives that increase the thickness and/or strength of the support member 116. The support member 116 may be formed in a desired color (eg, black, white, etc.). Additionally, the support member 116 may be made of a hard material such as glass, ceramic, or metal, or a combination thereof.

상기 지지 부재(116)의 끝 부분의 크기 및 형태는, 상기 굴곡 구간에서 원하는 최저 곡률에 의존하여 변할 수 있다. 몇몇 실시예에서, 상기 끝 부분 및 상기 몸통 부분의 두께는 실질적으로 동일할 수 있다. 다른 실시예에서, 상기 평면 형상의 몸통 부분은 끝 부분보다 얇을 수 있다. 더 얇은 몸통 부분을 가지고, 상기 지지 부재(116)는, 플렉서블 표시장치(100)의 불필요한 두께 증가를 피하면서 상기 굴곡 구간(102b)을 지지할 수 있다.The size and shape of the end portion of the support member 116 may vary depending on the lowest desired curvature in the curved section. In some embodiments, the thickness of the tip portion and the body portion may be substantially the same. In another embodiment, the planar body portion may be thinner than the tip portion. With a thinner body portion, the support member 116 can support the curved section 102b while avoiding unnecessary increase in the thickness of the flexible display device 100.

상기 지지 부재(116)의 끝 부분에 의해 상기 굴곡 구간이 지지되기 때문에, 상기 플렉서블 표시장치(100)의 중앙 부분(101)을 향해 연장된 상기 몸통 부분은, 표시 영역까지 연장될 필요는 없다. 상기 몸통 부분이 여러 가지 이유로 상기 표시 영역 아래까지 연장될 수 있다면, 상기 끝 부분으로부터 반대쪽 끝을 향한 상기 몸통 부분의 길이는, 상기 지지 부재(116)를 지지할 표면 영역까지의 길이면 충분하다.Since the bent section is supported by the end portion of the support member 116, the body portion extending toward the central portion 101 of the flexible display device 100 does not need to extend to the display area. If the body portion can extend below the display area for various reasons, the length of the body portion from the end toward the opposite end to the surface area to support the support member 116 is sufficient.

상기 플렉서블 표시장치(100) 내에서 상기 지지 부재(116)를 안전하게 하기 위해, 상기 지지 부재(116)의 표면에 접착층(118)이 제공될 수 있다. 상기 접착층(118)은 감압 접착제(pressure-sensitive adhesive), 거품형 접착제(foam-type adhesive), 액상 접착제(liquid adhesive), 광 경화 접착제(light-cured adhesive) 또는 다른 적합한 접착 물질을 포함할 수 있다. 몇몇 실시예에서, 상기 접착층(118)은 압축될 수 있는 물질로 형성되거나 그를 포함하여, 상기 접착층(118)에 의해 접착된 부분에 대해 완충재로 기능할 수 있다 일 예로서, 상기 접착층(118)의 구성 물질은 압축 가능할 수 있다. 상기 접착층(118)은 다층 구조로 형성될 수 있고, 상기 다층 구조는, 접착 물질 층의 상부 및 하부 층 사이에 놓인 완충층(예: polyolefin foam)을 포함한다.In order to secure the support member 116 within the flexible display device 100, an adhesive layer 118 may be provided on the surface of the support member 116. The adhesive layer 118 may include pressure-sensitive adhesive, foam-type adhesive, liquid adhesive, light-cured adhesive, or other suitable adhesive material. there is. In some embodiments, the adhesive layer 118 is formed of or includes a compressible material and may function as a cushioning material for the portion adhered by the adhesive layer 118. As an example, the adhesive layer 118 The constituent materials of may be compressible. The adhesive layer 118 may be formed in a multi-layer structure, and the multi-layer structure includes a buffer layer (eg, polyolefin foam) disposed between the upper and lower layers of the adhesive material layer.

상기 접착층(118)은 상기 지지 부재(116)의 몸통 부분의 상부 및 하부 표면 중 어느 하나 이상에 위치할 수 있다. 상기 플렉서블 표시장치(100)의 굴곡 부분(102)이 상기 지지 부재의 끝 부분을 감쌀 때, 접착층(118)은 몸통 부분의 하부 표면(즉, 후면과 마주하는 면) 및 상부 표면(즉, 전면과 마주하는 면) 모두에 제공될 수 있다. 필요하다면, 상기 지지 부재(116)의 끝 부분과 상기 베이스 층(106)의 안쪽 표면 사이에 접착층(118)이 제공될 수 있다.The adhesive layer 118 may be located on one or more of the upper and lower surfaces of the body portion of the support member 116. When the curved portion 102 of the flexible display device 100 wraps the end of the support member, the adhesive layer 118 is applied to the lower surface (i.e., the side facing the back) and the upper surface (i.e., the front side) of the body portion. (face facing) can be provided on both sides. If desired, an adhesive layer 118 may be provided between the end of the support member 116 and the inner surface of the base layer 106.

굴곡되는 중에, 상기 지지 부재(116)의 일 면 상에 있는 플렉서블 표시장치(100)의 일 부분은 상기 지지 부재(116)를 향해 당겨질 수 있고, 상기 베이스 층(106)은 상기 끝 부분의 최상단 및 최하단 모서리에 의해 충격을 받을 수 있다. 이에 상기 접착층(118)의 높이와, 상기 지지 부재(116) 및 상기 베이스 층(106) 사이의 지지층(108)의 높이는, 끝 부분의 최상단 모서리와 상기 접착층(118)이 위치한 몸통 부분의 표면 사이의 수직 거리 이상이다. 다시 말해, 상기 끝 부분과 상기 몸통 부분 사이의 두께 차이로 생기는 공간의 높이는, 상기 지지층(108)과 상기 접착층(118)의 두께를 합한 것 보다 작거나 같다.During bending, a portion of the flexible display device 100 on one side of the support member 116 may be pulled toward the support member 116, and the base layer 106 may be positioned at the top of the end portion. and may be impacted by the bottom edge. Accordingly, the height of the adhesive layer 118 and the height of the support layer 108 between the support member 116 and the base layer 106 are between the uppermost edge of the end portion and the surface of the body portion where the adhesive layer 118 is located. is more than the vertical distance of In other words, the height of the space created by the difference in thickness between the end portion and the body portion is less than or equal to the combined thickness of the support layer 108 and the adhesive layer 118.

상기 지지 부재(116)의 형태에 따라, 상기 몸통 부분의 상부 및 하부 표면 상에 있는 상기 접착층(118)의 두께는 다를 수 있다. 예를 들어, 상기 끝 부분보다 얇은 몸통 부분은, 상기 상기 끝 부분의 중심에서는 존재하지 않을 수 있다. 이 경우에, 상기 지지 부재(116)의 일 측 상의 공간은 반대 측 상의 공간보다 클 수 있다.Depending on the shape of the support member 116, the thickness of the adhesive layer 118 on the upper and lower surfaces of the body portion may vary. For example, a body portion that is thinner than the tip may not exist at the center of the tip. In this case, the space on one side of the support member 116 may be larger than the space on the opposite side.

다른 예에서, 상기 끝 부분의 가장 낮은 모서리는 상기 몸통 부분의 바닥 선 안쪽에 있어서, 오직 몸통 부분의 일 측 상에만 공간이 만들어진다. 이 경우에, 상기 몸통 부분의 일 측 상에 있는 접착층(118)은 반대 측 보다 두꺼울 수 있다.In another example, the lowest edge of the end portion is inside the bottom line of the body portion, creating space only on one side of the body portion. In this case, the adhesive layer 118 on one side of the body portion may be thicker than on the opposite side.

도 6a, 6b 및 6c는 플렉서블 표시장치(100)의 여러 실시예에서 구성 요소들의 예시적인 배치를 보여주는 개략적인 단면도이다.FIGS. 6A, 6B, and 6C are schematic cross-sectional views showing exemplary arrangements of components in various embodiments of the flexible display device 100.

일 구성예로, 도 6a에서, 지지 부재(116A)의 둥근 끝 부분(rounded end portion) 및 길게 늘어진 몸통 부분(elongated body portion)의 두께는 실질적으로 동일할 수 있다. 이러한 지지 부재(116A)는 플라스틱 물질로 형성될 수 있다. 상기 지지 부재(116A)는 접힌 박형 금속 시트(예: SUS)로 형성될 수 있다. 이때 금속 시트의 접힌 모서리는 지지 부재(116A)의 둥근 끝 부분으로 기능할 수 있다. 금속 시트가 지지 부재를 형성하는 데에 사용될 때에도, 끝 부분은 몸통 부분보다 더 두꺼울 수 있다. 예를 들어, 몸통 부분이 접힌 모서리보다 더 얇아지도록 접힌 금속 시트의 일 부분에 압력이 가해질 수 있다. As one configuration example, in FIG. 6A, the thickness of the rounded end portion and the elongated body portion of the support member 116A may be substantially the same. This support member 116A may be formed of a plastic material. The support member 116A may be formed of a folded thin metal sheet (eg, SUS). At this time, the folded edge of the metal sheet may function as a rounded end portion of the support member 116A. Even when metal sheets are used to form the support member, the end portion may be thicker than the body portion. For example, pressure may be applied to a portion of a folded metal sheet such that the body portion becomes thinner than the folded edges.

도 6a에서, 접착층(118A)이 지지 부재(116A)의 상면, 하면 및 둥근 끝 부분의 표면에 적용된 것으로 도시되었다. 두께 둥근 부분 및 몸통 부분에서 지지 부재(116A)의 두께가 거의 같기 때문에, 접착층(118A)은 지지 부재(116A)의 표면 상에서 실질적으로 균일한 두께를 갖는다. 그러나, 접착층(118A)은 지지 부재(116A)의 선택된 부분에서 더 얇거나 두꺼울 수 있다.In Figure 6A, adhesive layer 118A is shown applied to the top, bottom and rounded end surfaces of support member 116A. Since the thickness of the support member 116A in the round portion and the body portion is approximately the same, the adhesive layer 118A has a substantially uniform thickness on the surface of the support member 116A. However, adhesive layer 118A may be thinner or thicker in selected portions of support member 116A.

다른 구성예로서, 지지 부재(116)의 길게 늘어진 몸통 부분(elongated body portion)의 두께는 둥근 끝 부분(rounded end portion)보다 얇을 수 있다. 이 경우, 도 6b에서와 같이 지지 부재(116B)가 평평한 바닥을 가지면, 몸통 부분의 아래 표면은 끝 부분의 가장 낮은 모서리와 일직선을 이룬다. 이러한 예시적 구성에서, 지지 부재(116B)는 앞서 언급된 플라스틱 물질(예: polycarbonate 등) 또는 그 조합으로 형성될 수 있다. 또한, 몸통 부분의 상부 표면에 마련된 접착층(118B)은, 몸통 부분의 하부 표면에 마련된 접착층(118B)보다 더 두껍다. 하부 표면에 있는 접착층(118B)은 그렇지 않은 반면, 몸통 부분의 상부 표면에 있는 접착층(118B)은 완충층을 포함할 수 있다.As another configuration example, the thickness of the elongated body portion of the support member 116 may be thinner than the rounded end portion. In this case, if the support member 116B has a flat bottom as in Figure 6B, the lower surface of the body portion is aligned with the lowest edge of the end portion. In this example configuration, support member 116B may be formed of the previously mentioned plastic materials (eg, polycarbonate, etc.) or a combination thereof. Additionally, the adhesive layer 118B provided on the upper surface of the body portion is thicker than the adhesive layer 118B provided on the lower surface of the body portion. The adhesive layer 118B on the upper surface of the body portion may include a buffer layer, while the adhesive layer 118B on the lower surface may not.

도 6에 도시된 다른 구성예에서는, 지지 부재(116C)의 몸통 부분의 상부 또는 하부 표면 어느 것도 둥근 부분의 최고/최저 모서리와 일직선상에 있지 않다. 지지 부재(116C)는 앞서 언급된 플라스틱 물질(예: polycarbonate 등) 또는 그 조합으로 형성될 수 있다. 이 예에서, 몸통 부분은 대칭적이지 않고 (즉, 둥근 부분의 최하단 모서리에 더 가까운), 몸통 부분의 위 표면의 접착층(118C)은 아래 표면의 접착층(118C)보다 더 두껍다 In another configuration shown in Figure 6, neither the top nor bottom surfaces of the body portion of support member 116C are aligned with the top/bottom edges of the rounded portion. The support member 116C may be formed of the previously mentioned plastic materials (eg, polycarbonate, etc.) or a combination thereof. In this example, the body portion is not symmetrical (i.e., closer to the bottom edge of the round portion), and the adhesive layer 118C on the upper surface of the body portion is thicker than the adhesive layer 118C on the lower surface.

하부 표면에 있는 접착층(118B)은 그렇지 않은 반면, 몸통 부분 위 표면의 접착층(118C)은 상술한 완충충을 포함할 수 있다.The adhesive layer 118C on the surface above the body portion may include the buffer described above, while the adhesive layer 118B on the lower surface may not.

도 6a 내지 6c의 에시적 구성에서, 지지 부재(116) 위쪽의 지지층(108)은 굴곡 구간을 향해 봉지층(114)보다 더 연장될 수 있다. 다시 말해서, 굴곡 구간을 향한 베이스 층(106)의 일부는 봉지층(114)에 의해 덮이지 않지만, 그 아래에 지지층(108)은 마련된다. 지지층(108)의 남은 길이는 굴곡 구간에서 곡률의 유지를 도울 수 있다. 지지 부재(116)의 아래 지지층(108)의 모서리는 굴곡 구간으로부터 멀리 이동할 수 있다. 몇몇 실시예에서, 굴곡 구간을 향한 지지층(108)의 모서리에는 테두리(flange)가 마련될 수 있다. 상기 테두리는 도 6a에서처럼 굴곡 구간을 향해 더 연장될 수 있다. 일 예로, 지지층(108)이 뾰족한 모서리를 갖도록, 상기 테두리는 절삭 또는 패터닝으로 만들어질 수 있다. 다른 예로, 상기 테두리는 적어도 둘 이상의 지지층을 모서리가 서로 빗겨나도록 쌓아서 마련될 수 있다. 도 6b 및 6c에서는 생략되었지만, 상기 테두리는 해당 실시예에도 제공될 수 있다.6A to 6C, the support layer 108 above the support member 116 may extend further than the encapsulation layer 114 toward the bend section. In other words, the part of the base layer 106 facing the curved section is not covered by the encapsulation layer 114, but the support layer 108 is provided underneath it. The remaining length of the support layer 108 can help maintain curvature in the bending section. The edge of the support layer 108 below the support member 116 may move away from the curved section. In some embodiments, a flange may be provided at an edge of the support layer 108 facing the curved section. The border may extend further toward the curved section as shown in FIG. 6A. As an example, the edge may be made by cutting or patterning so that the support layer 108 has sharp edges. As another example, the border may be prepared by stacking at least two or more support layers so that the edges are offset from each other. Although omitted in FIGS. 6B and 6C, the border may also be provided in the corresponding embodiment.

도 6a 내지 6c에 기술된 구성은 예시적일 뿐이다. 몸통 부분의 위치에 상관없이 동일한 두께를 갖는 접착층이 지지 부재의 상부 및 하부 표면 상에 제공될 수 있다. 그리고, 지지 부재의 위 또는 아래 표면 상의 접착층은 완충층을 포함할 수 있다.The configurations described in FIGS. 6A to 6C are exemplary only. An adhesive layer having the same thickness can be provided on the upper and lower surfaces of the support member regardless of the position of the body portion. And, the adhesive layer on the upper or lower surface of the support member may include a buffer layer.

복수의 도선들이 다양한 부품들 사이의 전기적 연결을 위해 플렉서블 표시장치(100)에 포함된다. 표시 영역 및 비표시 영역에 제조되는 회로들은 하나 이상의 도선을 통해 다양한 신호들을 전송하여 여러 기능을 제공할 수 있다. 몇몇 도선들은 중앙 부분 및 굴곡 부분에 있는 회로 및/또는 다른 부품들 사이의 상호연결을 위해 사용될 수 있다. A plurality of conductors are included in the flexible display device 100 for electrical connection between various components. Circuits manufactured in the display area and non-display area can provide various functions by transmitting various signals through one or more conductors. Several conductors may be used for interconnection between circuits and/or other components in the central and curved sections.

도선(conductive line)은 플렉서블 표시장치(100) 내의 한 지점에서 다른 지점으로 전기적 신호, 전력 및/또는 전압을 전달하는 도전성 경로를 지칭한다. 상기 도선은, 비표시 영역의 표시구동 회로(예: 게이트 드라이버, 데이터 드라이버)에서 표시 영역의 픽셀 회로로 신호를 전달하는 게이트 라인/데이터 라인, TFT의 소스/드레인 전극을 포함할 수 있다. 마찬가지로 터치감지 전극, 압력감지 전극, 지문감지 전극과 같은 도선들이 플렉서블 표시장치(100) 상의 터치입력 감지 또는 지문 인식을 위한 신호를 제공할 수 있다 또한, 도선들은 중앙 부분 표시 영역의 부품과 굴곡 부분 제2 표시 영역의 부품 사이의 상호연결을 제공할 수 있다.A conductive line refers to a conductive path that transmits electrical signals, power, and/or voltage from one point in the flexible display device 100 to another point. The conductive wire may include a gate line/data line that transfers a signal from a display driving circuit (eg, gate driver, data driver) in the non-display area to a pixel circuit in the display area, and source/drain electrodes of the TFT. Likewise, conductors such as touch sensing electrodes, pressure sensing electrodes, and fingerprint sensing electrodes can provide signals for detecting touch input or fingerprint recognition on the flexible display device 100. Additionally, the conductors are connected to components in the central display area and curved portions. Interconnection between components in the second display area may be provided.

플렉서블 표시장치(100)의 도선들은 전기적/비전기적 요구를 만족하도록 주의깊게 설계되어야 한다. 예를 들어, 도선은 특정한 최소 저항 수준을 가질 수 있는데 상기 저항 수준은 도선을 통해 전달될 신호의 종류에 따라 변할 수 있다. 몇몇 도선은 실질적으로 평평한 부분에서 굴곡 부분으로 보내질 수 있다. 이러한 도선들은 기계적/전기적 견고함을 유지하기에 충분한 유연성을 보여야한다. 이를 위하여, 플렉서블 표시장치(100)의 몇몇 도선은 다층(multi-layered) 구조를 갖는다.The conductors of the flexible display device 100 must be carefully designed to satisfy electrical and non-electrical requirements. For example, a conductor may have a certain minimum resistance level, which may vary depending on the type of signal to be transmitted through the conductor. Some conductors may be routed from a substantially flat section to a curved section. These conductors must exhibit sufficient flexibility to maintain mechanical/electrical robustness. To this end, some conductors of the flexible display device 100 have a multi-layered structure.

도 7a 및 7b는 각각 다층 구조 도선의 예시적인 적층 구조를 도시한다.7A and 7B each show an exemplary stacked structure of multilayer conductors.

도 7a를 참조하면, 도선(120)은 제1 도전층(122)이 제2 도전층(124)들 사이에 끼워진 다층 구조를 갖는다. 제1 도전층(122)은 제2 도전층(124)보다 낮은 전기 저항을 갖는 물질로 형성될 수 있다. 제1 도전층(122)은 구리, 알루미늄, 투명 도전성 산화물, 기타 플렉서블 도전체 등의 물질을 포함하나, 이에 제한되는 것은 아니다. Referring to FIG. 7A, the conductive wire 120 has a multi-layer structure in which the first conductive layer 122 is sandwiched between the second conductive layers 124. The first conductive layer 122 may be formed of a material having lower electrical resistance than the second conductive layer 124. The first conductive layer 122 includes materials such as copper, aluminum, transparent conductive oxide, and other flexible conductors, but is not limited thereto.

제2 도전층(124)은 제1 도전층(122) 위에 적층될 때 충분히 작은 옴 접촉 저항(ohmic contact resistance)을 나타내는 도전성 물질로 형성된다. 다층 도선(120)에서 도전층 사이의 낮은 접촉 저항은 도전층 물질을 선택할 때 고려하는 유일한 인자는 아니다. 엄격한 전기적 및 열적 요구(예: 저항, 발열 등)를 충족하면서, 도선(120) 물질은 최소한의 기계적 강도 요건(예: Young's modulus)도 충족시켜야 한다 즉, 제1 도전층(122)과 제2 도전층(124)은 모두 충분한 유연성을 나타내는 물질로 형성되어야 한다.The second conductive layer 124 is formed of a conductive material that exhibits sufficiently small ohmic contact resistance when laminated on the first conductive layer 122. Low contact resistance between the conductive layers in the multilayer conductor 120 is not the only factor to consider when selecting the conductive layer material. While meeting stringent electrical and thermal requirements (e.g., resistance, heat generation, etc.), the conductor 120 material must also meet minimum mechanical strength requirements (e.g., Young's modulus), i.e., the first conductive layer 122 and the second conductive layer 122. The conductive layer 124 must be formed of a material that exhibits sufficient flexibility.

따라서, 몇몇 실시예에서 플렉서블 표시장치(100)의 적어도 일부 도선(120)들은 알루미늄(Al), 티타늄(Ti), 몰리브덴(Mo), 구리(Cu) 층에서 선택된 둘 이상의 층으로 형성될 수 있다. 이러한 조합의 예로, 티타늄 층 사이에 끼워진 알루미늄 층(Ti/Al/Ti), 상하의 몰리브덴 층 사이에 있는 알루미늄 층(Mo/Al/Mo), 티타늄 층 사이에 끼워진 구리 층(Ti/Cu/Ti), 상하의 몰리브덴 층 사이에 있는 구리 층(Mo/Cu/Mo) 등이 있다. 물론 다른 도전성 물질도 제1/제2 층으로 사용될 수 있다.Accordingly, in some embodiments, at least some of the conductors 120 of the flexible display device 100 may be formed of two or more layers selected from aluminum (Al), titanium (Ti), molybdenum (Mo), and copper (Cu) layers. . Examples of such combinations include aluminum layers sandwiched between titanium layers (Ti/Al/Ti), aluminum layers sandwiched between upper and lower molybdenum layers (Mo/Al/Mo), and copper layers sandwiched between titanium layers (Ti/Cu/Ti). , a copper layer (Mo/Cu/Mo) between the upper and lower molybdenum layers, etc. Of course, other conductive materials can also be used as the first/second layer.

플렉서블 표시장치(100)를 채용한 전자기기, 예컨대 웨어러블 전자기기 또는 수중 전자기기는, 플렉서블 표시장치(100)를 습기 많은 환경에 노출할 수 있다. 어떤 경우에는, 수분이 도선(120)에 도달할 수 있다. 비유사 금속 및 합금은 다른 전극 전위를 갖고, 둘 이상이 전해질에서 접촉하면 한 금속은 애노드로, 다른 금속은 캐소드로 행동한다. 비유사 금속 사이의 전위차는 애노드 부재의 부식을 촉진하는데, 그것은 다층 도선(120)의 제1 도전층(122) (예: Ti/Al/Ti 적층의 Al 층)일 것이다. 애노드 금속이 녹아 전해질이 되고 캐소드 금속 위에 쌓인다.Electronic devices employing the flexible display device 100, such as wearable electronic devices or underwater electronic devices, may expose the flexible display device 100 to a humid environment. In some cases, moisture may reach the conductor 120. Dissimilar metals and alloys have different electrode potentials, and when two or more come into contact in an electrolyte, one metal acts as an anode and the other acts as a cathode. The potential difference between dissimilar metals promotes corrosion of the anode member, which may be the first conductive layer 122 of the multilayer conductor 120 (eg, the Al layer of a Ti/Al/Ti stack). The anode metal melts into electrolyte and accumulates on the cathode metal.

상술된 다층 도선(120)을 사용할 때 제1 도전층(122) 및 제2 도전층(124) 모두를 노출시키는 표면은 갈바닉 부식(galvanic corrosion)의 시작점이 될 수 있다. 따라서, 상기 플렉서블 표시장치(100)의 몇몇 실시예에서, 적어도 일부의 도선(120)에는, 도 7b와 같이 제1 도전층(122)의 외부 표면이 제2 도전층(124)에 의해 둘러싸인 구조가 마련된다 이러한 형상은 전해질이 제1 도전층(122) 및 제2 도전층(124) 모두와 접촉하지 않도록 막음으로써, 제1 도전층(122)이 갈바닉 부식에 의해 손실되는 것을 최소화한다When using the multilayer conductor 120 described above, surfaces exposing both the first conductive layer 122 and the second conductive layer 124 may become the starting point of galvanic corrosion. Accordingly, in some embodiments of the flexible display device 100, at least some of the conductors 120 have a structure in which the outer surface of the first conductive layer 122 is surrounded by the second conductive layer 124, as shown in FIG. 7B. This shape prevents the electrolyte from contacting both the first conductive layer 122 and the second conductive layer 124, thereby minimizing loss of the first conductive layer 122 due to galvanic corrosion.

이러한 다층 도선(120)은, 제1 도전층(122)을 위한 물질(예: Al)을 제2 도전층(124) (예: Ti) 위에 적층하여 제작될 수 있다 여기서, 제1 도전층(122) 아래의 제2 도전층(124)은 더 큰 폭을 가질 수 있다. 식각(etch) 저지 물질이 상기 두 개 층 위에 형성되고, 원하는 배선형태로 도선이 형성되도록 식각(예: dry etch, wet etch 등)된다. 식각 저지 물질을 벗겨낸 후에, 제2 도전층(124)이 (예: Ti) 상기 구조(즉, Ti/Al) 위에 적층된다. 제1 도전층(122) 상에 적층되는 제2 도전층(124)의 폭은, 제1 도전층(122)의 바깥쪽 표면을 덮도록, 제1 도전층(122)의 폭에 비해 더 클 수 있다. 원하는 도선 배치 설계에 따라 다층 도선을 형성하기 위해 다음의 식각 및 식각 저지 물질 제거 단계가 수행된다. 상술한 다층 도선 형성 과정은 예시적일 뿐이다. 따라서, 다층 도선의 제조에서 몇몇 과정이 추가 및/또는 생략될 수 있다.This multilayer conductor 120 may be manufactured by laminating a material for the first conductive layer 122 (e.g., Al) on the second conductive layer 124 (e.g., Ti). Here, the first conductive layer ( 122) The second conductive layer 124 below may have a larger width. An etch-blocking material is formed on the two layers, and then etched (eg, dry etch, wet etch, etc.) to form conductive wires in a desired wiring shape. After stripping off the etch stop material, a second conductive layer 124 (e.g. Ti) is deposited over the structure (e.g. Ti/Al). The width of the second conductive layer 124 laminated on the first conductive layer 122 is larger than the width of the first conductive layer 122 so as to cover the outer surface of the first conductive layer 122. You can. The following etching and etch stop material removal steps are performed to form multilayer conductors according to the desired conductor layout design. The above-described multilayer conductor formation process is merely illustrative. Accordingly, some processes may be added and/or omitted in the manufacturing of the multilayer conductor.

도선의 배선 설계(trace design)는, 도선의 전기적/기계적 성질에 영향을 미칠 수 있는 중요한 요인이다. 전기적/기계적 요구를 만족하기 위해, 도선의 일 부분은 다른 부분과 다르게 구성될 수 있다. 플렉서블 표시장치(100)의 굴곡 구간에 또는 부근에 있는 도선의 일 부분에는 굴곡 스트레스 조절을 위한 구조가 마련된다.The trace design of a conductor is an important factor that can affect the electrical/mechanical properties of the conductor. To meet electrical/mechanical requirements, some parts of the conductor may be configured differently than other parts. A structure for controlling bending stress is provided on a portion of the conductor in or near the bending section of the flexible display device 100.

도선 부근 절연층의 굴곡 스트레스 조절은 도선 자체의 변형 조절만큼 중요하다. 도선(120)의 위 및/또는 아래에 놓인 버퍼층(126), 보호 층(128), 게이트 절연층(GI), 층간 절연층(ILD)과 같은 다양한 절연층은 무기 물질을 포함할 수 있다 무기 물질로 형성된 층, 예컨대 산화실리콘(silicon oxide) 층, 질화실리콘(silicon nitride) 층은 일반적으로 도선의 금속 층보다 더 갈라지기 쉽다. 도선이 갈라짐(crack) 없이 굴곡 스트레스를 견딜만한 충분한 유연성을 가질 때조차, 절연층에서 발생한 갈라짐이 도선으로 전파되어 전기적 연결이 나쁜 곳을 만들 수 있다.Controlling the bending stress of the insulating layer near the conductor is as important as controlling the deformation of the conductor itself. Various insulating layers, such as buffer layer 126, protective layer 128, gate insulating layer (GI), and interlayer insulating layer (ILD), placed above and/or below conductor 120, may include inorganic materials. Layers made of materials, such as silicon oxide or silicon nitride, are generally more prone to cracking than the metal layers of the conductors. Even when the conductor has sufficient flexibility to withstand bending stress without cracking, cracks occurring in the insulation layer can propagate into the conductor, creating a poor electrical connection.

도선의 굴곡 스트레스를 감소시키는 배선 설계로서, 도선(120)의 위 및/또는 아래의 절연층 중 일부는, 갈라짐을 최소화하기 위해 패터닝될 수 있다. 습식 식각(wet etching) 및/또는 건식 식각(dry etching) 같은 다양한 절연층 패터닝 기법이 배선 구조에 대응하는 절연층의 형상을 만들기 위해 사용될 수 있다. 절연층, 특히 도선 주위의 무기 물질 기반의 절연층의 생략은, 갈라짐 발생 기회를 줄일 뿐만 아니라 그 전파 경로도 없앤다. 설명의 편의를 위해, 도선(120) 및 도선(120)의 적어도 일부를 덮는 절연층의 배치 구성을 이하에서는 “배선 구조(wire trace)” 라 칭한다.As a wiring design that reduces bending stress on the conductors, some of the insulating layers above and/or below the conductors 120 may be patterned to minimize cracking. Various insulating layer patterning techniques, such as wet etching and/or dry etching, may be used to create a shape of the insulating layer corresponding to the wiring structure. The omission of insulating layers, especially insulating layers based on inorganic materials around the conductors, not only reduces the chances of cracks occurring, but also eliminates their propagation path. For convenience of explanation, the arrangement of the conductive wire 120 and the insulating layer covering at least a portion of the conductive wire 120 is hereinafter referred to as a “wire trace.”

언급한 바와 같이 도선 및 도선을 덮는 절연층에 대한 설계는 배선 구조의 견고함을 증가시키는 데에 중요한 역할을 한다. 두께와 폭부터 각각의 굴곡 방향에 대한 배선 조각의 펼쳐짐 각도에 이르기까지 다양한 요인들이 배선 구조의 설계와 연관되어 있다. 이에 더하여, 도선(120) 및 절연층 배치와 관련된 많은 다른 요인들이 배선의 설치 및 방향에 기반하여 특별히 조율된다.As mentioned, the design of the conductors and the insulating layer covering them plays an important role in increasing the robustness of the wiring structure. Many factors are involved in the design of the wiring structure, from thickness and width to the unfolding angle of the wiring pieces for each bend direction. In addition, many other factors related to conductor 120 and insulating layer placement are specifically tuned based on the installation and orientation of the wires.

배선 구조가 연장되는 방향이 곡률의 탄젠트 벡터(tangent vector)에 더 맞춰질수록, 굴곡 스트레스에 기인한 배선의 변형은 더 커질 것이다. 다시 말해서, 곡률의 탄젠트 벡터에 평행한 배선 조각의 길이가 줄어들면, 배선 구조는 굴곡 스트레스에 더 잘 견딜 것이다. 배선 구조가 연장되는 방향과 무관하게, 언제나 배선 구조 내에 굴곡 방향에서 측정되는 부분이 있다. 그러나, 배선 구조에 변형 저감 설계를 적용함으로써, 굴곡 방향에 평행하게 정렬된 각 연속적인 측정가능 부분(즉, 조각)의 길이는 줄어들 수 있다.The more the direction in which the wiring structure extends is aligned with the tangent vector of curvature, the greater the deformation of the wiring due to bending stress will be. In other words, if the length of the wire segment parallel to the tangent vector of curvature is reduced, the wire structure will better withstand bending stress. Regardless of the direction in which the wiring structure extends, there is always a portion within the wiring structure that is measured in the direction of bending. However, by applying a strain reduction design to the wiring structure, the length of each successive measurable portion (i.e., piece) aligned parallel to the bending direction can be reduced.

도 8은 변형 저감 배선 설계의 몇몇 예를 도시한다.Figure 8 shows several examples of strain-reducing wiring designs.

도 8에 도시된 사인파(sine-wave), 구형파(square-wave), 톱니, 물결, 빗금 형상 중 하나 이상의 설계가 배선 구조에 사용될 수 있다. 이러한 변형 저감 설계를 적용하면, 곡률의 탄젠트 벡터에 비스듬한 방향으로 정렬된 배선 부분이 증가된다. 이는 굴곡 방향에 평행하게 직선으로 연장하는 배선 조각의 길이를 제한한다.One or more of the sine-wave, square-wave, sawtooth, wavy, and hatched designs shown in FIG. 8 may be used in the wiring structure. When this strain reduction design is applied, the portion of the wiring aligned in a direction oblique to the tangent vector of curvature is increased. This limits the length of the wire strip extending in a straight line parallel to the direction of bending.

플렉서블 표시장치를 구부림으로 인한 배선 구조 내의 갈라짐은 통상적으로 무기 절연층(inorganic insulation layer)에서 시작하기 때문에, 곡률의 탄젠트 벡터와 정렬된 절연층의 길이도 최소화되는 것이 중요하다. 한 선의 변형 저감 설계 내에서, 도선의 표면과 만나는 패턴화된 무기 절연층의 너비뿐만 아니라 도선의 너비 및 형상도 최소로 유지되어야 한다.Since cracks within the wiring structure due to bending of the flexible display device typically start at the inorganic insulation layer, it is important that the length of the insulation layer aligned with the tangent vector of curvature is also minimized. Within a single-wire strain reduction design, the width and shape of the conductor as well as the width of the patterned inorganic insulation layer that meets the surface of the conductor must be kept to a minimum.

도 8에 도시된 변형 저감 배치 설계는 단지 예시적이며, 플렉서블 표시장치(100)의 여러 실시예에서 굴곡 방향에 평행한 배선 조각을 줄이기 위한 다른 배치 설계들이 사용될 수 있다. 그리고, 몇몇 배선 구조는, 전기적 및/또는 기계적 요구에 따라, 플렉서블 표시장치(100) 내의 다른 배선 구조와는 상이한 변형 저감 배치 설계를 채용할 수 있다. 예를 들어, 데이터 신호 라인에 사용되는 변형 저감 배치 설계는 전원 라인의 변형 저감 배치 설계와 다를 수 있다. The strain reduction arrangement design shown in FIG. 8 is merely exemplary, and other arrangement designs may be used to reduce wire fragments parallel to the bending direction in various embodiments of the flexible display device 100. In addition, some wiring structures may adopt a strain reduction arrangement design that is different from other wiring structures in the flexible display device 100, depending on electrical and/or mechanical requirements. For example, the strain reduction layout design used for data signal lines may be different from the strain reduction layout design for power lines.

견고성을 더 향상하기 위해, 배선 구조는, 특정한 간격으로 반복하여 나눠지고 모여드는 배치 설계를 이용할 수 있다. 다시 말해서, 배선 구조는, 연결 링크가 이어진 사슬을 닮은 배선을 형성하도록, 적어도 두 개의 부배선(sub-trace)을 포함한다. 나눠지고 모이는 각도가 각 링크의 모양을 정의하고, 각 링크의 모양은 굴곡 방향에 평행한 직선에서 측정 가능한 배선 조각의 길이를 제한한다. To further improve robustness, the wiring structure may use a layout design in which the wiring structures are divided and clustered repeatedly at specific intervals. In other words, the wiring structure includes at least two sub-traces to form a wiring resembling a chain of connecting links. The angles at which it divides and converges define the shape of each link, and the shape of each link limits the length of a piece of wire that can be measured in a straight line parallel to the direction of bend.

도 9a를 참조하면, 도선(120)은 각 마디(joint) X에서 나눠지고 모이는 부배선 A 및 부배선 B를 포함한다. 제1 마디 X(1) 및 제2 마디 X(2) 사이에, 부배선 A의 일 부분이 곡률의 탄젠트 벡터로부터 멀어지는 각도로 제1 방향에서 기설정된 거리만큼 확장되고 부배선 A의 또 다른 부분은 제2 방향으로 확장된다. 부배선 B는 부배선 A와 유사한 방식으로, 하지만 곡률의 탄젠트 벡터에 대해서는 반대 방향으로 꺾인다. 두 인접한 마디 사이에 부배선이 배열되는 거리 및 방향은, 부배선에 의해 둘러싸인 개방 영역뿐만 아니라 사슬에서 링크의 모양과 크기를 정의한다. 이 예에서, 제1 마디 X(1) 및 제2 마디 X(2), 즉, 링크 사이에서 도선(120)의 모양은 부배선 A와 부배선 B로 둘러싸인 개방 영역을 가진 다이아몬드 모양이다. 추가적인 마디 X와 함께, 도선(120)은 다이아몬드 모양 링크의 사슬을 형성하고, 이러한 배선은 다이아몬드 배선으로 지칭될 수 있다.Referring to FIG. 9A, the conductor 120 includes sub-wiring A and sub-wiring B that are divided and gathered at each joint X. Between the first node X (1) and the second node extends in the second direction. Subwire B is bent in a similar way to subwire A, but in the opposite direction with respect to the tangent vector of curvature. The distance and direction in which subwires are arranged between two adjacent nodes defines the shape and size of the links in the chain as well as the open area surrounded by the subwires. In this example, the shape of the conductor 120 between the first node Together with the additional nodes

도 8에 도시된 나눠짐이 없는 변형 저감 배선 설계와 비교하여, 도 9a에 도시된 변형 저감 배선 설계는 전기적 특성에 중대한 이점을 제공할 수 있다. 예를 들어, 나뉨/모임 배선 설계가 있는 배선 구조는, 도 8의 산 배선, 사인파 배선, 또는 다른 단일 도선 형태의 변형 저감 설계가 적용된 배선 구조에 비해 훨씬 더 낮은 전기 저항을 갖는다. 이에 더하여, 부배선은 한쪽 배선이 손상되었을 경우에 예비 통로로 기능할 수 있다.Compared to the strain-reducing wiring design without splitting shown in FIG. 8, the strain-reducing wiring design shown in FIG. 9A can provide significant advantages in electrical characteristics. For example, a wiring structure with a split/gathered wiring design has a much lower electrical resistance compared to a wiring structure with a strain reduction design such as the acid wiring of FIG. 8, a sinusoidal wiring, or other single conductor type strain reduction designs. In addition, the auxiliary wiring can function as a spare passage in case one wiring is damaged.

도선(120)의 표면을 덮는 절연층 또한 도선(120)의 배선 구조에 대응하는 배치 설계로 패턴화된다 이때, 부배선 A와 부배선 B로 둘러싸인 개방 영역은 무기 절연층이 없거나, 도선(120) 구조의 아래 및/또는 위의 영역에 비해 더 얇은 무기 절연층을 갖는다. 이때, 굴곡 방향에 평행한 직선에서 측정 가능한 절연층의 길이는, 갈라짐 발생 및 전파를 줄이도록, 제한될 수 있다.The insulating layer covering the surface of the conductor 120 is also patterned with an arrangement design corresponding to the wiring structure of the conductor 120. At this time, the open area surrounded by sub-wiring A and sub-wiring B does not have an inorganic insulating layer or has a conductive wire (120). ) has a thinner inorganic insulating layer compared to the areas below and/or above the structure. At this time, the length of the insulating layer that can be measured in a straight line parallel to the bending direction may be limited to reduce the occurrence and propagation of cracks.

다수의 부배선에 기초한 변형 저감 설계에 대하여 다양한 추가적 요인들이 고려되어야 한다. 나뉨/모임 각도 및 두 인접 마디 X 사이에 있는 부배선의 길이는, 마디 X 및 부배선이 두 인접 마디 X. 사이에서 방향을 바꾸는 바깥쪽 꼭지점에서, 무기 절연층을 위한 오프셋(offset)을 제공해야 한다. 달리 말하면, 두 마디 X 사이에서 부배선으로 둘러싸인 개방 영역은, 배선의 무기 절연층 구조가 굴곡 방향에 평행하게 연장하는 길이를 최소화하는 크기 및 모양을 가져야 한다.For strain reduction designs based on multiple subwirings, a variety of additional factors must be considered. The split/join angle and the length of the subwire between two adjacent nodes Should be. In other words, the open area surrounded by the sub-wiring between the two nodes

도 9a에 설명된 다이아몬드 배선 설계에서, 도선(120)을 덮는 버퍼층(126) 및 보호 층(128)은 도선(120)의 바깥쪽 구조(즉, 바깥쪽 모서리)로부터 소정의 여유(margin)를 두고 패터닝된다. 소정의 여유을 갖고 도선(120)을 덮으며 남아있는 절연층 외에는, 부배선 A와 B로 둘러싸인 개방 영역(FA2)에는 절연층이 없다. 이와 같이, 절연층의 배치 구조는 도선(120)의 배치 설계와 상응하여 형성된다. 굴곡 방향과 직교하는 방향으로 측정된, 절연층이 없는 개방 영역의 길이는. 같은 방향으로 측정된 마디 X에서의 무기 절연층 구조의 폭보다 더 크다. 이 설정에서, 마디 X 옆의 영역뿐만 아니라 부배선 A와 B로 둘러싸인 개방 영역(FA2)은 무가 절연층이 없거나, 감소된 수의 무기 절연층을 갖게 될 수 있다. In the diamond interconnection design illustrated in FIG. 9A, the buffer layer 126 and protection layer 128 covering the conductor 120 have a predetermined margin from the outer structure (i.e., the outer edge) of the conductor 120. It is patterned. Except for the remaining insulating layer covering the conductor 120 with a predetermined margin, there is no insulating layer in the open area FA2 surrounded by sub-wirings A and B. In this way, the arrangement structure of the insulating layer is formed to correspond to the arrangement design of the conductive wire 120. The length of the open area without insulating layer, measured in the direction perpendicular to the direction of bending, is: It is larger than the width of the inorganic insulating layer structure at node X measured in the same direction. In this setup, the open area FA2 surrounded by sub-wires A and B, as well as the area next to node

도 9a를 참조하면, 절연층 없는 영역 FA1은, 두 마디 X(1)와 X(2) 사이의 부배선 A 및 부배선 B의 절연층이 연속적인 직선으로 확장되는 것을 막는다. 마찬가지로, 절연층 없는 영역 FA2는 두 마디 X(1)와 X(2) 사이의 절연층이 연속적인 직선으로 확장되는 것을 막는다. 따라서, 곡률의 탄젠트 벡터에 대해 정렬된 각 절연층 배열 조각들의 길이는 최소화된다. 곡률의 탄젠트 벡터에 대해 정렬된 각 절연층 배열 조각들의 길이를 더 줄이는 것은, 도선(120)의 폭 및 도선(120)의 모서리 너머 절연층의 마진을 줄임으로써 얻어진다. Referring to FIG. 9A, the area FA1 without an insulating layer prevents the insulating layers of the sub-wiring A and sub-wiring B between the two nodes X(1) and X(2) from extending in a continuous straight line. Likewise, the region FA2 without an insulating layer prevents the insulating layer between the two nodes X(1) and X(2) from extending into a continuous straight line. Accordingly, the length of each insulating layer array piece aligned with respect to the tangent vector of curvature is minimized. Further reducing the length of each insulating layer array piece aligned with respect to the tangent vector of curvature is achieved by reducing the width of the conductor 120 and the margin of the insulating layer beyond the edges of the conductor 120 .

도선 폭의 감소는 전기 저항을 플렉서블 표시장치(100) 내의 특정 용도에 비해 몹시 크게 만들기 때문에, 도 8에서 설명된 단일 도선 변형 저감 배선 설계에서 도선(120) 폭의 감소량은 제한적이다. 그러나, 도 9a의 나뉨/모임 배선 설계에서, 도선(120)의 폭 및 절연층 구조는, 필요한 전기적 특성을 만족하면서도, 줄어들 수 있다.Since the reduction in the conductor width makes the electrical resistance very large compared to the specific application within the flexible display device 100, the amount of reduction in the width of the conductor 120 in the single conductor strain reduction wiring design described in FIG. 8 is limited. However, in the divided/gathered wiring design of FIG. 9A, the width of the conductors 120 and the insulating layer structure can be reduced while satisfying the required electrical characteristics.

부배선의 굴곡 방향에 대한 더 큰 나뉨/모임 각도는, 곡률의 탄젠트 벡터를 따라 연장하는 도선(120) 및 절연층 구조의 길이를 크게 줄인다. 따라서, 높은 굴곡 스트레스 지역에서 부배선의 나뉨/모임 각도를 선택적으로 증가시킴으로써, 배선 구조에서 갈라짐(crack) 발생할 가능성이 더 낮아진다.A larger split/join angle with respect to the bending direction of the subwiring greatly reduces the length of the conductor 120 and the insulating layer structure extending along the tangent vector of curvature. Therefore, by selectively increasing the splitting/gathering angle of the sub-wiring in the high bending stress region, the possibility of cracks occurring in the wiring structure is lowered.

부배선의 나뉨 각도는 다이아몬드 배선 설계에서 두 인접 마디 X 사이의 거리에 영향을 줄 수 있다. 마디 X 사이의 거리가 전체 배선에 걸쳐 균일할 필요는 없다. 배선이 나눠지고 모이는 간격은, 배선 구조의 특정 부분에 가해지는 굴곡 스트레스의 정도에 기초하여 한 배선 내에서 변할 수 있다. 더 큰 굴곡 스트레스가 가해지는 영역(예: 더 작은 굴곡 반지름을 갖는 영역, 더 큰 굴곡 각을 갖는 영역)을 향하는 배선의 특정 부분에서 마디 X 사이의 거리는 점진적으로 짧아질 수 있다. 반대로, 더 작은 굴곡 스트레스가 가해지는 영역을 향할 때, 마디 X 사이의 거리는 점진적으로 멀어질 수 있다.The split angle of the subwire can affect the distance between two adjacent nodes The distance between nodes X need not be uniform across the entire wire. The spacing at which wires are divided and gathered can vary within a wire based on the degree of bending stress applied to a particular portion of the wire structure. The distance between nodes Conversely, towards areas where smaller bending stresses are applied, the distance between nodes X can gradually increase.

변형 저감 배선 설계를 가져도, 배선의 일부 지점(즉, 스트레스 점)에 불가피한 굴곡 스트레스는 남아있다. 스트레스 점의 위치는 굴곡 방향과 배선의 모양에 크게 의존한다. 이에 따라, 주어진 굴곡 방향에 대해, 배선 구조는 남아있는 굴곡 스트레스가 원하는 부분에 집중되도록 설계될 수 있다. 배선 내의 스트레스 점을 알면, 배선 구조가 굴곡 스트레스를 더 오래 견디도록, 갈라짐 저지 영역이 그 스트레스 점에 마련될 수 있다.Even with a strain-reducing wiring design, unavoidable bending stress remains at some points (i.e., stress points) of the wiring. The location of the stress point is highly dependent on the bending direction and shape of the wire. Accordingly, for a given bending direction, the wiring structure can be designed so that the remaining bending stress is concentrated in the desired portion. Knowing the stress points within the wiring, crack-stopping regions can be provided at those stress points so that the wiring structure can withstand bending stress longer.

도 9a를 다시 참조하면, 다이아몬드 배선 설계를 갖는 배선 구조가 굴곡 방향으로 구부러질 때, 굴곡 스트레스는 각진 꼭지점(즉, 각 다이아몬드 모양 링크의 정점)에 집중되는 경향이 있는데, 이를 스트레스 점 A 및 스트레스 점 B로 표시하였다. 이와 같이, 갈라짐은 배선 구조의 안쪽과 바깥쪽 사이에서 시작되고 확대되기 쉽다. 예를 들어, 스트레스 점 A에서, 갈라짐은 안쪽 배선 120(IN)에서 시작되어 바깥쪽 배선 120(OUT)으로 진행될 수 있다. 유사하게, 스트레스 점 B에서, 갈라짐은 바깥쪽 배선 120(OUT)에서 시작되어 안쪽 배선 120(IN)으로 진행될 수 있다.Referring back to Figure 9A, when a wiring structure with a diamond wiring design is bent in the bending direction, the bending stress tends to be concentrated at the angled vertices (i.e., the vertices of each diamond-shaped link), which are referred to as stress point A and stress. It is marked as point B. As such, cracks are likely to start and expand between the inside and outside of the wiring structure. For example, at stress point A, splitting may begin at inner wire 120 (IN) and progress to outer wire 120 (OUT). Similarly, at stress point B, splitting may begin on the outer wire 120 (OUT) and progress to the inner wire 120 (IN).

따라서, 스트레스 점 A에서 도선(120)의 폭은, 갈라짐 저지 영역 역할을 위해, 선택적으로 증가할 수 있다. 도 9a에서 설명하였듯이, 굴곡 방향에 수직으로 측정된, 스트레스 점 A 및 B에서 도선(120)의 폭(WA, WB)은, 스트레스 점 A와 B 사이 부분에서의 도선(120) 폭(W) 보다 더 클 수 있다. 스트레스 점에서의 추가 폭은, 스트레스 점에서의 갈라짐이 커져서 완전히 절단되기 전까지 도선(120)이 더 오래 지탱하도록 만들 수 있다.Accordingly, the width of the conductor 120 at stress point A may be selectively increased to serve as a crack prevention region. As illustrated in FIG. 9A, the width (WA, WB) of conductor 120 at stress points A and B, measured perpendicular to the bending direction, is the width (W) of conductor 120 at the portion between stress points A and B. It can be bigger than The additional width at the stress point can cause the conductor 120 to hold longer before the crack at the stress point grows larger and is completely severed.

굴곡 방향에 정렬된 절연층 구조의 연속적인 부분의 길이는 최소로 유지되어야 한다. 스트레스 점 A 및 B에서 도선(120)의 폭을 증가시키면, 각각의 절연층 구조의 폭이 필연적으로 증가하고, 이는 굴곡 방향에 평행하게 정렬된 절연층 구조를 길어지도록 만든다. The length of continuous parts of the insulating layer structure aligned in the direction of bending should be kept to a minimum. Increasing the width of the conductor 120 at stress points A and B inevitably increases the width of each insulating layer structure, which makes the insulating layer structure aligned parallel to the bending direction elongate.

따라서, 몇몇 실시예에서, 스트레스 점 A에서 곡률의 탄젠트 벡터에 수직 방향으로 측정된 도선(120)의 폭은, 약 2.5 마이크로미터(um)에서 약 8 um 사이, 바람직하게는 약 3.5 um 에서 약 6 um 사이, 더 바람직하게는 약 4.5 um 에서 약 8.5 um 사이일 수 있고, 보다 더 바람직하게는 약 4.0 um 일 수 있다. 스트레스 점 B에서 도선(120)의 폭은 스트레스 점 A에서의 도선(120) 폭과 비슷하게 유지되어야 한다. 이와 같이, 스트레스 점 B에서 도선(120)의 폭은 약 2.5 um 에서 약 8 um 사이, 바람직하게는 약 3.5 um 에서 약 6 um 사이, 더 바람직하게는 약 4.5 um 에서 약 8.5 um 사이일 수 있고, 보다 더 바람직하게는 약 4.0 um 일 수 있다. 부배선 A와 부배선 B가 스트레스 점 B에서 모이기 때문에, 스트레스 점 B에서 도선(120)의 폭은 스트레스 점 A에서의 폭보다 더 길 수 있다.Accordingly, in some embodiments, the width of conductor 120, measured perpendicular to the tangent vector of curvature at stress point A, is between about 2.5 micrometers (um) and about 8 μm, preferably between about 3.5 μm and about 8 μm. It may be between 6 um, more preferably between about 4.5 um and about 8.5 um, and even more preferably about 4.0 um. The width of conductor 120 at stress point B should be maintained similar to the width of conductor 120 at stress point A. As such, the width of the conductor 120 at stress point B may be between about 2.5 um and about 8 um, preferably between about 3.5 um and about 6 um, and more preferably between about 4.5 um and about 8.5 um. , more preferably about 4.0 um. Because sub-wiring A and sub-wiring B come together at stress point B, the width of conductor 120 at stress point B may be longer than the width at stress point A.

몇몇 실시예에서, 안쪽 배선 120(IN) 및 바깥쪽 배선 120(OUT) 중 하나는, 갈라짐이 양쪽 측면에서 발생할 경우를 최소화하기 위해, 스트레스 점 A에서의 다른 배선만큼 날카롭게 꺾이지 않을 수 있다. 도 9a에서 설명된 실시예에서, 안쪽 배선 120(IN)은, 스트레스 점 A에서의 바깥쪽 배선 120(OUT)보다 보다 더 날카롭게 꺾인다. 그러나, 다른 실시예에서, 바깥쪽 배선 120(OUT)이 스트레스 점 A에서의 안쪽 배선 120(IN)보다 더 날카롭게 꺾일 수 있다. 도 9a의 묘사에서 두 경우에, 덜 날카롭게 꺾인 배선은, 바깥쪽 배선 120(OUT)처럼 직선보다는 더 둥글게 될 수 있다. 그리고, 스트레스 점 A에서 안쪽 배선 120(IN)과 바깥쪽 배선 120(OUT) 모두 둥글게 될 수 있다.In some embodiments, one of the inner wires 120 (IN) and the outer wires 120 (OUT) may not be bent as sharply as the other wires at stress point A to minimize the chance that splitting will occur on both sides. In the embodiment illustrated in FIG. 9A, the inner wire 120(IN) is bent more sharply than the outer wire 120(OUT) at stress point A. However, in other embodiments, the outer wire 120(OUT) may be bent more sharply than the inner wire 120(IN) at stress point A. In both cases in the depiction of Figure 9A, the less sharply curved wires may be more rounded than straight, such as the outer wire 120(OUT). And, at stress point A, both the inner wire 120 (IN) and the outer wire 120 (OUT) can be rounded.

배선 구조는 더 많은 수의 부배선으로 나눠져서 그리드(grid) 형상처럼 배열된 연속 링크가 될 수 있다. 일 예로서, 배선 구조는 도 9b와 같이 다이아몬드 배선의 거미줄처럼 구성될 수 있다. 이러한 배선 설계는, 배선이 다수 지점으로 공통 신호를 전달할 때, 또는 배선이 매우 낮은 전기 저항을 요구할 때 특히 유용하다 예를 들어, 플렉서블 표시장치(100)에서 VSS 라인 및 VDD 라인은, 특히 상기 라인들이 굴곡 구간을 건너도록 배열되는 경우에, 상기 그리드 배선 구조를 가질 수 있다. 그리드 배선 구조에서 부배선의 수와 모양 중 어느 것도 도 9b의 예시에 의해 제한되지 않는다.The wiring structure can be divided into a larger number of sub-wires, resulting in continuous links arranged like a grid. As an example, the wiring structure may be configured like a spider web of diamond wiring, as shown in FIG. 9B. This wiring design is particularly useful when the wiring carries a common signal to multiple points, or when the wiring requires very low electrical resistance. For example, in the flexible display device 100, the VSS line and the VDD line are, in particular, the lines When they are arranged to cross a bending section, they can have the grid wiring structure. Neither the number nor the shape of sub-wiring in the grid wiring structure is limited by the example of FIG. 9B.

몇몇 실시예에서, 그리드의 폭은 플렉서블 표시장치(100) 내의 양 끝 사이에서 줄어들거나 늘어날 수 있다. 또한, 도 9b에 도시된 그리드 배선 구조는 도 9a의 다이아몬드 배선을 형성하기 위해 또는 나눠짐 없는 변형 저감 배선을 형성하기 위해, 다시 수렴할 수도 있다. 몇몇 경우에, 그리드 형상 배선 구조의 각 다이아몬드-배선의 크기는, 저항을 줄이기 위해, 다이아몬드 배선 사슬의 각 다이아몬드 배선의 크기보다 더 클 수 있다In some embodiments, the width of the grid may decrease or increase between both ends within the flexible display device 100. Additionally, the grid interconnection structure shown in FIG. 9B may be converged again to form the diamond interconnection of FIG. 9A or to form a strain-reducing interconnection without division. In some cases, the size of each diamond-interconnect in a grid-like interconnect structure may be larger than the size of each diamond interconnect in a diamond interconnect chain to reduce resistance.

굴곡 방향으로부터 멀어지게 꺾이는 부분 때문에, 변형 저감 배선 설계를 갖는 배선 구조는 플렉서블 표시장치(100) 내에 더 큰 라우팅(routing) 영역을 필요로 할 수 있다. 플렉서블 표시장치(100)의 모서리에 있는 비표시 영역이 구부러지는 실시예에서, 배선 구조를 수용하기 위해 라우팅 영역을 증가시키는 것은, 숨겨져야 할 비표시 영역의 크기를 증가시키는 것이다. Because of the portion bending away from the bending direction, a wiring structure with a strain-reducing wiring design may require a larger routing area within the flexible display device 100. In an embodiment in which the non-display area at the edge of the flexible display device 100 is bent, increasing the routing area to accommodate the wiring structure increases the size of the non-display area to be hidden.

따라서, 변형 저감 설계를 적용한 배선 구조는 인접 배선 간에 촘촘한 간격으로 배치되어야 한다. 예를 들어, 변형 저감 설계를 갖는 두 인접한 배선은 각각 볼록한 측면과 오목한 측면을 가진 비선형 구간을 포함할 수 있다. 상기 두 인접 배선은, 제1 배선 구조의 비선형 구간의 볼록한 측면이 제2 배선 구조의 비선형 구간의 오목한 측면 옆에 위치하도록, 배열될 수 있다. 상기 두 배선 사이의 간격이 배선 구조의 모양과 크기에 의해 제한되기 때문에, 제1 배선 구조의 변형 저감 설계에서 비선형 구간은, 제2 배선 구조의 변형 저감 설계에서의 비선형 구간보다 더 클 수 있다. 물론, 제1 배선 구조 및 제2 배선 구조 중 하나는 다른 배선 구조의 비선형 구간을 더 잘 수용하기 위해 다른 변형 저감 설계를 가질 수 있다.Therefore, a wiring structure using a strain reduction design must be arranged with tight spacing between adjacent wirings. For example, two adjacent interconnections having a strain reduction design may each include a non-linear section with a convex side and a concave side. The two adjacent interconnections may be arranged such that the convex side of the non-linear section of the first interconnection structure is located next to the concave side of the non-linear section of the second interconnection structure. Because the gap between the two interconnections is limited by the shape and size of the interconnection structure, the non-linear section in the strain reduction design of the first interconnection structure may be larger than the nonlinear section in the strain reduction design of the second interconnection structure. Of course, one of the first interconnection structure and the second interconnection structure may have a different strain reduction design to better accommodate the non-linear section of the other interconnection structure.

예를 들어, 나란히 배열된 둘 이상의 배선 구조는 각각 변형 저감 설계가 적용될 수 있고, 각 배선 구조는 다수의 수축 구역(indented section)과 팽창 구역(distended section)을 가질 수 있다. 이러한 경우에, 한 배선 구조의 팽창 구역이 인접 배선 구조의 수축 구역 옆에 놓이도록 배열될 수 있다.For example, two or more wiring structures arranged side by side may each have a strain reduction design, and each wiring structure may have a plurality of indented sections and a plurality of distended sections. In this case, the expansion zone of one wiring structure may be arranged so that it lies next to the shrinking region of the adjacent wiring structure.

도 10은 다이아몬드 배선 디자인을 갖는 여러 배선 구조의 예시적인 배열을 도시한다.10 shows an example arrangement of several interconnect structures with a diamond interconnect design.

부배선의 나뉨은 팽창 구역을 만들어 배선 구조의 레이아웃을 넓히는 반면, 부배선의 모임은 수축 구역을 만들어 배선 구조의 레이아웃을 좁힌다. 따라서, 레이아웃 관점에서, 배선 구조의 수축 구역은 마디 X에 있고, 반면 배선 구조의 팽창 구역은 부배선들의 나뉨/모임 각도가 두 인접 마디 X 사이에서 변하는 지점에 있다.The division of sub-wiring creates an expansion zone and widens the layout of the wiring structure, while the gathering of sub-wiring creates a contraction zone and narrows the layout of the wiring structure. Therefore, from a layout perspective, the contraction zone of the wiring structure is at node

도 10에 보이듯이, 제1 배선 구조의 마디 X와 제2 배선 구조의 마디 X는 엇갈린 위치에 배치된다. 이러한 배치에서, 제1 배선 구조의 팽창 구역에서 다이아몬드 형상의 꼭지점은, 인접한 배선 구조의 수축 구역에 있는 마디 X 옆에 놓인다. 이러한 배선 구조들의 엇갈린 배치는, 배선의 근접에 기인한 전기적 잡음을 낮추는데 도움이 될 수 있고, 따라서 배선들 사이의 거리를 줄일 수 있다. 배선들 사이의 촘촘한 간격은, 한 배선 구조의 팽창 구역을 인접 배선 구조의 수축 구역을 향해 가깝게 위치하도록 배치함으로써 가능해질 수 있다. 예를 들어, 한 배선 구조의 넓은 부분에 있는 꼭지점은 개방 영역 FA1에 놓일 수 있다, 개방 영역 FA1는 인접한 배선 구조 내의 부배선의 길이 및 나뉨/모임 각도에 의해 만들어진다. 이와 같이 엇갈린 배치는, 배선 구조들이 차지하는 총 공간을 감소시키면서 배선들 사이의 소정 최소 거리를 유지하도록 한다. As shown in FIG. 10, nodes X of the first wiring structure and nodes X of the second wiring structure are arranged in staggered positions. In this arrangement, the diamond-shaped vertex in the expansion zone of the first interconnection structure lies next to the node X in the contraction zone of the adjacent interconnection structure. The staggered arrangement of these wiring structures can help lower electrical noise due to the proximity of the wiring, thus reducing the distance between the wiring. Tight spacing between wires can be achieved by locating the expansion region of one wiring structure close to the contraction region of an adjacent wiring structure. For example, a vertex in a wide portion of an interconnection structure may lie in an open area FA1, which is created by the length and split/join angle of subinterconnections in an adjacent interconnection structure. This staggered arrangement maintains a certain minimum distance between the wires while reducing the total space occupied by the wire structures.

도 11a 및 11b는 본 명세서의 실시예에 따른 플렉서블 표시장치에서 사용되는 예시적인 배선 구조의 개략적인 단면도를 나타낸다. 11A and 11B show a schematic cross-sectional view of an exemplary wiring structure used in a flexible display device according to an embodiment of the present specification.

언급한 것처럼, 갈라짐(crack)은 주로 무기 절연층으로부터 개시된다. 따라서, 갈라짐이 생기기 쉬운 영역에서 무기 절연층을 선택적으로 제거함으로써, 갈라짐의 전파가 억제될 수 있다. 이를 위해, 하나 이상의 무기 절연층 및/또는 무기물 층을 포함한 절연층 더미가 플렉서블 표시장치(100)의 여러 부분에서 선택적으로 식각될 수 있다.As mentioned, cracks mainly initiate from the inorganic insulating layer. Therefore, by selectively removing the inorganic insulating layer from areas where cracks are prone to occur, the propagation of cracks can be suppressed. To this end, a pile of insulating layers including one or more inorganic insulating layers and/or inorganic layers may be selectively etched in various portions of the flexible display device 100.

예를 들어, 도선(120) 아래의 절연층이 식각될 수 있다. 도선(120) 아래의 절연층은 버퍼층(126)일 수 있는데, 버퍼층은 하나 이상의 무기물 층(inorganic layer)을 포함할 수 있다. 버퍼층(126)은 하나 이상의 질화실리콘(SiNx) 층 및/또는 산화실리콘(SiO2) 층으로 형성될 수 있다. 하나의 구성으로서, 버퍼층(126)은 SiNx 층과 SiO2 층이 교대로 적층되어 형성될 수 있다. 버퍼층(126)은 베이스 층(106) 위 및 TFT 아래에 배치된다.For example, the insulating layer beneath the conductive wire 120 may be etched. The insulating layer under the conductive wire 120 may be a buffer layer 126, which may include one or more inorganic layers. The buffer layer 126 may be formed of one or more silicon nitride (SiNx) layers and/or silicon oxide (SiO2) layers. As one configuration, the buffer layer 126 may be formed by alternately stacking SiNx layers and SiO2 layers. The buffer layer 126 is disposed above the base layer 106 and below the TFT.

플렉서블 표시장치(100)의 더 쉬운 구부림을 도모하기 위해, 버퍼층(126)의 일부는 굴곡 부분에서 식각될 수 있다. 따라서, 실질적으로 평평한 부분의 버퍼층(126)은 굴곡 부분의 버퍼층(126)보다 더 두꺼울 수 있다. 버퍼층(126)이 다수의 부계층(sub-layer)으로 형성될 때, 실질적으로 평평한 부분의 버퍼층(126)은 굴곡 부분의 버퍼층에 비해 하나 이상 더 추가된 부계층을 포함할 수 있다.To facilitate easier bending of the flexible display device 100, a portion of the buffer layer 126 may be etched at the curved portion. Accordingly, the buffer layer 126 in the substantially flat portion may be thicker than the buffer layer 126 in the curved portion. When the buffer layer 126 is formed of a plurality of sub-layers, the buffer layer 126 in a substantially flat portion may include one or more additional sub-layers compared to the buffer layer in the curved portion.

예를 들어, 실질적으로 평평한 부분에 있는 버퍼층(126)은 SiNx 및 SiO2의 여러 층을 포함할 수 있고, 굴곡 부분에 있는 버퍼층(126)은 SiNx 및 SiO2의 한 층을 포함할 수 있다. 또한 굴곡 부분의 일 부분에 SiNx 또는 SiO2 중 하나의 층만을 갖는 것도 가능하다. 일 구성예로, 버퍼층(126) 내의 각 층은 약 1000ÅA의 두께를 가질 수 있다. 이와 같이, 굴곡 부분에서 버퍼층(126)의 두께는 약 100ÅA 에서 약 2000ÅA의 범위일 수 있다. For example, buffer layer 126 in a substantially flat portion may include multiple layers of SiNx and SiO2, and buffer layer 126 in a curved portion may include one layer of SiNx and SiO2. It is also possible to have only one layer of SiNx or SiO2 in one part of the curved portion. As one configuration example, each layer in the buffer layer 126 may have a thickness of approximately 1000 ÅA. As such, the thickness of the buffer layer 126 at the curved portion may range from about 100 ÅA to about 2000 ÅA.

플렉서블 표시장치(100)의 실질적으로 평평한 부분에서, 추가적 무기물 층이 TFT의 반도체 층 바로 아래에 마련될 수 있는데, 이는 액티브 버퍼(active buffer)로 칭해질 수 있다. 몇몇 실시예에서, TFT의 반도체 층과 가장 가까이 위치한 무기물 층은, 버퍼층(126) 내의 개별 무기물 층 보다 더 두꺼울 수 있다.In a substantially flat portion of the flexible display device 100, an additional inorganic layer may be provided directly beneath the semiconductor layer of the TFT, which may be referred to as an active buffer. In some embodiments, the inorganic layer closest to the semiconductor layer of the TFT may be thicker than the individual inorganic layers within buffer layer 126.

굴곡 구간 내의 버퍼층(126)은, 도선(120) 아래의 버퍼층(126)은 온전히 두면서, 베이스 층(106)을 노출하도록 더 식각될 수 있다. 다시 말해서, 굴곡 부분에 움푹한 영역과 돌출된 영역이 마련된다. 돌출된 영역은 베이스 층(106) 상에 마련된 버퍼층(126)을 포함하고, 반면에 움푹한 영역은 버퍼층(126)이 그 위에 배치되지 않은 노출된 베이스 층(106)을 갖는다. The buffer layer 126 within the curved section may be further etched to expose the base layer 106 while leaving the buffer layer 126 under the conductive wire 120 intact. In other words, a recessed area and a protruding area are provided in the curved portion. The protruding areas include the buffer layer 126 disposed on the base layer 106, while the recessed areas have the base layer 106 exposed without the buffer layer 126 disposed thereon.

도 11a에 도시된 예시적인 구성에서, 도선(120)은 돌출된 영역 상에 위치하고, 보호 층(128)은 돌출된 영역 상의 도선(120) 위에 위치한다. 보호 층(128)이 움푹한 영역 위에 퇴적되지 않아도, 보호 층(128)은 건식 또는 습식 식각에 의해 움푹한 영역으로부터 제거될 수 있다. 이와 같이, 움푹한 영역에는 보호 층(128)이 실질적으로 없어질 수 있다. 보호 층(128)을 움푹한 영역으로부터 식각할 때, 베이스 층(106)의 일부도 식각될 수 있다. 따라서, 움푹한 영역에서 베이스 층(106)의 두께는 다른 곳에서의 베이스 층(106) 두께보다 작을 수 있다. 도 11a과 같이 버퍼층(126)이 식각될 때, 버퍼층(126)의 일부에서 다른 부분으로 갈라짐이 전파되는 것은 움푹한 영역의 공간에 의해 저지된다. 유사하게, 보호 층(128)에 의한 갈라짐 전파도 움푹한 영역의 공간에 의해 저지된다. 따라서, 갈라짐 전파에 의한 도선(120)의 손상이 감소된다.In the example configuration shown in FIG. 11A, conductor 120 is located on the raised area and protective layer 128 is located over conductor 120 on the raised area. Even if the protective layer 128 is not deposited over the depressed area, the protective layer 128 can be removed from the depressed area by dry or wet etching. As such, the recessed areas may be substantially free of protective layer 128. When etching the protective layer 128 from the recessed areas, a portion of the base layer 106 may also be etched away. Accordingly, the thickness of base layer 106 in recessed areas may be less than the thickness of base layer 106 elsewhere. When the buffer layer 126 is etched as shown in FIG. 11A, propagation of cracks from one part of the buffer layer 126 to another part is prevented by the space of the recessed area. Similarly, crack propagation by the protective layer 128 is also inhibited by the spacing of the recessed areas. Accordingly, damage to the conductor 120 due to crack propagation is reduced.

도 11b에 도시된 다른 구성에서, 움푹한 영역은 특정 깊이로 식각된 베이스 층(106)을 포함하고, 도선(120)은 움푹한 영역의 베이스 층(106) 상에 증착된다. 이 설정에서, 도선(120) 부분은 베이스 층(106) 내에 배치된다. 또한 도선(120)의 일 부분은 돌출된 영역에 마련된 버퍼층(126)의 일부 상에 증착된다. 보호 층(128)은 도선(120) 위에 증착되고, 움푹한 영역 내에 도선(120)을 노출시키기 위해 식각될 수 있다.In another configuration shown in FIG. 11B, the recessed area includes a base layer 106 etched to a certain depth, and conductors 120 are deposited on the base layer 106 of the recessed area. In this setup, portions of conductors 120 are disposed within base layer 106. Additionally, a portion of the conductive wire 120 is deposited on a portion of the buffer layer 126 provided in the protruding area. A protective layer 128 may be deposited over conductor 120 and etched away to expose conductor 120 within the recessed area.

따라서, 보호 층(128)은 돌출된 영역 위에 위치한 도선(120) 상에 남는다. 이 구성에서, 버퍼층(126) 위에 남은 보호 층(128)은 다층 도선(120)의 측부의 단면을 덮음으로써 갈바닉 부식을 억제할 수 있다. 버퍼층(126)에서 발생된 갈라짐이 버퍼층(126) 내의 빈 공간 벽 위에 있는 도선(120)으로 침투할 수 있지만, 베이스 층(106) 내에 위치한 도선(120)에 도달하기는 어렵다.Accordingly, protective layer 128 remains on conductor 120 located over the protruding area. In this configuration, the protective layer 128 remaining on the buffer layer 126 can inhibit galvanic corrosion by covering the cross-section of the side of the multilayer conductor 120. Although cracks generated in the buffer layer 126 may penetrate into the conductors 120 located on the walls of the voids in the buffer layer 126, it is difficult to reach the conductors 120 located within the base layer 106.

도선(120)이 상술한 다층 구조를 가질 때, 움푹한 영역에 있는 도선(120)의 일 부분은 보호 층(128)으로 덮일 필요가 없다. 보호 층(128)이 움푹한 영역에서 도선(120)의 표면으로부터 제거되면, 보호 층(128)으로부터의 갈라짐 전파는 방지될 수 있다. 그리고, 일반적으로 갈바닉 부식은 버퍼층(126) 위에 있는 도선(120)의 모서리에서 시작하고, 따라서 버퍼층(126) 상의 도선(120)과 베이스 층(106)의 도선(120)이 서로 충분히 떨어져 있다면, 버퍼층(126) 위 도선(120)의 모서리를 덮는 보호 층(128)은 필요하지 않을 수 있다. 도 11a 및 11b에 도시된 구성은, 굴곡 구간의 배선 구조를 위해 도 8, 9a 및 9b의 변형 저감 배선 패턴과 함께 사용될 수 있다. 굴곡 구간 외에도, 몇몇 실시예에서 상기 패턴화된 절연층은, COF 부착 영역과 굴곡 구간 사이의 라우팅 영역 사이와, 표시 영역과 굴곡 구간 사이의 라우팅 영역에도 마련될 수 있다.When the conductor 120 has the multilayer structure described above, the portion of the conductor 120 in the recessed area does not need to be covered with the protective layer 128. If the protective layer 128 is removed from the surface of the conductor 120 in the recessed areas, crack propagation from the protective layer 128 can be prevented. And, generally, galvanic corrosion starts at the edge of the conductor 120 on the buffer layer 126, so if the conductor 120 on the buffer layer 126 and the conductor 120 on the base layer 106 are sufficiently far away from each other, A protective layer 128 covering the edge of the conductive wire 120 above the buffer layer 126 may not be necessary. The configuration shown in FIGS. 11A and 11B can be used together with the strain reduction wiring patterns of FIGS. 8, 9A, and 9B for the wiring structure in the curved section. In addition to the curved section, in some embodiments the patterned insulating layer may also be provided between the COF attachment area and the routing area between the curved section and in the routing area between the display area and the curved section.

그리고, 상술된 패턴화된 절연층은 표시 영역에 제공될 수도 있다. 그러나, TFT 부근의 무기 절연층을 제거하면 부품의 전기적 특성에 영향을 미칠 수 있다. 예를 들어, 버퍼층(126)의 일부가 제거되면 원치 않는 TFT의 임계 전압 이동이 초래될 수 있다. TFT의 안정성을 유지하기 위해서, 추가적인 차폐 금속(shield metal)이 TFT의 반도체 층 아래에 형성될 수 있다. 차페 금속 층은 버퍼층(126) 아래 또는 버퍼층(126)의 무기물 층들 사이에 있을 수 있다. 몇몇 실시예에서, 차페 금속 층은 TFT의 소스 전극 또는 게이트 전극과 전기적으로 연결될 수 있다.And, the above-described patterned insulating layer may be provided in the display area. However, removing the inorganic insulating layer near the TFT may affect the electrical properties of the component. For example, removal of a portion of the buffer layer 126 may result in an unwanted shift in the threshold voltage of the TFT. To maintain the stability of the TFT, an additional shield metal may be formed under the semiconductor layer of the TFT. The capping metal layer may be below the buffer layer 126 or between the inorganic layers of the buffer layer 126. In some embodiments, the shield metal layer may be electrically connected to the source electrode or gate electrode of the TFT.

플렉서블 표시장치(100)의 여러 곳에 있는 절연층의 패터닝에 더하여, 굴곡을 위해 플렉서블 표시장치(100)의 몇몇 영역에서 다른 구조적 요소가 제거되거나 단순화될 수 있다. 예를 들어, 터치센서층(112), 편광층(110) 등이 굴곡 구간에 없을 수 있다. 이러한 요소들의 제거 또는 단순화는 배선 구조가 지나갈 수도 있는 다수의 비평탄 표면을 만들 것이다.In addition to patterning the insulating layer in various places of the flexible display device 100, other structural elements may be removed or simplified in some areas of the flexible display device 100 for bending. For example, the touch sensor layer 112, the polarization layer 110, etc. may be absent in the curved section. Removing or simplifying these elements will create multiple non-planar surfaces over which the wiring structure may pass.

배선 구조가 이러한 비평탄 표면에 있을 때, 배선 구조의 일 부분은 타 부분과는 다른 평면에 놓일 수 있다. 다른 평면에 있는 부분들이 있기에, 굴곡 스트레스 및 그에 기인한 변형의 양과 방향은 배선 구조 내에서도 다를 수 있다. 이 차이를 수용하기 위해, 배선 구조의 변형 저감 설계는 비평탄 표면에 있는 배선 구조를 위한 수정된 배치 설계를 포함할 수 있다.When the interconnection structure is on such a non-flat surface, some portions of the interconnection structure may lie in a different plane than other portions. Because the parts lie in different planes, the amount and direction of bending stress and resulting strain may vary within the wiring structure. To accommodate this difference, the strain reduction design of the wiring structure may include a modified layout design for the wiring structure on a non-flat surface.

도 12a는 플렉서블 표시장치(100)의 예시적인 백플레인을 도시한 확대 단면도이다.FIG. 12A is an enlarged cross-sectional view showing an exemplary backplane of the flexible display device 100.

상기 표시장치는, 신뢰성있인 굴곡을 위해 굴곡 부분에서 다수의 절연층이 제거되었다.In the display device, a number of insulating layers were removed from the curved portion to ensure reliable bending.

다수의 유기물 및 무기물 층이 베이스 층(106)과 유기발광소자층(150) 사이에 형성될 수 있다. 이 예시에서, 버퍼층(126) 역할을 하도록 베이스 층(106) 상에 SiNx 및 SiO2 층이 번갈아 적층될 수 있다. TFT의 반도체 층(151)은 액티브 버퍼층(127)과 SiO2 층으로 만들어진 게이트 절연층(152) 사이에 끼워질 수 있다. TFT의 게이트(152)는 게이트 절연층 (152) 상에 배치되고, 다층 구조를 갖는 금속층(TFT의 소스/드레인과 동일 금속)은 층간 절연층(154)와 보호 층(128) 사이에 놓인다. 여기서, 층간 절연층(154)은 SiNx 및 SiO2의 적층으로 형성될 수 있고, 보호 층(128, passivation layer)은 SiNx로 형성될 수 있다. 그 후에, 보호 층(128) 위에 평탄화층이 배치되고, OLED의 애노드가 그 위에 놓인다.A plurality of organic and inorganic layers may be formed between the base layer 106 and the organic light emitting device layer 150. In this example, SiNx and SiO2 layers may be alternately stacked on base layer 106 to serve as buffer layer 126. The semiconductor layer 151 of the TFT may be sandwiched between the active buffer layer 127 and the gate insulating layer 152 made of a SiO2 layer. The gate 152 of the TFT is disposed on the gate insulating layer 152, and a metal layer with a multilayer structure (the same metal as the source/drain of the TFT) is placed between the interlayer insulating layer 154 and the protective layer 128. Here, the interlayer insulating layer 154 may be formed by stacking SiNx and SiO2, and the protective layer 128 (passivation layer) may be formed of SiNx. Afterwards, a planarization layer is placed over the protective layer 128 and the anode of the OLED is placed thereon.

상술한 바와 같이, 변형 저감 설계의 사용은 굴곡 부분에 있는 배선 구조의 일부분에 제한되지 않는다. 또한, 변형 저감 설계는 굴곡 구간 바깥에 있는 라우팅 영역의 배선 구조에 적용될 수 있다. 이러한 라우팅 영역의 배선 구조를 위한 변형 저감 설계의 사용은, 배선 구조의 굴곡 스트레스에 대한 향상된 보호를 가져올 수 있다.As mentioned above, the use of strain reduction designs is not limited to those portions of the wiring structure that are in curved portions. Additionally, the strain reduction design can be applied to the wiring structure in the routing area outside the bend section. The use of strain-reducing designs for the wiring structures in these routing areas can result in improved protection against flexural stress of the wiring structures.

그러나, 라우팅 영역에서 베이스 층(106)과 유기발광소자층(150) 사이에 있는 다수의 유기 및/또는 무기물 층은 플렉서블 표시장치(100)의 굴곡을 용이하게 하기 위해 제거될 수 있다. 이러한 유기물 및/또는 무기물 층은, 층간 절연층(154), 게이트 절연층(152), 버퍼층(126, 127), 보호 층(128), 편광층 등에 포함될 수도 있는데, 플렉서블 표시장치(100)의 굴곡 부분에는 없을 수도 있다. 이러한 층들 중 일부는 식각 공정에 의해 특정 영역에서 제거될 수 있다.However, multiple organic and/or inorganic layers between the base layer 106 and the organic light emitting device layer 150 in the routing area may be removed to facilitate bending of the flexible display device 100. These organic and/or inorganic layers may be included in the interlayer insulating layer 154, gate insulating layer 152, buffer layers 126 and 127, protective layer 128, polarizing layer, etc. of the flexible display device 100. It may not be present in curved areas. Some of these layers can be removed in specific areas by an etching process.

일 예로서, 버퍼층(126) 상에 있는 복수의 절연층은 제1 식각 과정(EB1)에 의해 제거될 수 있다. 제1 식각 과정(EB1) 다음에는 액티브 버퍼(127) 및 버퍼층(126)의 일부(예: SiNx 층 및 SiO2 층의 적층)가 제거되는 제2 식각 과정(EB2)이 뒤따른다. 이러한 식각 과정은 도 12a에 도시된 것과 같은 다수의 단차(계단) 영역을 만든다. 상기 단차 영역은 하나 이상의 수직으로 경사진 표면 및 수평으로 평탄한 표면을 가지고, 그 위에는 도선이 배치된다. 수직으로 경사진 표면 및 수평으로 평탄한 표면에 놓인 도선은 절연층에 의해 마련된 높은 계단 및 낮은 계단 사이의 영역과 같은 다수의 굴곡 지점을 가질 수 있다.As an example, a plurality of insulating layers on the buffer layer 126 may be removed through the first etching process (EB1). The first etching process (EB1) is followed by a second etching process (EB2) in which the active buffer 127 and a portion of the buffer layer 126 (eg, a stack of the SiNx layer and the SiO2 layer) are removed. This etching process creates multiple step areas as shown in FIG. 12A. The stepped area has one or more vertically inclined surfaces and one horizontally flat surface, on which conductive wires are disposed. Conductors lying on vertically inclined surfaces and horizontally flat surfaces may have a number of bending points, such as the areas between high and low steps provided by the insulating layer.

플렉서블 표시장치(100)가 굴곡 방향으로 구부러질 때, 도선은 단차 영역 및 그 부근에서 더 큰 변형을 겪는다. 다양한 연구와 실험에서 갈라짐 가능성은 EB1 영역 및 EB2 영역 사이의 단차 영역을 가로지르는 배선에서 특히 높다는 점이 지적되었다. 따라서, 몇몇 실시예에서 변형 저감 설계는, 절연층에 의해 만들어진 높은 단과 낮은 단 사이의 단차 영역 및 그 부근에 강화 부분을 갖는다.When the flexible display device 100 is bent in the bending direction, the conductive wire experiences greater deformation in and around the step area. In various studies and experiments, it has been pointed out that the possibility of splitting is particularly high in wiring that crosses the step area between the EB1 region and the EB2 region. Accordingly, in some embodiments the strain relief design has reinforcing portions in and near the step area between the high and low steps created by the insulating layer.

도 12b에 도시된 예에서, 배선 구조는 양 끝에서 단순한 직선 배선을 갖는다. 그러나, 굴곡 구간 EB1과 EB2를 가로지르는 도선(120)의 일부분이 수정된 배선 설계로 강화된다. 수정된 부분에서, 도선(120)은, EB1 및 EB2 영역 부근의 절연층으로부터 시작된 갈라짐에도 도선(120)의 보호를 보장하도록, 추가 폭 WR을 갖는 더 넓은 폭을 갖게 된다. 수정된 배선 설계에서 제공되는 거리 DR은, 제1 높이면 (예: EB1 영역의 높이)과 제2 높이면(예: EB2 영역의 높이) 사이의 거리뿐만 아니라 식각 과정에서 식각되는 절연층의 두께에 의존한다. In the example shown in Figure 12b, the wiring structure has simple straight wiring at both ends. However, a portion of the conductor 120 crossing the bend sections EB1 and EB2 is strengthened with the modified wiring design. In the modified part, the conductor 120 has a wider width with an additional width WR, to ensure protection of the conductor 120 even against cracks originating from the insulating layer near the EB1 and EB2 regions. The distance DR provided in the modified interconnect design depends on the distance between the first height plane (e.g. height of region EB1) and the second height plane (e.g. height of region EB2) as well as the thickness of the insulating layer that is etched during the etching process. do.

수정된 부분이 적용된 배선 구조의 변형 저감 설계는 도 12b에 설명된 디자인에 제한되지 않는다. 변형 저감 설계의 다양한 실시예는 다른 높이의 단차 영역에 대응하는 배선의 특정 부분을 위한 수정된 배선 설계를 포함할 수 있다.The strain reduction design of the wiring structure to which the modified portion is applied is not limited to the design illustrated in FIG. 12B. Various embodiments of strain reduction designs may include modified interconnect designs for specific portions of the interconnects corresponding to stepped areas of different heights.

항상 그런 것은 아니지만, 굴곡 구간에 인접한 라우팅 영역은 플렉서블 표시장치(100)의 실질적으로 평평한 부분일 수 있다. 이 경우에, EB1 및 EB2 영역은, 굴곡 부분에서 굴곡 구간의 시작 또는 바로 바깥에 위치할 수 있고, 배선 구조는 강화 부분을 가지게 될 수 있다.Although not always the case, the routing area adjacent to the curved section may be a substantially flat portion of the flexible display device 100. In this case, the EB1 and EB2 regions may be located at the beginning or just outside the bend section in the bend section, and the wiring structure may have a reinforced portion.

강화된 도선(120) 부분의 증가 폭 WR은, 곡률이 상대적으로 작은 굴곡 구간의 시작과 끝 및 그 부근에서 본 목적에 부합한다. 배선 구조의 더 넓은 폭 WR 및 수정된 배선 부분이 적용된 길이는, 굴곡 방향에 평행하게 정렬된 배선의 길이를 증가시킬 수 있다. 이 것은 더 큰 굴곡 반지름 지역에서 굴곡 스트레스에 버티도록, 배선 구조를 더 단단하게 만들 것이다. The increased width WR of the strengthened conductor 120 serves this purpose at the beginning and end of the bend section and its vicinity where the curvature is relatively small. The wider width WR of the wiring structure and the length to which the modified wiring portion is applied can increase the length of the wiring aligned parallel to the bending direction. This will make the wiring structure more rigid to withstand bending stresses in larger bend radius areas.

이와 같은 이유로, 강화 부분이 있는 거리 DR은, 강화 도선 부분이 굴곡 구간으로 너무 많이 연장되지 않도록 제한되어야 한다. 따라서, 강화 도선 부분의 거리 DR은, 강화 도선 부분의 배선이 소정의 임계 굴곡각보다 더 구부러지는 굴곡 구간을 넘어 연장하지 않도록 제한될 수 있다. 일 예로서, 강화 도선 부분은 탄젠트 평면으로부터 30° 구부러지는 지점을 넘어 연장하지 않을 수 있다. 임계 굴곡 각은 20° 보다 작을 수 있고, 10° 또는 7° 이하일 수도 있다.For this reason, the distance DR over which the reinforced section is located should be limited so that the reinforced conductor section does not extend too far into the bend section. Accordingly, the distance DR of the reinforced conductor portion may be limited so as not to extend beyond a bending section in which the wiring of the reinforced conductor portion is bent more than a predetermined critical bending angle. As an example, the reinforcing conductor portion may not extend beyond a 30° bend from the tangent plane. The critical bending angle may be less than 20°, and may be less than 10° or 7°.

단차 영역에 강화 부분이 마련된 배선 구조는, 굴곡 구간을 가로질러 확장하여 COF의 패드 또는 다른 부품들로 연결될 수 있다. 이러한 예에서, (EB1 및 EB2와 유사한) 추가적인 단차 영역이 굴곡 구간의 반대쪽 끝 또는 그 부근에 존재할 수 있다. 이러한 굴곡 지점 또는 그 부근에 있는 도선은, 도 12b처럼, 배선 구조의 수정된 부분과 비슷한 방식으로 반대쪽 끝이 강화될 수 있다. 원한다면, 굴곡 구간의 반대쪽 끝의 단차 영역 또는 그 부근에 있는 도선 강화 부분은, 도 12b에 설명된 것과는 다른 모양을 가질 수 있다.The wiring structure provided with a reinforced portion in the step area may extend across the curved section and connect to pads or other components of the COF. In this example, an additional step region (similar to EB1 and EB2) may be present at or near the opposite end of the bend section. The conductor at or near this bend point may be strengthened at the opposite end in a manner similar to a modified portion of the wiring structure, as shown in FIG. 12B. If desired, the conductor reinforcement portion at or near the step area at the opposite end of the bend section may have a different shape than that illustrated in FIG. 12B.

도 13은 본 명세서의 일 실시예에 따른 플렉서블 표시장치의 단면도이다.Figure 13 is a cross-sectional view of a flexible display device according to an embodiment of the present specification.

상기 플렉서블(flexible) 표시장치는 가요성(flexibility)이 부여된 표시장치를 의미하는 것으로, 구부릴 수 있는(bendable) 표시장치, 말수있는(rollable) 표시장치, 깨지지 않는(unbreakable) 표시장치, 접을 수 있는 (foldable) 표시장치 등과 동일한 의미로 사용될 수 있다. 이하에서 서술되는 플렉서블 유기발광 표시장치는, 도 1 내지 도 12에서 설명된 다양한 구조 및 설계가 반영된 플렉서블 표시장치 중 일 예이다.The flexible display device refers to a display device with flexibility, including a bendable display device, a rollable display device, an unbreakable display device, and a foldable display device. It can be used in the same sense as a foldable display device, etc. The flexible organic light emitting display device described below is an example of flexible display devices that reflect the various structures and designs described in FIGS. 1 to 12.

상기 플렉서블 표시장치는 도 1과 같이 표시 영역 및 비표시 영역을 포함할 수 있다. 도 13에서는 비표시 영역이 표시 영역의 바깥쪽을 두르면서, 굴곡 구간(G)을 포함하고 있는 것으로 도시하였지만 본 발명의 사상이 이에 제한되는 것은 아니다. 또한 도 13은 표시 영역의 유기발광소자층, 비표시 영역, 굴곡 구간 등의 특정 지점(A~G)에서 추출한 단면도를 연결하여 도시한 것이다. 예시적으로서, A는 데이터 신호(전압)를 저장하는 저장 커패시터(storage capacitor)가 있는 영역을 개념적으로 도시한 부분이다. B는 유기발광소자 와 접속된 박막트랜지스터(TFT: thin film transistor)가 있는 영역을 개념적으로 도시한 부분이다. C는 하부보호금속(169)이 게이트 물질(153) 및 소스/드레인 물질(155)과 연결된 컨택 홀 영역을 개념적으로 도시한 부분이다. D는 반도체 층(151)과 소스/드레인 물질(155)이 연결된 컨택 홀 영역을 개념적으로 도시한 부분이다. E는 게이트 물질(153)과 소스/드레인 물질(155)이 전기적으로 연결된 영역을 개념적으로 도시한 부분이다. F는 스캔 신호(또는 주사 신호)를 공급하는 게이트 라인들이 배치된 영역을 개념적으로 도시한 부분이다. G는 굴곡 구간을 개념적으로 도시한 부분이다.The flexible display device may include a display area and a non-display area as shown in FIG. 1 . In Figure 13, the non-display area is shown as surrounding the outside of the display area and including a curved section G, but the spirit of the present invention is not limited thereto. In addition, Figure 13 shows cross-sectional views extracted from specific points (A to G) such as the organic light emitting device layer, non-display area, and curved section of the display area. As an example, A is a portion conceptually showing an area containing a storage capacitor that stores a data signal (voltage). B is a conceptual representation of the area where the thin film transistor (TFT) connected to the organic light emitting device is located. C is a portion conceptually showing a contact hole area where the lower protective metal 169 is connected to the gate material 153 and the source/drain material 155. D is a portion conceptually showing a contact hole area where the semiconductor layer 151 and the source/drain material 155 are connected. E is a conceptual diagram showing a region where the gate material 153 and the source/drain material 155 are electrically connected. F is a portion that conceptually shows the area where gate lines that supply scan signals (or scanning signals) are arranged. G is a conceptual representation of the bending section.

이하에서는 도 13에 도시된 각 층(layer)들을 설명한다. A~G 지점에 도시된 층들은, 각각 같은 공정을 통해 구조화된 층들이다. 즉, A~G 지점의 '반도체 층'(151)은 모두 X 공정에서 형성되고, '게이트 물질(153)'은 Y 공정에서 형성되며 나머지 층들도 마찬가지이다.Below, each layer shown in FIG. 13 will be described. The layers shown at points A to G are each structured through the same process. That is, all 'semiconductor layers' 151 at points A to G are formed in the X process, and the 'gate material 153' is formed in the Y process, and the same goes for the remaining layers.

베이스 층(106)은 플렉서블 표시장치의 여러 구성 요소들을 지지한다. 상기 베이스 층(106)이 플라스틱으로 이루어진 경우, 플라스틱 필름 또는 플라스틱 기판으로 지칭될 수 있다. 예를 들어, 상기 베이스 층(106)은 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 및 이들의 공중합체로 이루어진 군에서 선택된 하나를 포함하는 필름 형태일 수 있다. 구체적으로, 상기 베이스 층(106)은 폴리에텔렌테레프탈레이트(PET), 폴리부틸렌테레프탈레이트(PBT), 폴리실란(polysilane), 폴리실록산(polysiloxane), 폴리실라잔(polysilazene), 폴리카르보실란(polycarbosilane), 폴리아크릴레이트(polyacrylate), 폴리메타크릴레이트(polymethacrylate), 폴리메틸아크릴레이트(polymethylacrylate), 폴리메틸메타크릴레이트(polymethylmetacrylate), 폴리에틸아크릴레이트(polyethylacylate), 폴리에틸메타크릴레이트(polyethylmetacrylate), 사이클릭 올레핀 코폴리머(COC), 사이클릭 올레핀 폴리머(COP), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리이미드(PI), 폴리스타이렌(PS), 폴리아세탈(POM), 폴리에테르에테르케톤(PEEK), 폴리에스테르설폰(PES), 폴리테트라플루오로에틸렌(PTFE), 폴리비닐클로라이드(PVC), 폴리카보네이트(PC), 폴리비닐리덴플로라이드(PVDF), 퍼플루오로알킬 고분자(PFA), 스타이렌아크릴나이트릴코폴리머(SAN) 및 이들의 조합으로 이루어진 군에서 선택된 하나를 포함할 수 있다. 이 물질 중에서, 폴리이미드는 고온의 공정에 적용될 수 있고, 코팅이 가능한 재료이기에 플라스틱 기판으로 많이 사용된다.투명 플렉서블 표시 장치에서는, 상기 베이스 층(106)이 투명한 가요성의 물질로 이루어질 수 있다.The base layer 106 supports various components of the flexible display device. When the base layer 106 is made of plastic, it may be referred to as a plastic film or a plastic substrate. For example, the base layer 106 may be in the form of a film containing one selected from the group consisting of polyester-based polymer, silicone-based polymer, acrylic polymer, polyolefin-based polymer, and copolymers thereof. Specifically, the base layer 106 is made of polyethylene terephthalate (PET), polybutylene terephthalate (PBT), polysilane, polysiloxane, polysilazene, and polycarbosilane ( polycarbosilane, polyacrylate, polymethacrylate, polymethylacrylate, polymethylmethacrylate, polyethylacylate, polyethylmethacrylate ), cyclic olefin copolymer (COC), cyclic olefin polymer (COP), polyethylene (PE), polypropylene (PP), polyimide (PI), polystyrene (PS), polyacetal (POM), polyether ether Ketone (PEEK), polyester sulfone (PES), polytetrafluoroethylene (PTFE), polyvinyl chloride (PVC), polycarbonate (PC), polyvinylidene fluoride (PVDF), perfluoroalkyl polymer (PFA) ), styrene acryl nitrile copolymer (SAN), and combinations thereof. Among these materials, polyimide is widely used as a plastic substrate because it can be applied to high-temperature processes and can be coated. In a transparent flexible display device, the base layer 106 may be made of a transparent flexible material.

버퍼층(126, 127)은 베이스 층(106) 또는 하부의 층들에서 유출되는 알칼리 이온 등과 같은 불순물로부터 박막트랜지스터를 보호하기 위한 기능 층이다. 상기 버퍼층은 멀티 버퍼(multi buffer, 126) 및/또는 액티브 버퍼(active buffer, 127)를 포함할 수 있다. The buffer layers 126 and 127 are functional layers to protect the thin film transistor from impurities such as alkali ions leaking from the base layer 106 or lower layers. The buffer layer may include a multi buffer (126) and/or an active buffer (127).

멀티 버퍼층(126)은 상기 베이스 층(106) 상에 위치한다. 상기 멀티 버퍼층(126)은 질화실리콘(SiNx) 및 산화실리콘(SiOx)이 교대로 적층되어 이루어질 수 있으며, 베이스 층(106)에 침투한 수분 및/또는 산소가 확산되는 것을 지연시킬 수 있다. 멀티 버퍼층(126)은 베이스 층(106)의 물질이나 그 위에 형성되는 층의 종류에 따라 더 배치되거나 제거될 수 있다. 예를 들어, 상술한 것과 같이 굴곡 구간에서 갈라짐(crack) 발생을 억제하기 위하여, 비표시 영역에는 멀티 버퍼층이 표시 영역보다 더 적게 배치되거나 혹은 멀티 버퍼층이 제거될 수 있다.The multi-buffer layer 126 is located on the base layer 106. The multi-buffer layer 126 may be formed by alternately stacking silicon nitride (SiNx) and silicon oxide (SiOx), and may delay the diffusion of moisture and/or oxygen penetrating into the base layer 106. The multi-buffer layer 126 may be further disposed or removed depending on the material of the base layer 106 or the type of layer formed thereon. For example, in order to suppress the occurrence of cracks in the curved section as described above, fewer multi-buffer layers may be disposed in the non-display area than in the display area, or the multi-buffer layer may be removed.

액티브 버퍼층(127)은 멀티 버퍼층(126) 상에 위치할 수 있다. 상기 액티브 버퍼(127)는 트랜지스터의 반도체 층(151)을 보호하며, 베이스 층(106)으로부터 유입되는 다양한 종류의 결함을 차단하는 기능을 수행한다. 상기 액티브 버퍼(126)는 비정질 실리콘(a-Si) 등으로 형성될 수 있다. 박막트랜지스터는 반도체 층(151), 게이트 절연층(152), 게이트(153), 층간 절연막(154), 소스 및 드레인(155)이 순차적으로 배치된 형태일 수 있다. 상기 박막트랜지스터는 P형 TFT 또는 N형 TFT일 수 있다. 상기 P형(P-type) TFT는, PMOS로, 상기 N형(N-type) TFT는 NMOS로 호칭되기도 한다. The active buffer layer 127 may be located on the multi-buffer layer 126. The active buffer 127 protects the semiconductor layer 151 of the transistor and functions to block various types of defects flowing from the base layer 106. The active buffer 126 may be formed of amorphous silicon (a-Si). The thin film transistor may have a semiconductor layer 151, a gate insulating layer 152, a gate 153, an interlayer insulating film 154, and a source and drain 155 arranged sequentially. The thin film transistor may be a P-type TFT or an N-type TFT. The P-type TFT is also called PMOS, and the N-type TFT is also called NMOS.

반도체 층(151)은 상기 액티브 버퍼층(127) 상에 위치한다. 이때 반도체 층(151) 폭은 하부보호금속(159)의 폭보다 작게 형성될 수 있으나, 이에 한정되지 않는다. 반도체 층(151)은 다결정 실리콘(polycrystalline silicon)으로 만들어질 수 있으며, 이 경우 소정의 영역이 불순물로 도핑될 수도 있다. 또한, 반도체 층(102)은 비정질 실리콘(amorphous silicon), 유기 반도체 물질 또는 산화물(oxide)로 형성될 수 있다.The semiconductor layer 151 is located on the active buffer layer 127. At this time, the width of the semiconductor layer 151 may be formed to be smaller than the width of the lower protective metal 159, but is not limited to this. The semiconductor layer 151 may be made of polycrystalline silicon, in which case a predetermined region may be doped with impurities. Additionally, the semiconductor layer 102 may be formed of amorphous silicon, an organic semiconductor material, or oxide.

게이트 절연층(152)은 반도체 층(151) 상에 위치할 수 있다. 게이트 절연층(Gate Insulator)은 게이트(153)과 반도체 층(151) 사이를 절연한다. 게이트 절연층(152)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등과 같은 절연성 무기물로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있다.The gate insulating layer 152 may be located on the semiconductor layer 151. The gate insulator insulates between the gate 153 and the semiconductor layer 151. The gate insulating layer 152 may be formed of an insulating inorganic material such as silicon oxide (SiOx) or silicon nitride (SiNx), and may also be formed of an insulating organic material.

게이트 절연층(152)을 구성하는 실리콘 산화막(SiOx) 및 실리콘 질화막(SiNx) 등은 금속에 비해 가요성이 떨어진다. 따라서 굴곡 구간의 가요성을 향상시키기 위해, 굴곡 구간의 게이트 절연층은 제거될 수 있다.Silicon oxide (SiOx) and silicon nitride (SiNx) films that make up the gate insulating layer 152 are less flexible than metals. Therefore, to improve the flexibility of the bent section, the gate insulating layer in the bent section may be removed.

게이트 물질(153)은 게이트 절연층(152) 상에 위치한다. 게이트 물질(153)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되지 않으며, 다양한 물질로 형성될 수 있다. 또한, 게이트 물질(153)은 단일층 또는 다중층일 수도 있다. 게이트 물질(153)은, B지점에서와 같이 박막트랜지스터의 게이트 전극으로 사용되는 것 외에도, A 지점에서와 같이 특정 커패시턴스를 형성하거나, C 지점과 같이 연결 전극으로 사용되기도 한다. Gate material 153 is located on gate insulating layer 152. The gate material 153 is any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be made of an alloy, but is not limited to this, and may be formed of various materials. Additionally, the gate material 153 may be a single layer or multiple layers. In addition to being used as a gate electrode of a thin film transistor as at point B, the gate material 153 may form a specific capacitance as at point A or as a connection electrode as at point C.

층간 절연층154)은 게이트 물질(153) 상에 위치한다. 층간 절연층(154)은 게이트 절연층(152)과 동일한 물질인, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층 등으로 형성될 수 있으나, 이에 한정되지 않는다. 한편, 층간 절연막(154)과 게이트 절연층(152)의 선택적 제거를 통해 반도체 층(151) 및/또는 게이트 물질(153)이 노출되는 컨택 홀(contact hole)이 형성될 수 있다.The interlayer insulating layer 154 is located on the gate material 153. The interlayer insulating layer 154 may be formed of the same material as the gate insulating layer 152, such as silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof, but is not limited thereto. Meanwhile, a contact hole exposing the semiconductor layer 151 and/or the gate material 153 may be formed through selective removal of the interlayer insulating film 154 and the gate insulating layer 152.

소스/드레인 물질(155)은 층간 절연층(154) 상에 위치한다. 소스/드레인 물질(155)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되지 않으며, 다양한 물질로 형성될 수 있다. 또한, 소스/드레인 물질(155)은 단일층 또는 다중층일 수도 있다. 소스/드레인 물질(155)은, B지점에서와 같이 박막트랜지스터의 소스/드레인 전극으로 사용되는 것 외에도, A 지점에서와 같이 특정 커패시턴스를 형성하거나, C 지점과 같이 연결 전극으로 사용되기도 한다. 또한 소스/드레인 물질(155)은 F, G 지점과 같이 도선(120)을 형성하기도 한다. 도 13에 도시된 도선(120)은 상술한 변형 저감 배선 구조의 일 부분일 수 있다.Source/drain material 155 is located on interlayer insulating layer 154. The source/drain material 155 is any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). Or it may be made of an alloy thereof, but is not limited thereto, and may be formed of various materials. Additionally, source/drain material 155 may be a single layer or multiple layers. In addition to being used as a source/drain electrode of a thin film transistor as in point B, the source/drain material 155 may form a specific capacitance as in point A or as a connection electrode as in point C. Additionally, the source/drain material 155 also forms a conductive line 120 at points F and G. The conductor 120 shown in FIG. 13 may be a part of the strain reduction wiring structure described above.

하부보호금속(169)은 멀티 버퍼층(126) 상에 위치할 수 있다. 또한 하부보호금속(BSM: Bottom Shield Metal)은 박막트랜지스터( 하부에 위치할 수 있다. 예를 들어 하부보호금속은 박막 트랜지스터의 반도체 층 대응하여 액티브 버퍼층 하부에 위치할 수 있다. 하부보호금속(169)은 모든 트랜지스터의 반도체 층 하부에 위치할 수도 있고, 필요에 따라 특정 트랜지스터(예: 구동 트랜지스터)의 반도체 층 하부에만 위치할 수도 있다. 이때 하부보호금속(169)은 레이저 및 외부로부터 유입되는 광으로부터, 박막 트랜지스터의 소자 특성, 예를 들어 문턱 접압 또는 on/off 접압이 변동되는 것을 방지하여 픽셀 간 휘도 불균형을 방지할 수 있다. 또한 하부보호금속(109)은 외부로부터 유입되는 수분으로부터 상기 트랜지스터의 소자 특성(예: 문턱 전압 등)이 변동되는 것을 억제한다. 이로써 상기 하부보호금속(BSM: Bottom Shield Metal)은 픽셀 간 휘도 불균형(얼룩, 잔상으로 나타남)을 방지할 수 있다. 더 나아가, 상기 하부보호금속(169)은, 플렉서블 유기발광 표시장치의 제조 공정(예: 유리기판을 떼어내는 과정)에서, 트랜지스터가 물리적으로 손상되는 것을 최소화할 수도 있다.The lower protective metal 169 may be located on the multi-buffer layer 126. Additionally, the bottom shield metal (BSM) may be located below the thin film transistor. For example, the bottom shield metal may be located below the active buffer layer corresponding to the semiconductor layer of the thin film transistor. Bottom shield metal (169 ) may be located under the semiconductor layer of all transistors, or, if necessary, may be located only under the semiconductor layer of a specific transistor (e.g., driving transistor). In this case, the lower protective metal 169 is used to protect the laser and light coming from the outside. From this, it is possible to prevent luminance imbalance between pixels by preventing changes in the device characteristics of the thin film transistor, such as threshold contact pressure or on/off contact pressure.In addition, the lower protective metal 109 protects the transistor from moisture flowing in from the outside. It suppresses changes in device characteristics (e.g., threshold voltage, etc.). As a result, the bottom shield metal (BSM) can prevent luminance imbalance (appearing as stains and afterimages) between pixels. Furthermore, The lower protective metal 169 may minimize physical damage to the transistor during the manufacturing process of the flexible organic light emitting display device (e.g., the process of removing the glass substrate).

하부보호금속(169)은 박막 트랜지스터를 구성하는 게이트 전극(153) 과 동일한 물질로 형성될 수 있다. 한편, 하부보호금속(109)은 금속 재질이기 때문에, 소정의 커패시턴스(capacitance)를 형성하는 소자가 되기도 한다. 이때, 하부보호금속(169)이 전기적으로 플로팅(floating) 되어있으면 커패시턴스의 변동이 나타나고, 박막 트랜지스터들 각각의 문턱전압의 쉬프트 양이 다양해 질 수 있으며, 이것은 의도하지 않은 시각적 결함(예를 들어, 휘도 변화)을 발생시킬 수 있다. 따라서, 연결부재를 통해 하부보호금속(169)을 소스/드레인 전극 또는 게이트 전극에 접지하여 커패시턴스가 일정하게 유지되도록 할 수 있다. The lower protective metal 169 may be formed of the same material as the gate electrode 153 constituting the thin film transistor. Meanwhile, since the lower protective metal 109 is made of a metal material, it can also be an element that forms a predetermined capacitance. At this time, if the lower protective metal 169 is electrically floating, the capacitance may change and the amount of shift in the threshold voltage of each thin film transistor may vary, which may cause unintended visual defects (e.g., luminance change) can occur. Therefore, the capacitance can be maintained constant by grounding the lower protective metal 169 to the source/drain electrode or gate electrode through the connection member.

하부보호금속(169)이 박막 트랜지스터의 소스 전극 또는 드레인 전극에 연결되는 경우, 하부보호금속 및 하부보호금속에 연결된 전극 사이에 등전위가 형성될 수 있다. 하부보호금속 및 하부보호금속에 연결되는 전극들 사이의 전압 차이가, 박막 트랜지스터의 게이트 전극과 소스 전극 사이의 전압차(즉, VGS) 보다 작다면, 하부보호금속(169)가 박막 트랜지스터의 문턱전압에 미치는 영향은 최소화될 수 있다.When the lower protection metal 169 is connected to the source electrode or drain electrode of the thin film transistor, an equal potential may be formed between the lower protection metal and the electrode connected to the lower protection metal. If the voltage difference between the lower protective metal and the electrodes connected to the lower protective metal is smaller than the voltage difference (i.e., VGS) between the gate electrode and the source electrode of the thin film transistor, the lower protective metal 169 is the threshold of the thin film transistor. The effect on voltage can be minimal.

하부보호금속(169)은 게이트 전극과 연결되는 경우, 게이트 전극(153)과 하부보호금속(169)에 동일한 전압이 공급될 수 있다. 이때 상기 하부보호금속(169)이 박막 트렌지스터의 보조 게이트 전극으로서 동작할 수 있다. 하부보호금속 상에 위치하는 액티브의 표면에 추가적인 채널 영역이 제공될 수 있다. 따라서 박막 트랜지스터의 크기를 실질적으로 증가시키는 것 없이, 박막 트랜지스터의 이동도를 증가시킬 수 있다. 즉, 박막 트랜지스터의 전류 구동 능력을 향상시킬 수도 있다. When the lower protection metal 169 is connected to the gate electrode, the same voltage may be supplied to the gate electrode 153 and the lower protection metal 169. At this time, the lower protective metal 169 may operate as an auxiliary gate electrode of the thin film transistor. Additional channel areas may be provided on the surface of the active located on the lower protective metal. Therefore, the mobility of the thin film transistor can be increased without substantially increasing the size of the thin film transistor. In other words, the current driving ability of the thin film transistor can be improved.

보호 층(128)은 소스/드레인 물질(155) 상에 위치한다. 보호 층(128)은 상기 소스/드레인 물질(155)을 보호한다. 보호 층(128)의 선택적 제거를 통해 소스/드레인 물질(155이 노출되는 컨택 홀(contact hole)이 형성될 수 있다.Protective layer 128 is located on source/drain material 155. Protective layer 128 protects the source/drain material 155. A contact hole exposing the source/drain material 155 may be formed through selective removal of the protective layer 128.

평탄화층(156)은 보호 층 상에 위치한다. 평탄화층(156)은 박막트랜지스터를 보호하고 그 상부를 평평하게 한다. 평탄화층(156)은, 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly-phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 및 벤조사이클로부텐(benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으나, 이에 한정되지 않는다. 평탄화층(156)은 단층으로 형성되거나 이중 혹은 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.The planarization layer 156 is located on the protective layer. The planarization layer 156 protects the thin film transistor and flattens its top. The planarization layer 156 is made of acrylic resin, epoxy resin, phenolic resin, polyamides resin, polyimides resin, and unsaturated polyester. It may be formed of one or more of unsaturated polyesters resin, poly-phenylenethers resin, polyphenylenesulfides resin, and benzocyclobutene, but is not limited thereto. The planarization layer 156 can be formed in various forms, such as being formed as a single layer or composed of double or multiple layers.

유기발광소자는 제1 전극(112), 유기발광 층(158), 제2 전극(159)이 순차적으로 배치된 형태일 수 있다. 즉, 유기발광소자는 평탄화층(156) 상에 형성된 제1 전극(112), 제1 전극(112) 상에 위치한 유기발광 층(158) 및 유기발광 층(158) 상에 위치한 제2 전극(159)으로 구성될 수 있다.The organic light emitting device may have a first electrode 112, an organic light emitting layer 158, and a second electrode 159 arranged sequentially. That is, the organic light emitting device includes a first electrode 112 formed on the planarization layer 156, an organic light emitting layer 158 located on the first electrode 112, and a second electrode located on the organic light emitting layer 158 ( 159).

제1 전극(157)은 컨택 홀을 통해 구동 박막트랜지스터의 전극(108)과 전기적으로 연결된다. 제1 전극(157)은 박막 트랜지스터의 타입에 따라 애노드 또는 캐소드의 역할을 할 수 있다. 유기발광 표시장치(100)가 하부 발광(bottom emission) 방식인 경우, 상기 제1 전극(157)은 일함수 값이 비교적 큰 투명 도전성 물질(인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 등)일 수 있다. 유기발광 표시장치(100)가 상부 발광(top emission) 방식인 경우, 제1 전극(157)은 반사율이 높은 불투명한 도전 물질로 만들어질 수 있다. 예를 들면, 제1 전극(157)은 은(Ag), 알루미늄(Al), 금(Au), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 또는 이들의 합금(예: APC(Ag;Pb;Cu)) 등으로 형성될 수 있다.The first electrode 157 is electrically connected to the electrode 108 of the driving thin film transistor through a contact hole. The first electrode 157 may function as an anode or a cathode depending on the type of thin film transistor. When the organic light emitting display device 100 is a bottom emission type, the first electrode 157 is made of a transparent conductive material (indium-tin-oxide (ITO) or indium-zinc-oxide) with a relatively high work function value. (IZO), etc.). When the organic light emitting display device 100 is a top emission type, the first electrode 157 may be made of an opaque conductive material with high reflectivity. For example, the first electrode 157 is silver (Ag), aluminum (Al), gold (Au), molybdenum (Mo), tungsten (W), chromium (Cr), or an alloy thereof (e.g., APC (Ag) ;Pb;Cu)), etc.

뱅크(160)는 평탄화층 상에 발광 영역을 제외한 나머지 영역에 위치한다. 이때 뱅크는 제1 전극(157)의 일 부분을 노출시키는 개구 영역을 형성할 수 있다. 뱅크(160)는 실리콘 질화막(SiNx), 실리콘 산화막(SiOx)와 같은 무기 절연 물질 또는 BCB, 아크릴계 수지 또는 이미드계 수지와 같은 유기 절연물질로 만들어질 수 있다.The bank 160 is located in the remaining area of the planarization layer excluding the light emitting area. At this time, the bank may form an opening area that exposes a portion of the first electrode 157. The bank 160 may be made of an inorganic insulating material such as silicon nitride (SiNx) or silicon oxide (SiOx), or an organic insulating material such as BCB, acrylic resin, or imide resin.

유기발광 층(158)이 뱅크(160)에 의해 노출된 제1 전극(112) 상에 위치한다. 유기발광 층(158)은 발광층, 전자주입층, 전자수송층, 정공수송층, 정공주입층 등을 포함할 수 있다.The organic light emitting layer 158 is located on the first electrode 112 exposed by the bank 160. The organic light-emitting layer 158 may include a light-emitting layer, an electron injection layer, an electron transport layer, a hole transport layer, and a hole injection layer.

제2 전극(159)이 유기발광층(158) 상에 위치한다. 유기발광 표시장치(100)가 상부 발광(top emission) 방식인 경우, 제2 전극(159)은 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Induim Zinc Oxide; IZO) 등과 같은 투명한 도전 물질로 형성됨으로써 유기발광 층(158)에서 생성된 광을 제2 전극(159) 상부로 방출시킨다.The second electrode 159 is located on the organic light emitting layer 158. When the organic light emitting display device 100 is a top emission type, the second electrode 159 is a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). By being formed of a material, the light generated in the organic light emitting layer 158 is emitted to the upper part of the second electrode 159.

보호 층(161)과 봉지층(162)이 제2 전극(159) 상에 위치한다. 상기 보호 층(passivation layer)과 봉지층(encapsulation layer)은, 발광 재료와 전극 재료의 산화를 방지하기 위하여, 외부로부터의 산소 및 수분 침투를 막는다. 유기발광소자가 수분이나 산소에 노출되면, 발광 영역이 축소되는 화소 수축(pixel shrinkage) 현상이 나타나거나, 발광 영역 내 흑점(dark spot)이 생길 수 있다. 상기 보호 층(161) 및/또는 상기 봉지층(162)은 유리, 금속, 산화 알루미늄(AlOx) 또는 실리콘(Si) 계열 물질로 이루어진 무기막으로 구성되거나, 또는 유기막과 무기막이 교대로 적층된 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단하는 역할을 하고, 유기막은 무기막의 표면을 평탄화하는 역할을 한다. 봉지 층을 여러 겹의 박막 층으로 형성하는 이유는, 단일 층에 비해 수분이나 산소의 이동 경로를 길고 복잡하게 하여, 유기발광소자까지 수분/산소의 침투를 어렵게 만들려는 것이다. 또는 상기 봉지층(162)은 배리어 필름(barrier film)일 수 도 있다.A protective layer 161 and an encapsulation layer 162 are located on the second electrode 159. The passivation layer and encapsulation layer prevent oxygen and moisture from penetrating from the outside to prevent oxidation of the light emitting material and electrode material. When an organic light-emitting device is exposed to moisture or oxygen, pixel shrinkage, which reduces the light-emitting area, may occur, or dark spots may appear within the light-emitting area. The protective layer 161 and/or the encapsulation layer 162 is composed of an inorganic film made of glass, metal, aluminum oxide (AlOx), or silicon (Si)-based material, or an organic film and an inorganic film are alternately stacked. It could be a structure. The inorganic film serves to block the penetration of moisture or oxygen, and the organic film serves to flatten the surface of the inorganic film. The reason for forming the encapsulation layer with multiple thin film layers is to make the movement path of moisture or oxygen longer and more complicated than a single layer, making it difficult for moisture/oxygen to penetrate into the organic light emitting device. Alternatively, the encapsulation layer 162 may be a barrier film.

봉지층(162) 상에 편광 필름, 터치 패널(필름), 상면 커버 등이 더 위치할 수도 있다.A polarizing film, a touch panel (film), a top cover, etc. may be further positioned on the encapsulation layer 162.

도 14a 내지 도 14q는 본 명세서의 일 실시예에 따른 플렉서블 표시장치의 제조 단계를 나타낸 도면이다.14A to 14Q are diagrams showing manufacturing steps of a flexible display device according to an embodiment of the present specification.

도 14a는 베이스 층(106) 및 멀티 버퍼층(126)을 형성하는 단계를 도시한다.FIG. 14A shows the steps of forming the base layer 106 and the multi-buffer layer 126.

베이스 층(106)은, 우선 보조 기판(캐리어 기판) 상에 희생층이 형성된 후, 상기 희생층 상에 형성될 수 있다. 베이스 층(106)은, 예를 들어, 스핀 코팅(spin coating) 방식으로 형성될 수 있다. 즉, 베이스 층(106)을 형성하는 물질을 포함한 액상 물질을 희생층 상에 위치시킨 후, 보조 기판을 고속으로 회전시켜, 두께가 균일한 베이스 층(106)이 형성될 수 있다. 또한 베이스 층(106)은 롤 코팅(roll coating) 방식 또는 슬릿 코팅(slit coating) 방식으로 형성될 수도 있다. 상기 두 방식은 스핀 코팅 방식에 비해 두께 균일도는 낮아도, 생산 효율성은 높을 수 있다.The base layer 106 may first be formed on an auxiliary substrate (carrier substrate) after the sacrificial layer is formed on the sacrificial layer. The base layer 106 may be formed, for example, by spin coating. That is, after placing a liquid material including the material forming the base layer 106 on the sacrificial layer, the auxiliary substrate is rotated at high speed, so that the base layer 106 with a uniform thickness can be formed. Additionally, the base layer 106 may be formed using a roll coating method or a slit coating method. Although the above two methods have lower thickness uniformity than the spin coating method, production efficiency can be high.

멀티 버퍼층(126)은 베이스 층(106) 상에 적층된다. 멀티 버퍼층(126)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중 층 등으로 구성될 수 있다. 이때 멀티 버퍼층(126)을 구성하는 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 등은 베이스 층(106)의 전면에 증착(deposition)될 수 있다. 이때 멀티 버퍼층(126)은 화학기상증착(Chemical Vapor Deposition; CVD) 공정, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 공정 등을 통해 증착될 수 있으나, 이에 한정되지는 않는다.The multi-buffer layer 126 is stacked on the base layer 106. The multi-buffer layer 126 may be composed of a silicon oxide film (SiOx), a silicon nitride film (SiNx), or multiple layers thereof. At this time, a silicon oxide film (SiOx), a silicon nitride film (SiNx), etc., which constitute the multi-buffer layer 126, may be deposited on the entire surface of the base layer 106. At this time, the multi-buffer layer 126 may be deposited through a chemical vapor deposition (CVD) process, a plasma enhanced chemical vapor deposition (PECVD) process, etc., but is not limited thereto.

도 14b는 하부보호금속을 형성하는 단계를 도시한다.Figure 14b shows the steps for forming the lower protective metal.

하부보호금속(169)은 멀티 버퍼층(126) 상에 형성된다. 이때 하부보호금속(169)은 박막 트랜지스터의 하부 및/또는 기타 필요한 부분에 위치한다. 하부보호금속(169)은 박막 트랜지스터를 구성하는 게이트 전극과 동일한 물질로 형성될 수 있다. 예를 들어 하부보호금속은 몰리브덴(Mo)과 같은 물질로 형성될 수 있으나, 이에 한정되지 않는다. 이때 하부보호금속(169)은 마스크(mask) 공정(또는 포토리소그래피 공정)을 통해서 형성될 수 있다. 즉, 하부보호금속(169)은, 하부보호금속(169)이 위치하는 영역이 개구된 마스크를 사용하는 스퍼터링(sputtering) 공정을 통해 형성될 수 있다. 또는 하부보호금속(169)은, 멀티버퍼층(126) 전면에 금속을 증착한 후에 감광수지(photoresist) 도포, 패터닝된 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정을 통해 형성될 수도 있다.The lower protective metal 169 is formed on the multi-buffer layer 126. At this time, the lower protective metal 169 is located at the lower part of the thin film transistor and/or other necessary parts. The lower protective metal 169 may be formed of the same material as the gate electrode constituting the thin film transistor. For example, the lower protective metal may be formed of a material such as molybdenum (Mo), but is not limited thereto. At this time, the lower protective metal 169 may be formed through a mask process (or photolithography process). That is, the lower protective metal 169 may be formed through a sputtering process using a mask in which the area where the lower protective metal 169 is located is opened. Alternatively, the lower protective metal 169 may be formed through a process of depositing a metal on the entire surface of the multi-buffer layer 126, applying photoresist, exposing through a patterned mask, developing, etching, and removing the photoresist.

도 14c는 액티브 버퍼층을 형성하는 단계를 도시한다.Figure 14C shows steps for forming an active buffer layer.

액티브 버퍼(127)는 멀티 버퍼층(126) 및/또는 하부보호금속(169) 상에 형성될 수 있다. 이때 액티브 버퍼층(127)은 하부보호금속(169)을 덮을 수 있다. 액티브 버퍼(127)는 비정질 실리콘(a-Si) 등으로 형성될 수 있으며, 베이스 층(106) 및/또는 하부보호금속(169)의 상부 전면에 적층될 수 있다.The active buffer 127 may be formed on the multi-buffer layer 126 and/or the lower protective metal 169. At this time, the active buffer layer 127 may cover the lower protective metal 169. The active buffer 127 may be formed of amorphous silicon (a-Si), etc., and may be laminated on the entire upper surface of the base layer 106 and/or the lower protective metal 169.

도 14d는 반도체 층을 형성하는 단계를 도시한다.Figure 14d shows the steps of forming a semiconductor layer.

반도체 층(151)은 액티브 버퍼(127) 상에 형성될 수 있다. 박막트랜지스터 영역(B 지점)에 형성되는 반도체 층(151)은 하부보호금속(169)의 좌우 폭보다 작게 형성될 수 있다. 또한 반도체 층(151)는 A 지점 및 D 지점에 형성될 수도 있다. 이때 반도체 층(151)는 마스크 공정을 통해서 형성될 수 있다. 예를 들어, 반도체 층(151)은 패터닝 하려는 영역이 개구된 마스크를 사용하는 증착(deposition) 공정을 통해 지정된 영역에만 위치될 수 있다. 또는 반도체 층(151)은, 액티브버퍼(127) 전면에 반도체(Si, Ge 등)를 증착한 후에, 감광수지(photoresist) 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정을 통해 형성될 수도 있다.The semiconductor layer 151 may be formed on the active buffer 127. The semiconductor layer 151 formed in the thin film transistor area (point B) may be formed to be smaller than the left and right widths of the lower protective metal 169. Additionally, the semiconductor layer 151 may be formed at points A and D. At this time, the semiconductor layer 151 may be formed through a mask process. For example, the semiconductor layer 151 may be located only in a designated area through a deposition process using a mask with an opening in the area to be patterned. Alternatively, the semiconductor layer 151 is formed by depositing a semiconductor (Si, Ge, etc.) on the front of the active buffer 127, then applying photoresist, exposing through a patterning mask, developing, etching, and removing the photoresist. may be formed.

도 14e는 게이트 절연층을 형성하는 단계를 도시한다.Figure 14e shows the steps of forming the gate insulating layer.

게이트 절연층(152)은 반도체 층(151) 및/또는 액티브 버퍼층(127) 상에 형성될 수 있다. 이때 게이트 절연층(152)은 반도체 층(151)를 덮을 수 있다. 게이트 절연층(152)은 절연성 무기물(실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 등), 절연성 유기물 등으로 형성될 수 있다. 게이트 절연층(152)은 반도체 층(151) 및/또는 액티브 버퍼층(127) 상의 전면에 적층될 수 있다.The gate insulating layer 152 may be formed on the semiconductor layer 151 and/or the active buffer layer 127. At this time, the gate insulating layer 152 may cover the semiconductor layer 151. The gate insulating layer 152 may be formed of an insulating inorganic material (silicon oxide (SiOx), silicon nitride (SiNx), etc.), an insulating organic material, etc. The gate insulating layer 152 may be stacked on the entire surface of the semiconductor layer 151 and/or the active buffer layer 127.

게이트 절연층(152)이 형성된 후, 박막트랜지스터의 반도체 층(151)에 채널 영역(channel region)을 형성하기 위해, 채널 도핑(channel doping) 과정이 수행될 수 있다. 상기 채널 도핑은 마스크 공정을 통해서 형성될 수 있다. 예컨대, 채널 영역을 형성하고자 하는 반도체 층(151)의 부분과 대응되도록 마스크를 배치한 후, 개구 영역을 통해 불순물(이온)을 소정 영역에 주입하는 도핑 공정이 수행될 수 있다. 이때 반도체 층(151)의 채널 영역에는 붕소(boron) 등의 13족 원소가 도핑되거나(NMOS), 또는 인(phosphorus) 등의 15족 원소가 도핑될 수 있으나(PMOS), 이에 한정되지는 않는다. After the gate insulating layer 152 is formed, a channel doping process may be performed to form a channel region in the semiconductor layer 151 of the thin film transistor. The channel doping may be formed through a mask process. For example, after arranging a mask to correspond to a portion of the semiconductor layer 151 where a channel region is to be formed, a doping process may be performed in which impurities (ions) are injected into a predetermined region through the opening region. At this time, the channel region of the semiconductor layer 151 may be doped with a Group 13 element such as boron (NMOS) or a Group 15 element such as phosphorus (PMOS), but is not limited thereto. .

박막트랜지스터의 반도체 층(151)에 채널 영역을 형성한 후, 반도체 층(151)의 (채널 영역을 제외한) 나머지 영역에 도체화 영역(저항 영역)을 형성하는 공정(예: 스토리지 도핑(storage doping) 과정)이 수행될 수 있다. 상기 도체화 영역은 다른 지점에 있는 반도체에도 형성될 수 있다. 예를 들어, B 지점의 반도체 층이 도핑될 때, A 지점에 있는 반도체 층(151), D 지점에 있는 반도체 층(151) 등이 함께 도핑될 수 있다.After forming a channel region in the semiconductor layer 151 of the thin film transistor, a process of forming a conductive region (resistance region) in the remaining region (excluding the channel region) of the semiconductor layer 151 (e.g., storage doping) ) process) can be performed. The conductive region can also be formed on the semiconductor at other points. For example, when the semiconductor layer at point B is doped, the semiconductor layer 151 at point A, the semiconductor layer 151 at point D, etc. may also be doped.

이때 도체화 영역은 마스크 공정을 통해 형성될 수 있다. 예를 들어, 반도체 층(151)의 전부 또는 일 부분과 대응되도록 마스크를 배치한 후 도핑 공정이 수행될 수 있다. 반도체 층(151)의 도체화 영역은 인(phosphorus) 등의 15족 원소로 도핑되거나(NMOS), 붕소(boron) 등의 13족 원소가 도핑될 수 있으나(PMOS), 이에 한정되지 않는다. 또한 도체화 영역은 이온이 고농도로 도핑되는데,. 이에 상기 도핑을 N+도핑이라 지칭하기도 한다. 이러한 공정을 통하여, B 지점의 반도체 층(151) 중에서 소스/드레인 전극과 접촉할 부분, 커패시터의 일 전극으로 기능할 A 지점의 반도체 층(151), D 지점의 반도체 층(151) 등이 도체화된다.At this time, the conductive area can be formed through a mask process. For example, a doping process may be performed after placing a mask to correspond to all or a portion of the semiconductor layer 151. The conductive region of the semiconductor layer 151 may be doped with a Group 15 element such as phosphorus (NMOS) or a Group 13 element such as boron (PMOS), but is not limited thereto. Additionally, the conductive region is doped with ions at a high concentration. Accordingly, the doping is also referred to as N + doping. Through this process, the portion of the semiconductor layer 151 at point B that will contact the source/drain electrodes, the semiconductor layer 151 at point A that will function as one electrode of the capacitor, and the semiconductor layer 151 at point D are conductors. I get angry.

도 14f는 액티브 버퍼 및 게이트 절연층에 컨택 홀을 형성하는 단계를 도시한다.Figure 14f shows the steps of forming contact holes in the active buffer and gate insulating layers.

컨택 홀은 단일 마스크 공정을 통해 액티브 버퍼(127) 및 게이트 절연층(152)을 뚫고 형성될 수 있다. 이때 컨택 홀을 통해서 하부보호금속(169) 일 부분이 노출된다. 이 공정에서, 일 에로, 게이트 절연층(152) 상에 포토레지스트(Photoresist; PR)와 같은 감광수지를 도포한 후, 마스크를 사용하여 특정 영역의 감광수지에만 선택적으로 광을 조사할 수 있다. 이어서, 노광된 감광수지를 현상하고 나면, 광이 조사된 부부의 감광수지는 제거될 수 있다. (감광성 물질이 포지티브 타입인 경우) 이에 게이트 절연층(152)은 감광수지가 제거된 부분에서 노출된다. 이때 제거되지 않고 남은 감광수지를 마스크로 하여, 게이트 절연층(152)의 노출된 부분을 식각할 수 있다. 이후, 게이트 절연층(152) 상에 있는 감광수지가 애싱(ashing) 공정으로 제거되면, 게이트 절연층(152) 및 액티브 버퍼층(127)의 컨택 홀이 완성된다.The contact hole may be formed through the active buffer 127 and the gate insulating layer 152 through a single mask process. At this time, a portion of the lower protective metal 169 is exposed through the contact hole. In this process, after applying a photoresist such as photoresist (PR) on the gate insulating layer 152, light can be selectively irradiated only to the photoresist in a specific area using a mask. Subsequently, after developing the exposed photoresin, the light-irradiated portion of the photoresin can be removed. (If the photosensitive material is a positive type) As a result, the gate insulating layer 152 is exposed at the portion where the photosensitive resin has been removed. At this time, the exposed portion of the gate insulating layer 152 can be etched using the remaining photosensitive resin that has not been removed as a mask. Thereafter, when the photosensitive resin on the gate insulating layer 152 is removed through an ashing process, the contact holes in the gate insulating layer 152 and the active buffer layer 127 are completed.

도 14g는 게이트 물질을 패터닝하는 단계를 도시한다. Figure 14G shows the steps for patterning the gate material.

게이트 물질(153)은 게이트 절연층(152) 상에 형성된다. 이때 B 지점에 형성된 게이트 물질(153)은 반도체 층(151)과 수직 방향으로 중첩될 수 있다. C 지점에 형성된 게이트 물질(153)은 컨택 홀을 통해 하부보호금속(169)과 전기적으로 연결될 수 있다. 하부보호금속(169)과 전기적으로 연결된 게이트 물질(153)은 도선으로 사용될 수 있다. 이때 게이트 물질(153)을 특정 위치에 형성하는 공정은, 하부보호금속(169)을 형성하는 공정과 유사한 방식으로 수행될 수 있다.Gate material 153 is formed on the gate insulating layer 152. At this time, the gate material 153 formed at point B may overlap the semiconductor layer 151 in the vertical direction. The gate material 153 formed at point C may be electrically connected to the lower protective metal 169 through a contact hole. The gate material 153 electrically connected to the lower protective metal 169 may be used as a conductive wire. At this time, the process of forming the gate material 153 at a specific location may be performed in a similar manner to the process of forming the lower protection metal 169.

게이트 물질(153)이 형성된 후, 반도체 층(151)의 채널 영역과 도체화 영역 사이에 LDD(lightly doped drain) 영역을 형성하기 위해, 반도체 층(151)에 특정 불순물을 도핑할 수 있다. 이때 LDD 영역은 반도체 층에서 채널 영역과 도체화 영역 사이에 형성되어, 상기 두 영역 간의 전자의 이동을 용이하게 할 수 있다. 이때 LDD 영역은 마스크 공정을 통해서 형성될 수 있다. 구체적으로 반도체 층(151)의 LDD 영역과 대응되도록, 마스크를 배치한 후 (또는 게이트 물질이 마스크가 되어) 소정 영역에 이온을 주입할 수 있다. 이때 LDD 영역은 인(phosphorus) 등의 15족 원소로 도핑될 수 있으나(NMOS), 이에 한정되지 않는다. 또한 LDD 영역을 형성할 때 불순물(이온)은 도체화 영역과 비교하여 저농도로 도핑된다. 예를 들어 LDD 영역은 도체화 영역보다 1000배 정도 농도가 낮게 도핑될 수 있다. 이에 LDD 도핑을 N- 도핑이라 지칭하기도 한다. 전자가 도체화 영역에서 채널 영역으로 이동할 때, 버퍼 영역인 LDD 영역에 의해 OFF 전류가 안정화되어 소자 신뢰성이 향상될 수 있다.After the gate material 153 is formed, the semiconductor layer 151 may be doped with a specific impurity to form a lightly doped drain (LDD) region between the channel region and the conductive region of the semiconductor layer 151. At this time, the LDD region is formed between the channel region and the conductive region in the semiconductor layer to facilitate the movement of electrons between the two regions. At this time, the LDD area can be formed through a mask process. Specifically, after placing a mask (or using a gate material as a mask) to correspond to the LDD region of the semiconductor layer 151, ions can be injected into a predetermined region. At this time, the LDD region may be doped with a group 15 element such as phosphorus (NMOS), but is not limited to this. Additionally, when forming the LDD region, impurities (ions) are doped at a low concentration compared to the conducting region. For example, the LDD region may be doped at a concentration that is about 1000 times lower than that of the conducting region. Accordingly, LDD doping is also referred to as N - doping. When electrons move from the conductive region to the channel region, the OFF current is stabilized by the LDD region, which is a buffer region, thereby improving device reliability.

도 14h는 층간 절연층을 형성하는 단계를 도시한다.Figure 14h shows the steps of forming an interlayer insulating layer.

층간 절연층(154)은 게이트 절연층(152)상 및/또는 게이트 물질(153) 상에 형성될 수 있다. 이때 층간 절연층은(154) 게이트 물질(153)을 덮을 수 있다. 층간 절연층(154)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층 등으로 형성될 수 있으나 이에 한정되지 않는다. 층간 절연층(154)은 베이스 층(106) 및/또는 게이트 물질(153)의 상부 전면에 증착될 수 있다. 도시된 대로 층간 절연층(154)은 2개 층으로 구성될 수도 있지만, 그 이상 또는 그 이하의 개수로 구성될 수도 있다.The interlayer insulating layer 154 may be formed on the gate insulating layer 152 and/or on the gate material 153. At this time, the interlayer insulating layer 154 may cover the gate material 153. The interlayer insulating layer 154 may be formed of a silicon oxide film (SiOx), a silicon nitride film (SiNx), or multiple layers thereof, but is not limited thereto. An interlayer insulating layer 154 may be deposited on the top surface of base layer 106 and/or gate material 153 . As shown, the interlayer insulating layer 154 may be composed of two layers, but may also be composed of more or fewer layers.

도 14i는 굴곡 구간(G)을 1차 식각하는 단계를 도시한다. Figure 14i shows the step of first etching the curved section (G).

굴곡 구간에 형성된 층간 절연층(154) 및 게이트 절연층(152)은 마스크 공정을 통해 식각되어 제거될 수 있다. 이때의 마스크 공정은 감광수지 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정을 포함할 수 있다.The interlayer insulating layer 154 and the gate insulating layer 152 formed in the curved section may be etched and removed through a mask process. The mask process at this time may include photoresin application, exposure through a patterning mask, development, etching, and photoresin removal.

도 14j는 굴곡 구간(G)을 2차 식각하는 단계를 도시한다. Figure 14j shows the step of secondary etching the curved section (G).

베이스 층(106)의 굴곡 구간에 형성된 액티브 버퍼(127) 및 적어도 일부의 멀티 버퍼층(126)은 마스크 공정을 통해 식각되어 제거될 수 있다. 이때의 마스크 공정은 상기 1차 식각 공정과 유사하게 감광수지 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정 순으로 진행될 수 있다. 굴곡 구간(G)이 2차 식각되면, 굴곡 구간의 멀티 버퍼층(126)은 표시 영역의 멀티 버퍼층(126) 보다 얇아질 수 있다. 즉, 굴곡 구간의 멀티 버퍼층(126)은 표시 영역의 멀티 버퍼층(126) 보다 더 적은 개수의 무기물 층을 가질 수 있다.The active buffer 127 and at least a portion of the multi-buffer layer 126 formed in the curved section of the base layer 106 may be etched and removed through a mask process. At this time, the mask process may be performed in the order of photoresin application, exposure through a patterning mask, development, etching, and photoresin removal, similar to the first etching process. When the curved section G is secondarily etched, the multi-buffer layer 126 in the curved section may be thinner than the multi-buffer layer 126 in the display area. That is, the multi-buffer layer 126 in the curved section may have a smaller number of inorganic layers than the multi-buffer layer 126 in the display area.

도 14k는 층간 절연층 및 게이트 절연층에 컨택 홀을 형성하는 단계를 도시한다.Figure 14K shows the steps of forming contact holes in the interlayer insulating layer and the gate insulating layer.

상기 컨택 홀은 단일 마스크 공정을 통해 층간절연층(154) 및 게이트 절연층(152)을 뚫고 형성될 수 있다. 이때 컨택 홀을 통해서 반도체 층(151)의 일 부분이 노출된다. 이때의 공정은 도 14f의 컨택 홀 생성 공정과 유사하게 감광수지 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정 순으로 진행될 수 있다.The contact hole may be formed through the interlayer insulating layer 154 and the gate insulating layer 152 through a single mask process. At this time, a portion of the semiconductor layer 151 is exposed through the contact hole. The process at this time may proceed in the order of photoresin application, exposure through a patterning mask, development, etching, and photoresin removal, similar to the contact hole creation process of FIG. 14f.

도 14l는 소스/드레인 물질을 형성하는 단계를 도시한다. Figure 14L shows steps for forming source/drain material.

소스/드레인 물질(155)은 층간 절연층(154) 상에 형성된다. 이때 소스/드레인 물질(155)은 층간 절연막(154)에 마련된 컨택 홀을 통해 반도체 층(151)와 전기적으로 연결될 수 있다. 또한 소스/드레인 물질(155)은 C 지점에서는 층간 절연층(154)에 마련된 컨택 홀을 통해 게이트 물질(153)과 전기적으로 연결될 수 있다. Source/drain material 155 is formed on interlayer insulating layer 154. At this time, the source/drain material 155 may be electrically connected to the semiconductor layer 151 through a contact hole provided in the interlayer insulating film 154. Additionally, the source/drain material 155 may be electrically connected to the gate material 153 at point C through a contact hole provided in the interlayer insulating layer 154.

같은 공정에서 도선(120)은 굴곡 구간(G)의 멀티 버퍼층(126) 상에 형성될 수 있다. 예를 들어, 도선(120) 및 소스/드레인 물질(155)은 패터닝 하려는 영역이 개구된 마스크를 사용하는 스퍼터링(sputtering) 공정을 통해 형성될 수 있다. 이때 도선(120)은 소스/드레인 물질(155)과 같은 물질(예: Cu, Mo/Ti 등)로 형성된다.In the same process, the conductive wire 120 may be formed on the multi-buffer layer 126 in the bent section (G). For example, the conductive wire 120 and the source/drain material 155 may be formed through a sputtering process using a mask with an opening in the area to be patterned. At this time, the conductor 120 is formed of the same material as the source/drain material 155 (eg, Cu, Mo/Ti, etc.).

도 14m는 굴곡 구간(G)을 3차 식각하는 단계를 도시한다.Figure 14m shows the third etching step of the curved section (G).

3차 식각 전에 소스/드레인 물질(155) 상에 보호 층(128)을 형성할 수 있다. 보호 층(128)은 소스/드레인 물질(155)의 상부 전면에 형성될 수 있다. 이때 보호 층(128)은 표시 영역의 소스/드레인 물질(155) 및 굴곡 구간(G)의 도선(120)을 덮도록 형성될 수 있다.A protective layer 128 may be formed on the source/drain material 155 before the third etch. A protective layer 128 may be formed on the top surface of the source/drain material 155 . At this time, the protective layer 128 may be formed to cover the source/drain material 155 of the display area and the conductive wire 120 of the curved section G.

보호 층(128)이 형성된 후, 굴곡 구간(G)에 형성된 보호 층의 일부는 마스크 공정을 통해 식각되어 제거될 수 있다. 이때 베이스 층(106)의 일 부분도 제거될 수 있다. 이때의 마스크 공정은 1차 식각 및 2차 식각 공정과 유사하게 감광수지 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정 순으로 진행될 수 있다. After the protective layer 128 is formed, a portion of the protective layer formed in the curved section G may be etched and removed through a mask process. At this time, a portion of the base layer 106 may also be removed. At this time, the mask process may be performed in the order of photoresin application, exposure through a patterning mask, development, etching, and photoresin removal, similar to the first and second etching processes.

도 14n는 보호 층에 컨택 홀을 형성하는 단계를 도시한다.Figure 14n shows the steps of forming a contact hole in the protective layer.

상기 컨택 홀은 단일 마스크 공정을 통해 보호 층(128)을 뚫고 형성될 수 있다. 이때 컨택 홀을 통해서 소스/드레인 물질(155)의 일 부분이 노출된다. 이때의 공정은 도 14f 또는 도 14K의 공정과 유사하게 감광수지 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정 순으로 진행될 수 있다.The contact hole may be formed through the protective layer 128 through a single mask process. At this time, a portion of the source/drain material 155 is exposed through the contact hole. The process at this time may proceed in the order of photoresin application, exposure through a patterning mask, development, etching, and photoresin removal, similar to the process of Figure 14F or Figure 14K.

도 14o는 평탄화층을 형성하는 단계를 도시한다.Figure 14o shows the steps of forming a planarization layer.

평탄화층(156)은 보호 층(128)의 상부 전면에 적층될 수 있다. 이때 굴곡 구간(G)에는 적층되지 않을 수 있다. 이후 평탄화층(156)은 마스크 공정을 통해 컨택 홀을 구비할 수 있다. 평탄화층(156)이 구비한 컨택 홀은 보호 층(128)이 구비한 컨택 홀과 대응되도록 형성될 수 있다. 따라서 상기 컨택 홀들을 통해서 소스 또는 드레인 전극의 일 부분이 노출될 수 있다. 또한 평탄화층(156)은 단층 또는 다층으로 형성될 수 있다.The planarization layer 156 may be laminated on the entire upper surface of the protective layer 128 . At this time, it may not be laminated in the bending section (G). Thereafter, the planarization layer 156 may be provided with a contact hole through a mask process. The contact hole provided in the planarization layer 156 may be formed to correspond to the contact hole provided in the protective layer 128. Accordingly, a portion of the source or drain electrode may be exposed through the contact holes. Additionally, the planarization layer 156 may be formed as a single layer or multiple layers.

도 14p는 제1 전극을 형성하는 단계를 도시한다.Figure 14P shows steps for forming the first electrode.

제1 전극(157)은 평탄화층(156) 상에 형성된다. 이때 제1 전극(157)은 평탄화층(156) 및 보호 층(128)이 구비한 콘택 홀을 통해 소스 전극 또는 드레인 전극과 전기적으로 연결될 수 있다. 제1 전극(157)은 마스크 공정을 통해서 패터닝 될 수 있다. The first electrode 157 is formed on the planarization layer 156. At this time, the first electrode 157 may be electrically connected to the source electrode or the drain electrode through a contact hole provided in the planarization layer 156 and the protective layer 128. The first electrode 157 may be patterned through a mask process.

도 14q는 뱅크를 형성하는 단계를 도시한다.Figure 14q shows the steps of forming a bank.

뱅크(160)는 평탄화층(156) 상에 형성될 수 있다. 이때 뱅크(160)는 제1 전극(157)의 일 부분을 노출시키는 개구 영역을 구비하도록 형성될 수 있다. 이때 뱅크(160)는 마스크 공정을 통해서 패터닝될 수 있다. 뱅크(160)를 형성한 후, 유기발광 층(158), 제2 전극(159), 보호막(161) 및 봉지층(162)을 순차적으로 형성한다.Bank 160 may be formed on planarization layer 156. At this time, the bank 160 may be formed to have an opening area that exposes a portion of the first electrode 157. At this time, the bank 160 may be patterned through a mask process. After forming the bank 160, the organic light emitting layer 158, the second electrode 159, the protective film 161, and the encapsulation layer 162 are sequentially formed.

도 8 내지 도 12에서 설명하였듯이, 플렉서블 표시장치의 모서리를 구부리게 되면 무기물 층에서 갈라짐(crack) 등의 손상이 발생하기 쉽다. 이렇게 생성된 갈라짐은 무기물 층을 통해 전파되어 불량을 유발할 수 있다. 따라서, 무기물 층의 두께를 최소화하는 것이 바람직하여, 포토리소그래피(photolithography) 공정 둥으로 무기물 층(버퍼층, 보호 층)을 제거한다. As explained in FIGS. 8 to 12, when the corners of the flexible display device are bent, damage such as cracks is likely to occur in the inorganic layer. Cracks created in this way can propagate through the mineral layer and cause defects. Therefore, it is desirable to minimize the thickness of the inorganic layer, and the inorganic layer (buffer layer, protective layer) is removed through a photolithography process.

그러나, 이러한 무기물 층 제거 공정 때문에, 기존보다 공정 수 및/또는 공정 시간이 더 늘어날 수 있다 .예를 들어, 상기의 도 14i, 14j 및 14m와 같이 굴곡 구간의 무기물 충을 제거하기 위해, 감광수지(photo resist) 도포, 노광, 식각 및 감광수지 제거 공정이 추가될 수 있다. 이때 상기의 도 14i, 14j 및 14m의 공정에서는 서로 다른 마스크(mask)가 사용된다. However, because of this inorganic layer removal process, the number of processes and/or process time may increase further than before. For example, in order to remove inorganic deposits in the curved section as shown in FIGS. 14i, 14j, and 14m above, photoresin (photo resist) application, exposure, etching, and photoresist removal processes can be added. At this time, different masks are used in the processes of FIGS. 14i, 14j, and 14m above.

도 15a 및 15b는 굴곡 구간을 3차 식각하는 공정 및 그 때 사용되는 마스크를 나타낸 도면이다.Figures 15a and 15b are diagrams showing the process of third etching the curved section and the mask used in that process.

상기 공정은 도 14m에서 설명된 바 있다. 간략히 요약하면, 보호 층(128)이 형성된 후, 도 15a과 같이 굴곡 부분(G)에 형성된 보호 층(128)의 일부는 마스크 공정을 통해 식각되어 제거될 수 있다. 이 과정에서 베이스 층(106)의 일 부분도 제거될 수 있다. 이때 사용되는 마스크의 대략적인 형상은 도 15b에 도시된 것과 같다. 즉, 상기 마스크(200m)는, 굴곡 구간(도 15a의 G) 배선(120) 패터닝에 대응되는 곳에 개구부(200m-o)를 갖고, 그 외의 부분(도 15a의 A~F)에 대응되는 곳에는 차단부(200m-b)를 갖는다. 도 15b에는 개구부(200m-o)를 단순하게 표현하였지만, 개구부(200m-o)의 실제 형상은 배선(120) 구조의 형상에 따라 복잡할 수도 있다.The process has been described in Figure 14M. Briefly, after the protective layer 128 is formed, a portion of the protective layer 128 formed in the curved portion G as shown in FIG. 15A may be etched and removed through a mask process. During this process, a portion of the base layer 106 may also be removed. The approximate shape of the mask used at this time is as shown in FIG. 15B. That is, the mask 200m has an opening 200m-o at a location corresponding to the patterning of the wiring 120 in the curved section (G in FIG. 15A) and an opening 200m-o at a location corresponding to the other portions (A to F in FIG. 15A). has a blocking portion (200m-b). Although the opening 200m-o is simply expressed in FIG. 15B, the actual shape of the opening 200m-o may be complex depending on the shape of the wiring 120 structure.

상기 마스크(200m)를 사용한 굴곡 구간의 식각은, 감광수지(201) 도포, 감광수지가 제거될 부분이 (또는 감광수지가 남겨질 부분이) 패터닝된 마스크(200m)를 통한 노광, 현상, 식각, 감광수지(201) 제거 순으로 진행될 수 있다. Etching of the curved section using the mask (200m) involves applying photoresin 201, exposing the area to be removed from the photoresist (or the area where the photoresist is to be left) through a patterned mask (200m), developing, etching, The process may proceed in the order of removal of the photoresin 201.

도 16a 및 16b는 보호 층에 컨택 홀을 형성하는 공정 및 그 때 사용되는 마스크를 나타낸 도면이다.Figures 16a and 16b are diagrams showing the process of forming a contact hole in a protective layer and the mask used in the process.

상기 공정은 도 14n에서 설명된 바 있다. 간략히 요약하면, 도 16a과 같이 소스/드레인 물질(155) 위에 형성된 보호 층(128)의 일부는 마스크 공정을 통해 식각되어 제거될 수 있다. 이때 사용되는 마스크의 형상은 대략 도 16b에 도시된 것과 같다. 즉, 상기 마스크(200n)는, 보호 층이 제거되는 컨택 홀(PAS hole)에 대응되는 곳에 개구부(200n-o)를 갖고, 그 외의 부분(도 16a의 A, C~F)에 대응되는 곳에는 차단부(200n-b)를 갖는다. 도 16b에는 개구부(200n-o)를 단순하게 표현하였지만, 개구부(200n-o)의 실제 형상은 컨택 홀 PAS hole)의 형상에 따라 복잡할 수도 있다.The process has been described in Figure 14n. To briefly summarize, as shown in FIG. 16A, a portion of the protective layer 128 formed on the source/drain material 155 may be etched and removed through a mask process. The shape of the mask used at this time is approximately the same as shown in FIG. 16B. That is, the mask 200n has openings 200n-o at locations corresponding to the contact holes (PAS holes) where the protective layer is removed, and openings 200n-o at locations corresponding to other portions (A, C to F in FIG. 16A). has a blocking portion (200n-b). Although the opening 200n-o is simply expressed in FIG. 16B, the actual shape of the opening 200n-o may be complex depending on the shape of the contact hole PAS hole.

상기 마스크(200m)를 사용한 보호 층 식각은, 감광수지(201) 도포, 감광수지가 제거될 부분이 (또는 감광수지가 남겨질 부분이) 패터닝된 마스크(200n)를 통한 노광, 현상, 식각, 감광수지(201) 제거 순으로 진행될 수 있다. 상기 공정의 결과로 소스/드레인 물질이 일부 구간에서 노출된다.Etching of the protective layer using the mask (200m) involves application of photoresist 201, exposure of the area to be removed from the photoresist (or area where the photoresist will remain) through a patterned mask 200n, development, etching, and photoresisting. The process may proceed in the order of removal of the resin (201). As a result of the above process, the source/drain material is exposed in some sections.

도 17a 및 17b는 본 명세서의 일 실시예에 따라 플렉서블 표시장치의 제조 과정을 개선하는 방법을 나타낸 도면이다.17A and 17B are diagrams showing a method of improving the manufacturing process of a flexible display device according to an embodiment of the present specification.

제조 공정에서 사용되는 마스크가 많을수록 제조 비용, 공정 시간(tact time) 등의 측면에서 불리하다. 따라서, 본 발명의 발명자들은, 마스크가 사용되는 공정을 재배치 또는 감소시켜, 전체 공정 수를 줄이고 제조 시간/비용을 절감하는 방안을 고안하였다. 그 중에서 특히 굴곡 구간 식각 공정(도 15)과 컨택 홀 형성 공정(도 16)을 통합하는 방안을 도출하였다.The more masks used in the manufacturing process, the more disadvantageous it is in terms of manufacturing cost, process time (tact time), etc. Accordingly, the inventors of the present invention devised a method to reduce the total number of processes and reduce manufacturing time/cost by rearranging or reducing the process in which the mask is used. Among them, a method of integrating the bending section etching process (FIG. 15) and the contact hole forming process (FIG. 16) was derived.

이에, 본 명세서의 일 실시예에 따른 플렉서블 표시장치의 제조 방법은, 굴곡 부분의 무기물 층을 제거하는 공정을 포함한다, 이에 더하여 상기 제조 방법은, 상기 무기물 층을 제거하는 단계가 금속층(예: 소스/드레인) 상부에 있는 보호 층(예: passivation)의 일부를 식각하는 단계와 함께 동일한 마스크(mask)를 사용하여 수행된다. 상기 무기물 제거 공정은 굴곡 구간의 무기물 층(버퍼층, 보호 층 등)을 제거하는 공정이다.Accordingly, the manufacturing method of the flexible display device according to an embodiment of the present specification includes a process of removing the inorganic layer of the curved portion. In addition, the manufacturing method includes the step of removing the inorganic layer including a metal layer (e.g. This is performed using the same mask along with the step of etching away part of the protective layer (e.g. passivation) on top of the source/drain. The inorganic material removal process is a process of removing the inorganic material layer (buffer layer, protective layer, etc.) in the bent section.

일 예로서 상기 제조 방법에, 도 17b에 도시된 것처럼, (ⅰ) 굴곡 부분 내의 무기물 층 제거 영역 및 표시 영역 내의 보호 층 제거 영역 (ⅱ) 그 외 나머지 부분이 다르게 패터닝 되도록 구현된 마스크(1200)가 사용될 수 있다. 상기 마스크는 하프 톤 마스크(half-tone) 또는 노멀 톤(normal-tome) 마스크로 구현될 수 있다. 포지티브(positive) 감광수지(1201)가 사용된다면, 도 17b에서 상기 마스크의 투과부(1200-o)는 (ⅰ)에, 차단부(1200-b)는 (ⅱ)에 각각 대응된다. 반대로 네거티브(negative) 감광수지가 사용된다면, 상기 마스크의 투과부는 (ⅱ)에, 차단부는 (ⅰ)에 각각 대응될 것이다.As an example, in the above manufacturing method, as shown in FIG. 17B, (i) the inorganic layer removal area within the curved portion and the protective layer removal area within the display area (ii) the mask 1200 implemented such that the remaining portions are patterned differently. can be used. The mask may be implemented as a half-tone mask or normal-tome mask. If positive photoresin 1201 is used, the transmitting portion 1200-o of the mask corresponds to (i) and the blocking portion 1200-b corresponds to (ii) in FIG. 17B. Conversely, if a negative photoresist is used, the transmitting part of the mask will correspond to (ii) and the blocking part will correspond to (i).

상기 마스크(1200)를 사용하여 패터닝 공정을 진행하면, 굴곡 부분의 무기물 층 제거 및 금속 층 상부의 보호 층 제거가 한 공정에서 완료될 수 있다. 이에 플렉서블 표시장치의 제조 비용 및/또는 제조 시간이 크게 절감될 수 있다. If the patterning process is performed using the mask 1200, removal of the inorganic layer on the curved portion and removal of the protective layer on the upper metal layer can be completed in one process. Accordingly, the manufacturing cost and/or manufacturing time of the flexible display device can be greatly reduced.

굴곡 구간 식각 공정과 컨택 홀 형성 공정은, 도 14와 같이 따로 진행되는 것이 일반적이었다. 그 이유는, 두 부분을 동시에 식각하면, 표시 영역(예: 도 17a의 B 지점)과 굴곡 부분(예: 도 17a의 G 지점) 간의 식각 비율(etch rate) 차이로 인하여, 표시 영역의 소스/드레인 물질(155)이 손상될 수 있기 때문이다. 이 경우에 상기 소스/드레인 물질(155)이 Ti/Al/Ti 금속층이라면, 노출 영역(Ⅰ)에서 상부의 Ti가 손상(예: 식각에 의해 기준치 이하로 얇아짐)을 입을 수 있다. 게다가 상부 Ti의 손상은 타 공정에서 하부 Al의 손상으로 이어지고, 결국 소스/드레인과 애노드의 연결에 문제를 일으키게 된다. 따라서 통합 공정을 수행하려면 상기의 어려움을 해결해야만 했고, 본 발명의 발명자들은 이러한 어려움을 해결할 수 있는 방안을 마련하였다. The bend section etching process and the contact hole forming process were generally performed separately, as shown in FIG. 14. The reason is that when the two parts are etched at the same time, due to the difference in etch rate between the display area (e.g., point B in FIG. 17a) and the curved part (e.g., point G in FIG. 17a), the source/ This is because the drain material 155 may be damaged. In this case, if the source/drain material 155 is a Ti/Al/Ti metal layer, the upper Ti in the exposed area (I) may be damaged (e.g., thinned below a standard value by etching). In addition, damage to the upper Ti leads to damage to the lower Al in other processes, which ultimately causes problems in the connection between the source/drain and the anode. Therefore, in order to perform the integrated process, the above difficulties had to be solved, and the inventors of the present invention came up with a method to solve these difficulties.

첫 번째 방안은 소스/드레인 물질(155)의 초기 두께를 늘리는 것이다. 즉, 소스/드레인 물질(155) 상부의 보호 층 중 일부(Ⅰ 영역) 및 굴곡 부분 중 일부(Ⅱ 영역)의 무기물 층을 모두 식각할 때까지, 소스/드레인 물질(155)이 소정의 두께(깊이) 이상으로 남아있도록, 최초에 충분히 두꺼운 두께로 소스/드레인 물질을 형성하는 방안이다. 예를 들어 소스/드레인 물질(155)이 Ti/Al/Ti의 다중층으로 구성된 금속이라면, 식각 과정 후 Ⅰ 영역에 남은 상부 Ti의 두께가 소정 기준(예: 약 250Å) 이상 유지되도록, 최초 형성 두께를 설정한다. 또는 식각 과정에서 Ⅰ 영역의 상부 Ti 손실 양이 소정 기준(예: 두께 500Å 이하)가 되도록 Ti/Al/Ti의 최초 형성 두께를 설정한다.The first option is to increase the initial thickness of the source/drain material 155. That is, until all of the inorganic layers of some of the protective layers on the top of the source/drain material 155 (area I) and some of the curved portions (area II) are etched, the source/drain material 155 has a predetermined thickness ( The method is to initially form the source/drain material with a sufficiently thick thickness so that it remains above the depth. For example, if the source/drain material 155 is a metal composed of multiple layers of Ti/Al/Ti, it is initially formed so that the thickness of the upper Ti remaining in region I after the etching process is maintained above a certain standard (e.g., about 250 Å). Set the thickness. Alternatively, the initial formation thickness of Ti/Al/Ti is set so that the amount of loss of upper Ti in region I during the etching process is within a predetermined standard (e.g., thickness 500 Å or less).

두 번째 방안은 식각 비율을 조정하는 것이다. 즉, 제거를 원하는 무기물 층과 제거를 원치 않는 금속 간에 식각 비율 차이가 충분히 크게 나타나도록 여러 공정 조건을 제어하는 방안이다. 상기 제어되는 공정 조건들은 건식 식각 가스(gas)의 종류/유량, 공정 압력/온도/시간 등이다. 상기 제어를 통해 식각 과정에서 손실되는 금속의 양을 소정 기준으로 관리한다.The second option is to adjust the etch rate. In other words, it is a method of controlling various process conditions so that the difference in etch rate between the inorganic layer that is to be removed and the metal that is not to be removed is sufficiently large. The controlled process conditions include type/flow rate of dry etching gas, process pressure/temperature/time, etc. Through the above control, the amount of metal lost during the etching process is managed according to a predetermined standard.

이러한 두 방안의 공통점은, Ⅰ 영역과 Ⅱ 영역의 동시 식각 과정에서 Ⅱ 영역에서는 무기물 층을 설계한 만큼 제거하되, Ⅰ 영역에서 손실되는 소스/드레인 물질의 양을 특정 수준으로 관리한다는 점이다. 상기 방안들은, 상술한 소스/드레인 물질의 손상으로 인한 구동 불량을 방지하는 것이 목적이다. Ⅰ 영역의 보호 층과 Ⅱ 영역의 무기물 층을 동시에 식각하는 과정에 대하여는 이하에서 좀 더 상세히 기술한다.What these two methods have in common is that during the simultaneous etching process of region I and region II, the inorganic layer is removed as designed in region II, but the amount of source/drain material lost in region I is managed to a specific level. The purpose of the above methods is to prevent driving failure due to damage to the above-described source/drain materials. The process of simultaneously etching the protective layer in region I and the inorganic layer in region II is described in more detail below.

도 18a 및 18b는 본 명세서의 일 실시예에 따른 식각 과정을 나타낸 도면이다.Figures 18a and 18b are diagrams showing an etching process according to an embodiment of the present specification.

상기 식각 과정은, 굴곡 부분 중 일부 영역의 무기물 층(126, 128)과 금속 층(155) 상부에 있는 보호 층(128)의 일부를 '하나의 공정에서' 식각으로 제거하는 과정이다. 이때 상기 금속 층(155)은 박막트랜지스터의 소스 또는 드레인 전극일 수 있고, 상기 보호 층(128)이 식각되는 부분은 추후에 상기 금속 층과 유기발광소자 (예: 유기발광 다이오드)가 접촉하는 부분일 수 있다.The etching process is a process of removing the inorganic layers 126 and 128 in some areas of the curved portion and a portion of the protective layer 128 on the upper part of the metal layer 155 by etching 'in one process.' At this time, the metal layer 155 may be a source or drain electrode of a thin film transistor, and the portion where the protective layer 128 is etched is the portion where the metal layer and an organic light-emitting device (e.g., an organic light-emitting diode) later contact. It can be.

예시적으로, 상기 금속 층(155)은 알루미늄(Al)을 사이에 두고 티타늄(Ti)이 상하로 적층된 다중 층 구조를 갖질 수 있다. 또한 상기 무기물 층은, 다른 종류의 무기물 층이 교대로 적층된 멀티 버퍼(multi buffer), 및 하나 이상의 무기물 층으로 이루어진 액티브 버퍼(active buffer) 중 적어도 하나 이상을 포함할 수 있다.As an example, the metal layer 155 may have a multi-layer structure in which titanium (Ti) is stacked top and bottom with aluminum (Al) sandwiched between them. Additionally, the inorganic layer may include at least one of a multi buffer in which different types of inorganic layers are alternately stacked, and an active buffer composed of one or more inorganic layers.

상기 무기물 층을 제거하는 단계와, 금속 층(155) 상부에 있는 보호 층(128)의 일부를 식각하는 단계는 동일한 마스크(mask)를 사용하는 공정을 통해 수행된다. 이때 상기 마스크는, 상기 제거되는 보호 층에 대응하는 제1 부분 및 상기 제거되는 무기물 층에 대응하는 제2 부분에는 감광수지(photoresist)가 남지 않고, 상기 제1 부분 및 상기 제2 부분 이외에는 감광수지가 남도록 구비될 수 있다. 즉, 상기 마스크를 통해 노광/현상하면 도 18a와 같이 감광수지(1201)가 패터닝될 수 있다. The step of removing the inorganic layer and the step of etching a portion of the protective layer 128 on the metal layer 155 are performed through a process using the same mask. At this time, the mask has no photoresist remaining in the first part corresponding to the protective layer to be removed and the second part corresponding to the inorganic layer to be removed, and the photoresist remains other than the first part and the second part. It can be provided so that there remains. That is, when exposed/developed through the mask, the photoresin 1201 can be patterned as shown in FIG. 18A.

도 18a는 포지티브 감광수지를 보호층(128) 상부에 도포한 후에, 투과부가 제거될 보호 층에 대응하는 제1 부분(왼쪽 도면) 및 제거될 무기물 층에 대응하는 제2 부분(오른쪽 도면)에 대응되고, 차단부는 나머지 부분에 대응되는 노광 마스크를 사용하여 노광 및 현상한 상태를 개념적으로 도시한 것이다. 도면을 보면 알 수 있듯이, 식각될 부분은 감광수지가 남아 있지 않고 다른 부분에는 감광수지(1201)가 남아 있다. Figure 18a shows that after applying the positive photoresin on the protective layer 128, the transmitting portion is formed in a first part (left drawing) corresponding to the protective layer to be removed and a second part (right drawing) corresponding to the inorganic layer to be removed. The corresponding blocking portion conceptually shows the state of exposure and development using an exposure mask corresponding to the remaining portion. As can be seen from the drawing, no photoresin remains in the part to be etched, and photoresin 1201 remains in other parts.

상기 노광하는 단계 후에, 도 18b와 같이 식각(etching) 공정을 통해 상기 굴곡 부분의 무기물 층 및 상기 금속 층 상부에 있는 보호 층의 일부를 제거하는 단계가 수행된다. 감광수지(1201)가 남아 있는 부분은 식각 공정(예: 건식 식각)에서 손실되지 않는다. 따라서 식각 공정에서는, 감광수지로 덮이지 않고 노출된 부분만 손실된다. 이때 식각 조건의 조절에 따라 굴곡 부분에서 손실(제거)되는 층 및/또는 양이 달라진다.After the exposure step, a step of removing a portion of the inorganic layer of the curved portion and a portion of the protective layer on top of the metal layer is performed through an etching process, as shown in FIG. 18B. The portion where the photoresin 1201 remains is not lost in the etching process (eg, dry etching). Therefore, in the etching process, only the exposed portion that is not covered with the photoresist is lost. At this time, the layer and/or amount lost (removed) from the curved portion varies depending on the control of the etching conditions.

상기 식각 공정은 건식 식각(dry etching) 공정일 수 있다. 상술한 바와 같이, 식각 공정에서 손실되는 금속 층(155)의 양을 특정 수준(예: 500 Å 이하의 두께)으로 관리한다. 즉, 상기 식각 공정에서 18b와 같이 굴곡 부분의 특정 영역에 있는 무기물 층(126, 128)은 모두 제거되고 금속 층(155) 상부의 보호층(128)도 설계한 만큼 제거되지만, 금속 층(155) 자체는 손실이 최소화된다. 이를 위하여, 상기 건식 식각 공정은 식각되는 금속 대 무기물의 비율이 1: 10 이상인 것이 바람직하다. The etching process may be a dry etching process. As described above, the amount of the metal layer 155 lost in the etching process is managed to a specific level (e.g., a thickness of 500 Å or less). That is, in the etching process, all the inorganic layers 126 and 128 in a specific area of the curved portion, such as 18b, are removed, and the protective layer 128 on the upper part of the metal layer 155 is also removed as designed, but the metal layer 155 ) itself causes minimal loss. For this purpose, in the dry etching process, it is preferable that the ratio of the metal to be etched to the inorganic material is 1:10 or more.

또한, 식각 기체로서 CF4 기체가 사용될 수 있다. 이는 CF4 기체가 사용될 때 탄소막 생성에 의한 식각 저지(cabon blocking) 현상이 나타날 수 있기 때문이다. 예를 들어, 상기 금속 층(155)이 Ti/Al/Ti 구조인 경우에, 최상층 Ti는 계면에 TiO2가 발생하고, 상기 TiO2는 CF4와 반응하여 TiFx 및 CO2가 되면서 식각된다. 그리고 잔여 C는 C-F 고분자 형태로 Ti 계면에 잔존하는데 이것이 식각을 저지한다. 따라서 금속이 식각 비율이 낮아지는 결과를 가져온다.Additionally, CF 4 gas may be used as the etching gas. This is because when CF 4 gas is used, a carbon blocking phenomenon may occur due to the formation of a carbon film. For example, when the metal layer 155 has a Ti/Al/Ti structure, TiO 2 is generated at the interface of the top layer Ti, and the TiO 2 reacts with CF 4 to form TiF x and CO 2 and is etched. . And the remaining C remains at the Ti interface in the form of CF polymer, which inhibits etching. This results in a lower metal etching rate.

따라서 CF4 기체로 건식 식각을 하게 되면, 굴곡 영역의 무기막이 모두 제거되는 시간(예: 200 초 이상)에도 Ti는 탄소막에 의한 식각 저지로 인해 충분한 양이 잔존할 수 있다. 이에 상기 건식 식각 공정에서 손실되는 상부 티타늄 층의 두께가 특정 기준(500 Å 이하)이 되도록 관리하기에 더 용이해 진다.Therefore, when dry etching is performed with CF 4 gas, even when all the inorganic films in the curved area are removed (e.g., 200 seconds or more), a sufficient amount of Ti may remain due to the carbon film blocking the etching. Accordingly, it becomes easier to manage the thickness of the upper titanium layer, which is lost in the dry etching process, to a certain standard (500 Å or less).

상기 식각 공정이 완료되면, 감광 수지를 제거하는 과정(strip)이 진행된다. 그리고 상부 층들의 적층 공정이 진행된다.When the etching process is completed, a process of removing the photosensitive resin (strip) is performed. Then, the stacking process of the upper layers proceeds.

이상과 같이 부작용을 최소화하면서 통합 공정을 수행할 수 있는 방안을 마련하였기에, 본 명세서의 실시예에 따르면 제조 공정 및 마스크의 감소를 통해 비용 절감을 달성할 수 있다. 또한 소스/드레인 물질의 손상으로 인한 구동 불량을 방지되어 장치 신뢰성 향상도 도모된다As described above, since a plan has been prepared to perform an integrated process while minimizing side effects, cost reduction can be achieved through reduction of manufacturing processes and masks according to the embodiments of the present specification. Additionally, device reliability is improved by preventing malfunctions due to damage to source/drain materials.

이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 그 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 당업자에 의해 기술적으로 다양하게 연동 및 구동될 수 있으며, 각 실시예들이 서로에 대하여 독립적으로 실시되거나 연관 관계로 함께 실시될 수도 있다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although embodiments of the present specification have been described in detail with reference to the attached drawings, the present specification is not necessarily limited to these embodiments, and various modifications may be made without departing from the technical spirit thereof. Accordingly, the embodiments disclosed in this specification are not intended to limit the technical idea of the present invention, but rather to explain it, and the scope of the technical idea of the present invention is not limited by these embodiments. Each feature of the various embodiments of the present invention can be partially or entirely combined or combined with each other, and can be technically linked and driven in various ways by those skilled in the art, and each embodiment can be performed independently of each other or together in a related relationship. It may be implemented. The scope of protection of the present invention should be interpreted in accordance with the claims below, and all technical ideas within the equivalent scope should be construed as being included in the scope of rights of the present invention.

Claims (10)

플렉서블 표시장치의 제조 방법에 있어서,
상기 방법은 베이스 층 상에 배치되는 굴곡 부분의 무기물 층을 제거하는 단계를 포함하며,
상기 무기물 층을 제거하는 단계는, 상기 제거된 무기물 층과 중첩하는 베이스 층의 일 부분을 동시에 식각하고, 표시 영역에 위치하는 금속 층 상부에 있는 보호 층(passivation layer)의 일부를 식각하는 단계와 함께 동일한 마스크(mask)를 사용하여 동시에 수행되고,
상기 보호 층은 상기 굴곡 부분으로부터 연장된 무기물 층보다 상부에 위치하고,
상기 금속 층은 박막트랜지스터의 소스 또는 드레인 전극이며,
상기 보호 층이 식각되는 부분은 상기 금속 층과 유기발광소자가 접촉하는 부분인, 방법.
In a method of manufacturing a flexible display device,
The method includes removing the mineral layer of the curved portion disposed on the base layer,
The step of removing the inorganic layer includes simultaneously etching a portion of the base layer that overlaps the removed inorganic layer and etching a portion of a passivation layer on top of the metal layer located in the display area. are performed simultaneously using the same mask,
The protective layer is located above the inorganic layer extending from the curved portion,
The metal layer is the source or drain electrode of the thin film transistor,
The method wherein the portion where the protective layer is etched is the portion where the metal layer and the organic light emitting device come into contact.
삭제delete 제1 항에 있어서,
상기 무기물 층을 제거하고 상기 금속 층 상부에 있는 보호 층의 일부를 제거하는 단계는,
상기 제거되는 보호 층에 대응하는 제1 부분 및 상기 제거되는 무기물 층에 대응하는 제2 부분에는 감광수지(photoresist)가 남지 않고, 상기 제1 부분 및 상기 제2 부분 이외에는 감광수지가 남도록 구비된 마스크를 통해 노광하는 단계를 포함하는 방법.
According to claim 1,
Removing the inorganic layer and removing a portion of the protective layer on top of the metal layer includes:
A mask provided such that no photoresist remains in the first part corresponding to the protective layer to be removed and the second part corresponding to the inorganic layer to be removed, and the photoresist remains other than the first part and the second part. A method comprising the step of exposing through.
제3 항에 있어서,
상기 노광하는 단계 후에,
식각(etching)을 통해 상기 굴곡 부분의 무기물 층 및 상기 금속 층 상부에 있는 보호 층의 일부를 제거하는 단계를 포함하는 방법.
According to clause 3,
After the exposure step,
A method comprising removing a portion of the inorganic layer in the curved portion and a portion of the protective layer on top of the metal layer through etching.
제4 항에 있어서,
상기 굴곡 부분의 무기물 층 및 상기 금속 층 상부에 있는 보호 층의 일부를 제거하는 단계는,
건식 식각(dry etching) 공정으로 진행되는 방법.
According to clause 4,
The step of removing a portion of the inorganic layer of the curved portion and the protective layer on top of the metal layer,
A method conducted through a dry etching process.
제5 항에 있어서,
상기 건식 식각(dry etching) 공정은 CF4 기체를 사용하는 공정인 방법.
According to clause 5,
The dry etching process is a process using CF 4 gas.
제5 항에 있어서,
상기 건식 식각(dry etching) 공정은 식각되는 금속 대 무기물의 비율이 1: 10 이상인 방법.
According to clause 5,
The dry etching process is a method in which the ratio of the metal to be etched to the inorganic material is 1:10 or more.
제7 항에 있어서,
상기 금속 층은 알루미늄(Al)을 사이에 두고 티타늄(Ti)이 상하로 적층된 다중 층 구조를 갖는, 방법.
According to clause 7,
The metal layer has a multi-layer structure in which titanium (Ti) is stacked top and bottom with aluminum (Al) sandwiched between them.
제8 항에 있어서,
상기 금속 층은, 상기 건식 식각(dry etching) 공정에서 손실되는 상부 티타늄 층의 두께가 500 Å 이하인, 방법.
According to clause 8,
The method of claim 1, wherein the metal layer has a thickness of 500 Å or less of the upper titanium layer, which is lost in the dry etching process.
제1 항에 있어서,
상기 무기물 층은, 다른 종류의 무기물 층이 교대로 적층된 멀티 버퍼(multi buffer), 및 하나 이상의 무기물 층으로 이루어진 액티브 버퍼(active buffer) 중 적어도 하나 이상을 포함하는, 방법.
According to claim 1,
The inorganic layer includes at least one of a multi buffer in which different types of inorganic layers are alternately stacked, and an active buffer composed of one or more inorganic layers.
KR1020160097627A 2016-07-30 2016-07-30 Flexible display device and method of manufacturing the same KR102592992B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160097627A KR102592992B1 (en) 2016-07-30 2016-07-30 Flexible display device and method of manufacturing the same
KR1020230139869A KR20230149786A (en) 2016-07-30 2023-10-18 Flexible display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160097627A KR102592992B1 (en) 2016-07-30 2016-07-30 Flexible display device and method of manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230139869A Division KR20230149786A (en) 2016-07-30 2023-10-18 Flexible display device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20180014407A KR20180014407A (en) 2018-02-08
KR102592992B1 true KR102592992B1 (en) 2023-10-23

Family

ID=61232470

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160097627A KR102592992B1 (en) 2016-07-30 2016-07-30 Flexible display device and method of manufacturing the same
KR1020230139869A KR20230149786A (en) 2016-07-30 2023-10-18 Flexible display device and method of manufacturing the same

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230139869A KR20230149786A (en) 2016-07-30 2023-10-18 Flexible display device and method of manufacturing the same

Country Status (1)

Country Link
KR (2) KR102592992B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962946B (en) * 2018-06-29 2020-06-16 武汉华星光电半导体显示技术有限公司 Display panel and method for manufacturing the same
CN109036134B (en) * 2018-08-01 2021-01-26 京东方科技集团股份有限公司 Flexible display substrate, manufacturing method thereof and display device
KR20220044038A (en) 2020-09-29 2022-04-06 삼성디스플레이 주식회사 Display device and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149320A1 (en) 2001-02-01 2002-10-17 Junya Maruyama Display device and manufacturing method thereof
JP2010066782A (en) 2009-12-23 2010-03-25 Semiconductor Energy Lab Co Ltd Liquid crystal display device
JP2012195621A (en) 2008-10-24 2012-10-11 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic appliance
JP2013123045A (en) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2014090175A (en) * 2008-09-19 2014-05-15 Semiconductor Energy Lab Co Ltd Light emitting device
JP2016021562A (en) * 2014-06-18 2016-02-04 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
WO2016052255A1 (en) 2014-09-30 2016-04-07 富士フイルム株式会社 Method for manufacturing tft substrate, organic el display device, method for manufacturing organic el display device, liquid crystal display device, and method for manufacturing liquid crystal display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101796812B1 (en) * 2013-02-15 2017-11-10 엘지디스플레이 주식회사 Flexible organic light emitting display device and method of manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149320A1 (en) 2001-02-01 2002-10-17 Junya Maruyama Display device and manufacturing method thereof
JP2014090175A (en) * 2008-09-19 2014-05-15 Semiconductor Energy Lab Co Ltd Light emitting device
JP2012195621A (en) 2008-10-24 2012-10-11 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic appliance
JP2010066782A (en) 2009-12-23 2010-03-25 Semiconductor Energy Lab Co Ltd Liquid crystal display device
JP2013123045A (en) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2016021562A (en) * 2014-06-18 2016-02-04 株式会社半導体エネルギー研究所 Semiconductor device manufacturing method
WO2016052255A1 (en) 2014-09-30 2016-04-07 富士フイルム株式会社 Method for manufacturing tft substrate, organic el display device, method for manufacturing organic el display device, liquid crystal display device, and method for manufacturing liquid crystal display device

Also Published As

Publication number Publication date
KR20180014407A (en) 2018-02-08
KR20230149786A (en) 2023-10-27

Similar Documents

Publication Publication Date Title
KR102631989B1 (en) Organic light emitting display device and method of manufacturing the same
KR102651930B1 (en) Organic light emitting display device and method of manufacturing the same
KR102590307B1 (en) Flexible display device and method of manufacturing the same
US10522783B2 (en) Flexible display including protective coating layer having different thickness in bend section
KR102708773B1 (en) Flexible display device
CN106716642B (en) Display device having divided wiring patterns
KR102492828B1 (en) Flexible display device
CN107978625B (en) Flexible display device
KR102649257B1 (en) Organic light emitting display device and method of manufacturing the same
KR102414003B1 (en) Flexible display device with briged wire traces
KR101869669B1 (en) Flexible display device with multiple types of micro-coating layers
CN106796947B (en) Display device with micro-cover layer and manufacturing method thereof
KR102675322B1 (en) Flexible display device
KR20230010830A (en) Flexible display device with chamfered polarization layer
KR20230149786A (en) Flexible display device and method of manufacturing the same
KR20180049325A (en) Organic light emitting display device and method of manufacturing the same
KR20180061856A (en) Flexible display device
KR20180060861A (en) Organic light emitting display device and method of manufacturing the same
KR20180014404A (en) Organic light emitting display device and method of manufacturing the same
KR20230167003A (en) Flexible display device
KR102602681B1 (en) Flexible display device and method of manufacturing the same
KR20180036845A (en) Flexible display device and method of manufacturing the same
KR20180014365A (en) Organic light emitting display device and method of manufacturing the same
KR20180061961A (en) Flexible display device
KR20180024732A (en) Flexible display device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant